JP7307898B2 - Penetration electrode substrate and manufacturing method thereof - Google Patents
Penetration electrode substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP7307898B2 JP7307898B2 JP2022017501A JP2022017501A JP7307898B2 JP 7307898 B2 JP7307898 B2 JP 7307898B2 JP 2022017501 A JP2022017501 A JP 2022017501A JP 2022017501 A JP2022017501 A JP 2022017501A JP 7307898 B2 JP7307898 B2 JP 7307898B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- layer
- organic material
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示の実施形態は、貫通電極基板及びその製造方法に関する。 An embodiment of the present disclosure relates to a through electrode substrate and a manufacturing method thereof.
貫通電極基板は、例えば特許文献1に開示されるように、第1面及び第2面を含む基板と、基板に設けられた複数の孔と、基板の第1面側から第2面側へ至るように孔の内部に設けられた電極部と、を備えている。このような貫通電極基板は、従来から様々な用途で利用されており、例えば携帯電話等の電子機器に実装されたりする。なお、以下の説明では、上記電極部のことを貫通電極と呼ぶ。 As disclosed in Patent Document 1, for example, the through electrode substrate includes a substrate including a first surface and a second surface, a plurality of holes provided in the substrate, and a plurality of holes extending from the first surface side to the second surface side of the substrate. and an electrode portion provided inside the hole so as to reach the hole. Such through electrode substrates have been conventionally used for various purposes, and are mounted in electronic devices such as mobile phones, for example. In the following description, the electrode portion is called a through electrode.
このような貫通電極基板の貫通電極は、一般に、孔の全体に充填される充填タイプと、孔の内周面に設けられ中空状をなす所謂コンフォーマルタイプと、に分類される。上記の特許文献1には、充填タイプの貫通電極が開示されている。 The through electrodes of such through electrode substrates are generally classified into a filling type in which the entire hole is filled and a so-called conformal type in which the through electrode is provided on the inner peripheral surface of the hole and has a hollow shape. The aforementioned Patent Document 1 discloses a filling type through electrode.
充填タイプの貫通電極の全体を導電性材料で作製した場合には、気密性に優れた貫通電極基板を提供することができる。しかしながら、多くの材料が必要となり、製造時間も長くなる。 When the filling type through electrode is entirely made of a conductive material, it is possible to provide a through electrode substrate with excellent airtightness. However, more materials are required and the manufacturing time is longer.
本開示の実施形態は、上記の実情に鑑みてなされたものであり、ローコストで高い気密性を確保することができる貫通電極基板及びその製造方法を提供することを目的とする。 The embodiments of the present disclosure have been made in view of the above circumstances, and an object thereof is to provide a through electrode substrate capable of ensuring high airtightness at low cost and a method of manufacturing the same.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板と、前記貫通孔に位置する貫通電極と、を備え、前記貫通孔の側壁は、前記第1面から前記基板の内部側に向けて先細りとなるテーパ状の第1側壁部と、前記第2面から前記基板の内部側に向けて先細りとなるテーパ状の第2側壁部と、前記第1側壁部の先端部と前記第2側壁部の先端部とが互いに結合される境界部と、を有し、前記貫通電極は、前記側壁のうちの少なくとも前記境界部を充填している、貫通電極基板、である。 An embodiment of the present disclosure includes a substrate including a first surface and a second surface located opposite to the first surface and provided with a through hole, and a through electrode located in the through hole, Side walls of the through-hole are tapered from the first surface toward the inside of the substrate, and tapered from the second surface toward the inside of the substrate. and a boundary portion where the tip of the first sidewall and the tip of the second sidewall are coupled to each other, and the through-electrode is at least the sidewall of the sidewall. a through electrode substrate filling the boundary;
本開示の一実施形態に係る貫通電極基板においては、前記貫通電極の前記第1面側の端面、及び、前記貫通電極の前記第2面側の端面のうちの少なくともいずれか一方に、前記境界部側に向けてへこむ凹部が設けられていてもよい。 In the through electrode substrate according to an embodiment of the present disclosure, the boundary is formed on at least one of an end surface of the through electrode on the first surface side and an end surface of the through electrode on the second surface side. A recess that is recessed toward the part side may be provided.
また本開示の一実施形態に係る貫通電極基板は、前記凹部に設けられ、有機材料を含む有機材料層をさらに備えていてもよい。 Further, the through electrode substrate according to an embodiment of the present disclosure may further include an organic material layer that is provided in the recess and contains an organic material.
また本開示の一実施形態に係る貫通電極基板において、前記基板の面内方向における前記境界部の最大寸法は、30μm以上50μm以下であってもよい。 Further, in the through electrode substrate according to one embodiment of the present disclosure, the maximum dimension of the boundary portion in the in-plane direction of the substrate may be 30 μm or more and 50 μm or less.
また本開示の一実施形態に係る貫通電極基板において、前記基板は、ガラス基板からなる、ものでもよい。 Further, in the through electrode substrate according to one embodiment of the present disclosure, the substrate may be made of a glass substrate.
また本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板であって、前記貫通孔の側壁が、前記第1面から前記基板の内部側に向けて先細りとなるテーパ状の第1側壁部と、前記第2面から前記基板の内部側に向けて先細りとなるテーパ状の第2側壁部と、前記第1側壁部の先端部と前記第2側壁部の先端部とが互いに結合される境界部と、を有する、基板を準備する工程と、前記貫通孔の前記境界部側からめっき層を成長させ、前記めっき層が少なくとも前記境界部を充填するまで前記めっき層を成長させる工程と、前記貫通孔内に、前記めっき層を用いて貫通電極を形成する工程と、を備える貫通電極基板の製造方法、である。 Further, one embodiment of the present disclosure is a substrate including a first surface and a second surface located opposite to the first surface and provided with a through hole, wherein a side wall of the through hole a tapered first side wall portion that tapers from the surface toward the inside of the substrate; a tapered second side wall portion that tapers from the second surface toward the inside of the substrate; a step of preparing a substrate having a boundary portion where a tip portion of a side wall portion and a tip portion of the second side wall portion are coupled to each other; growing a plating layer from the boundary portion side of the through hole; A method for manufacturing a through electrode substrate, comprising: growing the plating layer until the plating layer fills at least the boundary portion; and forming a through electrode in the through hole using the plating layer. be.
本開示の一実施形態に係る貫通電極基板の製造方法は、前記めっき層の前記第1面側の端面、及び、前記めっき層の前記第2面側の端面のうちの少なくともいずれか一方に、前記境界部側に向けてへこむ凹部が設けられるように、前記めっき層を成長させる、ようになっていてもよい。 In a method for manufacturing a through electrode substrate according to an embodiment of the present disclosure, at least one of an end surface of the plating layer on the first surface side and an end surface of the plating layer on the second surface side, The plating layer may be grown so as to provide a concave portion recessed toward the boundary portion side.
また本開示の一実施形態に係る貫通電極基板の製造方法は、前記凹部に、有機材料を含む有機材料層を設ける工程をさらに備えていてもよい。 Further, the method for manufacturing a through electrode substrate according to an embodiment of the present disclosure may further include providing an organic material layer containing an organic material in the concave portion.
また本開示の一実施形態に係る貫通電極基板の製造方法において、前記基板の面内方向における前記境界部の最大寸法は、30μm以上50μm以下であってもよい。 Further, in the method for manufacturing a through electrode substrate according to an embodiment of the present disclosure, a maximum dimension of the boundary portion in an in-plane direction of the substrate may be 30 μm or more and 50 μm or less.
また本開示の一実施形態に係る貫通電極基板の製造方法において、前記基板は、ガラス基板からなるものでもよい。 Moreover, in the method for manufacturing a through electrode substrate according to an embodiment of the present disclosure, the substrate may be made of a glass substrate.
本開示の実施形態によれば、ローコストで高い気密性を確保することができる貫通電極基板を提供することができる。 According to the embodiments of the present disclosure, it is possible to provide a through electrode substrate that can ensure high airtightness at low cost.
以下、本開示の実施形態に係る貫通電極基板及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」などの用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, a through electrode substrate and a manufacturing method thereof according to embodiments of the present disclosure will be described in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure should not be construed as being limited to these embodiments. Also, in this specification, terms such as "substrate", "base material", "sheet" and "film" are not to be distinguished from each other based only on the difference in designation. For example, "substrate" and "base material" are concepts that include members that can be called sheets and films. Furthermore, terms used herein to specify shapes and geometric conditions and their degrees, such as terms such as "parallel" and "perpendicular", length and angle values, etc., are bound by strict meanings. However, it is interpreted to include the extent to which similar functions can be expected. In addition, in the drawings referred to in this embodiment, the same reference numerals or similar reference numerals may be assigned to the same portions or portions having similar functions, and repeated description thereof may be omitted. Also, the dimensional ratios in the drawings may differ from the actual ratios for convenience of explanation, and some of the configurations may be omitted from the drawings.
貫通電極基板
以下、本開示の実施形態について説明する。まず、本実施形態に係る貫通電極基板10の構成について説明する。図1は、貫通電極基板10を示す断面図であり、図2は、図1の要部拡大図である。
Through Silicon Via Substrate Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the through
貫通電極基板10は、基板12、貫通電極22、第1配線層30、第2配線層40、第1有機材料層50及び第2有機材料層60を備える。以下、貫通電極基板10の各構成要素について説明する。
The through
(基板)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
(substrate)
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。
無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN-A1や、コーニング製のイーグルXGなどを挙げることができる。基板12がガラスを含むことにより、基板12の絶縁性を高めることができる。
Examples of the glass used for the
Alkali-free glass is glass that does not contain alkaline components such as sodium and potassium. Alkali-free glass includes, for example, boric acid instead of an alkaline component. Alkali-free glass also contains, for example, alkaline earth metal oxides such as calcium oxide and barium oxide. Examples of alkali-free glass include EN-A1 manufactured by Asahi Glass and Eagle XG manufactured by Corning. By including glass in the
また基板12がガラスを含む場合、基板12の厚みは、例えば250μm以上且つ450μm以下である。
Further, when the
図2に拡大して示すように、基板12に形成された貫通孔20の側壁21は、第1面13から基板12の内部側に向けて先細りとなるテーパ状の第1側壁部21Aと、第2面14から基板12の内部側に向けて先細りとなるテーパ状の第2側壁部21Bと、第1側壁部21Aの先端部と第2側壁部21Bの先端部とが互いに結合される境界部21Cと、を有している。
As shown enlarged in FIG. 2, the
本例における第1側壁部21Aは平面視で円形状であり、第1面13から第2面14に向けて先細りとなるテーパ状となっている。第2側壁部21Bは平面視で円形状であり、第2面14から第1面13に向けて先細りとなるテーパ状となっている。そして第1側壁部21A及び第2側壁部21Bは、基板12の厚み方向の中央に位置する境界部21Cで互いに結合している。
The first
上述したテーパ状とは、大局的に見た場合に「テーパ」であることを意味し、図1及び図2に示すような貫通孔20の軸方向に沿って延びる面における断面視において第1側壁部21A及び第2側壁部21Bが直線的に延びる態様に限らず、この断面視で第1側壁部21A及び第2側壁部21Bのそれぞれが全体的に曲線状に延びていたり、一部に曲線部分を含んでいたり、直線状部分と曲線状部分とを有していたりする場合でも、大局的に見て「テーパ」であれば、これらの形状はテーパ状の概念に含まれる。
The above-described tapered shape means “tapered” when viewed from a broader perspective. The
また図2に示すように、貫通孔20の第1側壁部21A及び第2側壁部21Bのそれぞれと、基板12の法線方向ndとがなす角度αは、1.0度以上となっている。この角度αは、1.0度以上3.0度以下の範囲に設定されることが好ましい。
Further, as shown in FIG. 2, the angle α between each of the first
また貫通孔20の長さ、すなわち第1面13の法線方向における貫通孔20の寸法は、基板12の厚みに等しい。また貫通孔20の第1面13側の端部の第1面13の面内方向における寸法S1(図3参照)は、例えば40μm以上150μm以下であり、貫通孔20の第2面14側の端部の第2面14の面内方向における寸法S2(図3参照)は、例えば40μm以上150μm以下である。また境界部21Cの第1面13乃至第2面14の面内方向における最大寸法である寸法S3は、30μm以上50μm以下であり、好ましくは35μm以上45μm以下である。
Also, the length of the through
本例では、境界部21Cが円形断面を有するため、境界部21Cの面内方向の最大寸法となる寸法S3は、境界部21Cの直径となる。また、貫通孔20の幅に対する長さの比、すなわち貫通孔20のアスペクト比は、例えば4以上且つ10以下であってもよい。
In this example, since the
(貫通電極)
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。貫通電極22は、第1配線層30及び第2配線層40のそれぞれと電気的に接続されるが、図2においては、説明の便宜上、二点鎖線によって貫通電極22と第1配線層30との境界及び貫通電極22と第2配線層40との境界が示されている。
(through electrode)
The through
図2に示すように、貫通電極22は、貫通孔20の側壁21側から貫通孔20の中心側へ順に並ぶシード層221及びめっき層222を含んでいる。
As shown in FIG. 2 , the through
シード層221は、電解めっき処理によってめっき層222を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層222を成長させるための土台となる、導電性を有する層である。シード層221の材料としては、銅、チタン、これらの組み合わせなどの導電性を有する材料を用いることができる。シード層221の材料は、めっき層222の材料と同一であってもよく、異なっていてもよい。シード層221の厚みは、50nm以上となっている。このシード層221は、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成される。
The
めっき層222は、めっき処理によって形成される、導電性を有する層である。めっき層222を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
The
図1及び図2から明らかなように、本実施形態における貫通電極22は、側壁21のうちの少なくとも境界部21Cを充填している。詳しくは、本実施形態における貫通電極22は、第1面13と境界部21Cとの間の第1側壁部21Aの中途位置から、第2面14と境界部21Cとの間の第2側壁部21Bの中途位置までの範囲を充填している。一方で、貫通電極22は、上記第1側壁部21Aの中途位置から第1面13までの部分及び上記第2側壁部21Bの中途位置から第2面14までの部分を、貫通孔20の中心側に空間を形成した状態で覆っている。すなわち、貫通電極22は、第1面13寄りの部分及び第2面14寄りの部分では、コンフォーマルビアの状態で形成されている。これにより、本実施形態では、貫通電極22の第1面13側の端面及び第2面14側の端面のそれぞれに、境界部21C側に向けてへこむ凹部22A,22Bが設けられている。
As is clear from FIGS. 1 and 2, the through
(第1配線層)
第1配線層30は、第1面13上に位置する、導電性を有する層であり、図示の例では、第1配線層30と貫通電極22とが電気的に接続している。第1配線層30は、貫通電極22と同様に、基板12の第1面13上に順に積層されたシード層221及びめっき層222を含んでいる。第1配線層30を構成する材料は、貫通電極22を構成する材料と同様である。第1配線層30のうちのシード層221は、貫通電極22のシード層221と同時に形成され、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成されている。また第1配線層30のめっき層222は、貫通電極22のめっき層222と同時に形成されている。第1配線層30の厚みは、例えば1μm以上20μm以下である。
(First wiring layer)
The
(第2配線層)
第2配線層40は、第2面14上に位置する、導電性を有する層であり、図示の例では、第2配線層40と貫通電極22とが電気的に接続している。第2配線層40は、貫通電極22や第1配線層30と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいる。第2配線層40を構成する材料は、貫通電極22を構成する材料と同様である。第2配線層40のうちのシード層221は、貫通電極22のシード層221と同時に形成され、スパッタリング法、蒸着法、またはスパッタリング法及び蒸着法の組み合わせによって形成されている。また第2配線層40のめっき層222は、貫通電極22のめっき層222と同時に形成されている。第2配線層40の厚みも、例えば1μm以上且つ20μm以下である。
(Second wiring layer)
The
(第1有機材料層)
第1有機材料層50は、貫通電極22の第1面13側の凹部22Aに設けられた有機材料を含む層であり、絶縁性を有している。本例では、凹部22Aに第1有機材料層50が充填されている。第1有機材料層50の有機材料としては、ポリイミド、エポキシなどを用いることができる。図示の例では、第1面13の法線方向における位置に関し、第1有機材料層50の第1面13側の端面の位置と第1面13の位置とが同等となっている。ここで言う同等とは、面の位置の差が10μm以下であること意味する。なお、第1面13の法線方向における位置に関し、第1有機材料層50の第1面13側の端面の位置と第1配線層30の表面の位置とが同等となっていてもよい。また第1有機材料層50の第1面13側の端面は、第1面13よりも境界部21C側に位置していてもよいし、第1面13と第1配線層30の表面との間に位置していてもよい。
(First organic material layer)
The first
(第2有機材料層)
第2有機材料層60は、貫通電極22の第2面14側の凹部22Bに設けられた有機材料を含む層であり、第1有機材料層50と同様に、絶縁性を有している。第2有機材料層60も凹部22Aに充填されている。第2有機材料層60の有機材料としては、ポリイミド、エポキシなどを用いることができる。図示の例では、第2面14の法線方向における位置に関し、第2有機材料層60の第2面14側の端面の位置と第2面14の位置とが同等となっている。ここで言う同等とは、上述と同様に、面の位置の差が10μm以下であること意味する。なお、第2面14の法線方向における位置に関し、第2有機材料層60の第2面14側の端面の位置と第2配線層40の表面の位置とが同等となっていてもよい。また第2有機材料層60の第2面14側の端面は、第2面14よりも境界部21C側に位置していてもよいし、第2面14と第2配線層40の表面との間に位置していてもよい。
(Second organic material layer)
The second
貫通電極基板の製造方法
以下、上述の貫通電極基板10の製造方法の一例について、図3乃至図8を参照して説明する。
Method for Manufacturing Through Electrode Substrate An example of a method for manufacturing the above-described through
(貫通孔形成工程)
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図3に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
(Through hole forming step)
First, the
なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
The through holes 20 may be formed in the
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
Alternatively, laser irradiation and wet etching can be combined as appropriate. Specifically, first, an altered layer is formed in a region of the
例えば第1面13及び第2面14の両側から基板12を加工することにより、図2に示すような、テーパ状の第1側壁部21A及び第2側壁部21Bを有する砂時計型の貫通孔20を形成することができる。これにより、テーパ状の第1側壁部21Aと、テーパ状の第2側壁部21Bと、これらの境界部21Cとを有する貫通孔20が設けられた基板12が準備されることになる。ここで、基板12の面内方向における境界部21Cの最大寸法は、上述したように、30μm以上50μm以下の範囲、好ましくは35μm以上45μm以下の範囲で決定される。
(貫通電極形成工程)
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施形態においては、貫通電極22と同時に、第1面13の一部分上に第1配線層30が形成され、第2面14の一部分上に第2配線層40が形成される。
For example, by processing the
(Through electrode forming step)
Next, the through
スパッタリング法、蒸着法、またはこれらの組み合わせによって、図4に示すように、第1面13上、第2面14上及び貫通孔20の側壁21上にシード層221を形成する。
続いて、図5に示すように、シード層221上に部分的にレジスト層37を形成する。続いて、図6に示すように、電解めっきによって、レジスト層37によって覆われていないシード層221上にめっき層222を形成する。その後、図7に示すように、レジスト層37を除去する。また、シード層221のうちレジスト層37によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、貫通電極22、第1配線層30及び第2配線層40を形成することができる。
A
Subsequently, as shown in FIG. 5, a resist
めっき層222を形成する工程について詳しく説明すると、本実施形態では、貫通孔20の境界部21C側からめっき層222を成長させ、めっき層222が少なくとも境界部21Cを充填するまでめっき層222を成長させる。より具体的には、めっき層222が境界部21Cを充填した後、貫通孔20の全体を充填する前に、めっき層222の成長を停止する。より詳しくは、めっき層222が貫通孔20の全体を充填する前であって、第1面13及び第2面14上のめっき層222が配線層30,40の形成に十分な程度の厚みとなった際に、めっき層222の成長を停止する。これにより、貫通電極22を構成するめっき層222の第1面13側の端面、及び、めっき層222の第2面14側の端面の両方に、境界部21C側に向けてへこむ凹部22A,22Bが設けられるようにめっき層222を成長させることができる。
To describe the step of forming the
本件発明者は、基板12において砂時計型に形成された貫通孔20の側壁21にシード層221を形成した後、めっき層222を形成した場合には、境界部21C側からめっき層222が成長して早期に境界部21Cを充填乃至孔埋めすることができ、貫通孔が円柱状である場合に比較して大幅に材料コスト及び製造時間を削減できることを見出した。この知見により、本件発明者は、上述の製造手順を創案している。
The inventors of the present invention found that when the
また上述のようにめっき層222を成長させた場合、めっき層222の第1面13側の端面、及び、めっき層222の第2面14側の端面には、凹部22A,22Bが形成される傾向があり、このような凹部22A,22Bは、めっき層222の成長時間を長く確保することで次第に消えていく傾向がある。ここで、本件発明者は、このような凹部22A,22Bを敢えて残すようにめっき層222を成長させることで材料コストを抑制するべく、本実施形態では、貫通電極22上に凹部22A,22Bを積極的に形成したままにしている。
Further, when the
(有機材料層の形成工程)
次に、図8に示すように、第1面13側の貫通電極22の凹部22Aに第1有機材料層50を形成する。例えば、まず、有機材料を含む感光層と基材とを有するフィルムを、基板12の第1面13側に貼り付ける。続いて、当該フィルムに露光処理及び現像処理を施す。これによって、上記フィルムの感光層からなり、凹部22Aのみに充填される第1有機材料層50を形成することができる。同様に、第2面14側の貫通電極22の凹部22Bについても第2有機材料層60を形成する。この場合も、例えば、まず、有機材料を含む感光層と基材とを有するフィルムを、基板12の第2面14側に貼り付ける。続いて、当該フィルムに露光処理及び現像処理を施す。これによって、上記フィルムの感光層からなり、凹部22Bのみに充填される第2有機材料層60を形成することができる。
(Step of forming organic material layer)
Next, as shown in FIG. 8, the first
なお、第1有機材料層50及び第2有機材料層60は、有機材料を含む感光層を塗布によって第1面13及び第2面14に設けた後、不要な部分を現像することで形成されてもよい。
The first
以上に説明した本実施形態に係る貫通電極基板10では、貫通孔20の少なくとも一部を充填するように設けられる貫通電極22の材料を、最大の幅寸法が同等で円柱状となる貫通孔に当該材料を充填する場合に比べて、抑制することができる。また貫通電極22が、円柱状となる貫通孔に充填される場合に比べて製造時間を大幅に抑制されて製造され得る。したがって、ローコストで高い気密性を確保することができるようになる。なお、本実施形態のように貫通電極22によって貫通孔20に高い気密性が確保される場合、例えば第1面13側又は第2面14側が真空環境となる使用条件下において、真空環境側に貫通孔20を通して空気や水分が進入することを回避できる。このため、貫通電極基板10は、具体的に組み込み先の装置の信頼性をローコストで向上させることが可能となる。
In the through
また本実施形態では、貫通電極22の第1面13側の端面及び第2面14側の端面に境界部21C側に向けてへこむ凹部22A,22Bが設けられている。これにより、材料コストを抑制することができる。
Further, in the present embodiment,
また凹部22Aには第1有機材料層50が充填され、凹部22Bには第2有機材料層60が充填されている。これにより、各有機材料層50,60によって、基板12に生じる応力を緩和することができ、貫通電極基板10の耐久性を向上させることができる。詳しくは、例えば第1配線層30にバンプを介して素子が接続される場合には、第1配線層30に圧力が付与されて応力が生じ得るが、第1有機材料層50が第1配線層30に付与される圧力を吸収する。また第1配線層30及び第2配線層40は熱によって変形し得るが、このような第1配線層30及び第2配線層40の変形を各有機材料層50,60によって吸収可能となる。これにより、各有機材料層50,60によって基板12に生じる応力を緩和することができる。
The
(他の実施形態1)
次に、図9乃至図14を参照しつつ、他の実施形態に係る貫通電極基板10’について説明する。上述の実施形態と同様の構成部分については、同一の符号を付して、以下の説明を行う。
(Other embodiment 1)
Next, a through electrode substrate 10' according to another embodiment will be described with reference to FIGS. 9 to 14. FIG. The same reference numerals are given to the same components as in the above-described embodiment, and the following description will be given.
図9は、本実施形態に係る貫通電極基板10’を示している。本実施形態は、第1側壁部21A及び第2側壁部21Bが、基板12の厚み方向の中央よりも第2面14側に位置する境界部21Cで互いに結合している点で図1等に示した実施形態と異なっている。また貫通電極22の第1面13側の端面のみに境界部21C側に向けてへこむ凹部22Aが設けられている点も図1等に示した実施形態と異なっている。
FIG. 9 shows a through electrode substrate 10' according to this embodiment. 1 and the like in that the first
貫通電極基板10’を製造する際には、まず、図10に示すように、基板12が準備され、その後、貫通孔20の側壁21に貫通電極22を形成する。本実施形態においては、貫通電極22と同時に、第1面13の一部分上に第1配線層30が形成され、第2面14の一部分上に第2配線層40が形成される。
When manufacturing the through
スパッタリング法、蒸着法、またはこれらの組み合わせによって、図11に示すように、第1面13上、第2面14上及び貫通孔20の側壁21上にシード層221を形成する。続いて、図12に示すように、シード層221上に部分的にレジスト層37を形成し、その後、電解めっきによって、レジスト層37によって覆われていないシード層221上にめっき層222を形成する。その後、図13に示すように、レジスト層37を除去する。また、シード層221のうちレジスト層37によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、貫通電極22、第1配線層30及び第2配線層40を形成することができる。
A
本実施形態においても、上述のようにめっき層222を形成する際に、貫通孔20の境界部21C側からめっき層222を成長させ、めっき層222が少なくとも境界部21Cを充填するまでめっき層222を成長させる。より具体的には、図12に示すように、めっき層222が境界部21C及び貫通孔20の境界部21Cから第2面14までの部分を充填した後、めっき層222が貫通孔20の境界部21Cから第1面13までの部分を充填する前に、めっき層222の成長を停止する。より詳しくは、めっき層222が境界部21Cから第1面13までの部分を充填する前であって、第1面13及び第2面14上のめっき層222が配線層30,40の形成に十分な程度の厚みとなった際に、めっき層222の成長を停止する。これにより、貫通電極22を構成するめっき層222の第1面13側の端面に、境界部21C側に向けてへこむ凹部22Aが設けられるようにめっき層222を成長させることができる。
Also in the present embodiment, when forming the
第1側壁部21A及び第2側壁部21Bが互いに結合する境界部21Cが基板12の厚み方向の中央よりも第2面14側に位置する場合、めっき層222は、第1側壁部21Aよりも第2側壁部21B側で早期に成長し、めっき層222が第2側壁部21Bの全体を充填した際には、第1側壁部21A側のめっき層222の端面には、凹部22Aが形成される傾向があることを、本件発明者は見出した。この知見により、本件発明者は、上述の製造手順を創案している。また、上記のような凹部22Aは、めっき層222の成長時間を長く確保することで次第に消えていく傾向があるが、ここで、本件発明者は、このような凹部22Aを敢えて残すようにめっき層222を成長させることで材料コストを抑制するべく、本実施形態では、貫通電極22上に凹部22Aを積極的に形成したままにしている。
When the
次に、図14に示すように、第1面13側の貫通電極22の凹部22Aに第1有機材料層50を形成する。第1有機材料層50は、図1等で示した実施形態と同様の手法で形成される。
Next, as shown in FIG. 14, the first
以上に説明した本実施形態に係る貫通電極基板10’によっても、図1等の実施形態で得られる効果と同様の効果が得られる。
The through
(他の実施形態2)
次に、図15乃至図19を参照しつつ、他の実施形態に係る貫通電極基板10’’について説明する。上述の実施形態と同様の構成部分については、同一の符号を付して、以下の説明を行う。
(Other embodiment 2)
Next, a through electrode substrate 10'' according to another embodiment will be described with reference to FIGS. 15 to 19. FIG. The same reference numerals are given to the same components as in the above-described embodiment, and the following description will be given.
図15は、本実施形態に係る貫通電極基板10’’を示している。本実施形態は、第1側壁部21A及び第2側壁部21Bが、基板12の厚み方向の中央に位置する境界部21Cで互いに結合しているが、貫通電極22の第1面13側の端面のみに境界部21C側に向けてへこむ凹部22Aが設けられている点で図1等に示した実施形態と異なっている。
FIG. 15 shows a through electrode substrate 10'' according to this embodiment. In this embodiment, the first
また、貫通電極22の側壁21のうちの境界部21Cから境界部21Cと第1面13との間の第1側壁部21Aの中途位置までの部分が、めっき層222のみでなる貫通電極22の一部によって充填されている点も図1等に示した実施形態と異なっている。詳しくは、貫通電極22のうちの第1側壁部21A内に設けられる部分は、境界部21Cから上記第1側壁部21Aの中途位置までを充填するめっき層222からなる第1部分22Xと、上記第1側壁部21Aの中途位置から第1面13までを覆うシード層221及びめっき層222からなる第2部分22Yと、で構成されている。
Moreover, the portion of the
本実施形態における貫通電極基板10’’を製造する際には、まず、図16に示すように、基板12が準備され、その後、貫通孔20の側壁21に貫通電極22を形成する。本実施形態においては、貫通電極22と同時に、第1面13の一部分上に第1配線層30が形成され、第2面14の一部分上に第2配線層40が形成される。
When manufacturing the through
本実施の形態では、スパッタリング法、蒸着法、またはこれらの組み合わせによって、図16に示すように、第2面14上及び貫通孔20の第2側壁部21B上のみにシード層221を形成する。続いて、図17に示すように、電解めっきによって、シード層221上にめっき層222を形成する。ここで、めっき層222を形成する際に、貫通孔20の境界部21C側からめっき層222を成長させ、めっき層222が少なくとも境界部21Cを充填するまでめっき層222を成長させる。より具体的には、めっき層222が境界部21C及び貫通孔20の境界部21Cから第2面14までの部分を充填した後、めっき層222の成長を停止する。より詳しくは、めっき層222が境界部21Cから第2面14までの部分を充填し、且つ、第2面14上のめっき層222が配線層40の形成に十分な程度の厚みとなった際に、めっき層222の成長を停止する。この際、本実施形態では、貫通孔20の第1側壁部21A上にはシード層221が形成されていないため、第1側壁部21A側のめっき層222の成長は早期に進まず、めっき層222が境界部21Cから第2面14までの部分を充填した際には、第1側壁部21A側のめっき層222は、境界部21Cと第1面13との間の第1側壁部21Aの中途位置までを充填する程度しか成長しない。これにより、境界部21Cから上記第1側壁部21Aの中途位置までを充填するめっき層222からなる第1部分22Xが、貫通電極22の一部を構成するために形成されることになる。
In this embodiment, as shown in FIG. 16, the
次に、図18に示すように、本実施形態では、第1側壁部21Aのうちの第1部分22Xに覆われていない部分及び第1面13上に、シード層221を形成する。シード層221は、スパッタリング法、蒸着法、またはこれらの組み合わせによって形成される。次に、図19に示すように、電界めっきによって、第1側壁部21A上及び第1面13上のシード層221にめっき層222を形成する。めっき層222の形成は、めっき層222が第1側壁部21Aを充填する前に停止する。これにより、貫通電極22、第1配線層30及び第2配線層40が形成される。そして第1部分22X及び第2部分22Yによって凹部22Aが形成される。
Next, as shown in FIG. 18, in the present embodiment, a
その後は、第1面13側の貫通電極22の凹部22Aに第1有機材料層50を形成する。第1有機材料層50は、図1等で示した実施形態と同様の手法で形成される。以上により、本実施形態にかかる貫通電極基板10’’が製造される。
After that, the first
以上に説明した本実施形態に係る貫通電極基板10’’によっても、図1等の実施形態で得られる効果と同様の効果が得られる。
The through
(他の実施形態3)
次に、図20を参照しつつ、他の実施形態に係る貫通電極基板10’’’について説明する。上述の実施形態と同様の構成部分については、同一の符号を付して、以下の説明を行う。
(Other embodiment 3)
Next, a through electrode substrate 10''' according to another embodiment will be described with reference to FIG. The same reference numerals are given to the same components as in the above-described embodiment, and the following description will be given.
図20に示す実施形態に係る貫通電極基板10’’’は、貫通電極22の第1面13側の端面及び第2面14側の端面に境界部21C側に向けてへこむ凹部22A,22Bが設けられていない点で、図1等に示した実施形態と異なっている。貫通電極基板10’’’は、図1等に示した実施形態に係る貫通電極基板10の製造方法において、めっき層222の形成時間を長く確保することで製造することができる。この貫通電極基板10’’’によっても、図1等の実施形態で得られる効果と同様の効果が得られる。
In a through electrode substrate 10''' according to the embodiment shown in FIG. 20,
貫通電極基板が搭載される製品の例
図21は、本開示の実施形態に係る貫通電極基板10等が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10等は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
Examples of products on which through electrode substrates are mounted FIG. 21 is a diagram showing an example of products on which the through
10,10’,10’’,10’’’…貫通電極基板
12…基板
13…第1面
14…第2面
20…貫通孔
21…側壁
21A…第1側壁部
21B…第2側壁部
21C…境界部
22…貫通電極
22A,22B…凹部
22X…第1部分
22Y…第2部分
221…シード層
222…めっき層
30…第1配線層
37…レジスト層
40…第2配線層
50…第1有機材料層
60…第2有機材料層
nd…法線方向
10, 10′, 10″, 10′″ through
Claims (5)
前記貫通孔に位置する貫通電極と、
前記第1面上及び前記第2面上のうちの少なくともいずれか一方に位置し、前記貫通電極に電気的に接続する配線層と、を備え、
前記貫通孔の側壁は、前記第1面から前記基板の内部側に向けて先細りとなるテーパ状の第1側壁部と、前記第2面から前記基板の内部側に向けて先細りとなるテーパ状の第2側壁部と、前記第1側壁部の先端部と前記第2側壁部の先端部とが互いに結合される境界部と、を有し、
前記貫通電極は、前記側壁のうちの少なくとも前記境界部を充填し、
前記貫通電極の前記第1面側の端面、及び、前記貫通電極の前記第2面側の端面のうちの少なくとも前記配線層が位置する前記基板の面側の端面に、前記境界部側に向けてへこむ凹部が設けられ、前記凹部は、前記貫通電極が前記第1側壁部の中途位置から前記第1面までの部分及び前記第2側壁部の中途位置から前記第2面までの部分を、前記貫通孔の中心側に空間を形成した状態で覆うことにより形成され、
前記凹部に、有機材料を含む有機材料層が設けられ、
前記配線層が位置する前記基板の面側の前記貫通電極の端面に設けられた前記凹部内の前記有機材料層の端面の位置は、前記配線層が位置する前記基板の面の位置と同等になっており、前記有機材料層の端面は、前記基板の面よりも前記境界部側から前記基板の面と前記配線層の表面との間までの範囲に位置し、前記配線層は、前記有機材料層上に位置しない、貫通電極基板。 a substrate having a thickness of 250 μm or more, which includes a first surface and a second surface located on the opposite side of the first surface and provided with through holes;
a through electrode positioned in the through hole;
a wiring layer located on at least one of the first surface and the second surface and electrically connected to the through electrode;
Side walls of the through-hole are tapered from the first surface toward the inside of the substrate, and tapered from the second surface toward the inside of the substrate. and a boundary portion where the tip portion of the first sidewall portion and the tip portion of the second sidewall portion are coupled to each other,
the through electrode fills at least the boundary portion of the side wall;
At least one of the end faces of the through electrodes on the first surface side and the end faces of the through electrodes on the second surface side, on which the wiring layer is located, is directed toward the boundary portion. The through electrode is provided with a concave portion that is recessed from the middle position of the first side wall portion to the first surface and a portion from the middle position of the second side wall portion to the second surface. Formed by covering with a space formed on the center side of the through hole,
An organic material layer containing an organic material is provided in the recess,
The position of the end surface of the organic material layer in the recess provided in the end surface of the through electrode on the surface side of the substrate where the wiring layer is located is equivalent to the position of the surface of the substrate where the wiring layer is located. and the end surface of the organic material layer is located in a range from the boundary portion side of the substrate surface to between the substrate surface and the wiring layer surface , and the wiring layer includes the organic material layer. A through electrode substrate not located on a material layer .
前記貫通孔の前記境界部側からめっき層を成長させ、前記めっき層が少なくとも前記境界部を充填するまで、且つ、前記めっき層の前記第1面側の端面、及び、前記めっき層の前記第2面側の端面のうちの少なくともいずれか一方に、前記境界部側に向けてへこむ凹部が設けられるように、前記めっき層を成長させる工程と、
前記貫通孔内に、前記めっき層を用いて貫通電極を形成するとともに、前記第1面上及び前記第2面上のうちの少なくともいずれか一方に位置し、前記貫通電極に電気的に接続する配線層を形成する工程と、
前記凹部に、有機材料を含む有機材料層を設ける工程と、を備え、
前記凹部は、前記貫通電極の前記第1面側の端面、及び、前記貫通電極の前記第2面側の端面のうちの少なくとも前記配線層が位置する前記基板の面側の端面に設けられ、前記貫通電極を形成する前記めっき層が前記第1側壁部の中途位置から前記第1面までの部分及び前記第2側壁部の中途位置から前記第2面までの部分を、前記貫通孔の中心側に空間を形成した状態で覆うことにより形成され、
前記配線層が位置する前記基板の面側の前記貫通電極の端面に設けられた前記凹部内の前記有機材料層の端面の位置が、前記配線層が位置する前記基板の面の位置と同等になり、前記有機材料層の端面は、前記基板の面よりも前記境界部側から前記基板の面と前記配線層の表面との間までの範囲に位置するように、前記有機材料層を前記凹部内に設け、前記配線層が前記有機材料層上に位置しない貫通電極基板を製造する、貫通電極基板の製造方法。 A substrate having a thickness of 250 μm or more and including a first surface and a second surface located opposite to the first surface and provided with a through hole, wherein the side wall of the through hole extends from the first surface to the A tapered first side wall portion tapering toward the inner side of the substrate, a tapered second side wall portion tapering toward the inside side of the substrate from the second surface, and the first side wall portion. providing a substrate having a tip and a boundary where the tip of the second sidewall is joined together;
A plating layer is grown from the boundary portion side of the through-hole until the plating layer fills at least the boundary portion, and the end surface of the plating layer on the first surface side and the first surface of the plating layer are grown. a step of growing the plating layer so that at least one of the end faces on the two sides is provided with a concave portion recessed toward the boundary portion;
A through electrode is formed in the through hole using the plating layer, is positioned on at least one of the first surface and the second surface, and is electrically connected to the through electrode. forming a wiring layer;
providing an organic material layer containing an organic material in the recess,
The recess is provided on at least one of the end faces of the through electrode on the first surface side and the end face of the through electrode on the second surface side, the end surface on the surface side of the substrate where the wiring layer is located, The plated layer forming the through electrode extends from the middle position of the first side wall portion to the first surface and the portion from the middle position of the second side wall portion to the second surface at the center of the through hole. Formed by covering with a space formed on the side,
The position of the end surface of the organic material layer in the recess provided in the end surface of the through-electrode on the surface side of the substrate where the wiring layer is located is equivalent to the position of the surface of the substrate where the wiring layer is located. The organic material layer is formed in the concave portion such that the end face of the organic material layer is located in a range from the boundary portion side of the substrate surface to between the substrate surface and the wiring layer surface. A method for manufacturing a through electrode substrate, wherein the through electrode substrate is provided inside the organic material layer, and the wiring layer is not positioned on the organic material layer .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022017501A JP7307898B2 (en) | 2017-03-24 | 2022-02-07 | Penetration electrode substrate and manufacturing method thereof |
JP2023108706A JP2023126875A (en) | 2017-03-24 | 2023-06-30 | Penetration electrode substrate and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017060118A JP7022365B2 (en) | 2017-03-24 | 2017-03-24 | Through Silicon Via Board and Its Manufacturing Method |
JP2022017501A JP7307898B2 (en) | 2017-03-24 | 2022-02-07 | Penetration electrode substrate and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017060118A Division JP7022365B2 (en) | 2017-03-24 | 2017-03-24 | Through Silicon Via Board and Its Manufacturing Method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023108706A Division JP2023126875A (en) | 2017-03-24 | 2023-06-30 | Penetration electrode substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022065028A JP2022065028A (en) | 2022-04-26 |
JP7307898B2 true JP7307898B2 (en) | 2023-07-13 |
Family
ID=87072547
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022017501A Active JP7307898B2 (en) | 2017-03-24 | 2022-02-07 | Penetration electrode substrate and manufacturing method thereof |
JP2023108706A Pending JP2023126875A (en) | 2017-03-24 | 2023-06-30 | Penetration electrode substrate and manufacturing method thereof |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023108706A Pending JP2023126875A (en) | 2017-03-24 | 2023-06-30 | Penetration electrode substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7307898B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311919A (en) | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | Through-hole filling method |
JP2007243079A (en) | 2006-03-13 | 2007-09-20 | Cmk Corp | Heat radiation type printed wiring board and its manufacturing method |
JP2009054689A (en) | 2007-08-24 | 2009-03-12 | Kyocera Corp | Wiring board, mounting board and mounting structure, and manufacturing method of wiring board |
JP2010182734A (en) | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, and electronic equipment |
JP2014093392A (en) | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
JP2015211077A (en) | 2014-04-24 | 2015-11-24 | 新光電気工業株式会社 | Wiring board and manufacturing method of the same |
-
2022
- 2022-02-07 JP JP2022017501A patent/JP7307898B2/en active Active
-
2023
- 2023-06-30 JP JP2023108706A patent/JP2023126875A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311919A (en) | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | Through-hole filling method |
JP2007243079A (en) | 2006-03-13 | 2007-09-20 | Cmk Corp | Heat radiation type printed wiring board and its manufacturing method |
JP2009054689A (en) | 2007-08-24 | 2009-03-12 | Kyocera Corp | Wiring board, mounting board and mounting structure, and manufacturing method of wiring board |
JP2010182734A (en) | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, and electronic equipment |
JP2014093392A (en) | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
JP2015211077A (en) | 2014-04-24 | 2015-11-24 | 新光電気工業株式会社 | Wiring board and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2022065028A (en) | 2022-04-26 |
JP2023126875A (en) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7022365B2 (en) | Through Silicon Via Board and Its Manufacturing Method | |
JP7091801B2 (en) | Through Silicon Via and its manufacturing method, and mounting board | |
JP7207461B2 (en) | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate | |
JP7279769B2 (en) | Perforated substrate and mounting substrate | |
JP7400873B2 (en) | Through electrode board, method for manufacturing through electrode board, and mounting board | |
JP7276403B2 (en) | Penetration electrode substrate and mounting substrate | |
JP7307898B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
US11290082B2 (en) | Tuning fork-type piezoelectric vibration piece and tuning fork-type piezoelectric vibrator using the vibration piece | |
JP7003412B2 (en) | Conductive substrate and its manufacturing method | |
TWI738712B (en) | Through electrode substrate and manufacturing method thereof | |
JP2018170440A (en) | Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate | |
JP7163069B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
JP6936965B2 (en) | Wiring board and its manufacturing method | |
JP7182856B2 (en) | Wiring board and its manufacturing method | |
JP7223352B2 (en) | Conductive substrate and manufacturing method thereof | |
JP2018148086A (en) | Manufacturing method for through electrode substrate and through electrode substrate | |
JP2023052901A (en) | Conductive substrate and manufacturing method thereof | |
JP2019016653A (en) | Conductive substrate, electronic component mounting substrate, and method of manufacturing conductive substrate | |
JP2009225218A (en) | Electrode structure, electronic device, and method of manufacturing electrode structure | |
JP2018107337A (en) | Electronic component and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7307898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |