JP6852415B2 - Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate - Google Patents
Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate Download PDFInfo
- Publication number
- JP6852415B2 JP6852415B2 JP2017010661A JP2017010661A JP6852415B2 JP 6852415 B2 JP6852415 B2 JP 6852415B2 JP 2017010661 A JP2017010661 A JP 2017010661A JP 2017010661 A JP2017010661 A JP 2017010661A JP 6852415 B2 JP6852415 B2 JP 6852415B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductive layer
- electrode
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本開示の実施形態は、キャパシタを備える貫通電極基板に関する。また、本発明は、貫通電極基板を備える実装基板及び貫通電極基板の製造方法に関する。 The embodiments of the present disclosure relate to a through silicon via substrate including a capacitor. The present invention also relates to a mounting substrate provided with a through electrode substrate and a method for manufacturing a through electrode substrate.
コンデンサとして、例えば特許文献1に開示されているように、基板上に順に積層された下部導電層、誘電層及び上部導電層を備えるタイプのコンデンサ、いわゆる薄膜コンデンサが知られている。薄膜コンデンサにおいては、高い誘電率を有する無機材料を用いて誘電層を構成することにより、小型で大容量のコンデンサを実現することができる。 As a capacitor, for example, as disclosed in Patent Document 1, a type of capacitor having a lower conductive layer, a dielectric layer, and an upper conductive layer stacked in order on a substrate, a so-called thin film capacitor, is known. In a thin film capacitor, a compact and large-capacity capacitor can be realized by forming a dielectric layer using an inorganic material having a high dielectric constant.
薄膜コンデンサの製造工程においては、所定の形状を有する下部導電層、誘電層及び上部導電層を基板上に順に形成する。無機材料を含む誘電層を形成する方法の一例として、特許文献1に開示されているように、貫通孔が形成された金属マスクを介して下部導電層上に無機材料を蒸着させるという方法が知られている。誘電層を形成する方法のその他の例として、まず、下部導電層上及び基板上の全域に誘電層を設け、次に、基板上の不要な誘電層を反応性イオンエッチングなどのエッチング法によって除去するという方法も考えられる。しかしながら、この場合、基板上の誘電層が除去された後に基板もエッチングされ、基板が損傷してしまう恐れがある。 In the process of manufacturing a thin film capacitor, a lower conductive layer, a dielectric layer, and an upper conductive layer having a predetermined shape are sequentially formed on a substrate. As an example of a method of forming a dielectric layer containing an inorganic material, as disclosed in Patent Document 1, a method of depositing an inorganic material on a lower conductive layer via a metal mask having through holes formed is known. Has been done. As another example of the method of forming the dielectric layer, first, the dielectric layer is provided on the lower conductive layer and the entire area on the substrate, and then the unnecessary dielectric layer on the substrate is removed by an etching method such as reactive ion etching. The method of doing it is also conceivable. However, in this case, the substrate may also be etched after the dielectric layer on the substrate is removed, and the substrate may be damaged.
本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板を提供することを目的とする。 It is an object of the present disclosure embodiment to provide a through silicon via substrate which can effectively solve such a problem.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板と、前記基板の前記貫通孔に位置する貫通電極と、前記基板の前記第1面上に位置し、前記貫通電極に電気的に接続された第1面第1導電層と、前記第1面第1導電層上及び前記基板の前記第1面上に位置し、無機材料を含み、絶縁性を有する第1面第1無機層と、前記第1面第1無機層上に位置する第1面第2導電層と、を有するキャパシタと、前記第1面第1無機層上及び前記第1面第2導電層上に位置し、前記基板の面内方向において前記第1面第1導電層上の前記第1面第1無機層の端部と同一の位置にある端部を有し、有機材料を含む第1面第1有機層と、を備える、貫通電極基板である。 One embodiment of the present disclosure comprises a substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a through electrode located in the through hole of the substrate. On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer, and the first surface. It is located on the surface first inorganic layer and on the first surface second conductive layer, and is the same as the end of the first surface first inorganic layer on the first surface first conductive layer in the in-plane direction of the substrate. It is a through electrode substrate having an end portion at the position of the above and comprising a first surface first organic layer containing an organic material.
本開示の一実施形態による貫通電極基板において、前記第1面第1無機層の前記端部は、前記第1面第1導電層上に位置していてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface first inorganic layer may be located on the first surface first conductive layer.
本開示の一実施形態による貫通電極基板において、前記キャパシタの前記第1面第1導電層の端部は、前記第1面第1無機層によって覆われていてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface first conductive layer of the capacitor may be covered with the first surface first inorganic layer.
本開示の一実施形態による貫通電極基板において、前記貫通電極基板は、前記基板の前記第1面に位置し、前記キャパシタから電気的に絶縁された第1配線を更に備え、前記第1配線は、前記第1配線の幅方向において前記第1面第1無機層によって覆われた前記第1面第1導電層を有していてもよい。 In the through electrode substrate according to the embodiment of the present disclosure, the through electrode substrate is located on the first surface of the substrate and further includes a first wiring electrically insulated from the capacitor, and the first wiring is , The first surface first conductive layer covered with the first surface first inorganic layer may be provided in the width direction of the first wiring.
本開示の一実施形態による貫通電極基板において、前記第1面第2導電層の端部は、前記第1面第1無機層上に位置していてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface second conductive layer may be located on the first surface first inorganic layer.
本開示の一実施形態による貫通電極基板において、前記第1面第1無機層は、前記貫通電極と前記第1面第1導電層とが接続される接続部分を覆っていてもよい。 In the through electrode substrate according to the embodiment of the present disclosure, the first surface first inorganic layer may cover a connecting portion where the through electrode and the first surface first conductive layer are connected.
本開示の一実施形態による貫通電極基板は、前記基板の前記第2面側に位置し、無機材料を含み、絶縁性を有する第2面第1無機層を更に備えていてもよい。 The through silicon via substrate according to the embodiment of the present disclosure may further include a second surface first inorganic layer which is located on the second surface side of the substrate, contains an inorganic material, and has an insulating property.
本開示の一実施形態による貫通電極基板は、前記第1面第1導電層及び前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記基板の前記第2面上に位置する第2面第1導電層と、を有するインダクタを更に備えていてもよい。 The through electrode substrate according to the embodiment of the present disclosure is electrically connected to the first surface first conductive layer and the through electrode, and is located on the second surface of the substrate. An inductor having a surface first conductive layer may be further provided.
本開示の一実施形態による貫通電極基板において、前記第1面第1無機層の前記無機材料は、珪素窒化物を含んでいてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the inorganic material of the first surface first inorganic layer may contain silicon nitride.
本開示の一実施形態による貫通電極基板において、前記第1面第1有機層の前記有機材料は、ポリイミドを含んでいてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the organic material of the first surface first organic layer may contain polyimide.
本開示の一実施形態は、上記記載の貫通電極基板と、前記貫通電極基板に搭載された素子と、を備える、実装基板である。 One embodiment of the present disclosure is a mounting substrate including the through silicon via substrate described above and an element mounted on the through silicon via substrate.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、前記基板の前記貫通孔に、貫通電極を形成し、前記基板の前記第1面の一部分上に、前記貫通電極に電気的に接続された第1面第1導電層を形成する工程と、前記第1面第1導電層上及び前記基板の前記第1面上に無機材料を含み、絶縁性を有する第1面第1無機層を形成する工程と、前記第1面第1無機層の一部分上に第1面第2導電層を形成する工程と、前記第1面第2導電層の一部分上及び前記第1面第1無機層の一部分上に、有機材料を含む第1面第1有機層を形成する工程と、前記第1面第1有機層をマスクとして用いて、前記第1面第1導電層上に位置する前記第1面第1無機層をエッチングする工程と、を備える、貫通電極基板の製造方法である。 One embodiment of the present disclosure includes a step of preparing a substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and penetrating the through hole of the substrate. A step of forming an electrode and forming a first surface first conductive layer electrically connected to the through electrode on a part of the first surface of the substrate, and on the first surface first conductive layer and A step of forming a first surface first inorganic layer containing an inorganic material on the first surface of the substrate and having insulating properties, and a first surface second conductive layer on a part of the first surface first inorganic layer. And a step of forming a first surface first organic layer containing an organic material on a part of the first surface second conductive layer and a part of the first surface first inorganic layer, and the first This is a method for manufacturing a through electrode substrate, comprising a step of etching the first surface first inorganic layer located on the first surface first conductive layer using the first surface first organic layer as a mask.
本開示の実施形態によれば、第1面第1無機層を形成する工程に起因する損傷が抑制された貫通電極基板を提供することができる。 According to the embodiment of the present disclosure, it is possible to provide a through silicon via substrate in which damage caused by the step of forming the first surface first inorganic layer is suppressed.
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, the configuration of the through silicon via substrate and the manufacturing method thereof according to the embodiment of the present disclosure will be described in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure is not construed as being limited to these embodiments. Further, in the present specification, terms such as "base material", "base material", "sheet" and "film" are not distinguished from each other based only on the difference in designation. For example, "base material" and "base material" are concepts including members that can be called sheets or films. Furthermore, the terms used in this specification, such as "parallel" and "orthogonal", and the values of length and angle, which specify the shape and geometric conditions and their degrees, are bound by a strict meaning. Instead, the interpretation will include the range in which similar functions can be expected. Further, in the drawings referred to in the present embodiment, the same parts or parts having similar functions are designated by the same reference numerals or similar reference numerals, and the repeated description thereof may be omitted. In addition, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
貫通電極基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板10の構成について説明する。図1は、貫通電極基板10を示す断面図である。
Through Silicon Via Substrate Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the through silicon via
貫通電極基板10は、基板12、貫通電極22、第1配線構造部30及び第2配線構造部40を備える。以下、貫通電極基板10の各構成要素について説明する。
The through
(基板)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
(substrate)
The
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN−A1や、コーニング製のイーグルXGなどを挙げることができる。基板12がガラスを含む場合、基板12の厚みは、例えば0.020mm以上且つ1mm以下である。基板12がガラスを含むことにより、基板12の絶縁性を高めることができる。これにより、貫通電極22の高周波特性を向上させることができる。例えば、貫通電極22を通過する電流の、高周波領域における通過特性を向上させることができる。
Examples of the glass used in the
図1に示す例において、基板12に形成された貫通孔20は、基板12の第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有している。しかしながら、貫通孔20の形状が特に限られることはない。例えば、貫通孔20の側壁21は、基板12の第1面13の法線方向に沿って広がっていてもよい。また、側壁21の一部が湾曲していてもよい。
In the example shown in FIG. 1, the through
貫通孔20の長さ、すなわち第1面13の法線方向における貫通孔20の寸法は、基板12の厚みに等しい。貫通孔20の幅、すなわち第1面13の面内方向における貫通孔20の寸法S(図8参照)は、例えば20μm以上且つ150μm以下である。また、貫通孔20の幅に対する長さの比、すなわち貫通孔20のアスペクト比は、例えば1以上且つ15以下である。
The length of the through
(貫通電極)
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。貫通電極22の厚みは、例えば100nm以上且つ20μm以下である。
(Through silicon via)
The through
図2は、貫通孔20に設けられた貫通電極22を拡大して示す断面図である。貫通電極22が導電性を有する限りにおいて、貫通電極22の構成は特には限定されない。例えば、貫通電極22は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。ここでは、図2に示すように、貫通電極22が、貫通孔20の側壁21側から貫通孔20の中心側へ順に並ぶシード層221及びめっき層222を含む例について説明する。
FIG. 2 is an enlarged cross-sectional view showing the through
シード層221は、電解めっき処理によってめっき層222を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層222を成長させるための土台となる、導電性を有する層である。シード層221の材料としては、銅などの導電性を有する材料を用いることができる。シード層221の材料は、めっき層222の材料と同一であってもよく、異なっていてもよい。シード層221の厚みは、例えば100nm以上且つ5μm以下である。シード層221は、スパッタリング法、蒸着法、無電解めっき法などによって形成される。
The
めっき層222は、めっき処理によって形成される、導電性を有する層である。めっき層222を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。
The
なお、図示はしないが、貫通孔20の側壁21とシード層221との間に中間層を設けてもよい。中間層を構成する材料としては、例えば、チタン、チタン窒化物、クロム、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。中間層の厚みは、例えば10nm以上且つ1μm以下である。中間層は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。中間層は、例えば、側壁21に対するシード層221やめっき層222の密着性を高めるという役割を果たす。また、中間層は、シード層221又はめっき層222に含まれる金属元素が貫通孔20の側壁21を介して基板12の内部に拡散することを抑制するという役割を果たしてもよい。
Although not shown, an intermediate layer may be provided between the
(第1配線構造部)
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。後述するように、第1配線構造部30の一部によって、キャパシタ15、第1配線17及び第1端子18が構成されている。また、第1配線構造部30の一部によって、インダクタ16の一部が構成されている。本実施の形態において、第1配線構造部30は、第1面第1導電層31、第1面第1無機層32、第1面第2導電層33、第1面第1有機層34、第1面第3導電層35及び第1面第2有機層36を有する。
(1st wiring structure part)
Next, the first
〔第1面第1導電層〕
第1面第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層31は、貫通電極22に電気的に接続されていてもよい。また、第1面第1導電層31は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第1面第1導電層31は、貫通電極22と同様に、基板12の第1面13上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第1面第1導電層31を構成する材料は、貫通電極22を構成する材料と同様である。第1面第1導電層31の厚みは、例えば100nm以上且つ20μm以下である。
[First surface, first conductive layer]
The first surface first
〔第1面第1無機層〕
第1面第1無機層32は、少なくとも部分的に第1面第1導電層31上及び基板12の第1面13上に位置し、無機材料を含み、且つ絶縁性を有する層である。第1面第1無機層32の無機材料としては、SiNなどの珪素窒化物を用いることができる。その他にも、第1面第1無機層32の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第1面第1無機層32の無機材料の比誘電率は、例えば3以上且つ75以下である。また、第1面第1無機層32の厚みは、例えば50nm以上且つ1μm以下である。第1面第1無機層32は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
[First surface, first inorganic layer]
The first surface first
第1面第1無機層32は、第1面第1導電層31を部分的に覆っていてもよい。例えば、第1面第1無機層32は、キャパシタ15を構成する第1面第1導電層31の端部31eを覆っていてもよい。これによって、第1面第2導電層33、第1面第1有機層34などを形成する工程において用いる薬液によって第1面第1導電層31が損傷してしまうことを抑制することができる。なお「覆う」とは、図1に示すように、基板12の第1面13の法線方向に沿って貫通電極基板10を見た場合に、第1面第1導電層31の端部31eと第1面第1無機層32とが重なっていることを意味する。
The first surface first
また、第1面第1無機層32は、図2に示すように、貫通電極22と第1面第1導電層31とが接続される接続部分23を覆っていてもよい。例えば、第1面第1無機層32の端部32eが貫通電極22上に位置していてもよい。これによって、後述するように、酸を含む薬液が第1面第1導電層31とその上の層との間に浸入してしまうことを抑制することができる。
Further, as shown in FIG. 2, the first surface first
〔第1面第2導電層〕
第1面第2導電層33は、第1面第1無機層32上に位置する、導電性を有する層である。図1に示すように、第1面第2導電層33の端部33eは、第1面第1無機層32上に位置する。上述の第1面第1導電層31と、第1面第1導電層31上に位置する上述の第1面第1無機層32と、第1面第1無機層32上に位置する第1面第2導電層33とによって、キャパシタ15が構成されている。
[First surface, second conductive layer]
The first surface second
第1面第2導電層33は、貫通電極22や第1面第1導電層31と同様に、第1面第1無機層32上に順に積層されたシード層及びめっき層を含んでいてもよい。第1面第2導電層33を構成する材料は、貫通電極22や第1面第1導電層31を構成する材料と同様である。第1面第2導電層33の厚みは、例えば100nm以上且つ20μm以下である。
The first surface second
〔第1面第1有機層〕
第1面第1有機層34は、第1面第1無機層32上及び第1面第2導電層33に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第1有機層34の有機材料としては、ポリイミド、エポキシ、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は、単体で用いられてもよく、2種類以上の樹脂が組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等 、無機フィラー等を併用して用いてもよい。第1面第1有機層34の有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第1面第1有機層34を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号が第1面第1有機層34を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備える貫通電極基板10の帯域を高周波側に広げることができる。
[First surface, first organic layer]
The first surface first
〔第1面第3導電層〕
第1面第3導電層35は、第1面第1導電層31上又は第1面第2導電層33上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層35は、キャパシタ15の一方の電極である第1面第1導電層31に電気的に接続された部分、及び、キャパシタ15の他方の電極である第1面第2導電層33に電気的に接続された部分を含む。
[First surface, third conductive layer]
The first surface third
第1面第3導電層35は、貫通電極22や第1面第1導電層31と同様に、順に積層されたシード層及びめっき層を含んでいてもよい。第1面第3導電層35を構成する材料は、貫通電極22や第1面第1導電層31を構成する材料と同様である。
The first surface third
〔第1面第2有機層〕
第1面第2有機層36は、第1面第1有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第2有機層36は、第1面第1有機層34と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第1面第2有機層36の有機材料としては、第1面第1有機層34の場合と同様の材料を用いることができる。
[First surface, second organic layer]
The first surface second
(第2配線構造部)
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。第2配線構造部40の一部と、上述の第1配線構造部30の一部及び貫通電極22とによって、インダクタ16が構成されている。本実施の形態において、第2配線構造部40は、第2面第1導電層41及び第2面第1有機層43を有する。
(2nd wiring structure part)
Next, the second
〔第2面第1導電層〕
第2面第1導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層41は、貫通電極22に電気的に接続されていてもよい。また、第2面第1導電層41は、貫通電極22や第1面第1導電層31と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第1導電層41を構成する材料は、貫通電極22を構成する材料と同様である。第2面第1導電層41の厚みは、例えば100nm以上且つ20μm以下である。
[Second surface, first conductive layer]
The second surface first
図3は、貫通電極基板10の第1面第1導電層31及び第2面第1導電層41を第1面13側から見た場合を示す平面図である。図3においては、第1面第1導電層31上に積層される第1面第1無機層32などの層が省略されている。また、図3においては、第2面14側に位置する第2面第1導電層41が点線で表されている。図1及び図3に示すように、第2面第1導電層41と、第2面第1導電層41に電気的に接続された貫通電極22と、貫通電極22に電気的に接続された第1面第1導電層31とによって、インダクタ16が構成される。
FIG. 3 is a plan view showing a case where the first surface first
〔第2面第1有機層〕
第2面第1有機層43は、第2面第1導電層41上及び基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。第2面第1有機層43は、第1面第1有機層34や第1面第2有機層36と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第2面第1有機層43の有機材料としては、第1面第1有機層34や第1面第2有機層36の場合と同様の材料を用いることができる。
[Second surface, first organic layer]
The second surface first
次に、貫通電極基板10の各構成要素について詳細に説明する。図4は、貫通電極基板10の第1面第1導電層31、第1面第1無機層32及び第1面第2導電層33を第1面13側から見た場合を示す平面図である。図4においては、第1面第2導電層33上に積層される第1面第1有機層34,第1面第3導電層35などの層が省略されている。また、図4においては、第1面第1無機層32によって覆われている構成要素が点線で表されている。なお、図1は、図3や図4に示す貫通電極基板10を線A−Aに沿って切断した場合の断面図に相当する。
Next, each component of the through silicon via
図4に示すように、第1面第1無機層32は、基板12の第1面13及び第1面第1導電層31を広域にわたって覆っている。例えば、第1面第1無機層32は、キャパシタ15を構成する第1面第1導電層31の少なくとも端部31eを覆っている。また、第1面第1無機層32は、キャパシタ15を構成する第1面第1導電層31に並行する第1配線17の第1面第1導電層31を、少なくとも第1面第1導電層31の幅方向において覆っている。第1面第1無機層32が、基板12の第1面13及び第1面第1導電層31をこのように広域にわたって覆うことにより、貫通電極基板10の製造工程において基板12の第1面13や第1面第1導電層31が損傷することを抑制することができる。
As shown in FIG. 4, the first surface first
図4に示すように、第1面第1無機層32には開口部32aが形成されている。開口部32aは、貫通孔20の位置及び第1面第1導電層31と第1面第3導電層35の接続位置などの限られた位置に形成されている。例えば、開口部32aは、第1配線17に電気的に接続された第1端子18を構成する第1面第1導電層31の位置において第1面第1無機層32に形成されている。
As shown in FIG. 4, an
第1面第1無機層32の構造について、図5及び図6を参照して更に説明する。図5は、第1面第1無機層32の開口部32a及びその周辺部分を拡大して示す断面図である。また、図6は、第1配線17及びその周辺部分を拡大して示す断面図である。図6は、図3や図4に示す貫通電極基板10を線B−Bに沿って切断した場合の断面図に相当する。なお、図5及び図6においては、図面が煩雑になるのを防ぐため、第1面第3導電層35及び第1面第2有機層36を省略している。
The structure of the first surface first
図5において、第1面第1無機層32の開口部32aを画定する端部を、符号32eで表している。第1面第1無機層32の開口部32aは、第1面第1無機層32上に位置する第1面第1有機層34の開口部34aに連通している。また、第1面第1無機層32の端部32eは、第1面第1有機層34の開口部34aを画定する端部34eと、基板12の第1面13の面内方向において同一の位置にある。このような位置関係は、後述するように、第1面第1有機層34をマスクとして用いて第1面第1無機層32をエッチングすることによって実現され得る。なお、「同一の位置」とは、第1面第1無機層32と第1面第1有機層34とが接する界面において、第1面第1無機層32の端部32eと第1面第1有機層34の開口部34aとの間の、基板12の第1面13の面内方向における距離dが、5μm以下であることを意味する。
In FIG. 5, the end portion defining the
図5に示すように、第1面第1無機層32の端部32eは、第1面第1導電層31上に位置する。このことは、端部32eによって画定される開口部32aが、第1面第1導電層31上に位置する第1面第1無機層32に形成されることを意味する。この場合、後述するようにエッチング法によって第1面第1無機層32を除去して開口部32aを形成する時、除去される第1面第1無機層32の下には第1面第1導電層31が存在する。このため、後述するように、第1面第1無機層32が除去された後に基板12の第1面13がエッチングによって損傷してしまうことを抑制することができる。
As shown in FIG. 5, the
図6に示すように、キャパシタ15を構成する第1面第1導電層31及び第1配線17を構成する第1面第1導電層31のいずれも、第1面第1無機層32によって覆われている。これによって、エレクトロマイグレーションによってキャパシタ15の第1面第1導電層31と第1配線17の第1面第1導電層31とが導通することを抑制することができる。
As shown in FIG. 6, both the first surface first
(貫通孔の変形例)
図7は、貫通孔20の一変形例を示す断面図である。図7に示すように、貫通電極基板10は、貫通電極22よりも貫通孔20の中心側に位置する有機層26を備えていてもよい。なお、「中心側」とは、貫通孔20の内部において、有機層26と側壁21との間の距離が貫通電極22と側壁21との間の距離よりも大きいことを意味する。有機層26は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。有機層26の有機材料としては、第1面第1有機層34の場合と同様の材料を用いることができる。誘電正接の小さい有機材料を用いて有機層26を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号の一部が有機層26を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備える貫通電極基板10の帯域を高周波側に広げることができる。
(Modification example of through hole)
FIG. 7 is a cross-sectional view showing a modified example of the through
貫通電極基板の製造方法
以下、貫通電極基板10の製造方法の一例について、図8乃至図18を参照して説明する。
Manufacturing Method of Through Silicon Via Substrate An example of the manufacturing method of the through silicon via
(貫通孔形成工程)
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図8に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
(Through hole forming process)
First, the
なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
The through
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
Further, laser irradiation and wet etching can be appropriately combined. Specifically, first, the altered layer is formed in the region of the
第1面13側及び第2面14側の両方から基板12を加工することにより、図8に示す、基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有する貫通孔20を形成することができる。
By processing the
(貫通電極形成工程)
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施の形態においては、貫通電極22と同時に、基板12の第1面13の一部分上に第1面第1導電層31を形成し、基板12の第2面14の一部分上に第2面第1導電層41を形成する例について説明する。
(Through Silicon Via Forming Process)
Next, the through
スパッタリング法、蒸着法、無電解めっき法などによって、図9に示すように、基板12の第1面13上、第2面14及び側壁21上にシード層221を形成する。続いて、図10に示すように、シード層221上に部分的にレジスト層37を形成する。続いて、図11に示すように、電解めっきによって、レジスト層37によって覆われていないシード層221上にめっき層222を形成する。その後、図12に示すように、レジスト層37を除去する。また、シード層221のうちレジスト層37によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、貫通電極22、第1面第1導電層31及び第2面第1導電層41を形成することができる。これにより、第2面第1導電層41と、第2面第1導電層41に電気的に接続された貫通電極22と、貫通電極22に電気的に接続された第1面第1導電層31とを備えるインダクタ16を構成することができる。なお、めっき層222をアニールする工程を実施してもよい。
As shown in FIG. 9, a
(表面処理工程)
次に、第1面第1導電層31の表面をNH3プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第1面第1導電層31の表面の酸化物を除去することができる。例えば、第1面第1導電層31が銅を含む場合、第1面第1導電層31の表面の酸化銅を除去することができる。このことにより、第1面第1導電層31と、第1面第1導電層31上に形成される第1面第1無機層32との間の密着性を高めることができる。
(Surface treatment process)
Next, a surface treatment step of exposing the surface of the first surface first
(第1面第1無機層の形成工程)
次に、図13に示すように、第1面第1導電層31上の全域及び基板12の第1面13上の全域に第1面第1無機層32を形成する。第1面第1無機層32を形成する方法としては、例えば、プラズマCVD、スパッタリング、原子層堆積法などを採用することができる。好ましくは、第1面第1無機層32を形成する工程は、第1面第1導電層31を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第1面第1導電層31が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。
(Step of forming the first inorganic layer on the first surface)
Next, as shown in FIG. 13, the first surface first
(第1面第2導電層の形成工程)
次に、図14に示すように、第1面第1無機層32の一部分上に第1面第2導電層33を形成する。これにより、第1面第1導電層31と、第1面第1導電層31上の第1面第1無機層32と、第1面第1無機層32上の第1面第2導電層33と、を備えるキャパシタ15を構成することができる。第1面第2導電層33を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
(Step of forming the first surface and the second conductive layer)
Next, as shown in FIG. 14, the first surface second
(第1面第1有機層の形成工程)
次に、図15に示すように、第1面第2導電層33の一部分上及び第1面第1無機層32の一部分上に第1面第1有機層34を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第1面側フィルムを、基板12の第1面13側に貼り付ける。続いて、第1面側フィルムに露光処理及び現像処理を施す。これによって、第1面側フィルムの感光層からなり、開口部34aが形成された第1面第1有機層34を、基板12の第1面13側に形成することができる。この際、第1面第1有機層34の場合と同様にして、図15に示すように、基板12の第2面14の一部分上及び第2面第1導電層41の一部分上に第2面第1有機層43を形成してもよい。
(Step of forming the first organic layer on the first surface)
Next, as shown in FIG. 15, the first surface first
第1面第1有機層34の開口部34aは、第1面第3導電層35と第1面第1導電層31とが電気的に接続される位置、第1面第3導電層35と第1面第2導電層33とが電気的に接続される位置などにおいて、第1面第1無機層32上に形成される。
The
なお、第1面第1有機層34や第2面第1有機層43の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第1面第1有機層34や第2面第1有機層43を形成することもできる。
The method of forming the first surface first
また、第1面第1有機層34の一部や第2面第1有機層43の一部を貫通孔20の内部にまで到達させることにより、上述の図7に示すように、貫通孔20の内部に有機層26を形成してもよい。なお、第1面第1有機層34や第2面第1有機層43とは別の工程で貫通孔20の内部に有機層26を形成してもよい。
Further, as shown in FIG. 7, the through
(第1面第1無機層の加工工程)
次に、第1面第1有機層34をマスクとして用いて、第1面第1導電層31上に位置する第1面第1無機層32を、例えば反応性イオンエッチングによって部分的に除去するする。これによって、図16に示すように、第1面第1有機層34の開口部34aに連通する開口部32aを第1面第1無機層32に形成する。第1面第1有機層34をマスクとして用いて第1面第1無機層32を加工するので、第1面第1無機層32の端部32eは、第1面第1有機層34の端部34eと、基板12の第1面13の面内方向において同一の位置にある。エッチングガスとしては、例えば、SF6とO2との混合ガスを用いることができる。なお、プラズマエッチングにより第1面第1有機層34の表面に損傷が生じる場合、第1面第1有機層34に熱処理を施すことにより、損傷が生じた第1面第1有機層34の表面を除去してもよい。第1面第1有機層34の熱処理温度は、例えば200℃以上である。
(Processing process of the first surface first inorganic layer)
Next, using the first surface first
(第1面第3導電層の形成工程)
次に、図17に示すように、第1面第1有機層34の開口部34aを介して第1面第1導電層31又は第1面第2導電層33に電気的に接続される第1面第3導電層35を形成する。第1面第3導電層35を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
(Step of forming the first surface and the third conductive layer)
Next, as shown in FIG. 17, the first surface is electrically connected to the first surface first
(第1面第2有機層の形成工程)
その後、第1面第1有機層34の一部分上及び第1面第3導電層35の一部分上に、必要に応じて第1面第2有機層36を形成する。これによって、図1に示す貫通電極基板10を得ることができる。第1面第2有機層36を形成する方法は特には限定されない。例えば、第1面第1有機層34の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第2有機層36を形成することができる。
(Step of forming the first surface and the second organic layer)
After that, the first surface second
以下、本実施の形態によってもたらされる作用について説明する。 Hereinafter, the action brought about by this embodiment will be described.
本実施の形態においては、第1面第1無機層32を加工して開口部32aを形成する加工工程において、第1面第1無機層32のうち開口部32aとなる部分と基板12の第1面13との間には第1面第1導電層31が存在する。言い換えると、第1面第1無機層32のうち基板12の第1面13に接触している部分は、加工工程においてエッチングされない。このため、仮にエッチングによって第1面第1無機層32が除去された後にもエッチングが継続したとしても、エッチングによって基板12の第1面13が損傷することを、第1面13上の第1面第1導電層31によって抑制することができる。
In the present embodiment, in the processing step of processing the first surface first
また、第1面第1無機層32のうち基板12の第1面13に接触している部分をエッチングせずに残すことにより、第1面第1導電層31の端部31eを第1面第1無機層32によって覆うことができる。このため、第1面第2導電層33がシード層を含む場合に、第1面第2導電層33のシード層をエッチングによって除去する際に第1面第1導電層31もエッチングされてしまうことを抑制することができる。これにより、第1面第1導電層31によって構成される配線などの電気要素の抵抗が増加してしまうことを抑制することができる。また、第1面第1導電層31によって構成される配線がサイドエッチングされてしまうことを抑制することができ、これにより、第1面13から配線が剥離してしまうことを抑制することができる。また、第1面第2導電層33のシード層をエッチングする際や、第1面第1有機層34を現像する際などに、第1面第1導電層31の表面にアルカリ性溶液が接触することを防ぐことができる。これにより、第1面第1導電層31が銅を含む場合に、第1面第1導電層31の表面が変色してしまうことを抑制することができる。これらのことは、第1面第1導電層31と他の層との界面での剥離を抑制するので、貫通電極基板10の信頼性を向上させることができる。
Further, by leaving the portion of the first surface first
また、本実施の形態によれば、貫通電極22と第1面第1導電層31とが接続される接続部分23を第1面第1無機層32によって覆うことができる。上述のように、第1面第1無機層32を形成する工程は、第1面第1導電層31を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。このため、第1面第1無機層32は、表面の酸化物が抑制又は除去された状態の第1面第1導電層31を覆うことができる。
従来、第1面第1導電層31上には部分的に第1面第1有機層34が形成されている。この場合、第1面第1有機層34の後に第1面第3導電層35を形成する際に第1面第1導電層31の表面の酸化物を除去するために酸を含む洗浄液などの薬液を用いて第1面第1導電層31を洗浄する工程において、第1面第1導電層31と第1面第1有機層34との間の界面に薬液の浸入が生じることが考えられる。
これに対して、本実施の形態によれば、接続部分23を第1面第1無機層32によって覆うことにより、薬液が第1面第1導電層31と第1面第1有機層34との間の界面に浸入することを抑制することができる。従って、貫通電極基板10の信頼性を向上させることができる。
また、接続部分23が第1面第1無機層32によって覆われていない場合、その後に形成される第1面第2導電層33を構成するシード層の不要部分をエッチングにより除去する時に接続部分23のめっき層222もエッチングされてしまう恐れがある。一方、接続部分23は貫通孔20のエッジ部に位置するので、接続部分23を構成するめっき層222の厚みは、その他の部分におけるめっき層222の厚みに比べて小さくなりやすい。この場合、接続部分23の抵抗がその他の部分に比べて著しく高くなったり、接続部分23において電気的な断線が生じたりすることが考えられる。
これに対して、本実施の形態によれば、接続部分23を第1面第1無機層32によって覆うことにより、接続部分23の抵抗が高くなったり電気的な断線が生じたりすることを抑制することができる。
Further, according to the present embodiment, the connecting
Conventionally, the first surface first
On the other hand, according to the present embodiment, by covering the connecting
Further, when the connecting
On the other hand, according to the present embodiment, by covering the connecting
また、本実施の形態においては、第1面第1有機層34をマスクとして用いて第1面第1無機層32を加工する。これによって得られる効果を、その他の加工方法との比較に基づいて説明する。
Further, in the present embodiment, the first surface first
比較用の第1の加工方法として、第1面第1無機層32上に第1面第2導電層33を形成する前に第1面第1無機層32上にレジスト層を設け、レジスト層をマスクとして用いて第1面第1無機層32を加工する例を考える。この場合、上述の本実施の形態の場合に比べて、レジスト層を設ける工程、及びレジスト層を除去する工程が余分に必要になる。また、第1面第1無機層32上に第1面第2導電層33を形成する際、レジスト層の残渣が第1面第1無機層32上に存在している可能性がある。この場合、レジスト層の残渣に起因してキャパシタ15の静電容量の値が設計からずれてしまうことが考えられる。また、第1面第1有機層34や第1面第2有機層36に熱処理を施す際にレジスト層の残渣がガスを発生させ、この結果、各層の間の密着性が低下してしまうことも考えられる。各層の間の密着性の低下も、キャパシタ15の静電容量の値が設計からずれてしまうことを導き得る。
As a first processing method for comparison, a resist layer is provided on the first surface first
これに対して、本実施の形態によれば、第1面第1有機層34をマスクとして用いて第1面第1無機層32を加工することにより、第1面第1無機層32を加工することに要する工数を削減することができる。また、第1面第1無機層32上にレジスト層などの有機物の残渣が存在することを防ぐことができる。
On the other hand, according to the present embodiment, the first surface first
次に、比較用の第2の加工方法として、第1面第1無機層32上に形成された第1面第2導電層33をマスクとして用いて第1面第1無機層32を加工する例を考える。この場合、第1面第1無機層32を加工する際に、第1面第1無機層32上の第1面第2導電層33の残渣が第1面第1無機層32の端部に付着し、この結果、第1面第1導電層31と第1面第2導電層33とが導通してしまうことが考えられる。
Next, as a second processing method for comparison, the first surface first
これに対して、本実施の形態によれば、第1面第1有機層34をマスクとして用いて第1面第1無機層32を加工することにより、第1面第1無機層32上に位置する第1面第2導電層33の端部33eを、第1面第1無機層32の端部32eから十分に離間させることができる。このため、第1面第1導電層31と第1面第2導電層33とが導通してしまうことを抑制することができる。
On the other hand, according to the present embodiment, the first surface first
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 It is possible to make various changes to the above-described embodiment. Hereinafter, a modified example will be described with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same codes as those used for the corresponding parts in the above-described embodiment will be used for the parts that can be configured in the same manner as in the above-described embodiment. Duplicate explanations will be omitted. Further, when it is clear that the action and effect obtained in the above-described embodiment can be obtained in the modified example, the description thereof may be omitted.
(第1変形例)
図18は、第1変形例に係る貫通電極基板10を示す断面図である。図18に示すように、貫通電極基板10は、基板12の第2面14側に位置し、無機材料を含み、絶縁性を有する第2面第1無機層42を更に備えていてもよい。第2面第1無機層42は、第2面第1導電層41上及び基板12の第2面14上に位置する。第2面第1無機層42の無機材料は、第1面第1無機層32の無機材料と同様である。
(First modification)
FIG. 18 is a cross-sectional view showing the through silicon via
図18に示すように、第2面第1有機層43は第2面第1無機層42上に位置する。第2面第1無機層42は、第1面第1無機層32の場合と同様に、第2面第1有機層43をマスクとして用いて加工される。このため、第2面第1無機層42の端部42eは、第2面第1有機層43の端部43eと、第2面14の面内方向において同一の位置にある。
As shown in FIG. 18, the second surface first
無機層は、有機層に比べて高い剛性を有する。このため、有機層及び無機層が積層された積層体において、無機層は、積層体に反りが生じることを抑制するという効果を奏することができる。本変形例によれば、基板12の第1面13側及び第2面14側の両方に無機層を形成することにより、貫通電極基板10に反りが生じることを更に抑制することができる。また、基板12の第1面13側及び第2面14側の両方に無機層を形成することにより、第1面13側に生じる応力と第2面14側に生じる応力とを平衡させ易くなる。このことも、貫通電極基板10の反りの抑制に寄与し得る。第1面13側及び第2面14側の無機層の厚みや材料は、応力の平衡を考慮して適切に選択されることが好ましい。
The inorganic layer has higher rigidity than the organic layer. Therefore, in the laminated body in which the organic layer and the inorganic layer are laminated, the inorganic layer can exert an effect of suppressing the warpage of the laminated body. According to this modification, by forming an inorganic layer on both the
(第2変形例)
図19は、第1変形例に係る貫通電極基板10を示す断面図である。図19に示すように、貫通電極基板10は、貫通電極22上に位置する無機層27を更に備えていてもよい。このため、第1面第2導電層33がシード層を含む場合に、第1面第2導電層33のシード層をエッチングによって除去する際に貫通電極22をエッチング液から保護することができる。これにより、エッチング液との接触によって貫通電極22の厚みが低減してしまうことを抑制することができる。従って、貫通電極22の電気要素の抵抗が増加してしまうことを抑制することができる。貫通電極22上の無機層27は、第1面13側の第1面第1無機層32や第2面14側の第2面第1無機層42と一体的に構成されていてもよい。
(Second modification)
FIG. 19 is a cross-sectional view showing the through silicon via
(第3変形例)
図20は、第1変形例に係る貫通電極基板10を示す断面図である。図20に示すように、貫通電極基板10の基板12の貫通孔20は、第1面13側から第2面14側に向かうにつれて幅が小さくなる形状を有していてもよい。これにより、プラズマCVD、スパッタリング、原子層堆積法などによって上述の第1面第1無機層32を形成する際に、貫通電極22上に第1面第1無機層32が付着し易くなる。すなわち、貫通電極22が第1面第1無機層32によって覆われ易くなる。貫通電極22を少なくとも部分的に第1面第1無機層32によって覆うことにより、貫通電極22の表面に酸を含む薬液などが接触することを抑制することができる。
(Third modification example)
FIG. 20 is a cross-sectional view showing the through silicon via
(第4変形例)
図21は、貫通電極基板10と、貫通電極基板10に搭載された素子50と、を備える実装基板60の一例を示す断面図である。素子50は、ロジックICやメモリICなどのLSIチップである。また、素子50は、MEMS(Micro Electro Mechanical Systems)チップであってもよい。MEMSチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。図21に示すように、素子50は、貫通電極基板10の第1面第3導電層35などの導電層に電気的に接続された端子51を有する。
(Fourth modification)
FIG. 21 is a cross-sectional view showing an example of a mounting substrate 60 including a through
通電極基板が搭載される製品の例
図22は、本開示の実施形態に係る貫通電極基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
Example of a Product on which a Through Electrode Substrate is Mounted FIG. 22 is a diagram showing an example of a product on which the through silicon via
10 貫通電極基板
12 基板
13 第1面
14 第2面
15 キャパシタ
16 インダクタ
17 第1配線
18 第1端子
20 貫通孔
21 側壁
22 貫通電極
221 シード層
222 めっき層
23 接続部分
26 有機層
30 第1配線構造部
31 第1面第1導電層
32 第1面第1無機層
33 第1面第2導電層
34 第1面第1有機層
35 第1面第3導電層
36 第1面第2有機層
37 レジスト層
40 第2配線構造部
41 第2面第1導電層
42 第2面第1無機層
43 第2面第1有機層
50 素子
51 端子
60 実装基板
10 Through
Claims (11)
前記基板の前記貫通孔に位置する貫通電極と、
前記基板の前記第1面上に位置し、前記貫通電極に電気的に接続された第1面第1導電層と、前記第1面第1導電層上及び前記基板の前記第1面上に位置し、無機材料を含み、絶縁性を有する第1面第1無機層と、前記第1面第1無機層上に位置する第1面第2導電層と、を有するキャパシタと、
前記第1面第1無機層上及び前記第1面第2導電層上に位置し、前記基板の面内方向において前記第1面第1導電層上の前記第1面第1無機層の端部と同一の位置にある端部を有し、有機材料を含む第1面第1有機層と、を備え、
前記キャパシタの前記第1面第1導電層の端部の端面は、前記第1面第1無機層によって覆われている、貫通電極基板。 A substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a substrate.
A through electrode located in the through hole of the substrate and
On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer.
The edge of the first surface first inorganic layer on the first surface first conductive layer located on the first surface first inorganic layer and on the first surface second conductive layer and in the in-plane direction of the substrate. It has an end portion that is in the same position as the portion, and includes a first surface first organic layer containing an organic material.
The end surface of the end portion of the first face first conductive layer, the first surface is covered by a first inorganic layer, penetrations electrode substrate of the capacitor.
前記基板の前記貫通孔に位置する貫通電極と、
前記基板の前記第1面上に位置し、前記貫通電極に電気的に接続された第1面第1導電層と、前記第1面第1導電層上及び前記基板の前記第1面上に位置し、無機材料を含み、絶縁性を有する第1面第1無機層と、前記第1面第1無機層上に位置する第1面第2導電層と、を有するキャパシタと、
前記第1面第1無機層上及び前記第1面第2導電層上に位置し、前記基板の面内方向において前記第1面第1導電層上の前記第1面第1無機層の端部と同一の位置にある端部を有し、有機材料を含む第1面第1有機層と、を備え、
前記第1面第1無機層は、前記貫通電極と前記第1面第1導電層とが接続される接続部分を覆っている、貫通電極基板。 A substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a substrate.
A through electrode located in the through hole of the substrate and
On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer.
The edge of the first surface first inorganic layer on the first surface first conductive layer located on the first surface first inorganic layer and on the first surface second conductive layer and in the in-plane direction of the substrate. It has an end portion that is in the same position as the portion, and includes a first surface first organic layer containing an organic material.
The first face first inorganic layer, the through electrode and the first surface first conductive layer covers the connecting portion to be connected, penetrations electrode substrate.
前記第1配線は、前記第1配線の幅方向において前記第1面第1無機層によって覆われた前記第1面第1導電層を有する、請求項1乃至3のいずれか一項に記載の貫通電極基板。 The through silicon via substrate is located on the first surface of the substrate and further includes a first wiring electrically isolated from the capacitor.
The first wiring according to any one of claims 1 to 3, wherein the first wiring has the first surface first conductive layer covered with the first surface first inorganic layer in the width direction of the first wiring. Through electrode substrate.
前記貫通電極基板に搭載された素子と、を備える、実装基板。 The through silicon via substrate according to any one of claims 1 to 9.
A mounting substrate comprising an element mounted on the through silicon via substrate.
前記基板の前記貫通孔に、貫通電極を形成し、前記基板の前記第1面の一部分上に、前記貫通電極に電気的に接続された第1面第1導電層を形成する工程と、
前記第1面第1導電層上及び前記基板の前記第1面上に、無機材料を含み、絶縁性を有する第1面第1無機層を形成する工程と、
前記第1面第1無機層の一部分上に第1面第2導電層を形成する工程と、
前記第1面第2導電層の一部分上及び前記第1面第1無機層の一部分上に、有機材料を含む第1面第1有機層を形成する工程と、
前記第1面第1有機層をマスクとして用いて、前記第1面第1導電層上に位置する前記第1面第1無機層をエッチングする工程と、を備える、貫通電極基板の製造方法。 A step of preparing a substrate including a first surface and a second surface located on the opposite side of the first surface and having through holes.
A step of forming a through electrode in the through hole of the substrate and forming a first surface first conductive layer electrically connected to the through electrode on a part of the first surface of the substrate.
A step of forming a first surface first inorganic layer containing an inorganic material and having an insulating property on the first surface first conductive layer and on the first surface of the substrate.
A step of forming the first surface second conductive layer on a part of the first surface first inorganic layer, and
A step of forming a first surface first organic layer containing an organic material on a part of the first surface second conductive layer and a part of the first surface first inorganic layer.
A method for manufacturing a through electrode substrate, comprising a step of etching the first surface first inorganic layer located on the first surface first conductive layer using the first surface first organic layer as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017010661A JP6852415B2 (en) | 2017-01-24 | 2017-01-24 | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017010661A JP6852415B2 (en) | 2017-01-24 | 2017-01-24 | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018120932A JP2018120932A (en) | 2018-08-02 |
JP6852415B2 true JP6852415B2 (en) | 2021-03-31 |
Family
ID=63044424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017010661A Active JP6852415B2 (en) | 2017-01-24 | 2017-01-24 | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6852415B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7383215B2 (en) * | 2018-12-13 | 2023-11-20 | Toppanホールディングス株式会社 | circuit board |
JP7188101B2 (en) * | 2019-01-15 | 2022-12-13 | 凸版印刷株式会社 | Electronic substrate for high frequency module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140915A (en) * | 1997-05-22 | 1999-02-12 | Nec Corp | Printed wiring board |
JP4718314B2 (en) * | 2005-12-07 | 2011-07-06 | 日本特殊陶業株式会社 | Dielectric laminated structure, manufacturing method thereof, and wiring board |
US7361847B2 (en) * | 2005-12-30 | 2008-04-22 | Motorola, Inc. | Capacitance laminate and printed circuit board apparatus and method |
JP5659592B2 (en) * | 2009-11-13 | 2015-01-28 | ソニー株式会社 | Method for manufacturing printed circuit board |
-
2017
- 2017-01-24 JP JP2017010661A patent/JP6852415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018120932A (en) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7091801B2 (en) | Through Silicon Via and its manufacturing method, and mounting board | |
JP7447982B2 (en) | Through-electrode substrate, mounting board including through-electrode substrate, and method for manufacturing the through-electrode substrate | |
JP7068638B2 (en) | Wiring board and mounting board | |
US11810820B2 (en) | Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate | |
JP7279769B2 (en) | Perforated substrate and mounting substrate | |
JP7276403B2 (en) | Penetration electrode substrate and mounting substrate | |
JP7096992B2 (en) | Through Silicon Via Board and Mounting Board | |
JP6852415B2 (en) | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate | |
JP2023120327A (en) | Capacitor built-in component, mounting board including capacitor built-in component, and manufacturing method of capacitor built-in component | |
JP2018170440A (en) | Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate | |
JP7405183B2 (en) | Wiring board, mounting board including wiring board, and method for manufacturing wiring board | |
JP7236059B2 (en) | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate | |
JP6965589B2 (en) | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate | |
JP2018148086A (en) | Manufacturing method for through electrode substrate and through electrode substrate | |
JP6909435B2 (en) | Through Silicon Via Substrate and Its Manufacturing Method | |
JP2021145125A (en) | Electronic component and manufacturing method of the same | |
JP2018110157A (en) | Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6852415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |