JP6991901B2

JP6991901B2 - 軌道回路装置

Info

Publication number: JP6991901B2
Application number: JP2018047834A
Authority: JP
Inventors: 恭嗣久保田; 祐也田中; 卓也香川
Original assignee: Nippon Signal Co Ltd; Central Japan Railway Co
Current assignee: Nippon Signal Co Ltd; Central Japan Railway Co
Priority date: 2018-03-15
Filing date: 2018-03-15
Publication date: 2022-01-13
Anticipated expiration: 2038-03-15
Also published as: JP2019156257A

Description

本発明は、列車の在線を検知する軌道回路装置に関する。

従来から、商用電源などから供給される交流信号（交流電力）を１／２に分周して信号電流として軌道回路に流すように構成された軌道回路装置が知られている。この種の軌道回路装置の多くは、前記交流信号を分周するために、２個のロの字型の鉄心と、前記鉄心に巻かれた３個のコイルと、シリコン整流素子と、サージ対策用のバリスタ及びコンデンサと、共振コンデンサとで構成された分周器を用いている。また、商用周波数の１／２の周波数の搬送波をデジタル変調して変調信号を生成し、生成された変調信号を列車検知信号として軌道回路に送信するように構成された軌道回路装置も知られている。

特許２０１１－１７３４８６号公報

鉄道技術者のための信号概論軌道回路〔改訂二版〕（社）日本鉄道電気技術協会Ｐ．９３

ところで、上述のような構成の従来の分周器は、製造に手間がかかるため、製造コストが高いという課題を有している。また、前記従来の分周器の安定供給が難しい状況になってきているという実情もある。このため、前記従来の分周器を用いない構成の軌道回路装置が望まれている。

そこで、本発明は、前記従来の分周器を用いることなく交流信号を分周し且つＰＳＫ変調して列車検知信号を生成することのできる軌道回路装置を提供することを目的とする。

本発明の一側面によると、軌道回路に列車検知信号を送信する送信機と前記軌道回路から前記列車検知信号を受信して前記軌道回路における列車の有無を検知する受信機とを含む軌道回路装置が提供される。前記軌道回路装置において、前記送信機は、交流電源からの交流信号を分周変調器によって分周し且つＰＳＫ（Phase Shift Keying）変調して前記列車検知信号を生成するように構成されている。また、前記分周変調器は、センタータップを有する一次巻線と二次巻線とを有し、前記一次巻線の一方の端部が第１スイッチング素子を介して前記交流電源の一端に接続されていると共に前記一次巻線の他方の端部が第２スイッチング素子を介して前記交流電源の前記一端に接続されており、前記センタータップが前記交流電源の他端に接続されているトランスと、前記交流電源からの前記交流信号がゼロレベルと交差するゼロクロス点を検出するゼロクロス点検出部と、前記二次巻線に発生する出力波形を平滑化する平滑部と、前記ゼロクロス点検出部によって検出されるゼロクロス点、あらかじめ設定された分周比及びあらかじめ設定されたビットパターンに基づいて、前記第１スイッチング素子及び前記第２スイッチング素子のいずれか一方をＯＮ制御する制御部と、を含む。

前記軌道回路装置によると、前記従来の分周器を用いることなく、比較的簡単な構成の前記分周変調器によって、前記交流電源からの前記交流信号を分周し且つＰＳＫ変調して前記列車検知信号を生成することができる。

本発明の一実施形態に係る軌道回路装置の概略構成を示す図である。前記軌道回路装置の送信機の構成を示す図である。前記軌道回路装置の受信機の構成を示す図である。交流電源から供給される交流信号を分周する場合における前記送信機の分周変調器の動作を説明するための図である。前記交流信号を分周すると共にＰＳＫ変調する場合における前記分周変調器の動作を説明するための図である（ビット値＝０）。前記交流信号を分周すると共にＰＳＫ変調する場合における前記分周変調器の動作を説明するための図である（ビット値＝１）。前記分周変調器によって生成される列車検知信号の一例を示す図である。交流電源から供給される交流信号を分周する場合における前記送信機の分周変調器の他の動作を説明するための図である。

以下、添付図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の一実施形態に係る軌道回路装置の概略構成を示す図である。図１に示されるように、実施形態に係る軌道回路装置１は、列車Ｔが走行するレールＲを利用した軌道回路ＴＣに列車検知信号を送信する送信機２と、軌道回路ＴＣから前記列車検知信号を受信して軌道回路ＴＣにおける列車Ｔの有無を検知する受信機３と、を含む。

送信機２は、軌道回路ＴＣの列車進出側に設けられている。具体的には、送信機２は、整合変成器（マッチングトランス）４Ａ及び共振コンデンサ５Ａを介して、軌道回路ＴＣと軌道回路ＴＣの列車進出側に隣接する軌道回路ＴＣ－Ａとの境界に設置されたインピーダンスボンド６Ａの３次コイル７Ａに接続されている。

受信機３は、軌道回路ＴＣの列車進入側に設けられている。具体的には、受信機３は、整合変成器（マッチングトランス）４Ｂ及び共振コンデンサ５Ｂを介して、軌道回路ＴＣと軌道回路ＴＣの列車進入側に隣接する軌道回路ＴＣ－Ｂとの境界に設置されたインピーダンスボンド６Ｂの３次コイル７Ｂに接続されている。

図２は、送信機２の構成を示す図である。図１、図２に示されるように、本実施形態において、送信機２は、交流電源１０と分周変調器２０とを有する。そして、送信機２は、交流電源１０から供給される交流信号（交流電力）を分周変調器２０によって分周し且つＰＳＫ（Phase Shift Keying）変調して前記列車検知信号を生成し、生成した前記列車検知信号を軌道回路ＴＣに送信するように構成されている。

交流電源１０は、交流信号を発生又は供給する装置等であればよく、特に制限されないが、例えば商用電源や発振器が交流電源１０として使用され得る。

分周変調器２０は、変成器（トランス）２１と、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、ゼロクロス点検出部２２と、電文記憶部２３と、平滑部２４と、制御部２５と、を含む。

トランス２１は、図示省略の磁性材料からなるコアと、前記コアに巻かれた一次巻線２１１と、前記コアに巻かれた二次巻線２１２と、を有する。一次巻線２１１にはセンタータップ２１３が設けられている。一次巻線２１１の一方の端部（巻き始め側の端部）２１１ａは、ＯＮ／ＯＦＦ制御される第１スイッチング素子ＳＷ１を介して、交流電源１０の一方の出力端１０ａに接続されており、同様に、一次巻線２１１の他方の端部（巻き終わり側の端部）２１１ｂは、ＯＮ／ＯＦＦ制御される第２スイッチング素子ＳＷ２を介して、交流電源１０の一方の出力端１０ａに接続されている。また、センタータップ２１３は、交流電源１０の他方の出力端１０ｂに接続されている。

したがって、第１スイッチング素子ＳＷ１がＯＮ制御され且つ第２スイッチング素子ＳＷ２はＯＦＦ制御されると、一次巻線２１１における前記一方の端部２１１ａからセンタータップ２１３までの第１巻線部２１４に交流電源１０から供給される交流信号が印加される。また、第１スイッチング素子ＳＷ１がＯＦＦ制御され且つ第２スイッチング素子ＳＷ２がＯＮ制御されると、一次巻線２１１における前記他方の端部２１１ｂからセンタータップ２１３までの第２巻線部２１５に交流電源１０から供給される交流信号が印加される。そして、一次巻線２１１の第１巻線部２１４に印加される交流信号と一次巻線２１１の第２巻線部２１５に印加される交流信号とは互いに逆位相である。

ゼロクロス点検出部２２は、交流電源１０から供給される交流信号がゼロレベルと交差するゼロクロス点を検出する。

電文記憶部２３は、軌道回路装置１で使用可能な複数の電文（デジタル信号）の情報を記憶している。具体的には、本実施形態において、電文記憶部２３は、前記複数の電文のそれぞれの電文識別ＩＤとあらかじめ設定されたビットパターンとを対応付けて記憶している。特に制限されるものではないが、本実施形態においては、７ビットの電文が使用されている。そして、電文記憶部２３は、電文識別ＩＤとしての電文番号とこれに対応する７ビットのビットパターンとを記憶している。例えば、電文記憶部２３は、「電文１：００１００１１」、「電文２：００１０１０１」、「電文３：００１０１１１」及び「電文４：００１１１０１」を記憶している。

平滑部２４は、例えばローパスフィルタで構成されており、二次巻線２１２の出力、すなわち、一次巻線２１１（第１巻線部２１４、第２巻線部２１５）への交流信号の印加によって二次巻線２１２に生じる出力波形を平滑化して出力する。

制御部２５には、図示省略の分周比設定部によってあらかじめ設定された分周比Ｄ（Ｄは２以上の整数）及び図示省略の電文決定部によって決定された電文識別ＩＤが入力される。制御部２５は、電文識別ＩＤが入力されると、入力された電文識別ＩＤに対応してあらかじめ設定されたビットパターンを電文記憶部２３から読み出す。例えば、入力された電文識別ＩＤが電文１を示す場合、制御部２５は、電文記憶部２３から電文１のビットパターン「００１００１１」を読み出す。また、制御部２５には、ゼロクロス点検出部２によって検出される前記ゼロクロス点が入力される。

そして、制御部２５は、事前に入力された分周比Ｄ、事前に入力された電文識別ＩＤに基づいて電文記憶部２３から読み出したビットパターン及びゼロクロス点検出部２２によって検出される前記ゼロクロス点に基づいて第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２のいずれか一方をＯＮ制御する。これにより、交流電源１０から供給される交流信号が分周変調器２０において１／Ｄに分周され且つＰＳＫ変調されてＰＳＫ信号としての前記列車検知信号が生成され、生成された前記列車検知信号が軌道回路ＴＣに送信される。なお、分周変調器２０の動作、主に制御部２５による第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２の制御については後述する。

図３は、受信機３の構成を示す図である。図３に示されるように、本実施形態において、受信機３は、レベル判定部３１と、復調部３２と、検定符号記憶部３３と、符号判定部３４と、在線判定部３５と、を有する。

レベル判定部３１は、軌道回路ＴＣから受信した前記列車検知信号のレベル（受信レベル）とあらかじめ設定された閾値とを比較する。そして、レベル判定部３１は、前記受信レベルが前記閾値以上であれば「受信レベル：高」と判定し、前記受信レベルが前記閾値未満であれば「受信レベル：低」と判定する。レベル判定部３１の判定結果は、在線判定部３５に出力される。

復調部３２は、軌道回路ＴＣから受信した前記列車検知信号を復調して受信符号（受信ビットパターン）を取得し、取得された受信符号を符号判定部３４に出力する。

検定符号記憶部３３は、前記複数の電文のそれぞれの電文識別ＩＤとあらかじめ設定された検定符号とを対応付けて記憶している。特に制限されるものではないが、本実施形態においては、前記各電文（７ビットの電文）に対して７つの検定符号が設定されている。例えば、検定符号記憶部３３は、「電文１（００１００１１）」の検定符号として、「００１００１１」、「０１００１１０」、「１００１１００」、「００１１００１」、「０１１００１０」、「１１００１００」及び「１００１００１」を記憶している。

符号判定部３４には、分周変調器２０の制御部２５に入力される電文識別ＩＤと同一の電文識別ＩＤが入力される。符号判定部３４は、電文識別ＩＤが入力されると、入力された電文識別ＩＤに対応する複数（ここでは７つ）の検定符号を検定符号記憶部３３から読み出す。そして、符号判定部３４は、復調部３２から入力した前記受信符号と検定符号記憶部３３から読み出した複数の検定符号とを比較し、前記受信符号が前記複数の検定符号のいずれかと一致すれば「符号一致」と判定し、前記受信符号が前記複数の検定符号のいずれにも一致しなければ「符号不一致」と判定する。符号判定部３４の判定結果は、在線判定部３５に出力される。

在線判定部３５は、レベル判定部３１の判定結果が「受信レベル：高」であり且つ符号判定部３４の判定結果が「符号一致」である場合には軌道回路ＴＣに列車Ｔが存在しない（列車無し）と判定する。一方、在線判定部３５は、レベル判定部３１の判定結果が「受信レベル：低」である場合及び／又は符号判定部３４の判定結果が「信号不一致」である場合には軌道回路ＴＣに列車Ｔが存在している（列車有り）と判定する。

次に、送信機２における分周変調器２０に動作について説明する。
本実施形態において、分周変調器２０は、交流電源１０から供給される交流信号の分周とＰＳＫ変調とを同時に行って前記列車検知信号を生成するように構成されている。以下では、説明の便宜上、まず交流電源１０から供給される交流信号の分周について説明し、次いで交流電源１０から供給される交流信号の分周及びＰＳＫ変調について説明し、最後に前記列車検知信号の生成について説明する。

なお、以下の説明において、分周変調器２０は、交流電源１０から供給される交流信号を１／３の周波数に分周するもの（すなわち、分周比Ｄ＝３に設定されているもの）とする。また、第１スイッチング素子ＳＷ１をＯＮ制御することは、同時に第２スイッチング素子ＳＷ２をＯＦＦ制御することを含み、第２スイッチング素子ＳＷ２をＯＮ制御することは、同時に第１スイッチング素子ＳＷ１をＯＦＦ制御することを含むものとする。

［交流信号の分周］
図４は、交流電源１０から供給される交流信号を分周する場合の分周変調器２０（第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２）の動作を説明するための図である。図４において、入力１は、交流電源１０から供給される交流信号の波形、さらに言えば、第１スイッチング素子ＳＷ１がＯＮであり且つ第２スイッチング素子ＳＷ２がＯＦＦである場合に一次巻線２１１（の第１巻線部２１４）に印加される交流信号の波形を示している。入力２は、第１スイッチング素子ＳＷ１がＯＦＦであり且つ第２スイッチング素子ＳＷ２がＯＮである場合に一次巻線２１１（の第２巻線部２１５）に印加される交流信号の波形を示している。出力１は、二次巻線２１２に生じる出力波形を示している。出力２は、平滑部２４（すなわち、分周変調器２０）の出力波形を示している。

分周変調器２０の制御部２５は、まず交流電源１０から供給される交流信号における所定のゼロクロス点Ｘ０において第１スイッチング素子ＳＷ１をＯＮ制御する。なお、前記ゼロクロス点Ｘ０は、前記列車検知信号の生成開始点に相当する。その後、分周変調器２０の制御部２５は、ゼロクロス点Ｘ１、Ｘ４、Ｘ７、Ｘ１０、・・・において第２スイッチング素子ＳＷ２をＯＮ制御し、また、ゼロクロス点Ｘ２、Ｘ５、Ｘ８、Ｘ１１、・・・において第１スイッチング素子ＳＷ１をＯＮ制御する。これにより、二次巻線２１２には出力１に示されるような出力波形が生じ、平滑部２４（すなわち、分周変調器２０）からは出力２に示されるような出力波形が出力される。これにより、交流電源１０から供給される交流信号が１／３の周波数に分周される（入力１→出力２）。

［交流信号の分周及びＰＳＫ変調］
本実施形態においては、交流電源１０から供給される交流信号の９周期分の長さが１シンボル期間Ｔに設定されている。但し、これに限られるものではなく、前記１シンボル期間Ｔは、前記交流信号のＮ周期分の長さとして任意に設定可能である。また、分周変調器２０の制御部２５は、電文記憶部２３から読み出したビットパターンのビット値を順次読み取り、ビット値が「０」であれば前記１シンボル期間の波形をそのままとし、ビット値が「１」であれば前記１シンボル期間の波形を逆位相に反転させる。具体的には、分周変調器２０の制御部２５は、以下に説明するように、第１スイッチング素子ＳＷ１又は第２スイッチング素子ＳＷ２をＯＮ制御することによって、交流電源１０から供給される交流信号の分周及びＰＳＫ変調を行う。

図５、図６は、交流電源１０から供給される交流信号を分周し且つＰＳＫ変調する場合の分周変調器２０（第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２）の動作を説明するための図である。図５はビット値が「０」である場合を示し、図６はビット値が「１」である場合を示している。なお、図５及び図６における入力１、入力２、出力１及び出力２は、図４のそれらと同じである。

ビット値が「０」である場合、分周変調器２０の動作は、基本的には交流電源１０から供給される交流信号を分周する場合（図４）と同じである。すなわち、ビット値が「０」である場合、分周変調器２０の制御部２５は、図５に示されるように、１シンボル周期Ｔ内におけるゼロクロス点Ｘ_ｍ、Ｘ_ｍ＋２、Ｘ_ｍ＋５、Ｘ_ｍ＋８、Ｘ_ｍ＋１１、Ｘ_ｍ＋１４及びＸ_ｍ＋１７において第１スイッチング素子ＳＷ１をＯＮ制御し、ゼロクロス点Ｘ_ｍ＋１、Ｘ_ｍ＋４、Ｘ_ｍ＋７、Ｘ_ｍ＋１０、Ｘ_ｍ＋１３及びＸ_ｍ＋１６において第２スイッチング素子ＳＷ２をＯＮ制御する。これにより、交流電源１０から供給される交流信号の周波数の１／３の周波数を有し且つビット値（データ）「０」を示す１シンボル周期Ｔの波形（出力２）が生成される。

ビット値が「１」である場合、分周変調器２０の制御部２５は、出力２（平滑部２４からの出力波形）が、ビット値が「０」である場合の出力２に対して逆位相となるように、すなわち、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２をＯＮ制御するタイミングをビット値が「０」である場合とは逆にする。具体的には、分周変調器２０の制御部２５は、図６に示されるように、１シンボル周期Ｔ内におけるゼロクロス点Ｘ_ｎ、Ｘ_ｎ＋２、Ｘ_ｎ＋５、Ｘ_ｎ＋８、Ｘ_ｎ＋１１、Ｘ_ｎ＋１４及びＸ_ｎ＋１７において第２スイッチング素子ＳＷ２をＯＮ制御し、ゼロクロス点Ｘ_ｎ＋１、Ｘ_ｎ＋４、Ｘ_ｎ＋７、Ｘ_ｎ＋１０、Ｘ_ｎ＋１３及びＸ_ｎ＋１６において第１スイッチング素子ＳＷ１をＯＮ制御する。これにより、交流電源１０から供給される交流信号の周波数の１／３の周波数を有し且つビット値（データ）「１」を示す１シンボル周期Ｔの波形（出力２）が生成される。

［列車検知信号の生成］
図７は、分周変調器２０によって生成される前記列車検知信号の一例を示す図であり、分周変調器２０の制御部２５に入力される電文識別ＩＤが電文４を示す場合、すなわち、分周変調器２０の制御部２５が電文記憶部２３からビットパターン「００１１１０１（電文４）」を読み出した場合に生成される前記列車検知信号の一部を示している。なお、図７における入力１、出力１及び出力２は、図４のそれらと同じである。

分周比Ｄが３に設定され、且つ、電文記憶部２３から読み出されたビットパターンが「００１１１０１」である場合、分周変調器２０の制御部２５は、所定のゼロクロス点Ｘ０で第１スイッチング素子ＳＷ１をＯＮ制御することによって前記列車検知信号の生成を開始する。そして、分周変調器２０の制御部２５は、最初のシンボル周期Ｔ１、２番目のシンボル周期Ｔ２及び６番目のシンボル周期Ｔ６において、上述のビット値が「０」である場合（図５参照）と同様に第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２を制御する。また、分周変調器２０の制御部２５は、３－５番目のシンボル周期Ｔ３－Ｔ５及び７番目のシンボル周期Ｔ７において、上述のビット値が「１」である場合（図６参照）と同様に第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２を制御する。このようにして、７ビットの電文（ここでは電文４）に相当する前記列車検知信号が生成される。そして、分周変調器２０は、前記列車検知信号の生成を繰り返し行って軌道回路ＴＣに送信する。

以上説明したように、本実施形態に係る軌道回路装置１において、送信機２は、交流電源１０から供給される交流信号を分周変調器２０によって分周し且つＰＳＫ変調して前記列車検知信号を生成するように構成されている。分周変調器２０は、センタータップ２１３を有する一次巻線２１１と、二次巻線２１２とを有するトランス２１を含んでいる。トランス２１において、一次巻線２１１の一方の端部（巻き始め側の端部）２１１ａ及び他方の端部（巻き終わりの端部）２１１ｂはそれぞれ第１スイッチング素子ＳＷ１又は第２スイッチング素子ＳＷ２を介して交流電源１０の一方の出力端１０ａに接続されており、一次巻線２１１のセンタータップ２１３は交流電源１０の他方の出力端１０ｂに接続されている。また、分周変調器２０は、交流電源１０から供給される交流信号のゼロクロス点を検出するゼロクロス点検出部２２と、二次巻線２１２に発生する出力（すなわち、交流電源１０から供給される交流信号の一次巻線２１１への印加によって二次巻線２１２に生じる出力波形）を平滑化する平滑部２４と、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２を制御する制御部２５と、をさらに含んでいる。そして、制御部２５は、あらかじめ設定された分周比Ｄ、あらかじめ設定されたビットパターン及びゼロクロス点検出部２２によって検出されるゼロクロス点に基づいて第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２のいずれか一方をＯＮ制御し、これによって、交流電源１０から供給される交流信号を分周し且つＰＳＫ変調して前記列車検知信号を生成するように構成されている。

したがって、本実施形態に係る軌道回路装置によれば、前記従来の分周器を用いることなく、前記従来の分周器に比べて構成が簡単な一つ分周変調器によって、交流電源から供給される交流信号を分周し且つＰＳＫ変調して軌道回路に送信する列車検知信号を生成することができる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づいて更なる変形や変更が可能である。

例えば、上述の実施形態において、分周変調器２０は、交流電源１０から供給される交流信号を１／３の周波数に分周している。しかし、これに限られるものではない。分周変調器２０の制御部２５が第１スイッチング素子ＳＷ１又は第２スイッチング素子ＳＷ２をＯＮ制御するゼロクロス点を適宜変更することにより、分周変調器２０は、交流電源１０から供給される交流信号を１／２の周波数に分周したり、１／４の周波数に分周したりすることも可能である。例えば分周比Ｄが２に設定されている場合、分周変調器２０の制御部２５は、図８に示されるように、まずゼロクロス点Ｘ０において第１スイッチング素子ＳＷ１をＯＮ制御し、その後、ゼロクロス点Ｘ１、Ｘ５、Ｘ９、・・・において第２スイッチング素子ＳＷ２をＯＮ制御し、ゼロクロス点Ｘ３、Ｘ７、Ｘ１１、・・・において第１スイッチング素子ＳＷ１をＯＮ制御するようにすればよい。

１…軌道回路装置、２…送信機、３…受信機、１０…交流電源、２０…分周変調器、２１…トランス、２２…ゼロクロス点検出部、２３…電文記憶部、２４…平滑部、２５…制御部、２１１…一次巻線、２１２…二次巻線、２１３…一次巻線のセンタータップ、２１４…一次巻線の第１巻線部、２１５…一次巻線の第２巻線部、Ｒ…レール、ＳＷ１…第１スイッチング素子、ＳＷ２…第２スイッチング素子、Ｔ…列車、ＴＣ…軌道回路

Claims

軌道回路に列車検知信号を送信する送信機と前記軌道回路から前記列車検知信号を受信して前記軌道回路における列車の有無を検知する受信機とを含む軌道回路装置であって、
前記送信機は、交流電源からの交流信号を分周変調器によって分周すると共にＰＳＫ（Phase Shift Keying）変調して前記列車検知信号を生成するように構成され、
前記分周変調器は、
センタータップを有する一次巻線と二次巻線とを有し、前記一次巻線の一方の端部が第１スイッチング素子を介して前記交流電源の一端に接続されていると共に前記一次巻線の他方の端部が第２スイッチング素子を介して前記交流電源の前記一端に接続されており、前記センタータップが前記交流電源の他端に接続されているトランスと、
前記交流電源からの前記交流信号がゼロレベルと交差するゼロクロス点を検出するゼロクロス点検出部と、
前記二次巻線に発生する出力波形を平滑化する平滑部と、
前記ゼロクロス点検出部によって検出されるゼロクロス点、あらかじめ設定された分周比及びあらかじめ設定されたビットパターンに基づいて、前記第１スイッチング素子及び前記第２スイッチング素子のいずれか一方をＯＮ制御する制御部と、
を含む、
軌道回路装置。
前記交流電源として商用電源が用いられている、請求項１に記載の軌道回路装置。