JP6988990B2 - Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer - Google Patents

Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer Download PDF

Info

Publication number
JP6988990B2
JP6988990B2 JP2020503501A JP2020503501A JP6988990B2 JP 6988990 B2 JP6988990 B2 JP 6988990B2 JP 2020503501 A JP2020503501 A JP 2020503501A JP 2020503501 A JP2020503501 A JP 2020503501A JP 6988990 B2 JP6988990 B2 JP 6988990B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
hydrogen
layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020503501A
Other languages
Japanese (ja)
Other versions
JPWO2019167901A1 (en
Inventor
弘治 小林
亮輔 奥山
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2019167901A1 publication Critical patent/JPWO2019167901A1/en
Application granted granted Critical
Publication of JP6988990B2 publication Critical patent/JP6988990B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハに関する。 The present invention relates to a method for manufacturing an epitaxial silicon wafer and an epitaxial silicon wafer.

半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。 Metal contamination is one of the factors that deteriorate the characteristics of semiconductor devices. For example, in a back-illuminated solid-state image sensor, the metal mixed in the epitaxial silicon wafer that is the substrate of the element causes an increase in the dark current of the solid-state image sensor, and causes a defect called a white scratch defect. By arranging the wiring layer etc. below the sensor part, the back-illuminated solid-state image sensor can directly capture the light from the outside into the sensor and shoot clearer images and moving images even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white scratch defects as much as possible.

シリコンウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。エピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、エピタキシャルシリコンウェーハの重金属汚染が懸念される。 The mixing of metal into a silicon wafer mainly occurs in the manufacturing process of an epitaxial silicon wafer and the manufacturing process of a solid-state image sensor (device manufacturing process). Metal contamination in the manufacturing process of epitaxial silicon wafers is caused by heavy metal particles from the constituent materials of the epitaxial growth furnace, or because chlorine-based gas is used as the gas in the furnace during epitaxial growth, the piping material is corroded by metal. It may be due to heavy metal particles. In recent years, these metal contaminations have been improved to some extent by replacing the constituent materials of the epitaxial growth furnace with materials having excellent corrosion resistance, but they are not sufficient. On the other hand, in the manufacturing process of the solid-state image sensor, there is a concern about heavy metal contamination of the epitaxial silicon wafer during each process such as ion implantation, diffusion and oxidative heat treatment.

そのため、一般的には、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリング層を形成することにより、エピタキシャルシリコンウェーハへの金属汚染を回避している。 Therefore, in general, metal contamination on the epitaxial silicon wafer is avoided by forming a gettering layer for capturing metal on the epitaxial silicon wafer.

ここで、ゲッタリング層を形成する技術として、シリコンエピタキシャル層の形成に先立ち、クラスターイオンを照射する技術が知られている。特許文献1には、シリコンウェーハの表面にクラスターイオンを照射して、該シリコンウェーハの表層部に、クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、該第1工程の後、シリコンウェーハ表面のヘイズレベルが0.20ppm以下となるように、結晶性回復のための熱処理を行なう第2工程と、該第2工程の後、このシリコンウェーハの改質層上にエピタキシャル層を形成する第3工程と、を有する半導体エピタキシャルウェーハの製造方法が開示されている。 Here, as a technique for forming a gettering layer, a technique for irradiating cluster ions prior to forming a silicon epitaxial layer is known. Patent Document 1 describes a first step of irradiating the surface of a silicon wafer with cluster ions to form a modified layer in which constituent elements of the cluster ions are solid-dissolved on the surface layer portion of the silicon wafer, and the first step. After that, a second step of performing heat treatment for recovering crystallinity so that the haze level of the surface of the silicon wafer becomes 0.20 ppm or less, and after the second step, epitaxial on the modified layer of this silicon wafer. A method for manufacturing a semiconductor epitaxial wafer having a third step of forming a layer is disclosed.

特許文献1に記載の技術により形成される改質層は強力なゲッタリングサイトとなる。ただし、クラスターイオン照射条件によってはエピタキシャル層形成前のシリコンウェーハ最表面の結晶性が乱れることで、エピタキシャル層形成後のエピタキシャル層にエピタキシャル欠陥が発生し得る。そのため、特許文献1に記載の技術では、エピタキシャル層形成の前に、クラスターイオン照射によって乱れたシリコンウェーハ表層部の結晶性を回復している。 The modified layer formed by the technique described in Patent Document 1 becomes a strong gettering site. However, depending on the cluster ion irradiation conditions, the crystallinity of the outermost surface of the silicon wafer before forming the epitaxial layer is disturbed, so that epitaxial defects may occur in the epitaxial layer after forming the epitaxial layer. Therefore, in the technique described in Patent Document 1, the crystallinity of the surface layer portion of the silicon wafer disturbed by the cluster ion irradiation is restored before the epitaxial layer is formed.

また、特許文献2では、シリコンウェーハの表面に、構成元素として炭素および水素を含むクラスターイオンを照射して改質層を形成し、その後にエピタキシャル層を形成したエピタキシャルシリコンウェーハが開示されている。このエピタキシャルシリコンウェーハでは、エピタキシャル層形成後であっても、水素が改質層内で高濃度に保持された水素高濃度領域が形成される。そして、水素高濃度領域に存在する水素は、エピタキシャル層中の点欠陥をパッシベーションし、エピタキシャル層の結晶性を高めることができる。そのため、特許文献2に開示されるエピタキシャルウェーハは、強力なゲッタリング能力を備えつつ、このエピタキシャルウェーハを用いて作製される半導体デバイスは、そのデバイス特性を向上することができる。 Further, Patent Document 2 discloses an epitaxial silicon wafer in which the surface of a silicon wafer is irradiated with cluster ions containing carbon and hydrogen as constituent elements to form a modified layer, and then an epitaxial layer is formed. In this epitaxial silicon wafer, a hydrogen high concentration region in which hydrogen is retained at a high concentration is formed in the reformed layer even after the epitaxial layer is formed. Then, the hydrogen existing in the hydrogen high concentration region can passivate the point defects in the epitaxial layer and enhance the crystallinity of the epitaxial layer. Therefore, the epitaxial wafer disclosed in Patent Document 2 has a strong gettering ability, and the semiconductor device manufactured by using the epitaxial wafer can improve its device characteristics.

特開2014−099472号公報Japanese Unexamined Patent Publication No. 2014-099472 特開2016−051729号公報Japanese Unexamined Patent Publication No. 2016-051729

近年、半導体デバイス特性を更に向上できる技術の確立が求められている。そこで本発明者らは、水素のパッシベーション効果を高めるため、クラスターイオン照射により改質層内に水素高濃度領域を形成しつつ、この水素高濃度領域の水素ピーク濃度をさらに増大させたエピタキシャルシリコンウェーハを得ることを検討した。水素のドーズ量を増大させれば、クラスターイオン照射直後での高濃度水素注入領域の水素ピーク濃度を増大することは可能である。しかしながら、高ドーズ量でのクラスターイオン照射となるため、シリコンウェーハの表層部に形成される注入ダメージも増大してしまう。そのため、単に水素のドーズ量を増大させるだけであれば、クラスターイオン照射後にシリコンエピタキシャル層を形成すると、エピタキシャル欠陥の発生が多発してしまう。 In recent years, there has been a demand for the establishment of technology that can further improve the characteristics of semiconductor devices. Therefore, in order to enhance the passive effect of hydrogen, the present inventors have formed an epitaxial silicon wafer in the reformed layer by irradiation with cluster ions, and further increased the hydrogen peak concentration in this high hydrogen concentration region. Considered to get. By increasing the amount of hydrogen dose, it is possible to increase the hydrogen peak concentration in the high-concentration hydrogen injection region immediately after irradiation with cluster ions. However, since the cluster ion irradiation is performed with a high dose amount, the injection damage formed on the surface layer portion of the silicon wafer also increases. Therefore, if the amount of hydrogen dose is simply increased, forming a silicon epitaxial layer after irradiation with cluster ions causes frequent occurrence of epitaxial defects.

そこで本発明者らは、クラスターイオン照射時の水素ドーズ量を増大させつつも、エピタキシャル層形成前に回復熱処理を行うことを検討した。特許文献1に開示されるように、十分な時間の回復熱処理を行えば、水素ドーズ量を増大させても、エピタキシャル欠陥の発生は抑制できる。しかしながら水素は軽元素であるため、回復熱処理に伴い、クラスターイオン照射により形成された水素高濃度領域における水素は拡散してしまい、エピタキシャル層形成前の段階ですら、改質層内の水素ピーク濃度は激減してしまう。また、回復熱処理の熱処理条件によっては、ゲッタリング能力が低減する場合があることも判明した。なお、短時間の回復熱処理など、結晶回復が不十分な場合では、エピタキシャル欠陥が発生してしまうし、また、水素の拡散速度は極めて大きいため、改質層内の水素ピーク濃度は急速に低減しかねない。 Therefore, the present inventors have studied to perform a recovery heat treatment before forming an epitaxial layer while increasing the amount of hydrogen dose during irradiation with cluster ions. As disclosed in Patent Document 1, if the recovery heat treatment is performed for a sufficient time, the generation of epitaxial defects can be suppressed even if the amount of hydrogen dose is increased. However, since hydrogen is a light element, hydrogen is diffused in the hydrogen high concentration region formed by cluster ion irradiation due to the recovery heat treatment, and the hydrogen peak concentration in the reformed layer is even before the epitaxial layer is formed. Will decrease sharply. It was also found that the gettering ability may be reduced depending on the heat treatment conditions of the recovery heat treatment. If the crystal recovery is insufficient, such as in a short recovery heat treatment, epitaxial defects will occur, and the hydrogen diffusion rate is extremely high, so the hydrogen peak concentration in the modified layer will decrease rapidly. It could be.

このように、高いゲッタリング能力を発揮しつつ、改質層内の水素を高濃度に保持しながら、エピタキシャル欠陥の発生を抑制することは困難であった。しかしながら、半導体デバイス特性を更に向上させるためには、これらの技術課題の同時克服が必要となる。 As described above, it has been difficult to suppress the occurrence of epitaxial defects while maintaining a high concentration of hydrogen in the modified layer while exhibiting high gettering ability. However, in order to further improve the characteristics of semiconductor devices, it is necessary to overcome these technical problems at the same time.

そこで本発明は、より高いゲッタリング能力を発揮しつつ、改質層内の水素を高濃度に保持する一方で、エピタキシャル欠陥の発生を抑制することのできるエピタキシャルシリコンウェーハおよびその製造方法を提供することを目的とする。 Therefore, the present invention provides an epitaxial silicon wafer capable of suppressing the occurrence of epitaxial defects while maintaining a high concentration of hydrogen in the modified layer while exhibiting higher gettering ability, and a method for manufacturing the same. The purpose is.

上記課題を解決するため、本発明者らは鋭意検討し、クラスターイオン照射後の熱処理条件を適正化することにより、ゲッタリング能力を高めながら水素ピーク濃度を高濃度に保持し、さらにはエピタキシャル欠陥の発生を抑制できることを知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。 In order to solve the above problems, the present inventors have diligently studied, and by optimizing the heat treatment conditions after irradiation with cluster ions, the hydrogen peak concentration is maintained at a high concentration while increasing the gettering ability, and further, epitaxial defects. It was found that the occurrence of can be suppressed. The present invention has been completed based on the above findings, and its gist structure is as follows.

(1)シリコンウェーハの表面に、構成元素として炭素および水素を含むクラスターイオンを照射して、該シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
該第1工程の後、前記シリコンウェーハに対してフラッシュランプアニール処理を行う第2工程と、
該第2工程の後、前記シリコンウェーハの改質層上に、シリコンエピタキシャル層を形成する第3工程と、を有し、
前記第1工程において、前記クラスターイオン照射による水素ドーズ量を2.8×1015atoms/cm2以上とし、
前記第2工程における前記フラッシュランプアニール処理を、処理時間0.1ミリ秒以上20ミリ秒以下、かつ、処理温度800℃以上1200℃以下とすることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
(1) First, the surface of a silicon wafer is irradiated with cluster ions containing carbon and hydrogen as constituent elements to form a modified layer in which the constituent elements of the cluster ions are solid-solved on the surface layer portion of the silicon wafer. Process and
After the first step, a second step of performing a flash lamp annealing process on the silicon wafer and a second step.
After the second step, a third step of forming a silicon epitaxial layer on the modified layer of the silicon wafer is provided.
In the first step, the amount of hydrogen dose due to the cluster ion irradiation was set to 2.8 × 10 15 atoms / cm 2 or more.
A method for manufacturing an epitaxial silicon wafer, wherein the flash lamp annealing treatment in the second step has a processing time of 0.1 ms or more and 20 ms or less and a treatment temperature of 800 ° C. or higher and 1200 ° C. or lower.

(2)前記クラスターイオン照射による炭素ドーズ量を1.7×1015atoms/cm2以上とする、上記(1)に記載のエピタキシャルシリコンウェーハの製造方法。(2) The method for manufacturing an epitaxial silicon wafer according to (1) above, wherein the amount of carbon dose due to the cluster ion irradiation is 1.7 × 10 15 atoms / cm 2 or more.

(3)前記第2工程における前記フラッシュランプアニール処理の前記処理温度を、1000℃以上1150℃以下とする、上記(1)または(2)に記載のエピタキシャルシリコンウェーハの製造方法。 (3) The method for manufacturing an epitaxial silicon wafer according to (1) or (2) above, wherein the processing temperature of the flash lamp annealing treatment in the second step is 1000 ° C. or higher and 1150 ° C. or lower.

(4)前記第2工程における前記フラッシュランプアニール処理の前記処理時間を、0.1ミリ秒以上5ミリ秒以下とする、上記(1)〜(3)のいずれかに記載のエピタキシャルシリコンウェーハの製造方法。 (4) The epitaxial silicon wafer according to any one of (1) to (3) above, wherein the processing time of the flash lamp annealing treatment in the second step is 0.1 ms or more and 5 ms or less. Production method.

(5)前記シリコンウェーハの酸素濃度が12×1017atoms/cm3以下である、上記(1)〜(4)のいずれかに記載のエピタキシャルシリコンウェーハの製造方法。(5) The method for manufacturing an epitaxial silicon wafer according to any one of (1) to (4) above, wherein the oxygen concentration of the silicon wafer is 12 × 10 17 atoms / cm 3 or less.

なお、本明細書におけるシリコンウェーハの酸素濃度はASTM F121-1979に従う。 The oxygen concentration of the silicon wafer in this specification conforms to ASTM F121-1979.

(6)シリコンウェーハと、
前記シリコンウェーハの表層部に形成された、炭素および水素が固溶した改質層と、
前記改質層上に形成されたシリコンエピタキシャル層と、
を有し、
前記改質層の厚さ方向における酸素濃度プロファイルのピーク酸素濃度が5×1018atoms/cm3以下であり、かつ、水素濃度プロファイルのピーク水素濃度が2×1018atoms/cm3以上であり、
前記エピタキシャル層の表面におけるエピタキシャル欠陥が1.0×10-2個/cm2以下であることを特徴とするエピタキシャルシリコンウェーハ。
(6) Silicon wafer and
A modified layer in which carbon and hydrogen are solid-solved formed on the surface layer of the silicon wafer, and
The silicon epitaxial layer formed on the modified layer and
Have,
The peak oxygen concentration of the oxygen concentration profile in the thickness direction of the modified layer is 5 × 10 18 atoms / cm 3 or less, and the peak hydrogen concentration of the hydrogen concentration profile is 2 × 10 18 atoms / cm 3 or more. ,
An epitaxial silicon wafer characterized in that the epitaxial defects on the surface of the epitaxial layer are 1.0 × 10 −2 pieces / cm 2 or less.

(7)前記改質層の前記厚さ方向における前記水素濃度プロファイルの半値幅が150nm以下かつ、前記酸素濃度プロファイルの半値幅が150nm以下である、上記(6)に記載のエピタキシャルシリコンウェーハ。 (7) The epitaxial silicon wafer according to (6) above, wherein the half-value width of the hydrogen concentration profile in the thickness direction of the modified layer is 150 nm or less, and the half-value width of the oxygen concentration profile is 150 nm or less.

(8)前記シリコンウェーハの酸素濃度が12×1017atoms/cm3以下である、上記(6)または(7)に記載のエピタキシャルシリコンウェーハ。(8) The epitaxial silicon wafer according to (6) or (7) above, wherein the oxygen concentration of the silicon wafer is 12 × 10 17 atoms / cm 3 or less.

本発明によれば、より高いゲッタリング能力を発揮しつつ、高濃度水素注入領域における水素を高濃度に保持できる一方で、エピタキシャル欠陥の発生を抑制することのできるエピタキシャルシリコンウェーハおよびその製造方法を提供することができる。 According to the present invention, an epitaxial silicon wafer and a method for manufacturing the same, which can suppress the occurrence of epitaxial defects while maintaining a high concentration of hydrogen in a high-concentration hydrogen injection region while exhibiting higher gettering ability. Can be provided.

本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を説明する模式断面図である。It is a schematic sectional drawing explaining the manufacturing method of the epitaxial silicon wafer 100 by one Embodiment of this invention. 発明例1における、フラッシュランプアニール後のシリコンウェーハ表層部の濃度プロファイルおよびTEM断面図を示す図である。It is a figure which shows the density profile and the TEM cross-sectional view of the silicon wafer surface layer part after flash lamp annealing in the invention example 1. FIG. 従来例1における、フラッシュランプアニール後のシリコンウェーハ表層部の濃度プロファイルおよびTEM断面図を示す図である。It is a figure which shows the density profile and the TEM cross-sectional view of the silicon wafer surface layer part after flash lamp annealing in the prior art example 1. FIG. 比較例1における、フラッシュランプアニール後のシリコンウェーハ表層部の濃度プロファイルおよびTEM断面図を示す図である。It is a figure which shows the density profile and the TEM cross-sectional view of the silicon wafer surface layer part after flash lamp annealing in the comparative example 1. FIG. 発明例1における、エピタキシャル層形成後のシリコンウェーハ表層部近傍の濃度プロファイルである。It is a density profile in the vicinity of the surface layer portion of the silicon wafer after forming the epitaxial layer in the first aspect of the invention. 従来例1における、エピタキシャル層形成後のシリコンウェーハ表層部近傍の濃度プロファイルである。It is a density profile in the vicinity of the surface layer portion of the silicon wafer after forming the epitaxial layer in the conventional example 1. 発明例1における、エピタキシャル層形成後のTEM断面図である。It is a TEM cross-sectional view after forming an epitaxial layer in the invention example 1. FIG. 従来例1における、エピタキシャル層形成後のTEM断面図である。It is a TEM cross-sectional view after forming an epitaxial layer in the prior art example 1. FIG. 発明例5,6におけるフラッシュランプアニール後のシリコンウェーハ表層部の水素濃度プロファイルである。5 is a hydrogen concentration profile of the surface layer of a silicon wafer after flash lamp annealing in Examples 5 and 6.

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。詳細を後述するものの、説明の便宜上、クラスターイオン照射直後の改質層に符号18Aを付し、フラッシュランプアニール処理後の改質層に符号18Bを付し、シリコンエピタキシャル層形成後の改質層に符号18Cを付し、これらを区別して説明する。また、図1では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ10に対して改質層18A,18B,18Cおよびシリコンエピタキシャル層20の厚さを誇張して示す。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In principle, the same reference numbers are assigned to the same components, and the description thereof will be omitted. Although the details will be described later, for convenience of explanation, the modified layer immediately after irradiation with cluster ions is designated by reference numeral 18A, the modified layer after flash lamp annealing treatment is designated by reference numeral 18B, and the modified layer after forming the silicon epitaxial layer is designated by reference numeral 18B. The reference numeral 18C is added to the above, and these will be described separately. Further, in FIG. 1, for convenience of explanation, the thicknesses of the modified layers 18A, 18B, 18C and the silicon epitaxial layer 20 are exaggerated and shown with respect to the silicon wafer 10, which is different from the actual thickness ratio.

(エピタキシャルシリコンウェーハの製造方法)
本発明によるエピタキシャルシリコンウェーハの製造方法の一実施形態を、図1の模式断面図を参照しつつ説明する。
(Manufacturing method of epitaxial silicon wafer)
An embodiment of the method for manufacturing an epitaxial silicon wafer according to the present invention will be described with reference to the schematic cross-sectional view of FIG.

本実施形態によるエピタキシャルシリコンウェーハ100の製造方法は、シリコンウェーハ10の表面10Aに、構成元素として炭素および水素を含むクラスターイオン16を照射して、該シリコンウェーハ10の表層部に、クラスターイオン16の構成元素が固溶した改質層18Aを形成する第1工程(図1ステップA,B)を行う。そして、該第1工程の後、シリコンウェーハ10に対してフラッシュランプアニール(FLA;Flash Lamp Anneal)処理を行う第2工程(図1ステップC,D)を行う。第2工程によるフラッシュランプアニール処理の熱処理に伴い、改質層18Aは改質層18Bに変化する。さらに、該第2工程の後、シリコンウェーハ10の改質層18B上に、シリコンエピタキシャル層20を形成する第3工程(図1ステップE)を行う。シリコンエピタキシャル層20形成時の熱処理に伴い、改質層18Bは改質層18Cへと更に変質する。ここで、本実施形態では、第1工程において、クラスターイオン16の照射による水素ドーズ量を2.8×1015atoms/cm2以上とする。さらに、本実施形態では、第2工程におけるフラッシュランプアニール処理を、処理時間0.1ミリ秒以上20ミリ秒以下、かつ、処理温度800℃以上1200℃以下とする。以下、各工程の詳細を順次説明する。In the method for manufacturing an epitaxial silicon wafer 100 according to the present embodiment, the surface 10A of the silicon wafer 10 is irradiated with cluster ions 16 containing carbon and hydrogen as constituent elements, and the surface layer portion of the silicon wafer 10 is coated with the cluster ions 16. The first step (FIGS. 1, steps A and B) of forming the modified layer 18A in which the constituent elements are solid-dissolved is performed. Then, after the first step, a second step (steps C and D in FIGS. 1) of performing a flash lamp annealing (FLA) process on the silicon wafer 10 is performed. With the heat treatment of the flash lamp annealing treatment in the second step, the modified layer 18A changes to the modified layer 18B. Further, after the second step, a third step (step E in FIG. 1) of forming the silicon epitaxial layer 20 on the modified layer 18B of the silicon wafer 10 is performed. With the heat treatment at the time of forming the silicon epitaxial layer 20, the modified layer 18B is further transformed into the modified layer 18C. Here, in the present embodiment, in the first step, the amount of hydrogen dose due to irradiation of cluster ion 16 is set to 2.8 × 10 15 atoms / cm 2 or more. Further, in the present embodiment, the flash lamp annealing treatment in the second step is performed with a treatment time of 0.1 ms or more and 20 ms or less and a treatment temperature of 800 ° C. or higher and 1200 ° C. or lower. Hereinafter, the details of each step will be described in sequence.

<第1工程>
本実施形態における第1工程(図1ステップA,B)では、前述のとおり、シリコンウェーハ10の表面10Aに、構成元素として炭素および水素を含むクラスターイオン16を照射して、該シリコンウェーハ10の表層部に、クラスターイオン16の構成元素が固溶した改質層18Aを形成する。そして、クラスターイオン照射による水素ドーズ量を2.8×1015atoms/cm2以上とする。
<First step>
In the first step (steps A and B in FIGS. 1) in the present embodiment, as described above, the surface 10A of the silicon wafer 10 is irradiated with cluster ions 16 containing carbon and hydrogen as constituent elements to obtain the silicon wafer 10. A modified layer 18A in which the constituent elements of the cluster ion 16 are solid-dissolved is formed on the surface layer portion. Then, the amount of hydrogen dose by irradiation with cluster ions is set to 2.8 × 10 15 atoms / cm 2 or more.

<<シリコンウェーハ>>
第1工程で用いるシリコンウェーハ10としては、被照射面となる表面10Aにシリコンエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。ここで、バルクの単結晶シリコンウェーハは、一般に裏面照射型固体撮像素子の製造に適している。シリコンウェーハ10の酸素濃度は、12×1017atoms/cm3(ASTM F121−1979基準であり、以下同様)以下とすることが好ましい。酸素濃度が12×1017atoms/cm3以下であれば、フラッシュランプアニール処理時の、改質層18Bでの酸素捕獲量を抑制することができ、ゲッタリング能力が高まると考えられるためである。また、シリコンウェーハ10の酸素濃度を1.0×1017atoms/cm3以上とすることが好ましい。酸素濃度がこの範囲よりも低いと、第2工程におけるフラッシュランプアニール処理時にスリップ発生のおそれが生じるためである。シリコンウェーハ10の酸素濃度は、シリコンウェーハ10の厚さ方向の平均酸素濃度により定義するものとする。
<< Silicon Wafer >>
Examples of the silicon wafer 10 used in the first step include a bulk single crystal silicon wafer having no silicon epitaxial layer on the surface 10A to be an irradiated surface. Here, the bulk single crystal silicon wafer is generally suitable for manufacturing a back-illuminated solid-state image sensor. The oxygen concentration of the silicon wafer 10 is preferably 12 × 10 17 atoms / cm 3 (based on ASTM F121-1979, and so on) or less. This is because if the oxygen concentration is 12 × 10 17 atoms / cm 3 or less, the amount of oxygen captured in the modified layer 18B during the flash lamp annealing treatment can be suppressed, and the gettering ability is considered to be enhanced. .. Further, it is preferable that the oxygen concentration of the silicon wafer 10 is 1.0 × 10 17 atoms / cm 3 or more. This is because if the oxygen concentration is lower than this range, slip may occur during the flash lamp annealing process in the second step. The oxygen concentration of the silicon wafer 10 is defined by the average oxygen concentration in the thickness direction of the silicon wafer 10.

酸素濃度が上記濃度範囲であるシリコンウェーハは、一般的なCZ法(Czochralski法:チョクラルスキ法)を用いて得たシリコン単結晶インゴッドをワイヤーソー等でスライスして作製することができる。より高いゲッタリング能力を得るために、シリコンウェーハ10に炭素および/または窒素を添加してもよい。また、シリコンウェーハ10に任意のドーパントを添加して、n型またはp型としてもよい。 A silicon wafer having an oxygen concentration in the above concentration range can be produced by slicing a silicon single crystal ingod obtained by using a general CZ method (Czochralski method: Czochralski method) with a wire saw or the like. Carbon and / or nitrogen may be added to the silicon wafer 10 for higher gettering capability. Further, an arbitrary dopant may be added to the silicon wafer 10 to form an n-type or a p-type.

<<クラスターイオン照射>>
ここで、本明細書における「クラスターイオン」とは、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、クラスターイオンは、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。
<< Cluster ion irradiation >>
Here, the term "cluster ion" as used herein refers to an atomic aggregate having various atomic numbers by colliding electrons with a gaseous molecule to dissociate the bond of the gaseous molecule by an electron impact method, and forms a fragment. It is obtained by raising and ionizing the atomic aggregate, performing mass separation of the ionized atomic aggregates of various atomic numbers, and extracting the ionized atomic aggregates of a specific mass number. That is, cluster ions are ionized by giving a positive charge or a negative charge to a cluster in which a plurality of atoms are aggregated and agglomerated, and are a single atom ion such as a carbon ion or a single molecule ion such as a carbon monoxide ion. Is clearly distinguished from.

シリコンウェーハに、例えば炭素および水素からなるクラスターイオン16を照射する場合、クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素および水素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素がシリコンウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。二次イオン質量分析法(SIMS:Secondary Iron Mass Spectrometry)によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域(すなわち、改質層)の厚みは、概ね500nm以下(例えば50〜400nm程度)となる。クラスターイオン16の構成元素が、炭素などのゲッタリングに寄与する元素を含む場合、改質層18は、強力なゲッタリングサイトとして機能する。 When the silicon wafer is irradiated with the cluster ion 16 composed of carbon and hydrogen, for example, the cluster ion 16 momentarily becomes a high temperature state of about 1350 to 1400 ° C. with the energy of the cluster ion 16 when the silicon wafer is irradiated, and the silicon melts. .. After that, the silicon is rapidly cooled, and carbon and hydrogen are solid-solved near the surface in the silicon wafer. That is, the “modified layer” in the present specification means a layer in which the constituent elements of the ion to be irradiated are solid-solved at the interstitial position or the substitution position of the crystal on the surface layer of the silicon wafer. The carbon concentration profile in the depth direction of a silicon wafer by secondary ion mass spectrometry (SIMS) depends on the acceleration voltage and cluster size of cluster ions, but is sharper than that of monomer ions. Therefore, the thickness of the locally present region (that is, the modified layer) of the irradiated carbon is approximately 500 nm or less (for example, about 50 to 400 nm). When the constituent elements of the cluster ion 16 contain elements that contribute to gettering such as carbon, the modified layer 18 functions as a strong gettering site.

本実施形態において照射するクラスターイオン16は、構成元素として炭素および水素を含む。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さく、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高くなる。また、水素は、シリコンエピタキシャル層20の点欠陥をパッシベーションし、本実施形態により得られるエピタキシャルシリコンウェーハ100を用いて半導体デバイスを作成したときの、デバイス特性の改善に寄与することは、前述のとおりである。 The cluster ion 16 to be irradiated in this embodiment contains carbon and hydrogen as constituent elements. The carbon atom at the lattice position has a smaller covalent bond radius than the silicon single crystal, and a contraction field of the silicon crystal lattice is formed, so that the gettering ability to attract impurities between the lattices is high. Further, as described above, hydrogen passesivates the point defects of the silicon epitaxial layer 20 and contributes to the improvement of the device characteristics when a semiconductor device is produced using the epitaxial silicon wafer 100 obtained by the present embodiment. Is.

ここで、第1工程では、クラスターイオン照射による水素ドーズ量を2.8×1015atoms/cm2以上とする。改質層18A内に水素高濃度領域を形成し、その厚さ方向における水素ピーク濃度を高くするためである。さらに、本第1工程後の第2工程および第3工程の熱処理を経ても、改質層18C内に水素を高濃度に保持することをも目的とする。これらの目的のため、水素ドーズ量を3.3×1015atoms/cm2以上とすることがより好ましい。また、水素ドーズ量を5.0×1015atoms/cm2以下とすれば、第2工程による結晶回復効果によりエピタキシャル欠陥の発生を抑制することができ、4.2×1015atoms/cm2以下とすればより確実である。Here, in the first step, the amount of hydrogen dose due to cluster ion irradiation is set to 2.8 × 10 15 atoms / cm 2 or more. This is to form a high hydrogen concentration region in the modified layer 18A and increase the hydrogen peak concentration in the thickness direction thereof. Further, it is also an object to maintain a high concentration of hydrogen in the reformed layer 18C even after the heat treatments of the second step and the third step after the first step. For these purposes, it is more preferable that the hydrogen dose amount is 3.3 × 10 15 atoms / cm 2 or more. Further, if the hydrogen dose amount is 5.0 × 10 15 atoms / cm 2 or less, the occurrence of epitaxial defects can be suppressed by the crystal recovery effect of the second step, and 4.2 × 10 15 atoms / cm 2 It is more reliable if the following is done.

また、炭素ドーズ量については、クラスターイオン16を構成する元素の原子比に依存するものの、ゲッタリング効果を確実に得るためには炭素ドーズ量を1.7×1015atoms/cm2以上とすることが好ましい。さらに、炭素ドーズ量を2.0×1015atoms/cm2以上とすることがより好ましい。また、炭素ドーズ量を3.0×1015atoms/cm2以下とすれば、第2工程による結晶回復効果によりエピタキシャル欠陥の発生を抑制することができ、2.5×1015atoms/cm2以下とすればより確実である。Although the amount of carbon dose depends on the atomic ratio of the elements constituting the cluster ion 16, the amount of carbon dose should be 1.7 × 10 15 atoms / cm 2 or more in order to surely obtain the gettering effect. Is preferable. Further, it is more preferable that the amount of carbon dose is 2.0 × 10 15 atoms / cm 2 or more. Further, if the carbon dose amount is 3.0 × 10 15 atoms / cm 2 or less, the occurrence of epitaxial defects can be suppressed by the crystal recovery effect of the second step, and 2.5 × 10 15 atoms / cm 2 It is more reliable if the following is done.

<第2工程>
上記第1工程の後、シリコンウェーハ10に対してフラッシュランプアニール(FLA;Flash Lamp Anneal)処理を行う第2工程(図1ステップC,D)を行う。前述のとおり、第2工程によるフラッシュランプアニール処理の熱処理に伴い、改質層18Aは改質層18Bに変化する。ここで、本工程におけるフラッシュランプアニール処理を、処理時間0.1ミリ秒以上20ミリ秒以下、かつ、処理温度800℃以上1200℃以下とする。
<Second step>
After the first step, a second step (steps C and D in FIGS. 1) of performing a flash lamp annealing (FLA) process on the silicon wafer 10 is performed. As described above, the modified layer 18A changes to the modified layer 18B with the heat treatment of the flash lamp annealing treatment in the second step. Here, the flash lamp annealing treatment in this step is performed with a treatment time of 0.1 ms or more and 20 ms or less and a treatment temperature of 800 ° C. or higher and 1200 ° C. or lower.

ここで、フラッシュランプアニール処理を行う際には、まず、室温から処理温度未満への予備加熱温度(アシストヒート温度)までの、予備加熱が行われることが一般的である。アシストヒート温度は、上記処理温度未満であれば特に制限されないが、例えば400℃〜780℃とすればよい。そして、アシストヒート温度まで炉内が昇温された後、フラッシュランプアニール処理として、処理時間0.1ミリ秒以上20ミリ秒以下、かつ、処理温度800℃以上1200℃以下の高温極短時間の熱処理を行う。高温極短時間の熱処理後、炉内はアシストヒート温度まで降温され、さらに予備加熱を停止して室温まで降温される。 Here, when performing the flash lamp annealing treatment, it is general that the preheating is first performed from the room temperature to the preheating temperature (assist heat temperature) to be lower than the treatment temperature. The assist heat temperature is not particularly limited as long as it is lower than the above processing temperature, but may be, for example, 400 ° C. to 780 ° C. Then, after the temperature inside the furnace is raised to the assist heat temperature, as a flash lamp annealing treatment, the treatment time is 0.1 ms or more and 20 ms or less, and the treatment temperature is 800 ° C. or higher and 1200 ° C. or lower for a very short time. Perform heat treatment. After the heat treatment at a high temperature for a very short time, the temperature inside the furnace is lowered to the assist heat temperature, and the preheating is stopped to lower the temperature to room temperature.

フラッシュランプアニール処理の処理時間が短すぎると、第1工程でのクラスターイオン照射により形成された注入ダメージを結晶回復させるには不十分となり、エピタキシャル欠陥の発生を抑制することができない。そのため、フラッシュランプアニール処理の処理時間は0.1ミリ秒以上とする。また、この目的のため、処理時間を1.4ミリ秒以上とすることがより好ましい。 If the processing time of the flash lamp annealing treatment is too short, the injection damage formed by the cluster ion irradiation in the first step is insufficient to recover the crystals, and the occurrence of epitaxial defects cannot be suppressed. Therefore, the processing time of the flash lamp annealing process is set to 0.1 ms or more. Further, for this purpose, it is more preferable that the processing time is 1.4 milliseconds or more.

一方、フラッシュランプアニール処理の処理時間が過大であると、結晶回復を行うことは十分となるものの、改質層18Aが改質層18Bへと変質する際に、改質層18Aに存在していた水素が拡散してしまい、かつ、酸素が改質層18B内で捕獲され過ぎてしまう。そのため、フラッシュランプアニール処理の処理時間を20ミリ秒以下とする。また、この目的のため、処理時間を5ミリ秒以下とすることがより好ましく、2ミリ秒以下とすることがさらに好ましい。 On the other hand, if the processing time of the flash lamp annealing treatment is excessive, it is sufficient to perform crystal recovery, but it is present in the modified layer 18A when the modified layer 18A is transformed into the modified layer 18B. Hydrogen diffuses and oxygen is captured too much in the modified layer 18B. Therefore, the processing time of the flash lamp annealing process is set to 20 milliseconds or less. Further, for this purpose, the processing time is more preferably 5 milliseconds or less, and further preferably 2 milliseconds or less.

また、フラッシュランプアニール処理による処理温度を800℃以上1200℃以下の範囲内とすれば、改質層18Aに存在していた水素の拡散を抑制することができ、かつ、結晶回復を行うこともできる。結晶回復を十分に行うためには、処理温度を1000℃以上とすることが好ましく、1050℃以上とすることがより好ましい。また、水素拡散をより確実に抑制するためには、処理温度を1150℃以下とすることが好ましく、1100℃以下とすることがより好ましい。 Further, if the treatment temperature by the flash lamp annealing treatment is within the range of 800 ° C. or higher and 1200 ° C. or lower, the diffusion of hydrogen existing in the modified layer 18A can be suppressed, and crystal recovery can also be performed. can. In order to sufficiently recover the crystals, the treatment temperature is preferably 1000 ° C. or higher, and more preferably 1050 ° C. or higher. Further, in order to suppress hydrogen diffusion more reliably, the treatment temperature is preferably 1150 ° C. or lower, and more preferably 1100 ° C. or lower.

フラッシュランプアニール処理における雰囲気ガスは特に制限されず、窒素ガス(N2)又はアルゴンガス(Ar)などの不活性ガス雰囲気を用いることができる。また、アンモニアガス(NH3)雰囲気下でフラッシュランプアニール処理を行うことも好ましい。改質層18B内に捕獲される水素濃度を高濃度化することができることが実験的に確認されており、この事実からエピタキシャル層形成後においても水素を高濃度に保持できると推測される。The atmosphere gas in the flash lamp annealing treatment is not particularly limited , and an inert gas atmosphere such as nitrogen gas (N 2 ) or argon gas (Ar) can be used. It is also preferable to perform flash lamp annealing treatment in an ammonia gas (NH 3) atmosphere. It has been experimentally confirmed that the concentration of hydrogen captured in the modified layer 18B can be increased, and from this fact, it is presumed that hydrogen can be maintained at a high concentration even after the formation of the epitaxial layer.

なお、フラッシュランプアニール処理を行う装置は特に制限されず、公知の装置を用いることができる。例えば、キセノン(Xe)ランプ型のSCREENセミコンダクターソリューションズ社製のLA-3000-F, LA-3100などを例示することができる。また、フラッシュランプアニール処理中の処理温度および処理時間は、パイロメータなどにより確認することが可能である。 The apparatus for performing the flash lamp annealing treatment is not particularly limited, and a known apparatus can be used. For example, LA-3000-F, LA-3100 manufactured by SCREEN Semiconductor Solutions Co., Ltd., which is a xenon (Xe) lamp type, can be exemplified. Further, the processing temperature and processing time during the flash lamp annealing processing can be confirmed by a pyrometer or the like.

<第3工程>
上記第2工程の後、シリコンウェーハ10の改質層18B上にシリコンエピタキシャル層20を形成する第3工程を行う(図1ステップE)。こうして、シリコンウェーハ10の表層部に改質層18Cが設けられ、該改質層18C上にシリコンエピタキシャル層20が設けられたエピタキシャルシリコンウェーハ100を得ることができる。
<Third step>
After the second step, a third step of forming the silicon epitaxial layer 20 on the modified layer 18B of the silicon wafer 10 is performed (step E in FIG. 1). In this way, it is possible to obtain an epitaxial silicon wafer 100 in which the modified layer 18C is provided on the surface layer portion of the silicon wafer 10 and the silicon epitaxial layer 20 is provided on the modified layer 18C.

なお、シリコンエピタキシャル層20は一般的な条件により形成することができる。この場合、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法によりシリコンウェーハ10上にエピタキシャル成長させることができる。なお、シリコンエピタキシャル層20の厚さを1〜15μmの範囲内とすることが好ましい。1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散によりエピタキシャル層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。 The silicon epitaxial layer 20 can be formed under general conditions. In this case, for example, hydrogen is used as a carrier gas, and a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber, and the growth temperature varies depending on the source gas used, but CVD is performed at a temperature in the range of approximately 1000 to 1200 ° C. By the method, it can be epitaxially grown on the silicon wafer 10. The thickness of the silicon epitaxial layer 20 is preferably in the range of 1 to 15 μm. If it is less than 1 μm, the resistivity of the epitaxial layer 20 may change due to the outward diffusion of the dopant from the silicon wafer 10, and if it exceeds 15 μm, the spectral sensitivity characteristics of the solid-state image sensor are affected. This is because there is a risk.

以上の各工程を経ることで、本実施形態により、より高いゲッタリング能力を発揮しつつ、高濃度水素注入領域における水素ピーク濃度の増大させる一方で、エピタキシャル欠陥の発生を抑制することのできるエピタキシャルシリコンウェーハの製造方法を提供することができる。こうして形成された改質層18Cおよびシリコンエピタキシャル層20を備えるエピタキシャルシリコンウェーハ100は、これを用いて作製される半導体デバイスのデバイス特性の向上を図ることができる。 By going through each of the above steps, according to the present embodiment, an epitaxial can exhibit higher gettering ability, increase the hydrogen peak concentration in the high concentration hydrogen injection region, and suppress the occurrence of epitaxial defects. A method for manufacturing a silicon wafer can be provided. The epitaxial silicon wafer 100 provided with the modified layer 18C and the silicon epitaxial layer 20 thus formed can improve the device characteristics of the semiconductor device produced by using the epitaxial silicon wafer 100.

以下で、本実施形態におけるクラスターイオンの照射態様について説明する。 Hereinafter, the irradiation mode of cluster ions in this embodiment will be described.

照射するクラスターイオン16の構成元素は、炭素および水素が含まれれば他の構成元素については特に限定されない。炭素および水素以外のクラスターイオン16の構成元素として、ボロン、リン、ヒ素、酸素などを挙げることができる。特に、水素および炭素に加えて、ボロン、リン、ヒ素およびアンチモンからなる群より選択された1または2以上のドーパント元素をクラスターイオンの形態で照射することも好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル(Ni)を効率的にゲッタリングすることができ、ボロンの場合、銅(Cu)、鉄(Fe)を効率的にゲッタリングすることができる。 The constituent elements of the cluster ion 16 to be irradiated are not particularly limited as long as they contain carbon and hydrogen. Examples of the constituent elements of the cluster ion 16 other than carbon and hydrogen include boron, phosphorus, arsenic, and oxygen. In particular, in addition to hydrogen and carbon, it is also preferred to irradiate with one or more dopant elements selected from the group consisting of boron, phosphorus, arsenic and antimony in the form of cluster ions. This is because the types of metals that can be efficiently gettered differ depending on the types of elements that can be solid-dissolved. Therefore, by dissolving a plurality of elements in solid solution, a wider range of metal contamination can be dealt with. For example, in the case of carbon, nickel (Ni) can be efficiently gettered, and in the case of boron, copper (Cu) and iron (Fe) can be efficiently gettered.

なお、イオン化させる化合物は特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタンなどを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C612)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターCnm(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。The compound to be ionized is not particularly limited, but ethane, methane and the like can be used as the carbon source compound capable of ionization, and diborane and decabolane (B 10 H 14 ) can be used as the boron source compound capable of ionization. Etc. can be used. For example, when a gas obtained by mixing dibenzyl and decaborane is used as a material gas, a hydrogen compound cluster in which carbon, boron and hydrogen are aggregated can be generated. Further, if cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use cluster C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) produced from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ), or the like. This is because it is easy to control a small-sized cluster ion beam.

クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができる。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。 The cluster size can be appropriately set from 2 to 100, preferably 60 or less, more preferably 50 or less. The cluster size can be adjusted by adjusting the gas pressure of the gas ejected from the nozzle, the pressure of the vacuum vessel, the voltage applied to the filament during ionization, and the like. The cluster size can be obtained by obtaining the cluster number distribution by mass spectrometry using a quadrupole high-frequency electric field or time-of-flight mass spectrometry, and taking the average value of the number of clusters.

なお、シリコンエピタキシャル層20形成後においても、シリコンウェーハ10の表層部における水素のピーク濃度をより増加させるためには、クラスターイオン16のビーム電流値を50μA以上とすることが好ましい。水素を含むクラスターイオン16を上記電流値条件で照射すると、クラスターイオン16の構成元素に含まれる水素が、シリコンウェーハ10の表層部に、より確実に平衡濃度を超えて固溶する。この効果をさらに確実に得るために、ビーム電流値を100μA以上とすることがより好ましく、300μA以上とすることがさらに好ましい。なお、クラスターイオン16のビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。 Even after the silicon epitaxial layer 20 is formed, the beam current value of the cluster ion 16 is preferably 50 μA or more in order to further increase the peak concentration of hydrogen in the surface layer portion of the silicon wafer 10. When the cluster ion 16 containing hydrogen is irradiated under the above current value conditions, the hydrogen contained in the constituent elements of the cluster ion 16 is more reliably dissolved in the surface layer portion of the silicon wafer 10 in excess of the equilibrium concentration. In order to obtain this effect more reliably, the beam current value is more preferably 100 μA or more, and further preferably 300 μA or more. The beam current value of the cluster ion 16 can be adjusted, for example, by changing the decomposition conditions of the raw material gas in the ion source.

一方、ビーム電流値が過大になると、シリコンエピタキシャル層20にエピタキシャル欠陥が過剰に発生するおそれがあるので、ビーム電流値を5000μA以下とすることが好ましい。 On the other hand, if the beam current value becomes excessive, epitaxial defects may be excessively generated in the silicon epitaxial layer 20, so that the beam current value is preferably 5000 μA or less.

なお、クラスターイオンの加速電圧は、クラスターサイズとともに、クラスターイオンの構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、0keV/Cluster超え200keV/Cluster未満とすることができ、100keV/Cluster以下とすることが好ましく、80keV/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。 The acceleration voltage of the cluster ions affects the peak position of the concentration profile in the depth direction of the constituent elements of the cluster ions together with the cluster size. In the present embodiment, the acceleration voltage of the cluster ion can be more than 0 keV / Cluster and less than 200 keV / Cluster, preferably 100 keV / Cluster or less, and more preferably 80 keV / Cluster or less. Two methods, (1) electrostatic acceleration and (2) high frequency acceleration, are generally used for adjusting the acceleration voltage. As the former method, there is a method in which a plurality of electrodes are arranged at equal intervals and an equal voltage is applied between them to create an equiaccelerating electric field in the axial direction. As the latter method, there is a linear linac method in which ions are accelerated by using high frequency while running linearly. Further, the dose amount of cluster ions can be adjusted by controlling the ion irradiation time.

以下、本実施形態に従う製造方法により製造されるエピタキシャルシリコンウェーハの好適態様について説明する。 Hereinafter, a preferred embodiment of the epitaxial silicon wafer manufactured by the manufacturing method according to the present embodiment will be described.

(エピタキシャルシリコンウェーハ)
図1ステップEに、上記製造方法により得られるエピタキシャルシリコンウェーハ100の一態様を図示する。エピタキシャルシリコンウェーハ100は、シリコンウェーハ10と、シリコンウェーハ10の表層部に形成された、炭素および水素が固溶した改質層18Cと、改質層18C上に形成されたシリコンエピタキシャル層20と、を有する。そして、改質層18Cの厚さ方向における酸素濃度プロファイルのピーク酸素濃度が5×1018atoms/cm3以下であり、かつ、水素濃度プロファイルのピーク水素濃度が2×1018atoms/cm3以上である。そして、エピタキシャル層20の表面におけるエピタキシャル欠陥が1.0×10-2個/cm2以下である。シリコンエピタキシャルシリコンウェーハ100では、改質層18Cにおいて、従来技術では困難であった低酸素濃度、高水素濃度を実現しつつ、低エピタキシャル欠陥であるエピタキシャルシリコンウェーハを初めて実現したものである。
(Epitaxial silicon wafer)
FIG. 1 Step E illustrates one aspect of the epitaxial silicon wafer 100 obtained by the above manufacturing method. The epitaxial silicon wafer 100 includes a silicon wafer 10, a modified layer 18C formed on the surface layer portion of the silicon wafer 10, in which carbon and hydrogen are solidly dissolved, and a silicon epitaxial layer 20 formed on the modified layer 18C. Has. The peak oxygen concentration of the oxygen concentration profile in the thickness direction of the modified layer 18C is 5 × 10 18 atoms / cm 3 or less, and the peak hydrogen concentration of the hydrogen concentration profile is 2 × 10 18 atoms / cm 3 or more. Is. The epitaxial defects on the surface of the epitaxial layer 20 are 1.0 × 10 −2 pieces / cm 2 or less. In the silicon epitaxial silicon wafer 100, the reformed layer 18C is the first to realize an epitaxial silicon wafer having a low epitaxial defect while realizing a low oxygen concentration and a high hydrogen concentration, which were difficult in the prior art.

また、本発明のエピタキシャルシリコンウェーハ100の、エピタキシャル層の表面におけるエピタキシャル欠陥を5.0×10-3個/cm2以下とすることができ、さらには、2.0×10-3個/cm2以下とすることもできる。Further, the epitaxial defect on the surface of the epitaxial layer of the epitaxial silicon wafer 100 of the present invention can be 5.0 × 10 -3 pieces / cm 2 or less, and further, 2.0 × 10 -3 pieces / cm. It can be 2 or less.

また、パッシベーション効果を確実なものとするため、エピタキシャルシリコンウェーハ100において、改質層18Cの厚さ方向における水素濃度プロファイルの半値幅(FWHM)が150nm以下であることが好ましい。さらに、ゲッタリング能力を高めるため、酸素析出が局在化するよう、酸素濃度プロファイルの半値幅が150nm以下であることが好ましい。 Further, in order to ensure the passivation effect, it is preferable that the half width (FWHM) of the hydrogen concentration profile in the thickness direction of the modified layer 18C is 150 nm or less in the epitaxial silicon wafer 100. Further, in order to enhance the gettering ability, it is preferable that the half width of the oxygen concentration profile is 150 nm or less so that oxygen precipitation is localized.

また、ゲッタリング能力を高めるため、エピタキシャルシリコンウェーハ100において、改質層18Cにおける炭素の深さ方向の炭素濃度プロファイルの炭素ピーク濃度が、1.0×1015atoms/cm3以上1.0×1020atoms/cm3以下であることが好ましく、その深さ方向の炭素濃度プロファイルのピークの半値幅が100nm以下であることも好ましい。Further, in order to enhance the gettering ability, in the epitaxial silicon wafer 100, the carbon peak concentration of the carbon concentration profile in the carbon depth direction in the modified layer 18C is 1.0 × 10 15 atoms / cm 3 or more and 1.0 ×. It is preferably 10 20 atoms / cm 3 or less, and it is also preferable that the half-value width of the peak of the carbon concentration profile in the depth direction is 100 nm or less.

さらに、シリコンウェーハ10の表面10A(すなわち、ベース基板となるシリコンウェーハ10と、シリコンエピタキシャル層20との界面)から、深さ方向の深さ150nmまでの範囲内に、炭素、水素および酸素濃度プロファイルのピークがそれぞれ存在することが好ましい。なお、クラスターイオン16を照射したシリコンウェーハ10の最表面(シリコンウェーハ10の表面10Aからの深さ0nm)には各元素の濃度プロファイルのピーク位置を存在させることが物理的にできないため、少なくとも5nm以上の深さ位置に存在させることになる。 Further, a carbon, hydrogen and oxygen concentration profile within a range from the surface 10A of the silicon wafer 10 (that is, the interface between the silicon wafer 10 serving as a base substrate and the silicon epitaxial layer 20) to a depth of 150 nm in the depth direction. It is preferable that each of the peaks is present. Since it is physically impossible to have the peak position of the concentration profile of each element on the outermost surface of the silicon wafer 10 irradiated with the cluster ion 16 (depth 0 nm from the surface 10A of the silicon wafer 10), it is at least 5 nm. It will exist at the above depth position.

なお、改質層18Cの厚みは、上記濃度プロファイルのうち、クラスターイオン16の構成元素に含まれる炭素濃度プロファイルがバックグラウンド濃度を超えて局所的に検出される領域として定義され、例えば30〜400nmの範囲内とすることができる。 The thickness of the modified layer 18C is defined as a region in the above concentration profile in which the carbon concentration profile contained in the constituent elements of the cluster ion 16 is locally detected in excess of the background concentration, for example, 30 to 400 nm. Can be within the range of.

また、シリコンウェーハ10の酸素濃度が1.0×1017atoms/cm3以上12×1017atoms/cm3以下であることが好ましく、さらに、酸素濃度を1.0×1017atoms/cm3以上とすることが好ましい。なお、ここで言う酸素濃度は改質層以外でのシリコンウェーハの酸素濃度を指す。It is preferable that the oxygen concentration of the silicon wafer 10 is 1.0 × 10 17 atoms / cm 3 or more 12 × 10 17 atoms / cm 3 or less, further, 1.0 oxygen concentration × 10 17 atoms / cm 3 The above is preferable. The oxygen concentration referred to here refers to the oxygen concentration of the silicon wafer other than the modified layer.

以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。 Although the typical embodiments of the present invention have been described above, the present invention is not limited to these embodiments.

[実験例1]
(従来例1)
CZ単結晶シリコンインゴットから得た、酸素濃度(ASTM F121-1979)が10×1017atoms/cm3であるシリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント種類:ボロン、抵抗率:20Ω・cm)を用意した。
[Experimental Example 1]
(Conventional example 1)
Obtained from CZ single crystal silicon ingot, a silicon wafer (diameter of oxygen concentration (ASTM F 121-1979) is 10 × 10 17 atoms / cm 3 : 300mm, thickness: 725 .mu.m, the dopant type: boron, resistivity: 20 [Omega · cm) was prepared.

次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンから生成したC35のクラスターイオンを、炭素ドーズ量:2.0×1015atoms/cm2、水素ドーズ量:3.3×1015atoms/cm2、加速電圧:80keV/Cluster、Tilt:0°、Twist:0°の条件で、シリコンウェーハ表面に照射し、シリコンウェーハの表層部に改質層を形成した。なお、加速電圧80keV/Clusterであるため、水素1原子あたりの加速電圧1.95keV/atomであり、炭素1原子あたりの加速電圧23.4keV/atomとなる。そのため、水素の飛程距離は40nm、炭素の飛程距離は80nmである。Next, using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS) , cluster ions of C 3 H 5 generated from cyclohexane were subjected to carbon dose amount: 2.0 × 10 15 atoms / cm 2. , Hydrogen dose amount: 3.3 × 10 15 ions / cm 2 , Acceleration voltage: 80keV / Cluster, Tilt: 0 °, Twist: 0 °, irradiate the surface of the silicon wafer and modify it to the surface layer of the silicon wafer. A layer was formed. Since the acceleration voltage is 80 keV / Cruster, the acceleration voltage is 1.95 keV / atom per hydrogen atom, and the acceleration voltage is 23.4 keV / atom per carbon atom. Therefore, the range of hydrogen is 40 nm, and the range of carbon is 80 nm.

次に、上記シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した。その後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハ上に厚さ5.0μmのシリコンエピタキシャル層(以下、エピタキシャル層と略記する)を成長させた。 Next, the silicon wafer was transferred into a single-wafer epitaxial growth apparatus (manufactured by Applied Materials), and hydrogen-baked at a temperature of 1120 ° C. for 30 seconds in the apparatus. Then, a silicon epitaxial layer having a thickness of 5.0 μm (hereinafter abbreviated as the epitaxial layer) was grown on a silicon wafer by a CVD method at 1150 ° C. using hydrogen as a carrier gas and trichlorosilane as a source gas.

(発明例1)
クラスターイオン照射後、シリコンエピタキシャル層形成前に、SCREENセミコンダクターソリューションズ社製のフラッシュランプアニール装置(LA-3000-F)を用いて、シリ
コンウェーハを極短時間の回復熱処理を行った以外は、従来例1と同様にして発明例1に係るエピタキシャルシリコンウェーハを得た。なお、フラッシュランプアニール処理を行う際の熱処理条件を以下のとおりとした。
アシストヒート温度:400℃
処理時間:1.4ミリ秒
処理温度:1000℃
雰囲気ガス:窒素(N2
(Invention Example 1)
Conventional examples except that the silicon wafer was subjected to a recovery heat treatment for a very short time using a flash lamp annealing device (LA-3000-F) manufactured by SCREEN Semiconductor Solutions after irradiation with cluster ions and before formation of the silicon epitaxial layer. An epitaxial silicon wafer according to Invention Example 1 was obtained in the same manner as in 1. The heat treatment conditions for performing the flash lamp annealing treatment were as follows.
Assist heat temperature: 400 ° C
Processing time: 1.4 ms Processing temperature: 1000 ° C
Atmospheric gas: Nitrogen (N 2 )

(発明例2〜4)
熱処理条件を、下記表1に示すとおりとした以外は、発明例1と同様にして、発明例1に係るエピタキシャルシリコンウェーハをそれぞれ得た。
(Invention Examples 2 to 4)
Except for the heat treatment conditions as shown in Table 1 below, epitaxial silicon wafers according to Invention Example 1 were obtained in the same manner as in Invention Example 1.

(比較例1)
実施例1におけるフラッシュランプアニール処理に替えて、RTA装置(マトソンサーマルプロダクト社製)を使用して、1000℃,1.0秒の条件で短時間の回復熱処理を施し、比較例1に係るエピタキシャルシリコンウェーハをそれぞれ得た。
(Comparative Example 1)
Instead of the flash lamp annealing treatment in Example 1, a short-time recovery heat treatment was performed at 1000 ° C. for 1.0 second using an RTA apparatus (manufactured by Matson Thermal Products Co., Ltd.), and the epitaxial according to Comparative Example 1. Silicon wafers were obtained respectively.

Figure 0006988990
Figure 0006988990

(評価方法)
各発明例および比較例において、以下の評価を行った。
(Evaluation method)
The following evaluations were made in each of the invention examples and comparative examples.

<評価1:エピタキシャル欠陥の評価>
発明例1〜4、従来例1および比較例1で作製した各サンプルのエピタキシャルウェーハの表面を、KLA−Tenchor社製:Surfscan SP−1を用いて観察評
価し、LPDの発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ
比に基づいて行った。続いて、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(SF:Stacking Fault)であるか否かを確認した。SFと確認されたLPDをエピタキシャル欠陥として評価し、当該LPDの個数をエピタキシャル欠陥数とした。評価結果を表1に示す。
<Evaluation 1: Evaluation of epitaxial defects>
The surfaces of the epitaxial wafers of the samples prepared in Invention Examples 1 to 4, Conventional Example 1 and Comparative Example 1 were observed and evaluated using KLA-Tenchor Co., Ltd .: Surfscan SP-1, and the state of occurrence of LPD was investigated. At that time, the observation mode was the Oblique mode (diagonal incident mode), and the surface pits were estimated based on the detection size ratio of the Wide Now channel. Subsequently, the site where LPD was generated was observed and evaluated using a scanning electron microscope (SEM) to confirm whether or not the LPD was a stacking fault (SF). The LPD confirmed as SF was evaluated as an epitaxial defect, and the number of the LPD was defined as the number of epitaxial defects. The evaluation results are shown in Table 1.

<評価2:水素および酸素の濃度分布(SIMS測定)>
発明例1〜4について、フラッシュランプアニール処理後の厚さ方向における水素および酸素の濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry
)により測定した。代表例として、発明例1の測定結果を図2に示す。また、従来例1については、クラスターイオン照射後の濃度分布を図3に示す。さらに、比較例1については、短時間熱処理後の濃度分布を図4に示す。さらに、エピタキシャル層形成後、発明例1〜4、および比較例1の水素および酸素の濃度を二次イオン質量分析法により測定した。代表例として、発明例1および比較例1の測定結果を図5,6にそれぞれ示す。
<Evaluation 2: Hydrogen and oxygen concentration distribution (SIMS measurement)>
Regarding Examples 1 to 4, the concentration of hydrogen and oxygen in the thickness direction after the flash lamp annealing treatment is measured by secondary ion mass spectrometry (SIMS).
). As a representative example, the measurement result of Invention Example 1 is shown in FIG. Further, for Conventional Example 1, the concentration distribution after irradiation with cluster ions is shown in FIG. Further, for Comparative Example 1, the concentration distribution after the short-time heat treatment is shown in FIG. Further, after forming the epitaxial layer, the concentrations of hydrogen and oxygen in Invention Examples 1 to 4 and Comparative Example 1 were measured by secondary ion mass spectrometry. As a representative example, the measurement results of Invention Example 1 and Comparative Example 1 are shown in FIGS. 5 and 6, respectively.

さらに、クラスターイオン注入領域における水素および酸素のピーク濃度について、比較例1を基準(相対値1.0)として、その評価結果を表1に示す。エピタキシャル成長に伴い、比較例1に係るエピタキシャルシリコンウェーハの改質層におけるピーク酸素濃度およびピーク水素濃度は発明例1と同程度となり得るものの、比較例1ではエピタキシャル欠陥が多く、一方、発明例1ではエピタキシャル欠陥が抑制された。また、表1に示したように、従来例1では、エピタキシャル欠陥が多発したため、エピタキシャル層形成後の濃度評価は行っていない。 Further, Table 1 shows the evaluation results of the peak concentrations of hydrogen and oxygen in the cluster ion implantation region, using Comparative Example 1 as a reference (relative value 1.0). With the epitaxial growth, the peak oxygen concentration and the peak hydrogen concentration in the modified layer of the epitaxial silicon wafer according to Comparative Example 1 can be similar to those of Invention Example 1, but Comparative Example 1 has many epitaxial defects, while Invention Example 1 has many epitaxial defects. Epitaxial defects were suppressed. Further, as shown in Table 1, in Conventional Example 1, since epitaxial defects frequently occurred, the concentration was not evaluated after the epitaxial layer was formed.

<評価3:TEM断面写真による観察>
発明例1、従来例1および比較例1について、エピタキシャル層形成直前の改質層周辺の断面をTEM(Transmission Electron Microscope:透過型電子顕微鏡)にて観察した。発明例1のTEM断面図を図2に、従来例1のTEM断面図を図3に、比較例1のTEM断面図を図4にそれぞれ示し、SIMSによる濃度分布と対比させて図示した。なお、TEM断面写真において、黒色のコントラストの見られる位置が、ダメージの特に大きな領域であり、白く見える部分はアモルファス化した領域である。なお、図3からクラスターイオン照射によるアモルファス領域(SIMSにおける水素高濃度注入領域とTEM断面図による白色部分)の形成が確認される。図2では、クラスターイオン照射領域の一部が結晶回復し、図4ではクラスターイオン照射領域のほぼ全てが結晶性回復していると読み取ることができる。
<Evaluation 3: Observation by TEM cross-sectional photograph>
With respect to Invention Example 1, Conventional Example 1 and Comparative Example 1, the cross section around the modified layer immediately before the formation of the epitaxial layer was observed with a TEM (Transmission Electron Microscope). The TEM cross-sectional view of Invention Example 1 is shown in FIG. 2, the TEM cross-sectional view of Conventional Example 1 is shown in FIG. 3, and the TEM cross-sectional view of Comparative Example 1 is shown in FIG. 4 in comparison with the concentration distribution by SIMS. In the TEM cross-sectional photograph, the position where the black contrast is seen is the region where the damage is particularly large, and the portion where the black color appears is the amorphous region. From FIG. 3, the formation of an amorphous region (a high hydrogen concentration injection region in SIMS and a white portion in the TEM cross-sectional view) by irradiation with cluster ions is confirmed. In FIG. 2, it can be read that a part of the cluster ion irradiation region is recovered by crystal, and in FIG. 4, almost all of the cluster ion irradiation region is recovered by crystallinity.

また、発明例1および従来例1について、エピタキシャル層形成後のTEM断面図を図7,8にそれぞれ示す。図8に示すように、従来例1では、エピタキシャル層と、シリコンウェーハとの界面の直下約50nmの深さ位置に、長径約40nm、短径約20nmの黒点状の欠陥が2個形成されたことが確認できる。この黒点状の欠陥生成が、従来例1においてエピタキシャル欠陥の生成が多発した要因と推定される。これに対して、図7に示すように、発明例1では図8で観察された黒点状の欠陥は生成されていない。 Further, with respect to Invention Example 1 and Conventional Example 1, TEM cross-sectional views after forming the epitaxial layer are shown in FIGS. 7 and 8, respectively. As shown in FIG. 8, in Conventional Example 1, two black spot-shaped defects having a major axis of about 40 nm and a minor axis of about 20 nm were formed at a depth of about 50 nm directly below the interface between the epitaxial layer and the silicon wafer. Can be confirmed. It is presumed that the generation of black spot-shaped defects is the cause of the frequent generation of epitaxial defects in Conventional Example 1. On the other hand, as shown in FIG. 7, in Invention Example 1, the black spot-like defect observed in FIG. 8 is not generated.

<評価4:ゲッタリング能力の評価>
発明例1〜4および比較例1で作製した各サンプルのエピタキシャルシリコンウェーハの表面を、スピンコート汚染法により、Fe汚染液(1×1013atoms/cm2)で故意に汚染し、引き続き1050℃、2時間の熱処理を施した。その後、Feの濃度をSIMSにより測定し、Feのピーク濃度を測定した。Feのピーク濃度が高いほど、多くのFeを捕獲できているため、ゲッタリング能力が高いと評価できる。比較例1におけるFeのピーク濃度を基準(相対値1.0)として、評価結果を表1に示す。なお、表1に示したように、従来例1では、エピタキシャル欠陥が多発したため、ゲッタリング能力の評価は行っていない。
<Evaluation 4: Evaluation of gettering ability>
The surface of the epitaxial silicon wafer of each sample produced in Invention Examples 1 to 4 and Comparative Example 1 was intentionally contaminated with Fe contaminated liquid (1 × 10 13 atoms / cm 2 ) by a spin coating contamination method, and continued at 1050 ° C. Heat treatment was performed for 2 hours. Then, the concentration of Fe was measured by SIMS, and the peak concentration of Fe was measured. It can be evaluated that the higher the peak concentration of Fe, the higher the gettering ability because more Fe can be captured. Table 1 shows the evaluation results using the peak concentration of Fe in Comparative Example 1 as a reference (relative value 1.0). As shown in Table 1, in the conventional example 1, the gettering ability was not evaluated because the epitaxial defects frequently occurred.

(評価結果の考察)
表1および図2〜4より、クラスターイオン注入領域における酸素のピーク濃度が低いほど、ゲッタリング能力が高いことが確認できる。これは、クラスターイオンの照射により改質層にゲッタリングサイトが形成され、その後の熱処理によりウェーハ中の酸素がこのゲッタリングサイトに捕獲されてしまうと(すなわち、SIMSによる濃度検出において酸素ピーク濃度が高いと)、ゲッタリングサイトの大部分が酸素原子によって占有されてしまうからだと推察される。酸素原子がゲッタリングサイトの大部分を占有すると、ゲッタリングサイトは金属を捕獲しきれず、ゲッタリング能力が低下すると考えられる。また、酸素の捕獲が少ない熱処理であれば、水素の拡散も抑制できていることが確認される。そして、フラッシュランプアニール処理によるミリ秒単位の極短時間の熱処理は、RTAなどによる秒単位の短時間熱処理に比べて、酸素および水素の拡散が少なく、さらに、結晶回復効果も高く、エピタキシャル欠陥の発生を抑制できている。
(Discussion of evaluation results)
From Table 1 and FIGS. 2 to 4, it can be confirmed that the lower the peak oxygen concentration in the cluster ion implantation region, the higher the gettering ability. This is because a gettering site is formed in the modified layer by irradiation with cluster ions, and oxygen in the wafer is captured by this gettering site by the subsequent heat treatment (that is, the oxygen peak concentration is increased in the concentration detection by SIMS). If it is high), it is presumed that most of the gettering sites are occupied by oxygen atoms. If the oxygen atom occupies most of the gettering site, the gettering site will not be able to capture the metal and the gettering ability will be reduced. In addition, it is confirmed that the diffusion of hydrogen can be suppressed if the heat treatment has less oxygen capture. The ultra-short time heat treatment in milliseconds by the flash lamp annealing treatment has less diffusion of oxygen and hydrogen than the short-time heat treatment in seconds by RTA or the like, has a high crystal recovery effect, and has an epitaxial defect. The occurrence can be suppressed.

さらに、表1に示される発明例1〜4の結果を考慮すると、発明例1では水素を最も高濃度に保持できており、かつ、ゲッタリング能力も高いことから、フラッシュランプアニール処理としては、比較的低温かつ極短時間が好ましいことが確認できる。一方、エピタキシャル欠陥を最小化するためには、発明例2,3のように、比較的低温長時間または比較的高温短時間のフラッシュランプアニール処理を行うことが好ましいことも確認できた。 Further, considering the results of Invention Examples 1 to 4 shown in Table 1, since hydrogen can be maintained at the highest concentration and the gettering ability is high in Invention Example 1, the flash lamp annealing treatment can be performed. It can be confirmed that a relatively low temperature and an extremely short time are preferable. On the other hand, in order to minimize epitaxial defects, it was also confirmed that it is preferable to perform flash lamp annealing treatment at a relatively low temperature for a long time or at a relatively high temperature for a short time as in Invention Examples 2 and 3.

[実験例2]
(発明例5)
CZ単結晶シリコンインゴットから得た、酸素濃度(ASTM F121-1979)が10×1017atoms/cm3であるシリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント種類:ボロン、抵抗率:20Ω・cm)を用意した。
[Experimental Example 2]
(Invention Example 5)
Obtained from CZ single crystal silicon ingot, a silicon wafer (diameter of oxygen concentration (ASTM F 121-1979) is 10 × 10 17 atoms / cm 3 : 300mm, thickness: 725 .mu.m, the dopant type: boron, resistivity: 20 [Omega · cm) was prepared.

次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンから生成したC35のクラスターイオンを、炭素ドーズ量:3.0×1015atoms/cm2、水素ドーズ量:5.0×1015atoms/cm2、加速電圧:80keV/Cluster、Tilt:0°、Twist:0°の条件で、シリコンウェーハ表面に照射し、シリコンウェーハの表層部に改質層を形成した。なお、加速電圧80keV/Clusterであるため、水素1原子あたりの加速電圧1.95keV/atomであり、炭素1原子あたりの加速電圧23.4keV/atomとなる。そのため、水素の飛程距離は40nm、炭素の飛程距離は80nmである。Next, using a cluster ion generator (manufactured by Nissin Ion Equipment Co., Ltd., model number: CLARIS) , cluster ions of C 3 H 5 generated from cyclohexane were subjected to carbon dose amount: 3.0 × 10 15 atoms / cm 2. , Hydrogen dose amount: 5.0 × 10 15 ions / cm 2 , Acceleration voltage: 80 keV / Cluster, Tilt: 0 °, Twist: 0 °, irradiate the surface of the silicon wafer and modify it to the surface layer of the silicon wafer. A layer was formed. Since the acceleration voltage is 80 keV / Cruster, the acceleration voltage is 1.95 keV / atom per hydrogen atom, and the acceleration voltage is 23.4 keV / atom per carbon atom. Therefore, the range of hydrogen is 40 nm, and the range of carbon is 80 nm.

クラスターイオン照射後、シリコンエピタキシャル層形成前に、SCREENセミコンダクターソリューションズ社製のフラッシュランプアニール装置(LA-3000-F)を用いて、シリコンウェーハを極短時間の回復熱処理を行った。なお、フラッシュランプアニール処理を行う際の熱処理条件を以下のとおりとした。
アシストヒート温度:400℃
処理時間:1.4ミリ秒
処理温度:1000℃
雰囲気ガス:窒素(N2
After irradiation with cluster ions and before forming the silicon epitaxial layer, the silicon wafer was subjected to a recovery heat treatment for a very short time using a flash lamp annealing device (LA-3000-F) manufactured by SCREEN Semiconductor Solutions. The heat treatment conditions for performing the flash lamp annealing treatment were as follows.
Assist heat temperature: 400 ° C
Processing time: 1.4 ms Processing temperature: 1000 ° C
Atmospheric gas: Nitrogen (N 2 )

その後、実験例1と同条件にてエピタキシャル層を形成し、発明例5に係るエピタキシャルシリコンウェーハを作製した。 Then, an epitaxial layer was formed under the same conditions as in Experimental Example 1, and an epitaxial silicon wafer according to Invention Example 5 was produced.

(発明例6)
発明例5における雰囲気ガスが窒素であったところ、これをアンモニア(NH3)に換えた以外は、発明例5と同条件として発明例6に係るエピタキシャルシリコンウェーハを作製した。
(Invention Example 6)
When the atmospheric gas in Invention Example 5 was nitrogen, an epitaxial silicon wafer according to Invention Example 6 was produced under the same conditions as Invention Example 5 except that it was replaced with ammonia (NH 3).

発明例5、6について、上記評価2と同様に、フラッシュランプアニール処理後の厚さ方向における水素濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。測定結果を図9に示す。 With respect to Invention Examples 5 and 6, the hydrogen concentration in the thickness direction after the flash lamp annealing treatment was measured by secondary ion mass spectrometry (SIMS) in the same manner as in Evaluation 2 above. The measurement results are shown in FIG.

図9より、フラッシュランプアニール時の雰囲気ガスがアンモニアガスである場合の方が、窒素ガスである場合よりも水素を高濃度に捕獲できることが確認された。 From FIG. 9, it was confirmed that when the atmosphere gas at the time of flash lamp annealing was ammonia gas, hydrogen could be captured at a higher concentration than when it was nitrogen gas.

本発明によれば、より高いゲッタリング能力を発揮しつつ、高濃度水素注入領域における水素を高濃度に保持できる一方で、エピタキシャル欠陥の発生を抑制することのできるエピタキシャルシリコンウェーハおよびその製造方法を提供することができる。 According to the present invention, an epitaxial silicon wafer and a method for manufacturing the same, which can suppress the occurrence of epitaxial defects while maintaining a high concentration of hydrogen in a high-concentration hydrogen injection region while exhibiting higher gettering ability. Can be provided.

10 シリコンウェーハ
10A シリコンウェーハの表面
16 クラスターイオン
18A 改質層(クラスターイオン照射後)
18B 改質層(FLA処理後)
18C 改質層(エピタキシャル成長後)
20 シリコンエピタキシャル層
100 エピタキシャルシリコンウェーハ
FLA フラッシュランプアニール処理
10 Silicon wafer 10A Surface of silicon wafer 16 Cluster ion 18A Modified layer (after irradiation with cluster ion)
18B modified layer (after FLA treatment)
18C modified layer (after epitaxial growth)
20 Silicon epitaxial layer 100 epitaxial silicon wafer FLA flash lamp annealing treatment

Claims (8)

シリコンウェーハの表面に、構成元素として炭素および水素を含むクラスターイオンを照射して、該シリコンウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
該第1工程の後、前記シリコンウェーハに対してフラッシュランプアニール処理を行う第2工程と、
該第2工程の後、前記シリコンウェーハの改質層上に、シリコンエピタキシャル層を形成する第3工程と、を有し、
前記第1工程において、前記クラスターイオン照射による水素ドーズ量を2.8×1015atoms/cm以上とし、
前記第2工程における前記フラッシュランプアニール処理を、アンモニアガス雰囲気下で、処理時間0.1ミリ秒以上20ミリ秒以下、かつ、処理温度800℃以上1200℃以下とすることを特徴とする、エピタキシャルシリコンウェーハの製造方法。
The first step of irradiating the surface of a silicon wafer with cluster ions containing carbon and hydrogen as constituent elements to form a modified layer in which the constituent elements of the cluster ions are solid-solved on the surface layer portion of the silicon wafer.
After the first step, a second step of performing a flash lamp annealing process on the silicon wafer and a second step.
After the second step, a third step of forming a silicon epitaxial layer on the modified layer of the silicon wafer is provided.
In the first step, the amount of hydrogen dose due to the cluster ion irradiation was set to 2.8 × 10 15 atoms / cm 2 or more.
The flash lamp annealing treatment in the second step is characterized in that the treatment time is 0.1 ms or more and 20 ms or less and the treatment temperature is 800 ° C. or higher and 1200 ° C. or lower in an ammonia gas atmosphere. Manufacturing method of silicon wafer.
前記クラスターイオン照射による炭素ドーズ量を1.7×1015atoms/cm以上とする、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。 The method for manufacturing an epitaxial silicon wafer according to claim 1, wherein the carbon dose amount by the cluster ion irradiation is 1.7 × 10 15 atoms / cm 2 or more. 前記第2工程における前記フラッシュランプアニール処理の前記処理温度を、1000℃以上1150℃以下とする、請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。 The method for manufacturing an epitaxial silicon wafer according to claim 1 or 2, wherein the processing temperature of the flash lamp annealing treatment in the second step is 1000 ° C. or higher and 1150 ° C. or lower. 前記第2工程における前記フラッシュランプアニール処理の前記処理時間を、0.1ミリ秒以上5ミリ秒以下とする、請求項1〜3のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。 The method for manufacturing an epitaxial silicon wafer according to any one of claims 1 to 3, wherein the processing time of the flash lamp annealing treatment in the second step is 0.1 ms or more and 5 ms or less. 前記シリコンウェーハの酸素濃度が12×1017atoms/cm以下である、請求項1〜4のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。 The method for manufacturing an epitaxial silicon wafer according to any one of claims 1 to 4, wherein the oxygen concentration of the silicon wafer is 12 × 10 17 atoms / cm 3 or less. シリコンウェーハと、
前記シリコンウェーハの表層部に形成された、炭素および水素が固溶した改質層と、
前記改質層上に形成されたシリコンエピタキシャル層と、
を有し、
前記改質層の厚さ方向における酸素濃度プロファイルのピーク酸素濃度が5×1018atoms/cm以下(ただし、5×10 18 atoms/cm を除く)であり、かつ、水素濃度プロファイルのピーク水素濃度が2×1018atoms/cm以上であり、
前記エピタキシャル層の表面におけるエピタキシャル欠陥が1.0×10−2個/cm以下であることを特徴とするエピタキシャルシリコンウェーハ。
With silicon wafers
A modified layer in which carbon and hydrogen are solid-solved formed on the surface layer of the silicon wafer, and
The silicon epitaxial layer formed on the modified layer and
Have,
The peak oxygen concentration of the oxygen concentration profile in the thickness direction of the modified layer is 5 × 10 18 atoms / cm 3 or less (however, excluding 5 × 10 18 atoms / cm 3 ), and the peak of the hydrogen concentration profile. The hydrogen concentration is 2 × 10 18 atoms / cm 3 or more,
An epitaxial silicon wafer having an epitaxial defect on the surface of the epitaxial layer of 1.0 × 10-2 pieces / cm 2 or less.
前記改質層の前記厚さ方向における前記水素濃度プロファイルの半値幅が150nm以下かつ、前記酸素濃度プロファイルの半値幅が150nm以下である、請求項6に記載のエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 6, wherein the modified layer has a half width of the hydrogen concentration profile of 150 nm or less in the thickness direction and a half width of the oxygen concentration profile of 150 nm or less. 前記シリコンウェーハの酸素濃度が12×1017atoms/cm以下である、請求項6または7に記載のエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 6 or 7, wherein the silicon wafer has an oxygen concentration of 12 × 10 17 atoms / cm 3 or less.
JP2020503501A 2018-03-01 2019-02-25 Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer Active JP6988990B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018036904 2018-03-01
JP2018036904 2018-03-01
PCT/JP2019/007134 WO2019167901A1 (en) 2018-03-01 2019-02-25 Method for manufacturing epitaxial silicon wafer, and epitaxial silicon wafer

Publications (2)

Publication Number Publication Date
JPWO2019167901A1 JPWO2019167901A1 (en) 2020-12-03
JP6988990B2 true JP6988990B2 (en) 2022-01-05

Family

ID=67805007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020503501A Active JP6988990B2 (en) 2018-03-01 2019-02-25 Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer

Country Status (2)

Country Link
JP (1) JP6988990B2 (en)
WO (1) WO2019167901A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5799935B2 (en) * 2012-11-13 2015-10-28 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6280301B2 (en) * 2012-11-13 2018-02-14 株式会社Sumco Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6539959B2 (en) * 2014-08-28 2019-07-10 株式会社Sumco Epitaxial silicon wafer, method of manufacturing the same, and method of manufacturing solid-state imaging device
JP6308159B2 (en) * 2015-03-30 2018-04-11 信越半導体株式会社 Epitaxial wafer manufacturing method
JP6459948B2 (en) * 2015-12-15 2019-01-30 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
JP6504082B2 (en) * 2016-02-29 2019-04-24 株式会社Sumco Semiconductor epitaxial wafer, method of manufacturing the same, and method of manufacturing solid-state imaging device

Also Published As

Publication number Publication date
WO2019167901A1 (en) 2019-09-06
JPWO2019167901A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
JP5673811B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799936B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799935B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6504082B2 (en) Semiconductor epitaxial wafer, method of manufacturing the same, and method of manufacturing solid-state imaging device
JP6107068B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6535432B2 (en) Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging device
CN111108583B (en) Semiconductor epitaxial wafer, method for producing same, and method for producing solid-state imaging element
JP6280301B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP6988990B2 (en) Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer
JP6289805B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6988843B2 (en) Semiconductor epitaxial wafer and its manufacturing method
JP2017175145A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP6278592B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6930459B2 (en) Manufacturing method of semiconductor epitaxial wafer
JP6791293B2 (en) Manufacturing method of epitaxial silicon wafer
JP6361779B2 (en) Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method
JP2017183736A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2015220242A (en) Semiconductor epitaxial wafer manufacturing method and solid state image pickup element manufacturing method
JP2017175143A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method
JP2015176913A (en) Method of manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of manufacturing solid-state imaging element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150