JP6954173B2

JP6954173B2 - Current boost type regulator circuit

Info

Publication number: JP6954173B2
Application number: JP2018026946A
Authority: JP
Inventors: 下平　俊也; 俊也下平
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-02-19
Filing date: 2018-02-19
Publication date: 2021-10-27
Anticipated expiration: 2038-02-19
Also published as: JP2019144735A

Description

本開示は、電流ブースト型のレギュレータ回路に関する。 The present disclosure relates to a current boost type regulator circuit.

負荷に安定した電力を供給するレギュレータ回路には、レギュレータＩＣを用いることが多い。一般に、レギュレータＩＣは、負荷電流が供給リミットを超えたときに、出力を停止させる保護回路を有する。そのため、レギュレータ回路に用いるレギュレータＩＣは、負荷電流が最大となるピーク電流に対してそれを上回る供給能力を有する必要がある。しかしながら、大きなピーク電流に対応しようとすると、レギュレータＩＣのサイズやコストの増大を招くことになる。 A regulator IC is often used for the regulator circuit that supplies stable power to the load. Generally, the regulator IC has a protection circuit that stops the output when the load current exceeds the supply limit. Therefore, the regulator IC used in the regulator circuit needs to have a supply capacity that exceeds the peak current at which the load current is maximized. However, trying to cope with a large peak current leads to an increase in the size and cost of the regulator IC.

そこで、電流ブースト用のトランジスタをレギュレータＩＣに外付けして用いるレギュレータ回路がある。このようなレギュレータ回路は、レギュレータＩＣのサイズやコストの増大を抑制しつつ、大電流を安定して供給することができる。しかしながら、外付けトランジスタを流れる電流はレギュレータＩＣの保護回路をバイパスしてしまう。そのため、このようなレギュレータ回路は、レギュレータＩＣの保護機能が作動していない時でも、過大な電流を供給先の回路へ出力する可能性がある。すなわち、このようなレギュレータ回路は、レギュレータＩＣの保護機能を、負荷の保護に有効に利用することができない。そのため、特許文献１に記載のレギュレータ回路のように、レギュレータＩＣの外部に保護回路を形成する必要性が生じる。 Therefore, there is a regulator circuit in which a transistor for current boost is externally used in the regulator IC. Such a regulator circuit can stably supply a large current while suppressing an increase in the size and cost of the regulator IC. However, the current flowing through the external transistor bypasses the protection circuit of the regulator IC. Therefore, such a regulator circuit may output an excessive current to the supply destination circuit even when the protection function of the regulator IC is not operating. That is, in such a regulator circuit, the protection function of the regulator IC cannot be effectively used for load protection. Therefore, it becomes necessary to form a protection circuit outside the regulator IC as in the regulator circuit described in Patent Document 1.

特開平９−３４５６９号公報Japanese Unexamined Patent Publication No. 9-34569

しかしながら、レギュレータＩＣの外部に保護回路を形成すると、保護回路の形成に伴う部品点数やコストの増大を招くことになるため、レギュレータＩＣの外部に保護回路を形成することを回避したいという要望がある。 However, if a protection circuit is formed outside the regulator IC, the number of parts and the cost will increase due to the formation of the protection circuit. Therefore, there is a desire to avoid forming the protection circuit outside the regulator IC. ..

本開示は、上記実情に鑑みてなされたものであり、レギュレータＩＣが有する保護機能を有効に利用しつつ、大電流を供給することが可能なレギュレータ回路を提供する。 The present disclosure has been made in view of the above circumstances, and provides a regulator circuit capable of supplying a large current while effectively utilizing the protection function of the regulator IC.

本開示の一態様は、レギュレータＩＣ（１５）を備える電流ブースト型レギュレータ回路（１０）であって、入力端子（Ｔ１１）と、出力端子（Ｔ２１）と、第１経路（Ｐｈ１）と、第２経路（Ｐｈ２）と、を備える。入力端子は、電源（３０）に接続される。出力端子は、負荷（２０）に接続される。第１経路は、レギュレータＩＣの電流供給能力を高める電流ブースト用の第１スイッチ（ＴＲ１）を有し、入力端子と出力端子とを接続する。第２経路は、入力端子に接続されたレギュレータＩＣと、レギュレータＩＣと出力端子との間に直列に接続された第２スイッチ（ＴＲ２）とを有し、第１経路をバイパスする。負荷が消費する電力が予め設定された閾値よりも大きい場合に、第１スイッチがオン状態且つ第２スイッチがオフ状態になる。負荷が消費する電力が閾値よりも小さい場合に、第１スイッチがオフ状態且つ第２スイッチがオン状態になる。 One aspect of the present disclosure is a current boost type regulator circuit (10) including a regulator IC (15), which includes an input terminal (T11), an output terminal (T21), a first path (Ph1), and a second. A route (Ph2) is provided. The input terminal is connected to the power supply (30). The output terminal is connected to the load (20). The first path has a first switch (TR1) for current boosting that enhances the current supply capacity of the regulator IC, and connects an input terminal and an output terminal. The second path has a regulator IC connected to the input terminal and a second switch (TR2) connected in series between the regulator IC and the output terminal, and bypasses the first path. When the power consumed by the load is larger than the preset threshold value, the first switch is turned on and the second switch is turned off. When the power consumed by the load is smaller than the threshold value, the first switch is in the off state and the second switch is in the on state.

本開示によれば、電流ブースト型レギュレータ回路は、電流ブースト用の第１スイッチを有する第１経路と、レギュレータＩＣ及び第２スイッチを有し、第１経路をバイパスする第２経路と、を備える。そして、負荷の消費電力が比較的大きい場合には、第１スイッチがオン状態且つ第２スイッチがオフ状態にされるため、第１経路を介して比較的大きな出力電流を流すことができる。一方、負荷の消費電力が比較的小さい場合は、第１スイッチがオフ状態且つ第２スイッチがオン状態にされるため、比較的小さい出力電流を、レギュレータＩＣを介して流すことができる。そのため、負荷の消費電力が比較的小さい場合には、レギュレータＩＣの保護機能を有効に利用することができる。したがって、本開示の電流ブースト型レギュレータ回路は、レギュレータＩＣの保護機能を有効に利用しつつ、負荷に大電流を供給することができる。 According to the present disclosure, the current boost type regulator circuit includes a first path having a first switch for current boost, and a second path having a regulator IC and a second switch and bypassing the first path. .. When the power consumption of the load is relatively large, the first switch is turned on and the second switch is turned off, so that a relatively large output current can flow through the first path. On the other hand, when the power consumption of the load is relatively small, the first switch is turned off and the second switch is turned on, so that a relatively small output current can flow through the regulator IC. Therefore, when the power consumption of the load is relatively small, the protection function of the regulator IC can be effectively used. Therefore, the current boost type regulator circuit of the present disclosure can supply a large current to the load while effectively utilizing the protection function of the regulator IC.

なお、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。 In addition, the reference numerals in parentheses described in this column and the scope of claims indicate the correspondence with the specific means described in the embodiment described later as one embodiment, and the technical scope of the present disclosure is defined. It is not limited.

電流ブースト型レギュレータ回路の全体構成を示す図である。It is a figure which shows the whole structure of the current boost type regulator circuit. 送受信回路から出力される送信及び待機の切替信号を示す図である。It is a figure which shows the switching signal of transmission and standby output from a transmission / reception circuit. 送信時及び待機時における第１トランジスタ及び第２トランジスタのオンオフの状態を示す図である。It is a figure which shows the on / off state of the 1st transistor and the 2nd transistor at the time of transmission and the time of standby.

以下、図面を参照しながら、本開示を実施するための形態を説明する。
＜１．構成＞
本実施形態に係るレギュレータ回路１０の構成について、図１を参照しつつ説明する。レギュレータ回路１０は、負荷に安定した電力を供給する電流ブースト型のレギュレータ回路である。本実施形態では、レギュレータ回路１０の負荷は、携帯電話などのデジタル方式の無線送受信機６０の送信パワーアンプ２０を想定している。 Hereinafter, modes for carrying out the present disclosure will be described with reference to the drawings.
<1. Configuration>
The configuration of the regulator circuit 10 according to this embodiment will be described with reference to FIG. The regulator circuit 10 is a current boost type regulator circuit that supplies stable power to the load. In the present embodiment, the load of the regulator circuit 10 is assumed to be the transmission power amplifier 20 of the digital wireless transceiver 60 such as a mobile phone.

無線送受信機６０は、送信パワーアンプ２０と、受信回路４０と、送受信回路５０と、を備える。送信パワーアンプ２０は、送信アンテナを備え、送受信回路５０の出力端子に接続されている。送受信回路５０の出力端子には、レギュレータ回路１０も接続されている。また、送受信回路５０の入力端子には、受信アンテナを備えた受信回路４０が接続されている。送受信回路５０は、受信回路４０から入力された受信信号を処理するとともに、待機から送信への切替、及び送信から待機への切替を送信パワーアンプ２０及びレギュレータ回路１０に指示する。これにより、送信パワーアンプ２０及びレギュレータ回路１０の待機状態と送信状態とが切替えられる。なお、待機時は、受信回路４０による受信時である。 The wireless transceiver 60 includes a transmission power amplifier 20, a reception circuit 40, and a transmission / reception circuit 50. The transmission power amplifier 20 includes a transmission antenna and is connected to an output terminal of the transmission / reception circuit 50. A regulator circuit 10 is also connected to the output terminal of the transmission / reception circuit 50. Further, a receiving circuit 40 provided with a receiving antenna is connected to the input terminal of the transmitting / receiving circuit 50. The transmission / reception circuit 50 processes the reception signal input from the reception circuit 40, and instructs the transmission power amplifier 20 and the regulator circuit 10 to switch from standby to transmission and from transmission to standby. As a result, the standby state and the transmission state of the transmission power amplifier 20 and the regulator circuit 10 are switched. The standby time is the time of reception by the receiving circuit 40.

レギュレータ回路１０は、入力端子Ｔ１１と、出力端子Ｔ２１と、入力側グランド端子Ｔ１２と、出力側グランド端子Ｔ２２と、第１経路Ｐｈ１と、第２経路Ｐｈ２と、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４と、を備える。 The regulator circuit 10 includes an input terminal T11, an output terminal T21, an input side ground terminal T12, an output side ground terminal T22, a first path Ph1, a second path Ph2, and resistors R1, R2, R3, R4. And.

入力端子Ｔ１１は、直流電源３０の正極端子に接続される端子である。入力側グランド端子Ｔ１２は、直流電源３０の負極端子に接続される端子である。出力端子Ｔ２１は、負荷である送信パワーアンプ２０の入力端子に接続される端子である。出力側グランド端子Ｔ２２は、送信パワーアンプ２０のグランド端子に接続される端子である。入力側グランド端子Ｔ１２と出力側グランド端子Ｔ２２とは接続されている。 The input terminal T11 is a terminal connected to the positive electrode terminal of the DC power supply 30. The input side ground terminal T12 is a terminal connected to the negative electrode terminal of the DC power supply 30. The output terminal T21 is a terminal connected to the input terminal of the transmission power amplifier 20 which is a load. The output-side ground terminal T22 is a terminal connected to the ground terminal of the transmission power amplifier 20. The input side ground terminal T12 and the output side ground terminal T22 are connected.

第１経路Ｐｈ１は、電流ブースト用の第１トランジスタＴＲ１を備え、入力端子Ｔ１１と出力端子Ｔ２１とを接続するブースト経路である。本実施形態において、第１トランジスタＴＲ１は、ｎｐｎ型バイポーラトランジスタであり、後述する第２経路Ｐｈ２に設けられたレギュレータＩＣ１５の電流供給能力を高めるために設けられている。 The first path Ph1 is a boost path that includes a first transistor TR1 for current boosting and connects the input terminal T11 and the output terminal T21. In the present embodiment, the first transistor TR1 is an npn-type bipolar transistor, and is provided to increase the current supply capacity of the regulator IC 15 provided in the second path Ph2, which will be described later.

第１トランジスタＴＲ１のコレクタ端子は、入力端子Ｔ１１に接続されており、第１トランジスタＴＲ１のエミッタ端子は、出力端子Ｔ２１に接続されている。また、第１トランジスタＴＲ１のベース端子は、抵抗器Ｒ１を介してレギュレータＩＣ１５の出力端子に接続されている。 The collector terminal of the first transistor TR1 is connected to the input terminal T11, and the emitter terminal of the first transistor TR1 is connected to the output terminal T21. Further, the base terminal of the first transistor TR1 is connected to the output terminal of the regulator IC 15 via the resistor R1.

第２経路Ｐｈ２は、直列に接続されたレギュレータＩＣ１５及び第２トランジスタＴＲ２を備え、第１経路Ｐｈ１をバイパスするように、入力端子Ｔ１１と出力端子Ｔ２１とを接続するバイパス経路である。本実施形態において、レギュレータＩＣ１５はリニアレギュレータであり、第２トランジスタＴＲ２はｐｎｐ型バイポーラトランジスタである。 The second path Ph2 is a bypass path that includes the regulator IC15 and the second transistor TR2 connected in series and connects the input terminal T11 and the output terminal T21 so as to bypass the first path Ph1. In the present embodiment, the regulator IC 15 is a linear regulator, and the second transistor TR2 is a pnp type bipolar transistor.

レギュレータＩＣ１５は、過熱保護回路及び過電流保護回路の保護回路を内蔵するＩＣである。レギュレータＩＣ１５は、過熱状態や過電流状態になると保護回路が作動して、出力を停止する。レギュレータＩＣ１５の入力端子は、入力端子Ｔ１１及び第１トランジスタＴＲ１のコレクタ端子に接続されている。レギュレータＩＣのグランド端子は、入力側グランド端子Ｔ１２及び出力側グランド端子Ｔ２２に接続されている。 The regulator IC 15 is an IC having a built-in protection circuit for an overheat protection circuit and an overcurrent protection circuit. When the regulator IC 15 becomes overheated or overcurrent, the protection circuit operates to stop the output. The input terminal of the regulator IC 15 is connected to the input terminal T11 and the collector terminal of the first transistor TR1. The ground terminal of the regulator IC is connected to the input side ground terminal T12 and the output side ground terminal T22.

第２トランジスタＴＲ２のエミッタ端子は、レギュレータＩＣ１５の出力端子に接続されている。詳しくは、第２トランジスタＴＲ２のエミッタ端子は、レギュレータＩＣ１５の出力端子と第１トランジスタＴＲ１のベース端子との接続点Ｐ１に接続されている。第２トランジスタＴＲ２のコレクタ端子は、出力端子Ｔ２１に接続されている。詳しくは、第２トランジスタＴＲ２のコレクタ端子は、出力端子Ｔ２１と第１トランジスタＴＲ１のエミッタ端子との接続点Ｐ２に接続されている。第２トランジスタＴＲ２のベース端子は、抵抗器Ｒ２を介して送受信回路５０の出力端子に接続されている。 The emitter terminal of the second transistor TR2 is connected to the output terminal of the regulator IC 15. Specifically, the emitter terminal of the second transistor TR2 is connected to the connection point P1 between the output terminal of the regulator IC 15 and the base terminal of the first transistor TR1. The collector terminal of the second transistor TR2 is connected to the output terminal T21. Specifically, the collector terminal of the second transistor TR2 is connected to the connection point P2 between the output terminal T21 and the emitter terminal of the first transistor TR1. The base terminal of the second transistor TR2 is connected to the output terminal of the transmission / reception circuit 50 via the resistor R2.

抵抗器Ｒ３と抵抗器Ｒ４は直列に接続されている。抵抗器Ｒ３は出力端子Ｔ２１に接続されている。詳しくは、抵抗器Ｒ３は、接続点Ｐ２よりも出力端子Ｔ２１側で出力端子Ｔ２１に接続されている。抵抗器Ｒ４は入力側グランド端子Ｔ１２及び出力側グランド端子Ｔ２２に接続されている。また、抵抗器Ｒ３と抵抗器Ｒ４との接続点Ｐ３は、レギュレータＩＣ１５のフィードバック端子に接続されている。これにより、レギュレータＩＣ１５のフィードバック端子には、出力電圧Ｖｏを抵抗器Ｒ１と抵抗器Ｒ２とで分圧した電圧が入力される。そして、レギュレータＩＣ１５は、フィードバック端子の入力電圧と基準電圧との差分がゼロになるように帰還ループ制御を行うことにより、レギュレータ回路１０の出力電圧Ｖｏを一定に保つ。 The resistor R3 and the resistor R4 are connected in series. The resistor R3 is connected to the output terminal T21. Specifically, the resistor R3 is connected to the output terminal T21 on the output terminal T21 side of the connection point P2. The resistor R4 is connected to the input side ground terminal T12 and the output side ground terminal T22. Further, the connection point P3 between the resistor R3 and the resistor R4 is connected to the feedback terminal of the regulator IC 15. As a result, the output voltage Vo divided by the resistor R1 and the resistor R2 is input to the feedback terminal of the regulator IC 15. Then, the regulator IC 15 keeps the output voltage Vo of the regulator circuit 10 constant by performing feedback loop control so that the difference between the input voltage of the feedback terminal and the reference voltage becomes zero.

＜２．動作＞
次に、レギュレータ回路１０の動作について、図２及び図３を参照して説明する。本実施形態に係る無線送受信機６０は、時分割送信、すなわち間欠送信を行う。そのため、送信パワーアンプ２０は、送信時には瞬間的に比較的大きな電流を消費するが、待機時すなわち受信時には、送信時と比べて非常に小さい電流しか消費しない。例えば、送信時における送信パワーアンプ２０の消費電流は、待機時における送信パワーアンプ２０の消費電流の２０倍以上となる。そのため、送信パワーアンプ２０の送信時には、送信パワーアンプ２０の消費電力は、予め設定された電力閾値よりも大きくなり、送信パワーアンプ２０の待機時には、送信パワーアンプ２０の消費電力は、電力閾値よりも小さくなる。また、送信パワーアンプ２０の待機期間に対する送信期間の比率は１％程度である。すなわち、送信パワーアンプ２０の送信期間は、待機期間と比べると一瞬である。 <2. Operation>
Next, the operation of the regulator circuit 10 will be described with reference to FIGS. 2 and 3. The wireless transceiver 60 according to the present embodiment performs time-division transmission, that is, intermittent transmission. Therefore, the transmission power amplifier 20 momentarily consumes a relatively large current during transmission, but consumes a very small current during standby, that is, during reception, as compared with that during transmission. For example, the current consumption of the transmission power amplifier 20 during transmission is 20 times or more the current consumption of the transmission power amplifier 20 during standby. Therefore, at the time of transmission of the transmission power amplifier 20, the power consumption of the transmission power amplifier 20 becomes larger than the preset power threshold, and at the time of standby of the transmission power amplifier 20, the power consumption of the transmission power amplifier 20 is higher than the power threshold. Also becomes smaller. Further, the ratio of the transmission period to the standby period of the transmission power amplifier 20 is about 1%. That is, the transmission period of the transmission power amplifier 20 is instantaneous as compared with the standby period.

送受信回路５０は、待機時には、図１の破線で示すように、第２経路Ｐｈ２を介して出力電流Ｉｏが流れるように、レギュレータ回路１０にＴｘ／Ｒｘ切替信号を送信する。また、送受信回路５０は、送信時には、図１の鎖線で示すように、第１経路Ｐｈ１を介して出力電流Ｉｏが流れるように、レギュレータ回路１０にＴｘ／Ｒｘ切替信号を送信する。 During standby, the transmission / reception circuit 50 transmits a Tx / Rx switching signal to the regulator circuit 10 so that the output current Io flows through the second path Ph2 as shown by the broken line in FIG. Further, at the time of transmission, the transmission / reception circuit 50 transmits a Tx / Rx switching signal to the regulator circuit 10 so that the output current Io flows through the first path Ph1 as shown by the chain line in FIG.

具体的には、送受信回路５０は、図２に示すように、待機時にはローレベルの信号を送信し、送信時にはハイレベルの信号を送信する。なお、図２には、Ｔｘ／Ｒｘの切替信号を模式的に示した図であり、ローレベルの信号とハイレベルの信号の比率は実際の比率と異なる。 Specifically, as shown in FIG. 2, the transmission / reception circuit 50 transmits a low-level signal during standby and a high-level signal during transmission. Note that FIG. 2 is a diagram schematically showing the Tx / Rx switching signal, and the ratio of the low level signal to the high level signal is different from the actual ratio.

送受信回路５０からローレベルの信号が出力されると、第２トランジスタＴＲ２のベース端子の電位が下がり、第２トランジスタＴＲ２のエミッタ端子からベース端子へ電流が流れ、第２トランジスタＴＲ２はオン状態となる。その結果、レギュレータＩＣ１５の出力端子から出力されるＩＣ電流は、第２トランジスタＴＲ２のエミッタ端子とコレクタ端子の端子間を流れて、出力端子Ｔ２１から出力される。このとき、レギュレータＩＣ１５の出力端子から第１トランジスタＴＲ１のベース端子へ流れるＩＣ電流は抑制されるため、第１トランジスタＴＲ１はオフ状態となる。 When a low-level signal is output from the transmission / reception circuit 50, the potential of the base terminal of the second transistor TR2 drops, a current flows from the emitter terminal of the second transistor TR2 to the base terminal, and the second transistor TR2 is turned on. .. As a result, the IC current output from the output terminal of the regulator IC 15 flows between the emitter terminal and the collector terminal of the second transistor TR2, and is output from the output terminal T21. At this time, the IC current flowing from the output terminal of the regulator IC 15 to the base terminal of the first transistor TR1 is suppressed, so that the first transistor TR1 is turned off.

すなわち、図３に示すように、送信パワーアンプ２０の消費電力が電力閾値よりも低い場合には、第１トランジスタＴＲ１がオフ状態且つ第２トランジスタＴＲ２がオン状態になり、出力電流Ｉｏは第２経路Ｐｈ２を流れる。よって、この場合、レギュレータＩＣ１５の保護機能が有効に作動する。 That is, as shown in FIG. 3, when the power consumption of the transmission power amplifier 20 is lower than the power threshold value, the first transistor TR1 is in the off state and the second transistor TR2 is in the on state, and the output current Io is the second. It flows along the path Ph2. Therefore, in this case, the protection function of the regulator IC 15 operates effectively.

一方、送受信回路５０からハイレベル信号が出力されると、第２トランジスタＴＲ２のベース端子の電位が上がり、第２トランジスタＴＲ２はオフ状態になる。そのため、レギュレータＩＣ１５の出力端子から出力されるＩＣ電流は、第１トランジスタＴＲ１のベース端子へ流れ込み、第１トランジスタＴＲ１がオン状態になる。その結果、第１トランジスタＴＲ１によりＩＣ電流が増幅され、増幅されたＩＣ電流である出力電流Ｉｏが、第１トランジスタＴＲ１のエミッタ端子とコレクタ端子との端子間を流れて、出力端子Ｔ２１から出力される。 On the other hand, when a high level signal is output from the transmission / reception circuit 50, the potential of the base terminal of the second transistor TR2 rises, and the second transistor TR2 is turned off. Therefore, the IC current output from the output terminal of the regulator IC 15 flows into the base terminal of the first transistor TR1, and the first transistor TR1 is turned on. As a result, the IC current is amplified by the first transistor TR1, and the amplified IC current, the output current Io, flows between the emitter terminal and the collector terminal of the first transistor TR1 and is output from the output terminal T21. NS.

すなわち、図３に示すように、送信パワーアンプ２０の消費電力が電力閾値よりも高い場合には、第１トランジスタＴＲ１がオン状態且つ第２トランジスタＴＲ２がオフ状態になり、出力電流Ｉｏは第１経路Ｐｈ１を流れる。この場合、出力電流ＩｏはレギュレータＩＣ１５の保護回路をバイパスするため、レギュレータＩＣ１５の保護機能を有効に利用することはできない。しかしながら、レギュレータ回路１０の動作期間において、レギュレータＩＣ１５の保護機能を有効に利用できない期間は非常に短い。 That is, as shown in FIG. 3, when the power consumption of the transmission power amplifier 20 is higher than the power threshold value, the first transistor TR1 is in the on state and the second transistor TR2 is in the off state, and the output current Io is the first. It flows along the path Ph1. In this case, since the output current Io bypasses the protection circuit of the regulator IC 15, the protection function of the regulator IC 15 cannot be effectively used. However, in the operating period of the regulator circuit 10, the period during which the protection function of the regulator IC 15 cannot be effectively used is very short.

＜３．効果＞
以上説明した第１実施形態によれば、以下の効果が得られる。
（１）レギュレータ回路１０は、電流ブースト用の第１トランジスタＴＲ１を有する第１経路Ｐｈ１と、レギュレータＩＣ１５及び第２トランジスタＴＲ２を有し、第１経路Ｐｈ１をバイパスする第２経路Ｐｈ２を備える。そして、送信時には、第１トランジスタＴＲ１がオン状態且つ第２トランジスタＴＲ２がオフ状態にされるため、第１経路Ｐｈ１を介して比較的大きな出力電流Ｉｏを流すことができる。一方、待機時には、第１トランジスタＴＲ１がオフ状態且つ第２トランジスタＴＲ２がオン状態にされるため、比較的小さい出力電流ＩｏがレギュレータＩＣ１５を介して流れる。そのため、待機時には、レギュレータＩＣ１５の保護機能を有効に利用することができる。したがって、レギュレータ回路１０は、レギュレータＩＣの保護機能を有効に利用しつつ、送信パワーアンプ２０に大電流を供給することができる。 <3. Effect>
According to the first embodiment described above, the following effects can be obtained.
(1) The regulator circuit 10 includes a first path Ph1 having a first transistor TR1 for current boosting, a regulator IC15 and a second transistor TR2, and a second path Ph2 bypassing the first path Ph1. At the time of transmission, the first transistor TR1 is turned on and the second transistor TR2 is turned off, so that a relatively large output current Io can flow through the first path Ph1. On the other hand, during standby, the first transistor TR1 is turned off and the second transistor TR2 is turned on, so that a relatively small output current Io flows through the regulator IC 15. Therefore, the protection function of the regulator IC 15 can be effectively used during standby. Therefore, the regulator circuit 10 can supply a large current to the transmission power amplifier 20 while effectively utilizing the protection function of the regulator IC.

（２）レギュレータ回路１０の負荷を送信パワーアンプ２０としたことにより、出力電流Ｉｏが第１経路Ｐｈ１を流れる期間よりも、出力電流Ｉｏが第２経路Ｐｈ２を流れる期間の方が圧倒的に長い。そのため、送信時には比較的大きな電流を供給できるとともに、レギュレータ回路の作動期間の大部分においてギュレータＩＣの保護機能を有効に利用することができる。 (2) Since the load of the regulator circuit 10 is the transmission power amplifier 20, the period during which the output current Io flows through the first path Ph1 is overwhelmingly longer than the period during which the output current Io flows through the second path Ph2. .. Therefore, a relatively large current can be supplied at the time of transmission, and the protection function of the regulator IC can be effectively used for most of the operating period of the regulator circuit.

（他の実施形態）
以上、本開示を実施するための形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。 (Other embodiments)
Although the embodiment for carrying out the present disclosure has been described above, the present disclosure is not limited to the above-described embodiment, and can be implemented in various modifications.

（ａ）上記実施形態では、負荷を送信パワーアンプ２０としたが、レギュレータ回路１０の負荷は、これに限定されるものではない。レギュレータ回路１０の負荷は、消費電力の大きさが変動するものであれば特に限定されるものではないが、消費電力の比較的小さい期間が消費電力の比較的大きい期間よりも十分に長くなる負荷であるとよい。 (A) In the above embodiment, the load is the transmission power amplifier 20, but the load of the regulator circuit 10 is not limited to this. The load of the regulator circuit 10 is not particularly limited as long as the magnitude of power consumption fluctuates, but a load in which a period of relatively small power consumption is sufficiently longer than a period of relatively large power consumption. It is good to be.

（ｂ）レギュレータ回路１０の構成は、電流ブースト用の第１スイッチを備えたブースト経路である第１経路と、レギュレータＩＣ及び第２スイッチを備え、ブースト経路をバイパスするバイパス経路である第２経路とを備えていれば、特に限定されるものではない。また、第１スイッチは、第１経路を接続状態又は遮断状態にできるスイッチであれば特に限定されるものではない。第２スイッチは、第２経路を接続状態又は遮断状態にできるスイッチであれば特に限定されるものではない。 (B) The configuration of the regulator circuit 10 is a first path which is a boost path including a first switch for current boosting and a second path which is a bypass path including a regulator IC and a second switch and bypassing the boost path. As long as it has and, it is not particularly limited. Further, the first switch is not particularly limited as long as it is a switch capable of setting the first path in a connected state or a cutoff state. The second switch is not particularly limited as long as it is a switch capable of setting the second path in a connected state or a cutoff state.

（ｃ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。 (C) A plurality of functions possessed by one component in the above embodiment may be realized by a plurality of components, or one function possessed by one component may be realized by a plurality of components. .. Further, a plurality of functions possessed by the plurality of components may be realized by one component, or one function realized by the plurality of components may be realized by one component. Further, a part of the configuration of the above embodiment may be omitted. In addition, at least a part of the configuration of the above embodiment may be added or replaced with the configuration of the other above embodiment. It should be noted that all aspects included in the technical idea specified only by the wording described in the claims are embodiments of the present disclosure.

１０…レギュレータ回路、１５…レギュレータＩＣ、２０…送信パワーアンプ、３０…直流電源、Ｐｈ１…第１経路、Ｐｈ２…第２経路、Ｔ１１…入力端子、Ｔ２１…出力端子、ＴＲ１…第１トランジスタ、ＴＲ２…第２トランジスタ。 10 ... Regulator circuit, 15 ... Regulator IC, 20 ... Transmission power amplifier, 30 ... DC power supply, Ph1 ... 1st path, Ph2 ... 2nd path, T11 ... Input terminal, T21 ... Output terminal, TR1 ... 1st transistor, TR2 … Second transistor.

Claims

A current boost type regulator circuit (10) including a regulator IC (15).
The input terminal (T11) connected to the power supply (30) and
The output terminal (T21) connected to the load (20) and
A first path (Ph1) having a first switch (TR1) for increasing the current supply capacity of the regulator IC and connecting the input terminal and the output terminal, and
A second path (Ph2) having a regulator IC connected to the input terminal and a second switch (TR2) connected in series between the regulator IC and the output terminal and bypassing the first path. ), And
When the power consumed by the load is larger than a preset threshold value, the first switch is turned on and the second switch is turned off.
When the power consumed by the load is smaller than the threshold value, the first switch is in the off state and the second switch is in the on state.
Current boost type regulator circuit.

The load is the transmission power amplifier (20) of the transceiver (60).
At the time of transmission of the transceiver, the load becomes higher than the threshold value, and the load becomes higher than the threshold value.
At the time of reception by the transceiver, the load becomes lower than the threshold value.
The current boost type regulator circuit according to claim 1.