JPH0934569A - Regulator circuit - Google Patents
Regulator circuitInfo
- Publication number
- JPH0934569A JPH0934569A JP17846995A JP17846995A JPH0934569A JP H0934569 A JPH0934569 A JP H0934569A JP 17846995 A JP17846995 A JP 17846995A JP 17846995 A JP17846995 A JP 17846995A JP H0934569 A JPH0934569 A JP H0934569A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- regulator
- transistor
- stabilized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、負荷回路がショー
トしたとき回路を保護する機能を備えた電流ブースト回
路付きレギュレータ回路等のレギュレータ回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a regulator circuit such as a regulator circuit with a current boost circuit having a function of protecting the circuit when a load circuit is short-circuited.
【0002】[0002]
【従来の技術】この種の従来の回路の例としては、図2
と図3に示すようなものが提案されている。2. Description of the Related Art An example of this type of conventional circuit is shown in FIG.
And the one shown in FIG. 3 has been proposed.
【0003】[0003]
【発明が解決しようとする課題】このような従来の技術
においては、例えば図2の回路の場合は、出力端子がシ
ョートされても、電流制限回路であるレギュレータIC
の作動により、出力端子から電流が流れ続けるので、無
駄な電力を消費すると共に抵抗体等が発熱するために、
特に小型の携帯用電子機器においては好ましくない。ま
た、図3の回路の場合は、回路構成が複雑になり、コス
トアップにもなる。In such a conventional technique, for example, in the case of the circuit of FIG. 2, even if the output terminal is short-circuited, a regulator IC which is a current limiting circuit.
Because the current continues to flow from the output terminal due to the operation of, the electric power is wasted and the resistors etc. generate heat.
Especially, it is not preferable in a small portable electronic device. Further, in the case of the circuit of FIG. 3, the circuit configuration becomes complicated and the cost increases.
【0004】[0004]
【課題を解決するための手段】本発明は、従来技術のこ
れらの問題点を解決することを目的とし、パワーオン
時、入力端子に供給される信号により規定時間トリガー
パルスが印加されてトランジスタがオンになることによ
ってレギュレータICが作動し、電流ブーストトランジ
スタを通して、出力端子から安定化された出力が供給さ
れると同時に、この出力の電位がフィードバックされて
前記トランジスタをオンに保ち、前記レギュレータIC
が作動を続けて安定化された出力が維持され、出力端子
の負荷回路のショート時、出力端子から前記トランジス
タへのフィードバックがなくなることによって、それ以
上の出力供給を阻止する電流ブースト回路付きレギュレ
ータ回路等のレギュレータ回路を提供する。SUMMARY OF THE INVENTION An object of the present invention is to solve these problems of the prior art, and at the time of power-on, a signal supplied to the input terminal applies a trigger pulse for a specified time so that a transistor is activated. When turned on, the regulator IC operates, and a stabilized output is supplied from the output terminal through the current boost transistor, and at the same time, the potential of this output is fed back to keep the transistor turned on.
The regulator circuit with the current boost circuit keeps the output stable by keeping the output stable, and when the load circuit at the output terminal is short-circuited, there is no feedback from the output terminal to the transistor, thereby preventing further output supply. And other regulator circuits are provided.
【0005】[0005]
【発明の実施の形態】以下図面を用いて本発明の実施例
を説明する。図1は本発明の実施例の回路構成図であ
り、このような回路構成における動作について説明す
る。図1において、パワーオンすると、入力端子に信号
が供給されるので、C1 ・R1 の時間だけA点にトリガ
ーパルスが発生してTr1がオンになり、レギュレータI
Cのコントロール端子BがLow となるのでレギュレータ
ICが作動し、電流ブーストトランジスタTr2を通し
て、出力端子から安定化された出力が供給される。同時
にこの出力の電位が抵抗R2 を通してA点にフィードバ
ックされTr1をオンに保つことで安定化された出力が維
持される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit configuration diagram of an embodiment of the present invention, and an operation in such a circuit configuration will be described. In FIG. 1, when the power is turned on, a signal is supplied to the input terminal. Therefore, a trigger pulse is generated at the point A for the time of C1.R1 and Tr1 is turned on.
Since the control terminal B of C becomes Low, the regulator IC operates, and a stabilized output is supplied from the output terminal through the current boost transistor Tr2. At the same time, the potential of this output is fed back to the point A through the resistor R2 and Tr1 is kept ON, so that the stabilized output is maintained.
【0006】つぎに、出力端子の負荷回路がグランド等
にショートすると、出力端子から抵抗R2 を通してA点
へのフィードバックがなくなるので、Tr1はオフとな
り、レギュレータICのコントロール端子BがHighとな
ってレギュレータICが作動を停止し、出力端子からの
それ以上の出力供給を阻止して回路の損傷を防止するよ
うに作用する。Next, when the load circuit at the output terminal is short-circuited to the ground or the like, feedback from the output terminal to the point A through the resistor R2 is lost, so Tr1 is turned off and the control terminal B of the regulator IC becomes High. The IC shuts down and acts to prevent further output from the output terminals to prevent damage to the circuit.
【0007】[0007]
【発明の効果】本発明の回路構成によれば、簡単かつ安
価に、負荷回路がショートしたとき回路を保護する機能
を備えた電流ブースト回路付き等のレギュレータ回路を
実用化することができる。According to the circuit configuration of the present invention, a regulator circuit with a current boost circuit having a function of protecting the circuit when the load circuit is short-circuited can be put into practical use easily and inexpensively.
【図1】本発明の実施例の回路構成図。FIG. 1 is a circuit configuration diagram of an embodiment of the present invention.
【図2】従来の回路構成図。FIG. 2 is a conventional circuit configuration diagram.
【図3】従来の他の回路構成図。FIG. 3 is another conventional circuit configuration diagram.
1 レギュレータIC Tr1 トランジスタ Tr2 電流ブーストトランジスタ 1 Regulator IC Tr1 transistor Tr2 Current boost transistor
Claims (1)
により規定時間トリガーパルスが印加されてトランジス
タがオンになることによってレギュレータICが作動
し、電流ブーストトランジスタを通して、出力端子から
安定化された出力が供給されると同時に、この出力の電
位がフィードバックされて前記トランジスタをオンに保
ち、前記レギュレータICが作動を続けて安定化された
出力が維持され、出力端子の負荷回路のショート時、出
力端子から前記トランジスタへのフィードバックがなく
なって、それ以上の出力供給を阻止することを特徴とす
るレギュレータ回路。1. At power-on, a regulator IC is activated by a trigger pulse being applied for a specified time by a signal supplied to an input terminal to turn on a transistor, and stabilized from an output terminal through a current boost transistor. At the same time when the output is supplied, the potential of this output is fed back to keep the transistor ON, the regulator IC continues to operate and the stabilized output is maintained, and when the load circuit at the output terminal is short-circuited, the output is output. A regulator circuit characterized in that feedback from the terminal to the transistor is eliminated and further output supply is blocked.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17846995A JPH0934569A (en) | 1995-07-14 | 1995-07-14 | Regulator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17846995A JPH0934569A (en) | 1995-07-14 | 1995-07-14 | Regulator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0934569A true JPH0934569A (en) | 1997-02-07 |
Family
ID=16049058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17846995A Pending JPH0934569A (en) | 1995-07-14 | 1995-07-14 | Regulator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0934569A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224562B2 (en) | 2003-12-26 | 2007-05-29 | Orion Electric Co., Ltd. | Short-circuit protective circuit |
JP2019144735A (en) * | 2018-02-19 | 2019-08-29 | 株式会社デンソー | Current boost type regulator circuit |
-
1995
- 1995-07-14 JP JP17846995A patent/JPH0934569A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224562B2 (en) | 2003-12-26 | 2007-05-29 | Orion Electric Co., Ltd. | Short-circuit protective circuit |
JP2019144735A (en) * | 2018-02-19 | 2019-08-29 | 株式会社デンソー | Current boost type regulator circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3774360B2 (en) | Wake-up start-up circuit | |
JPH0934569A (en) | Regulator circuit | |
JPH0538138A (en) | Power supply of on-vehicle electronic controls | |
EP0720027B1 (en) | Laser range finder power management system | |
JPH0934570A (en) | Regulator power supply protection circuit | |
JPH10268950A (en) | Voltage stabilizing circuit | |
JPH0737376Y2 (en) | Load power supply switching circuit | |
KR0114566Y1 (en) | Control circuit of electric current | |
US6173396B1 (en) | Circuit configuration with a microprocessor | |
US6373320B1 (en) | Circuit configuration for operating point stabilization of a transistor | |
JPS5847454Y2 (en) | Malfunction prevention circuit | |
JPH0724907Y2 (en) | Input protection circuit | |
KR0138061Y1 (en) | Constant voltage supply circuit | |
JP2554589B2 (en) | Power supply circuit | |
JPH0744709Y2 (en) | Automotive timer mechanism | |
JP2001100851A (en) | Surge clamp circuit for power source circuit | |
KR930005745Y1 (en) | Resetting circuit monitoring micro-computer | |
JPH0245813A (en) | Integrated power source circuit | |
JP2710334B2 (en) | Power amplifier | |
KR930003907Y1 (en) | Stabilization circuit of power source control relay | |
JP2534139Y2 (en) | Input terminal circuit for electronic circuit | |
KR910008724Y1 (en) | Control circuit for chip select of real time clock | |
JPS6125322Y2 (en) | ||
KR950002023B1 (en) | Circuit for backup cmos memory | |
JPH0511869A (en) | Power source control circuit |