JP6934503B2 - ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板 - Google Patents

ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板 Download PDF

Info

Publication number
JP6934503B2
JP6934503B2 JP2019203312A JP2019203312A JP6934503B2 JP 6934503 B2 JP6934503 B2 JP 6934503B2 JP 2019203312 A JP2019203312 A JP 2019203312A JP 2019203312 A JP2019203312 A JP 2019203312A JP 6934503 B2 JP6934503 B2 JP 6934503B2
Authority
JP
Japan
Prior art keywords
composite substrate
metal
diamond
electrical
width direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019203312A
Other languages
English (en)
Other versions
JP2020053686A (ja
Inventor
シュイ，ウエン−チン
リィウ，チャオ
バルバロッサ，ジョヴァンニ
アイスラー，エルギン，イー．
アンダーソン，トーマス，イー．
クレイシンガー，チャールズ，ジェイ．
リヒテンシュタイン，ノルベルト
Original Assignee
トゥー‐シックス・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トゥー‐シックス・インコーポレイテッド filed Critical トゥー‐シックス・インコーポレイテッド
Publication of JP2020053686A publication Critical patent/JP2020053686A/ja
Application granted granted Critical
Publication of JP6934503B2 publication Critical patent/JP6934503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8347—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83471—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83479—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83493—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/834 - H01L2224/83491, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Description

関連出願の相互参照
本出願は、２０１５年２月５日に出願された米国仮出願第６２／１１２，２９６号及び
２０１６年２月１日に出願された「ダイヤモンドと金属又は金属合金との交互パターンを
有する複合基板」と題する米国特許第１５／０１１，８０５号の利益を主張し、参照する
ことによって本願に組み込まれる。
本発明は、電気絶縁性材料と導電性材料との交互パターンを含む複合基板に関する。よ
り具体的には、複合基板は、ダイヤモンド部分、小片又は区分と金属を含む部分、小片又
は区分との交互パターンを含む。
ＰＮ接合を有する能動電子デバイスは、動作中に熱を発生する。このような能動デバイ
スとしては、例えば、半導体レーザー、発光ダイオード及びレーザーダイオードがある。
このような熱は、能動デバイスの一時的又は長期的性能に悪影響を与え得る、能動デバイ
ス内での望ましくない温度上昇を避けるため、即座に除去されることが望ましい。
レーザーダイオードに関する一例では、温度変化は、該レーザーダイオードによって生
成されるレーザー光の波長シフトにつながり得る。このような波長シフトは、たとえわず
かでも、望ましくないことがある。一例では、高出力レーザーダイオードは、光変換効率
に対して１０％〜５０％の電気エネルギーを有し得る。残りの電気エネルギーは熱に変換
されるが、このような熱は除去される必要があり、さもなければ、半導体接合温度が望ま
しくない温度に上昇する。加えて、不十分な熱除去に起因する温度上昇は、出力波長及び
バンドギャップに直接的な影響を及ぼす。一例では、温度が３℃変化するごとに、ダイオ
ードレーザーの波長は約１ｎｍ変化し得る。加えて、レーザーダイオードの出力電力は、
温度が上昇するにつれて減少し得る。
一般的に、このような能動デバイスは、例えば、接着剤又ははんだ等の様々な接合機構
によって、熱の除去を促進するサブマウント基板に連結される。能動デバイスが半導体レ
ーザー又はレーザーダイオードである一例では、このような能動デバイスを形成する材料
の熱膨張係数（ＣＴＥ）は、３×１０−６ｍ／ｍ‐Ｋ〜７×１０−６ｍ／ｍ‐Ｋの範囲と
することができる。これに対して、このような能動デバイスが取り付けられたサブマウン
ト基板材料は、サブマウント基板を形成するために選択された材料に応じて、１０〜２５
×１０−６ｍ／ｍ‐Ｋの範囲のＣＴＥを有し得る。この例から分かるように、能動デバイ
ス（３〜７×１０−６ｍ／ｍ‐Ｋ）を形成する材料のＣＴＥと、サブマウント基板（１０
〜２５×１０−６ｍ／ｍ‐Ｋ）を形成する材料のＣＴＥとの間には、大きな不一致がある
。
当該技術分野では、上述の能動デバイスの材料とサブマウント基板の材料との間のＣＴ
Ｅの違いが、動作中の能動デバイスの温度変化に応じて、能動デバイスとサブマウント基
板との間の接合不良をもたらし得ることが知られている。この問題を避けるため、これま
で、サブマウント基板及び能動デバイスを形成する材料のＣＴＥは、可能な限り近くなる
ように選択された。しかしながら、これらの取り組みは、満足のいく結果を得られなかっ
た。
これまで、サブマウント基板の一又は複数の材料と能動デバイスの一又は複数の材料と
の間のＣＴＥをほぼ一致させ、同時に、高い熱伝導性のサブマウント基板材料を選択する
ことによって能動デバイスから効率的に熱を除去することが課題であった。従来技術の一
例では、サブマウント基板のＣＴＥは、銅−タングステン、銅−モリブデン等の金属複合
材料を作製することによって調整され得る。Ｃｕ−Ｗ及びＣｕ−ＭｏのＣＴＥは、１７×
１０−６ｍ／ｍ‐Ｋである銅のＣＴＥから、銅の百分率に応じて、６×１０−６ｍ／ｍ‐
Ｋ〜９×１０−６ｍ／ｍ‐Ｋの間に調整され得る。例えば、１５％銅を含むタングステン
は７．２×１０−６ｍ／ｍ‐ＫのＣＴＥを有し、その熱伝導率は約２１０Ｗ／ｍ−Ｋであ
る。別の例では、２０％銅を含むモリブデンは７．５×１０−６ｍ／ｍ‐ＫのＣＴＥを有
し、その熱伝導率は約１６５Ｗ／ｍ−Ｋである。
最も熱伝導性の高い材料の一つは、２，２００Ｗ／ｍ−Ｋ以上の熱伝導率を有するダイ
ヤモンドである。したがって、ダイヤモンドは、能動デバイスから熱を除去するための理
想的な材料である。しかしながら、ダイヤモンドは約１×１０−６ｍ／ｍ‐ＫのＣＴＥを
有し、実際には能動デバイス材料のＣＴＥ（３〜７×１０−６ｍ／ｍ‐Ｋ）からは外れて
いる。したがって、ダイヤモンドサブマウント基板上に取り付けられた能動デバイスの動
作中の温度上昇は、能動デバイス上で熱圧縮応力を生じさせる。能動デバイスとダイヤモ
ンドサブマウント基板との間のＣＴＥの不一致に起因するこのような熱応力は、能動デバ
イスのダイヤモンドサブマウント基板への望ましくない接合不良をもたらし得る。
別の例では、サブマウント基板のＣＴＥは、ダイヤモンド粒子がアルミニウム、銅及び
／又は銀等の金属又は金属を含むマトリックス内にある複合材料を作製することによって
調整することができる。このような複合材料のダイヤモンド体積分率は、このような金属
からなる又は金属を含むマトリックス中で７０％に達し得る。このようなダイヤモンド粒
子と金属からなる又は金属を含むマトリックスとの複合材料の熱伝導率は、３００〜６５
０Ｗ／ｍ−Ｋの範囲となり得、前記複合材料の理論的な熱伝導率の値（ダイヤモンド粒子
の体積分率及び金属マトリックスの体積分率を与えた線形モデルによって決定される）に
は決して達しない。マトリックスとして７０体積％ダイヤモンド粒子及び３０体積％銅の
複合材料では、理論的な熱伝導率は線形モデルを用いて約１，３２０Ｗ／ｍ−Ｋと計算さ
れる。
ダイヤモンド粒子及び金属銅マトリックスの複合材料がこのような理論的な熱伝導率を
達成することができないのは、ダイヤモンド粒子の表面と金属マトリックスとの間の空隙
及び／又は界面材料に起因し得ると考えられる。一例では、ダイヤモンド粒子及び金属か
らなる又は金属を含むマトリックスの直接的な混合及び溶融は、ダイヤモンド粒子及び金
属からなる又は金属を含むマトリックスの界面で空隙の形成をもたらす可能性があり、結
果として、ダイヤモンド粒子の配合量を低下させ、熱伝導率の低下をもたらす可能性があ
る。ダイヤモンド粒子の表面は、例えば、炭化ケイ素、炭化タングステン、炭化モリブデ
ン又は他の任意の好適な金属炭化物の層等の界面材料を用いて表面改質され得、これによ
り、金属からなる又は金属を含むマトリックスにダイヤモンド粒子を多く配合できる。し
かしながら、このような界面材料の熱伝導率は、一般的に、ダイヤモンドの熱伝導率より
も著しく低い。一例では、炭化ケイ素及び炭化タングステンの熱伝導率は、それぞれ１０
０〜２２５Ｗ／ｍ−Ｋである。それゆえに、ダイヤモンド粒子と金属を含むマトリックス
との間のこのような界面材料は、能動デバイスからサブマウント基板を通る熱エネルギー
の輸送中に、実質的な熱抵抗を与える。
ダイヤモンド粒子及び金属マトリックスの複合材料が理論的な熱伝導率を達成できない
のは、熱伝導機構が混在するためでもあり得る。具体的には、拡散による電子の移動は、
金属を含むマトリックス中の熱伝導に著しく影響する。強いｓｐ３炭素‐炭素共有結合は
、自由電子がないにもかかわらず、ダイヤモンド格子に沿ってフォノンが分散されること
によって、ダイヤモンドの高い熱伝導率の要因となる。ダイヤモンド／金属からなる又は
金属を含むマトリックスのダイヤモンド材料におけるフォノン伝導と、ダイヤモンド／金
属からなる又は金属を含むマトリックスの金属材料における電子拡散との間のエネルギー
交換は、サブマウント基板がダイヤモンド粒子及び金属を含むマトリックスの複合材料か
らなるにもかかわらず、能動デバイスからの全体の熱伝達を基本的に遅くし得る。
本明細書の一例では、ダイヤモンド部分と金属からなる又は金属を含む部分との交互パ
ターンを含むサブマウント基板を備える複合基板が開示される。サブマウント輸送のダイ
ヤモンド部分は、ダイヤモンドｓｐ３炭素−炭素結合の格子に沿ったフォノン輸送によっ
て、熱エネルギーを分散させることができ、一方で、金属からなる又は金属を含む部分は
、電子移動によって熱エネルギーを輸送し、分散させることができる。この組合せによっ
て、サブマウントに取り付けた能動デバイスが、低温又は高出力、非常に望ましくは低温
及び高出力で動作することができる。
一例では、サブマウント基板の複合ＣＴＥは、ダイヤモンド部分及び／又は金属部分の
形状を変えることによって調整することができる。このようにして、能動デバイスのＣＴ
Ｅとサブマウント基板の複合ＣＴＥとの間のＣＴＥの不一致は、能動デバイスへの電力の
オン及びオフを繰り返す際、サブマウント基板上に取り付けられた能動デバイスの動作中
の温度変動から生じる、能動デバイス上の熱応力を低減させることで調整することができ
る。この低減された熱応力の結果、能動デバイスが長い動作寿命を有し、及び／又は、能
動デバイスが高い電力レベルで動作可能になり得る。
能動デバイス又は能動デバイスのアレイがサブマウント基板の一又は複数のダイヤモン
ド部分の上方に直接取り付けられ、並べられる際、前記アレイ全体にわたる温度上昇プラ
トーが従来のサブマウント基板上に取り付けられた同様のアレイよりも低減され、前記ア
レイ全体にわたる温度振動もまた従来のサブマウント基板上に取り付けられた同様のアレ
イよりも減衰され、結果として、能動デバイスの前記アレイ全体にわたる熱応力及び対応
する温度振動が低減される。
一例では、サブマウント基板がデカルト座標系のそれぞれＸ，Ｙ及びＺ方向に延びる長
さ、幅及び高さを有し、ダイヤモンド部分及び金属からなる又は金属を含む部分の幅（Ｙ
方向）はＸ方向に対して横に向かって交差し、複合基板のダイヤモンド部分及び金属から
なる又は金属を含む部分の長さはＹ方向に延び、一又は複数の能動デバイスはサブマウン
ト基板の上にＺ方向に取り付けられる。一例では、二つ以上の能動デバイスの単一の列が
サブマウント基板の上に取り付けられ、各能動デバイスは、固有の一つのダイヤモンド部
分の上方に取り付けることができる。
別の例では、複合基板は、金属からなる又は金属を含む層の一方の面に取り付けられた
ダイヤモンド層から構成されるサブマウント基板を備える。一又は複数の能動デバイスは
、金属からなる又は金属を含む層の他方の面、すなわち、ダイヤモンド層とは反対側の、
金属からなる又は金属を含む層の面に取り付けることができる。
本発明の様々な好ましい及び限定されない例又は態様を説明し、以下の番号を付けた項
で述べる。
第１項：複合基板は、一組の間隔を空けて配置された電気伝導体と、前記間隔を空けて
配置された電気伝導体を支える手段と、一組の電気絶縁体とを備え、間隔を空けて配置さ
れた電気伝導体の対のそれぞれの間で、前記電気絶縁体の一つが前記電気伝導体の対と接
触して配置される。
第２項：前記電気絶縁体の一部、及び、前記電気伝導体の一部のうち一つ又は両方の上
方に配置された少なくとも一つの能動デバイスをさらに備えてもよい、第１項に記載の複
合基板。
第３項：前記間隔を空けて配置された電気伝導体を支える手段を、前記能動デバイスと
前記一つの電気絶縁体との間に配置してもよい、第１項又は第２項に記載の複合基板。
第４項：前記能動デバイスが、少なくとも一つのＰＮ接合を有する半導体装置であって
もよい、第１項〜第３項のうちいずれか一つに記載の複合基板。
第５項：前記複合基板の熱膨張係数（ＣＴＥ）と前記能動デバイスのＣＴＥとの比が、
０．４〜２、０．５〜１．８．０．６〜１．６、０．７〜１．４、又は、０．８〜１．２
であってもよい、第１項〜第４項のうちいずれか一つに記載の複合基板。
第６項：各電気絶縁体がダイヤモンドからなってもよい、第１項〜第５項のうちいずれ
か一つに記載の複合基板。
第７項：各電気伝導体が金属からなる又は金属合金からなってもよい、第１項〜第６項
のうちいずれか一つに記載の複合基板。
第８項：各電気伝導体が銅−タングステン（Ｃｕ−Ｗ）合金からなってもよい、第１項
〜第７項のうちいずれか一つに記載の複合基板。
第９項：前記間隔を空けて配置された電気伝導体を支える手段は、各電気伝導体の一つ
端部が連結したシャフト若しくはバック、又は、各電気伝導体の一つの側面が連結したプ
レートのうち一つを含んでいてもよい、第１項〜第８項のうちいずれか一つに記載の複合
基板。
第１０項：前記間隔を空けて配置された電気伝導体及び前記間隔を空けて配置された電
気伝導体を支える手段が、同じ材料で形成された一体部品であってもよい、第１項〜第９
項のうちいずれか一つに記載の複合基板。
第１１項：各電気絶縁体が、前記電気絶縁体と接触した前記電気伝導体の対上に直接成
長してもよく、前記電気絶縁体と接触した前記電気伝導体の対に結合してもよく、又は、
前記電気伝導体の対に直接接触、例えば摩擦嵌合してもよい、第１項〜第１０項のうちい
ずれか一つに記載の複合基板。
第１２項：前記電気絶縁体と接触した前記電気伝導体の対上に直接成長する各電気絶縁
体を、化学気相成長（ＣＶＤ）によって成長させてもよい、第１項〜第１１項のうちいず
れか一つに記載の複合基板。
第１３項：前記電気絶縁体と接触した前記電気伝導体の対に結合した各電気絶縁体が、
接着剤を介して結合されていてもよい、第１項〜第１２項のうちいずれか一つに記載の複
合基板。
第１４項：前記能動デバイスと、前記一つの電気絶縁体の部分及び前記一つの電気伝導
体の部分のうち一つ又は両方との間に、誘電材料をさらに備えていてもよい、第１項〜第
１３項のうちいずれか一つに記載の複合基板。
第１５項：前記誘電材料上に、前記能動デバイスの接点へ及び／又は接点から電気信号
を伝達するように構成された少なくとも一つの前記電気伝導体をさらに備えていてもよい
、第１項〜第１４項のうちいずれか一つに記載の複合基板。
第１６項：ダイヤモンドの部分、小片又は区分、及び、金属からなる又は金属を含む部
分、小片又は区分の交互パターンと、ダイヤモンド部分、小片又は区分、及び、金属から
なる又は金属を含む部分、小片又は区分の交互パターンを支える手段とを含み、各金属部
分、小片又は区分が、１２×１０−６ｍ／ｍ‐Ｋ未満、１１×１０−６ｍ／ｍ‐Ｋ未満、
１０×１０−６ｍ／ｍ‐Ｋ未満、又は、９×１０−６ｍ／ｍ‐Ｋ未満の熱膨張係数（ＣＴ
Ｅ）を有する、複合基板。
第１７項：前記ダイヤモンドの部分、小片又は区分、及び、金属を含む部分、小片若し
くは区分の交互パターンを支える手段をさらに含み、該手段は各金属を含む部分の一つ端
部が連結されるシャフト若しくはバック、又は、各金属を含む部分の一つの側面が連結さ
れるプレートのうち一つを含む、第１６項に記載の複合基板。
第１８項：一つのダイヤモンドの部分、小片又は区分の一部、及び、一つの金属を含む
部分、小片若しくは区分の一部のうち一つ又は両方の上方に配置された能動デバイスをさ
らに含んでいてもよく、前記能動デバイスはＰＮ接合を有する、第１６項又は第１７項に
記載の複合基板。
第１９項：前記複合基板の熱膨張係数（ＣＴＥ）と前記能動デバイスのＣＴＥとの比が
、０．４〜２、０．５〜１．８．０．６〜１．６、０．７〜１．４、又は、０．８〜１．
２であってもよい、第１６項〜第１８項のうちいずれか一つに記載の複合基板。
第２０項：ダイヤモンドの部分、小片若しくは区分と金属を含む部分、小片若しくは区
分との前記交互パターンがサブマウントを規定し、前記能動デバイス及び少なくとも一つ
の前記サブマウントの間に誘電層と、前記誘電層上に形成された伝導体とをさらに含んで
いてもよく、前記伝導体が前記能動デバイスの接点に導通する、第１６項〜第１９項のう
ちいずれか一つに記載の複合基板。
図１Ａは、複合基板を形成するための一例のサブマウント基板上に取り付けられた能動デバイスを備える、一例の複合基板を示す。 図１Ｂは、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図１Ｃは、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図１Ｄは、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図２は、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図３は、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図４は、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図５は、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図６は、複合基板を形成するための別の例のサブマウント基板上に取り付けられた能動デバイスを備える、別の例の複合基板を示す。 図７は、図１Ａ〜６に示す例の一又は複数のサブマウント基板上にダイヤモンドフィルムを堆積させるために用いることができるマイクロ波プラズマ化学気相成長（ＭＰＣＶＤ）システムの概略図である。
以下の例は、添付の図面を参照して説明され、同じ符号は、同様又は機能的に等しい要
素に対応する。
図１Ａ〜５は、様々な複合基板２の例を示し、各複合基板２は、ダイヤモンドの部分、
小片又は区分４と、金属からなる又は金属を含む部分、小片若しくは区分６との交互パタ
ーンから構成されるサブマウント基板６２を備える。以下、一又は複数の金属からなる部
分６及び一又は複数の金属を含む部分６は、同じ意味で使われ、単一金属又は金属合金か
ら構成される一又は複数の部分６について言及する。複合基板２は、能動デバイス１０、
又は、能動デバイス１０のアレイ、例えば、レーザーダイオードをさらに含んでいてもよ
く、能動デバイス１０、又は、能動デバイス１０のアレイは、様々な結合機構（例えば、
はんだ、接着剤等）でサブマウント基板６２の上に取り付けることができる。サブマウン
ト基板６２は、任意の幾何学的形状とすることができる。図１Ａ〜６では、Ｘ，Ｙ及びＺ
の寸法を有する長方形の形状を示し、Ｚに対するＸの比及びＺに対するＹの比がどちらも
１以上である。
ダイヤモンド部分４は、多結晶又は単結晶ダイヤモンドであってもよい。各ダイヤモン
ド部分４は、長方形片、台形片、円弧片、三角形片、又は、任意の規則的若しくは不規則
の形状とすることができる。一例では、各ダイヤモンド部分４は、実質的に連続していて
、サブマウント基板６２の金属を含む部分６に取り付ける、又は、金属を含む部分６上に
成長させることができ、金属を含む部分６は、任意の幾何学的形状とすることができる。
ダイヤモンド部分４は、例えば、熱フィラメントプラズマＣＶＤ、ＤＣジェットプラズ
マＣＶＤ、レーザー誘起プラズマＣＶＤ、アセチレン・トーチＣＶＤ、高周波プラズマＣ
ＶＤ、フレームプラズマＣＶＤ又はマイクロ波プラズマＣＶＤ（ＭＰＣＶＤ）等の化学気
相成長（ＣＶＤ）プロセスによって、金属部分６の表面上に直接成長させることができる
。金属部分６上に成長したダイヤモンド部分４の露出した表面は、必要に応じてラッピン
グされてもよく、さらに、動作中の熱除去によって有益となる一又は複数の能動デバイス
１０又は他の能動若しくは受動デバイスを接合させるための望ましい表面仕上げを達成す
るため、必要に応じて研磨されてもよい。
サブマウント基板６２の表面は、例えば、ニッケル、銀、金、白金等の金属の一又は複
数の層、及び／又は、例えば、窒化アルミニウム、窒化ホウ素、酸化ベリリウム、アルミ
ナ、シリカ等の誘電層でめっきすることができ、又は、これらの層を堆積させることがで
きる。
金属部分６は、炭化物結合を形成することができる化学元素を含むことができる。炭化
物を形成する金属の例としては、例えば、タングステン、モリブデン、チタン、ケイ素、
クロム、ニオブ、ジルコニウム、タンタル、ハフニウム等が挙げられる。金属部分６は、
金属部分６の熱膨張係数（ＣＴＥ）を１２×１０−６ｍ／ｍ‐Ｋ未満に調整するため、例
えば、銅、アルミニウム、銀、又は、周期表の卑金属のうち一つ等の別の元素を含むこと
ができ、炭化物結合を形成した金属の熱伝導率を向上させることができる。
ダイヤモンド部分４と金属部分６との間の密着した表面結合を得るため、金属部分６の
表面は、金属部分６上におけるダイヤモンド材料の直接播種を目的として、必要に応じて
化学的に処理することができる。一例では、化学的処理は、金属部分６の化学エッチング
とすることができ、例えば、銅−タングステン合金（金属部分６を形成する）の表面をダ
イヤモンド部分４の金属部分６へのより良い接着のためにエッチングする。エッチングに
使用される化学物質は、必要に応じて液体又は気体媒体（水、ガス等）とともに、酸、塩
基、塩、キレート剤、酸化剤及び／又は還元剤とすることができる。エッチングに使用さ
れる酸は、硝酸、塩酸、硫酸、リン酸、塩素酸、過塩素酸、クロム酸等とすることができ
る。
金属部分６は、単一金属元素又は別の元素とともに金属を含む合金、のうちいずれかで
あり、熱膨張係数αＭｅｔａｌを有することができる。ダイヤモンド部分４は、１．０ｍ
／ｍ‐Ｋ〜１．２×１０−６ｍ／ｍ‐Ｋとなり得るαＤｉａの熱膨張係数を有することが
できる。ｍ個の金属を含む部分６及びｎ個のダイヤモンド部分４が存在し得る。金属部分
６の寸法（例えば幅）、Ｍｅｔａｌ ｊは、同一である必要はない。ダイヤモンド部分４
の寸法（例えば幅）、Ｄｉａ ｉもまた、同一である必要はない。能動デバイス１０を形
成する材料のＣＴＥは、αＡｃｔｉｖｅ−Ｍａｔｅｒｉａｌで示される。金属部分６とダ
イヤモンド部分４との関係は、次のように表される。
Figure 0006934503
ここで、図１Ａに関する例では、
Ｄｉａ ｉ＝ダイヤモンド層ｉの幅（Ｘ方向）
Ｍｅｔａｌ ｊ＝金属層ｊの幅（Ｘ方向）
である。
この式の右辺の係数、すなわちδは、サブマウント基板６２のＣＴＥと、例えばＧａＡ
ｓからなるレーザーダイオード等の一又は複数の能動デバイス１０のＣＴＥとの間のＣＴ
Ｅ一致レベルの指標である。δパラメーターがほぼ１になると、サブマウント基板６２の
ＣＴＥ及び一又は複数の能動デバイス１０を形成する材料のＣＴＥがほぼ一致する。サブ
マウント基板６と一又は複数の能動デバイス１０との間の熱応力を減少させるため、δパ
ラメーターは、一例では０．４〜２、別の例では０．５〜１．８、別の例では０．６〜１
．６、さらに別の例では０．７〜１．４、さらに別の例では０．８〜１．２に変えること
ができる。
ダイヤモンド部分４と金属部分６との間の許容できる熱応力のレベルを得るため、金属
部分６（単一金属又は金属合金のいずれか）は、一例では１２×１０−６ｍ／ｍ‐Ｋ未満
、別の例では１１×１０−６ｍ／ｍ‐Ｋ未満、別の例では１０×１０−６ｍ／ｍ‐Ｋ未満
、別の例では９×１０−６ｍ／ｍ‐Ｋ未満の熱膨張係数（ＣＴＥ）を有する。したがって
、ダイヤモンド部分４及び金属部分６のＣＴＥの局所的な不一致は、最小限にすることが
でき、サブマウント基板６２のダイヤモンド部分４及び金属又は金属部分６の境界の間の
局所的な熱応力を低減させるという結果になる。
一又は複数の能動デバイス１０とサブマウント基板６２との間のＣＴＥを整合させるこ
とに起因して熱応力を低減させることに加えて、図１Ａ〜６の複合基板２のさらなる利点
は、Ｙ方向に沿ってダイヤモンド部分４全体に渡って優れた熱拡散、及び、例えば根本的
な熱除去のための下層材料（水冷経路を備えたヒートシンク等）への、Ｚ方向に沿ってダ
イヤモンド部分４を通る優れた吸熱を含む。最適な吸熱性能を得るため、サブマウント基
板６２の高さ（Ｚ）はできる限り薄くすることができ、サブマウント基板６２の幅（Ｙ）
はできる限り広くすることができ、高さ（Ｚ）に対する幅（Ｙ）の比は、一例では、１よ
り大きく、又は、２より大きくすることができる。一又は複数の能動デバイス１０の設置
を容易にする実用的な理由のため、サブマウント基板６２の高さ（Ｚ）に対するサブマウ
ント基板６２の長さ（Ｘ）の比は、１より大きく、又は、２より大きくすることができる
。幅（Ｙ）に対するサブマウント基板６２の長さ（Ｘ）の比は、一例では０．００１〜１
０００に変化させることができ、別の例では０．０１〜１００に変化させることができ、
別の例では０．０５〜２０に変化させることができ、別の例では０．１〜１０に変化させ
ることができる。
図１Ａ〜５に示すサブマウント基板６２の各例では、ダイヤモンドｓｐ３結晶格子に沿
ったフォノン輸送機構によって、水平（Ｘ）の熱拡散及び垂直（Ｚ）の吸熱がダイヤモン
ド部分４に同時に生じる。フォノン輸送は、既知の最も速い熱輸送機構である。ダイヤモ
ンド部分６ほど効率的ではないけれども、金属部分６は、金属部分６の熱伝導性によって
、水平（Ｘ）の熱拡散及び垂直（Ｚ）の吸熱を行う。
各能動デバイス１０は、一つのダイヤモンド部分４の一部の上方、一つの金属部分６の
一部の上方又はダイヤモンド部分４と金属部分６とが合わさった部分の上方に、直接取り
付けられ、配列されてもよい。一例では、能動デバイス１０は、一又は複数のダイヤモン
ド部分４、一又は複数の金属部分６、又は、その両方を有するサブマウント基板６２の領
域の上方に、又は、直接その上に取り付けてもよい。この能動デバイス１０の幅は、ダイ
ヤモンド部分４の幅より大きいか、等しいか、又は小さくしてもよい。ダイヤモンド部分
４は、能動デバイス１０の活性領域の幅よりも狭い幅を有していてもよく、これは温度振
動の減衰を容易にする。
各能動デバイス１０は、動作中に熱を発生する。能動デバイス１０の隣り合う対の間の
空間は、一般的に熱を発生しない。したがって、能動デバイス１０又は能動デバイス１０
のアレイの動作中、各能動デバイス１０の活性領域（例えば、レーザーダイオード、発光
ダイオード等のエミッタのＰＮ接合領域）で生成された熱は、能動デバイス１０又は能動
デバイス１０のアレイにわたる温度プロファイルを形成し、同時に、活性領域のそば又は
間、例えば二つのダイオードエミッタの間の領域は、最小温度を有する。それにもかかわ
らず、前記最小温度は、アイドリング状態の能動デバイス１０又はアイドリング状態の能
動デバイス１０のアレイの温度よりもいっそう高い。このような不均一な加熱は、高温プ
ラトー中に温度振動を引き起こすことがある。この温度振動は、熱膨張を振動させること
により、各能動デバイス１０にわたって振動させた熱応力を生じ得る。例えば、サブマウ
ント基板６２のＣＴＥが能動デバイス１０の活性材のＣＴＥよりも大きい場合、特に能動
デバイス１０とサブマウント基板６２との間のＣＴＥに非常に大きな不一致がある場合、
引張応力が能動デバイス１０の活性領域上に生じてもよい。温度プラトーは、一又は複数
の能動デバイス１０とサブマウント基板６２との間にＣＴＥ不一致がある場合、これらの
間に熱応力もまた生じさせる。したがって、能動デバイス１０（例えばレーザーダイオー
ドエミッタ）がサブマウント基板６２のダイヤモンド部分４上方（上部）に取り付けられ
、配列される際、動作中に能動デバイス１０によって生成された熱は、図１Ａ〜５に示す
Ｚ方向に沿って取り除かれるように、ダイヤモンド部分４内に素早く吸収される。能動デ
バイス１０から取り除かれた熱もまた、ダイヤモンド部分４において図１Ａ〜５に示すＹ
方向に向かって水平に素早く拡散し、その後、該熱は除去されるためにダイヤモンド部分
４の下部内にＺ方向に向かって吸収される。これにより、熱除去に利用可能なより多くの
領域（ダイヤモンド下）を効果的にもたらす。よって、能動デバイス１０の動作中の全体
の温度上昇は低くなる（低い温度プラトーを達成する）。これは、熱応力を最小限にし、
能動デバイス１０がより効率的に機能し、より長い寿命を有し、及び／又は、より高い電
力レベルで動作することを可能にするために非常に望ましい。同時に、生成された熱が金
属部分６よりも速くダイヤモンド部分４で除去されるという事実のため、温度プラトー上
の温度振動が実質的に減衰される。これにより、温度振動減衰を達成する、ゆえに、能動
デバイス１０又は能動デバイス１０のアレイにわたって熱応力振動が減衰されるために望
ましい。
一例では、一又は複数の能動デバイス１０とサブマウント基板６２との間の全体的なレ
ベルでのＣＴＥ一致は、一又は複数の能動デバイス１０が温度変動を経る際、サブマウン
ト基板６２への一又は複数の能動デバイス１０の取り付け中、及び／又は、動作中のいわ
ゆる「スマイル」問題を最小限にするか、回避する。例えば、ダイヤモンド部分１４の上
部に取り付けられた時に、個々の能動デバイス１０内の圧縮応力は、完全に除去されない
かもしれないが、このような圧縮応力は、最小にすることができ（小さい温度上昇又は小
さい温度プラトーのため）、局所領域に限定することができる。これにより、能動デバイ
ス１０のアレイを長寿命にすることができる。比較のため、能動デバイス１０のアレイが
ダイヤモンド片上、又は、銅、アルミニウム、銀若しくはこれらに対応する合金片上に設
置される場合、能動デバイス１０に加えられる圧縮又は引張応力は、直線的に増加する。
これにより、能動デバイス１０のアレイと片との間に層間剥離を引き起こす可能性がある
。
一例では、サブマウント基板６２上にレーザーダイオードバーを取り付けることができ
る。レーザーダイオードバーは、一例では、１０個のエミッタ及びレーザーダイオードの
ための活性材としてＧａＡｓを有する。一例では、レーザーダイオードバーは、能動デバ
イス１０の一次元のアレイ、例えば、サブマウント基板６２（図１Ａ〜５に示す）上でそ
の端部に沿って水平方向に取り付けられたレーザーダイオードを有していてもよく、サブ
マウント基板の上面に平行、すなわち、図１Ａ〜５のＹ方向に沿って発光する。個々のレ
ーザーダイオードエミッタの幅（Ｘ）は１００ミクロンとすることができる。前記アレイ
の繰り返しパターンのピッチは、２００ミクロンとすることができる。サブマウント基板
６２の単純な設計は、サブマウント基板６２の１０個のダイヤモンド部分４と１１個の金
属部分６（例えば、２０％の銅と８０％のタングステンとを含み、ＣＴＥが約７．７０ｐ
ｐｍ／ＫのＣｕ−Ｗ合金）との交互パターンを有していてもよく、金属部分６はサブマウ
ント基板６２の両端部を構成する。各ダイヤモンド部分４は、一つの能動デバイス１０の
中央部の下において一対の金属部分６の間に配置することができ、一例では、幅（Ｘ方向
）を６０ミクロンとすることができる。各金属部分６は、幅（Ｘ方向）を１４０ミクロン
とすることができ、主に能動デバイス１０の間に配置することができる。各２００ミクロ
ンのピッチにおいて、サブマウント基板６２のＣＴＥは約５．７５ｐｐｍ／Ｋと計算され
（上述の式を用いて）、δパラメーターが０．９９１であり、ＧａＡｓのＣＴＥ（５．８
ｐｐｍ／Ｋ）と非常に近い。ダイヤモンド部分４の幅を７０ミクロンに増やし、Ｃｕ−Ｗ
金属部分の幅を１３０ミクロンに減らすと、計算されたＣＴＥが約５．４２５ｐｐｍ／Ｋ
（上述の式を用いて計算される）で、δパラメーターが０．９３５であるサブマウント基
板６２が得られる。ダイヤモンド部分４の幅を４０ミクロンに減らし、Ｃｕ−Ｗ金属部分
６の幅を１６０ミクロンに増やすと、計算されたＣＴＥが約６．４ｐｐｍ／Ｋで、δパラ
メーターが１．１０であるサブマウント基板６２が得られる。一又は複数の能動デバイス
１０の一又は複数の材料とサブマウント基板６２の材料との間の全体的なＣＴＥの一致は
、「スマイル」問題の回避に役立つ。
本明細書に記載されたサブマウント基板６２を用いると、一又は複数の能動デバイス１０のＣＴＥ及びサブマウント基板６２の全体的なＣＴＥをほぼ一致させることができる。したがって、「スマイル」問題は、δ値が０．４〜２．０の場合に最小化することができ、又は、δ値が１の場合に回避することができる。加えて、温度上昇プラトー及び温度振動は、一又は複数のダイヤモンド部分４と一又は複数の金属部分６との交互パターンによって最小化することができ、この場合、特に、能動デバイス１０（レーザーダイオード等）がダイヤモンド部分４上（ダイヤモンド部分４上に中心が位置する）に接して直接取り付けられる際、各ダイヤモンド部分４が、金属部分６よりも速い吸熱及び拡散を容易にする。各ダイヤモンド部分４の幅は、温度プラトーを可能な限り平坦にするよう調整してもよい。これを達成する一つの方法は、端部（隣り合う金属部分６）に沿ってより狭いダイヤモンド部分４を有し、中央部（隣り合う金属部分６の中間）により広いダイヤモンド部分４を有することである。これにより、ダイヤモンド部分４の中央部と比較して、ダイヤモンド部分４の端部で冷却を遅くすることができる。
別の例では、サブマウント基板６２は、ＶＣＳＥＬ（面発光型半導体レーザー）アレイ
用の基板としてもよい。ＶＣＳＥＬ（面発光型半導体レーザー）アレイ用の基板は、例え
ば、２２５エミッタ（能動デバイス１０の１５×１５アレイ）及びこれらのレーザーダイ
オードのための活性材としてＧａＡｓを有する。この例では、ＶＣＳＥＬアレイは、サブ
マウント基板６２の上面に取り付けられたレーザーダイオードの二次元アレイであり、サ
ブマウント基板６の上面に垂直、すなわち、図１Ａ〜６に示すＺ方向に沿った光を放つ。
この例では、ＶＣＳＥＬは１５行（Ｘ方向）及び１５列（Ｙ方向）に配列され、各列の１
５個のＶＣＳＥＬは単一のダイヤモンド部分４の上方（例えば中心上）に配置される。各
レーザーダイオードは、直径１００ミクロンの発光面積を有すると仮定する。また、これ
らのエミッタの繰り返しパターンのピッチは、約２５０ミクロンであると仮定する。サブ
マウント基板６２の単純な設計例は、１５個のダイヤモンド部分４と１６個の金属部分６
（例えば、２０％の銅及び８０％のタングステンを含み、約７．７０×１０−６ｍ／ｍ‐
ＫのＣＴＥを有するＣｕ−Ｗ合金）との交互パターンを含むことができ、サブマウント基
板６２は、該サブマウント基板６２の両端部に金属部分６を有する。ダイヤモンド部分４
は、幅（図１Ａ〜５のＸ方向）を１００ミクロンとしてもよく、Ｃｕ−Ｗ部分は、幅（図
１Ａ〜５のＸ方向）を１５０ミクロンとしてもよい。各々のこのようなピッチに対して、
サブマウント基板６２の全体的なＣＴＥは約５．１０ｐｐｍ／Ｋと計算することができ（
上述の式を用いて）、δパラメーターが０．８８であり、ＧａＡｓのＣＴＥ（５．８ｐｐ
ｍ／Ｋ）とほぼ一致する。ダイヤモンド部分４の幅を７５ミクロンに減らし、一方で、Ｃ
ｕ−Ｗ部分の幅を１７５ミクロンに増やすことにより、全体的なＣＴＥが約５．７５ｐｐ
ｍ／Ｋで、δパラメーターが０．９９９であるサブマウント基板６２が得られる。ダイヤ
モンド部分４の幅を４０ミクロンに減らし、一方で、Ｃｕ−Ｗ部分の幅を２１０ミクロン
に増やすことにより、全体的なＣＴＥが約６．６６ｐｐｍ／Ｋで、δパラメーターが１．
１５であるサブマウント基板６２が得られる。
能動デバイス１０材料（ＧａＡｓからなるＶＣＳＥＬ等）のＣＴＥと、本明細書に記載
の一又は複数のサブマウント基板６２の例との間のＣＴＥを一致させることにより、一又
は複数の能動デバイス１０の物理的変形を回避することができる。一又は複数の能動デバ
イス１０の取り付けには、一般的に、一又は複数の能動デバイス１０を基板、例えばサブ
マウント基板６２に、高温、例えば２００〜４００℃ではんだ付けすることが含まれる。
サブマウント基板６２では、一又は複数の能動デバイス１０のＣＴＥとサブマウント基板
６２の全体的なＣＴＥとをほぼ一致させることができ、そして、δパラメーターが０．４
〜２．０の場合に一又は複数の能動デバイス１０の物理的形状変形を低減させることがで
き、又は、δパラメーターが１の場合に回避することができる。
加えて、各ダイヤモンド部分４が金属部分６よりも速く熱を吸収し、拡散することを可能にする場合、特に、各能動デバイス１０（レーザーダイオード等）が、例えば、ダイヤモンド部分４上（ダイヤモンド部分４上に中心が位置する）に直接取り付けることができるとすれば、三次元温度プラトー及び温度プラトー上の温度振動は、一又は複数のダイヤモンド部分４と一又は複数の金属部分６との交互パターンによって最小化することができる。各ダイヤモンド部分４の幅は、温度プラトーを可能な限り平坦にするよう調整してもよい。これを達成する一つの方法は、隣り合う金属部分６に沿った端部ではより狭いダイヤモンド部分４を有し、ダイヤモンド部分の中心ではより広いダイヤモンド部分４を有することであり、これにより中心部での冷却に比べて、端部での冷却を意図的に遅くする。
一例では、サブマウント基板６２が１５×１５の二次元ＶＣＳＥＬアレイに対して、１５個のダイヤモンド部分４（Ｘ方向）及び１６個の金属部分６（Ｙ方向）を有し、ＶＣＳＥＬアレイにおける各能動デバイス（レーザーダイオード）は、一つのダイヤモンド部分４上（ダイヤモンド部分４上に中心が位置する）に直接取り付けることができる。これにより、１５個のＶＣＳＥＬが単一のダイヤモンド部分４の上方に取り付けられる。これらのレーザーダイオードによって生成された熱は、ダイヤモンド部分４を介して素早く吸収又は拡散し、水冷経路を備える下層（図示せず）を通って取り除かれる。これにより、ＶＣＳＥＬがより低い温度、より高い出力（同じ温度で）又はその両方で動作することを可能にする。
様々な例の複合基板２の詳細を、図１Ａ〜６を参照して説明する。
図１Ａ〜Ｄを参照して、一例の複合基板２は、ダイヤモンドの部分、小片又は区分４と
金属からなる又は金属を含む部分、小片又は区分６との交互パターンを含む。一例では、
金属からなる又は金属を含む部分６は、各金属部分６の一方の側面が連結される金属から
なる又は金属を含むプレート８によって支えられていてもよい。本明細書において、「金
属」又は「金属を含む」とは、単一の金属又は二以上の金属から構成される金属合金を含
むことを意図する。
この例では、ダイヤモンド部分４と金属部分６との交互パターンを支えるための手段を
含む。この例では、金属プレート８及び金属部分６は、金属部分６の隣り合う対の間に溝
１２を備える同一の材料からなる一体部品の一部である。しかしながら、金属プレート８
及び金属部分６が一体の部品である本明細書の記載は、金属プレート８及び金属部分６が
別々の要素となり得ることが予想されるので、限定的に解釈されるべきではない。
この例では、金属部分６は一組の間隔を空けて配置された電気伝導体を備え、金属プレ
ート８は間隔を空けて配置された電気伝導体を支える手段を備え、及び、ダイヤモンド部
分４は一組の電気絶縁体を備え、電気伝導体６の対の各々の間で、電気絶縁体４の一つが
前記電気伝導体６の対と接触して配置される。
図１Ａに示す複合基板２の一例は、長さＸ、幅Ｙ及び高さＺを有する。ダイヤモンド部
分４、金属部分６及び金属プレート８は、図１Ａに示す完成した複合基板２を形成するた
めに一又は複数の能動デバイス１０を取り付けることが可能なサブマウント基板６２を構
成する。
各能動デバイス１０は、一つのダイヤモンド部分４の部分の上方、一又は複数の金属部
分６の部分の上方、又はその両方の上方に配置してもよい。例えば、各能動デバイス１０
は、底をなすダイヤモンド部分４の幅（Ｘ方向）以内の幅１２（Ｘ方向）を有することが
できる。別の例では、各能動デバイス１０は、能動デバイス１０が、図１Ａに示すように
、一つのダイヤモンド部分４の部分の上方及び一又は複数の金属部分６の部分の上方に配
置されるような幅を有していてもよい。より一般的には、各能動デバイス１０は、金属部
分６の一つと接触しないダイヤモンド部分４の一部、ダイヤモンド部分６の少なくとも一
つと接触しない金属部分６の一つの一部、又は、一又は複数のダイヤモンド部分４の一又
は複数の部位及び一又は複数の金属部分６の一又は複数の部位の両方のうち一つ又は両方
の上方に配置されていてもよい。図１Ａに示す複合基板の一例では、各能動デバイス１０
は、一つのダイヤモンド部分４の部分の上方及び隣り合う金属部分６の部分の上方に配置
される。しかしながら、図１Ａに示す各能動デバイス１０がダイヤモンド部分４及び金属
部分６が合わさった上に配置されるという特定の方法は、限定的な意味に解釈されるべき
ではない。
一例では、各能動デバイス１０は、ＰＮ接合を有し得る半導体装置であってもよい。各
能動デバイス１０は、動作中に熱を発生してもよい。本明細書で記載するＰＮ接合を有す
る各能動デバイス１０は、各能動デバイス１０が動作中に熱を発生する一又は複数の受動
素子を含むか、代替的に含んでいてもよいと予想されるので、限定的な意味に解釈される
べきではない。
一例では、各ダイヤモンド部分４はあらかじめ形成され、隣り合う金属部分６の対と底
をなす金属プレート８部分との間に画定された溝１２の一つに挿入される。別の例では、
従来技術で知られているようにして、ダイヤモンド部分４のすべては、各溝１２で、溝１
２を画定する金属部分６の対上及び金属プレート８の底をなす部分上に直接成長させても
よい。一例では、ダイヤモンド部分４のすべては、化学気相成長（ＣＶＤ）によって溝１
２内に同時に堆積させてもよい。
一例では、各能動デバイス１０は、図１Ａに示すＹ方向にＬＥＤライトを出す側面発光
レーザーダイオード、又は、図１Ａに示すＺ方向にレーザー光を出す垂直キャビティ面発
光レーザー（ＶＣＳＥＬ）であってもよい。
ダイヤモンド部分４が溝１２に挿入される別々の部品として形成される一例では、各ダ
イヤモンド部分４を金属部分６及び前記溝１２を画定する金属プレート８の底をなす部分
に結合させるために、接着剤１４（図１Ｂ）を利用してもよい。別の例では、各ダイヤモ
ンド部分４は、対応する溝１２に摩擦嵌合させてもよい。
一例では、各能動デバイス１０は、ダイヤモンド部分４及び金属部分６から構成される
サブマウント基板６２の表面上に、層１６、例えば、接着剤層、例えば導電性接着剤等を
介して結合されていてもよい。層１６がもっぱら接着剤層として使用される場合、電気信
号は、前記能動デバイス１０上の接点１８−１及び１８−２を介して、各能動デバイス１
０に提供されてもよい。多くの能動デバイス１０が単一の片として提供される一例（図１
Ａ）では、各デバイス１０上の接点１８−１及び１８−２は、共通の伝導線２０−１及び
２０−２に接続してもよい。伝導線２０−１及び２０−２は、それぞれ、伝導体２２−１
及び２２−２を介して外部電源（図示せず）から、図１Ａに示すように接点１８−１と１
８−２との単一の組合せを介して各能動デバイス１０へ電気信号を提供するように利用し
てもよい。
図１Ｃ及び図１Ｄを参照した別の例では、伝導体２２−１及び２２−２を、図１Ａに示
すようにサブマウント基板６２上に取り付けた能動デバイス１０の表面（上面）に露出し
た接点１８−１及び１８−２並びに線２０−１及び２０−２に接続する代わりに、伝導体
２２−１及び２２−２を、サブマウント基板６２上に形成された層１６の接点２４−１及
び２４−２に連結させてもよい。この例では、層１６は、能動デバイス１０が取り付けら
れた絶縁性材料から構成されていてもよい。伝導線２６−１及び２６−２は、それぞれ、
接点２４−１及び２４−２から接点２８−１及び２８−２に電気的に連結されていてもよ
い。次に、接点２８−１及び２８−２は、従来技術で知られているように、単一の能動デ
バイス１０の表面上、又は、能動デバイスアレイ、例えばフリップチップ実装用のボール
グリッドアレイ等の少なくとも一つの能動デバイス１０の表面上で、接点３０−１及び３
０−２に連結されていてもよい。線３２−１及び３２−２は、図１Ｄに示す能動デバイス
アレイの他の能動デバイス１０上の接点と同様に、接点３０−１及び３０−２に連結して
もよい。
外部電気信号を各能動デバイス１０に連結するための本明細書に記載された特定の方法
は、外部信号を図１Ａに示すサブマウント基板６２上に配置された一又は複数の能動デバ
イス１０に連結するための任意の適した及び／又は望ましい手段が使用されてもよいと予
想されるので、限定的な意味に解釈されるべきではない。
図２を参照して、また引き続き図１Ａ〜１Ｄを参照して、複合基板２の別の例は、以下
を除いて図１Ａ〜１Ｄに示す複合基板２の一例と同様である。図２に示す複合基板２の一
例では、金属プレート８（図１Ａ及び１Ｂ）は省略され、金属バック又はシャフト３４（
図２）で置き換えられる。一例では、金属バック３４及び金属部分６は、同一材料で形成
される一体部品であってもよい。しかしながら、金属バック３４及び金属部分６は、別々
の要素であってもよく、同一又は異なる材料で形成されていてもよいと予想されるので、
これは限定的な意味に解釈されるべきではない。この例では、ダイヤモンド部分４、金属
部分６及び金属バック３４は、サブマウント基板６２を構成し、このサブマウント基板６
２への能動デバイス１０の追加は、この例の複合基板２を構成する。
この例では、金属部分６は、一組の間隔を空けて配置された電気伝導体を構成し、金属
バック３４は、間隔を空けて配置された電気伝導体を支える手段を含み、ダイヤモンド部
分４は一組の電気絶縁体を含む。
金属プレート８（図１Ａ）の省略及び金属バック３４（図２）の追加を除いて、図２に
示す複合基板の一例は、図１Ａ〜１Ｄに示す複合基板２の一例と同様である。したがって
、図２に示す複合基板２の一例のさらなる詳細は、説明が長くなることを避けるため本明
細書では説明しない。
さらに、本明細書で記載されるサブマウント基板６２の必要に応じた一例に一又は複数
の能動デバイス１０を取り付ける必要に応じた方法、及び、伝導体２２−１及び２２−２
を一又は複数の能動デバイス１０の接点１８−１、１８−２又は３０−１、３０−２に連
結する必要に応じた方法に関する詳細は、図２以降では示さず、説明が長くなることを避
けるため以下では説明しない。
図３を参照して、また引き続き図１Ａ〜１Ｄを参照して、図３に示す複合基板２の別の
一例は、以下の例外を除き図１Ａ〜１Ｄに示す複合基板２の一例と類似である。図３に示
す複合基板２の一例では、金属プレート８は、図１Ａに示すダイヤモンド部分４下ではな
くダイヤモンド部分４上に配置され、一又は複数の能動デバイス１０は、層１６を介して
金属プレート８の上面（図３に示す）に取り付けられる。この例では、ダイヤモンド部分
４、金属部分６及び金属プレート８は、サブマウント基板６２を構成する。この例では、
金属部分６は一組の間隔を空けて配置された電気伝導体を含み、金属プレートは間隔を空
けて配置された電気伝導体を支える手段を含み、ダイヤモンド部分４は一組の電気絶縁体
を含む。これらの変更以外、図１Ａ及び３に示す複合基板２は同一である。
図４を参照して、また引き続き図２を参照して、図４に示す複合基板２の一例は、以下
の例外を除き図２に示す複合基板２の一例と類似である。図４に示す複合基板２は、図２
に示す複合基板２の一部ではないダイヤモンドプレート３６を備える。ダイヤモンドプレ
ート３６及びダイヤモンド部分４は、一体部品であってもよい。しかしながら、これは限
定的な意味に解釈されるべきではない。一例では、ダイヤモンド部分４及びダイヤモンド
プレート３６は、あらかじめ製造された一体部品として形成されていてもよく、一体部品
として製造された金属部分６と金属バック３４とが結合された一体部品として形成されて
いてもよい。別の例では、金属部分６及び金属バック３４は一体部品として製造され、隣
り合う金属部分６の間の空間がダイヤモンドで満たされるまで、ダイヤモンド部分４は隣
り合う金属部分６の対の間でダイヤモンドの堆積によって成長し（例えばＣＶＤによって
）、その際、ダイヤモンドプレート３６の成長は、引き続き行ったダイヤモンドの堆積に
よって生じる。ダイヤモンド部分４及びダイヤモンドプレート３６の成長中に、ダイヤモ
ンド材料は、一又は複数の能動デバイス１０が配置される反対側の、金属バック３４及び
金属部分６を含む一体部品の一側面から、ＣＶＤによって堆積すると理解されるべきであ
る。その後、ダイヤモンド部分４及びダイヤモンドプレート３６がいったん堆積されると
、この例では、ダイヤモンド部分４、ダイヤモンドプレート３６、金属部分６及び金属バ
ック３４を備えたサブマウント基板６２をひっくり返して、図４に示す完成した複合基板
２を形成するためにダイヤモンドプレート３６と反対側のサブマウント基板６２の側面上
に、一又は複数の能動デバイス１０を取り付けてもよい。
この例では、金属部分６は一組の間隔を空けて配置された電気伝導体を含み、金属バッ
ク３４は間隔を空けて配置された電気伝導体を支える手段を含み、ダイヤモンド部分４は
一組の電気絶縁体を含む。図４に示すダイヤモンドプレート３６の追加以外、図２及び４
に示す複合基板２は同一である。ダイヤモンドプレートは、電気絶縁体も含む。
図５を参照して、複合基板２の別の一例は、以下の例外を除いて図４に示す複合基板２
の一例と類似する。図５に示す複合基板２の一例は、図３に示す金属プレート８のように
、能動デバイス１０とダイヤモンド部分４との間に金属プレート８を含み、さらに、金属
部分６及び金属バック３４を含む。図５に示す複合基板２の一例におけるダイヤモンドプ
レート３６は、図４に示す複合基板２の一例におけるダイヤモンドプレート３６と同一の
方法で成長する。
この例では、ダイヤモンド部分４、金属部分６、金属バック３４、ダイヤモンドプレー
ト３６及び金属プレート８は、能動デバイス１０が複合基板２を形成するために取り付け
られ得るサブマウント基板６２を構成する。この例では、金属部分６は一組の間隔を空け
て配置された電気伝導体を含み、金属プレート８及び金属バック３４は間隔を空けて配置
された電気伝導体を支える手段を含み、ダイヤモンド部分４は一組の電気絶縁体を含む。
さらに、ダイヤモンドプレート３６は、電気絶縁体も含む。
図１Ａ〜５に示す各複合基板２では、各ダイヤモンド部分４は、隣り合う金属部分６の
対の間で、必要に応じて適切な及び／又は望ましい方法、例えばＣＶＤによって、成長さ
せてもよい。必要に応じて、ダイヤモンド部分６がいったん成長すると、ダイヤモンド成
長は、ダイヤモンドプレート３６（図４及び５）を形成するまで続いてもよい。あるいは
、ダイヤモンド部分４及び該当する場合にはダイヤモンドプレート３６は、別々の又は一
体の部品としてあらかじめ形成されていてもよく、各ダイヤモンド部分４は、適切な接着
材１４（図１Ｂに示す）又は摩擦嵌合によって、金属部分６の対の間に挿入して固定され
ていてもよい。
図６を参照して、複合基板２の別の例は、金属プレート又は層３８上に配置された一又
は複数の能動デバイス１０を備え、金属プレート又は層３８は、ダイヤモンドプレート又
は層４０上に配置されている。上述の層１６と同様の層１６は、一又は複数の能動デバイ
ス１０と金属プレート又は層３８との間の界面として用いてもよい。一例では、層１６は
接着剤層であってもよい。別の例では、層１６は、一又は複数の能動デバイス１０が固定
される誘電層であってもよく、図１Ａ〜１Ｄに関連して説明した方法で、前記能動デバイ
ス１０の接点を外部電気信号源に連結するための接点及び／線を含んでいてもよい。この
例では、ダイヤモンドプレート４０及び金属プレート３８は、サブマウント基板６２を構
成する。サブマウント基板６２へは、複合基板２を形成するために、能動デバイス１０が
取り付けられていてもよい。この例では、ダイヤモンドプレート４０は、あらかじめ形成
されていてもよく、金属プレート３８に連結（接着）されていてもよく、又は、必要に応
じて適切な又は望ましい方法、例えばＣＶＤで金属プレート３８上に成長させられていて
もよい。
図７を参照して、マイクロ波プラズマＣＶＤシステム４２の一例は、図１Ａ〜６に示す
各実施形態のサブマウント基板６２のダイヤモンド（４，３６及び／又は４０）をＭＰＣ
ＶＤ成長させるために用いてもよいことが示される。ＣＶＤシステム４２の使用中、反応
ガス４４の混合物、例えば水素及びメタンを、マイクロ波プラズマＣＶＤ反応器４６内へ
流してもよく、反応ガス４４の流速は、マスフローコントローラー４８によって調整して
もよい。排気ガス５０はＣＶＤ反応器４６の外、一般的には真空ポンプ５２へ流す。マイ
クロ波エネルギーは、マグネトロン５４によって生成され、石英窓５６を通ってＣＶＤ反
応器４６へ導入されてもよい。ＣＶＤ反応器４６内では、ガス４４の水素分子を水素フリ
ーラジカルに、同様に、ガス４４のメタン分子をメチルフリーラジカル、メチレンフリー
ラジカル、メチンフリーラジカル、及び、二又はそれ以上の炭素原子を有する第二又は第
三のフリーラジカルにラジカル化するプラズマ５８に、マイクロ波エネルギーが変換され
る。ＣＶＤ反応器４６の底部に、金属基板上にダイヤモンド４をＣＶＤ成長させるために
該金属基板を支える基板ホルダー又はサポート６０を置く。一例では、この金属基板は、
金属部分６、及び、金属プレート８及び／又は金属バック３４の一方又は両方を含んでい
てもよい。別の例では、この金属基板は金属プレート３８を含んでいてもよい。
プラズマ５８がオンの間、炭素原子を含むラジカル化されたフリーラジカルが、金属基
板の表面に衝突する。これにより、炭素が固定され、サブマウント基板６２が形成される
ために金属基板上へダイヤモンドが形成する。サブマウント基板６２へは、完成した複合
基板２を形成するために、上述のように能動デバイス１０が取り付けられてもよい。
任意の光高温計６４は、ダイヤモンド堆積中、金属基板上でのダイヤモンド成長の温度
を監視するために利用されてもよい。ＣＶＤシステム４２を利用したマイクロ波プラズマ
ＣＶＤによるダイヤモンド成長は、当該技術分野において周知であり、本明細書ではこれ
以上記載しない。
例１：溝付き銅−タングステン上のＰＣ ＶＰダイヤモンド成長
直径１４０ｍｍの金属タングステンの一片を、ＣＶＤ反応器４６内で基板ホルダーとし
て使用した。銅−タングステン合金（公称２０％の銅及び８０％のタングステン）の一片
は、Ｘ×Ｙ×Ｚ寸法が８ｍｍ×６ｍｍ×０．４ｍｍであり、基板ホルダー６０上に配置さ
れる。基板ホルダー６０上に配置する前に、Ｃｕ−Ｗ合金のこの一片の表面は、ニッケル
層及び金層とともにめっきされ、深さ（Ｚ方向）１００ミクロン、幅（Ｘ方向）５００ミ
クロンの５本のトレンチ又は溝１２が、Ｙ方向に沿って６ｍｍ、機械加工された。Ｃｕ−
Ｗ合金のこの片は、ダイヤモンド成長のためＣＶＤ反応器４６内に配置する前に、硝酸で
３０分間エッチングし、続いてイオン交換水で洗い流し、エタノールで超音波洗浄した。
Ｃｕ−Ｗ合金のこの片をＣＶＤ反応器４６内の基板ホルダー６０上に配置して、１８５０
ｍＬ／ｍｉｎの水素及び１３．７ｍＬ／ｍｉｎのメタンの混合ガスをＣＶＤ反応器４６内
へ流した。プラズマ開始後、プラズマ５８のサイズが基板ホルダー６０の表面全体を覆う
ように、マイクロ波出力及びＣＶＤ反応器４６内の圧力を調整した。溝付きの一片のＣｕ
−Ｗ合金上に６６時間ダイヤモンド成長させ、それによってサブマウント基板６２の一例
を形成した後、反応を停止した。
この成長例では、ダイヤモンドが、Ｃｕ−Ｗ合金の表面上にうまく堆積することが観察
された。より具体的には、ダイヤモンドが、トレンチ又は溝１２内、及び、隣り合う溝１
２の間の溝付きＣｕ−Ｗ合金片の表面上に適合して堆積していることが観察された。ダイ
ヤモンド粒子は、溝付きＣｕ−Ｗ合金片の表面上よりも溝内で大きく見えた。トレンチ又
は溝１２内のダイヤモンドの厚さは、１２５ミクロンであることが観察され、隣り合う溝
１２の間の溝付きＣｕ−Ｗ合金片の表面上のダイヤモンドの厚さは、約１００ミクロンで
あることが観察された。
この例のサブマウント基板６２における１００ミクロンの厚さのダイヤモンド部分の上
面は、図１Ａに示すサブマウント基板６２に類似する一例のサブマウント基板６２を製造
するために、必要に応じてラッピングされ、必要に応じて研磨されていてもよい。この例
のサブマウント基板６２の金属からなる又は金属を含むプレート部分は、同様に又は代替
的に、所望の程度まで、必要に応じてラッピングされ、又は、必要に応じて研磨されてい
てもよい。
例２：平らなＣｕ−Ｗ上のＰＣＶＤダイヤモンド成長
直径１４０ｍｍの金属を含むタングステンの一片を、ＣＶＤ反応器４６内の基板ホルダ
ーとして使用した。Ｘ×Ｙ×Ｚ寸法が８ｍｍ×６ｍｍ×０．４ｍｍのＣｕ−Ｗ合金（公称
２０％の銅及び８０％のタングステン）の一片を、基板ホルダー６０上に配置した。Ｃｕ
−Ｗ合金のこの片の上面は平坦で、すなわち、ニッケル及び又は金でメッキされず、Ｃｕ
−Ｗ合金のこの片に溝は機械加工されなかった。Ｃｕ−Ｗ合金のこの片は、ダイヤモンド
成長のためＣＶＤ反応器４６内に配置する前に、硝酸で３０分間エッチングし、続いてイ
オン交換水で洗い流し、エタノールで超音波洗浄した。Ｃｕ−Ｗ合金のこの片をＣＶＤ反
応器４６内の基板ホルダー６０上に配置して、２８００ｍＬ／ｍｉｎの水素及び２０．７
２ｍＬ／ｍｉｎのメタンの混合ガスをＣＶＤ反応器４６内へ流した。プラズマ開始後、プ
ラズマ５８のサイズが基板ホルダー６０の表面全体を覆うように、マイクロ波出力及びＣ
ＶＤ反応器４６内の圧力を調整した。４３時間ダイヤモンド成長させた後、反応を停止し
、ダイヤモンドが、Ｃｕ−Ｗ合金のこの片の表面上にうまく堆積することが観察された。
アズグロウン（成長したままの）ダイヤモンドのＳＥＭ画像は、頂部が正方形の形態を有
するダイヤモンド結晶を示し、これは［１００］方位であり、ダイヤモンドの厚さが２０
０ミクロンとなり得る。
この例は、添付の図面を参照して説明されている。上述の例を読み理解すると、設計変
更及び部分変更は他のものにも行われる。したがって、上述の例は、限定的な開示として
解釈されるべきではない。

Claims (20)

  1. 複合基板であって、
    一組の幅方向に間隔を空けて配置された電気伝導体と、
    前記幅方向に間隔を空けて配置された電気伝導体を支える手段と、
    一組の電気絶縁体であって、前記幅方向に間隔を空けて配置された電気伝導体の対のそれぞれの間で、前記電気絶縁体の一つが前記電気伝導体の対と接触して配置され、一対の前記幅方向に間隔を空けて配置された電気伝導体の間に配置された各電気絶縁体が、前記幅方向に対して交差する長さ方向に長く延びた片の形状を有し、前記複合基板の平面が、前記一組の前記幅方向に間隔を空けて配置された電気伝導体の間にそれぞれ配置された複数の電気絶縁体によって画定される、一組の電気絶縁体と、
    前記平面に取り付けられた複数のレーザーダイオードを含むレーザーダイオードバーであって、前記レーザーダイオードのそれぞれは、前記電気絶縁体の一つの上に中心が位置し、前記電気伝導体のそれぞれは、前記レーザーダイオードバーにおけるレーザーダイオードの対の間に配置される、レーザーダイオードバーとを備えた複合基板。
  2. 前記レーザーダイオードバーが、前記平面の端部に沿って配置される、請求項１に記載の複合基板。
  3. 前記レーザーダイオードバーの複数の前記レーザダイオードが、前記平面と平行に発光するように構成される、請求項１に記載の複合基板。
  4. 前記幅方向に間隔を空けて配置された電気伝導体を支える手段が、前記平面と前記レーザーダイオードバーとの間に配置される、請求項１に記載の複合基板。
  5. 前記複合基板の熱膨張係数（ＣＴＥ）と前記レーザーダイオードバーのＣＴＥとの比が、０．４〜２である、請求項１に記載の複合基板。
  6. 各電気絶縁体がダイヤモンドからなる、請求項１に記載の複合基板。
  7. 各電気伝導体が金属又は金属合金からなる、請求項１に記載の複合基板。
  8. 各電気伝導体が銅−タングステン（Ｃｕ−Ｗ）合金からなる、請求項７に記載の複合基板。
  9. 前記幅方向に間隔を空けて配置された電気伝導体を支える手段は、各電気伝導体の一つの端部が連結したシャフト若しくはバック、又は、各電気伝導体の一つの側面が連結したプレートのうち一つを含む、請求項１に記載の複合基板。
  10. 前記幅方向に間隔を空けて配置された電気伝導体及び前記幅方向に間隔を空けて配置された電気伝導体を支える手段が、同じ材料で形成された一体部品である、請求項９に記載の複合基板。
  11. 各電気絶縁体が、前記電気絶縁体と接触した前記電気伝導体の対上に直接成長し、前記電気絶縁体と接触した前記電気伝導体の対に結合し、又は、前記電気伝導体の対に直接接触する、請求項１に記載の複合基板。
  12. 前記電気絶縁体と接触した前記電気伝導体の対上に直接成長する各電気絶縁体を、化学気相成長（ＣＶＤ）によって成長させた、請求項１１に記載の複合基板。
  13. 前記電気絶縁体と接触した前記電気伝導体の対に結合した各電気絶縁体が、接着剤を介して結合される、請求項１１に記載の複合基板。
  14. 前記レーザーダイオードバーと、前記平面との間に、誘電材料をさらに備える、請求項２に記載の複合基板。
  15. 前記誘電材料上に、前記レーザーダイオードバーの接点へ及び／又は接点から電気信号を伝達するように構成された少なくとも一つの前記電気伝導体をさらに備える、請求項１４に記載の複合基板。
  16. 前記電気伝導体のそれぞれが、１２×１０-6ｍ／ｍ‐Ｋ未満の熱膨張係数（ＣＴＥ）を有する、請求項１に記載の複合基板。
  17. 前記レーザーダイオードバーが、レーザーダイオードの一次元のアレイを含む、請求項１に記載の複合基板。
  18. 前記一組の幅方向に間隔を空けて配置された電気伝導体が、前記一組の電気絶縁体における電気絶縁体よりも少なくとも一つ多い電気伝導体を備える、請求項１に記載の複合基板。
  19. 複合基板であって、
    一組の幅方向に間隔を空けて配置された電気伝導体と、
    前記幅方向に間隔を空けて配置された電気伝導体を支える手段と、
    一組の電気絶縁体であって、前記幅方向に間隔を空けて配置された電気伝導体の対のそれぞれの間で、前記電気絶縁体の一つが前記電気伝導体の対と接触して配置され、一対の幅方向に間隔を空けて配置された電気伝導体の間に配置された各電気絶縁体が、前記幅方向に対して交差する長さ方向に長く延びた片の形状を有し、前記複合基板の平面が、前記一組の幅方向に間隔を空けて配置された電気伝導体の間にそれぞれ配置された複数の電気絶縁体によって画定される、一組の電気絶縁体と、
    前記平面に取り付けられた複数の能動デバイスを含む半導体材料のバーであって、前記能動デバイスのそれぞれは、前記電気絶縁体の一つの上に中心が位置し、前記電気伝導体のそれぞれは、前記半導体材料のバーにおける能動デバイスの対の間に配置される、半導体材料のバーとを備えた複合基板。
  20. 前記能動デバイスが、レーザーダイオードを備える、請求項１９に記載の複合基板。
JP2019203312A 2015-02-05 2019-11-08 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板 Active JP6934503B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562112296P 2015-02-05 2015-02-05
US62/112,296 2015-02-05
US15/011,805 2016-02-01
US15/011,805 US9812375B2 (en) 2015-02-05 2016-02-01 Composite substrate with alternating pattern of diamond and metal or metal alloy
JP2017539610A JP6688802B2 (ja) 2015-02-05 2016-02-03 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017539610A Division JP6688802B2 (ja) 2015-02-05 2016-02-03 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板

Publications (2)

Publication Number Publication Date
JP2020053686A JP2020053686A (ja) 2020-04-02
JP6934503B2 true JP6934503B2 (ja) 2021-09-15

Family

ID=56564628

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017539610A Active JP6688802B2 (ja) 2015-02-05 2016-02-03 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板
JP2019203312A Active JP6934503B2 (ja) 2015-02-05 2019-11-08 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017539610A Active JP6688802B2 (ja) 2015-02-05 2016-02-03 ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板

Country Status (7)

Country Link
US (1) US9812375B2 (ja)
JP (2) JP6688802B2 (ja)
CN (1) CN107534019B (ja)
DE (1) DE112016000634B4 (ja)
GB (1) GB2550731B (ja)
TW (1) TWI667754B (ja)
WO (1) WO2016126787A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804063B2 (en) * 2016-09-15 2020-10-13 Baker Hughes, A Ge Company, Llc Multi-layer X-ray source fabrication
GB201701173D0 (en) 2017-01-24 2017-03-08 Element Six Tech Ltd Synthetic diamond plates
CN107086208A (zh) * 2017-05-16 2017-08-22 北京汉能薄膜发电技术有限公司 一种具有旁路作用的二极管条带
JP6636996B2 (ja) * 2017-07-11 2020-01-29 ファナック株式会社 Ｌｄモジュール冷却装置及びレーザ装置
WO2019041311A1 (zh) * 2017-09-01 2019-03-07 深圳前海小有技术有限公司 复合衬底及其制备方法以及包括该复合衬底的半导体器件
US10230212B1 (en) * 2017-12-22 2019-03-12 Cisco Technology, Inc. Method and apparatus to prevent laser kink failures
CN108258091B (zh) * 2018-01-06 2020-02-21 苏州达亚电子有限公司 一种发光二极管波长控制方法
US10943895B2 (en) * 2019-01-14 2021-03-09 Xerox Corporation Method of fabricating a plurality of linear arrays with submicron y-axis alignment
CN110223918B (zh) * 2019-04-23 2021-01-15 西安电子科技大学 一种孔径式复合衬底氮化镓器件及其制备方法
US11025032B2 (en) * 2019-06-11 2021-06-01 Trumpf Photonics, Inc. Double sided cooling of laser diode
US20200395731A1 (en) * 2019-06-11 2020-12-17 Trumpf Photonics Inc. Insulated Laser Coolers

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146450U (ja) * 1989-05-16 1990-12-12
JP2863678B2 (ja) * 1992-09-28 1999-03-03 三菱電機株式会社 半導体レーザ装置及びその製造方法
US5324987A (en) * 1993-04-14 1994-06-28 General Electric Company Electronic apparatus with improved thermal expansion match
JPH07176820A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体レーザ装置
JPH07321258A (ja) * 1994-05-24 1995-12-08 Fujitsu Ltd 半導体装置
US5494753A (en) * 1994-06-20 1996-02-27 General Electric Company Articles having thermal conductors of graphite
JPH1051065A (ja) * 1996-08-02 1998-02-20 Matsushita Electron Corp 半導体レーザ装置
US6365973B1 (en) * 1999-12-07 2002-04-02 Intel Corporation Filled solder
US6818817B2 (en) 2000-09-18 2004-11-16 Chris Macris Heat dissipating silicon-on-insulator structures
US6489634B1 (en) * 2001-08-22 2002-12-03 The Boeing Company Microelectronic device structure utilizing a diamond inlay in a package flange
DE10245930A1 (de) * 2002-09-30 2004-04-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Bauelement-Modul
US20080248596A1 (en) 2007-04-04 2008-10-09 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having at least one capacitor therein
KR100839518B1 (ko) * 2007-01-26 2008-06-19 신한다이아몬드공업 주식회사 다이아몬드 공구 및 그 제조방법
US7791188B2 (en) * 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US20100208431A1 (en) * 2008-10-09 2010-08-19 Dugas Matthew P Patterned Composite Structures and Methods of Making the Same
US20110024767A1 (en) * 2009-07-30 2011-02-03 Chien Min Sung Semiconductor Substrates, Devices and Associated Methods
CN103221180A (zh) * 2010-09-21 2013-07-24 铼钻科技股份有限公司 具有基本平坦颗粒尖端的超研磨工具及其相关方法
TW201219131A (en) * 2010-11-04 2012-05-16 Ritedia Corp comprising multiple stacked and bonded composite bodies each of which is formed by using a metal substrate to enclose a single layer of planar arrangement of diamond particles
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
TW201240034A (en) * 2011-03-17 2012-10-01 Enlight Corp Thermal conductive composite substrate with heat sink function and method of manufacturing the same
JP2013211303A (ja) * 2012-03-30 2013-10-10 Ushio Inc 半導体レーザ装置
TW201342423A (zh) * 2012-04-13 2013-10-16 Nation Chiao Tung University 散熱基板與其製作方法
US9786584B2 (en) * 2012-09-04 2017-10-10 Infineon Technologies Ag Lateral element isolation device
KR101983142B1 (ko) 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
US20160003563A1 (en) * 2014-06-22 2016-01-07 Thermal Management Solutions, LLC d/b/a SANTIER Composite Structure of Tungsten Copper and Molybdenum Copper with Embedded Diamond for Higher Thermal Conductivity
US9601327B2 (en) * 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods

Also Published As

Publication number Publication date
WO2016126787A1 (en) 2016-08-11
GB2550731A (en) 2017-11-29
TWI667754B (zh) 2019-08-01
CN107534019A (zh) 2018-01-02
DE112016000634B4 (de) 2020-10-01
JP2020053686A (ja) 2020-04-02
GB201712085D0 (en) 2017-09-13
US9812375B2 (en) 2017-11-07
JP6688802B2 (ja) 2020-04-28
TW201640630A (zh) 2016-11-16
GB2550731B (en) 2021-01-20
US20160233142A1 (en) 2016-08-11
DE112016000634T5 (de) 2017-11-02
JP2018510499A (ja) 2018-04-12
CN107534019B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
JP6934503B2 (ja) ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板
US6919525B2 (en) Thermal management components
JP3445393B2 (ja) ヒートシンクした電子部品の作成方法及びその電子部品
US6361857B1 (en) Heatsink and fabrication method thereof
KR960006208B1 (ko) 열 방사 콤포넌트, 및 그것을 갖는 반도체 장치와 반도체 레이저
US8890312B2 (en) Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use
US20050006754A1 (en) Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
US20080041560A1 (en) Diamond heat sink
JPH11346031A (ja) ダイオ―ドレ―ザ―素子及びその製造方法
JPH0629623A (ja) モノリシックレーザーダイオードアレイ及びその製造方法
KR20120135910A (ko) 가열 장치 및 어닐링 장치
JP2019532497A (ja) カーボンナノチューブを利用した高出力レーザパッケージング
JP2007311682A (ja) 半導体装置
JP3528375B2 (ja) 基板およびこれを用いた放熱基板、半導体装置、素子搭載装置
CN110729629A (zh) 基于石墨烯膜的半导体激光器封装结构及其制备方法
JPH09260539A (ja) サブマウント装置および半導体装置ならびにそれらの製造方法
TW201133945A (en) Diamond LED devices and associated methods
JP3528376B2 (ja) 基板の製造方法
CN114171659B (zh) 具有高出光效率的深紫外薄膜led及其制备方法
JP2006344764A (ja) 放熱基板及びその製造方法
CN112350144B (zh) 一种高功率vcsel阵列芯片倒装焊封装结构及制备方法
Lorenzen et al. Packaging and microcooling of high power diode laser bars
JPH069188B2 (ja) 化合物半導体基板
Malshe et al. Diamond heat spreaders and thermal management
JP2007123659A (ja) 面発光半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6934503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150