JP6931506B2 - 電源供給装置及び負荷に電源を供給する方法 - Google Patents

Description

本発明は、電子又は電気装置に関するものとして、より詳細には、電源供給装置及び負荷に電源を供給する方法に関する。

生活又は産業現場で使われる様々な電子又は電気装置は電源を必要とする。電子又は電気装置の目的、特性、又は使用環境に従って、電子又は電気装置は互いに異なる形態の電源を必要とする。電子又は電気装置の中で特に誘導結合型プラズマ（ＩＣＰ、Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）装置は、高い電力及び高い周波数を有する交流電源を必要とする。

誘導結合型プラズマ装置に電源を供給する電源供給装置は、インバータをターンオン又はターンオフすることによって、誘導結合型プラズマ装置に供給される電源を制御する。電源供給装置で発生するノイズ又はストレスを防止し、そして誘導結合型プラズマ装置に対する電源供給を効率的にするために、電源供給装置の電源供給方式を制御する必要がある。

また、誘導結合型プラズマ装置の動作を精密に制御するために、誘導結合型プラズマ装置に供給される電力量又は電流量が制御されなければならない。誘導結合型プラズマ装置に供給される電力量又は電流量を調整するための様々な方法が研究されてきた。しかし、大体の方法は、電源供給装置の複雑度や体積又は価格を増加させる。又は、電源供給装置に高周波スイッチングノイズを誘発し、若しくはストレスを印加して、電源供給装置の誤作動を誘発して信頼度を下げ、寿命を大きく減少させる。したがって、複雑度を増さず、ノイズ及びストレスを誘発しない電源供給装置及び電源を供給する方法に対する研究が求められている。

本発明の目的は、複雑度を増加せず、ノイズ及びストレスを誘発しない向上した性能の電源供給装置及び電源を供給する方法を提供することにある。また、本発明の目的は、出力電圧と出力電流の位相差を自動的に補償する電源供給装置及び電源を供給する方法を提供することにある。

本発明の実施例による電源供給装置は、直流電源を交流電源に変換するインバータと、前記交流電源を負荷に供給するインピーダンス整合回路と、及び、前記インピーダンス整合回路及び前記負荷に出力される出力電圧と出力電流の遅延時間を検出し、そして前記検出された遅延時間に応じて前記出力電圧の周波数を調整するように構成される制御器と、を含む。

実施例において、前記検出された遅延時間が第１時間より小さければ、前記制御器は前記出力電圧の周波数を増加させる。

実施例において、前記検出された遅延時間が前記第２時間より大きければ、前記制御器は前記出力電圧の周波数を減少させる。

実施例において、前記検出された遅延時間が前記第２時間以下及び前記第１時間以上であれば、前記制御器は前記出力電圧の周波数を維持する。

実施例において、前記制御器は、前記出力電圧と前記出力電流から検出された遅延時間の平均を計算し、前記平均が第１時間より小さければ、前記出力電圧の周波数を増加させる。

実施例において、前記制御器は、ｋ個（ｋは正の整数）の検出された遅延時間を保存し、前記ｋ個の検出された遅延時間の前記平均を計算する。

実施例において、前記平均を計算し、そして前記計算された平均によって前記出力電圧の周波数を調整した後に、前記制御器は次のｋ個の検出された遅延時間を保存し、そして前記次のｋ個の検出された遅延時間の前記平均を計算する。

実施例において、前記制御器は前記ｋを調整する。

実施例において、前記制御器は、前記出力電圧と前記出力電流から検出された遅延時間の中で第１時間より小さい遅延時間が大勢的（ｄｏｍｉｎａｎｔ）であれば、前記出力電圧の周波数を増加させる。

実施例において、前記第１時間より小さい遅延時間の数が前記検出された遅延時間の数の１／３以上であれば、前記制御器は前記第１時間より小さい遅延時間が大勢的であると判断する。

実施例において、前記制御器は、ｋ個（ｋは正の整数）の検出された遅延時間を保存し、そして前記保存されたｋ個の遅延時間の中で大勢的な遅延時間を判断する。

実施例において、前記制御器はｉ個（ｉはｋより小さい正の整数）の連続的な遅延時間が前記第１時間より小さければ、大勢的な遅延時間を判断せず、前記出力電圧の周波数を増加させる。

実施例において、前記電源供給装置は、前記インバータと前記負荷と間の配線に誘導結合され、前記負荷に供給される出力電流と同一の位相の電流を有する第１信号を出力する変圧器と、及び、前記変圧器の出力信号から前記出力電流の位相を表す第２信号を検出し、前記第２信号を前記制御器に出力する比較器と、をさらに含む。

実施例において、前記インバータは、電源ノードと第１出力ノードとの間に並列連結された第１トランジスタ及び第１ダイオードと、前記第１出力ノードと接地ノードとの間に並列連結された第２トランジスタ及び第２ダイオードと、前記接地ノードと第２出力ノードとの間に並列連結された第３トランジスタ及び第３ダイオードと、及び、前記電源ノードと前記第２出力ノードとの間に並列連結された第４トランジスタ及び第４ダイオードと、を含み、前記第１出力ノード及び前記第２出力ノードは、前記インピーダンス整合回路と連結され、前記制御器は、前記第１ないし第４トランジスタのゲートの電圧をそれぞれ制御する。

実施例において、前記制御器は、前記第１トランジスタに供給されるスイッチング信号と、前記第２信号の位相差によって前記出力電圧の周波数を調整する。

実施例において、前記インバータは、前記第１出力ノードと前記第２出力ノードとの間に連結されるインダクタをさらに含む。

実施例において、前記制御器は、前記インバータが前記交流電源を出力するパワーリング（ｐｏｗｅｒｉｎｇ）区間及び前記インバータが前記交流電源を出力しないフリーホイーリング（ｆｒｅｅｗｈｅｅｌｉｎｇ）区間の配置を調整して、前記インバータが前記インピーダンス整合回路を通して前記負荷に供給する単位時間当たりの電力量を調整するようにさらに構成される。

実施例において、前記制御器は、遅延時間が連続的に同じ特性を表す時に、前記同じ特性によって前記出力電圧の周波数を調整する。

本発明の実施例による負荷に電源を供給する方法は、負荷に出力される出力電圧と出力電流の遅延時間を検出する段階と、及び、前記検出された遅延時間に応じて前記出力電圧の周波数を調整する段階と、を含む。

実施例において、前記遅延時間が予め決められた範囲内に属するまで、前記検出する段階及び前記調整する段階は繰り返される。

実施例において、前記遅延時間は、遅延時間の平均を含む。

実施例において、前記出力電圧の周波数を調整する段階は、遅延時間を保存する段階と、前記保存された遅延時間の中で第１時間より小さい遅延時間の個数を第１カウントでカウントする段階と、前記保存された遅延時間の中で第２時間より小さい遅延時間の個数を第２カウントでカウントする段階と、前記第１時間以上であり、前記第２時間以下である遅延時間の個数を第３カウントでカウントする段階と、及び、前記第１ないし第３カウントの中で大勢的なカウントに応じて前記出力電圧の周波数を調整する段階と、を含む。

実施例において、前記出力電圧の周波数を調整する段階は、遅延時間が連続的に同じ特性を示す時に、前記同じ特性に従って前記出力電圧の周波数を調整する段階を含む。

実施例において、目標電力量を受信する段階と、負荷に供給される単位時間当たりの電力量と前記目標電力量を比較する段階と、比較結果によって、前記目標電力量と前記単位時間当たりの電力量が等しくなるように、前記負荷に前記交流電源を供給するパワーリング（ｐｏｗｅｒｉｎｇ）区間及び前記負荷に前記交流電源を供給しないフリーホイーリング（ｆｒｅｅｗｈｅｅｌｉｎｇ）区間を調整する段階と、及び、前記調整されたパワーリング区間及びフリーホイーリング区間に従って前記負荷に電源を供給する段階と、をさらに含む。

本発明によると、電源供給装置のインバータに供給されるスイッチング信号のパターンを調整することによって、負荷に供給される電力量又は電流量が調整される。したがって、複雑度を増加させず、ノイズ及びストレスを誘発しない向上した性能の電源供給装置及び電源を供給する方法が提供される。又は、本発明によると、出力電圧と出力電流の位相差によって前記出力電圧の周波数を調整され、位相差が調整される。したがって、出力電圧と出力電流の位相差を自動的に補償する電源供給装置及び電源を供給する方法が提供される。

本発明の実施例による電源供給システムを示すブロック図である。 本発明の実施例によるインバータ、インピーダンス整合回路、そして負荷をさらに詳細に示す。 制御器が第１ないし第４スイッチング信号を制御する例を示す。 第１ないし第４スイッチング信号にデッドタイムが追加される例を示す。 出力電圧の周波数と負荷の共振周波数が一致する時に時間の流れによる出力電圧及び出力電流の波形の例を示す。 出力電圧の周波数が負荷の共振周波数より低い時に時間の流れによる出力電圧及び出力電流の波形の例を示す。 図６の波形に従って出力電圧がハイレベルからローレベルに遷移する時のインバータの動作状態を示す。 出力電圧の周波数が負荷の共振周波数より高い時に時間の流れによる出力電圧及び出力電流の波形の例を示す。 図８の波形に従って出力電圧がハイレベルからローレベルに遷移する時のインバータの動作状態を示す。 本発明の応用例による電源供給システムを示すブロック図である。 図１０の制御器の例を示すブロック図である。 出力電流からフィルタリングされた電流及び位相情報が検出される例を示す。 第１スイッチング信号と出力電圧の位相の例を示す。 電源供給装置が出力電圧の周波数を調整する方法の例を示す。 電源供給装置が出力電圧の周波数を調整する方法のもう１つの例を示す。 電源供給装置が出力電圧の周波数を調整する方法のもう１つの例を示す。 電源供給装置が出力電圧の周波数を調整する方法のもう１つの応用例を示す。 本発明の応用例によるインバータ、インピーダンス整合回路、そして負荷を示す。 時間の経過に伴う出力電流とインダクタ電流の変化を示す。 直流電圧変換によって電力を制御する方法を示す。 位相変換によって電力を制御する方法を示す。 パルス幅変調に従って第１ないし第４スイッチング信号、そして出力電圧が調整される例を示す。 パルス幅変調によって電力に制御される方法の例を示す。 本発明の実施例による電力供給方法を示す。 出力電圧がフリーホイーリング区間を有する時にインダクタ電流の変化を示す。 出力電圧がフリーホイーリング区間を有する時にインダクタ電流の変化のもう一つの例を示す。 出力電圧がフリーホイーリング区間を有する時にインダクタ電流の変化のもう一つの例を示す。 本発明のもう1つの実施例によるハーフブリッジ回路を含む電源供給システムを示すブロック図である。

以下、本発明が属する技術分野において通常の知識を有する者が本発明の技術的思想を容易に実施し得る程度に詳細に説明するために、本発明の実施例を添付図面を参照して説明する。

図１は、本発明の実施例による電源供給システム１００を示すブロック図である。図１に示すように、電源供給システム１００は交流電源１１０、電源供給装置１２０、そして負荷１４０を含む。交流電源１１０は通常の家庭又は産業現場で使用される６０Ｈｚの電源である。負荷１４０は家庭又は産業現場で使用される電気又は電子装置である。例えば、負荷１４０は誘導結合プラズマ（ＩＣＰ、Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）装置である。

電源供給装置１２０は第１交流電源を第２交流電源に変換して負荷１４０に供給する。例えば、第２交流電源は数百ｋＨｚないし数十ＭＨｚの周波数及び数ｋＷ以上の電力を有する。電源供給装置１２０は整流器１２１、キャパシタ１２２、インバータ１２３、インピーダンス整合回路１３０、そして制御器１２５を含む。

整流器１２１は交流電源１１０の出力を直流電源に変換する。例えば、整流器１２１は直流電源を接地ノードＧＮＤと電源ノードＶＰとの間に供給する。キャパシタ１２２は電源ノードＶＰと接地ノードＧＮＤとの間に連結される。キャパシタ１２２は電源ノードＶＰに伝達される交流成分を接地ノードＧＮＤに放電する。

インバータ１２３は電源ノードＶＰ及び接地ノードＧＮＤから直流電源を受信する。インバータ１２３は制御器１２５からスイッチング信号ＳＷを受信する。インバータ１２３はスイッチング信号ＳＷに応答して直流電源を第２交流電源に変換する。第２交流電源はインピーダンス整合回路１３０を通して負荷１４０に供給される。インピーダンス整合回路１３０は負荷１４０のインピーダンスに対する整合を提供する。

制御器１２５はインバータ１２３にスイッチング信号ＳＷを伝達する。制御器１２５はインバータ１２３が直流電源を第２交流電源に変換するようにスイッチング信号ＳＷを制御する。また、制御器１２５はインバータ１２３から負荷１４０に供給される電力量（例えば、単位時間当たりの電力量）を調整するようにスイッチング信号ＳＷを制御する。例えば、制御器１２５は、本発明の実施例によってインバータ１２３がパワーリング（ｐｏｗｅｒｉｎｇ）区間及びフリーホイーリング（ｆｒｅｅｗｈｅｅｌｉｎｇ）区間を通して電力を供給するようにスイッチング信号ＳＷを制御する。パワーリング区間及びフリーホイーリング区間は、以下でより詳細に説明する。

図２は、本発明の実施例によるインバータ１２３、インピーダンス整合回路１３０、そして負荷１４０をさらに詳細に示す。図１及び図２に示すように、インバータ１２３は第１ないし第４トランジスタＴＲ１〜ＴＲ４、そして第１ないし第４ダイオードＤ１〜Ｄ４を含む。

第１及び第２トランジスタＴＲ１、ＴＲ２は電源ノードＶＰと接地ノードＧＮＤとの間に直列連結される。第１ダイオードＤ１は第１トランジスタＴＲ１と並列連結され、第２ダイオードＤ２は第２トランジスタＴＲ２と並列連結される。第３及び第４トランジスタＴＲ３、ＴＲ４は接地ノードＧＮＤと電源ノードＶＰとの間に直列連結される。第３ダイオードＤ３は第３トランジスタＴＲ３と並列連結され、第４ダイオードＤ４は第４トランジスタＴＲ４と並列連結される。例示的に、第１ないし第４ダイオードＤ１〜Ｄ４はボディダイオード又はショットキダイオードである。

第１ないし第４トランジスタＴＲ１〜ＴＲ４のゲートにそれぞれ第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４が伝達される。すなわち、第１ないし第４トランジスタＴＲ１〜ＴＲ４はそれぞれ第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４に応答して動作する。第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４は、図１に図示されたスイッチング信号ＳＷに対応する。

第１及び第２トランジスタＴＲ１、ＴＲ２の間のノードと第３及び第４トランジスタＴＲ３、ＴＲ４の間のノードは、出力ノードである。出力ノードはインピーダンス整合回路１３０及び負荷１４０に出力電圧ＶＯを伝達する。出力ノードはインピーダンス整合回路１３０及び負荷１４０に出力電流ＩＯを伝達する。

例示的に、インピーダンス整合回路１３０はキャパシタＣを含む。しかし、インピーダンス整合回路１３０の内部構成は、キャパシタ１つに限定されない。例示的に、負荷１４０は誘導結合プラズマＩＣＰ装置である。負荷１４０はインダクタＬｐｌａ及び抵抗Ｒｐｌａとしてモデリングされる。キャパシタＣ、インダクタＬｐｌａ及び抵抗Ｒｐｌａは、インバータ１２３の出力ノードの間に直列連結される。

図３は、制御器１２５が第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を制御する例を示す。図３で、横軸は時間Ｔを表し、縦軸は第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４及び出力電圧を表し、縦軸の単位は電圧Ｖである。図１ないし図３に示すように、第１及び第３スイッチング信号ＳＷ１、ＳＷ３が１つの対で制御され、第２及び第４スイッチング信号ＳＷ２、ＳＷ４が１つの対で制御される。

第１スイッチング信号ＳＷ１がハイレベルを有する時、第３スイッチング信号ＳＷ３もハイレベルを有する。第１スイッチング信号ＳＷ１がローレベルを有する時、第３スイッチング信号ＳＷ３もローレベルを有する。同様に、第２スイッチング信号ＳＷ２がハイレベルを有する時、第４スイッチング信号ＳＷ４もハイレベルを有する。第２スイッチング信号ＳＷ２がローレベルを有する時、第４スイッチング信号ＳＷ４もローレベルを有する。

第１及び第３スイッチング信号ＳＷ１、ＳＷ３と第２及び第４スイッチング信号ＳＷ２、ＳＷ４は、相補的に制御される。例えば、第１及び第３スイッチング信号ＳＷ１、ＳＷ３がハイレベルを有する時、第２及び第４スイッチング信号ＳＷ２、ＳＷ４はローレベルを有する。第１及び第３スイッチング信号ＳＷ１、ＳＷ３がローレベルを有する時、第２及び第４スイッチング信号ＳＷ２、ＳＷ４はハイレベルを有する。

特定のスイッチング信号がハイレベルを有する時、特定のスイッチング信号が伝達されるトランジスタはターンオンされる。特定のスイッチング信号がローレベルを有する時、特定のスイッチング信号が伝達されるトランジスタはターンオフされる。

第１及び第３トランジスタＴＲ１、ＴＲ３がターンオンされ、第２及び第４トランジスタＴＲ２、ＴＲ４がターンオフされる時、第１トランジスタＴＲ１は電源ノードＶＰの電圧を伝達し、第３トランジスタＴＲ３は接地ノードＧＮＤの電圧を伝達する。したがって、出力電圧ＶＯは正の値を有し、出力電流ＩＯは正の値を有する。すなわち、出力電流は、図２に図示された方向に流れる。

第１及び第３トランジスタＴＲ１、ＴＲ３がターンオフされ、第２及び第４トランジスタＴＲ２、ＴＲ４がターンオンされる時、第２トランジスタＴＲ２は接地ノードＧＮＤの電圧を伝達し、第４トランジスタＴＲ４は電源ノードＶＰの電圧を伝達する。したがって、出力電圧ＶＯは負の値を有し、出力電流ＩＯは負の値を有する。すなわち、出力電流は、図２に図示された方向の逆方向に流れる。

図４は、第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４にデッドタイムＤＴが追加される例を示す。図４で、横軸は時間Ｔを表し、縦軸は第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４及び出力電圧ＶＯを表し、縦軸の単位は電圧Ｖである。

図３と比較すると、第１及び第３スイッチング信号ＳＷ１、ＳＷ３がハイレベルからローレベルに遷移する時点と第２及び第４スイッチング信号ＳＷ２、ＳＷ４がローレベルからハイレベルに遷移する時点との間にデッドタイムＤＴが存在する。同様に、第１及び第３スイッチング信号ＳＷ１、ＳＷ３がローレベルからハイレベルに遷移する時点と第２及び第４スイッチング信号ＳＷ２、ＳＷ４がハイレベルからローレベルに遷移する時点との間にデッドタイムＤＴが存在する。

デッドタイムＤＴ中に第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４はいずれもローレベルを有する。すなわち、第１ないし第４トランジスタＴＲ１〜ＴＲ４がターンオフされる。デッドタイムＤＴは電源ノードＶＰと接地ノードＧＮＤがショートされることを防止する。デッドタイムＤＴ中に、出力電圧ＶＯはデッドタイムＤＴ以前の電圧及び電流、第１ないし第４トランジスタＴＲ１〜ＴＲ４の動作タイミングによって決められるレベルを有する。

以下で、説明が複雑になることを回避するために、デッドタイムＤＴが本発明の技術的思想を説明するために必要な場合でなければ、デッドタイムＤＴを省略して第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４及び出力電圧ＶＯが図示される。デッドタイムＤＴが明示的に図示又は言及されなくても、デッドタイムＤＴが存在しないことを意図するものとは解析されない。

図５は、出力電圧ＶＯの周波数ｆｓｗと負荷１４０の共振周波数ｆ０が一致する時に時間Ｔの流れによる出力電圧ＶＯ及び出力電流ＩＯの波形の例を示す。図１、図２及び図５に示すように、出力電圧ＶＯの周波数ｆｓｗと負荷１４０の周波数ｆ０が一致する時、出力電圧ＶＯと出力電流ＩＯの位相が一致する。

例示的に、負荷１４０の共振周波数ｆ０は、負荷１４０のインダクタＬｐｌａ及びインピーダンス整合回路１３０のキャパシタＣによって決定される。負荷１４０の共振周波数ｆ０は数式１によって決定される。

［数式１］

図６は、出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より低い時に時間Ｔの流れによる出力電圧ＶＯ及び出力電流ＩＯの波形の例を示す。図１、図２及び図５に示すように、出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より低い時に、出力電圧ＶＯの位相は出力電流ＩＯの位相より遅れる。

図７は、図６の波形によって出力電圧ＶＯがハイレベルからローレベルに遷移する時のインバータ１２３の動作状態を示す。図４、図６及び図７に示すように、出力電圧ＶＯがハイレベルからローレベルに遷移する時、デッドタイムＤＴが存在する。デッドタイムＤＴ中に、第１ないし第４トランジスタＴＲ１〜ＴＲ４はターンオフされる。

出力電流ＩＯは、負荷１４０及びインピーダンス整合回路１３０からインバータ１２３に向けて流れる。出力電流ＩＯの方向によって、第２及び第４ダイオードＤ２、Ｄ４は電流を通過させず、第１及び第３ダイオードＤ１、Ｄ３は電流を通過させる。すなわち、出力電圧ＶＯの位相が出力電流ＩＯの位相より遅れる時、デッドタイムＤＴ中に負荷１４０及びインピーダンス整合回路１３０からインバータ１２３に向けて出力電流ＩＯが流れる。

出力電流ＩＯが流れることによって、無駄な電力消費が発生する。また、出力電流ＩＯが流れることによって、インバータ１２３の出力電圧ＶＯは電源ノードＶＰと接地ノードＧＮＤとの間の電圧差を維持する。出力電圧ＶＯは、第２及び第４トランジスタＴＲ２、ＴＲ４それぞれの両端に印加される。

デッドタイムＤＴが終了される時、第２及び第４トランジスタＴＲ２、ＴＲ４それぞれの両端に高電圧（例えば、出力電圧ＶＯ）が印加された状態で第２及び第４トランジスタＴＲ２、ＴＲ４がターンオンされる。これは、第２及び第４トランジスタＴＲ２、ＴＲ４に不要なストレスとして適用され、第２及び第４トランジスタＴＲ２、ＴＲ４を劣化させる。

インバータ１２３の第１ないし第４トランジスタＴＲ１〜ＴＲ４の対称的な配置によって、同一の現象が第１及び第３トランジスタＴＲ１、ＴＲ３で発生する。例えば、出力電圧ＶＯがローレベルからハイレベルに遷移する時のデッドタイムＤＴ中に、無駄な電力消費が発生し、第１及び第３トランジスタＴＲ１、ＴＲ３にストレスが発生する。

図８は出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より高い時に時間Ｔの流れによる出力電圧ＶＯ及び出力電流ＩＯの波形の例を示す。図１、図２及び図８に示すように、出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より高い時、出力電圧ＶＯの位相は出力電流ＩＯの位相より進む。

図９は、図８の波形に従って出力電圧ＶＯがハイレベルからローレベルに遷移する時のインバータ１２３の動作状態を示す。図４、図８及び図９に示すように、出力電圧ＶＯがハイレベルからローレベルに遷移する時、デッドタイムＤＴが存在する。デッドタイムＤＴ中に、第１ないし第４トランジスタＴＲ１〜ＴＲ４はターンオフされる。

出力電流ＩＯは正の値を有するので、出力電流ＩＯはインバータ１２３からインピーダンス整合回路１３０及び負荷１４０に向けて流れる。出力電流ＩＯの方向によって、出力電流ＩＯは第１ないし第４ダイオードＤ１〜Ｄ４を通して流れない。代わりに、出力電流ＩＯは第１及び第３トランジスタＴＲ１、ＴＲ３の寄生キャパシタ（図示せず）を通して流れる。

出力電流ＩＯが流れることによって、第１及び第３トランジスタＴＲ１、ＴＲ３それぞれの両端電圧は電源ノードＶＰと接地ノードＧＮＤの電圧の差だけ増加する。出力電流ＩＯが流れる時に、第１及び第３トランジスタＴＲ１、ＴＲ３の寄生キャパシタ（図示せず）及び配線の寄生インダクタ（図示せず）によって共振（例えば、寄生共振）が発生する。寄生共振は、出力電流ＩＯの大きさが大きいほど共に大きくなり、ノイズの原因となる。

また、第１及び第３トランジスタＴＲ１、ＴＲ３を通して出力電流が流れているうちに、デッドタイムＤＴで第１及び第３トランジスタＴＲ１、ＴＲ３がターンオフされる。これは第１及び第３トランジスタＴＲ１、ＴＲ３にストレスとして作用する。第１ないし第４トランジスタＴＲ１〜ＴＲ４の対称的配置によって、出力電圧ＶＯがローレベルからハイレベルに遷移する時に同一のノイズ及びストレスが第２及び第４トランジスタＴＲ２、ＴＲ４で発生する。

上述のように、出力電圧ＶＯの周波数ｆｓｗと負荷１４０の共振周波数ｆ０が異なると、第１ないし第４トランジスタＴＲ１〜ＴＲ４にストレスが印加され、又は無駄な電力消費が発生する。したがって、電力供給装置１２０の信頼性を改善し、性能を向上させるために、出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０と類似して制御されなければならない。

具体的に、出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より微小に高い（例えば、略０.１ないし１０％）ものが好まれる。出力電圧ＶＯの周波数ｆｓｗが負荷１４０の共振周波数ｆ０より微小に高ければ、図８のデッドタイムＤＴ状態で出力電流ＩＯの瞬間的な大きさが微小な正の値（例えば、最大値の０．１％〜１０％）を有する。

図８及び図９を参照して説明した状況で、第１及び第３トランジスタＴＲ１、ＴＲ３は微小な電流が流れる状態でターンオフされるので、第１及び第３トランジスタＴＲ１、ＴＲ３に印加されるストレスは無視される。デッドタイムＤＴ中に、出力電流ＩＯが流れることによって第１及び第３トランジスタＴＲ１、ＴＲ３それぞれの両端電圧は、電源ノードＶＰと接地ノードＧＮＤの電圧差に該当するほど上昇する。

デッドタイムＤＴ中に、出力電流ＩＯが流れることによって第２及び第４トランジスタＴＲ２、ＴＲ４それぞれの両端電圧は０Ｖ（又はそれに類似した低電圧）に減少する。すなわち、デッドタイムＤＴが終了され、第２及び第４トランジスタＴＲ２、ＴＲ４がターンオンされる時、第２及び第４トランジスタＴＲ２、ＴＲ４それぞれの両端電圧が０Ｖであるので、第２及び第４トランジスタＴＲ２、ＴＲ４に印加されるストレスが無視される。

このように、出力電圧ＶＯの位相が出力電流ＩＯの位相より微小に進むように（例えば、０．１％〜１０％）制御すれば、トランジスタがＺＶＺＣＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ ｎｅａｒｌｙ Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｓｗｉｔｃｈｉｎｇ）と呼ばれる好ましいスイッチング動作を行う。ＺＶＺＣＳによると、インバータ１２３の第１ないし第４トランジスタＴＲ１〜ＴＲ４が安定的に制御される。本発明の実施例による制御器１２５は、ＺＶＺＣＳに従って第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を制御する。

ＺＶＺＣＤを行うために、電源供給装置１２０の動作周波数が負荷１４０の共振周波数と一致しなければならない。負荷１４０の共振周波数は、負荷１４０の物理的特性によって決定される。したがって、動作周波数と共振周波数を一致させるために、電源供給装置１２０は、動作周波数を解かり、動作周波数を共振周波数に一致させる機能を行う必要がある。

図１０は、本発明の応用例による電源供給システム２００を示すブロック図である。図１０に示すように、電源供給システム２００は、交流電源２１０、電源供給装置２２０、そして負荷２４０を含む。電源供給装置２２０は、整流器２２１、キャパシタ２２２、インバータ２２３、制御器２２５、変圧器２２６、フィルタ２２７、そして比較器２２８を含む。

整流器２２１、キャパシタ２２２、インバータ２２３、そしてインピーダンス整合回路２３０は、図１を参照して説明されたものと同一の構造を有し、同一の方法で動作する。したがって、整流器２２１、キャパシタ２２２、インバータ２２３、インピーダンス整合回路２３０に対する重複する説明は省略される。

図２及び図１０に示すように、変圧器２２６は、インピーダンス整合回路２３０とインバータ２２３との間の配線に誘導結合（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ）される。変圧器２２６は、インピーダンス整合回路２３０に供給される信号（例えば、第１信号）と類似した信号（例えば、第２信号）を生成し、フィルタ２２７に出力する。第１信号の電圧は出力電圧ＶＯであり、第１信号の電流は出力電流ＩＯである。

第２信号の電圧は、出力電圧ＶＯから誘導結合によって決定されるレベルを有する。第２信号の電流は出力電流ＩＯから誘導結合によって決定される量を有する。第２信号の電流の位相は、出力電流ＩＯの位相と同一であるか、又は予め決められた位相差（例えば、１８０度）を有する。

フィルタ２２７は、変圧器２２６から出力される第２信号に対して高域通過フィルタリング、又は低域拒否フィルタリングを行う。例えば、フィルタ２２７は第２信号の直流成分を除去する。フィルタ２２７は、フィルタリングされた電流ＩＦを比較器２２８に出力する。

比較器２２８は、フィルタされた電流ＩＦから位相情報ＣＩを検出する。位相情報ＣＩは、出力電流ＩＯの位相に対する情報を含む。位相情報ＣＩは、制御器２２５に伝達される。制御器２２５は、スイッチング信号ＳＷのうち少なくとも１つと位相情報ＣＩを用いて出力電圧ＶＯと出力電流ＩＯの位相差（又は遅延時間）を検出する。

制御器２２５は、検出された位相差（又は遅延時間）に基づいて出力電圧ＶＯの周波数ｆｓｗを調整する。出力電圧ＶＯの周波数ｆｓｗが調整されれば、図５ないし図９を参照して説明されたように、出力電圧ＶＯと出力電流ＩＯの位相差が調整される。制御器２２５は、出力電圧ＶＯと出力電流ＩＯの位相が同一になるように（又は遅延時間が存在しないように）又は位相差（又は遅延時間）が予め定められた範囲内に属するように、出力電圧ＶＯの周波数ｆｓｗを調整する。

図１１は、図１０の制御器２２５の例を示すブロック図である。図２、図１０及び図１１に示すように、制御器２２５はＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）発生器２２５ａ、位相検出器２２５ｂ、そして周波数調整器２２５ｃを含む。ＰＷＭ発生器２２５ａは、第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を制御する。例えば、ＰＷＭ発生器２２５ａは、第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数、デッドタイム、フリーホイーリング区間などを制御する。

位相検出器２２５ｂは、第１スイッチング信号ＳＷ１を受信し、そして位相情報ＣＩを受信する。位相検出器２２５ｂは、第１スイッチング信号ＳＷ１と位相情報ＣＩから遅延時間ＰＩ又は位相差を識別する。遅延時間ＰＩは、周波数調整器２２５ｃに伝達される。周波数調整器２２５ｃは、制御信号ＣＴＲＬを通してＰＷＭ発生器２２５ａを制御する。

例えば、周波数調整器２２５ｃは、遅延時間ＰＩに応答して第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を予め決められた単位ほど増加又は減少し、或いは維持するように制御信号ＣＴＲＬを制御する。周波数調整器２２５ｃは、予め決められたルックアップテーブルを参照して、遅延時間ＰＩに対応するほど、スイッチング信号ＳＷ１〜ＳＷ４の周波数を増加又は減少し、維持するように制御信号ＣＴＲＬを制御する。

例えば、周波数調整器２２５ｃは、予め決められた関数を用いて遅延時間ＰＩに対応する周波数調整量を計算する演算器（図示せず）を含む。周波数調整器２２５ｃは、演算器の演算結果によって第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を増加又は減少し、或いは維持するように制御信号ＣＴＲＬを制御する。

図１２は、出力電流ＩＯからフィルタされた電流ＩＦ及び位相情報ＣＩが検出される例を示す。図１２で、横軸は時間Ｔを表し、縦軸はそれぞれ出力電流ＩＯ、フィルタされた電流ＩＦ、そして位相情報ＣＩを表す。図２、図１０、図１１及び図１２に示すように、フィルタされた電流ＩＦは出力電流ＩＯと同一の位相を有する。フィルタリングされた電流ＩＦと出力電流ＩＯとの間に遅延時間がない。

位相情報ＣＩは、フィルタリングされた電流ＩＦを比較器２２８が比較した結果である。フィルタリングされた電流ＩＦが正の値を有する時に、位相情報ＣＩはハイレベルを有する。フィルタリングされた電流ＩＦが負の値を有する時に、位相情報ＣＩはローレベルを有する。したがって、位相情報ＣＩは、フィルタリングされた電流ＩＦで位相に対する情報のみを検出した結果である。

図１３は、第１スイッチング信号ＳＷ１と出力電圧ＶＯの位相の例を示す。図２、図１０、図１１及び図１３に示すように、第１スイッチング信号ＳＷ１がハイレベルを有する時、出力電圧ＶＯはハイレベルを有する。第２スイッチング信号ＳＷ２がハイレベル（例えば、接地レベル）を有する時、出力電圧ＶＯはローレベル（例えば、負の電圧）を有する。

すなわち、第１スイッチング信号ＳＷ１の位相と出力電圧ＶＯの位相は一致する。したがって、出力電圧ＶＯの位相を検出する必要なく、第１スイッチング信号ＳＷ１の位相が出力電圧ＶＯの位相として使用される。例示的に、第３スイッチング信号ＳＷ３は、第１スイッチング信号ＳＷ１と同一に使用される。したがって、第１スイッチング信号ＳＷ１の代わりに第３スイッチング信号ＳＷ３が使用される。

図１４は電源供給装置２２０が出力電圧ＶＯの周波数を調整する方法の例を示す。図２、図１０、図１１及び図１４に示すように、Ｓ１１０段階で、制御器２２５は、出力電圧ＶＯに対する出力電流ＩＯの遅延時間ＰＩを検出する。例えば、位相検出器２２５ｂは、第１スイッチング信号ＳＷ１と位相情報ＣＩを比較することによって、遅延時間ＰＩを検出する。

Ｓ１２０段階で、制御器２２５は、遅延時間ＰＩが第１時間Ｔ１より小さいかを判断する。例えば、第１時間Ｔ１は−５ｎｓである。遅延時間ＰＩが第１時間Ｔ１より小さければ、出力電流ＩＯが出力電圧ＶＯに対して負の遅延を有する。すなわち、出力電流ＩＯの位相が出力電圧ＶＯの位相より進む。

Ｓ１３０段階で、周波数調整器２２５ｃは、第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を増加させる。第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数が増加することによって出力電圧ＶＯの周波数が増加する。出力電圧ＶＯの周波数が増加すると、図８を参照して説明されたように出力電流ＩＯが現位相から遅延される。したがって、遅延時間ＰＩが増加する。その後、制御器２２５はＳ１６０段階を行う。

遅延時間ＰＩが第１時間Ｔ１より小さくなければ、Ｓ１４０段階で、制御器２２５は、遅延時間ＰＩが第２時間Ｔ２より大きいかを判別する。例えば、第２時間Ｔ２は１５ｎｓである。遅延時間ＰＩが第２時間Ｔ２より大きければ、出力電流ＩＯが出力電圧ＶＯに対して正の遅延を有する。すなわち、出力電流ＩＯの位相が出力電圧ＶＯの位相より遅れる。

Ｓ１５０段階で、周波数調整器２２５ｃは、第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を減少させる。第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数が減少することによって出力電圧ＶＯの周波数が減少する。出力電圧ＶＯの周波数が減少すると、図６を参照して説明されたように出力電流ＩＯが現位相から進むようになる。したがって、遅延時間ＰＩが減少する。その後、制御器２２５はＳ１６０段階を行う。

Ｓ１６０段階で、制御器２２５は、遅延時間ＰＩが第１時間Ｔ１以上であり、第２時間Ｔ２以下であるかを判断する。例えば、制御器２２５は、遅延時間ＰＩが第１及び第２時間Ｔ１、Ｔ２によって決められた範囲内に属するかを判断する。遅延時間ＰＩが決められた範囲に属すると、制御器２２５は周波数調整（又は位相調整）を終了する。遅延時間ＰＩが決められた範囲に属しないと、制御器２２５はＳ１１０段階を再び行う。

例示的に、負荷２４０の共振周波数が環境の変化によって変わる電力供給システム２００である場合、制御器２２５は周波数調整を終了する代わりに、Ｓ１１０段階へ戻って周波数モニタリングを持続する。

図１５は、電源供給装置２２０が出力電圧ＶＯの周波数を調整する方法のもう一つの例を示す。図２、図１０、図１１及び図１５に示すように、Ｓ２１０段階で、制御器２２５は出力電圧ＶＯに対する出力電流ＩＯの遅延時間ＰＩの平均を計算する。

例えば、位相検出器２２５ｂは連続的に検出されるｋ個（ｋは正の整数）の遅延時間を保存する。ｋ個の遅延時間が保存されると、位相検出器２２５ｂは遅延時間の平均を計算する。例示的に、制御器２２５は環境変化が検出された時に、外部装置の要請に従って又はユーザの要請に従って、Ｋの値を調整する。もう１つの例として、ｋの値は変更されない固定された値である。

遅延時間の平均が計算されると、位相検出器２２５ｂは遅延時間の平均を遅延時間ＰＩに出力する。遅延時間ＰＩを出力した後、位相検出器２２５ｂは保存された遅延時間をリセット（例えば、削除）する。その後、位相検出器２２５ｂは、次の平均を計算するために、ｋ個の遅延時間の収集を始める。

Ｓ２２０段階で、制御器２２５は遅延時間ＰＩが第１時間Ｔ１より小さいかを判断する。遅延時間ＰＩが第１時間Ｔ１より小さければ、Ｓ２３０段階で、周波数調整器２２５ｃは第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を増加させる。第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数が増加することによって出力電圧ＶＯの周波数が増加する。

遅延時間ＰＩが第１時間Ｔ１より小さくなければ、Ｓ２４０段階で、制御器２２５は遅延時間ＰＩが第２時間Ｔ２より大きいかを判別する。遅延時間ＰＩが第２時間Ｔ２より大きければ、Ｓ２５０段階で、周波数調整器２２５ｃは第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数を減少させる。第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４の周波数が減少することによって出力電圧ＶＯの周波数が減少する。

Ｓ２６０段階で、制御器２２５は遅延時間ＰＩが第１時間Ｔ１以上であり、第２時間Ｔ２以下であるかを判断する。例えば、制御器２２５は遅延時間ＰＩが第１及び第２時間Ｔ１、Ｔ２によって決められた範囲内に属するかを判断する。遅延時間ＰＩが決められた範囲に属すると、制御器２２５は周波数調整（又は位相調整）を終了する。遅延時間ＰＩが決められた範囲に属しないと、制御器２２５はＳ２１０段階を再び行う。

図１６は、電源供給装置２２０が出力電圧ＶＯの周波数を調整する方法のもう１つの例を示す。図２、図１０、図１１及び図１６に示すように、Ｓ３１０段階で、制御器２２５は出力電圧ＶＯに対する出力電流ＩＯの遅延時間ＰＩを検出する。Ｓ３２０段階で、制御器２２５は遅延時間ＰＩが第１時間Ｔ１より小さいかを判断する。遅延時間ＰＩが第１時間Ｔ１より小さければ、Ｓ３３０段階で、位相検出器２２５ｂは第１カウントを増加させる。その後、制御器２２５はＳ３７０段階を行う。

遅延時間ＰＩが第１時間Ｔ１より小さくなければ、S３４０段階で、制御器２２５は遅延時間ＰＩが第２時間Ｔ２より大きいかを判別する。遅延時間ＰＩが第２時間Ｔ２より大きければ、Ｓ３５０段階で、位相検出器２２５ｂは第２カウントを増加させる。その後、制御器２２５はＳ３７０段階を行う。遅延時間ＰＩが第２時間Ｔ２より大きくなければ、Ｓ３６０段階で、位相検出器２２５ｂは第３カウントを増加させる。その後、制御器２２５はＳ３７０段階を行う。

Ｓ３７０段階で、制御器２２５は最大ループが行われたかを判断する。例えば、１つのループは、Ｓ３１０段階ないしＳ３６０段階を含む。制御器２２５はループが行われた回数がｋ（ｋは正の整数）に到達すると、最大ループが行われたと判断する。例示的に、制御器２２５は環境変化が検出された時に、外部装置の要請に従って又はユーザの要請に従って、ｋの値を調整する。もう１つの例として、ｋの値は変更されない固定された値である。

最大ループが行われなければ、制御器２２５はＳ３１０段階で次のループを始める。最大ループが行われれば、制御器２２５はループが行われた回数をリセットし、Ｓ３９０段階を行う。Ｓ３９０段階で、制御器２２５は第３カウントが大勢的であるかを判断する。例えば、第３カウントがｋ／３以上であれば、第３カウントが大勢的である。

第３カウントが大勢的であれば、制御器２２５は遅延時間の調整を終了する。第３カウントが大勢的でなければ、制御器２２５はＳ３９０段階を行う。Ｓ３９０段階で、制御器２２５は第１カウントが大勢的であれば、第１ないし第４スイッチング信号の周波数を増加させる。制御器２２５は第２カウントが大勢的であれば、第１ないし第４スイッチング信号の周波数を減少させる。

上述のとおり、制御器２２５はｋ個の遅延時間を収集し、この中で大勢的な遅延時間をヴォ−ティング（ｖｏｔｉｎｇ）することによって、出力電圧ＶＯの周波数ｆｓｗを調整する。例示的に、第１時間Ｔ１より小さい遅延時間が連続的にｎ個（ｎはｋより小さい正の整数）検出されると、制御器２２５はヴォ−ティングなしに第１ないし第４スイッチング信号の周波数を増加させる。その後、ループが行われた回数及び収集された遅延時間が初期化され、Ｓ３１０段階が行う。

例示的に、第２時間Ｔ２より大きな遅延時間が連続的にｎ個検出されると、制御器２２５はヴォ−ティングなしに第１ないし第４スイッチング信号の周波数を減少させる。また、第１時間Ｔ１より小さい遅延時間が連続的にｎ個検出されると、制御器２２５はヴォ−ティングなしに第１ないし第４スイッチング信号の周波数を増加させる。その後、ループが行われた回数及び収集された遅延時間が初期化され、Ｓ３１０段階が行われる。

図１７は、電源供給装置２２０が出力電圧ＶＯの周波数を調整する方法のもう一つの応用例を示す。図２、図１０、図１１及び図１７に示すように、Ｓ４１０段階で、制御器２２５は出力電圧ＶＯに対する出力電流ＩＯの遅延時間ＰＩを検出する。Ｓ４１５段階で、制御器２２５は遅延時間ＰＩが第１時間Ｔ１より小さいかを判断する。遅延時間ＰＩが第１時間Ｔ１より小さければ、Ｓ４００段階で、位相検出器２２５ｂは第１カウントを増加し、第２及び第３カウントをリセットする。

その後、Ｓ４２５段階で、制御器２２５は第１カウントがしきい値に到達するかを判断する。第１カウントがしきい値と等しいと、Ｓ４３０段階で制御器２２５は周波数を増加させる。その後、Ｓ４１０段階が行う。第１カウントがしきい値と等しくないと、周波数を調整せず、Ｓ４１０段階が行う。

遅延時間ＰＩが第１時間Ｔ１より小さくなければ、Ｓ４３５０段階で、制御器２２５は遅延時間ＰＩが第２時間Ｔ２より大きいかを判別する。遅延時間ＰＩが第２時間Ｔ２より大きければ、Ｓ４４０段階で、位相検出器２２５ｂは第２カウントをし、第１及び第３カウントをリセットする。

その後、Ｓ４４５段階で、制御器２２５は第２カウントがしきい値に到達するかを判断する。第２カウントがしきい値と等しいと、Ｓ４５０段階で制御器２２５は周波数を減少させる。その後、Ｓ４１０段階が行う。第２カウントがしきい値と等しくないと、周波数を調整せず、Ｓ４１０段階が行う。

遅延時間ＰＩが第２時間Ｔ２より大きくなければ、Ｓ４５５段階で、位相検出器２２５ｂは第３カウントを増加し、第１及び第２カウントをリセットする。その後、Ｓ４６０段階で、制御器２２５は第３カウントがしきい値に到達するかを判断する。第３カウントがしきい値と等しいと、制御器２２５は周波数の調整を終了する。第３カウントがしきい値と等しくないと、周波数を調整せず、Ｓ４１０段階が行う。

上述のように、制御器２２５は遅延時間が連続的に同じ特性を示す時に、当該特性に従って周波数を調整するか、又は周波数の調整を終了する。

図１８は、本発明の応用例によるインバータ２２３’、インピーダンス整合回路２３０、そして負荷２４０を示す。図１０及び図１８に示すように、インバータ２２３’は第１ないし第４トランジスタＴＲ１〜ＴＲ４、第１ないし第４ダイオードＤ１〜Ｄ４、そしてインダクタＬｚｖｓを含む。

図２のインバータ１２３と比較すると、インバータ２２３’はインダクタＬｚｖｓをさらに含む。インダクタＬｚｖｓは、出力電圧ＶＯが出力される出力ノードの間に連結される。インダクタＬｚｖｓを通して流れる電流は、インダクタ電流Ｉｚｖｓである。第１ないし第４トランジスタＴＲ１〜ＴＲ４、そして第１ないし第４ダイオードＤ１〜Ｄ４は、図２を参照して説明されたものと同一に連結され、同一に動作する。

図１９は、時間Ｔの流れによる出力電流ＩＯとインダクタ電流Ｉｚｖｓの変化を示す。図１、図１８及び図１９に示すように、出力電圧ＶＯの位相は出力電流ＩＯの位相と一致する。インダクタ電流Ｉｚｖｓは、出力電流ＩＯの逆起電力として作用する。出力電流ＩＯが上昇する時、インダクタ電流Ｉｚｖｓは負の値を有し、出力電流ＩＯが減少する時、インダクタ電流Ｉｖｚｓは正の値を有する。

出力電圧ＶＯと出力電流ＩＯの位相が一致すると、出力電圧ＶＯがハイレベルからローレベルに遷移するデッドタイムＤＴ（図４参照）中に、出力電流ＩＯは流れない。この時、インダクタ電流Ｉｚｖｓによって、インバータ２２３’内で正の電流が流れる。

同様に、出力電圧ＶＯと出力電流ＩＯの位相が一致すると、出力電圧ＶＯがローレベルからハイレベルに遷移するデッドタイム中に、出力電流ＩＯは流れない。この時、インダクタ電流Ｉｚｖｓによって、インバータ２２３’内で負の電流が流れる。インダクタ電流Ｉｚｖｓによって、インバータ２２３’内でＺＶＺＣＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ ｎｅａｒｌｙ Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｓｗｉｔｃｈｉｎｇ）が達成される。

負荷２４０の動作を精密に制御するために、負荷２４０に供給される電力、例えば、電力量が制御される。負荷２４０に供給される電力を制御するために、多様な方法が使用される。図２０は直流電圧変換に従って電力を制御する方法の例を示す。図２０に示すように、直流電圧変換に従って出力電圧ＶＯの最大値が調整される。

直流電圧変換を使用すると、出力電圧ＶＯと出力電流ＩＯの位相が変更せずに維持される。したがって、インバータ２２０の動作が安定されるという長所が提供される。一方、直流電圧変換を使用すると、電源ノードＶＰの直流電圧変換を行うための別途の直流−直流変換器が必要とする。また、直流−直流変換を行うための時間が必要であり、電力制御速度が遅いという短所がある。

図２１は、位相変換に従って電力を制御する方法の例を示す。図２１に示すように、位相変換に従って出力電圧ＶＯと出力電流ＩＯの位相差が調整される。出力電圧ＶＯと出力電流ＩＯの位相差によって重複される領域の面積が減少すると、負荷２４０に供給される電力が減少する。したがって、出力電圧ＶＯの周波数ｆｓｗを調整して、負荷２４０に供給される電力が調整される。

出力電圧ＶＯの周波数ｆｓｗを調整することによって電力が調整されるので、電力が相対的に迅速に調整される。しかし、図５ないし図９を参照して説明されたように、出力電圧ＶＯと出力電流ＩＯの位相が変わると、第１ないし第４トランジスタＴＲ１〜ＴＲ４にストレスが印加される。したがって、インバータ２２０（図１０参照）の安定性が低下される。

図２２は、パルス幅変調によって第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４、そして出力電圧ＶＯが調整される例を示す。図２及び図２２に示すように、第１及び第２スイッチング信号ＳＷ１、ＳＷ２は、図３を参照して説明されたものと同一の位相を有する。第３及び第４スイッチング信号ＳＷ３、ＳＷ４は、図３を参照して説明されたものより進んだ位相を有する。

出力電圧ＶＯは第１及び第３スイッチング信号ＳＷ１、ＳＷ３が共にハイレベルを有する時にハイレベルを有する。第３スイッチング信号ＳＷ３の位相が第１スイッチング信号ＳＷ１の位相より進むと、第１及び第３スイッチング信号ＳＷ１、ＳＷ３が共にハイレベルを有する区間が減少する。したがって、出力電圧ＶＯがハイレベルを有する区間が減少する。

出力電圧ＶＯは、第２及び第４スイッチング信号ＳＷ２、ＳＷ４が共にハイレベルを有する時にローレベルを有する。第４スイッチング信号ＳＷ４の位相が第２スイッチング信号ＳＷ２の位相より進むと、第２及び第４スイッチング信号ＳＷ２、ＳＷ４が共にハイレベルを有する区間が減少する。したがって、出力電圧ＶＯがローレベルを有する区間が減少する。

図２３は、パルス幅変調によって電力に制御される方法の例を示す。図２３に示すように、パルス幅変調によって、出力電圧ＶＯのパルス幅が調整される。出力電圧ＶＯと出力電流ＩＯが重複される領域が減少すると、負荷２４０（図１０参照）に供給される電力が減少する。したがって、出力電圧ＶＯのパルス幅を変調することによって、負荷２４０に供給される電力が調整される。

しかし、出力電圧ＶＯのパルス幅が減少すると、出力電流ＩＯが正の値又は負の値を有する時に第１ないし第４トランジスタＴＲ１〜ＴＲ４の一部がスイッチングされる。したがって、第１ないし第４トランジスタＴＲ１〜ＴＲ４にストレスが印加され、インバータ２２０の安定性が減少される。

図２４は、本発明の実施例による電力供給方法を示す。図２、図１０及び図２４に示すように、制御器２２５はフリーホイーリングの挿入を通して負荷に供給される電力（例えば、電力量）を調整する。例示的に、図１４で出力電圧ＶＯの６つの周期が図示されている。本発明の技術的思想を説明するために、６つの周期が単位時間であると仮定される。しかし、電力量を調整する単位時間は、出力電圧ＶＯの６つの周期で限定されない。

高電力モードＨＰＭで、制御器２２５は第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を図３又は図４を参照して説明された方法で制御する。出力電圧ＶＯは絶えず遷移し、出力電流ＩＯも絶えず遷移する。低電力モードＬＰＭで、制御器２２５はパワーリング区間及びフリーホイーリング区間によって第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を制御する。

パワーリング区間は、第１及び第２パワーリング区間Ｐ１、Ｐ２を含む。第１及び第２パワーリング区間Ｐ１、Ｐ２で、制御器２２５は第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を図３又は図４を参照して説明された方法で制御する。フリーホイーリング区間は、第１フリーホイーリング区間Ｆ１を含む。第１フリーホイーリング区間Ｆ１で、制御器２２５は出力電圧ＶＯがハイレベルとローレベルを有しないように（例えば、接地レベルを有するように）第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４を制御する。

例えば、第１フリーホイーリング区間Ｆ１で、制御器２２５は第１ないし第４スイッチング信号ＳＷ１〜ＳＷ４をローレベルに維持する。出力電圧ＶＯが供給されないので、第１フリーホイーリング区間Ｆ１の出力電流ＩＯの電流量は、第１及び第２パワーリング区間Ｐ１、Ｐ２の出力電流ＩＯの電流量より少ない。インバータ２２３は第１及び第２パワーリング区間Ｐ１、Ｐ２で負荷２４０に電力を供給し、第１フリーホイーリング区間Ｆ１で負荷１４０に電力を供給しない。

制御器２２５は、単位時間中にパワーリング区間の全長及びフリーホイーリング区間の全長を調整することによって、単位時間中に負荷２４０に供給される電力量を制御する。フリーホイーリング区間が長くなるほど、負荷２４０に供給される電力量は減少する。フリーホイーリング区間が短くなればなるほど、負荷２４０に供給される電力量は増加する。例示的に、電力量Ｐは数式２によって計算される。

［数式２］

数式２で、ＶＶＰは電源ノードＶＰの電圧を表す。Ｎは単位時間に含まれる全体の周期の個数を表す。ｎは、単位時間に含まれるフリーホイーリング区間の数を表す。例示的に、フリーホイーリング区間が半周期の単位で調整されれば、Ｎ及びｎは半周期の個数に変更される。数式２で示されるように、電力量Ｐはパワーリング区間の長さ、すなわちフリーホイーリング区間の長さによって調整される。

例示的に、フリーホイーリング区間は少なくとも出力電圧ＶＯの半周期以上の長さを有する点で、デッドタイムＤＴ（図４参照）と区別される。デッドタイムＤＴは、出力電圧ＶＯの半周期より短い。デッドタイムＤＴが出力電圧ＶＯの半周期に該当する長さを有すると、出力電圧ＶＯと出力電流ＩＯの位相が毎周期ごとに変わる。したがって、電力供給装置２２０が正常に動作しない。

図２５は、出力電圧ＶＯがフリーホイーリング区間を有する時にインダクタ電流Ｉｚｖｓの変化を示す。図１０、図１８及び図２５に示すように、１周期のパワーリング区間と１周期のフリーホイーリング区間が交互に配置される。インダクタ電流Ｉｚｖｓは、数式３によって計算される。

［数式３］

数式３で、Ｉｉｎｉは初期電流を表す。フリーホイーリング区間の間、インダクタ電流Ｉｚｖｓは負の値を維持する。インダクタ電流Ｉｚｖｓの総合（又は平均電流）は０にならなければならないので、インダクタ電流Ｉｚｖｓの正のピーク値の絶対値は、負のピーク値の絶対値より大きい。デッドタイムＤＴ中に流れるインダクタ電流Ｉｚｖｓの量が変わると、インバータ２２３’が不均衡に動作する。したがって、デッドタイムＤＴ中に流れるインダクタ電流Ｉｚｖｓの電流量が均一なものが好まれる。

例示的に、図２５で１つのフリーホイーリングセルは、出力電圧ＶＯが接地レベルを有する１周期を含む。図２５は、３つのパワーリングセル及びフリーホイーリングセルを示す。もう１つの例として、１つのフリーホイーリングセルは出力電圧ＶＯがハイレベル及びローレベルを有する１周期と出力電圧ＶＯが接地レベルを有する１周期を含む。図２５は、３つのフリーホイーリングセルを示す。

図２６は、出力電圧ＶＯがフリーホイーリング区間を有する時にインダクタ電流Ｉｚｖｓの変化のもう１つの例を示す。図１０、図１８及び図２６に示すように、半周期のパワーリング区間と半周期のフリーホイーリング区間が交互に配置される。図２６でインダクタ電流Ｉｚｖｓの正のピーク値と負のピーク値は一致する。

しかし、出力電圧ＶＯが負の値を有する時に、出力電流ＩＯは正の値を有する。出力電圧ＶＯと出力電流ＩＯの位相が反対であれば、電力が負荷２４０からインバータ２２３に供給される。これは無駄な電力消費を誘発し、負荷２４０のターンオフを誘発する。したがって、出力電圧ＶＯと出力電流ＩＯの位相が同一の符号を有することが好まれる。

例示的に、図２６でフリーホイーリングセルは、出力電圧ＶＯがハイレベルを有する半周期、接地レベルを有する半周期、ローレベルを有する半周期、そして接地レベルを有する半周期を含む。例えば、図２６は３つのフリーホイーリングセルを示す。

図２７は、出力電圧ＶＯがフリーホイーリング区間を有する時にインダクタ電流Ｉｚｖｓの変化のもう一つの例を示す。図１０、図１８及び図２７に示すように、１つのフリーホイーリングセルは４つの周期を含む。図２７に２つのフリーホイーリングセルが図示されている。

フリーホイーリングセルは、出力電圧ＶＯがハイレベル及びローレベルを有する１周期、出力電圧ＶＯが接地レベルである１周期、出力電圧ＶＯがハイレベル及び接地レベルである１周期、出力電圧ＶＯが接地レベル及びローレベルである１周期を含む。インダクタ電流Ｉｚｖｓの正のピーク値と負のピーク値は一致する。また、出力電圧ＶＯの符号と出力電流ＩＯの符号は一致する。

図２７に図示したように、制御器２２５は出力電圧ＶＯの周波数ｆｓｗと負荷２４０の共振周波数ｆ０が一致するように出力電圧ＶＯの周波数ｆｓｗを制御する。インダクタＬｚｖｓによってＺＶＺＣＳが達成される。また、制御器２２５は、インダクタ電流Ｉｚｖｓの負のピーク値と正のピーク値が一致するようにフリーホイーリングセルを制御する。制御器２２５は、出力電圧ＶＯの符号と出力電流ＩＯの符号が一致するようにフリーホイーリングセルを制御する。

図２８は、本発明のもう1つの実施例によるハーフブリッジ回路を含む電源供給システムを示すブロック図である。

図２８は、本発明の応用例によるインバータ１２３’’、インピーダンス整合回路１３０、そして負荷１４０をさらに詳細に示す。図１及び図２８に示すように、インバータ１２３’は第１及び第２トランジスタＴＲ１、ＴＲ２、第１及び第２ダイオードＤ１、Ｄ２、そして第１及び第２キャパシタＣ１、Ｃ２を含む。インピーダンス整合回路１３０はキャパシタＣを含み、負荷１４０はインダクタＬｐｌａ及び抵抗Ｒｐｌａとしてモデリングされる。

図２のインバータ１２３と比較すると、図２８のインバータ１２３’で第３トランジスタＴＲ３及び第３トランジスタＴＲ３及び第３ダイオードＤ３の代わりに第１キャパシタＣ１が配置され、第４トランジスタＴＲ４及び第４ダイオードＤ４の代わりに第２キャパシタＣ２が配置される。第１及び第２キャパシタＣ１、Ｃ２それぞれは、実質的に直流の両端電圧を有するように十分に大きいキャパシタンスを有する。図２８のインバータ１２３’は、図２のインバータ１２３と比較して、半分の出力電圧範囲を有し、そして半分のスイッチ及びスイッチング信号を有するハーフブリッジタイプである。

図１０を参照して説明された電源供給装置２２０のインバータは、図２８に図示されたインバータ１２３’を含む。また、図１８を参照して説明されたように、インバータ１２３’にもインバータ２２３’と同様にインダクタＬｚｖｓが適用される。図２４を参照して説明された、パワーリング区間とフリーホイーリング区間を調整する本発明の技術的思想は、図２８のインバータ１２３’にも同一に適用される。また、図２６ないし図２７を参照して説明された電源制御（又は供給）方法は、図２８のインバータ１２３’にも同一に適用される。

本発明の詳細な説明においては、具体的な実施例に対して説明したが、本発明の範囲と技術的思想を逸脱しない範囲内で様々な変形が可能である。したがって、本発明の範囲は、上述の実施例に限られて決められてはならず、後述する特許請求範囲だけでなく、この発明の特許請求範囲と均等なものによって決められなければならない。

Claims (17)

1. 直流電源を交流電源に変換するインバータと、
   前記交流電源を負荷に供給するインピーダンス整合回路と、及び、
   前記インピーダンス整合回路及び前記負荷に出力される出力電圧と出力電流の遅延時間を検出し、そして前記検出された遅延時間に応じて前記出力電圧の周波数を調整するように構成される制御器と、
   を含む電源供給装置であって、
   前記制御器は、前記出力電圧及び前記出力電流から検出された遅延時間の中で第１時間より小さい遅延時間が大勢的（ｄｏｍｉｎａｎｔ）であれば、前記出力電圧の周波数を増加させる電源供給装置。
2. 前記検出された遅延時間の中で第２時間より大きい遅延時間が大勢的（ｄｏｍｉｎａｎｔ）であれば、前記制御器は前記出力電圧の周波数を減少させる請求項１に記載の電源供給装置。
3. 前記検出された遅延時間の中で前記第２時間以下及び前記第１時間以上の遅延時間が大勢的（ｄｏｍｉｎａｎｔ）であれば、前記制御器は前記出力電圧の周波数を維持する請求項２に記載の電源供給装置。
4. 前記第１時間より小さい遅延時間の数が前記検出された遅延時間の数の１／３以上であれば、前記制御器は前記第１時間より小さい遅延時間が大勢的であると判断する請求項１に記載の電源供給装置。
5. 前記制御器は、ｋ個（ｋは正の整数）の検出された遅延時間を保存し、そして前記保存されたｋ個の遅延時間の中で大勢的な遅延時間を判断する請求項１に記載の電源供給装置。
6. 前記制御器はｎ個（ｎはｋより小さい正の整数）の連続的な遅延時間が前記第１時間より小さければ、大勢的な遅延時間を判断せず、直ちに前記出力電圧の周波数を増加させる請求項５に記載の電源供給装置。
7. 前記インバータと前記負荷と間の配線に誘導結合され、前記負荷に供給される出力電流と同一の位相の電流を有する第１信号を出力する変圧器と、及び、
   前記変圧器の出力信号から前記出力電流の位相を表す第２信号を検出し、前記第２信号を前記制御器に出力する比較器と、
   をさらに含む請求項１に記載の電源供給装置。
8. 前記インバータは、
   電源ノードと第１出力ノードとの間に並列連結された第１トランジスタ及び第１ダイオードと、
   前記第１出力ノードと接地ノードとの間に並列連結された第２トランジスタ及び第２ダイオードと、
   前記接地ノードと第２出力ノードとの間に並列連結された第３トランジスタ及び第３ダイオードと、及び、
   前記電源ノードと前記第２出力ノードとの間に並列連結された第４トランジスタ及び第４ダイオードと、
   を含み、
   前記第１出力ノード及び前記第２出力ノードは、前記インピーダンス整合回路と連結され、
   前記制御器は、前記第１ないし第４トランジスタのゲートの電圧をそれぞれ制御する請求項７に記載の電源供給装置。
9. 前記制御器は、前記第１トランジスタに供給されるスイッチング信号と、前記第２信号の位相差によって前記出力電圧の周波数を調整する請求項８に記載の電源供給装置 。
10. 前記インバータは、前記第１出力ノードと前記第２出力ノードとの間に連結されるインダクタをさらに含む請求項８に記載の電源供給装置。
11. 前記制御器は、前記インバータが前記交流電源を出力するパワーリング区間及び前記インバータが前記交流電源を出力しないフリーホイーリング区間の配置を調整して、前記インバータが前記インピーダンス整合回路を通して前記負荷に供給する単位時間当たりの電力量を調整するようにさらに構成される請求項１に記載の電源供給装置。
12. 直流電源を交流電源に変換するインバータと、
    前記交流電源を負荷に供給するインピーダンス整合回路と、及び、
    前記インピーダンス整合回路及び前記負荷に出力される出力電圧と出力電流の遅延時間を検出し、そして前記検出された遅延時間に応じて前記出力電圧の周波数を調整するように構成される制御器と、
    を含む電源供給装置であって、
    前記制御器は、遅延時間が連続的に同じ特性を表す時に、前記同じ特性によって前記出力電圧の周波数を調整する電源供給装置。
13. 負荷に交流電源を供給する方法に対して、
    負荷に出力される出力電圧と出力電流の遅延時間を検出する段階と、及び、
    前記検出された遅延時間に応じて前記出力電圧の周波数を調整する段階と、
    を含む方法であって、
    前記出力電圧の周波数を調整する段階は、
    遅延時間を保存する段階と、
    前記保存された遅延時間の中で第１時間より小さい遅延時間の個数を第１カウントでカウントする段階と、
    前記保存された遅延時間の中で第２時間より小さい遅延時間の個数を第２カウントでカウントする段階と、
    前記第１時間以上であり、前記第２時間以下である遅延時間の個数を第３カウントでカウントする段階と、及び、
    前記第１ないし第３カウントの中で大勢的なカウントに応じて前記出力電圧の周波数を調整する段階と、
    を含む方法。
14. 前記遅延時間が予め決められた範囲内に属するまで、前記検出する段階及び前記調整する段階は繰り返される請求項１３に記載の方法。
15. 目標電力量を受信する段階と、
    負荷に供給される単位時間当たりの電力量と前記目標電力量を比較する段階と、
    比較結果によって、前記目標電力量と前記単位時間当たりの電力量が等しくなるように、前記負荷に前記交流電源を供給するパワーリング（ｐｏｗｅｒｉｎｇ）区間及び前記負荷に前記交流電源を供給しないフリーホイーリング（ｆｒｅｅｗｈｅｅｌｉｎｇ）区間を調整する段階と、及び、
    前記調整されたパワーリング区間及びフリーホイーリング区間に従って前記負荷に前記交流電源を供給する段階と、
    をさらに含む請求項１３に記載の方法。
16. 負荷に交流電源を供給する方法に対して、
    負荷に出力される出力電圧と出力電流の遅延時間を検出する段階と、及び、
    前記検出された遅延時間に応じて前記出力電圧の周波数を調整する段階と、
    を含む方法であって、
    前記出力電圧の周波数を調整する段階は、遅延時間が連続的に同じ特性を示す時に、前記同じ特性に従って前記出力電圧の周波数を調整する段階を含む方法。
17. 目標電力量を受信する段階と、
    負荷に供給される単位時間当たりの電力量と前記目標電力量を比較する段階と、
    比較結果によって、前記目標電力量と前記単位時間当たりの電力量が等しくなるように、前記負荷に前記交流電源を供給するパワーリング（ｐｏｗｅｒｉｎｇ）区間及び前記負荷に前記交流電源を供給しないフリーホイーリング（ｆｒｅｅｗｈｅｅｌｉｎｇ）区間を調整する段階と、及び、
    前記調整されたパワーリング区間及びフリーホイーリング区間に従って前記負荷に前記交流電源を供給する段階と、
    をさらに含む請求項１６に記載の方法。

Images