JP6930090B2 - 復号化装置、プログラム、及び情報伝送システム - Google Patents

復号化装置、プログラム、及び情報伝送システム Download PDF

Info

Publication number
JP6930090B2
JP6930090B2 JP2016221691A JP2016221691A JP6930090B2 JP 6930090 B2 JP6930090 B2 JP 6930090B2 JP 2016221691 A JP2016221691 A JP 2016221691A JP 2016221691 A JP2016221691 A JP 2016221691A JP 6930090 B2 JP6930090 B2 JP 6930090B2
Authority
JP
Japan
Prior art keywords
error
syndrome
data
correction code
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016221691A
Other languages
English (en)
Other versions
JP2017139738A (ja
Inventor
浜田　勉
勉 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Publication of JP2017139738A publication Critical patent/JP2017139738A/ja
Application granted granted Critical
Publication of JP6930090B2 publication Critical patent/JP6930090B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、復号化装置、プログラム、及び情報伝送システムに関する。
特許文献１には、パケット・ベースのデジタル通信システムのための前方誤り訂正（ＦＥＣ）符号を生成する方法であって、（ａ）既約多項式から生成されるハミング符号Ｈ（ｘ）＝Ｘ１０＋Ｘ３＋１に基づく第１の符号化アルゴリズムを第１のデータワードに適用し、ビットインターリーブ・パリティ（ＢＩＰ）符号Ｂ（ｘ）＝Ｘ６＋１に基づく第２の符号化アルゴリズムを前記第１のデータワードに適用することと、（ｂ）前記第１のデータワードについて第１のチェックビット・シーケンスを生成することと、（ｃ）前記第１のチェックビット・シーケンスを前記データワードに付加することと、（ｄ）ステップ（ｃ）の結果を、ソース・ノードにおいてスクランブル処理を行うことと、（ｅ）ステップ（ｄ）の結果を、データ送信リンク上で前記ソース・ノードから宛先ノードに送信することと、（ｆ）前記宛先ノードにおいて、送信された前記データワードにデスクランブル処理を行い、前記第１のチェックビット・シーケンスを前記送信されたステップ（ｅ）の結果から分離し、前記宛先ノードにおいて記憶することと、（ｇ）送信された前記データワードに基づいて第２のチェックビット・シーケンスを生成することと、（ｈ）シンドロームを作るために前記第１のチェックビット・シーケンスを前記第２のチェックビット・シーケンスとビットごとに比較することであって、前記シンドロームは、第２の符号化アルゴリズム・シンドロームと連結された第１の符号化アルゴリズム・シンドロームの形で存在する、ことと、（ｉ）受信された前記データワードが第１のビット誤りを含むかどうかを判定することと、（ｊ）前記第１の符号化アルゴリズム・シンドロームによって前記第１のビット誤りを訂正し、前記第２の符号化アルゴリズム・シンドロームによって第１及び第２の複製ビット誤りを訂正することと、を含む方法が開示されている。
特許文献２には、自己同期スクランブラ及びデスクランブラを用いて、シリアライザー又はデシリアライザーとして動作する、パケット・ベースのデジタル通信システムのためのフォワードエラー訂正を生成する方法であって、第１のエンコードアルゴリズムを第１の符号語に適用し、第２のエンコードアルゴリズムを第１の符号語に適用し、第１の符号語のための第１のチェックビット・シーケンスを生成し、チェックビット・シーケンスを第１の符号語へ付与し、伝送元において第１の符号語をスクランブルし、伝送元から伝送先への伝送路において第１の符号語を伝送し、伝送先において伝送された第１の符号語をデスクランブリングし、伝送された第１の符号語に基づいて、第２のチェックビット・シーケンスを生成し、第１のチェックビット・シーケンスと第２のチェックビット・シーケンスとを比較し、１ビットエラーが受信した第１の符号語に含まれているか否かを決定し、１ビットエラーを訂正し、第１及び第２の複製されたビットエラーを訂正する方法が開示されている。
特許文献３には、エラー検出又はエラー訂正コードがデータセットに適用された後にデータがスクランブルされる状況において、短縮されたシングルビットエラー訂正又はダブルビット検出コードを用いて、デジタル通信システムにおけるランダムビットエラーを検出及び訂正する方法であって、完全に限定されたデータセット対する乗算エラーの全ての組み合わせについて固有のシンドロームを得て、当該データセットの末端で発生する乗算エラーと次のデータセットとの重複の組み合わせについて固有のシンドローム得て、次のデータセットの訂正を可能にする、末端の固有のシンドロームのタイプを記憶し、末端のタイプ毎に少なくとも固有であるデータセットの先頭において発生する、乗算エラーの全ての組み合わせに対するシンドロームを得る方法が開示されている。
特許文献４には、データパケットの誤りを訂正する方法であって、第１のパケットに第１のエラーが存在するか否かを決定するためのシンドロームを計算し、第１のパケットに第１のエラーが存在する場合に第１のエラーを訂正し、第２のエラーが第１のエラーの乗算エラーである場合において、第２のパケットに第２のエラーが存在するか否かを決定し、第２のエラーを訂正する方法が開示されている。
特許第５１０６５３８号公報 米国特許第７９９６７４７号明細書 米国特許第７２８４１８４号明細書 米国特許第８０５５９８４号明細書
本発明の目的は、Ｎ＋３ビットの誤り訂正符号を用いて、２Ｎビットに対応するビット数の送信データに対するｘa＋ｘb＋１の多項式で演算されるデスクランブリングにより拡散するビット誤りが訂正される復号化装置、プログラム、及び情報伝送システムを提供することにある。
請求項１に係る発明は、ｘａ＋ｘｂ＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）でスクランブリングされた送信データを受信する復号化装置において、２Ｎビット以下に対応するブロックの送信データに対し、前記多項式によるデスクランブリングでブロック内に拡散する３ビット以下のビット誤りの４つの誤りパターンの各々について、前記誤りパターン毎に、２Ｎ種類以上の連続するビットの誤り位置を表すシンドロームが生成されるように予め設定されたＮ＋３次の巡回符号生成多項式に応じて計算されたＮ＋３ビットの誤り訂正符号が付与された前記送信データに対するスクランブリングにより得られたデータを受信する受信手段と、前記データに対するデスクランブリングにより得られた受信データに付与された前記誤り訂正符号及び前記受信データから演算された誤り訂正符号に応じて計算される２（Ｎ＋３）−１種類のシンドロームと、シンドロームとビットの誤り位置とが予め対応付けられたテーブルとから、前記シンドロームに対応する前記誤りパターンに応じて前記受信データの誤り位置を算出する誤り検出手段と、前記誤り検出手段によって算出された前記誤り位置の前記受信データを訂正する訂正手段と、を備えた復号化装置である。
請求項２に係る発明は、前記誤り検出手段は、前記シンドロームが前記テーブルにおいて前記４つの誤りパターンに含まれる誤り位置と対応していない場合に、前記データの訂正不能の誤りを検出する請求項１に記載の復号化装置である。
請求項３に係る発明は、前記誤り検出手段は、演算された前記シンドロームがＭ種類のシンドロームと誤り位置ｐｍを対応させた前記テーブルに存在しない場合に、更に、演算された前記シンドロームと予め設定された演算式とに基づいて、シンドロームを演算することを、演算された前記シンドロームが前記テーブルに存在するまで繰り返し、前記シンドロームと前記シンドロームの演算の繰り返し回数ｋと前記テーブルに対応した誤り位置ｐｍとに基づいて、前記受信データの誤り位置を検出する請求項１に記載の復号化装置である。
請求項４に係る発明は、前記誤り検出手段は、前記シンドロームの演算の繰り返し回数が予め定められた値より大きい場合に、前記データの訂正不能の誤りを検出する請求項３に記載の復号化装置である。
請求項５に係る発明は、前記予め設定されたＮ＋３次の巡回符号生成多項式に応じて計算された誤り訂正符号を前記送信データに付与して誤り訂正符号を付与した送信データを生成し、前記誤り訂正符号を付与した送信データに対してスクランブリング化を行うことにより前記データを得る変換手段、及び前記変換手段によって得られた前記データを送信する送信手段を備えた符号化装置と、請求項１〜請求項４の何れか１項に記載の復号化装置と、を備えた情報伝送システムである。
請求項６に係る発明は、コンピュータを、請求項１〜請求項４の何れか１項に記載の復号化装置を構成する各手段として機能させるためのプログラムである。
請求項１に係る発明によれば、Ｎ＋３ビットの誤り訂正符号を用いて、２Ｎビットに対応するビット数の送信データに対するｘa＋ｘb＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）で演算されるデスクランブリングにより拡散するビット誤りが訂正される。
請求項２に係る発明によれば、訂正不能の誤りが検出される。
請求項３に係る発明によれば、ビットの誤り位置とシンドロームとを対応付けるための情報量を低減させて、送信データに対するデスクランブリングにより拡散するビット誤りが訂正される。
請求項４に係る発明によれば、ビットの誤り位置とシンドロームとを対応付けるための情報量を低減させて、送信データに対するデスクランブリングにより拡散する訂正不能の誤りが検出される。
請求項５に係る発明によれば、Ｎ＋３ビットの誤り訂正符号を用いて、２Ｎビットに対応するビット数の送信データに対するデスクランブリングにより拡散するビット誤りが訂正される。
請求項６に係る発明によれば、Ｎ＋３ビットの誤り訂正符号を用いて、２Ｎビットに対応するビット数の送信データに対するデスクランブリングにより拡散するビット誤りが訂正される。
本発明の第１の実施の形態に係る情報伝送システムの構成の一例を示す概略図である。 第１の実施の形態に係る符号化装置の構成の一例を示すブロック図である。 ＦＥＣフレームの一例を説明するための説明図である。 誤り訂正符号とＦＥＣフレームとを説明するための説明図である。 第１の実施の形態に係る復号化装置の構成の一例を示すブロック図である。 誤り訂正符号の計算とシンドロームの計算とを説明するための説明図である。 誤りパターンを説明するための説明図である。 誤り位置を説明するための説明図である。 誤り位置を説明するための説明図である。 第１の実施の形態に係る符号化装置によって実行される符号化処理ルーチンの内容を表す図である。 第１の実施の形態に係る復号化装置によって実行される復号化処理ルーチンの内容を表す図である。 第２の実施の形態に係る符号化装置の構成の一例を示すブロック図である。 第２の実施の形態におけるテーブルの一例を示す図である。 第２の実施の形態におけるシンドローム算出を説明するための図である。 第２の実施の形態におけるテーブルの他の例を示す図である。 誤り検出の処理とバッファとの構成例を示す図である。 第２の実施の形態に係る復号化装置によって実行される復号化処理ルーチンの内容を表す図である。 １３次の巡回符号生成多項式の他のバリエーションを示す図である。
以下、図面を参照して本発明の実施の形態について説明する。なお、以下では、２つの装置間でシリアル伝送にて情報の送受信を行う情報伝送システムに本発明の実施の形態を適用した場合について説明する。
＜第１の実施形態＞
＜情報伝送システム＞
まず、本発明の実施の形態に係る情報伝送システムの概略構成について説明する。図１は本発明の実施の形態に係る情報伝送システムの構成の一例を示す概略図である。図１に示すように、情報伝送システム１０は、情報を送信する符号化装置１２と情報を受信する復号化装置１４とを備えている。
符号化装置１２と復号化装置１４とは、伝送路１６で接続されている。伝送路１６は、符号化装置１２から復号化装置１４へ情報をシリアル伝送するための伝送路である。
（符号化装置）
次に、符号化装置１２の構成について説明する。図２は符号化装置の構成の一例を示すブロック図である。図２に示すように、符号化装置１２は、データ受付部１２０、変換部１２２、及び送信部１３２を備えている。符号化装置１２は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、ゲートアレイなどの回路（ＩＣ：Integrated Circuit）により実装される。また、符号化装置１２が備える上記各機能部は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、及びＲＯＭ（Read Only Memory）等を備えたコンピュータにより実現し、ＣＰＵが、ＲＯＭに記憶されているプログラムを実行することにより、各機能部における各機能が実行されるように構成してもよい。
データ受付部１２０は、パラレル形式の送信データを受け付ける。本実施の形態では、１００８ビットのパラレル形式の送信データを用いる場合を例に説明する。
変換部１２２は、データ受付部１２０によって受け付けたパラレル形式の送信データを取得する。そして、変換部１２２は、取得した送信データに誤り訂正符号（ＥＣＣ：error correcting code）を付与し、符号が付与された送信データを符号化する。図２に示すように、変換部１２２は、ＥＣＣ演算部１２４、スクランブラ部１２６、６４Ｂ６６Ｂ符号化部１２８、及びパラレルシリアル（Ｐ／Ｓ）変換部１３０を備えている。
ＥＣＣ演算部１２４は、データ受付部１２０によって受け付けたパラレル形式の送信データと、予め設定された巡回符号生成多項式とに応じて、送信データに付与する誤り訂正符号を計算する。図３に、本実施の形態における送信データと誤り訂正符号の一例を示す。図３に示すように、後述するスクランブラ部１２６によって誤り訂正符号が送信データに付与される。
本実施の形態において、巡回符号生成多項式は、２Ｎビットに対応するビット数の送信データに対するビット誤りがｘa＋ｘb＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）で演算されるデスクランブラにより拡散する４つの誤りパターンの各々について、当該誤りパターンに対応する、２Ｎ種類以上のビットの誤り位置を表すシンドロームが生成されるように予め設定される。なお、デスクランブリングにより拡散するビット誤りの４つの誤りパターンについては、復号化装置において後述する。また、本実施の形態における巡回符号生成多項式は、２Ｎビットのデータに対し、Ｎ＋３次の巡回符号生成多項式として予め設定される。
図４に、誤り訂正符号の生成を説明するための説明図を示す。本実施の形態では、図４（Ａ）に示すように、１００８ｂｉｔ（１２６Ｂｙｔｅ）の送信データから、誤り訂正符号（１３ｂｉｔ）が計算される。３ｂｉｔはダミービット“０００”とし、計１０２４ｂｉｔ（１２８Ｂｙｔｅ）をＦＥＣフレームとする。本実施の形態におけるデータのサイズは、２１０ｂｉｔ（１０２４ｂｉｔ）であるため、１３次の巡回符号生成多項式を用いて、誤り訂正符号が計算される。なお、ＦＥＣフレームはブロックの一例である。
例えば、ＥＣＣ演算部１２４は、図４（Ｂ）に示すように、送信データのビット列を、以下の式（１）に示す１３次の巡回符号生成多項式Ｇ（ｘ）で割った余りを、誤り訂正符号として計算する。
Figure 0006930090
図４（Ｂ）では、１００８ビットの送信データが１６ビットずつＥＣＣ演算部１２４に入力されることを表している。具体的には、ＥＣＣ演算部１２４は、以下の式（２）に従って６３回演算し、最後に入力をオール０にして１回演算することで、誤り訂正符号を計算する。
Figure 0006930090
上記式（２）は１６ビット入力の誤り訂正符号の算出式を表し、Ｂｘｘが送信データ入力のｘｘ番目のビット、Ｃｘｘが誤り訂正符号の出力のｘｘ番目のビット、Ａｘｘは前回の誤り訂正符号の出力のｘｘ番目のビットを表す。また、ここで「＋」はＸＯＲ演算を表す。
スクランブラ部１２６は、ＥＣＣ演算部１２４によって計算された誤り訂正符号を、データ受付部１２０によって受け付けた送信データに付加し、誤り訂正符号が付加された送信データをスクランブル処理する。
例えば、スクランブラ部１２６は、以下の式（３）に従って、誤り訂正符号が付加された送信データをスクランブル処理する。
Figure 0006930090
６４Ｂ６６Ｂ符号化部１２８は、スクランブラ部１２６によってスクランブル処理が行われた送信データを、予め定められた符号化方式に従って符号化し、ビット数を変換する。本実施の形態では、６４Ｂ６６Ｂ符号化方式によってビット数変換符号化を行う場合を例に説明する。
パラレルシリアル（Ｐ／Ｓ）変換部１３０は、６４Ｂ６６Ｂ符号化部１２８によって変換された６６ビットのパラレル形式のデータを、Ｐ／Ｓ（Parallel to Serial）変換により、シリアルのビット列に変換する。本実施の形態では、送信データ（１００８ビット）に、ダミービット（３ビット）、及び誤り訂正符号（１３ビット）を付加したＦＥＣフレームを順次６４Ｂ６６Ｂ変換した後、パラレル-シリアル変換して、後述する送信部１３２によってデータとして送信する。
送信部１３２は、パラレルシリアル（Ｐ／Ｓ）変換部１３０によって変換されたシリアル形式のデータを伝送路１６へ出力する。送信部１３２に光電変換部（図示せず）を接続し、電気出力を光出力に変換しても良い。この場合、伝送路１６は光ファイバ等で構成される。
（復号化装置）
次に、復号化装置１４の構成について説明する。図５は復号化装置の構成の一例を示すブロック図である。図５に示すように、復号化装置１４は、受信部１４０、シリアルパラレル（Ｓ／Ｐ）変換部１４２、６４Ｂ６６Ｂ復号化部１４４、デスクランブラ部１４６、エラー訂正部１４８、エラー出力部１６０、及びデータ出力部１６２を備えている。復号化装置１４は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、ゲートアレイなどの回路（ＩＣ：Integrated Circuit）により実装される。また、復号化装置１４が備える上記各機能部は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、及びＲＯＭ（Read Only Memory）等を備えたコンピュータにより実現し、ＣＰＵが、ＲＯＭに記憶されているプログラムを実行することにより、各機能部における各機能が実行されるように構成してもよい。
受信部１４０は、符号化装置１２によって伝送路１６を介して送信されたシリアル形式のデータを受信する。光出力を受信する場合は、光電変換部（図示せず）を接続し、光出力を電気出力に変換したものをシリアル形式のデータとして受信する。
シリアルパラレル（Ｓ／Ｐ）変換部１４２は、受信部１４０によって受信したシリアル形式のデータをパラレル形式のデータに変換する。
６４Ｂ６６Ｂ復号化部１４４は、シリアルパラレル（Ｓ／Ｐ）変換部１４２によって得られたパラレル形式のデータを、６４Ｂ６６Ｂ符号化方式に従ってビット数変換復号化を行い、受信データ及び誤り訂正符号として出力する。
デスクランブラ部１４６は、６４Ｂ６６Ｂ復号化部１４４によって復号化された受信データ及び誤り訂正符号を、デスクランブル処理する。なお、デスクランブラ処理は、上記式（３）に示す多項式基づき実行される。また、デスクランブラ部１４６は、得られた受信データと誤り訂正符号とを、後述するバッファ１５０に格納する。
エラー訂正部１４８は、バッファ１５０と、ＥＣＣ演算部１５２と、ＥＣＣ比較部１５４と、誤り検出部１５６と、訂正部１５８とを備えている。
バッファ１５０には、デスクランブラ部１４６によって得られた、受信データ及び誤り訂正符号が格納される。
ＥＣＣ演算部１５２は、バッファ１５０に格納された受信データを取得し、取得した受信データと上記式（１）に示した巡回符号生成多項式Ｇ（ｘ）とに基づいて、誤り訂正符号を計算する。具体的には、ＥＣＣ演算部１５２は、ＥＣＣ演算部１２４と同様に、受信データのビット列を、上記式（１）に示す巡回符号生成多項式Ｇ（ｘ）で割った余りを誤り訂正符号として計算する。
ＥＣＣ比較部１５４は、バッファ１５０に格納された誤り訂正符号と、ＥＣＣ演算部１５２によって計算された誤り訂正符号とに基づいて、シンドロームを算出する。
図６に、ＥＣＣ演算部１５２とＥＣＣ比較部１５４との処理内容を説明するための説明図を示す。図６に示すように、ＥＣＣ比較部１５４は、ＥＣＣ演算部１５２によって計算された誤り訂正符号Ｃ［１２：０］と、受信データに付与された誤り訂正符号Ｃ’［１２：０］とから、シンドロームＳ［１２：０］を算出する。シンドロームの算出式は、以下の式（４）によって表される。ここで、
Figure 0006930090
はビット毎のＸＯＲ演算を表す。
Figure 0006930090
誤り検出部１５６は、ＥＣＣ比較部１５４によって算出されたシンドロームと、シンドロームとビットの誤り位置とが予め対応付けられたテーブルとから、シンドロームに対応する誤りパターンに応じて、ビットの誤り位置を検出する。
具体的には、誤り検出部１５６は、ビットの誤り位置に対応するシンドロームの番号と、シンドロームを表すワードアドレスとが予め対応付けられているテーブルに、ＥＣＣ比較部１５４によって算出されたシンドロームがすべて０でない場合には、伝送路上でのビット誤りを検出する。そして、誤り検出部１５６は、誤りパターンを特定する。
図７に、伝送路上で１ビット誤りが発生した場合の誤りパターンの例を示す。図７に示すように、伝送路上での１ビット誤りはデスクランブルにより他のビットに拡散され、１ビット誤りが３ビット以下の誤りとなる。具体的には、１ビット誤りの誤り位置をｐとすると、拡散されるビット誤りの誤り位置はｐ＋３９及びｐ＋５８で表される。
本実施の形態では、テーブルにおいて、シンドロームの番号とシンドロームを表すワードアドレスとが予め対応付けられている。図７に示すように、誤りパターン１は、ＦＥＣフレーム内での誤りが１ビットである場合を示す。図７に示すように、１ビット誤りはデスクランブルにより他のビットに拡散される。誤りパターン１では、３ビットの誤りのうち、１ビットの誤りが当該ＦＥＣフレーム内に発生し、２ビットの誤りが前後のＦＥＣフレームに発生する。従って、図７の誤りパターン１におけるＡに示すように、誤りパターン１において当該ＦＥＣフレーム内における１ビットの誤り位置をｐとした場合、ＦＥＣフレームの後ろであるｐ−３９の位置とｐ−５８の位置とでビットの誤りが発生する。また、図７の誤りパターン１におけるＢに示すように、ＦＥＣフレーム内における１ビットの誤り位置をｐとした場合、ＦＥＣフレームの前であるｐ＋１９の位置とｐ＋５８の位置とでビットの誤りが発生する。従って、当該ＦＥＣフレーム内における１ビットの誤り位置ｐはｐ＝０〜３８と、ｐ＝１００５〜１０２３となり、そのままシンドロームの番号Ｐに対応する。なお、Ｐ番目のシンドロームをαｐと表示しており、シンドロームの番号Ｐと実際のビットの誤り位置ｐとは一致する。
一方、誤りパターン２〜４については、シンドロームの番号Ｐと誤り位置ｐとが一致していないため、シンドロームの番号Ｐから、誤り位置ｐを求める。
例えば、誤りパターン２については、シンドロームの番号Ｐは１１９１〜１２０９の範囲となり、データのビット数１０２３よりも大きい数となるため、シンドロームの番号Ｐと、誤り位置ｐとが一致しない。ここで、誤りパターン２については、図７に示すように、３ビットの誤りのうち、２ビットの誤りが当該ＦＥＣフレーム内に発生し、１ビットの誤りが当該ＦＥＣフレーム外に発生する。従って、図７に示すように、シンドロームがαｐ＋１１９１である場合には、誤り位置がｐとｐ＋３９となる。
また、誤りパターン３については、シンドロームの番号Ｐは３２５６〜３２９４の範囲となり、当該ＦＥＣフレーム内に誤りが２ビットある。誤りパターン３については、図７に示すように、３ビットの誤りのうち、２ビットの誤りが当該ＦＥＣフレーム内に発生し、１ビットの誤りが当該ＦＥＣフレーム外に発生する。従って、図７に示すように、シンドロームがαｐ＋２２７１である場合には、誤り位置がｐとｐ＋１９となる。
また、誤りパターン４については、シンドロームの番号Ｐは３８０７〜４７７２の範囲となり、当該ＦＥＣフレーム内に誤りが３ビットある。誤りパターン４については、図７に示すように、３ビットの誤りが当該ＦＥＣフレーム内に発生する。従って、図７に示すように、シンドロームがαｐ＋３８０７である場合には、誤り位置がｐとｐ＋１９とｐ＋５８となる。
図７に示すように、上記式（１）の巡回符号生成多項式Ｇ（ｘ）を用いることで、４つの誤りパターンに対し、それぞれシンドロームが２１０種類生成される。
図８に、シンドロームの番号Ｐとシンドロームを表すワードアドレスとが予め対応付けられているテーブルの一例を示す。例えば、図８に示すように、１３ビットのシンドロームを０〜８１９１のワードアドレスで表わし、それぞれのワードアドレスに、シンドロームの番号Ｐの値を対応付けて入れたメモリ（図示省略）を用意する。図８に示すテーブルのワードアドレスは、２進数のシンドロームの値を１０進数で表したものである。
そして、例えば、図９に示すように、算出されたシンドロームが「０１００１００１１００１０」である場合、シンドローム「０１００１００１１００１０」は上記図８のワードアドレス「２３５４」で表わされるため、シンドロームの番号Ｐは「２２８１」に対応する。
そして、シンドロームの番号Ｐに応じて、誤りパターンが特定される。例えば、シンドロームの番号Ｐが０〜５８または１００５〜１０２３と算出された場合、誤りパターンは誤りパターン１に対応する。また、シンドロームの番号Ｐが１１９１〜１２０９と算出された場合、誤りパターンは誤りパターン２に対応する。また、シンドロームの番号Ｐが３２５６〜３２９４と算出された場合、誤りパターンは誤りパターン３に対応する。また、シンドロームの番号Ｐが３８０７〜４７７２と算出された場合、誤りパターンは誤りパターン４に対応する。このように、各誤りパターンに対し、ビットの誤り位置とシンドロームの番号Ｐとが連続して対応付けられ、各誤りパターンに対し、シンドロームが５８、１９、３９、９６６種類対応付けられる。
次に、誤り検出部１５６は、特定された誤りパターンに応じて、実際のビットの誤り位置を特定し、訂正部１５８へ出力する。
例えば、誤りパターンが誤りパターン１である場合、実際のビットの誤り位置は、算出されたシンドロームの番号Ｐと、ビットの誤り位置とが同じになる。
また、誤りパターンが誤りパターン２である場合、実際のビットの誤り位置は、算出されたシンドロームの番号Ｐから「１１９１」を引き算して得られた値ｐと、当該値ｐに「３９」を足した値とが、実際の誤り位置となる。
また、誤りパターンが誤りパターン３である場合、実際のビットの誤り位置は、算出されたシンドロームの番号Ｐから「２２７１」を引き算して得られた値ｐと、当該値ｐに「１９」を足した値とが、実際の誤り位置となる。上記図９に示す例では、シンドロームの番号Ｐが「２２８１」であるため、シンドロームの番号Ｐ「２２８１」から「２２７１」を引き算して得られる値「１０」と当該値に「１９」を足した値「２９」とが、実際の誤り位置として特定される。なお、上記図９の右側に示すように、シンドロームの番号Ｐ「２２８１」に対応するシンドローム「０１００１００１１００１０」は、「１０」に対応するシンドローム「００１００００００００００」と、「２９」に対応するシンドローム「０１１０１００１１００１０」の排他的論理和によって表される。
また、誤りパターンが誤りパターン４である場合、実際のビットの誤り位置は、算出されたシンドロームの番号Ｐから「３８０７」を引き算して得られた値ｐと、当該値ｐに「１９」を足した値と、当該値ｐに「５８」を足した値とが、実際の誤り位置となる。
以上をまとめると、各誤りパターンにおけるビットの誤り位置は、以下に示すようになる。
誤りパターン１：誤り位置はｐ
誤りパターン２：誤り位置はｐとｐ＋３９
誤りパターン３：誤り位置はｐとｐ＋１９
誤りパターン４：誤り位置はｐとｐ＋１９とｐ＋５８
また、誤り検出部１５６は、１３ビットで表わされる８１９１パターンのテーブルのうち、ＥＣＣ比較部１５４によって算出されたシンドロームが、誤りパターン１〜４に対応する、５８＋１９＋３９＋９６６＝１０８２通りのパターンに存在しない場合には、伝送路上での２ビット以上の誤りを検出し、伝送路上での２ビット以上の誤りを表す情報をエラー出力部１６０へ出力する。
訂正部１５８は、バッファ１５０に格納された受信データにおける誤り検出部１５６によって出力された誤り位置に対応するビットを反転し、受信データのビット誤りを訂正する。
エラー出力部１６０は、誤り検出部１５６によって伝送路上での２ビット以上の誤りを表す情報が出力された場合に、伝送路上での２ビット以上の誤りを表す情報を訂正不能エラーとして出力する。
データ出力部１６２は、エラー無しの場合も含めてエラー訂正終了後に、バッファ１５０に格納された受信データを順次出力する。なお、本実施の形態におけるレイテンシーは、誤り訂正のためのバッファに必要な６４サイクルに加えて、メモリから誤り位置の読み出し処理と、誤り訂正処理との計６６サイクル（１０５．６ｎｓ）となる。
＜情報伝送システムの動作＞
次に、情報伝送システム１０の動作について説明する。上記の通り、情報伝送システム１０の動作は、符号化装置１２側の処理と復号化装置１４側の処理とを含む。
＜符号化装置側の処理＞
まず、符号化装置１２側で実行される処理について説明する。
図１０は符号化装置１２によって実行される符号化処理ルーチンの手順の一例を示すフローチャートである。符号化装置１２は、符号化対象のパラレル形式のデータが入力されると、図１０に示す符号化処理ルーチンを実行する。
ステップＳ１００において、データ受付部１２０はパラレル形式の送信データを受け付ける。
ステップＳ１０２において、ＥＣＣ演算部１２４は、データ受付部１２０によって受け付けたパラレル形式の送信データと、上記式（１）に示す巡回符号生成多項式とに応じて、送信データに付与する誤り訂正符号を計算する。
ステップＳ１０４において、スクランブラ部１２６は、上記ステップＳ１０２で計算された誤り訂正符号を、上記ステップＳ１００で受け付けた送信データに付加し、上記式（３）に従って、誤り訂正符号が付加された送信データをスクランブル処理する。
ステップＳ１０６において、６４Ｂ６６Ｂ符号化部１２８は、上記ステップＳ１０４でスクランブル処理が行われた送信データを、６４Ｂ６６Ｂ符号化方式に従って符号化し、ビット数を変換する。
ステップＳ１０８において、パラレルシリアル（Ｐ／Ｓ）変換部１３０は、上記ステップＳ１０６で変換されたパラレル形式のデータを、シリアルのビット列に変換する。
ステップＳ１１０において、送信部１３２は、上記ステップＳ１０８で変換されたシリアル形式のデータを伝送路１６へ出力して、符号化処理ルーチンを終了する。
＜復号化装置側の処理＞
次に、復号化装置１４側で実行される処理について説明する。
図１１は復号化装置１４によって実行される復号化処理ルーチンの手順の一例を示すフローチャートである。復号化装置１４は、復号化対象のデータを受信すると、図１１に示す復号化処理ルーチンを実行する。
ステップＳ２００において、受信部１４０は、符号化装置１２によって伝送路１６を介して送信されたシリアル形式のデータを受信する。
ステップＳ２０２において、シリアルパラレル（Ｓ／Ｐ）変換部１４２は、上記ステップＳ２００で受信したシリアル形式のデータをパラレル形式のデータに変換する。
ステップＳ２０４において、６４Ｂ６６Ｂ復号化部１４４は、上記ステップＳ２０２で得られたパラレル形式のデータを、６４Ｂ６６Ｂ符号化方式に従ってビット数変換復号化を行い、受信データ及び誤り訂正符号として出力する。
ステップＳ２０６において、デスクランブラ部１４６は、上記ステップＳ２０４で復号化された受信データ及び誤り訂正符号を、デスクランブル処理する。また、デスクランブラ部１４６は、復号された受信データと誤り訂正符号とを、バッファ１５０に格納する。
ステップＳ２０８において、ＥＣＣ演算部１５２は、バッファ１５０に格納された受信データを取得し、取得した受信データと上記式（１）に示した巡回符号生成多項式Ｇ（ｘ）とに基づいて、誤り訂正符号を計算する。
ステップＳ２１０において、ＥＣＣ比較部１５４は、バッファ１５０に格納された誤り訂正符号と、上記ステップＳ２０８で計算された誤り訂正符号とに基づいて、シンドロームを算出する。
ステップＳ２１２において、誤り検出部１５６は、上記ステップＳ２１０で算出されたシンドロームと、シンドロームとビットの誤り位置とが予め対応付けられたテーブルとから、上記ステップＳ２１０で算出されたシンドロームが予め設定されたワードアドレスに対応しているか否かを判定する。算出されたシンドロームが予め設定されたワードアドレスに対応している場合には、ステップＳ２１４へ進む。一方、算出されたシンドロームが予め設定されたワードアドレスに対応していない場合には、ステップＳ２２２へ進む。
ステップＳ２１４において、誤り検出部１５６は、シンドロームの番号Ｐとシンドロームを表すワードアドレスとが予め対応付けられているテーブルと、上記ステップＳ２１０で算出されたシンドロームとから、算出されたシンドロームの番号Ｐに応じて誤りパターンを特定する。
ステップＳ２１６において、誤り検出部１５６は、上記ステップＳ２１４で特定された誤りパターンに応じて、実際のビットの誤り位置を特定し、訂正部１５８へ出力する。
ステップＳ２１８において、訂正部１５８は、バッファ１５０に格納された受信データにおける上記ステップＳ２１６で出力された誤り位置に対応するビットを反転し、受信データのビット誤りを訂正する。
ステップＳ２２０において、データ出力部１６２は、バッファ１５０に格納された受信データを出力して、復号化処理ルーチンを終了する。
ステップＳ２２２において、誤り検出部１５６は、伝送路上での２ビット以上の誤りを検出し、伝送路上での２ビット以上の誤りを表す情報を出力する。
ステップＳ２２４において、エラー出力部１６０は、上記ステップＳ２２２で出力された２ビット以上の誤りを表す情報を訂正不能エラーとして出力して、復号化処理ルーチンを終了する。
このように、２Ｎビットのデータに対してＮ＋３次の巡回符号生成多項式が予め設定され、２Ｎ−（Ｎ＋３）ビットのデータに対してＮ＋３ビットの誤り訂正符号が付与され、デスクランブラにより拡散するビット誤りが訂正される。例えば、ダミービット３ビットを含む１０１１ビットのデータに１３ビットの誤り訂正符号が付与され、デスクランブリングにより拡散するビット誤りが訂正される。
また、上記図７に示すように、誤りパターン１では５８通りの伝送路上の１ビットの誤りが存在し、誤りパターン２では１９通りの伝送路上の１ビットの誤りが存在し、誤りパターン３では３９通りの伝送路上の１ビットの誤りが存在し、誤りパターン４では９６６通りの伝送路上の１ビットの誤りが存在する。従って、伝送路上での２ビット以上の誤りの検出確率は、（８１９１−５８−１９−３９−９６６）／８１９１≒０．８６８となり、約８７％となる。
＜第２の実施の形態＞
第１の実施の形態では、ビットの誤り位置に対応するシンドロームの番号と、シンドロームを表すワードアドレスとが予め対応付けられているテーブルとから、ビットの誤り位置を検出する場合を例に説明した。これに対し、第２の実施の形態では、演算されたシンドロームが、Ｍ種類のシンドロームとビットの誤り位置ｐｍとを対応させたテーブルに存在しない場合に、シンドロームを演算することを繰り返し、シンドロームとシンドロームの演算の繰り返し回数ｋと当該テーブルに対応した誤り位置ｐｍとに基づいて、受信データの誤り位置を検出する場合を例に説明する。なお、前述した第１の実施の形態の符号化装置１２及び復号化装置１４と同様の構成については、第１の実施の形態と同一の符号を付与してその説明を省略する。
（復号化装置２１４）
図１２は第２の実施の形態に係る復号化装置２１４の構成の一例を示すブロック図である。図１２に示すように、復号化装置２１４は、受信部１４０、シリアルパラレル（Ｓ／Ｐ）変換部１４２、６４Ｂ６６Ｂ復号化部１４４、デスクランブラ部１４６、エラー訂正部２４８、エラー出力部１６０、及びデータ出力部１６２を備えている。
エラー訂正部２４８は、第１のバッファ２５０、第２のバッファ２５１、第３のバッファ２５２、第４のバッファ２５３、第５のバッファ２５４、ＥＣＣ演算部１５２、ＥＣＣ比較部１５４、誤り検出部２５６、及び訂正部１５８を備えている。
第１のバッファ２５０には、デスクランブラ部１４６によって得られた、受信データ及び誤り訂正符号が格納される。第１のバッファ２５０に格納された受信データ及び誤り訂正符号は、第２のバッファ２５１、第３のバッファ２５２、第４のバッファ２５３、第５のバッファ２５４へ順次転送される。
本実施の形態では、第１のバッファ２５０、第２のバッファ２５１、第３のバッファ２５２、第４のバッファ２５３、第５のバッファ２５４の記憶容量が、１２８Ｂｙｔｅである場合について説明する。
誤り検出部２５６は、ＥＣＣ比較部１５４によって算出されたシンドロームが、予め定められたＭ種類のシンドロームとビットの誤り位置ｐｍとを対応させたテーブルに存在しない場合に、更に、演算されたシンドロームと予め設定された演算式とに基づいて、シンドロームを演算することを繰り返す。そして、誤り検出部２５６は、シンドロームとシンドロームの演算の繰り返し回数ｋと当該テーブルに対応した誤り位置ｐｍとに基づいて、受信データの誤り位置を検出する。
また、誤り検出部２５６は、複数の送信データについて、ビットの誤り位置を並列に検出する。
第２の実施の形態では、シンドロームの一部とビットの誤り位置とが予め対応付けられている。図１３に、シンドロームの一部とビットの誤り位置との組み合わせについて予め対応付けられているテーブルの一例を示す。
図１３は、１６パターンのシンドロームとビットの誤り位置とが予め対応付けられているテーブルの例を示す。図１３に示すテーブルでは、１６パターンのシンドロームと繰り返し回数（Ｉｔｅｒａｔｉｏｎｓ）とに応じて、ビットの誤り位置が決定される。
図１４に、誤り検出部２５６が行う処理を説明するための説明図を示す。図１４に示すように、誤り検出部２５６は、演算されたシンドロームＳ［１２：０］が当該テーブルに存在しない場合に、更に、演算されたシンドロームと、予め設定された以下の演算式（５）とに基づいて、シンドロームを演算することを繰り返す。
Figure 0006930090
上記式は１３ビット入力の演算式を表し、Ｓｘｘが１クロック前の処理によって演算されたシンドロームのｘｘ番目のビット、ＳＥｘｘが今回の処理によって演算されるシンドロームのｘｘ番目のビットを表す。ここで、「＋」はＸＯＲ演算を表わす。
具体的には、演算された誤りシンドロームＳ［１２：０］が、上記図１３のテーブルのＳＥの列にある場合、誤り位置は０〜１５のいずれかとなる。一方、演算された誤りシンドロームＳ［１２：０］が、上記図１３のＳＥの列以外の場合、上記の演算式（５）に従って、演算（Ｉｔｅｒａｔｉｏｎｓ）が繰り返される。そして、Ｉｔｅｒａｔｉｏｎｓの回数と上記図１３のテーブルとから誤り位置が特定される。
なお、上記図１３に示すテーブルでは、１６パターンのシンドロームが予め登録されているが、図１５に示すように、３２パターンのシンドローム又は６４パターンのシンドロームが予め登録されていてもよい。３２パターンのシンドローム又は６４パターンのシンドロームがテーブルに予め登録されている場合には、１６パターンのシンドロームが予め登録されている場合に比べ、シンドロームの演算の繰り返しの回数が減ることになる。
次に、第１のバッファ２５０〜第５のバッファ２５４に格納されたデータに対して、誤り検出部２５６が行う処理について説明する。なお、テーブルには、３２パターンのシンドロームが予め登録されている場合を例に説明する。
図１６に、誤り検出部２５６が行う処理と各バッファに格納されるデータとの関係の一例を示す。図１６に示す各ブロックは、誤り検出部２５６又は各バッファにおける処理時間を表している。
本実施の形態では、各バッファの記憶容量が１２８Ｂｙｔｅである場合について説明する。バッファの記憶容量が１２８Ｂｙｔｅである場合、図１６に示すように、１６ｂｉｔモードでは６４サイクルで処理される。また、３２パターンのシンドロームが登録されたテーブルを用いてマッチングを行う場合、誤り検出部２５６が行う誤り位置の算出は、約１５０サイクルで処理される。そのため、誤り検出部２５６は、ビットの誤り位置の算出を３つ並列に処理し、図１６に示すようにバッファを５つ設けることでビットの誤り訂正が完了する。
例えば、図１６に示すように、データＢ０１が第１のバッファ２５０に格納されると、６４サイクルで処理が実行される。次に、誤り検出部２５６は、第１のバッファ２５０からデータＢ０１を読み出す。また、データＢ０１は第２のバッファ２５１に転送される。そして、第１のバッファ２５０には、次のデータＢ０２が格納される。
誤り検出部２５６は、読み出したデータＢ０１に対し、ＥＣＣ比較部１５４で得られたシンドロームとテーブルとのマッチングを行う。当該マッチング処理は、約１５０サイクルで処理される。誤り検出部２５６によるマッチング処理が終了すると、データＢ０１は第５のバッファ２５４に格納されているため、誤り検出部２５６によって得られた結果に応じて、訂正部１５８がデータＢ０１に対し訂正処理を行う。
従来技術におけるビットの誤り位置の特定には、２０４８Ｂｙｔｅのメモリが必要であるが、本実施の形態における方式では、６４０Ｂｙｔｅのバッファによって、ビットの誤り位置が特定されるため、ビットの誤り訂正に必要なメモリ量が従来の１／３以下に低減される。なお、本実施の形態におけるレイテンシーは、バッファ５個で６４×５＋２＝３２２サイクルとなる（５１５．２ｎｓ）。
＜情報伝送システムの動作＞
次に、第２の実施の形態に係る情報伝送システムの動作について説明する。上記の通り、第２の実施の形態に係る情報伝送システムの動作は、符号化装置１２側と復号化装置２１４側とで実行される。
＜復号化装置側の処理＞
図１７は、復号化装置２１４によって実行される復号化処理ルーチンの手順の一例を示すフローチャートである。復号化装置２１４は、復号化対象のデータを受信すると、図１７に示す復号化処理ルーチンを実行する。
ステップＳ２００において、受信部１４０は、符号化装置１２によって伝送路１６を介して送信されたシリアル形式のデータを受信する。
ステップＳ２０２において、シリアルパラレル（Ｓ／Ｐ）変換部１４２は、上記ステップＳ２００で受信したシリアル形式のデータをパラレル形式のデータに変換する。
ステップＳ２０４において、６４Ｂ６６Ｂ復号化部１４４は、上記ステップＳ２０２で得られたパラレル形式のデータを、６４Ｂ６６Ｂ符号化方式に従ってビット数変換復号化を行い、受信データ及び誤り訂正符号として出力する。
ステップＳ２０６において、デスクランブラ部１４６は、上記ステップＳ２０４で復号化された受信データ及び誤り訂正符号を、デスクランブル処理する。また、デスクランブラ部１４６は、復号された受信データと誤り訂正符号とを、バッファ１５０に格納する。
ステップＳ２０８において、ＥＣＣ演算部１５２は、バッファ１５０に格納された受信データを取得し、取得した受信データと上記式（１）に示した巡回符号生成多項式Ｇ（ｘ）とに基づいて、誤り訂正符号を計算する。
ステップＳ２１０において、ＥＣＣ比較部１５４は、バッファ１５０に格納された誤り訂正符号と、上記ステップＳ２０８で計算された誤り訂正符号とに基づいて、シンドロームを算出する。
ステップＳ３１２において、誤り検出部２５６は、上記ステップＳ２１０で算出されたシンドロームが当該テーブルに対応しているか否かを判定する。上記ステップＳ２１０で算出されたシンドロームが当該テーブルに存在している場合には、ステップＳ３１４へ進む。一方、上記ステップＳ２１０で算出されたシンドロームが当該テーブルに存在していない場合には、ステップＳ３１３へ進む。
ステップＳ３１３において、誤り検出部２５６は、繰り返し回数ｋが予め設定された回数以上であるか否かを判定する。繰り返し回数ｋが予め設定された回数以上である場合には、ステップＳ２２０へ進む。一方、繰り返し回数ｋが予め設定された回数未満である場合には、ステップＳ３１４へ進む。
ステップＳ３１４では、上記ステップＳ２１０又は前回の本ステップＳ３１４で演算されたシンドロームと上記演算式（５）とに基づいて、シンドロームを演算する。
このように、バッファを２段以上設け、ビットの誤り位置の特定のための演算を繰り返すことで、レイテンシーは大きくなるが、ビットの誤り位置とシンドロームとを対応付けるための情報のメモリが削減される。
なお、上記の実施の形態で説明した情報伝送システムの構成は一例であり、本発明の主旨を逸脱しない範囲内においてその構成を変更してもよいことは言うまでもない。例えば、符号化装置と復号化装置とを有する情報伝送システムとして説明したが、符号化手段と復号化手段とを兼ね備える装置とし、装置間でシリアル伝送を行う情報伝送システムとしてもよい。また、ビット数変換も６４Ｂ６６Ｂのみでなく、他のビット数変換も可能である。
また、上記の実施の形態では、２Ｎビットのデータの一例として１０２４（＝２１０）ビットのデータが用い、Ｎ＋３次の巡回符号生成多項式の一例として１３次の巡回符号生成多項式を用いる場合を例に説明したが、これに限定されるものではない。例えば、データが１０２４（＝２１０）ビットである場合には、式（３）のスクランブラに対応する１３次の生成多項式として、図１８に示すような係数を有する１３次の巡回符号生成多項式を用いてもよい。なお、図１８の各誤りパターンの数字は、シンドロームの番号Ｐを表す。例えば、巡回符号生成多項式の係数が図１８の太枠線で囲われた係数である場合、誤りパターン２に対応するシンドロームの番号Ｐは１１９１〜１２０９であり、誤りパターン３に対応するシンドロームの番号Ｐは３２５６〜３２９４であり、誤りパターン４に対応するシンドロームの番号Ｐは３８０７〜４７７２であることを表す。図１８は、式（３）のスクランブラに対応する１３次の生成多項式の例であるが、一般的にｘａ＋ｘｂ＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）でスクランブラされた場合でも、ａが５８以下であれば、１３次の巡回符号生成多項式（２０９種類）のいずれかで対応可能である。
また、上記の実施の形態では、１３次の巡回符号生成多項式を用いる場合を例に説明したが、２Ｎビットのデータに対してＮ＋３次の巡回符号生成多項式を用いる場合であれば、どのような次数であってもよい。例えば、２１１（＝２０４８）ビットのデータに対しては１４次の巡回符号生成多項式が用い、２１２（＝４０９６）ビットのデータに対しては１５次の巡回符号生成多項式が用い、２１３（＝８１９２）ビットのデータに対しては１６次の巡回符号生成多項式が用いることが可能である。
例えば、巡回符号生成多項式を１６次に拡張すれば、８１７６（＝８１９２−１６）ビットまで対応可能となる。すなわち、１６ビットの誤り訂正符号で、８１９２ビットのＦＥＣフレームが構成される。従来の方式では、４つのＦＥＣフレームで３９６８ビットまでしか対応されず、しかも、４つのＦＥＣフレームで６４ビットの誤り訂正符号が必要となる。
なお、例えば、１６次の巡回符号生成多項式を用いて誤り訂正符号を１６ビットに拡張させ、４０８０ビットのデータに対応させてもよい。この場合には、１６ビットの誤り訂正符号で、４０９６ビットのＦＥＣフレームが構成される。
本発明を通信手段により提供することはもちろん、ＣＤＲＯＭ等の記録媒体に格納して提供することも可能である。
１０ 情報伝送システム
１２ 符号化装置
１４，２１４ 復号化装置
１６ 伝送路
１２０ データ受付部
１２２ 変換部
１２４ ＥＣＣ演算部
１２６ スクランブラ部
１２８ ６４Ｂ６６Ｂ符号化部
１３０ Ｐ／Ｓ変換部
１３２ 送信部
１４０ 受信部
１４２ Ｓ／Ｐ変換部
１４４ ６４Ｂ６６Ｂ復号化部
１４６ デスクランブラ部
１４８，２４８ エラー訂正部
１５０ バッファ
１５２ ＥＣＣ演算部
１５４ ＥＣＣ比較部
１５６，２５６ 誤り検出部
１５８ 訂正部
１６０ エラー出力部
１６２ データ出力部
２５０ 第１のバッファ
２５１ 第２のバッファ
２５２ 第３のバッファ
２５３ 第４のバッファ
２５４ 第５のバッファ

Claims (6)

  1. 符号化装置から送信されたデータを復号化する復号化装置であって、
    前記符号化装置は、
    ２ Ｎ ビット以下のビット数に対応するブロックの送信データを取得し、
    前記送信データとＮ＋３次の巡回符号生成多項式とに応じて、Ｎ＋３ビットの誤り訂正符号を計算し、該誤り訂正符号を前記送信データに付加し、
    前記巡回符号生成多項式は、ｘ ａ ＋ｘ ｂ ＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）によるデスクランブル処理によって、データのブロック内に拡散する３ビット以下のビット誤りの４つの誤りパターンの各々について、前記誤りパターン毎に、２ Ｎ 種類以上の連続するビットの誤り位置を表すシンドロームを生成するように予め設定されており、
    前記多項式ｘ ａ ＋ｘ ｂ ＋１に従って、誤り訂正符号が付加された前記送信データをスクランブリング処理することにより、通信対象データを生成し、前記通信対象データを復号化装置へ送信し、
    前記復号化装置は、
    前記符号化装置から送信された前記通信対象データを受信する受信手段と、
    前記受信手段により受信された前記通信対象データを復号化することにより、前記通信対象データに対応する受信データと該受信データに付与されている前記誤り訂正符号を得る復号化手段と、
    前記復号化手段により得られた前記受信データと、前記受信データに付与されている前記誤り訂正符号とに対して、前記多項式ｘ ａ ＋ｘ ｂ ＋１に従って、デスクランブリング処理を実行することにより、デスクランブル処理済みの受信データを生成するデスクランブラ手段と、
    前記デスクランブラ手段により得られたデスクランブル処理済みの受信データと、前記巡回符号生成多項式とに基づいて、誤り訂正符号を演算する誤り訂正符号演算手段と、
    前記受信データに付与されている前記誤り訂正符号と、前記誤り訂正符号演算手段により演算された誤り訂正符号とに基づいて、シンドロームを計算する誤り訂正符号比較手段と、
    前記誤り訂正符号比較手段により得られた前記シンドロームと、２ （Ｎ＋３） −１種類のシンドロームとビットの誤り位置とが予め対応付けられたテーブルとから、前記誤り訂正符号比較手段により得られた前記シンドロームに対応する前記誤りパターンに応じて前記受信データの誤り位置を算出する誤り検出手段と、
    前記誤り検出手段によって算出された前記誤り位置の前記受信データを訂正する訂正手段と、
    を備える、復号化装置。
  2. 前記誤り検出手段は、前記シンドロームが前記テーブルにおいて前記４つの誤りパターンに含まれる誤り位置と対応していない場合に、前記受信データの訂正不能の誤りを検出する
    請求項１に記載の復号化装置。
  3. 前記誤り検出手段は、演算された前記シンドロームがＭ種類のシンドロームと誤り位置ｐｍを対応させた前記テーブルに存在しない場合に、更に、演算された前記シンドロームと予め設定された演算式とに基づいて、シンドロームを演算することを、演算された前記シンドロームが前記テーブルに存在するまで繰り返し、前記シンドロームと前記シンドロームの演算の繰り返し回数ｋと前記テーブルに対応した誤り位置ｐｍとに基づいて、前記受信データの誤り位置を検出する
    請求項１に記載の復号化装置。
  4. 前記誤り検出手段は、前記シンドロームの演算の繰り返し回数が予め定められた値より大きい場合に、前記データの訂正不能の誤りを検出する
    請求項３に記載の復号化装置。
  5. 符号化装置と、請求項１〜請求項４の何れか１項に記載の復号化装置と、を備えた情報伝送システムであって、
    前記符号化装置は、
    ２ Ｎ ビット以下のビット数に対応するブロックの送信データを取得し、
    前記送信データとＮ＋３次の巡回符号生成多項式とに応じて、Ｎ＋３ビットの誤り訂正符号を計算し、該誤り訂正符号を前記送信データに付加し、
    前記巡回符号生成多項式は、ｘ ａ ＋ｘ ｂ ＋１の多項式（ａ,ｂは整数、ａ＞ｂ、ａ≠２ｂ）によるデスクランブル処理によって、データのブロック内に拡散する３ビット以下のビット誤りの４つの誤りパターンの各々について、前記誤りパターン毎に、２ Ｎ 種類以上の連続するビットの誤り位置を表すシンドロームを生成するように予め設定されており、
    前記多項式ｘ ａ ＋ｘ ｂ ＋１に従って、誤り訂正符号が付加された前記送信データをスクランブリング処理することにより、通信対象データを生成し、前記通信対象データを復号化装置へ送信する、
    情報伝送システム。
  6. コンピュータを、請求項１〜請求項４の何れか１項に記載の復号化装置を構成する各手段として機能させるためのプログラム。
JP2016221691A 2016-02-03 2016-11-14 復号化装置、プログラム、及び情報伝送システム Active JP6930090B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016019181 2016-02-03
JP2016019181 2016-02-03

Publications (2)

Publication Number Publication Date
JP2017139738A JP2017139738A (ja) 2017-08-10
JP6930090B2 true JP6930090B2 (ja) 2021-09-01

Family

ID=59387272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016221691A Active JP6930090B2 (ja) 2016-02-03 2016-11-14 復号化装置、プログラム、及び情報伝送システム

Country Status (3)

Country Link
US (1) US20170222752A1 (ja)
JP (1) JP6930090B2 (ja)
CN (1) CN107040333B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3265998B1 (en) * 2015-07-09 2021-04-07 Hewlett-Packard Development Company, L.P. Multi-dimensional cyclic symbols
US11048602B2 (en) * 2017-10-17 2021-06-29 SK Hynix Inc. Electronic devices
CN109687938B (zh) * 2018-11-19 2022-03-25 京信网络系统股份有限公司 应用于直放站中的帧数据处理方法、装置和计算机设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618395B1 (en) * 1999-05-27 2003-09-09 3Com Corporation Physical coding sub-layer for transmission of data over multi-channel media
US7318185B2 (en) * 2001-08-23 2008-01-08 Nortel Networks Limited Method and apparatus for scrambling based peak-to-average power ratio reduction without side information
TW548915B (en) * 2001-09-11 2003-08-21 Macronix Int Co Ltd Transmission convergence layer circuit of receiver for asynchronous transmission and its operation method
US20030217320A1 (en) * 2002-05-20 2003-11-20 Gorshe Steven Scott Cyclic redundancy check circuit for use with self-synchronous scramblers
US7284184B2 (en) * 2003-01-30 2007-10-16 International Business Machines Corporation Forward error correction scheme compatible with the bit error spreading of a scrambler
US7257759B2 (en) * 2004-08-19 2007-08-14 Alcatel Lucent Accounting for error carryover in error correction on M-bit encoded links
JP4612864B2 (ja) * 2005-05-19 2011-01-12 キヤノン株式会社 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法
US7676733B2 (en) * 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
US7913151B1 (en) * 2006-05-26 2011-03-22 Pmc-Sierra, Inc. Forward error correction with self-synchronous scramblers
CN101087180B (zh) * 2006-06-08 2012-05-23 华为技术有限公司 无线信道的译码方法、装置及其应用
CN100546206C (zh) * 2007-02-07 2009-09-30 华为技术有限公司 一种实现解码的电路和方法
CN101252361B (zh) * 2007-10-11 2011-12-21 国民技术股份有限公司 一种支持预搜索的面积紧凑型bch并行译码电路
US8458560B2 (en) * 2008-01-22 2013-06-04 Ciena Corporation Systems and methods for efficient parallel implementation of burst error correction codes
CN100571045C (zh) * 2008-03-03 2009-12-16 炬才微电子（深圳）有限公司 一种解码伴随式的计算方法、电路及解码器
CN101697490B (zh) * 2009-10-16 2013-09-25 苏州国芯科技有限公司 一种应用在基于理德-所罗门码的ecc模块上的解码方法
CN101873143B (zh) * 2010-06-01 2013-03-27 福建新大陆电脑股份有限公司 一种rs纠错码解码器中的伴随式计算电路及其计算方法
CN104301070A (zh) * 2014-10-10 2015-01-21 中国石油天然气集团公司 一种用于随钻测量系统数据检错纠错的方法

Also Published As

Publication number Publication date
JP2017139738A (ja) 2017-08-10
CN107040333A (zh) 2017-08-11
US20170222752A1 (en) 2017-08-03
CN107040333B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US7278085B1 (en) Simple error-correction codes for data buffers
US20200195377A1 (en) Forward error correction with compression coding
JP6930090B2 (ja) 復号化装置、プログラム、及び情報伝送システム
KR880014463A (ko) 리드-솔로몬 에러 보정 코드 엔코더
CN107239362B (zh) 一种并行crc校验码的计算方法及系统
JP6657690B2 (ja) 復号化装置、プログラム、及び情報伝送システム
US20130139028A1 (en) Extended Bidirectional Hamming Code for Double-Error Correction and Triple-Error Detection
JP6417937B2 (ja) 復号化装置、プログラム及び情報伝送システム
RU2310273C2 (ru) Способ кодирования-декодирования информации в системах передачи данных
JP7116374B2 (ja) 短縮レイテンシ誤り訂正復号
KR102532623B1 (ko) Raid에 맞춤화된 bch 인코딩 및 디코딩 방법, 및 그 장치
US20170288697A1 (en) Ldpc shuffle decoder with initialization circuit comprising ordered set memory
JP2018074545A (ja) データ処理システム及びデータ処理装置
CN115037415B (zh) 基于crc的纠错编码的方法、装置、终端
US20220345157A1 (en) Multibyte error detection
JP6693187B2 (ja) 復号化装置、プログラム、及び情報伝送システム
JP3248098B2 (ja) シンドローム計算装置
US10193573B2 (en) Method and data processing device for determining an error vector in a data word
EP2285003B1 (en) Correction of errors in a codeword
JP6336547B2 (ja) 訂正信号を決定する回路構成及びその方法
CN115037414B (zh) 基于crc的纠错解码的方法、装置、终端
US20230370092A1 (en) Error Correction With Fast Syndrome Calculation
US20230216525A1 (en) Method for generating burst error correction code, device for generating burst error correction code, and recording medium storing instructions to perform method for generating burst error correction code
JP2005057741A (ja) インラインワイヤ誤り訂正
KR100192802B1 (ko) 리드 솔로몬 디코더의 에러값 계산 및 정정 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210726

R150 Certificate of patent or registration of utility model

Ref document number: 6930090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150