JP2017139738A - 復号化装置、プログラム、及び情報伝送システム - Google Patents
復号化装置、プログラム、及び情報伝送システム Download PDFInfo
- Publication number
- JP2017139738A JP2017139738A JP2016221691A JP2016221691A JP2017139738A JP 2017139738 A JP2017139738 A JP 2017139738A JP 2016221691 A JP2016221691 A JP 2016221691A JP 2016221691 A JP2016221691 A JP 2016221691A JP 2017139738 A JP2017139738 A JP 2017139738A
- Authority
- JP
- Japan
- Prior art keywords
- error
- syndrome
- data
- bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
<情報伝送システム>
まず、本発明の実施の形態に係る情報伝送システムの概略構成について説明する。図1は本発明の実施の形態に係る情報伝送システムの構成の一例を示す概略図である。図1に示すように、情報伝送システム10は、情報を送信する符号化装置12と情報を受信する復号化装置14とを備えている。
次に、符号化装置12の構成について説明する。図2は符号化装置の構成の一例を示すブロック図である。図2に示すように、符号化装置12は、データ受付部120、変換部122、及び送信部132を備えている。符号化装置12は、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)、ゲートアレイなどの回路(IC:Integrated Circuit)により実装される。また、符号化装置12が備える上記各機能部は、CPU(Central Processing Unit)、RAM(Random Access Memory)、及びROM(Read Only Memory)等を備えたコンピュータにより実現し、CPUが、ROMに記憶されているプログラムを実行することにより、各機能部における各機能が実行されるように構成してもよい。
次に、復号化装置14の構成について説明する。図5は復号化装置の構成の一例を示すブロック図である。図5に示すように、復号化装置14は、受信部140、シリアルパラレル(S/P)変換部142、64B66B復号化部144、デスクランブラ部146、エラー訂正部148、エラー出力部160、及びデータ出力部162を備えている。復号化装置14は、FPGA(Field Programmable Gate Array)、ASIC(Application Specific Integrated Circuit)、ゲートアレイなどの回路(IC:Integrated Circuit)により実装される。また、復号化装置14が備える上記各機能部は、CPU(Central Processing Unit)、RAM(Random Access Memory)、及びROM(Read Only Memory)等を備えたコンピュータにより実現し、CPUが、ROMに記憶されているプログラムを実行することにより、各機能部における各機能が実行されるように構成してもよい。
誤りパターン2:誤り位置はpとp+39
誤りパターン3:誤り位置はpとp+19
誤りパターン4:誤り位置はpとp+19とp+58
次に、情報伝送システム10の動作について説明する。上記の通り、情報伝送システム10の動作は、符号化装置12側の処理と復号化装置14側の処理とを含む。
まず、符号化装置12側で実行される処理について説明する。
図10は符号化装置12によって実行される符号化処理ルーチンの手順の一例を示すフローチャートである。符号化装置12は、符号化対象のパラレル形式のデータが入力されると、図10に示す符号化処理ルーチンを実行する。
次に、復号化装置14側で実行される処理について説明する。
図11は復号化装置14によって実行される復号化処理ルーチンの手順の一例を示すフローチャートである。復号化装置14は、復号化対象のデータを受信すると、図11に示す復号化処理ルーチンを実行する。
第1の実施の形態では、ビットの誤り位置に対応するシンドロームの番号と、シンドロームを表すワードアドレスとが予め対応付けられているテーブルとから、ビットの誤り位置を検出する場合を例に説明した。これに対し、第2の実施の形態では、演算されたシンドロームが、M種類のシンドロームとビットの誤り位置pmとを対応させたテーブルに存在しない場合に、シンドロームを演算することを繰り返し、シンドロームとシンドロームの演算の繰り返し回数kと当該テーブルに対応した誤り位置pmとに基づいて、受信データの誤り位置を検出する場合を例に説明する。なお、前述した第1の実施の形態の符号化装置12及び復号化装置14と同様の構成については、第1の実施の形態と同一の符号を付与してその説明を省略する。
図12は第2の実施の形態に係る復号化装置214の構成の一例を示すブロック図である。図12に示すように、復号化装置214は、受信部140、シリアルパラレル(S/P)変換部142、64B66B復号化部144、デスクランブラ部146、エラー訂正部248、エラー出力部160、及びデータ出力部162を備えている。
次に、第2の実施の形態に係る情報伝送システムの動作について説明する。上記の通り、第2の実施の形態に係る情報伝送システムの動作は、符号化装置12側と復号化装置214側とで実行される。
図17は、復号化装置214によって実行される復号化処理ルーチンの手順の一例を示すフローチャートである。復号化装置214は、復号化対象のデータを受信すると、図17に示す復号化処理ルーチンを実行する。
12 符号化装置
14,214 復号化装置
16 伝送路
120 データ受付部
122 変換部
124 ECC演算部
126 スクランブラ部
128 64B66B符号化部
130 P/S変換部
132 送信部
140 受信部
142 S/P変換部
144 64B66B復号化部
146 デスクランブラ部
148,248 エラー訂正部
150 バッファ
152 ECC演算部
154 ECC比較部
156,256 誤り検出部
158 訂正部
160 エラー出力部
162 データ出力部
250 第1のバッファ
251 第2のバッファ
252 第3のバッファ
253 第4のバッファ
254 第5のバッファ
Claims (6)
- xa+xb+1の多項式(a,bは整数、a>b、a≠2b)でスクランブリングされた送信データを受信する復号化装置において、2Nビット以下に対応するブロックの送信データに対し、前記多項式によるデスクランブリングでブロック内に拡散する3ビット以下のビット誤りの4つの誤りパターンの各々について、前記誤りパターン毎に、2N種類以上の連続するビットの誤り位置を表すシンドロームが生成されるように予め設定されたN+3次の巡回符号生成多項式に応じて計算されたN+3ビットの誤り訂正符号が付与された前記送信データに対するスクランブリングにより得られたデータを受信する受信手段と、
前記データに対するデスクランブリングにより得られた受信データに付与された前記誤り訂正符号及び前記受信データから演算された誤り訂正符号に応じて計算される2(N+3)−1種類のシンドロームと、シンドロームとビットの誤り位置とが予め対応付けられたテーブルとから、前記シンドロームに対応する前記誤りパターンに応じて前記受信データの誤り位置を算出する誤り検出手段と、
前記誤り検出手段によって算出された前記誤り位置の前記受信データを訂正する訂正手段と、
を備えた復号化装置。 - 前記誤り検出手段は、前記シンドロームが前記テーブルにおいて前記4つの誤りパターンに含まれる誤り位置と対応していない場合に、前記データの訂正不能の誤りを検出する
請求項1に記載の復号化装置。 - 前記誤り検出手段は、演算された前記シンドロームがM種類のシンドロームと誤り位置pmを対応させた前記テーブルに存在しない場合に、更に、演算された前記シンドロームと予め設定された演算式とに基づいて、シンドロームを演算することを、演算された前記シンドロームが前記テーブルに存在するまで繰り返し、前記シンドロームと前記シンドロームの演算の繰り返し回数kと前記テーブルに対応した誤り位置pmとに基づいて、前記受信データの誤り位置を検出する
請求項1に記載の復号化装置。 - 前記誤り検出手段は、前記シンドロームの演算の繰り返し回数が予め定められた値より大きい場合に、前記データの訂正不能の誤りを検出する
請求項3に記載の復号化装置。 - 前記予め設定されたN+3次の巡回符号生成多項式に応じて計算された誤り訂正符号を前記送信データに付与して誤り訂正符号を付与した送信データを生成し、前記誤り訂正符号を付与した送信データに対してスクランブリングを行うことにより前記データを得る変換手段、及び
前記変換手段によって得られた前記データを送信する送信手段を備えた符号化装置と、
請求項1〜請求項4の何れか1項に記載の復号化装置と、
を備えた情報伝送システム。 - コンピュータを、請求項1〜請求項4の何れか1項に記載の復号化装置を構成する各手段として機能させるためのプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016019181 | 2016-02-03 | ||
JP2016019181 | 2016-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017139738A true JP2017139738A (ja) | 2017-08-10 |
JP6930090B2 JP6930090B2 (ja) | 2021-09-01 |
Family
ID=59387272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016221691A Active JP6930090B2 (ja) | 2016-02-03 | 2016-11-14 | 復号化装置、プログラム、及び情報伝送システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170222752A1 (ja) |
JP (1) | JP6930090B2 (ja) |
CN (1) | CN107040333B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3265998B1 (en) * | 2015-07-09 | 2021-04-07 | Hewlett-Packard Development Company, L.P. | Multi-dimensional cyclic symbols |
US11048602B2 (en) * | 2017-10-17 | 2021-06-29 | SK Hynix Inc. | Electronic devices |
CN109687938B (zh) * | 2018-11-19 | 2022-03-25 | 京信网络系统股份有限公司 | 应用于直放站中的帧数据处理方法、装置和计算机设备 |
US11356197B1 (en) * | 2021-03-19 | 2022-06-07 | Kandou Labs SA | Error-tolerant forward error correction ordered set message decoder |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618395B1 (en) * | 1999-05-27 | 2003-09-09 | 3Com Corporation | Physical coding sub-layer for transmission of data over multi-channel media |
US7318185B2 (en) * | 2001-08-23 | 2008-01-08 | Nortel Networks Limited | Method and apparatus for scrambling based peak-to-average power ratio reduction without side information |
TW548915B (en) * | 2001-09-11 | 2003-08-21 | Macronix Int Co Ltd | Transmission convergence layer circuit of receiver for asynchronous transmission and its operation method |
US20030217320A1 (en) * | 2002-05-20 | 2003-11-20 | Gorshe Steven Scott | Cyclic redundancy check circuit for use with self-synchronous scramblers |
US7284184B2 (en) * | 2003-01-30 | 2007-10-16 | International Business Machines Corporation | Forward error correction scheme compatible with the bit error spreading of a scrambler |
US7257759B2 (en) * | 2004-08-19 | 2007-08-14 | Alcatel Lucent | Accounting for error carryover in error correction on M-bit encoded links |
JP4612864B2 (ja) * | 2005-05-19 | 2011-01-12 | キヤノン株式会社 | 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法 |
US7676733B2 (en) * | 2006-01-04 | 2010-03-09 | Intel Corporation | Techniques to perform forward error correction for an electrical backplane |
US7913151B1 (en) * | 2006-05-26 | 2011-03-22 | Pmc-Sierra, Inc. | Forward error correction with self-synchronous scramblers |
CN101087180B (zh) * | 2006-06-08 | 2012-05-23 | 华为技术有限公司 | 无线信道的译码方法、装置及其应用 |
CN100546206C (zh) * | 2007-02-07 | 2009-09-30 | 华为技术有限公司 | 一种实现解码的电路和方法 |
CN101252361B (zh) * | 2007-10-11 | 2011-12-21 | 国民技术股份有限公司 | 一种支持预搜索的面积紧凑型bch并行译码电路 |
US8458560B2 (en) * | 2008-01-22 | 2013-06-04 | Ciena Corporation | Systems and methods for efficient parallel implementation of burst error correction codes |
CN100571045C (zh) * | 2008-03-03 | 2009-12-16 | 炬才微电子(深圳)有限公司 | 一种解码伴随式的计算方法、电路及解码器 |
CN101697490B (zh) * | 2009-10-16 | 2013-09-25 | 苏州国芯科技有限公司 | 一种应用在基于理德-所罗门码的ecc模块上的解码方法 |
CN101873143B (zh) * | 2010-06-01 | 2013-03-27 | 福建新大陆电脑股份有限公司 | 一种rs纠错码解码器中的伴随式计算电路及其计算方法 |
CN104301070A (zh) * | 2014-10-10 | 2015-01-21 | 中国石油天然气集团公司 | 一种用于随钻测量系统数据检错纠错的方法 |
-
2016
- 2016-08-08 US US15/230,550 patent/US20170222752A1/en not_active Abandoned
- 2016-09-08 CN CN201610811272.9A patent/CN107040333B/zh active Active
- 2016-11-14 JP JP2016221691A patent/JP6930090B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN107040333B (zh) | 2021-04-13 |
CN107040333A (zh) | 2017-08-11 |
US20170222752A1 (en) | 2017-08-03 |
JP6930090B2 (ja) | 2021-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8055984B2 (en) | Forward error correction scheme compatible with the bit error spreading of a scrambler | |
US8468439B2 (en) | Speed-optimized computation of cyclic redundancy check codes | |
JP6930090B2 (ja) | 復号化装置、プログラム、及び情報伝送システム | |
US10248498B2 (en) | Cyclic redundancy check calculation for multiple blocks of a message | |
CN107239362B (zh) | 一种并行crc校验码的计算方法及系统 | |
JP6657690B2 (ja) | 復号化装置、プログラム、及び情報伝送システム | |
JP6417937B2 (ja) | 復号化装置、プログラム及び情報伝送システム | |
CN108574490B (zh) | 计算循环冗余校验crc编码的方法及装置 | |
US11804855B2 (en) | Pipelined forward error correction for vector signaling code channel | |
CN115037415B (zh) | 基于crc的纠错编码的方法、装置、终端 | |
Babaie et al. | Double bits error correction using CRC method | |
JP2018074545A (ja) | データ処理システム及びデータ処理装置 | |
US20040187064A1 (en) | Data generating method for forming desired CRC code | |
JP6693187B2 (ja) | 復号化装置、プログラム、及び情報伝送システム | |
EP2285003A1 (en) | Correction of errors in a codeword | |
CN115037414B (zh) | 基于crc的纠错解码的方法、装置、终端 | |
KR20080052039A (ko) | 순환 중복 검사에 의한 정정 에러를 검사하는 방법 및 그장치 | |
KR101655809B1 (ko) | 복수의 룩업테이블을 이용한 crc 연산 장치 및 방법 | |
JP4854686B2 (ja) | 復号装置及び通信システム | |
US20230370092A1 (en) | Error Correction With Fast Syndrome Calculation | |
Mozhiarasi et al. | Analysis on (15, 7) binary BCH encoder and decoder for 7-bit ASCII characters | |
JPH0488725A (ja) | Bch符号訂正器 | |
JPS63274219A (ja) | 誤り訂正復号装置 | |
JPH06104771A (ja) | ビット誤り補正方法及びその為の復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6930090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |