JP6925570B1 - 冗長化システム、制御方法及びプログラムセット - Google Patents
冗長化システム、制御方法及びプログラムセット Download PDFInfo
- Publication number
- JP6925570B1 JP6925570B1 JP2021518802A JP2021518802A JP6925570B1 JP 6925570 B1 JP6925570 B1 JP 6925570B1 JP 2021518802 A JP2021518802 A JP 2021518802A JP 2021518802 A JP2021518802 A JP 2021518802A JP 6925570 B1 JP6925570 B1 JP 6925570B1
- Authority
- JP
- Japan
- Prior art keywords
- cpu unit
- unit
- control system
- system cpu
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005856 abnormality Effects 0.000 claims abstract description 83
- 238000004891 communication Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims description 18
- 230000002159 abnormal effect Effects 0.000 description 20
- 230000006870 function Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
図1を参照しながら、実施の形態1に係る冗長化システム1000を説明する。冗長化システム1000は、例えばセンサからセンサ値を取得してセンサ値に基づいて工作機械を制御する制御システムである。冗長化システム1000は、制御装置1aと制御装置1bと制御装置2aと制御装置2bとを備える。制御装置1aと制御装置1bとはトラッキングケーブルTCにより通信可能に接続されている。制御装置1aと制御装置2aとは増設ケーブルC11により通信可能に接続されている。同様に、制御装置1bと制御装置2aとは増設ケーブルC12により通信可能に接続されている。制御装置2aと制御装置2bとは増設ケーブルC21及び増設ケーブルC22により通信可能に接続されている。同様に、制御装置2bと図示しない他の制御装置とは、増設ケーブルC31及び増設ケーブルC32により通信可能に接続されている。当該図示しない他の制御装置は、増設ケーブルによりさらなる他の制御装置と通信可能に接続されていてもよい。
実施の形態1において、新しく制御系になったCPUユニット11bは、CPUユニット11aから受信したルーティングテーブルを使ってCPUユニット11bのルーティングテーブル118を更新した。これに対して、CPUユニット11bが増設ケーブルの異常検出を行って、ルーティングテーブル118を更新してもよい。
以下、実施の形態2に係る冗長化システム1000を説明する。ただし、実施の形態2において、冗長化システム1000の全体構成は図1に示す実施の形態1の場合と同様である。詳細は後述するが、実施の形態2に係る冗長化システム1000においては、増設ケーブルの異常発生時に、通信異常が生じたCPUユニット11を待機系として再起動するか、異常状態のままとするかをパラメータ設定で任意に選択することができる。
Claims (7)
- 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、
前記増設ベースユニット同士は、多重化された増設ケーブルを介して接続され、
前記制御系CPUユニットは、前記待機系CPUユニットが判定した増設ケーブルの異常判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用している増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御する前記待機系CPUユニットは、前記制御系CPUユニットに対して再起動を指示し、
前記制御系CPUユニットは、前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
冗長化システム。 - 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、
前記増設ベースユニット同士は、多重化された増設ケーブルを介して接続され、
前記制御系CPUユニットは、増設ケーブルの異常判定を行い、判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用している増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御する前記待機系CPUユニットは、前記制御系CPUユニットに対して再起動を指示し、
前記制御系CPUユニットは、前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
冗長化システム。 - 前記制御系CPUユニット及び前記待機系CPUユニットは、前記再起動の実行の有無及び実行のタイミングを設定する再起動設定テーブルを備え、前記再起動設定テーブルの設定に応じて前記制御系CPUユニットによる再起動の処理の実行、あるいは前記待機系CPUユニットによる再起動の指示の実行を制御する、
請求項1又は2に記載の冗長化システム。 - 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、前記増設ベースユニット同士が多重化された増設ケーブルを介して接続される冗長化システムを制御する方法であって、
前記制御系CPUユニットは、前記待機系CPUユニットが判定した増設ケーブルの異常判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用されている増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御する前記待機系CPUユニットは、前記制御系CPUユニットに対して再起動を指示し、
前記制御系CPUユニットは、前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
制御方法。 - 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、前記増設ベースユニット同士が多重化された増設ケーブルを介して接続される冗長化システムを制御する方法であって、
前記制御系CPUユニットは、増設ケーブルの異常判定を行い、判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用されている増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御する前記待機系CPUユニットは、前記制御系CPUユニットに対して再起動を指示し、
前記制御系CPUユニットは、前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
制御方法。 - 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、前記複数の増設ベースユニットとの間を多重化された増設ケーブルを介して接続される冗長化システムを制御するプログラムセットであって、
前記制御系CPUユニットに、
前記待機系CPUユニットが判定した増設ケーブルの異常判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
処理を行わせ、
前記待機系CPUユニットに、
前記増設ケーブルの異常判定を行い、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用している増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御し、前記制御系CPUユニットに対して再起動を指示する、
処理を行わせる、
プログラムセット。 - 制御対象機器を制御する制御系CPUユニットと、
前記制御対象機器を前記制御系CPUユニットに代わって制御可能な待機系CPUユニットと、
前記制御系CPUユニット及び前記待機系CPUユニットと増設ケーブルを介して数珠つなぎに接続される複数の増設ベースユニットと、
を備え、前記複数の増設ベースユニットとの間を多重化された増設ケーブルを介して接続される冗長化システムを制御するプログラムセットであって、
前記制御系CPUユニットに、
増設ケーブルの異常判定を行い、判定結果に基づいて前記多重化された増設ケーブルの異常内容を確認し、
前記多重化された増設ケーブルのうち別の増設ケーブルを通信路に設定する、
処理を行わせ、
前記待機系CPUユニットに、
前記制御系CPUユニットが前記多重化された増設ケーブルのうち使用している増設ケーブルの通信異常の発生を検知した際に、前記制御系CPUユニットに代わって制御し、前記制御系CPUユニットに対して再起動を指示する、
処理を行わせる、
プログラムセット。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/036388 WO2022064654A1 (ja) | 2020-09-25 | 2020-09-25 | 冗長化システム、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6925570B1 true JP6925570B1 (ja) | 2021-08-25 |
JPWO2022064654A1 JPWO2022064654A1 (ja) | 2022-03-31 |
Family
ID=77364594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021518802A Active JP6925570B1 (ja) | 2020-09-25 | 2020-09-25 | 冗長化システム、制御方法及びプログラムセット |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6925570B1 (ja) |
WO (1) | WO2022064654A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332825A (ja) * | 1993-05-26 | 1994-12-02 | Nec Corp | 自動障害検出システム |
JP2007164722A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | Cpu二重化用ベースユニットおよびcpu二重化システム |
EP2573983A2 (en) * | 2011-09-21 | 2013-03-27 | LSIS Co., Ltd. | Network system and method for determining network path |
JP2014170477A (ja) * | 2013-03-05 | 2014-09-18 | Mitsubishi Electric Corp | 高可用性システム |
-
2020
- 2020-09-25 WO PCT/JP2020/036388 patent/WO2022064654A1/ja active Application Filing
- 2020-09-25 JP JP2021518802A patent/JP6925570B1/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06332825A (ja) * | 1993-05-26 | 1994-12-02 | Nec Corp | 自動障害検出システム |
JP2007164722A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | Cpu二重化用ベースユニットおよびcpu二重化システム |
EP2573983A2 (en) * | 2011-09-21 | 2013-03-27 | LSIS Co., Ltd. | Network system and method for determining network path |
JP2014170477A (ja) * | 2013-03-05 | 2014-09-18 | Mitsubishi Electric Corp | 高可用性システム |
Non-Patent Citations (1)
Title |
---|
市岡 裕嗣: "〈特集:PLC計装の現状〉汎用シーケンサによる新しい計装制御システム", 計測技術 2008年 5月号, vol. 第36巻 第6号, JPN6020050243, 5 May 2008 (2008-05-05), pages 13 - 18, ISSN: 0004502081 * |
Also Published As
Publication number | Publication date |
---|---|
WO2022064654A1 (ja) | 2022-03-31 |
JPWO2022064654A1 (ja) | 2022-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2345959A1 (en) | An information processing device and a firmware updating method of the information processing device | |
CN107342911B (zh) | 处理装置、代替处理装置、中继装置、处理系统及处理方法 | |
CN105988844A (zh) | 端点服务器的控制模块及其韧体更新方法 | |
TW201640243A (zh) | 控制系統、及中繼裝置 | |
JP6925570B1 (ja) | 冗長化システム、制御方法及びプログラムセット | |
CN111585835A (zh) | 一种带外管理系统的控制方法、装置和存储介质 | |
CN112737844A (zh) | 冗余系统中主备切换的方法和装置 | |
JP2003296133A (ja) | コントローラ | |
JP2006246152A (ja) | パケット転送装置、パケット転送ネットワークシステムおよびパケット転送方法 | |
US11327472B2 (en) | System and method of connection management during synchronization of high availability industrial control systems | |
JP2019214353A (ja) | 通信装置及び制御方法 | |
JP3738378B2 (ja) | システム構成設定方法及び伝送装置 | |
JP6490193B2 (ja) | スイッチユニット、イーサネットネットワーク及びイーサネットネットワークにおけるコンポーネントを活動化させるための方法 | |
CN109308234B (zh) | 一种控制板卡上多个控制器进行主备切换的方法 | |
JP6833137B1 (ja) | 増設ベースユニット、制御装置、制御システム及び制御方法 | |
KR20130129566A (ko) | 피엘씨 시스템의 모니터링 장치 및 방법 | |
JP6394727B1 (ja) | 制御装置、制御方法、及び、フォールトトレラント装置 | |
JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
JP7211173B2 (ja) | 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム | |
JP5353273B2 (ja) | プロセッサ周辺回路 | |
JP3006589B2 (ja) | 動作監視ユニット | |
JP2007026038A (ja) | パス監視システム,パス監視方法,およびパス監視プログラム | |
JP2006331270A (ja) | 複数のマイコンのパワーオンクリア動作の制御方法 | |
JP2591472B2 (ja) | プロテクション制御回路 | |
JP5002900B2 (ja) | 制御装置とそのプログラム、及び、プログラムダウンロード方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210405 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210405 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210405 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20210423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6925570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |