JP6923331B2 - BMC demodulator and threshold generation method for BMC demodulation - Google Patents

BMC demodulator and threshold generation method for BMC demodulation Download PDF

Info

Publication number
JP6923331B2
JP6923331B2 JP2017058162A JP2017058162A JP6923331B2 JP 6923331 B2 JP6923331 B2 JP 6923331B2 JP 2017058162 A JP2017058162 A JP 2017058162A JP 2017058162 A JP2017058162 A JP 2017058162A JP 6923331 B2 JP6923331 B2 JP 6923331B2
Authority
JP
Japan
Prior art keywords
value
average value
generating
addition
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017058162A
Other languages
Japanese (ja)
Other versions
JP2018160859A (en
Inventor
佐藤 隆志
隆志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017058162A priority Critical patent/JP6923331B2/en
Publication of JP2018160859A publication Critical patent/JP2018160859A/en
Application granted granted Critical
Publication of JP6923331B2 publication Critical patent/JP6923331B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、BMC(Biphase Mark Code)の復調技術に関する。 The present invention relates to a demodulation technique of BMC (Biphase Mark Code).

デジタルデータのエンコード方式として、BMC(Biphase Mark Code)方式が知られる。BMCは、Manchester符号の一種であり、従来ではオーディオ信号の伝送に、近年ではワイヤレス給電のQi規格や、USB(Universal Serial Bus)PD(Power Delivery)規格に採用されている。 As a digital data encoding method, a BMC (Biphase Mark Code) method is known. BMC is a type of Manchester code, and has been adopted in the transmission of audio signals in the past, and in recent years in the Qi standard for wireless power supply and the USB (Universal Serial Bus) PD (Power Delivery) standard.

図1は、BMCエンコードされた信号(以下、BMC信号という)の波形図である。BMC信号は、シンボルの境界で必ず遷移が発生する。シンボルの周期をTとすると、シンボルの値が1のときシンボル周期Tにエッジが2つ含まれ、したがってエッジ間距離がT/2となる。シンボルの値が0のときシンボル周期Tにエッジがひとつ含まれ、したがってエッジ間距離はTとなる。BMC信号のハイレベル・ローレベルは、初期状態に応じて入れ替わる。 FIG. 1 is a waveform diagram of a BMC-encoded signal (hereinafter referred to as a BMC signal). In the BMC signal, a transition always occurs at the boundary of the symbol. Assuming that the period of the symbol is T 0 , when the value of the symbol is 1, the symbol period T 0 includes two edges, and therefore the distance between the edges is T 0/2 . When the value of the symbol is 0, one edge is included in the symbol period T 0 , and therefore the distance between the edges is T 0 . The high level and low level of the BMC signal are switched according to the initial state.

BMC信号を復調する復調器は、各シンボル周期において、エッジ間距離を測定することにより、シンボルを判定する。そして、エッジ間距離がT/2であるときシンボル1と判定し、エッジ間距離がTであるときシンボル0と判定する。具体的には、2つのシンボルを区別するためのしきい値を設定し、測定したエッジ間距離としきい値との比較結果にもとづいて、シンボルの値を判定することができる。なお本明細書におけるしきい値は、シンボル0を判定するための上側しきい値と、シンボル1を判定するための下側しきい値の総称である。 The demodulator that demodulates the BMC signal determines the symbol by measuring the distance between the edges in each symbol period. The judges determined that symbol 1 when the distance between the edges is T 0/2, and the symbol 0 when the distance between the edges is T 0. Specifically, a threshold value for distinguishing the two symbols can be set, and the value of the symbol can be determined based on the comparison result between the measured edge-to-edge distance and the threshold value. The threshold value in the present specification is a general term for an upper threshold value for determining symbol 0 and a lower threshold value for determining symbol 1.

BMC信号の復調では、シンボル周期TSYM(シンボル周波数fSYM)の変動が問題となる。シンボル周期Tの変動幅が大きい場合に、しきい値を一定に維持すると、シンボルの値が誤判定される。そこで、シンボル周期TSYMの変動が大きいアプリケーションでは、シンボルの値が既知であるプリアンブルを配置し、プリアンブルを利用して最適なしきい値が設定される。 In the demodulation of the BMC signal, the fluctuation of the symbol period T SYM (symbol frequency f SYM ) becomes a problem. If the threshold value is kept constant when the fluctuation range of the symbol period T 0 is large, the symbol value is erroneously determined. Therefore, in an application in which the symbol period T SYM fluctuates greatly, a preamble whose symbol value is known is arranged, and an optimum threshold value is set by using the preamble.

図2は、プリアンブルを利用したしきい値の設定方法を説明する図である。図2は、横軸がエッジ間距離のカウント値を、縦軸がプリアンブル期間における各カウント値の発生頻度を表すヒストグラムである。ヒストグラムは、シンボル1のカウント群と、シンボル0のカウント群と、に分けられる。しきい値は、2つのカウント群の中央付近に設定すればよい。たとえば、シンボル1のカウント群Gの発生頻度がピークとなるカウント値PEAKと、シンボル0のカウント群Gの発生頻度がピークとなるカウント値PEAKと、を求め、それらの平均をしきい値とすることができる。 FIG. 2 is a diagram illustrating a method of setting a threshold value using a preamble. FIG. 2 is a histogram in which the horizontal axis represents the count value of the distance between edges and the vertical axis represents the frequency of occurrence of each count value during the preamble period. The histogram is divided into a count group of symbol 1 and a count group of symbol 0. The threshold value may be set near the center of the two count groups. For example, the count value PEAK 1 occurrence frequency count group G 1 symbol 1 reaches a peak, the count value PEAK 0 occurrence frequency count group G 0 symbols 0 reaches a peak, the calculated and the average of these It can be a threshold value.

特開2016−158025号公報Japanese Unexamined Patent Publication No. 2016-158025

上述のヒストグラムを利用したしきい値の設定方法では、発生頻度のピークを検出する必要があり、演算処理が多くなるため、復調器の回路規模が大きくなり、また高速なクロックが必要となる。 In the threshold value setting method using the above-mentioned histogram, it is necessary to detect the peak of the occurrence frequency, and the amount of arithmetic processing increases, so that the circuit scale of the demodulator becomes large and a high-speed clock is required.

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来と異なる手法で適切なしきい値を設定可能なBMC信号の復調器およびしきい値の生成方法の提供にある。 The present invention has been made in view of these problems, and one of the exemplary purposes of the embodiment is to generate a BMC signal demodulator and a threshold value that can set an appropriate threshold value by a method different from the conventional method. It is in the provision of methods.

本発明のある態様は、BMC(Biphase Mark Code)方式で変調されたBMC信号の復調処理のためのしきい値の生成方法に関する。この生成方法は、以下の処理を含む。
(処理1) シンボル1と0が交互に含まれるプリアンブルを受信する。
(処理2) プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定する。
(処理3) シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成する。
この方式によれば、ピークサーチなどの複雑な処理が不要となるため、簡素なハードウェアで、最適なしきい値を決定できる。
One aspect of the present invention relates to a method of generating a threshold value for demodulation processing of a BMC signal modulated by a BMC (Biphase Mark Code) method. This generation method includes the following processing.
(Process 1) Receive a preamble containing symbols 1 and 0 alternately.
(Process 2) The edge-to-edge distance is measured over a plurality of symbol periods included in the preamble.
(Processing 3) A threshold value is generated based on a value obtained by adding and averaging the inter-edge distance corresponding to symbol 1 and the inter-edge distance corresponding to symbol 0 with a weighting of 1: 2.
According to this method, complicated processing such as peak search is not required, so that the optimum threshold value can be determined with simple hardware.

しきい値を生成する処理3は、以下の処理を含んでもよい。
(処理3−1) 2×n個のシンボル周期にわたるエッジ間距離の測定値を保持する。
(処理3−2) 3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値Sを生成する。
(処理3−3) 3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値Sを生成する。
(処理3−4) 3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値Sを生成する。
(処理3−5) 第1加算値S、第2加算値S、第3加算値Sに応じた第1中間値M、第2中間値M、第3中間値Mを比較する。
(処理3−6) 最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付ける。
この態様によれば、以下の3つのパターンから適切なひとつを選択できる。
パターン1 シンボル0=第1測定値群 シンボル1=第2測定値群、第3測定値群
パターン1 シンボル0=第2測定値群 シンボル1=第3測定値群、第1測定値群
パターン1 シンボル0=第3測定値群 シンボル1=第1測定値群、第2測定値群
The process 3 for generating the threshold value may include the following process.
(Process 3-1) The measured value of the distance between edges over 2 × n symbol periods is held.
(Process 3-2) 3 × i-2 th (i = 1, ... n) by adding the first measurement value group including measurements of distance between the edges of, for generating a first sum value S 1.
(Process 3-3) 3 × i-1 th (i = 1, ... n) by adding the second measurement value group including measurements of distance between the edges of, for generating a second sum value S 2.
(Process 3-4) 3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of, generating a third adding value S 3.
(Process 3-5) first addition value S 1, the second addition value S 2, the first intermediate value M 1 corresponding to the third adding value S 3, the second intermediate value M 2, a third intermediate value M 3 compare.
(Process 3-6) The measured value group corresponding to the maximum intermediate value is associated with symbol 0, and the two measured value groups corresponding to the remaining two intermediate values are associated with symbol 1.
According to this aspect, an appropriate one can be selected from the following three patterns.
Pattern 1 Symbol 0 = 1st measured value group Symbol 1 = 2nd measured value group, 3rd measured value group Pattern 1 Symbol 0 = 2nd measured value group Symbol 1 = 3rd measured value group, 1st measured value group Pattern 1 Symbol 0 = 3rd measured value group Symbol 1 = 1st measured value group, 2nd measured value group

各中間値M〜Mはそれぞれ、対応する加算値S〜Sの1/n倍であってもよい。 The intermediate values M 1 to M 3 may be 1 / n times the corresponding added values S 1 to S 3, respectively.

シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、しきい値は、
SYM0/2+ASYM11/4+ASYM12/4
に応じていてもよい。
When the average value of the measured value group corresponding to symbol 0 is A SYM0 and the average value of the two measured value groups corresponding to symbol 1 is A SYM11 and A SYM12 , the threshold value is
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
You may respond to.

各中間値M〜Mはそれぞれ、対応する加算値S〜Sそのものであってもよい。 Each intermediate value M 1 to M 3 may be the corresponding added value S 1 to S 3 itself.

シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、しきい値は、
SYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じていてもよい。
When the added value corresponding to symbol 0 is S SYM0 and the two added values corresponding to symbol 1 are S SYM11 and S SYM12 , the threshold value is
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
You may respond to.

本発明の別の態様は、BMC(Biphase Mark Code)方式で変調されたBMC信号の復調器に関する。復調器は、シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、を備える。 Another aspect of the present invention relates to a demodulator of a BMC signal modulated by a BMC (Biphase Mark Code) method. The demodulator measures the edge-to-edge distance over a plurality of symbol periods during the preamble period in which symbols 1 and 0 are alternately included, and the edge-to-edge distance corresponding to symbol 1 and the edge-to-edge distance corresponding to symbol 0. , A threshold value determining unit that generates a threshold value based on a value obtained by adding and averaging with a weighting of 1: 2.

しきい値決定部は、2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値Sを生成する第1加算器と、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値Sを生成する第2加算器と、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値Sを生成する第3加算器と、第1加算値S、第2加算値S、第3加算値Sに応じた第1中間値M、第2中間値M、第3中間値Mを比較し、最大の中間値を検出する最大値選択回路と、を含んでもよい。 The threshold determination unit is a register that holds the measured values of n × 3 edge-to-edge distances measured over 2 × n symbol periods, and the 3 × i-2nd (i = 1,… n). of adding the first measurement value group including measurements of the distance between the edges, a first adder for generating a first sum value S 1, 3 × i-1 th (i = 1, ... n) edge adding the second measurement value group including measurements between the distance, and a second adder for generating a second sum value S 2, the distance between the edges of the 3 × i-th (i = 1, ... n- 1) To the third adder that adds the third measurement value group including the measurement values of and generates the third addition value S 3 , and the first addition value S 1 , the second addition value S 2 , and the third addition value S 3 . A maximum value selection circuit that compares the corresponding first intermediate value M 1 , the second intermediate value M 2 , and the third intermediate value M 3 and detects the maximum intermediate value may be included.

しきい値決定部は、最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付けてもよい。 The threshold value determination unit may associate the measured value group corresponding to the maximum intermediate value with symbol 0 and the two measured value groups corresponding to the remaining two intermediate values with symbol 1.

しきい値決定部は、シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、
SYM0/2+ASYM11/4+ASYM12/4
に応じたしきい値を生成してもよい。
Threshold value determination unit, when the average value of the measurement value group corresponding to the symbol 0 is A SYM0, the average value of two measurements group corresponding to the symbol 1 is A SYM11, A SYM12,
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
You may generate a threshold value according to.

しきい値決定部は、シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、
SYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じたしきい値を生成してもよい。
When the threshold value determination section, the additional value corresponding to the symbol 0 is S SYM0, two additional values corresponding to the symbol 1 is S SYM11, S SYM12,
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
You may generate a threshold value according to.

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目(課題を解決するための手段)の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。 It should be noted that an arbitrary combination of the above components or a conversion of the expression of the present invention between methods, devices and the like is also effective as an aspect of the present invention. Furthermore, the description of this item (means for solving the problem) does not explain all the essential features of the present invention, and therefore subcombinations of these features described may also be the present invention. ..

本発明によれば従来と異なる手法で適切なしきい値を設定できる。 According to the present invention, an appropriate threshold value can be set by a method different from the conventional method.

BMC信号の波形図である。It is a waveform diagram of a BMC signal. プリアンブルを利用したしきい値の設定方法を説明する図である。It is a figure explaining the setting method of the threshold value using a preamble. BMC信号の復調処理のためのしきい値の生成方法を示すフローチャートである。It is a flowchart which shows the generation method of the threshold value for demodulation processing of a BMC signal. 図4(a)、(b)は、図3のフローチャートにもとづくしきい値の生成を説明する図である。4 (a) and 4 (b) are diagrams for explaining the generation of the threshold value based on the flowchart of FIG. プリアンブル期間においてエッジ間距離の測定を開始するタイミングと、測定されるエッジ間距離の関係を示す図である。It is a figure which shows the relationship between the timing which starts the measurement of the edge-to-edge distance in a preamble period, and the measured edge-to-edge distance. 測定されたエッジ間距離と、シンボル1,0の対応関係を判定する処理のフローチャートである。It is a flowchart of the process of determining the correspondence relationship between the measured edge-to-edge distance and symbols 1, 0. 復調器のブロック図である。It is a block diagram of a demodulator. 第1実施例に係る復調器の回路図である。It is a circuit diagram of the demodulator which concerns on 1st Example. 第2実施例に係る復調器の回路図である。It is a circuit diagram of the demodulator which concerns on 2nd Example. 第3実施例に係る復調器の回路図である。It is a circuit diagram of the demodulator which concerns on 3rd Example.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 Hereinafter, the present invention will be described with reference to the drawings based on preferred embodiments. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and redundant description will be omitted as appropriate. Further, the embodiment is not limited to the invention but is an example, and all the features and combinations thereof described in the embodiment are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
In the present specification, the "state in which the member A is connected to the member B" means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state or does not impair the functions and effects performed by the combination thereof.
Similarly, "a state in which the member C is provided between the member A and the member B" means that the member A and the member C, or the member B and the member C are directly connected, and their electricity. It also includes the case of being indirectly connected via other members, which does not substantially affect the connection state, or does not impair the functions and effects produced by the combination thereof.

図3は、BMC信号の復調処理のためのしきい値の生成方法を示すフローチャートである。なお、本明細書で参照するフローチャートは、各処理の順序を限定するものではなく、複数の処理は、支障が無い限りにおいて適宜入れ替えることができる。 FIG. 3 is a flowchart showing a method of generating a threshold value for demodulation processing of a BMC signal. The flowchart referred to in the present specification does not limit the order of each process, and the plurality of processes can be appropriately replaced as long as there is no problem.

シンボル1と0が交互に含まれるプリアンブルを受信する(S100)。このようなプリアンブルはDCバランスが完全に取れている。そしてプリアンブルに含まれる複数2×n個(n≧2)のシンボル周期TSYM1〜TSYM2nにわたり、エッジ間距離(時間長)Dを測定する(S102)。そしてシンボル1に対応するエッジ間距離Dとシンボル0に対応するエッジ間距離Dとを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値STHを生成する(S104)。 A preamble containing the symbols 1 and 0 alternately is received (S100). Such a preamble is perfectly DC balanced. Then, the edge-to-edge distance (time length) D is measured over a plurality of 2 × n (n ≧ 2) symbol periods T SYM1 to T SYM2n included in the preamble (S102). And an edge distance D 0 corresponding to the distance between the edges D 1 and symbol 0 corresponding to the symbol 1, 1: Based on the value obtained by averaging with 2 weighting, to generate a threshold value S TH (S104).

図4(a)、(b)は、図3のフローチャートにもとづくしきい値の生成を説明する図である。しきい値STHの生成処理を示す波形図である。SRXはプリアンブル期間における受信信号を表す。2×n個のシンボル周期の間に、シンボル1に対応するエッジ間距離Dは2×n個含まれ、シンボル0に対応するエッジ間距離Dはn個含まれる。 4 (a) and 4 (b) are diagrams for explaining the generation of the threshold value based on the flowchart of FIG. It is a waveform figure which shows the generation process of the threshold value STH. S RX represents a receiving signal in the preamble period. During the 2 × n symbol period, the edge-to-edge distance D 1 corresponding to the symbol 1 is included by 2 × n, and the edge-to-edge distance D 0 corresponding to the symbol 0 is included by n.

2×n個のエッジ間距離Dの平均値D1AVEは、式(1a)で表され、n個のエッジ間距離Dの平均値D0AVEは式(1b)で表される。
1AVE=ΣD/(2n) …(1a)
0AVE=ΣD/n …(1b)
本実施の形態では、求めるべきしきい値STHを、エッジ間距離Dの平均値D1AVEとエッジ間距離Dの平均値D0AVEとの平均値DAVEに応じて規定する。なお、ここでは説明の簡潔化のためにしきい値STHを平均値DAVEと等しいものとしているが、後述のようにその限りではない。
TH≒DAVE=(D1AVE+D0AVE)/2 …(2)
The average value D 1AVE of the 2 × n edge-to-edge distances D 1 is represented by the equation (1a), and the average value D 0 AVE of the n edge-to-edge distances D 0 is represented by the equation (1b).
D 1AVE = ΣD 1 / (2n) ... (1a)
D 0AVE = ΣD 0 / n ... (1b)
In this embodiment, the threshold value S TH to be obtained, defined according to the average value D AVE of the average value D 0AVE average value D 1AVE edge distance D 0 of the distance between the edges D 1. Note that, although it is assumed equal to the average value D AVE threshold S TH for the sake of brevity is not limited thereto as described later.
S TH ≒ D AVE = (D 1 AVE + D 0 AVE) / 2 ... (2)

式(2)に、式(1a)、(1b)を代入すると、式(3)を得る。
TH={ΣD/(2n)+ΣD/n}/2
=(ΣD+2ΣD)/n …(3)
By substituting the equations (1a) and (1b) into the equation (2), the equation (3) is obtained.
S TH = {ΣD 1 / (2n) + ΣD 0 / n} / 2
= (ΣD 1 + 2 ΣD 0 ) / n ... (3)

式(3)は、しきい値STHが、シンボル1に対応するエッジ間距離Dとシンボル0に対応するエッジ間距離Dとを1:2の重み付けで加算平均して得られる値に応じていることを表している。 Equation (3), the threshold S TH is a distance between the edges D 0 corresponding to the distance between the edges D 1 and symbol 0 corresponding to the symbol 1 1: a value obtained by averaging with 2 weighting Indicates that you are responding.

図4(b)は、測定されたエッジ間距離のヒストグラムである。左の山はシンボル1に対応するエッジ間距離Dの分布を表し、右の山はシンボル0に対応するエッジ間距離Dの分布を表す。しきい値STHは、左の山の平均値D1AVEと、右の山の平均値D0AVEの中央付近に設定される。 FIG. 4B is a histogram of the measured edge-to-edge distances. The mountain on the left represents the distribution of the edge-to-edge distance D 1 corresponding to symbol 1, and the mountain on the right represents the distribution of the edge-to-edge distance D 0 corresponding to symbol 0. Threshold S TH, the average value D 1AVE the left angle, is set near the center of the average value D 0AVE the right of the mountain.

以上が実施の形態に係るしきい値STHの生成方法である。この方法によれば、ピークサーチのような複雑な処理を必要とせず、1:2の重み付けの加算平均処理によって、適切なしきい値STHを生成することができる。処理の簡潔さは、後述のようにそれを実現するためのハードウェアの簡素化に資する。 The above is the method of generating the threshold value STH according to the embodiment. According to this method, an appropriate threshold value STH can be generated by a 1: 2 weighted addition averaging process without requiring a complicated process such as a peak search. The simplicity of the process contributes to the simplification of the hardware to achieve it, as described below.

一般的に復調器は、プリアンブルを含む受信信号SRXが入力されるタイミングを知らず、言い換えればプリアンブルの先頭を予測できない。したがって、測定される複数のエッジ間距離とシンボル1、シンボル0との対応関係が、エッジ間距離の測定を開始するタイミングに応じて変化する。図5は、プリアンブル期間においてエッジ間距離の測定を開始するタイミングと、測定されるエッジ間距離の関係を示す図である。 Generally demodulator does not know the timing of the received signal S RX including a preamble is input, unpredictable leading preamble in other words. Therefore, the correspondence between the plurality of measured edge-to-edge distances and the symbols 1 and 0 changes according to the timing at which the measurement of the edge-to-edge distances is started. FIG. 5 is a diagram showing the relationship between the timing at which the measurement of the edge-to-edge distance is started during the preamble period and the measured edge-to-edge distance.

開始タイミングから順に測定されるエッジ間距離を、a,b,c,a,b,c…とする。タイミング(i)で測定開始した場合、aおよびcがシンボル1に対応するエッジ間距離Dとなり、bがシンボル0に対応するエッジ間距離Dとなる。タイミング(ii)で測定開始した場合、b,cがシンボル1に対応するエッジ間距離Dとなり、aがシンボル0に対応するエッジ間距離Dとなる。タイミング(iii)で測定開始した場合、a,bがシンボル1に対応するエッジ間距離Dとなり、cがシンボル0に対応するエッジ間距離Dとなる。 Let the distances between edges measured in order from the start timing be a, b, c, a, b, c ... When measured started at the timing (i), the distance between the edges D 0 edge distance D 1 becomes, b corresponds to the symbol 0 and a and c correspond to the symbol 1. When measured started at the timing (ii), b, c is the distance between the edges D 0 edge distance D 1 becomes, a corresponding symbol 0 corresponding to the symbol 1. When measured started at the timing (iii), a, b is the distance between the edges D 0 edge distance D 1 becomes, c corresponds to the symbol 0 corresponding to the symbol 1.

ここでは、測定されたエッジ間距離が、シンボル1、シンボル0のいずれに対応するかを判定する処理について説明する。 Here, a process of determining whether the measured edge-to-edge distance corresponds to symbol 1 or symbol 0 will be described.

図6は、測定されたエッジ間距離と、シンボル1,0の対応関係を判定する処理のフローチャートである。2×n個のシンボル周期TSYMにわたるエッジ間距離の測定値を保持する(S200)。3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群(図5におけるa)を加算し、第1加算値Sを生成する(S202)。同様に、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群(図5におけるb)を加算し、第2加算値Sを生成し(S204)、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群(図5におけるc)を加算し、第3加算値Sを生成する(S206)。 FIG. 6 is a flowchart of a process for determining the correspondence between the measured edge-to-edge distance and the symbols 1 and 0. Holds measurements of inter-edge distances over 2 × n symbol periods T SYM (S200). 3 × i-2 th (i = 1, ... n) the first measurement value group including measurements of distance between the edges of adding (a in FIG. 5), to produce a first sum value S 1 (S202 ). Similarly, 3 × i-1 th (i = 1, ... n) by adding the second measurement value group including measurements of distance between the edges of the (b in FIG. 5), generate a second sum value S 2 (S204), the third measured value group (c in FIG. 5) including the measured values of the 3 × i th (i = 1, ... n-1) inter-edge distances is added, and the third added value S 3 Is generated (S206).

第1加算値S、第2加算値S、第3加算値Sに応じた第1中間値M、第2中間値M、第3中間値Mを比較する(S208)。そして、最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付ける(S210)。 The first addition value S 1, the second addition value S 2, the first intermediate value M 1 corresponding to the third adding value S 3, the second intermediate value M 2, comparing the third intermediate value M 3 (S208). Then, the measured value group corresponding to the maximum intermediate value is associated with the symbol 0, and the two measured value groups corresponding to the remaining two intermediate values are associated with the symbol 1 (S210).

たとえば中間値M〜Mはそれぞれ、対応する加算値S〜Sの1/n倍であってもよい。あるいは中間値M〜Mはそれぞれ、対応する加算値S〜Sそのものであってもよい。 For example, the intermediate values M 1 to M 3 may be 1 / n times the corresponding added values S 1 to S 3, respectively. Alternatively, the intermediate values M 1 to M 3 may be the corresponding added values S 1 to S 3 themselves, respectively.

この処理によれば、測定値群がいずれのシンボルに対応するかを判定することができる。また、処理S202,S204,S206における演算は、図2における加算平均の処理S104と共通であるため、処理S202,S204,S206で生成した加算値あるいは中間値を、図2の処理S104に用いることにより、演算コストを下げることができる。 According to this process, it is possible to determine which symbol the measured value group corresponds to. Further, since the operations in the processes S202, S204, and S206 are common to the addition averaging process S104 in FIG. 2, the added value or the intermediate value generated in the processes S202, S204, and S206 is used in the process S104 in FIG. Therefore, the calculation cost can be reduced.

続いて、しきい値STHの具体的な演算方法について説明する。
(第1の演算方法)
シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、しきい値STHは、
SYM0/2+ASYM11/4+ASYM12/4
に応じて求めることができる。2あるいは4での除算は、ビットシフトで実現できるため、演算コストが低くて済む。
Subsequently, a specific calculation method of the threshold value STH will be described.
(First calculation method)
Measurement value group average value A SYM0 corresponding to the symbol 0, when the average value of two measurements group corresponding to the symbol 1 is A SYM11, A SYM12, the threshold S TH, the
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Can be obtained according to. Since division by 2 or 4 can be realized by bit shift, the calculation cost can be low.

(第2の演算方法)
シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、しきい値STHは、
SYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じて求めることができる。
(Second calculation method)
Addition value S SYM0 corresponding to the symbol 0, when two addition values corresponding to the symbol 1 is S SYM11, S SYM12, the threshold S TH, the
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
Can be obtained according to.

図7は、復調器100のブロック図である。復調器100は、カウンタ102およびしきい値決定部110を備える。図7および以降の図では、復調器100のうち、しきい値STHの決定に関連するブロックのみを示し、プリアンブル期間に続くデータ期間における受信に関連するブロックは省略する。 FIG. 7 is a block diagram of the demodulator 100. The demodulator 100 includes a counter 102 and a threshold value determination unit 110. In FIG. 7 and the following figures, only the blocks related to the determination of the threshold value STH are shown in the demodulator 100, and the blocks related to reception in the data period following the preamble period are omitted.

カウンタ102は、シンボル1と0が交互に含まれるプリアンブル期間において、複数2×nのシンボル周期TSYMにわたりエッジ間距離Dを測定する。しきい値決定部110は、シンボル1に対応するエッジ間距離Dとシンボル0に対応するエッジ間距離Dとを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値STHを生成する。 The counter 102 measures the edge-to-edge distance D over a plurality of 2 × n symbol periods T SYM during a preamble period in which symbols 1 and 0 are alternately included. The threshold value determination unit 110 is based on a value obtained by adding and averaging the inter-edge distance D 1 corresponding to symbol 1 and the inter-edge distance D 0 corresponding to symbol 0 with a weighting of 1: 2. Generate a threshold value STH.

本発明は、図3のフローチャートあるいは図7のブロック図として把握され、あるいは上述の説明から導かれるさまざまな方法、装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な実施例や変形例を説明する。 The present invention extends to various methods, devices, and circuits grasped as the flowchart of FIG. 3 or the block diagram of FIG. 7 or derived from the above description, and is not limited to a specific configuration. Hereinafter, more specific examples and modifications will be described not for narrowing the scope of the present invention but for helping to understand the essence of the invention and circuit operation and clarifying them.

(第1実施例)
図8は、第1実施例に係る復調器100Aの回路図である。しきい値決定部110Aは、レジスタ112、第1加算器121〜第3加算器123、最大値選択回路130、第1演算器131〜第6演算器136、出力回路150Aを備える。
(First Example)
FIG. 8 is a circuit diagram of the demodulator 100A according to the first embodiment. The threshold value determination unit 110A includes a register 112, a first adder 121 to a third adder 123, a maximum value selection circuit 130, a first arithmetic unit 131 to a sixth arithmetic unit 136, and an output circuit 150A.

レジスタ112は、2×n個のシンボル周期TSYM1〜TSYM2nわたり測定されたn×3個のエッジ間距離Dの測定値を保持する。レジスタ112はシフトレジスタを用いることができる。n=2(mは自然数)であることが望ましい。たとえばm=2であり、n=4である。 The register 112 holds the measured values of the n × 3 edge-to-edge distances D measured over 2 × n symbol periods T SYM1 to T SYM2n. A shift register can be used as the register 112. It is desirable that n = 2 m (m is a natural number). For example, m = 2 and n = 4.

レジスタ112に保持される測定値のうち、3×i−2個目(i=1,…n)のエッジ間距離の測定値a〜aを第1測定値群と称し、3×i−1個目(i=1,…n)のエッジ間距離の測定値b〜bを第2測定値群と称し、3×i個目(i=1,…n−1)のエッジ間距離の測定値c〜cを第3測定値群と称する。第1加算器121は、第1測定値群a〜aを加算し、第1加算値Sを生成する。第2加算器122は、第2測定値群b〜bを加算し、第2加算値Sを生成する。第3加算器123は、第3測定値群c〜cを加算し、第3加算値Sを生成する。 Of the measurement values held in the register 112, referred 3 × i-2 th (i = 1, ... n) measured values a 1 ~a n edge distance between the first measurement value group, 3 × i -1st (i = 1, ... n) edge-to-edge distance measurement values b 1 to b n are referred to as the second measurement value group, and the 3xith (i = 1, ... n-1) edge. the measured value c 1 to c n between distance is referred to as a third measurement value group. First adder 121, first adding the measured value group a 1 ~a n, to produce a first sum value S 1. The second adder 122 adds the second measured value groups b 1 to b n to generate the second added value S 2. The third adder 123, a third adds the measured value group c 1 to c n, to generate a third sum value S 3.

第1演算器131は、第1加算値Sを1/n倍し、第1平均値Aを生成する。第2演算器132は、第2加算値Sを1/n倍し、第2平均値Aを生成する。第3演算器133は、第3加算値Sを1/n倍し、第3平均値Aを生成する。n=2であるとき、第1演算器131〜第3演算器133はそれぞれ、入力データを下位にmビットシフトするビットシフタで構成できる。 The first arithmetic unit 131 multiplies the first addition value S 1 by 1 / n to generate the first average value A 1. The second arithmetic unit 132 multiplies the second addition value S 2 by 1 / n to generate the second average value A 2. The third arithmetic unit 133 multiplies the third addition value S 3 by 1 / n to generate the third average value A 3. When n = 2 m , each of the first arithmetic unit 131 to the third arithmetic unit 133 can be configured by a bit shifter that shifts the input data downward by m bits.

最大値選択回路130は、第1加算値S、第2加算値S、第3加算値Sに応じた第1中間値M、第2中間値M、第3中間値Mを比較し、最大の中間値MMAXを検出して出力する。図8において、第1中間値M、第2中間値M、第3中間値Mはそれぞれ、第1平均値A、第2平均値A、第3平均値Aである。 The maximum value selection circuit 130, first addition value S 1, the second addition value S 2, the first intermediate value corresponding to the third adding value S 3 M 1, the second intermediate value M 2, third intermediate value M 3 Are compared, and the maximum intermediate value MMAX is detected and output. In FIG. 8, the first intermediate value M 1 , the second intermediate value M 2 , and the third intermediate value M 3 are the first average value A 1 , the second average value A 2 , and the third average value A 3 , respectively.

最大値選択回路130の比較の結果、最大の中間値MMAXに対応する測定値群がシンボル0に対応付けられ、残りの2つの中間値に対応する2つの測定値群がシンボル1に対応付けられる。 Maximum result of the comparison of the selection circuit 130, the measurement value group corresponding to the maximum intermediate value M MAX is associated with the symbol 0, associating two measurements group corresponding to the remaining two intermediate values in the symbol 1 Be done.

第4演算器134は、第1加算値Sと第2加算値Sの平均値の1/n倍の第4平均値Aを生成する。第5演算器135は、第2加算値Sと第3加算値Sの平均値の1/n倍の第5平均値Aを生成する。第6演算器136は、第3加算値Sと第1加算値Sの平均値の1/n倍の第6平均値Aを生成する。第4演算器134〜第6演算器136はそれぞれ、加算器170と演算器172を含んでもよい。加算器170は、2つの入力を加算する。演算器172は、加算器170の出力に、1/(2n)を乗算する。n=2であるとき、演算器172は、入力データを、下位にm+1ビット、シフトさせるビットシフタで構成できる。 The fourth arithmetic unit 134 generates a fourth average value A 4 which is 1 / n times the average value of the first addition value S 1 and the second addition value S 2. The fifth arithmetic unit 135 generates a fifth average value A 5 which is 1 / n times the average value of the second addition value S 2 and the third addition value S 3. The sixth arithmetic unit 136 generates the sixth average value A 6 which is 1 / n times the average value of the third addition value S 3 and the first addition value S 1. The fourth arithmetic unit 134 to the sixth arithmetic unit 136 may include an adder 170 and an arithmetic unit 172, respectively. The adder 170 adds two inputs. The arithmetic unit 172 multiplies the output of the adder 170 by 1 / (2n). When n = 2 m , the arithmetic unit 172 can be composed of a bit shifter that shifts the input data downward by m + 1 bits.

この出力回路150Aは、(i)第1平均値Aが最大であるとき、第1平均値Aと第5平均値Aの平均値に応じたしきい値STHを生成し、(ii)第2平均値Aが最大であるとき、第2平均値Aと第6平均値Aの平均値に応じたしきい値STHを生成し(iii)第3平均値Aが最大であるとき、第3平均値Aと第4平均値Aの平均値に応じたしきい値STHを生成する。 This output circuit 150A generates (i) a threshold value STH corresponding to the average value of the first average value A 1 and the fifth average value A 5 when the first average value A 1 is the maximum. ii) When the second average value A 2 is the maximum, a threshold value STH corresponding to the average value of the second average value A 2 and the sixth average value A 6 is generated (iii) the third average value A 3 When is the maximum, the threshold value STH corresponding to the average value of the third average value A 3 and the fourth average value A 4 is generated.

たとえば出力回路150Aは、セレクタ152、出力平均回路154および加算器156,158を含む。セレクタ152は、第4平均値A、第5平均値A、第6平均値Aを受ける。セレクタ152には、最大値選択回路130の検出結果を示す選択信号SELが入力される。セレクタ152は、(i)第1平均値Aが最大であるとき、第5平均値Aを選択し、(ii)第2平均値Aが最大であるとき、第6平均値Aを選択し、(iii)第3平均値Aが最大であるとき、第4平均値Aを選択する。出力平均回路154は、最大値選択回路130の出力MMAXと、セレクタ152の出力ASELの平均値を算出する。出力平均回路154の出力は、暫定のしきい値STHに対応する。 For example, the output circuit 150A includes a selector 152, an output averaging circuit 154 and adders 156 and 158. The selector 152 receives the fourth average value A 4 , the fifth average value A 5 , and the sixth average value A 6 . A selection signal SEL indicating the detection result of the maximum value selection circuit 130 is input to the selector 152. The selector 152 selects (i) the fifth average value A 5 when the first average value A 1 is the maximum, and (ii) the sixth average value A 6 when the second average value A 2 is the maximum. Is selected, and (iii) when the third average value A 3 is the maximum, the fourth average value A 4 is selected. The output averaging circuit 154 calculates the average value of the output MMAX of the maximum value selection circuit 130 and the output ASEL of the selector 152. The output of the output averaging circuit 154 corresponds to the provisional threshold STH.

加算器156は、暫定のしきい値STHから1を減じ、シンボル1を判定するためのしきい値STH1を生成する。加算器158は、暫定のしきい値STHに1を加算し、シンボル0を判定するためのしきい値STH0を生成する。データ区間においては、測定したエッジ間距離が、しきい値STH1より短いとき、シンボル1と判定し、測定したエッジ間距離が、しきい値STH0より長いとき、シンボル0と判定することができる。 The adder 156 subtracts 1 from the provisional threshold S TH to generate the threshold S TH 1 for determining symbol 1. The adder 158 adds 1 to the provisional threshold S TH, to generate a threshold S TH0 for determining the symbol 0. In the data section, the distance between the measured edge, is shorter than the threshold S TH1, determines that the symbol 1, the distance between the edges is measured, when longer than the threshold value S TH0, is possible to determine that the symbol 0 can.

最大値選択回路130の出力MMAXは、シンボル0に対応する測定値群の平均値ASYM0を表す。また、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、セレクタ152の出力は、ASYM11とASYM12の平均値を表す。したがって、出力平均回路154の出力である暫定のしきい値STHは、
{ASYM0+(ASYM11+ASYM12)/2}/2
=ASYM0/2+ASYM11/4+ASYM12/4
を表す。つまり図8の復調器100Aは、上述の第1の演算方法にもとづいて、しきい値を生成するものと理解される。
Output M MAX from the maximum value selection circuit 130, represents the average value A SYM0 measurement value group corresponding to the symbol 0. Further , when the average value of the two measured value groups corresponding to the symbol 1 is A SYM11 and A SYM12, the output of the selector 152 represents the average value of A SYM11 and A SYM12. Therefore, the provisional threshold STH , which is the output of the output averaging circuit 154, is
{A SYM0 + (A SYM11 + A SYM12 ) / 2} / 2
= A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Represents. That is, it is understood that the demodulator 100A of FIG. 8 generates a threshold value based on the above-mentioned first calculation method.

(第2実施例)
図9は、第2実施例に係る復調器100Bの回路図である。しきい値決定部110Bは、図8のしきい値決定部110Aの第4演算器134〜第6演算器136に代えて、第7演算器137〜第9演算器139を備える。
(Second Example)
FIG. 9 is a circuit diagram of the demodulator 100B according to the second embodiment. The threshold value determination unit 110B includes the seventh arithmetic unit 137 to the ninth arithmetic unit 139 in place of the fourth arithmetic unit 134 to the sixth arithmetic unit 136 of the threshold value determination unit 110A in FIG.

第7演算器137は、第1平均値Aと第2平均値Aの平均値を表す第7平均値Aを生成する。第8演算器138は、第2平均値Aと第3平均値Aの平均値を表す第8平均値Aを生成する。第9演算器139は、第3平均値Aと第1平均値Aの平均値を表す第9平均値Aを生成する。第7演算器137〜第9演算器139は、第4演算器134〜第6演算器136と同様に構成できる。 The seventh arithmetic unit 137 generates the seventh average value A 7 representing the average value of the first average value A 1 and the second average value A 2. The eighth arithmetic unit 138 generates an eighth average value A 8 representing the average value of the second average value A 2 and the third average value A 3. The ninth arithmetic unit 139 generates the ninth average value A 9 representing the average value of the third average value A 3 and the first average value A 1. The seventh arithmetic unit 137 to the ninth arithmetic unit 139 can be configured in the same manner as the fourth arithmetic unit 134 to the sixth arithmetic unit 136.

出力回路150Bは、第7平均値A、第8平均値A、第9平均値Aを受け、最大値選択回路130の検出結果に応じて、(i)第1平均値Aが最大であるとき、第1平均値Aと第8平均値Aの平均値に応じたしきい値STH1,STH0を生成し、(ii)第2平均値Aが最大であるとき、第2平均値Aと第9平均値Aの平均値に応じたしきい値STH1,STH0を生成し(iii)第3平均値Aが最大であるとき、第3平均値Aと第7平均値Aの平均値に応じたしきい値STH1,STH0を生成する。出力回路150Bの構成は、図8の出力回路150Aと同様である。 The output circuit 150B receives the seventh average value A 7 , the eighth average value A 8 , and the ninth average value A 9 , and (i) the first average value A 1 is set according to the detection result of the maximum value selection circuit 130. when the maximum, the first average value a 1 and generates a threshold S TH1, S TH0 corresponding to the average value of the 8 averages a 8, (ii) when the second average value a 2 is a maximum second when the average value a 2 and 9 to generate a threshold S TH1, S TH0 corresponding to the average value of the average value a 9 (iii) third average value a 3 is the maximum, the third average value A 3 and the 7th average value The threshold values S TH1 and S TH 0 corresponding to the average value of A 7 are generated. The configuration of the output circuit 150B is the same as that of the output circuit 150A of FIG.

この復調器100Bにおいても出力平均回路154の出力である暫定のしきい値STHは、
{ASYM0+(ASYM11+ASYM12)/2}/2
=ASYM0/2+ASYM11/4+ASYM12/4
を表す。つまり図9の復調器100Bは、上述の第1の演算方法にもとづいて、しきい値を生成するものと理解される。
Even in this demodulator 100B, the provisional threshold value STH , which is the output of the output averaging circuit 154, is
{A SYM0 + (A SYM11 + A SYM12 ) / 2} / 2
= A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Represents. That is, it is understood that the demodulator 100B of FIG. 9 generates a threshold value based on the above-mentioned first calculation method.

(第3実施例)
図10は、第3実施例に係る復調器100Cの回路図である。しきい値決定部110Cにおいて、最大値選択回路130Cは、第1中間値M〜第3中間値Mとして、第1加算値S〜第3加算値Sを受ける。
(Third Example)
FIG. 10 is a circuit diagram of the demodulator 100C according to the third embodiment. In the threshold value determination unit 110C, the maximum value selection circuit 130C receives the first addition value S 1 to the third addition value S 3 as the first intermediate value M 1 to the third intermediate value M 3.

第10演算器140は、第1加算値Sと第2加算値Sの加算値を表す第10加算値S10を生成する。第11演算器141は、第2加算値Sと第3加算値Sの加算値を表す第11加算値S11を生成する。第12演算器142は、第3加算値Sと第1加算値Sの加算値を表す第12加算値S12を生成する。 The tenth arithmetic unit 140 generates a tenth addition value S 10 representing an addition value of the first addition value S 1 and the second addition value S 2. The eleventh arithmetic unit 141 generates the eleventh addition value S 11 representing the addition value of the second addition value S 2 and the third addition value S 3. The twelfth arithmetic unit 142 generates the twelfth addition value S 12 representing the addition value of the third addition value S 3 and the first addition value S 1.

出力回路150Cは、第10加算値S10、第11加算値S11、第12加算値S12を受け、最大値選択回路130Cの検出結果を示す選択信号SELに応じて、(i)第1加算値Sが最大であるとき、S/(2×n)+S11/(4×n)に応じたしきい値STH1,STH0を生成し、(ii)第2加算値Sが最大であるとき、S/(2×n)+S12/(4×n)に応じたしきい値STH1,STH0を生成し、(iii)第3加算値Sが最大であるとき、S/(2×n)+S10/(4×n)に応じたしきい値STH1,STH0を生成する。 The output circuit 150C is 10 addition value S 10, 11th addition value S 11, receives a twelfth summation value S 12, in response to the selection signal SEL indicating the detection result of the maximum value selection circuit 130C, (i) first When the added value S 1 is the maximum, the threshold values S TH1 and S TH0 corresponding to S 1 / (2 × n) + S 11 / (4 × n) are generated, and (ii) the second added value S 2 When is the maximum, the thresholds S TH1 and S TH0 corresponding to S 2 / (2 × n) + S 12 / (4 × n) are generated, and (iii) the third addition value S 3 is the maximum. Then, the threshold values S TH1 and S TH 0 corresponding to S 3 / (2 × n) + S 10 / (4 × n) are generated.

セレクタ160は、第10加算値S10、第11加算値S11、第12加算値S12を受け、選択信号SELに応じたひとつを選択する。演算器162は、最大値選択回路130Cの出力を2倍する。加算器164は、演算器162の出力とセレクタ160の出力を加算する。演算器166は、出力平均回路154の出力を1/(4n)倍する。演算器162、演算器166は、ビットシフタで構成できる。演算器166の出力は、暫定のしきい値STHを表す。 The selector 160 receives the 10th addition value S 10 , the 11th addition value S 11 , and the 12th addition value S 12 , and selects one according to the selection signal SEL. The arithmetic unit 162 doubles the output of the maximum value selection circuit 130C. The adder 164 adds the output of the arithmetic unit 162 and the output of the selector 160. The arithmetic unit 166 multiplies the output of the output averaging circuit 154 by 1 / (4n). The arithmetic unit 162 and the arithmetic unit 166 can be configured by a bit shifter. The output of the calculator 166 represents the provisional threshold STH.

最大値選択回路130Cの出力は、シンボル0に対応する加算値SSYM0を表す。セレクタ160の出力は、シンボル1に対応する2つの加算値SSYM11、SSYM12の和SSYM11+SSYM12である。したがって、演算器166の出力である暫定のしきい値STHは、
SYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
を表す。つまり図10の復調器100Cは、上述の第2の演算方法にもとづいて、しきい値を生成するものと理解される。
The output of the maximum value selection circuit 130C represents the added value S SYM0 corresponding to symbol 0. The output of the selector 160 is S SYM11 + S SYM12, which is the sum of the two added values S SYM11 and S SYM12 corresponding to the symbol 1. Therefore, the provisional threshold value STH , which is the output of the arithmetic unit 166, is
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
Represents. That is, it is understood that the demodulator 100C of FIG. 10 generates a threshold value based on the above-mentioned second calculation method.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. This embodiment is an example, and it is understood by those skilled in the art that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. be. Hereinafter, such a modification will be described.

第1実施例〜第3実施例は例示に過ぎず、その他、多くの変形例が存在しうる。たとえばビットシフト(2倍,4倍…あるいは1/2倍,1/4倍…)の処理は、同じ計算結果が得られればどこの位置で行ってもよい。 The first to third examples are merely examples, and many other modifications may exist. For example, the bit shift (2 times, 4 times ... or 1/2 times, 1/4 times ...) processing may be performed at any position as long as the same calculation result can be obtained.

100…復調器、102…カウンタ、110…しきい値決定部、112…レジスタ、121…第1加算器、122…第2加算器、123…第3加算器、130…最大値選択回路、131…第1演算器、132…第2演算器、133…第3演算器、134…第4演算器、135…第5演算器、136…第6演算器、137…第7演算器、138…第8演算器、139…第9演算器、140…第10演算器、141…第11演算器、142…第12演算器、150…出力回路、152…セレクタ、154…出力平均回路、156,158…加算器、160…セレクタ、162…演算器、164…加算器、166…演算器。 100 ... demodulator, 102 ... counter, 110 ... threshold value determination unit, 112 ... register, 121 ... first adder, 122 ... second adder, 123 ... third adder, 130 ... maximum value selection circuit, 131 ... 1st adder, 132 ... 2nd adder, 133 ... 3rd adder, 134 ... 4th adder, 135 ... 5th adder, 136 ... 6th adder, 137 ... 7th adder, 138 ... 8th adder, 139 ... 9th adder, 140 ... 10th adder, 141 ... 11th adder, 142 ... 12th adder, 150 ... output circuit, 152 ... selector, 154 ... output average circuit, 156, 158 ... adder, 160 ... selector, 162 ... calculator, 164 ... adder, 166 ... calculator.

Claims (6)

BMC(Biphase Mark Code)方式で変調されたBMC信号の復調処理のためのしきい値の生成方法であって、
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、前記しきい値を生成するステップと、
を備え、
前記しきい値を生成するステップは、
2×n個のシンボル周期にわたるエッジ間距離の測定値を保持するステップと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成するステップと、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成するステップと、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成するステップと、
前記第1加算値S を1/n倍し、第1平均値A を生成するステップと、
前記第2加算値S を1/n倍し、第2平均値A を生成するステップと、
前記第3加算値S を1/n倍し、第3平均値A を生成するステップと、
前記第1平均値A から前記第3平均値A のうち、最大のものを判定するステップと、
前記第1加算値S と前記第2加算値S の平均値の1/n倍の第4平均値A を生成するステップと、
前記第2加算値S と前記第3加算値S の平均値の1/n倍の第5平均値A を生成するステップと、
前記第3加算値S と前記第1加算値S の平均値の1/n倍の第6平均値A を生成するステップと、
(i)前記第1平均値A が最大であるとき、前記第1平均値A と前記第5平均値A の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A が最大であるとき、前記第2平均値A と前記第6平均値A の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A が最大であるとき、前記第3平均値A と前記第4平均値A の平均値に応じた前記しきい値を生成するステップと、
を含むことを特徴とする生成方法。
It is a method of generating a threshold value for demodulation processing of a BMC signal modulated by the BMC (Biphase Mark Code) method.
A step of receiving a preamble containing alternating symbols 1 and 0,
A step of measuring the edge-to-edge distance over a plurality of symbol periods included in the preamble,
A step of generating the threshold value based on a value obtained by adding and averaging the inter-edge distance corresponding to symbol 1 and the inter-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The step of generating the threshold is
A step of holding measurements of edge-to-edge distances over 2 x n symbol periods,
3 × i-2 th (i = 1, ... n) comprising the steps of adding the first measurement value group including measurements of distance between the edges of, for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) comprising the steps of adding the second measurement value group including measurements of distance between the edges of, for generating a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of the steps of generating a third adding value S 3,
A step of multiplying the first addition value S 1 by 1 / n to generate a first average value A 1 and
A step of multiplying the second addition value S 2 by 1 / n to generate a second average value A 2 and
A step of multiplying the third addition value S 3 by 1 / n to generate a third average value A 3 and
Among from the first average value A 1 of the third average value A 3, and determining the largest one,
Generating a fourth average value A 4 of 1 / n times the first adder values S 1 and the second average value of the sum S 2,
Generating a fifth mean value A 5 of 1 / n times the second addition value S 2 and the average value of the third adding value S 3,
A step of generating a sixth average value A 6 which is 1 / n times the average value of the third addition value S 3 and the first addition value S 1.
(I) When the first average value A 1 is the maximum, the threshold value corresponding to the average value of the first average value A 1 and the fifth average value A 5 is generated, and (ii) the first. 2 When the average value A 2 is the maximum, the threshold value corresponding to the average value of the second average value A 2 and the sixth average value A 6 is generated (iii), and the third average value A 3 is when the maximum, and generating the threshold value corresponding to said third average value a 3 mean value of the fourth average value a 4,
A generation method characterized by including.
BMC(Biphase Mark Code)方式で変調されたBMC信号の復調処理のためのしきい値の生成方法であって、
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、前記しきい値を生成するステップと、
を備え、
前記しきい値を生成するステップは、
2×n個のシンボル周期にわたるエッジ間距離の測定値を保持するステップと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成するステップと、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成するステップと、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成するステップと、
前記第1加算値S を1/n倍し、第1平均値A を生成するステップと、
前記第2加算値S を1/n倍し、第2平均値A を生成するステップと、
前記第3加算値S を1/n倍し、第3平均値A を生成するステップと、
前記第1平均値A から前記第3平均値A のうち、最大のものを判定するステップと、
前記第1平均値A と前記第2平均値A の平均値を表す第7平均値A を生成するステップと、
前記第2平均値A と前記第3平均値A の平均値を表す第8平均値A を生成するステップと、
前記第3平均値A と前記第1平均値A の平均値を表す第9平均値A を生成するステップと、
(i)前記第1平均値A が最大であるとき、前記第1平均値A と前記第8平均値A の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A が最大であるとき、前記第2平均値A と前記第9平均値A の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A が最大であるとき、前記第3平均値A と前記第7平均値A の平均値に応じた前記しきい値を生成するステップと、
を含むことを特徴とする生成方法。
It is a method of generating a threshold value for demodulation processing of a BMC signal modulated by the BMC (Biphase Mark Code) method.
A step of receiving a preamble containing alternating symbols 1 and 0,
A step of measuring the edge-to-edge distance over a plurality of symbol periods included in the preamble,
A step of generating the threshold value based on a value obtained by adding and averaging the inter-edge distance corresponding to symbol 1 and the inter-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The step of generating the threshold is
A step of holding measurements of edge-to-edge distances over 2 x n symbol periods,
3 × i-2 th (i = 1, ... n) comprising the steps of adding the first measurement value group including measurements of distance between the edges of, for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) comprising the steps of adding the second measurement value group including measurements of distance between the edges of, for generating a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of the steps of generating a third adding value S 3,
A step of multiplying the first addition value S 1 by 1 / n to generate a first average value A 1 and
A step of multiplying the second addition value S 2 by 1 / n to generate a second average value A 2 and
A step of multiplying the third addition value S 3 by 1 / n to generate a third average value A 3 and
Among from the first average value A 1 of the third average value A 3, and determining the largest one,
A step of generating a seventh average value A 7 representing the average value of the first average value A 1 and the second average value A 2;
A step of generating an eighth average value A 8 representing the average value of the second average value A 2 and the third average value A 3 , and a step of generating the eighth average value A 8.
A step of generating the ninth average value A 9 representing the average value of the third average value A 3 and the first average value A 1 and
(I) When the first average value A 1 is the maximum, the threshold value corresponding to the average value of the first average value A 1 and the eighth average value A 8 is generated, and (ii) the first. 2 When the average value A 2 is the maximum, the threshold value corresponding to the average value of the second average value A 2 and the ninth average value A 9 is generated (iii), and the third average value A 3 is when the maximum, and generating the threshold value corresponding to said third average value a 3 mean value of the seventh average value a 7,
A generation method characterized by including.
BMC(Biphase Mark Code)方式で変調されたBMC信号の復調処理のためのしきい値の生成方法であって、
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、前記しきい値を生成するステップと、
を備え、
前記しきい値を生成するステップは、
2×n個のシンボル周期にわたるエッジ間距離の測定値を保持するステップと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成するステップと、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成するステップと、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成するステップと、
前記第1加算値S から前記第3加算値S のうち、最大のものを判定するステップと、
前記第1加算値S と前記第2加算値S の加算値を表す第10加算値S 10 を生成するステップと、
前記第2加算値S と前記第3加算値S の加算値を表す第11加算値S 11 を生成するステップと、
前記第3加算値S と前記第1加算値S の加算値を表す第12加算値S 12 を生成するステップと、
(i)前記第1加算値S が最大であるとき、S /(2×n)+S 11 /(4×n)に応じた前記しきい値を生成し、(ii)前記第2加算値S が最大であるとき、S /(2×n)+S 12 /(4×n)に応じた前記しきい値を生成し、(iii)前記第3加算値S が最大であるとき、S /(2×n)+S 10 /(4×n)に応じた前記しきい値を生成するステップと、
を含むことを特徴とする生成方法。
It is a method of generating a threshold value for demodulation processing of a BMC signal modulated by the BMC (Biphase Mark Code) method.
A step of receiving a preamble containing alternating symbols 1 and 0,
A step of measuring the edge-to-edge distance over a plurality of symbol periods included in the preamble,
A step of generating the threshold value based on a value obtained by adding and averaging the inter-edge distance corresponding to symbol 1 and the inter-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The step of generating the threshold is
A step of holding measurements of edge-to-edge distances over 2 x n symbol periods,
3 × i-2 th (i = 1, ... n) comprising the steps of adding the first measurement value group including measurements of distance between the edges of, for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) comprising the steps of adding the second measurement value group including measurements of distance between the edges of, for generating a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of the steps of generating a third adding value S 3,
Among from the first adder values S 1 of the third adding value S 3, and determining the largest one,
A step of generating a tenth addition value S 10 representing an addition value of the first addition value S 1 and the second addition value S 2, and a step of generating the tenth addition value S 10.
A step of generating an eleventh addition value S 11 representing an addition value of the second addition value S 2 and the third addition value S 3, and a step of generating the eleventh addition value S 11.
A step of generating a twelfth addition value S 12 representing an addition value of the third addition value S 3 and the first addition value S 1 and a step of generating the twelfth addition value S 12.
(I) When the first addition value S 1 is the maximum, the threshold value corresponding to S 1 / (2 × n) + S 11 / (4 × n) is generated, and (ii) the second addition When the value S 2 is the maximum, the threshold value corresponding to S 2 / (2 × n) + S 12 / (4 × n) is generated, and (iii) the third addition value S 3 is the maximum. When, the step of generating the threshold value according to S 3 / (2 × n) + S 10 / (4 × n) and
A generation method characterized by including.
BMC(Biphase Mark Code)方式で変調されたBMC信号の復調器であって、
シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、
を備え、
前記しきい値決定部は、
2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成する第1加算器と、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成する第2加算器と、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成する第3加算器と、
前記第1加算値S を1/n倍し、第1平均値A を出力する第1演算器と、
前記第2加算値S を1/n倍し、第2平均値A を出力する第2演算器と、
前記第3加算値S を1/n倍し、第3平均値A を出力する第3演算器と、
前記第1平均値A 、前記第2平均値A 、前記第3平均値A のうち、最大のものを検出する最大値選択回路と、
前記第1加算値S と前記第2加算値S の平均値の1/n倍の第4平均値A を生成する第4演算器と、
前記第2加算値S と前記第3加算値S の平均値の1/n倍の第5平均値A を生成する第5演算器と、
前記第3加算値S と前記第1加算値S の平均値の1/n倍の第6平均値A を生成する第6演算器と、
前記第4平均値A 、前記第5平均値A 、前記第6平均値A を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1平均値A が最大であるとき、前記第1平均値A と前記第5平均値A の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A が最大であるとき、前記第2平均値A と前記第6平均値A の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A が最大であるとき、前記第3平均値A と前記第4平均値A の平均値に応じた前記しきい値を生成する出力回路と、
を含むことを特徴とする復調器。
A demodulator for BMC signals modulated by the BMC (Biphase Mark Code) method.
A counter that measures the edge-to-edge distance over multiple symbol periods during a preamble period that alternates between symbols 1 and 0.
A threshold value determination unit that generates a threshold value based on a value obtained by adding and averaging the edge-to-edge distance corresponding to symbol 1 and the edge-to-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The threshold value determination unit
A register that holds n x 3 edge-to-edge distance measurements measured over 2 x n symbol periods, and
3 × i-2 th (i = 1, ... n) and adding the first measurement value group including measurements of distance between the edges of the first adder for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) and adding the second measurement value group including measurements of distance between the edges of the second adder to generate a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of a third adder for generating a third adding value S 3,
A first arithmetic unit that multiplies the first addition value S 1 by 1 / n and outputs the first average value A 1 and
A second arithmetic unit that multiplies the second addition value S 2 by 1 / n and outputs the second average value A 2.
A third arithmetic unit that multiplies the third addition value S 3 by 1 / n and outputs the third average value A 3 and
A maximum value selection circuit that detects the largest of the first average value A 1 , the second average value A 2 , and the third average value A 3.
A fourth calculator for generating a fourth average value A 4 of 1 / n times the first adder values S 1 and the second average value of the sum S 2,
A fifth calculator for generating a fifth mean value A 5 of 1 / n times the second addition value S 2 and the average value of the third adding value S 3,
A sixth calculator for generating a sixth mean value A 6 of 1 / n times the third adding value S 3 and the first average value of the sum S 1,
Upon receiving the fourth average value A 4 , the fifth average value A 5 , and the sixth average value A 6 , (i) the first average value A 1 is the maximum according to the detection result of the maximum value selection circuit. When, the threshold value corresponding to the average value of the first average value A 1 and the fifth average value A 5 is generated, and (ii) when the second average value A 2 is the maximum, the said The threshold value corresponding to the average value of the second average value A 2 and the sixth average value A 6 is generated (iii), and when the third average value A 3 is the maximum, the third average value A 3 an output circuit for generating the threshold value corresponding to the average value of the fourth average value a 4 and,
A demodulator characterized by including.
BMC(Biphase Mark Code)方式で変調されたBMC信号の復調器であって、
シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、
を備え、
前記しきい値決定部は、
2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成する第1加算器と、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成する第2加算器と、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成する第3加算器と、
前記第1加算値S を1/n倍し、第1平均値A を出力する第1演算器と、
前記第2加算値S を1/n倍し、第2平均値A を出力する第2演算器と、
前記第3加算値S を1/n倍し、第3平均値A を出力する第3演算器と、
前記第1平均値A 、前記第2平均値A 、前記第3平均値A のうち、最大のものを検出する最大値選択回路と、
前記第1平均値A と前記第2平均値A の平均値を表す第7平均値A を生成する第7演算器と、
前記第2平均値A と前記第3平均値A の平均値を表す第8平均値A を生成する第8演算器と、
前記第3平均値A と前記第1平均値A の平均値を表す第9平均値A を生成する第9演算器と、
前記第7平均値A 、前記第8平均値A 、前記第9平均値A を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1平均値A が最大であるとき、前記第1平均値A と前記第8平均値A の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A が最大であるとき、前記第2平均値A と前記第9平均値A の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A が最大であるとき、前記第3平均値A と前記第7平均値A の平均値に応じた前記しきい値を生成する出力回路と、
を含むことを特徴とする復調器。
A demodulator for BMC signals modulated by the BMC (Biphase Mark Code) method.
A counter that measures the edge-to-edge distance over multiple symbol periods during a preamble period that alternates between symbols 1 and 0.
A threshold value determination unit that generates a threshold value based on a value obtained by adding and averaging the edge-to-edge distance corresponding to symbol 1 and the edge-to-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The threshold value determination unit
A register that holds n x 3 edge-to-edge distance measurements measured over 2 x n symbol periods, and
3 × i-2 th (i = 1, ... n) and adding the first measurement value group including measurements of distance between the edges of the first adder for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) and adding the second measurement value group including measurements of distance between the edges of the second adder to generate a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of a third adder for generating a third adding value S 3,
A first arithmetic unit that multiplies the first addition value S 1 by 1 / n and outputs the first average value A 1 and
A second arithmetic unit that multiplies the second addition value S 2 by 1 / n and outputs the second average value A 2.
A third arithmetic unit that multiplies the third addition value S 3 by 1 / n and outputs the third average value A 3 and
A maximum value selection circuit that detects the largest of the first average value A 1 , the second average value A 2 , and the third average value A 3.
A seventh arithmetic unit that generates a seventh average value A 7 representing the average value of the first average value A 1 and the second average value A 2.
An eighth arithmetic unit that generates an eighth average value A 8 representing the average value of the second average value A 2 and the third average value A 3.
A ninth arithmetic unit that generates a ninth average value A 9 representing the average value of the third average value A 3 and the first average value A 1 and the like.
Upon receiving the 7th average value A 7 , the 8th average value A 8 , and the 9th average value A 9 , (i) the first average value A 1 is the maximum according to the detection result of the maximum value selection circuit. When, the threshold value corresponding to the average value of the first average value A 1 and the eighth average value A 8 is generated, and (ii) when the second average value A 2 is the maximum, the said The threshold value corresponding to the average value of the second average value A 2 and the ninth average value A 9 is generated (iii), and when the third average value A 3 is the maximum, the third average value A 3 an output circuit for generating the threshold value corresponding to the average value of the seventh average value a 7 and,
A demodulator characterized by including.
BMC(Biphase Mark Code)方式で変調されたBMC信号の復調器であって、
シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、
を備え、
前記しきい値決定部は、
2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S を生成する第1加算器と、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S を生成する第2加算器と、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S を生成する第3加算器と、
前記第1加算値S を1/n倍し、第1平均値A を出力する第1演算器と、
前記第2加算値S を1/n倍し、第2平均値A を出力する第2演算器と、
前記第3加算値S を1/n倍し、第3平均値A を出力する第3演算器と、
前記第1加算値S 、前記第2加算値S 、前記第3加算値S のうち、最大のものを検出する最大値選択回路と、
前記第1加算値S と前記第2加算値S の加算値を表す第10加算値S 10 を生成する第10演算器と、
前記第2加算値S と前記第3加算値S の加算値を表す第11加算値S 11 を生成する第11演算器と、
前記第3加算値S と前記第1加算値S の加算値を表す第12加算値S 12 を生成する第12演算器と、
前記第10加算値S 10 、前記第11加算値S 11 、前記第12加算値S 12 を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1加算値S が最大であるとき、S /(2×n)+S 11 /(4×n)に応じた前記しきい値を生成し、(ii)前記第2加算値S が最大であるとき、S /(2×n)+S 12 /(4×n)に応じた前記しきい値を生成し、(iii)前記第3加算値S が最大であるとき、S /(2×n)+S 10 /(4×n)に応じた前記しきい値を生成する出力回路と、
を含むことを特徴とする復調器。
A demodulator for BMC signals modulated by the BMC (Biphase Mark Code) method.
A counter that measures the edge-to-edge distance over multiple symbol periods during a preamble period that alternates between symbols 1 and 0.
A threshold value determination unit that generates a threshold value based on a value obtained by adding and averaging the edge-to-edge distance corresponding to symbol 1 and the edge-to-edge distance corresponding to symbol 0 with a weighting of 1: 2.
With
The threshold value determination unit
A register that holds n x 3 edge-to-edge distance measurements measured over 2 x n symbol periods, and
3 × i-2 th (i = 1, ... n) and adding the first measurement value group including measurements of distance between the edges of the first adder for generating a first sum value S 1,
3 × i-1 th (i = 1, ... n) and adding the second measurement value group including measurements of distance between the edges of the second adder to generate a second sum value S 2,
3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of a third adder for generating a third adding value S 3,
A first arithmetic unit that multiplies the first addition value S 1 by 1 / n and outputs the first average value A 1 and
A second arithmetic unit that multiplies the second addition value S 2 by 1 / n and outputs the second average value A 2.
A third arithmetic unit that multiplies the third addition value S 3 by 1 / n and outputs the third average value A 3 and
A maximum value selection circuit that detects the largest of the first added value S 1 , the second added value S 2 , and the third added value S 3.
A tenth arithmetic unit that generates a tenth addition value S 10 representing an addition value of the first addition value S 1 and the second addition value S 2 , and a tenth arithmetic unit.
An eleventh arithmetic unit that generates an eleventh addition value S 11 representing an addition value of the second addition value S 2 and the third addition value S 3,
A twelfth arithmetic unit that generates a twelfth addition value S 12 representing an addition value of the third addition value S 3 and the first addition value S 1 , and a twelfth arithmetic unit.
Upon receiving the tenth addition value S 10 , the eleventh addition value S 11 , and the twelfth addition value S 12 , (i) the first addition value S 1 is the maximum according to the detection result of the maximum value selection circuit. When, the threshold value corresponding to S 1 / (2 × n) + S 11 / (4 × n) is generated, and (ii) when the second addition value S 2 is maximum, S 2 /. The threshold value corresponding to (2 × n) + S 12 / (4 × n) is generated, and (iii) when the third addition value S 3 is the maximum, S 3 / (2 × n) + S 10 An output circuit that generates the threshold value according to / (4 × n) and
A demodulator characterized by including.
JP2017058162A 2017-03-23 2017-03-23 BMC demodulator and threshold generation method for BMC demodulation Active JP6923331B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017058162A JP6923331B2 (en) 2017-03-23 2017-03-23 BMC demodulator and threshold generation method for BMC demodulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017058162A JP6923331B2 (en) 2017-03-23 2017-03-23 BMC demodulator and threshold generation method for BMC demodulation

Publications (2)

Publication Number Publication Date
JP2018160859A JP2018160859A (en) 2018-10-11
JP6923331B2 true JP6923331B2 (en) 2021-08-18

Family

ID=63795819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017058162A Active JP6923331B2 (en) 2017-03-23 2017-03-23 BMC demodulator and threshold generation method for BMC demodulation

Country Status (1)

Country Link
JP (1) JP6923331B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102296343B1 (en) * 2020-05-19 2021-09-01 주식회사 파이칩스 Demodulating method and demodulator using expansion of reference symbol

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2243269B (en) * 1990-04-19 1994-04-13 British Broadcasting Corp Decoding binary-coded transmissions
JP2004022106A (en) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd Device for demodulating digital audio interface signal
JP2006211510A (en) * 2005-01-31 2006-08-10 Renesas Technology Corp Demodulation device
JP6510835B2 (en) * 2015-02-23 2019-05-08 ルネサスエレクトロニクス株式会社 BMC processing circuit and USB power delivery controller

Also Published As

Publication number Publication date
JP2018160859A (en) 2018-10-11

Similar Documents

Publication Publication Date Title
CN105103483A (en) Pulse amplitude modulation (PAM) bit error test and measurement
JP6923331B2 (en) BMC demodulator and threshold generation method for BMC demodulation
JP5937753B2 (en) Distortion-resistant clock data recovery system
US20080297206A1 (en) Dc Offset Estimation
US20100215135A1 (en) Synchronous processing apparatus, receiving apparatus and synchronous processing method
US8514987B2 (en) Compensation for data deviation caused by frequency offset using timing correlation value
EP1855432B1 (en) Modulation circuit and electronic device
CN102340907B (en) Light emitting diode (LED) controller having function of flicker removal, LED flicker removal circuit and related method
US20090161735A1 (en) Direct sequence spread spectrum device and method for communication therewith
JP4561322B2 (en) Receiving machine
JP4437811B2 (en) Line quality measuring device
JP2014241540A (en) Ask identification determination circuit, reception device, and processor
JP2013123105A (en) Frequency offset cancellation circuit and method and communication equipment
JP3547991B2 (en) Line quality estimation apparatus and method
JP5281530B2 (en) Demodulator
CN110688814B (en) Eye pattern measuring device and eye pattern measuring method
JPH08139775A (en) Digital demodulating device
JPH104436A (en) Clock recovery circuit
JP5351080B2 (en) Receiver
US7532064B2 (en) FSK demodulator circuit
JP2012109894A (en) Receiver circuit
US20120294389A1 (en) Clock recovery apparatus and method thereof
JP2010278483A (en) Device and method for synchronizing signals
JP3679356B2 (en) Detection circuit
JP5482085B2 (en) Receiving apparatus and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150