JP2018160859A - BMC demodulator and threshold generation method for BMC demodulation - Google Patents
BMC demodulator and threshold generation method for BMC demodulation Download PDFInfo
- Publication number
- JP2018160859A JP2018160859A JP2017058162A JP2017058162A JP2018160859A JP 2018160859 A JP2018160859 A JP 2018160859A JP 2017058162 A JP2017058162 A JP 2017058162A JP 2017058162 A JP2017058162 A JP 2017058162A JP 2018160859 A JP2018160859 A JP 2018160859A
- Authority
- JP
- Japan
- Prior art keywords
- value
- symbol
- average value
- measurement
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、BMC(Biphase Mark Code)の復調技術に関する。 The present invention relates to BMC (Biphase Mark Code) demodulation technology.
デジタルデータのエンコード方式として、BMC(Biphase Mark Code)方式が知られる。BMCは、Manchester符号の一種であり、従来ではオーディオ信号の伝送に、近年ではワイヤレス給電のQi規格や、USB(Universal Serial Bus)PD(Power Delivery)規格に採用されている。 As a digital data encoding method, a BMC (Biphase Mark Code) method is known. BMC is a type of Manchester code, and is conventionally used for audio signal transmission, and recently, for wirelessly powered Qi standards and USB (Universal Serial Bus) PD (Power Delivery) standards.
図1は、BMCエンコードされた信号(以下、BMC信号という)の波形図である。BMC信号は、シンボルの境界で必ず遷移が発生する。シンボルの周期をT0とすると、シンボルの値が1のときシンボル周期T0にエッジが2つ含まれ、したがってエッジ間距離がT0/2となる。シンボルの値が0のときシンボル周期T0にエッジがひとつ含まれ、したがってエッジ間距離はT0となる。BMC信号のハイレベル・ローレベルは、初期状態に応じて入れ替わる。 FIG. 1 is a waveform diagram of a BMC encoded signal (hereinafter referred to as BMC signal). In the BMC signal, a transition always occurs at a symbol boundary. Assuming that the symbol period is T 0 , when the symbol value is 1, the symbol period T 0 includes two edges, and thus the distance between the edges becomes T 0/2 . When the value of the symbol is 0, one edge is included in the symbol period T 0 , and therefore the distance between the edges is T 0 . The high level and low level of the BMC signal are switched according to the initial state.
BMC信号を復調する復調器は、各シンボル周期において、エッジ間距離を測定することにより、シンボルを判定する。そして、エッジ間距離がT0/2であるときシンボル1と判定し、エッジ間距離がT0であるときシンボル0と判定する。具体的には、2つのシンボルを区別するためのしきい値を設定し、測定したエッジ間距離としきい値との比較結果にもとづいて、シンボルの値を判定することができる。なお本明細書におけるしきい値は、シンボル0を判定するための上側しきい値と、シンボル1を判定するための下側しきい値の総称である。
A demodulator that demodulates the BMC signal determines a symbol by measuring the distance between edges in each symbol period. The judges determined that
BMC信号の復調では、シンボル周期TSYM(シンボル周波数fSYM)の変動が問題となる。シンボル周期T0の変動幅が大きい場合に、しきい値を一定に維持すると、シンボルの値が誤判定される。そこで、シンボル周期TSYMの変動が大きいアプリケーションでは、シンボルの値が既知であるプリアンブルを配置し、プリアンブルを利用して最適なしきい値が設定される。 In the demodulation of the BMC signal, the fluctuation of the symbol period T SYM (symbol frequency f SYM ) becomes a problem. When the fluctuation range of the symbol period T 0 is large, if the threshold value is kept constant, the symbol value is erroneously determined. Therefore, in an application in which the fluctuation of the symbol period T SYM is large, a preamble having a known symbol value is arranged, and an optimum threshold is set using the preamble.
図2は、プリアンブルを利用したしきい値の設定方法を説明する図である。図2は、横軸がエッジ間距離のカウント値を、縦軸がプリアンブル期間における各カウント値の発生頻度を表すヒストグラムである。ヒストグラムは、シンボル1のカウント群と、シンボル0のカウント群と、に分けられる。しきい値は、2つのカウント群の中央付近に設定すればよい。たとえば、シンボル1のカウント群G1の発生頻度がピークとなるカウント値PEAK1と、シンボル0のカウント群G0の発生頻度がピークとなるカウント値PEAK0と、を求め、それらの平均をしきい値とすることができる。
FIG. 2 is a diagram for explaining a threshold setting method using a preamble. FIG. 2 is a histogram in which the horizontal axis represents the count value of the distance between edges, and the vertical axis represents the frequency of occurrence of each count value in the preamble period. The histogram is divided into a
上述のヒストグラムを利用したしきい値の設定方法では、発生頻度のピークを検出する必要があり、演算処理が多くなるため、復調器の回路規模が大きくなり、また高速なクロックが必要となる。 In the threshold value setting method using the above-described histogram, it is necessary to detect the peak of the occurrence frequency, and the number of arithmetic processes increases, so that the circuit scale of the demodulator increases and a high-speed clock is required.
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来と異なる手法で適切なしきい値を設定可能なBMC信号の復調器およびしきい値の生成方法の提供にある。 The present invention has been made in view of these problems, and one of exemplary purposes of an aspect thereof is to generate a BMC signal demodulator capable of setting an appropriate threshold value using a method different from the conventional method and to generate a threshold value. In providing a method.
本発明のある態様は、BMC(Biphase Mark Code)方式で変調されたBMC信号の復調処理のためのしきい値の生成方法に関する。この生成方法は、以下の処理を含む。
(処理1) シンボル1と0が交互に含まれるプリアンブルを受信する。
(処理2) プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定する。
(処理3) シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成する。
この方式によれば、ピークサーチなどの複雑な処理が不要となるため、簡素なハードウェアで、最適なしきい値を決定できる。
One embodiment of the present invention relates to a threshold value generation method for demodulation processing of a BMC signal modulated by a BMC (Biphase Mark Code) method. This generation method includes the following processing.
(Process 1) A
(Process 2) The distance between edges is measured over a plurality of symbol periods included in the preamble.
(Process 3) A threshold value is generated based on a value obtained by averaging the distance between edges corresponding to
According to this method, since complicated processing such as peak search is not required, the optimum threshold value can be determined with simple hardware.
しきい値を生成する処理3は、以下の処理を含んでもよい。
(処理3−1) 2×n個のシンボル周期にわたるエッジ間距離の測定値を保持する。
(処理3−2) 3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S1を生成する。
(処理3−3) 3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S2を生成する。
(処理3−4) 3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S3を生成する。
(処理3−5) 第1加算値S1、第2加算値S2、第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較する。
(処理3−6) 最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付ける。
この態様によれば、以下の3つのパターンから適切なひとつを選択できる。
パターン1 シンボル0=第1測定値群 シンボル1=第2測定値群、第3測定値群
パターン1 シンボル0=第2測定値群 シンボル1=第3測定値群、第1測定値群
パターン1 シンボル0=第3測定値群 シンボル1=第1測定値群、第2測定値群
The
(Process 3-1) The measured value of the distance between edges over 2 × n symbol periods is held.
(Process 3-2) 3 × i-2 th (i = 1, ... n) by adding the first measurement value group including measurements of distance between the edges of, for generating a first sum value S 1.
(Process 3-3) 3 × i-1 th (i = 1, ... n) by adding the second measurement value group including measurements of distance between the edges of, for generating a second sum value S 2.
(Process 3-4) 3 × i-th (i = 1, ... n- 1) by adding the third measurement value group including measurements of distance between the edges of, generating a third adding value S 3.
(Process 3-5) A first intermediate value M 1 , a second intermediate value M 2 , and a third intermediate value M 3 corresponding to the first addition value S 1 , the second addition value S 2 , and the third addition value S 3 are obtained. Compare.
(Process 3-6) The measurement value group corresponding to the maximum intermediate value is associated with
According to this aspect, an appropriate one can be selected from the following three patterns.
各中間値M1〜M3はそれぞれ、対応する加算値S1〜S3の1/n倍であってもよい。 Each of the intermediate values M 1 to M 3 may be 1 / n times the corresponding added value S 1 to S 3 .
シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、しきい値は、
ASYM0/2+ASYM11/4+ASYM12/4
に応じていてもよい。
When the average value of the measurement value group corresponding to
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Depending on.
各中間値M1〜M3はそれぞれ、対応する加算値S1〜S3そのものであってもよい。 Each of the intermediate values M 1 to M 3 may be the corresponding added value S 1 to S 3 itself.
シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、しきい値は、
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じていてもよい。
When the addition value corresponding to
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
Depending on.
本発明の別の態様は、BMC(Biphase Mark Code)方式で変調されたBMC信号の復調器に関する。復調器は、シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、を備える。
Another aspect of the present invention relates to a demodulator of a BMC signal modulated by a BMC (Biphase Mark Code) method. The demodulator includes a counter that measures an inter-edge distance over a plurality of symbol periods in a preamble period in which
しきい値決定部は、2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S1を生成する第1加算器と、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S2を生成する第2加算器と、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S3を生成する第3加算器と、第1加算値S1、第2加算値S2、第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較し、最大の中間値を検出する最大値選択回路と、を含んでもよい。
The threshold value determination unit includes a register that holds measurement values of the distance between n × 3 edges measured over 2 × n symbol periods, and 3 × i−2th (i = 1,... N). of adding the first measurement value group including measurements of the distance between the edges, a first adder for generating a first
しきい値決定部は、最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付けてもよい。
The threshold value determination unit may associate the measurement value group corresponding to the maximum intermediate value with the
しきい値決定部は、シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、
ASYM0/2+ASYM11/4+ASYM12/4
に応じたしきい値を生成してもよい。
When the average value of the measurement value group corresponding to the
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
A threshold value corresponding to may be generated.
しきい値決定部は、シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じたしきい値を生成してもよい。
When the addition value corresponding to the
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
A threshold value corresponding to may be generated.
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。さらに、この項目(課題を解決するための手段)の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。 Note that any combination of the above-described components, or a conversion of the expression of the present invention between methods, apparatuses, and the like is also effective as an aspect of the present invention. Further, the description of this item (means for solving the problem) does not explain all the essential features of the present invention, and therefore a sub-combination of these described features can also be the present invention. .
本発明によれば従来と異なる手法で適切なしきい値を設定できる。 According to the present invention, an appropriate threshold value can be set by a method different from that of the prior art.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. Including the case of being indirectly connected through other members that do not substantially affect the state of connection, or do not impair the functions and effects achieved by the combination thereof.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
図3は、BMC信号の復調処理のためのしきい値の生成方法を示すフローチャートである。なお、本明細書で参照するフローチャートは、各処理の順序を限定するものではなく、複数の処理は、支障が無い限りにおいて適宜入れ替えることができる。 FIG. 3 is a flowchart showing a method for generating a threshold for demodulating a BMC signal. Note that the flowcharts referred to in this specification do not limit the order of each process, and a plurality of processes can be appropriately switched as long as there is no problem.
シンボル1と0が交互に含まれるプリアンブルを受信する(S100)。このようなプリアンブルはDCバランスが完全に取れている。そしてプリアンブルに含まれる複数2×n個(n≧2)のシンボル周期TSYM1〜TSYM2nにわたり、エッジ間距離(時間長)Dを測定する(S102)。そしてシンボル1に対応するエッジ間距離D1とシンボル0に対応するエッジ間距離D0とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値STHを生成する(S104)。
A preamble including alternating
図4(a)、(b)は、図3のフローチャートにもとづくしきい値の生成を説明する図である。しきい値STHの生成処理を示す波形図である。SRXはプリアンブル期間における受信信号を表す。2×n個のシンボル周期の間に、シンボル1に対応するエッジ間距離D1は2×n個含まれ、シンボル0に対応するエッジ間距離D0はn個含まれる。
FIGS. 4A and 4B are diagrams illustrating threshold value generation based on the flowchart of FIG. It is a wave form diagram which shows the production | generation process of threshold value STH . S RX represents a received signal in the preamble period. 2 × n inter-edge distances D 1 corresponding to
2×n個のエッジ間距離D1の平均値D1AVEは、式(1a)で表され、n個のエッジ間距離D0の平均値D0AVEは式(1b)で表される。
D1AVE=ΣD1/(2n) …(1a)
D0AVE=ΣD0/n …(1b)
本実施の形態では、求めるべきしきい値STHを、エッジ間距離D1の平均値D1AVEとエッジ間距離D0の平均値D0AVEとの平均値DAVEに応じて規定する。なお、ここでは説明の簡潔化のためにしきい値STHを平均値DAVEと等しいものとしているが、後述のようにその限りではない。
STH≒DAVE=(D1AVE+D0AVE)/2 …(2)
2 × n pieces of the mean value D 1AVE edge distance D 1 is represented by the formula (1a), the average value D 0AVE of n edge distance D 0 is expressed by formula (1b).
D 1AVE = ΣD 1 / (2n) (1a)
D 0AVE = ΣD 0 / n (1b)
In the present embodiment, the threshold value S TH to be obtained is defined according to the average value D AVE of the average value D 1AVE of the edge distance D 1 and the average value D 0AVE of the edge distance D 0 . Here, for simplicity of explanation, the threshold value S TH is assumed to be equal to the average value D AVE , but is not limited thereto as will be described later.
S TH ≈D AVE = (D 1AVE + D 0AVE ) / 2 (2)
式(2)に、式(1a)、(1b)を代入すると、式(3)を得る。
STH={ΣD1/(2n)+ΣD0/n}/2
=(ΣD1+2ΣD0)/n …(3)
When the expressions (1a) and (1b) are substituted into the expression (2), the expression (3) is obtained.
S TH = {ΣD 1 / (2n) + ΣD 0 / n} / 2
= (ΣD 1 + 2ΣD 0 ) / n (3)
式(3)は、しきい値STHが、シンボル1に対応するエッジ間距離D1とシンボル0に対応するエッジ間距離D0とを1:2の重み付けで加算平均して得られる値に応じていることを表している。
Equation (3), the threshold S TH is a distance between the edges D 0 corresponding to the distance between the edges D 1 and
図4(b)は、測定されたエッジ間距離のヒストグラムである。左の山はシンボル1に対応するエッジ間距離D1の分布を表し、右の山はシンボル0に対応するエッジ間距離D0の分布を表す。しきい値STHは、左の山の平均値D1AVEと、右の山の平均値D0AVEの中央付近に設定される。
FIG. 4B is a histogram of the measured distance between edges. The left mountain represents the distribution of the edge distance D 1 corresponding to the
以上が実施の形態に係るしきい値STHの生成方法である。この方法によれば、ピークサーチのような複雑な処理を必要とせず、1:2の重み付けの加算平均処理によって、適切なしきい値STHを生成することができる。処理の簡潔さは、後述のようにそれを実現するためのハードウェアの簡素化に資する。 The above is the generation method of the threshold value STH according to the embodiment. According to this method, it is possible to generate an appropriate threshold value STH by a 1: 2 weighted averaging process without requiring complicated processing such as peak search. The simplicity of the process contributes to the simplification of hardware for realizing it as will be described later.
一般的に復調器は、プリアンブルを含む受信信号SRXが入力されるタイミングを知らず、言い換えればプリアンブルの先頭を予測できない。したがって、測定される複数のエッジ間距離とシンボル1、シンボル0との対応関係が、エッジ間距離の測定を開始するタイミングに応じて変化する。図5は、プリアンブル期間においてエッジ間距離の測定を開始するタイミングと、測定されるエッジ間距離の関係を示す図である。
Generally demodulator does not know the timing of the received signal S RX including a preamble is input, unpredictable leading preamble in other words. Therefore, the correspondence relationship between the measured distances between edges and the
開始タイミングから順に測定されるエッジ間距離を、a,b,c,a,b,c…とする。タイミング(i)で測定開始した場合、aおよびcがシンボル1に対応するエッジ間距離D1となり、bがシンボル0に対応するエッジ間距離D0となる。タイミング(ii)で測定開始した場合、b,cがシンボル1に対応するエッジ間距離D1となり、aがシンボル0に対応するエッジ間距離D0となる。タイミング(iii)で測定開始した場合、a,bがシンボル1に対応するエッジ間距離D1となり、cがシンボル0に対応するエッジ間距離D0となる。
The distances between edges measured in order from the start timing are a, b, c, a, b, c. When measurement is started at timing (i), a and c are the edge distance D 1 corresponding to symbol 1 , and b is the edge distance D 0 corresponding to
ここでは、測定されたエッジ間距離が、シンボル1、シンボル0のいずれに対応するかを判定する処理について説明する。
Here, processing for determining whether the measured distance between edges corresponds to
図6は、測定されたエッジ間距離と、シンボル1,0の対応関係を判定する処理のフローチャートである。2×n個のシンボル周期TSYMにわたるエッジ間距離の測定値を保持する(S200)。3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群(図5におけるa)を加算し、第1加算値S1を生成する(S202)。同様に、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群(図5におけるb)を加算し、第2加算値S2を生成し(S204)、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群(図5におけるc)を加算し、第3加算値S3を生成する(S206)。
FIG. 6 is a flowchart of a process for determining the correspondence between the measured distance between edges and the
第1加算値S1、第2加算値S2、第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較する(S208)。そして、最大の中間値に対応する測定値群をシンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群をシンボル1に対応付ける(S210)。
The first addition value S 1, the second addition value S 2, the first intermediate value M 1 corresponding to the third adding value S 3, the second intermediate value M 2, comparing the third intermediate value M 3 (S208). Then, the measurement value group corresponding to the maximum intermediate value is associated with
たとえば中間値M1〜M3はそれぞれ、対応する加算値S1〜S3の1/n倍であってもよい。あるいは中間値M1〜M3はそれぞれ、対応する加算値S1〜S3そのものであってもよい。 For example, intermediate values M 1 to M 3 may be 1 / n times the corresponding added values S 1 to S 3 , respectively. Alternatively, the intermediate values M 1 to M 3 may be the corresponding addition values S 1 to S 3 themselves.
この処理によれば、測定値群がいずれのシンボルに対応するかを判定することができる。また、処理S202,S204,S206における演算は、図2における加算平均の処理S104と共通であるため、処理S202,S204,S206で生成した加算値あるいは中間値を、図2の処理S104に用いることにより、演算コストを下げることができる。 According to this process, it is possible to determine which symbol the measurement value group corresponds to. Further, since the calculations in the processes S202, S204, and S206 are the same as the addition average process S104 in FIG. 2, the addition value or the intermediate value generated in the processes S202, S204, and S206 is used in the process S104 in FIG. Thus, the calculation cost can be reduced.
続いて、しきい値STHの具体的な演算方法について説明する。
(第1の演算方法)
シンボル0に対応する測定値群の平均値がASYM0、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、しきい値STHは、
ASYM0/2+ASYM11/4+ASYM12/4
に応じて求めることができる。2あるいは4での除算は、ビットシフトで実現できるため、演算コストが低くて済む。
Subsequently, a specific calculation method of the threshold value STH will be described.
(First calculation method)
When the average value of the measurement value group corresponding to the
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Can be determined according to Since division by 2 or 4 can be realized by bit shift, the operation cost is low.
(第2の演算方法)
シンボル0に対応する加算値がSSYM0、シンボル1に対応する2つの加算値がSSYM11、SSYM12であるとき、しきい値STHは、
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じて求めることができる。
(Second calculation method)
When the addition value corresponding to the
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
Can be determined according to
図7は、復調器100のブロック図である。復調器100は、カウンタ102およびしきい値決定部110を備える。図7および以降の図では、復調器100のうち、しきい値STHの決定に関連するブロックのみを示し、プリアンブル期間に続くデータ期間における受信に関連するブロックは省略する。
FIG. 7 is a block diagram of the demodulator 100. The demodulator 100 includes a
カウンタ102は、シンボル1と0が交互に含まれるプリアンブル期間において、複数2×nのシンボル周期TSYMにわたりエッジ間距離Dを測定する。しきい値決定部110は、シンボル1に対応するエッジ間距離D1とシンボル0に対応するエッジ間距離D0とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値STHを生成する。
The
本発明は、図3のフローチャートあるいは図7のブロック図として把握され、あるいは上述の説明から導かれるさまざまな方法、装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な実施例や変形例を説明する。 The present invention is understood as the flowchart of FIG. 3 or the block diagram of FIG. 7 or extends to various methods, devices, and circuits derived from the above description, and is not limited to a specific configuration. In the following, more specific embodiments and modifications will be described in order not to narrow the scope of the present invention but to help understanding the essence and circuit operation of the invention and to clarify them.
(第1実施例)
図8は、第1実施例に係る復調器100Aの回路図である。しきい値決定部110Aは、レジスタ112、第1加算器121〜第3加算器123、最大値選択回路130、第1演算器131〜第6演算器136、出力回路150Aを備える。
(First embodiment)
FIG. 8 is a circuit diagram of the
レジスタ112は、2×n個のシンボル周期TSYM1〜TSYM2nわたり測定されたn×3個のエッジ間距離Dの測定値を保持する。レジスタ112はシフトレジスタを用いることができる。n=2m(mは自然数)であることが望ましい。たとえばm=2であり、n=4である。
The
レジスタ112に保持される測定値のうち、3×i−2個目(i=1,…n)のエッジ間距離の測定値a1〜anを第1測定値群と称し、3×i−1個目(i=1,…n)のエッジ間距離の測定値b1〜bnを第2測定値群と称し、3×i個目(i=1,…n−1)のエッジ間距離の測定値c1〜cnを第3測定値群と称する。第1加算器121は、第1測定値群a1〜anを加算し、第1加算値S1を生成する。第2加算器122は、第2測定値群b1〜bnを加算し、第2加算値S2を生成する。第3加算器123は、第3測定値群c1〜cnを加算し、第3加算値S3を生成する。
Of the measurement values held in the
第1演算器131は、第1加算値S1を1/n倍し、第1平均値A1を生成する。第2演算器132は、第2加算値S2を1/n倍し、第2平均値A2を生成する。第3演算器133は、第3加算値S3を1/n倍し、第3平均値A3を生成する。n=2mであるとき、第1演算器131〜第3演算器133はそれぞれ、入力データを下位にmビットシフトするビットシフタで構成できる。
最大値選択回路130は、第1加算値S1、第2加算値S2、第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較し、最大の中間値MMAXを検出して出力する。図8において、第1中間値M1、第2中間値M2、第3中間値M3はそれぞれ、第1平均値A1、第2平均値A2、第3平均値A3である。
The maximum
最大値選択回路130の比較の結果、最大の中間値MMAXに対応する測定値群がシンボル0に対応付けられ、残りの2つの中間値に対応する2つの測定値群がシンボル1に対応付けられる。
As a result of the comparison by the maximum
第4演算器134は、第1加算値S1と第2加算値S2の平均値の1/n倍の第4平均値A4を生成する。第5演算器135は、第2加算値S2と第3加算値S3の平均値の1/n倍の第5平均値A5を生成する。第6演算器136は、第3加算値S3と第1加算値S1の平均値の1/n倍の第6平均値A6を生成する。第4演算器134〜第6演算器136はそれぞれ、加算器170と演算器172を含んでもよい。加算器170は、2つの入力を加算する。演算器172は、加算器170の出力に、1/(2n)を乗算する。n=2mであるとき、演算器172は、入力データを、下位にm+1ビット、シフトさせるビットシフタで構成できる。
The
この出力回路150Aは、(i)第1平均値A1が最大であるとき、第1平均値A1と第5平均値A5の平均値に応じたしきい値STHを生成し、(ii)第2平均値A2が最大であるとき、第2平均値A2と第6平均値A6の平均値に応じたしきい値STHを生成し(iii)第3平均値A3が最大であるとき、第3平均値A3と第4平均値A4の平均値に応じたしきい値STHを生成する。
The
たとえば出力回路150Aは、セレクタ152、出力平均回路154および加算器156,158を含む。セレクタ152は、第4平均値A4、第5平均値A5、第6平均値A6を受ける。セレクタ152には、最大値選択回路130の検出結果を示す選択信号SELが入力される。セレクタ152は、(i)第1平均値A1が最大であるとき、第5平均値A5を選択し、(ii)第2平均値A2が最大であるとき、第6平均値A6を選択し、(iii)第3平均値A3が最大であるとき、第4平均値A4を選択する。出力平均回路154は、最大値選択回路130の出力MMAXと、セレクタ152の出力ASELの平均値を算出する。出力平均回路154の出力は、暫定のしきい値STHに対応する。
For example,
加算器156は、暫定のしきい値STHから1を減じ、シンボル1を判定するためのしきい値STH1を生成する。加算器158は、暫定のしきい値STHに1を加算し、シンボル0を判定するためのしきい値STH0を生成する。データ区間においては、測定したエッジ間距離が、しきい値STH1より短いとき、シンボル1と判定し、測定したエッジ間距離が、しきい値STH0より長いとき、シンボル0と判定することができる。
最大値選択回路130の出力MMAXは、シンボル0に対応する測定値群の平均値ASYM0を表す。また、シンボル1に対応する2つの測定値群の平均値がASYM11、ASYM12であるとき、セレクタ152の出力は、ASYM11とASYM12の平均値を表す。したがって、出力平均回路154の出力である暫定のしきい値STHは、
{ASYM0+(ASYM11+ASYM12)/2}/2
=ASYM0/2+ASYM11/4+ASYM12/4
を表す。つまり図8の復調器100Aは、上述の第1の演算方法にもとづいて、しきい値を生成するものと理解される。
The output M MAX of the maximum
{A SYM0 + (A SYM11 + A SYM12 ) / 2} / 2
= A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Represents. That is, it is understood that the
(第2実施例)
図9は、第2実施例に係る復調器100Bの回路図である。しきい値決定部110Bは、図8のしきい値決定部110Aの第4演算器134〜第6演算器136に代えて、第7演算器137〜第9演算器139を備える。
(Second embodiment)
FIG. 9 is a circuit diagram of a demodulator 100B according to the second embodiment. The threshold
第7演算器137は、第1平均値A1と第2平均値A2の平均値を表す第7平均値A7を生成する。第8演算器138は、第2平均値A2と第3平均値A3の平均値を表す第8平均値A8を生成する。第9演算器139は、第3平均値A3と第1平均値A1の平均値を表す第9平均値A9を生成する。第7演算器137〜第9演算器139は、第4演算器134〜第6演算器136と同様に構成できる。
出力回路150Bは、第7平均値A7、第8平均値A8、第9平均値A9を受け、最大値選択回路130の検出結果に応じて、(i)第1平均値A1が最大であるとき、第1平均値A1と第8平均値A8の平均値に応じたしきい値STH1,STH0を生成し、(ii)第2平均値A2が最大であるとき、第2平均値A2と第9平均値A9の平均値に応じたしきい値STH1,STH0を生成し(iii)第3平均値A3が最大であるとき、第3平均値A3と第7平均値A7の平均値に応じたしきい値STH1,STH0を生成する。出力回路150Bの構成は、図8の出力回路150Aと同様である。
The
この復調器100Bにおいても出力平均回路154の出力である暫定のしきい値STHは、
{ASYM0+(ASYM11+ASYM12)/2}/2
=ASYM0/2+ASYM11/4+ASYM12/4
を表す。つまり図9の復調器100Bは、上述の第1の演算方法にもとづいて、しきい値を生成するものと理解される。
Also in this
{A SYM0 + (A SYM11 + A SYM12 ) / 2} / 2
= A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
Represents. That is, it can be understood that the demodulator 100B in FIG. 9 generates a threshold value based on the above-described first calculation method.
(第3実施例)
図10は、第3実施例に係る復調器100Cの回路図である。しきい値決定部110Cにおいて、最大値選択回路130Cは、第1中間値M1〜第3中間値M3として、第1加算値S1〜第3加算値S3を受ける。
(Third embodiment)
FIG. 10 is a circuit diagram of a demodulator 100C according to the third embodiment. In threshold
第10演算器140は、第1加算値S1と第2加算値S2の加算値を表す第10加算値S10を生成する。第11演算器141は、第2加算値S2と第3加算値S3の加算値を表す第11加算値S11を生成する。第12演算器142は、第3加算値S3と第1加算値S1の加算値を表す第12加算値S12を生成する。
10
出力回路150Cは、第10加算値S10、第11加算値S11、第12加算値S12を受け、最大値選択回路130Cの検出結果を示す選択信号SELに応じて、(i)第1加算値S1が最大であるとき、S1/(2×n)+S11/(4×n)に応じたしきい値STH1,STH0を生成し、(ii)第2加算値S2が最大であるとき、S2/(2×n)+S12/(4×n)に応じたしきい値STH1,STH0を生成し、(iii)第3加算値S3が最大であるとき、S3/(2×n)+S10/(4×n)に応じたしきい値STH1,STH0を生成する。
The output circuit 150C is 10 addition value S 10, 11th addition value S 11, receives a twelfth summation value S 12, in response to the selection signal SEL indicating the detection result of the maximum
セレクタ160は、第10加算値S10、第11加算値S11、第12加算値S12を受け、選択信号SELに応じたひとつを選択する。演算器162は、最大値選択回路130Cの出力を2倍する。加算器164は、演算器162の出力とセレクタ160の出力を加算する。演算器166は、出力平均回路154の出力を1/(4n)倍する。演算器162、演算器166は、ビットシフタで構成できる。演算器166の出力は、暫定のしきい値STHを表す。
The
最大値選択回路130Cの出力は、シンボル0に対応する加算値SSYM0を表す。セレクタ160の出力は、シンボル1に対応する2つの加算値SSYM11、SSYM12の和SSYM11+SSYM12である。したがって、演算器166の出力である暫定のしきい値STHは、
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
を表す。つまり図10の復調器100Cは、上述の第2の演算方法にもとづいて、しきい値を生成するものと理解される。
The output of the maximum
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
Represents. That is, it is understood that the demodulator 100C of FIG. 10 generates a threshold value based on the above-described second calculation method.
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.
第1実施例〜第3実施例は例示に過ぎず、その他、多くの変形例が存在しうる。たとえばビットシフト(2倍,4倍…あるいは1/2倍,1/4倍…)の処理は、同じ計算結果が得られればどこの位置で行ってもよい。 The first to third embodiments are merely examples, and many other variations can exist. For example, the bit shift (2 times, 4 times,..., 1/2 times, 1/4 times,...) Process may be performed at any position as long as the same calculation result is obtained.
100…復調器、102…カウンタ、110…しきい値決定部、112…レジスタ、121…第1加算器、122…第2加算器、123…第3加算器、130…最大値選択回路、131…第1演算器、132…第2演算器、133…第3演算器、134…第4演算器、135…第5演算器、136…第6演算器、137…第7演算器、138…第8演算器、139…第9演算器、140…第10演算器、141…第11演算器、142…第12演算器、150…出力回路、152…セレクタ、154…出力平均回路、156,158…加算器、160…セレクタ、162…演算器、164…加算器、166…演算器。 DESCRIPTION OF SYMBOLS 100 ... Demodulator, 102 ... Counter, 110 ... Threshold value determination part, 112 ... Register, 121 ... 1st adder, 122 ... 2nd adder, 123 ... 3rd adder, 130 ... Maximum value selection circuit, 131 ... 1st calculator, 132 ... 2nd calculator, 133 ... 3rd calculator, 134 ... 4th calculator, 135 ... 5th calculator, 136 ... 6th calculator, 137 ... 7th calculator, 138 ... 8th arithmetic unit, 139 ... 9th arithmetic unit, 140 ... 10th arithmetic unit, 141 ... 11th arithmetic unit, 142 ... 12th arithmetic unit, 150 ... output circuit, 152 ... selector, 154 ... output averaging circuit, 156 158... Adder, 160... Selector, 162... Operator, 164.
Claims (16)
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、前記しきい値を生成するステップと、
を備えることを特徴とする生成方法。 A threshold generation method for demodulating a BMC signal modulated by a BMC (Biphase Mark Code) method,
Receiving a preamble including alternating symbols 1 and 0;
Measuring an inter-edge distance over a plurality of symbol periods included in the preamble;
Generating the threshold based on a value obtained by averaging the distance between edges corresponding to symbol 1 and the distance between edges corresponding to symbol 0 with a weighting of 1: 2.
A generation method comprising:
2×n個のシンボル周期にわたるエッジ間距離の測定値を保持するステップと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S1を生成するステップと、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S2を生成するステップと、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S3を生成するステップと、
前記第1加算値S1、前記第2加算値S2、前記第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較するステップと、
最大の中間値に対応する測定値群を前記シンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群を前記シンボル1に対応付けるステップと、
を含むことを特徴とする請求項1に記載の生成方法。 Generating the threshold comprises:
Holding a measurement of the distance between edges over 2 × n symbol periods;
Adding a first measurement value group including measurement values of 3 × i−2nd (i = 1,... N) edge-to-edge distances to generate a first addition value S 1 ;
Adding a second measurement value group including measurement values of the 3 × i−1-th (i = 1,... N) edge-to-edge distance to generate a second addition value S 2 ;
Adding a third measurement value group including measurement values of the 3 × i-th (i = 1,..., N−1) edge-to-edge distance to generate a third addition value S 3 ;
A step of comparing the first intermediate value M 1 , the second intermediate value M 2 , and the third intermediate value M 3 according to the first addition value S 1 , the second addition value S 2 , and the third addition value S 3. When,
Associating a measurement value group corresponding to a maximum intermediate value with the symbol 0 and associating two measurement value groups corresponding to the remaining two intermediate values with the symbol 1;
The generation method according to claim 1, further comprising:
前記しきい値は、
ASYM0/2+ASYM11/4+ASYM12/4
に応じていることを特徴とする請求項3に記載の生成方法。 When the average value of the measurement value group corresponding to the symbol 0 is A SYM0 , and the average value of the two measurement value groups corresponding to the symbol 1 are A SYM11 and A SYM12 ,
The threshold is
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
The generation method according to claim 3, wherein:
前記しきい値は、
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じていることを特徴とする請求項5に記載の生成方法。 When the addition value corresponding to the symbol 0 is S SYM0 and the two addition values corresponding to the symbol 1 are S SYM11 and S SYM12 ,
The threshold is
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
The generation method according to claim 5, wherein:
シンボル1と0が交互に含まれるプリアンブル期間において、複数のシンボル周期にわたりエッジ間距離を測定するカウンタと、
シンボル1に対応するエッジ間距離とシンボル0に対応するエッジ間距離とを、1:2の重み付けで加算平均して得られる値にもとづいて、しきい値を生成するしきい値決定部と、
を備えることを特徴とする復調器。 A BMC signal demodulator modulated by a BMC (Biphase Mark Code) system,
A counter that measures a distance between edges over a plurality of symbol periods in a preamble period in which symbols 1 and 0 are alternately included;
A threshold value determination unit that generates a threshold value based on a value obtained by averaging the distance between edges corresponding to symbol 1 and the distance between edges corresponding to symbol 0 with a weighting of 1: 2;
A demodulator.
2×n個のシンボル周期にわたり測定されたn×3個のエッジ間距離の測定値を保持するレジスタと、
3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群を加算し、第1加算値S1を生成する第1加算器と、
3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群を加算し、第2加算値S2を生成する第2加算器と、
3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群を加算し、第3加算値S3を生成する第3加算器と、
前記第1加算値S1、前記第2加算値S2、前記第3加算値S3に応じた第1中間値M1、第2中間値M2、第3中間値M3を比較し、最大の中間値を検出する最大値選択回路と、
を含み、
最大の中間値に対応する測定値群を前記シンボル0に対応付け、残りの2つの中間値に対応する2つの測定値群を前記シンボル1に対応付けることを特徴とする請求項7に記載の復調器。 The threshold determination unit
A register holding measurements of n × 3 inter-edge distances measured over 2 × n symbol periods;
A first adder that adds a first measurement value group including measurement values of the 3 × i−2nd (i = 1,... N) edge-to-edge distance and generates a first addition value S 1 ;
A second adder that adds a second measurement value group including measurement values of the 3 × i−1th (i = 1,... N) edge-to-edge distance and generates a second addition value S 2 ;
A third adder that adds a third measurement value group including measurement values of the 3 × i-th (i = 1,..., N−1) edge-to-edge distance and generates a third addition value S 3 ;
Comparing the first intermediate value M 1 , the second intermediate value M 2 , and the third intermediate value M 3 according to the first addition value S 1 , the second addition value S 2 , and the third addition value S 3 ; A maximum value selection circuit for detecting the maximum intermediate value;
Including
The demodulation according to claim 7, wherein a measurement value group corresponding to a maximum intermediate value is associated with the symbol 0, and two measurement value groups corresponding to the remaining two intermediate values are associated with the symbol 1. vessel.
ASYM0/2+ASYM11/4+ASYM12/4
に応じた前記しきい値を生成することを特徴とする請求項8に記載の復調器。 When the average value of the measurement value group corresponding to the symbol 0 is A SYM0 , and the average value of the two measurement value groups corresponding to the symbol 1 is A SYM11 , A SYM12 ,
A SYM0 / 2 + A SYM11 / 4 + A SYM12 / 4
The demodulator according to claim 8, wherein the threshold value corresponding to the frequency is generated.
SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)
に応じた前記しきい値を生成することを特徴とする請求項8に記載の復調器。 The threshold value determination unit is configured such that an addition value corresponding to the symbol 0 is S SYM0 and two addition values corresponding to the symbol 1 are S SYM11 and S SYM12 .
S SYM0 / (2 × n) + S SYM11 / (4 × n) + S SYM12 / (4 × n)
The demodulator according to claim 8, wherein the threshold value corresponding to the frequency is generated.
前記第1加算値S1を1/n倍し、第1平均値A1を出力する第1演算器と、
前記第2加算値S2を1/n倍し、第2平均値A2を出力する第2演算器と、
前記第3加算値S3を1/n倍し、第3平均値A3を出力する第3演算器と、
をさらに含むことを特徴とする請求項8から10のいずれかに記載の復調器。 The threshold determination unit
The first addition value S 1 1 / n multiplied by a first arithmetic unit for outputting a first average value A 1,
The second addition value S 2 to 1 / n multiplied by a second computing unit for outputting a second average value A 2,
Said third adding value S 3 to 1 / n multiplied by the third computing unit for outputting a third average value A 3,
The demodulator according to claim 8, further comprising:
前記第1加算値S1と前記第2加算値S2の平均値の1/n倍の第4平均値A4を生成する第4演算器と、
前記第2加算値S2と前記第3加算値S3の平均値の1/n倍の第5平均値A5を生成する第5演算器と、
前記第3加算値S3と前記第1加算値S1の平均値の1/n倍の第6平均値A6を生成する第6演算器と、
前記第4平均値A4、前記第5平均値A5、前記第6平均値A6を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1平均値A1が最大であるとき、前記第1平均値A1と前記第5平均値A5の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A2が最大であるとき、前記第2平均値A2と前記第6平均値A6の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A3が最大であるとき、前記第3平均値A3と前記第4平均値A4の平均値に応じた前記しきい値を生成する出力回路と、
をさらに含むことを特徴とする請求項11に記載の復調器。 The threshold determination unit
A fourth calculator for generating a fourth average value A 4 of 1 / n times the first adder values S 1 and the second average value of the sum S 2,
A fifth calculator for generating a fifth mean value A 5 of 1 / n times the second addition value S 2 and the average value of the third adding value S 3,
A sixth calculator for generating a sixth mean value A 6 of 1 / n times the third adding value S 3 and the first average value of the sum S 1,
The fourth average value A 4 , the fifth average value A 5 , and the sixth average value A 6 are received, and (i) the first average value A 1 is maximum according to the detection result of the maximum value selection circuit. when it is configured to generate the threshold value corresponding to the average value of the first average value a 1 and the fifth mean value a 5, when (ii) the second average value a 2 is a maximum, the when generating the threshold value corresponding to said second average value a 2 mean value of the sixth mean value a 6 (iii) said third average value a 3 is maximum, the third average value a 3 an output circuit for generating the threshold value corresponding to the average value of the fourth average value a 4 and,
The demodulator according to claim 11, further comprising:
前記第1平均値A1と前記第2平均値A2の平均値を表す第7平均値A7を生成する第7演算器と、
前記第2平均値A2と前記第3平均値A3の平均値を表す第8平均値A8を生成する第8演算器と、
前記第3平均値A3と前記第1平均値A1の平均値を表す第9平均値A9を生成する第9演算器と、
前記第7平均値A7、前記第8平均値A8、前記第9平均値A9を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1平均値A1が最大であるとき、前記第1平均値A1と前記第8平均値A8の平均値に応じた前記しきい値を生成し、(ii)前記第2平均値A2が最大であるとき、前記第2平均値A2と前記第9平均値A9の平均値に応じた前記しきい値を生成し(iii)前記第3平均値A3が最大であるとき、前記第3平均値A3と前記第7平均値A7の平均値に応じた前記しきい値を生成する出力回路と、
をさらに含むことを特徴とする請求項11に記載の復調器。 The threshold determination unit
A seventh arithmetic unit for generating a seventh average value A 7 representing the first average value A 1 and the average value of the second average value A 2,
An eighth computing unit for generating an eighth average value A 8 representing the average value of the second average value A 2 and the third average value A 3,
A ninth computing unit for generating a ninth average value A 9 representing the third average value A 3 and the average value of the first average value A 1,
The seventh average value A 7 , the eighth average value A 8 , and the ninth average value A 9 are received, and (i) the first average value A 1 is maximum according to the detection result of the maximum value selection circuit. when it is, the above generates a threshold value corresponding to the average value of the first average value a 1 and the eighth average value a 8, when (ii) the second average value a 2 is a maximum, the when generating the threshold value corresponding to said second average value a 2 mean value of the ninth mean value a 9 (iii) said third average value a 3 is maximum, the third average value a 3 an output circuit for generating the threshold value corresponding to the average value of the seventh average value a 7 and,
The demodulator according to claim 11, further comprising:
前記第1加算値S1と前記第2加算値S2の加算値を表す第10加算値S10を生成する第10演算器と、
前記第2加算値S2と前記第3加算値S3の加算値を表す第11加算値S11を生成する第11演算器と、
前記第3加算値S3と前記第1加算値S1の加算値を表す第12加算値S12を生成する第12演算器と、
前記第10加算値S10、前記第11加算値S11、前記第12加算値S12を受け、前記最大値選択回路の検出結果に応じて、(i)前記第1加算値S1が最大であるとき、S1/(2×n)+S11/(4×n)に応じた前記しきい値を生成し、(ii)前記第2加算値S2が最大であるとき、S2/(2×n)+S12/(4×n)に応じた前記しきい値を生成し、(iii)前記第3加算値S3が最大であるとき、S3/(2×n)+S10/(4×n)に応じた前記しきい値を生成する出力回路と、
をさらに含むことを特徴とする請求項11に記載の復調器。 The threshold determination unit
A tenth arithmetic unit for generating a tenth addition value S 10 representing the first sum values S 1 and the second addition value of the sum S 2,
A 11th calculator for generating an eleventh addition value S 11 representing the sum of the second sum value S 2 and the third adding value S 3,
A twelfth calculator for generating a twelfth summation value S 12 representing the third adding value S 3 and the sum of the first sum value S 1,
The tenth addition value S 10 , the eleventh addition value S 11 , and the twelfth addition value S 12 are received, and (i) the first addition value S 1 is maximum according to the detection result of the maximum value selection circuit. And the threshold value corresponding to S 1 / (2 × n) + S 11 / (4 × n) is generated, and (ii) when the second addition value S 2 is maximum, S 2 / The threshold value corresponding to (2 × n) + S 12 / (4 × n) is generated, and (iii) when the third addition value S 3 is the maximum, S 3 / (2 × n) + S 10 An output circuit for generating the threshold value according to / (4 × n);
The demodulator according to claim 11, further comprising:
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
2×n個のシンボル周期にわたり測定された、3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群と、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群と、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群と、を保持するステップと、
前記第1測定値群、前記第2測定値群、前記第3測定値群のひとつをシンボル0に対応付け、残りの2つをシンボル1に対応付けるステップと、
前記シンボル0に対応付けられた測定値群の平均値をASYM0、前記シンボル1に対応付けられた2つの測定値群の平均値をASYM11、ASYM12とするとき、ASYM0/2+ASYM11/4+ASYM12/4に応じた前記しきい値を生成するステップと、
を備えることを特徴とする方法。 A threshold generation method for demodulating a BMC signal modulated by a BMC (Biphase Mark Code) method,
Receiving a preamble including alternating symbols 1 and 0;
Measuring an inter-edge distance over a plurality of symbol periods included in the preamble;
A first measured value group including measured values of the 3 × i−2nd (i = 1,... N) edge-to-edge distance measured over 2 × n symbol periods, and the 3 × i−1th A second measurement value group including measurement values of edge distances (i = 1,... N) and a third measurement value including measurement values of edge distances of 3 × i-th (i = 1,... N−1). A group of measurement values, and
Associating one of the first measurement value group, the second measurement value group, and the third measurement value group with the symbol 0 and associating the remaining two with the symbol 1;
When the average value of the measurement value group associated with the symbol 0 is A SYM0 , and the average value of the two measurement value groups associated with the symbol 1 is A SYM11 and A SYM12 , A SYM0 / 2 + A SYM11 / Generating the threshold according to 4 + A SYM12 / 4;
A method comprising the steps of:
シンボル1と0が交互に含まれるプリアンブルを受信するステップと、
前記プリアンブルに含まれる複数のシンボル周期にわたり、エッジ間距離を測定するステップと、
2×n個のシンボル周期にわたり測定された、3×i−2個目(i=1,…n)のエッジ間距離の測定値を含む第1測定値群と、3×i−1個目(i=1,…n)のエッジ間距離の測定値を含む第2測定値群と、3×i個目(i=1,…n−1)のエッジ間距離の測定値を含む第3測定値群と、を保持するステップと、
前記第1測定値群、前記第2測定値群、前記第3測定値群のひとつをシンボル0に対応付け、残りの2つをシンボル1に対応付けるステップと、
前記シンボル0に対応付けられた測定値群の加算値をSSYM0、前記シンボル1に対応付けられた2つの測定値群の加算値をSSYM11、SSYM12とするとき、SSYM0/(2×n)+SSYM11/(4×n)+SSYM12/(4×n)に応じた前記しきい値を生成するステップと、
を備えることを特徴とする方法。 A threshold generation method for demodulating a BMC signal modulated by a BMC (Biphase Mark Code) method,
Receiving a preamble including alternating symbols 1 and 0;
Measuring an inter-edge distance over a plurality of symbol periods included in the preamble;
A first measured value group including measured values of the 3 × i−2nd (i = 1,... N) edge-to-edge distance measured over 2 × n symbol periods, and the 3 × i−1th A second measurement value group including measurement values of edge distances (i = 1,... N) and a third measurement value including measurement values of edge distances of 3 × i-th (i = 1,... N−1). A group of measurement values, and
Associating one of the first measurement value group, the second measurement value group, and the third measurement value group with the symbol 0 and associating the remaining two with the symbol 1;
When the addition value of the measurement value group associated with the symbol 0 is S SYM0 , and the addition value of the two measurement value groups associated with the symbol 1 is S SYM11 and S SYM12 , S SYM0 / (2 × n) generating the threshold according to + S SYM11 / (4 × n) + S SYM12 / (4 × n);
A method comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058162A JP6923331B2 (en) | 2017-03-23 | 2017-03-23 | BMC demodulator and threshold generation method for BMC demodulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017058162A JP6923331B2 (en) | 2017-03-23 | 2017-03-23 | BMC demodulator and threshold generation method for BMC demodulation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018160859A true JP2018160859A (en) | 2018-10-11 |
JP6923331B2 JP6923331B2 (en) | 2021-08-18 |
Family
ID=63795819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017058162A Active JP6923331B2 (en) | 2017-03-23 | 2017-03-23 | BMC demodulator and threshold generation method for BMC demodulation |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6923331B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102296343B1 (en) * | 2020-05-19 | 2021-09-01 | 주식회사 파이칩스 | Demodulating method and demodulator using expansion of reference symbol |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04227335A (en) * | 1990-04-19 | 1992-08-17 | British Broadcasting Corp <Bbc> | Method for binary-coded transmission and decoder |
JP2004022106A (en) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Device for demodulating digital audio interface signal |
JP2006211510A (en) * | 2005-01-31 | 2006-08-10 | Renesas Technology Corp | Demodulation device |
JP2016158025A (en) * | 2015-02-23 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | Bmc processing circuit, usb power delivery controller, bmc reception method, and program |
-
2017
- 2017-03-23 JP JP2017058162A patent/JP6923331B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04227335A (en) * | 1990-04-19 | 1992-08-17 | British Broadcasting Corp <Bbc> | Method for binary-coded transmission and decoder |
JP2004022106A (en) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | Device for demodulating digital audio interface signal |
JP2006211510A (en) * | 2005-01-31 | 2006-08-10 | Renesas Technology Corp | Demodulation device |
JP2016158025A (en) * | 2015-02-23 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | Bmc processing circuit, usb power delivery controller, bmc reception method, and program |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102296343B1 (en) * | 2020-05-19 | 2021-09-01 | 주식회사 파이칩스 | Demodulating method and demodulator using expansion of reference symbol |
Also Published As
Publication number | Publication date |
---|---|
JP6923331B2 (en) | 2021-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1138394A (en) | Digital communications equipment using differential quaternary frequency shift keying | |
CN105103483A (en) | Pulse amplitude modulation (PAM) bit error test and measurement | |
JP6923331B2 (en) | BMC demodulator and threshold generation method for BMC demodulation | |
JP5937753B2 (en) | Distortion-resistant clock data recovery system | |
CN102340907B (en) | Light emitting diode (LED) controller having function of flicker removal, LED flicker removal circuit and related method | |
JP2019158858A (en) | Voltage abnormality detection device and voltage abnormality detection method | |
JP6327040B2 (en) | Communication apparatus and data reproduction method | |
JP2010263476A (en) | Device and method for receiving light | |
US10419261B2 (en) | Decoding method and apparatus, and system therefor | |
US9344309B2 (en) | Decision circuit, receiver device, and processor | |
TW200950429A (en) | Algorithm for multiple-symbol differential detection | |
JPH08139775A (en) | Digital demodulating device | |
CN110688814B (en) | Eye pattern measuring device and eye pattern measuring method | |
JP5930734B2 (en) | Signal synchronization method and signal synchronization apparatus | |
JP5351080B2 (en) | Receiver | |
JP2010278483A (en) | Device and method for synchronizing signals | |
JP5116567B2 (en) | Optical receiver | |
JP2012109894A (en) | Receiver circuit | |
JP3679356B2 (en) | Detection circuit | |
JP2006140570A (en) | Receiver and program | |
JP5482085B2 (en) | Receiving apparatus and program | |
TWI601390B (en) | Tone map selecting device, and method | |
JP6089182B2 (en) | Multilevel FSK receiving circuit and method, and program | |
JP6038752B2 (en) | Demodulator and method for demodulating differentially encoded signal | |
JP5942226B2 (en) | Communication system, transmitter and receiver used therefor, and communication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6923331 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |