JP6911838B2 - 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器 - Google Patents

Description

本開示は、固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器に関し、特に、省電力化できるようにした固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器に関する。

近年、固体撮像素子は、撮像装置や携帯端末などに多く搭載されている。

ところが、撮像装置や携帯端末などでは、内蔵されるバッテリの容量に限界があるため、固体撮像素子に対して、省電力化を実現させる技術が求められていた。

そこで、従来において、固体撮像素子における動作である、１行、または、複数行毎に駆動する動作において、画素負荷を低減することで高速化、および省電力化を図る動きがあった（特許文献１参照）。

特開２０１４−０５００１９号公報

しかしながら、特許文献１の技術においては、画素負荷の低減に限界があるため、結果として、高速化、および省電力化にも限界があった。

本開示は、このような状況に鑑みてなされたものであり、特に、画素負荷の低減に依存しない省電力化を実現するものである。

本開示の第１の側面の固体撮像素子は、画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、前記ドライバの出力をフローティング状態に設定するフローティング設定部と、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む固体撮像素子である。

前記ドライバには、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力させ、前記短絡設定部には、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定させるようにすることができる。

前記Ｍ行目は、（Ｎ＋１）行目とすることができ、前記ドライバには、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力させ、前記短絡設定部には、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定させるようにすることができる。

前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部には、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定させるようにすることができる。

前記フローティング設定部は、前記ドライバの出力をフローティング状態とするか否かを切り替えるスイッチとすることができ、前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態とするか否かを切り替えるスイッチとすることができる。

前記ドライバには、前記フローティング設定部を内包させ、前記ドライバの出力がフローティング状態ではなく、かつ、前記画素信号を垂直方向に転送させるための制御信号を出力する第１の状態、若しくは、前記制御信号を出力しない第２の状態、または、前記ドライバの出力がフローティング状態の第３の状態のうちのいずれかの状態に設定させるようにすることができる。

前記フローティング設定部、および前記短絡設定部は、画素チップ上に構成されるようにすることができる。

前記フローティング設定部、および前記短絡設定部は、回路チップ上に構成されるようにすることができる。

前記フローティング設定部、および前記短絡設定部は、画素チップ上、および回路チップ上に分散して構成されるようにすることができる。

本開示の第１の側面の撮像装置は、画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、前記ドライバの出力をフローティング状態に設定するフローティング設定部と、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む撮像装置である。

本開示の第１の側面の電子機器は、画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、前記ドライバの出力をフローティング状態に設定するフローティング設定部と、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む電子機器である。

本開示の第１の側面においては、ドライバにより、画素信号を垂直方向に転送させるための制御信号が画素配列の行単位で出力され、フローティング設定部により、前記ドライバの出力がフローティング状態に設定され、短絡設定部により、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とが短絡状態に設定される。

本開示の第２の側面の固体撮像素子の動作方法は、画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、前記ドライバの出力をフローティング状態に設定するフローティング設定部と、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む固体撮像素子の動作方法であって、前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力し、前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定する固体撮像素子の動作方法である。

前記Ｍ行目は、（Ｎ＋１）行目とすることができ、前記ドライバには、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力させ、前記短絡設定部には、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定させるようにすることができる。

前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部には、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定させるようにすることができる。

本開示の第２の側面においては、ドライバにより、画素信号を垂直方向に転送させるための制御信号が画素配列の行単位で出力され、フローティング設定部により、前記ドライバの出力がフローティング状態に設定され、短絡設定部により、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とが短絡状態に設定され、前記ドライバにより、前記画素信号を垂直方向に転送させるための制御信号が、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力され、前記短絡設定部により、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とが短絡状態に設定される。

本開示の一側面によれば、画素負荷に依存しない省電力化を実現することが可能となる。

本開示の固体撮像素子の構成例を説明する図である。 従来の垂直走査部と画素アレイとの構成例を説明する図である。 従来の垂直走査部のドライバの構成例を説明する図である。 本開示の画素負荷の構成例を説明する図である。 従来の垂直走査部とドライバとの動作を説明するタイミングチャートである。 本開示の垂直走査部と画素アレイとの構成例を説明する図である。 本開示の垂直走査部とドライバとの動作を説明するタイミングチャートである。 本開示の垂直走査部と画素アレイとの第１の変形例を説明する図である。 本開示の垂直走査部と画素アレイとの第２の変形例を説明する図である。 図９のドライバの構成例を説明する図である。 図１０のドライバのレイアウト構成例を説明する図である。 図９のドライバのその他の構成例を説明する図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示の技術を適用した固体撮像装置の使用例を説明する図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

＜本開示の固体撮像素子の構成例＞
図１を参照して、本開示の技術を適用した固体撮像素子について説明する。

図１の固体撮像素子１１は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、固体撮像素子１１は、CMOS（Complementary Metal Oxide Semiconductor）を用いたCMOSイメージセンサ、CCD（Charge Coupled Device）を用いたCCDイメージセンサ等として構成される。

図１で示されるように、固体撮像素子１１は、画素アレイ１０１、参照電圧発生部１０２、A/D変換部１０３、水平転送部１０４、記憶部１０５、演算部１０６、制御部１１１、および垂直走査部１１２を備えている。

画素アレイ１０１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素）が平面状または曲面状に配置される画素領域である。

参照電圧発生部１０２は、A/D（Analog/Digital）変換部１０３のA/D変換の基準信号となる参照信号（参照電圧とも称する）Ramp１２２を発生する。参照電圧発生部１０２は、図１で示されるように、互いに電位の異なる参照電圧Ramp１２２を複数発生し、それをA/D変換部１０３に供給する。

A/D変換部１０３は、画素アレイ１０１の各単位画素から垂直信号線１２１−１乃至垂直信号線１２１−Ｎを介して読み出されたアナログ信号等をA/D変換し、そのデジタルデータを垂直信号線１２３−１乃至垂直信号線１２３−Ｎを介して水平転送部１０４に出力する。

水平転送部１０４は、A/D変換部１０３から供給されるデジタルデータを、伝送線１２４を介して記憶部１０５に記憶させた後、伝送線１２５を介して演算部１０６に順次に転送する。

演算部１０６は、水平転送部１０４から供給されるデジタルデータを用いて、A/D変換部１０３のA/D変換結果を補正するための演算を行う。演算部１０６は、補正したA/D変換結果のデータを、伝送線１２６を介して固体撮像素子１１の外部等に出力する。

制御部１１１は、制御信号を制御信号線１３１乃至１３５のそれぞれを介して供給して、参照電圧発生部１０２、A/D変換部１０３、水平転送部１０４、演算部１０６、および垂直走査部１１２の各部を制御することにより、固体撮像素子１１の全体の動作（各部の動作）を制御する。

垂直走査部１１２は、制御部１１１に制御されて、画素アレイ１０１の各単位画素のトランジスタに制御信号を供給し、トランジスタの動作を制御する。

画素アレイ１０１には、Ｎ行Ｍ列の単位画素が行列状（アレイ状）に配置されている（Ｎ，Ｍは任意の自然数）。

また、画素アレイ１０１には、垂直信号線１２１−１乃至垂直信号線１２１−Ｍ、並びに、制御線１２７−１乃至制御線１２７−Ｎが形成されている。垂直信号線１２１−１乃至垂直信号線１２１−Ｍを互いに区別して説明する必要が無い場合、垂直信号線１２１と称し、制御線１２７−１乃至制御線１２７−Ｎを互いに区別して説明する必要が無い場合、制御線１２７と称するものとし、その他の構成についても同様に称するものとする。単位画素の画素負荷は、カラム（列）毎に、そのカラムに対応する垂直信号線１２１に接続され、行毎に、その行に対応する制御線１２７に接続されている。

単位画素から読み出された信号は、垂直信号線１２１を介して、A/D変換部１０３に伝送される。また、制御線１２７には、垂直走査部１１２から各単位画素（各行）への制御信号が伝送される。

＜従来の垂直走査部と画素アレイとの関係＞
次に、図２を参照して、従来の垂直走査部１１２と画素アレイ１０１の各画素負荷１５１との関係について説明する。

垂直走査部１１２と、画素アレイ１０１との境界において、垂直走査部１１２の各行には、制御信号を出力するドライバ１４１−１，１４１−２・・・，１４１−Ｎが設けられており、対応する画素アレイ１０１には、画素負荷１５１−１，１５１−２・・・１５１−Ｎが設けられており、ドライバ１４１より出力された制御信号に応じて、画素負荷１５１は、画素信号を転送させる。

尚、垂直操作部１１２と画素アレイ１０１とは同一チップにあってもよいし、TSV（Through Silicon Via）やマイクロバンプ、Cu製端子同士の接続（CuCu Pad接続）等で積層された別チップであってもよい。

＜ドライバの構成例＞
次に、図３を参照して、ドライバ１４１の構成例について説明する。

ドライバ１４１は、例えば、図３で示されるように、図中の上からPMOSからなるトランジスタ１６１−１、およびNMOSからなるトランジスタ１６２−１と、PMOSからなるトランジスタ１６１−２、およびNMOSからなるトランジスタ１６２−２との、それぞれのソースドレインが、電源ＶＤＤとグランド（接地電位）との間でシリーズに接続された、いわゆるインバータを２段構成としたものである。

そして、ドライバ１４１における、トランジスタ１６１−１，１６２−１の両方のゲートにおいてＮ行目の選択信号Ｓ［Ｎ］の入力が受け付けられ、トランジスタ１６１−１，１６２−１により、電源電圧ＶＤＤに対応する反転信号にされて出力されると、トランジスタ１６１−２，１６２−２により、再び反転信号にされて出力されて、電位がＮ行目の信号出力Ｓｏｕｔ［Ｎ］として出力される。

このような構成により、選択信号Ｓ［Ｎ］がＨｉレベルの場合、ドライバ１４１は、トランジスタ１６１−１がオンとされ、トランジスタ１６２−１がオフとされ、電源ＶＤＤレベルのＬｏｗレベルの信号が出力されて、トランジスタ１６１−２がオンとされ、トランジスタ１６２−２がオフとされ、Ｈｉレベルの信号が、信号出力Ｓｏｕｔ［Ｎ］として出力される。

一方、選択信号Ｓ［Ｎ］がＬｏｗレベルの場合、ドライバ１４１は、トランジスタ１６１−１がオフとされ、トランジスタ１６２−１がオンとされ、グランドレベルのＨｉレベルの信号が出力されて、トランジスタ１６１−２がオフとされ、トランジスタ１６２−２がオンとされ、グランドレベルのＬｏｗレベルの信号が、信号出力Ｓｏｕｔ［Ｎ］として出力される。

＜画素負荷の構成例＞
次に、図４を参照して、画素負荷１５１を構成する画素回路の構成について説明する。画素負荷１５１を構成する画素回路は、光電変換素子として、例えばフォトダイオード１７１を有している。また、画素負荷１５１を構成する画素回路は、フォトダイオード１７１に加えて、例えば、転送トランジスタ（転送ゲート）１７２、リセットトランジスタ１７３、増幅トランジスタ１７４、及び、選択トランジスタ１７５の４つのトランジスタを有している。

ここでは、４つのトランジスタ１７２乃至１７５として、例えばＮチャネルのトランジスタが用いられている。但し、ここで例示した転送トランジスタ１７２、リセットトランジスタ１７３、増幅トランジスタ１７４、及び、選択トランジスタ１７５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、必要に応じて、Ｐチャネルのトランジスタを用いる組み合わせとすることができる。

この画素負荷１５１を構成する画素回路に対して、当該画素回路を駆動する駆動信号である転送信号Ｔ、リセット信号Ｒ、及び、選択信号Ｓが垂直走査部１１２から適宜与えられる。すなわち、転送信号Ｔが転送トランジスタ１７２のゲート電極に、リセット信号Ｒがリセットトランジスタ１７３のゲート電極に、選択信号Ｓが選択トランジスタ１７５のゲート電極にそれぞれ印加される。

フォトダイオード１７１は、アノード電極が低電位側電源（例えば、グランド）に接続されており、受光した光（入射光）をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１７１のカソード電極は、転送トランジスタ１７２を介して増幅トランジスタ１７４のゲート電極と電気的に接続されている。増幅トランジスタ１７４のゲート電極と電気的に繋がったノード１７６をＦＤ（フローティングディフュージョン／浮遊拡散領域）部と呼ぶ。

転送トランジスタ１７２は、フォトダイオード１７１のカソード電極とＦＤ部１７６との間に接続されている。転送トランジスタ１７２のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送信号Ｔが垂直走査部１１２から与えられる。この転送信号Ｔに応答して、転送トランジスタ１７２が導通状態となり、フォトダイオード１７１で光電変換された光電荷をＦＤ部１７６に転送する。

リセットトランジスタ１７３は、ドレイン電極が画素電源ＶＤＤに、ソース電極がＦＤ部１７６にそれぞれ接続されている。リセットトランジスタ１７３のゲート電極には、Ｈｉｇｈアクティブのリセット信号Ｒが垂直走査部１１２から与えられる。このリセット信号Ｒに応答して、リセットトランジスタ１７３が導通状態となり、ＦＤ部１７６の電荷を画素電源ＶＤＤに捨てることによって当該ＦＤ部１７６をリセットする。

増幅トランジスタ１７４は、ゲート電極がＦＤ部１７６に、ドレイン電極が画素電源ＶＤＤにそれぞれ接続されている。そして、増幅トランジスタ１７４は、リセットトランジスタ１７３によってリセットされた後のＦＤ部１７６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅トランジスタ１７４はさらに、転送トランジスタ１７２によって信号電荷が転送された後のＦＤ部１７６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。

選択トランジスタ１７５は、例えば、ドレイン電極が増幅トランジスタ１７４のソース電極に、ソース電極が垂直信号線にそれぞれ接続されている。選択トランジスタ１７５のゲート電極には、Ｈｉｇｈアクティブの選択信号Ｓが垂直走査部１１２から与えられる。この選択信号Ｓに応答して、選択トランジスタ１７５が導通状態となり、画素負荷１５１を選択状態として増幅トランジスタ１７４から出力される信号を垂直信号線に読み出す。

上述したことから明らかなように、画素負荷１５１を構成する画素回路からは、リセット後のＦＤ部１７６の電位がリセットレベルＶｒｅｓｅｔとして、次いで、信号電荷の転送後のＦＤ部１７６の電位が信号レベルＶｓｉｇとして順に垂直信号線に読み出されることになる。因みに、信号レベルＶｓｉｇには、リセットレベルＶｒｅｓｅｔの成分も含まれる。

なお、ここでは、選択トランジスタ１７５について、増幅トランジスタ１７４のソース電極と垂直信号線との間に接続する回路構成としたが、画素電源ＶＤＤと増幅トランジスタ１７４のドレイン電極との間に接続する回路構成を採ることも可能である。

また、画素負荷１５１を構成する画素回路としては、上記の４つのトランジスタから成る画素構成のものに限られるものではない。例えば、増幅トランジスタ１７４に選択トランジスタ１７５の機能を持たせた３個のトランジスタから成る画素構成や、複数の光電変換素子間（画素間）で、ＦＤ部１７６以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。もちろん、画素負荷１５１には４つのトランジスタのゲート負荷だけでなく配線負荷も含まれる。

＜従来の構成による動作＞
次に、図５のタイミングチャートを参照して、従来の構成による動作について説明する。

尚、図５においては、上からＮ行目の転送信号Ｔ［Ｎ］、リセット信号Ｒ［Ｎ］、選択信号Ｓ［Ｎ］、Ｎ＋１行目の転送信号Ｔ［Ｎ＋１］、リセット信号Ｒ［Ｎ＋１］、選択信号Ｓ［Ｎ＋１］の、Ｎ行目のドライバ１４１の信号出力Ｓｏｕｔ［Ｎ］、およびＮ＋１行目のドライバ１４１の出力Ｓｏｕｔ［Ｎ］のタイミングを示している。

すなわち、時刻ｔ１において、Ｎ行目の選択信号Ｓ［Ｎ］がＨｉにされることにより、そのタイミングからＮ行目の信号出力Ｓｏｕｔ［Ｎ］が徐々に上昇し、Ｈｉレベルにされて、画素負荷１５１−１に供給される。これによりＮ行目のトランジスタ１７５はオンにされる。

次に、時刻ｔ２乃至ｔ３において、Ｎ行目のリセット信号Ｒ［Ｎ］がＨｉレベルにされるので、この間、トランジスタ１７３がオンにされて、ＦＤ部１７６がリセットされる。

さらに、時刻ｔ４乃至ｔ５において、Ｎ行目の転送信号Ｔ［Ｎ］がＨｉレベルにされるので、この間、フォトダイオード１７１から電荷がＦＤ部１７６に転送され、トランジスタ１７４において、ＦＤ部１７６に蓄積される電荷の電圧に相当する画素信号を、トランジスタ１７４，１７５を介して出力する。

そして、時刻ｔ６において、Ｎ行目の選択信号Ｓ［Ｎ］がオフにされると共に、Ｎ＋１行目の選択信号Ｓ［Ｎ＋１］がオンにされ、行を進めながら以降の処理が繰り返される。

ここで、選択信号Ｓ［Ｎ］のオンとされる状態から、選択信号Ｓ［Ｎ＋１］がオンとされる状態へ移る際の消費電力はＶ×（ＣＶ／ｔ）で表される。ここで、Ｃは画素負荷、Ｖは出力の振幅、ｔは１周期の時間を表す。

信号出力Ｓｏｕｔ［Ｎ］および信号出力Ｓｏｕｔ［Ｎ＋１］は、相互に干渉しないため、上記式で表される電力が消費されることになる。

＜本開示の垂直走査部と画素アレイとの関係＞
次に、図６を参照して、本開示の垂直走査部と画素アレイとの関係について説明する。尚、図６の構成において、図２における構成と同一の機能を備えた構成については、その説明を省略するものとする。

すなわち、図６の構成において、図２と異なるのは、垂直走査部１１２内にドライバ１４１の出力をフローティング状態とするオンまたはオフのスイッチＣ［Ｎ］と、隣接するＮ行目とＮ＋１行目のドライバ１４１の出力を接続状態（短絡状態）とするオンまたはオフのスイッチＣＢ［Ｎ］とを設けた構成である。

このスイッチＣ［Ｎ］およびスイッチＣＢ［Ｎ］は、以下のように制御される。すなわち、選択信号Ｓ［Ｎ］が立ち上がるタイミング、および立ち下がるタイミングのそれぞれの近傍において、スイッチＣ［Ｎ］がオフの状態に制御されて、Ｎ行目とＮ＋１行目のドライバ１４１をフローティング状態とし、さらに、そのタイミングにおいて、スイッチＣＢ［Ｎ］がオンに制御されることで、隣接するＮ行目とＮ＋１行目とが接続（短絡）され、それまでオン状態であった選択信号Ｓ［Ｎ］の信号線の電荷が、次にオンされる選択信号［Ｎ＋１］の信号線に転送されることで、ＨｉレベルとＬｏｗレベルの中間レベルであるＭ（ミドル）レベルにする。

その後、スイッチＣ［Ｎ］がオンに制御されてフローティング状態が解除され、スイッチＣＢ［Ｎ］がオフに制御されて、これまで同様に次のＮ＋１行目の動作がなされる。この動作により、新たなＮ＋１行目の選択信号Ｓ［Ｎ＋１］はＭレベルからＨｉレベルへと移行させるのみでよくなるので、ドライバ１４１の消費電力を低減することが可能となる。

＜本開示の構成による動作＞
次に、図７のタイミングチャートを参照して、図６の本開示の構成による動作について説明する。尚、図７のタイミングチャートにおいて、図５のタイミングチャートにおける動作と同一の動作については、その説明を省略するものとする。すなわち、図７において、図５のタイミングチャートと異なるのは、スイッチＣＢ［Ｎ−１］，ＣＢ［Ｎ］，ＣＢ［Ｎ＋１］，およびスイッチＣ［Ｎ］，Ｃ［Ｎ＋１］のオン、またはオフのタイミングを示すタイミングチャートが追記されている点である。

すなわち、図７においては、選択信号Ｓ［Ｎ］が立ち上がる時刻ｔ１を含む時間ｔ１０乃至ｔ１３において、スイッチＣ［Ｎ］がオフとされＮ行目のドライバ１４１がフローティング状態とされる。さらに、このＮ行目のドライバ１４１がフローティング状態とされる時間ｔ１０乃至ｔ１３内であって、選択信号Ｓ［Ｎ］が立ち上がる時刻ｔ１を含む時刻ｔ１１乃至ｔ１２において、スイッチＣＢ［Ｎ−１］がオンにされて、Ｎ行目と（図示せぬ）Ｎ−１行目のドライバ１４１の出力Ｓｏｕｔ［Ｎ−１］の電荷が，Ｓｏｕｔ［Ｎ］へと転送されることで、相互の電荷が分配されることにより、（Ｎ−１）行目のドライバ１４１の出力の電位であるＨｉ（Ｈ）レベルと、元々のＮ行目のドライバ１４１の出力の電位であるＬｏｗ（Ｌ）レベルとが、それぞれ中間電位（Ｍレベル）となる。

この結果、時刻ｔ１において、選択信号Ｓ［Ｎ］がオンにされて、Ｎ行目のドライバ１４１が信号出力をＨｉレベルにする際には、ＭレベルからＨｉレベルにするだけでよいため、ドライバ１４１の消費電力を低減することが可能となる。

同様に、選択信号Ｓ［Ｎ］が立ち下がり、選択信号Ｓ［Ｎ＋１］が立ち上がる時刻ｔ６を含む時間ｔ１４乃至ｔ１７において、スイッチＣ［Ｎ］，Ｃ［Ｎ＋１］がオフとされＮ行目とＮ＋１行目のドライバ１４１がフローティング状態とされる。さらに、このＮ行目とＮ＋１行目のドライバ１４１がフローティング状態とされる時間ｔ１４乃至ｔ１７内であって、選択信号Ｓ［Ｎ］が立ち下がり、選択信号Ｓ［Ｎ＋１］が立ち上がる時刻ｔ６を含む時刻ｔ１５乃至ｔ１６において、スイッチＣＢ［Ｎ］がオンにされて、Ｎ行目と（図示せぬ）Ｎ＋１行目のドライバ１４１の出力Ｓｏｕｔ［Ｎ］の電荷が，Ｓｏｕｔ［Ｎ＋１］へと転送されることで、相互の電荷が分配されることにより、Ｎ行目のドライバ１４１の出力の電位であるＨｉ（Ｈ）レベルと、元々のＮ＋１行目のドライバ１４１の出力の電位であるＬｏｗ（Ｌ）レベルとが、それぞれ中間電位（Ｍレベル）となる。

この結果、時刻ｔ６においても、選択信号Ｓ［Ｎ＋１］がオンにされて、Ｎ＋１行目のドライバ１４１が信号出力をＨｉレベルにする際には、ＭレベルからＨｉレベルにするだけでよいため、ドライバ１４１の消費電力を低減することが可能となる。

より詳細には、時刻ｔ１，ｔ６のいずれにおいても、ドライバ１４１から供給する電力は、Ｖ×（Ｃ（Ｖ／２）／ｔ）となる。すなわち、充電する振幅（充電電圧）が半分になるため、消費電力を半分にすることができる。

尚、選択信号Ｓ［Ｎ］の立ち上がりタイミングは、スイッチＣ［Ｎ］がオフとされる立下り後、つまり、オフにされた後であればよく、さらに、スイッチＣ［Ｎ］がオンとされる立ち上がり前でも後でもよい。

また、スイッチＣＢ［Ｎ］のオン動作またはオフ動作は、スイッチＣ［Ｎ］がオフとなっている立下り中であればよい。図中ではスイッチＣ［Ｎ］が、選択信号Ｓ［Ｎ］より後に立ち上がるため、ドライバ出力である信号出力Ｓｏｕｔ［Ｎ］は、スイッチＣ［Ｎ］がオンとなる立ち上がり後に変化する。選択信号Ｓ［Ｎ］の立下りも同様に、スイッチＣ［Ｎ］がオフとなる立下り後であればいつでもよい。

選択信号Ｓ［Ｎ］が、スイッチＣ［Ｎ］より後に変化（立ち上がりまたは立下り）する場合、信号出力Ｓｏｕｔ［Ｎ］は、選択信号Ｓ［Ｎ］が変化するタイミングで変化する。

＜第１の変形例＞
以上においては、スイッチＣ［Ｎ］およびスイッチＣＢ［Ｎ］が、垂直走査部１１２に設けられる例について説明してきたが、画素アレイ１０１に設けられるようにしてもよい。

すなわち、図８で示されるように、スイッチＣ［Ｎ］およびスイッチＣＢ［Ｎ］は、画素アレイ１０１に設けられるようにしてもよい。

さらに、画素アレイ１０１が構成される画素チップと、垂直走査部１１２を含む回路が構成される回路チップとが、貼り合わされて、積層される固体撮像素子１１の場合、画素チップを画素アレイ１０１側、回路チップを垂直操作部１１２側と読み替えることができる。また、この場合、スイッチＣ［Ｎ］およびスイッチＣＢ［Ｎ］は、画素チップに設けるようにしてもよいし、回路チップに設けるようにしてもよい。

さらには、スイッチＣ［Ｎ］およびスイッチＣＢ［Ｎ］は、全てを画素アレイ１０１に配置するようにしてもよいし、全てを垂直走査部１１２に配置するようにしてもよく、一部を画素アレイ１０１側に配置し、その他を垂直走査部１１２に配置するようにしてもよい。

＜第２の変形例＞
以上においては、ドライバ１４１が選択信号Ｓ［Ｎ］に対応した２値の信号出力Ｓｏｕｔ［Ｎ］を出力する例について説明してきたが、さらに、スイッチＣ［Ｎ］を制御する信号の状態に応じて、フローティング状態をも出力値として設定できるようにすることで、スイッチＣ［Ｎ］を省略するようにしてもよい。

すなわち、図９は、選択信号Ｓ［Ｎ］に対応した２値の信号出力Ｓｏｕｔ［Ｎ］に加えて、スイッチＣ［Ｎ］を制御する信号（図９では、制御信号Ｃ［Ｎ］）の状態に応じて、フローティング状態をも出力値として設定できるようにしたドライバ１８１を備えた垂直走査部１１２の構成が示されている。尚、図９の構成において、図６，図８の構成と同一の機能を備えた構成については、同一の名称、および同一の符号を付している。

すなわち、ドライバ１８１は、選択信号Ｓ［Ｎ］に対応して信号出力Ｓｏｕｔ［Ｎ］をＨｉレベル、または、Ｌｏｗレベルに切り替えると共に、図６または図８において、スイッチＣ［Ｎ］を制御した制御信号Ｃ［Ｎ］に基づいて、フローティング状態に切り替えることができる。この結果、スイッチＣ［Ｎ］が不要となる。

＜図９のドライバの構成例＞
このときのドライバ１８１は、例えば、図１０で示されるような構成となる。すなわち、図１０のドライバ１８１は、PMOSからなるトランジスタ１６１−１，１６１−２、およびNMOSからなるトランジスタ１６２−１，１６２−２に加えて、トランジスタ１６１−１１，１６２−１１が付加される。

より詳細には、制御信号Ｃ［Ｎ］を受け付けるPMOSからなるトランジスタ１６１−１１と、制御信号Ｃ［Ｎ］が入力されるとき図示せぬインバータにより極性が反転されて、同時に入力されるインバース制御信号ｘＣ［Ｎ］を受け付けるNMOSからなるトランジスタ１６２−１１とが設けられている。

図１０においては、図中右部の電源ＶＤＤとグランドレベルとの間に、ソースドレインをシリーズに接続して、図中の上からトランジスタ１６１−１１，１６１−２、およびトランジスタ１６２−２，１６２−１１の順序で接続される。

さらに、トランジスタ１６２−１１のゲートには、スイッチＣ［Ｎ］を制御する際に使用された制御信号Ｃ［Ｎ］が供給され、トランジスタ１６１−１１のゲートには、制御信号Ｃ［Ｎ］のインバース制御信号ｘＣ［Ｎ］が供給される。また、トランジスタ１６１−１，１６２−１のゲートには、選択信号Ｓ［Ｎ］が供給され、選択信号Ｓ［Ｎ］の極性が反転した信号が出力され、これがトランジスタ１６１−２，１６２−２のゲートに供給される。

このような構成により、制御信号Ｃ［Ｎ］がＨｉレベルにされるとき、インバース制御信号ｘＣ［Ｎ］がＬｏｗレベルとされ、トランジスタ１６１−１１，１６２−１１がオンにされ、それぞれ電源電圧ＶＤＤおよびグランドレベルとされ、このとき、選択信号Ｓ［Ｎ］に応じて、トランジスタ１６１−１，１６２−１が、選択信号Ｓ［Ｎ］の極性を反転した信号を出力し、さらに、トランジスタ１６１−２，１６２−２が、さらに極性を反転した信号、すなわち、選択信号Ｓ［Ｎ］の極性に対応した信号出力Ｓｏｕｔ［Ｎ］を出力する。一方、制御信号Ｃ［Ｎ］がＬｏｗにされるとき、インバース制御信号ｘＣ［Ｎ］はＨｉにされ、トランジスタ１６１−１１，１６２−１１がオフにされ、トランジスタ１６１−２，１６２−２の出力であるＳｏｕｔ［Ｎ］がフローティング状態とされる。

結果として、スイッチＣ［Ｎ］が不要とされることになる。

＜図９のドライバとスイッチとを用いたレイアウト＞
次に、上述したドライバ１８１とスイッチＣＢ［Ｎ＋１］を用いたときのレイアウトについて説明する。ここでは、スイッチＣＢ［Ｎ＋１］がNMOSのトランジスタにより構成されるものとする。

すなわち、図１１で示されるように、各行について、図中の左側にPMOSが、右側にNMOSがそれぞれ配置されるものとする。このとき、図示しないが、PMOSの左端部は、電源電圧ＶＤＤが接続されており、NMOSの右端部は、グランドレベルとされている。

この状態で、PMOS上には、左から制御信号ｘＣ［Ｎ−１］，ｘＣ［Ｎ］を受け付けるゲート１９１−（Ｎ−１），１９１−Ｎが設けられ、さらに、その右側には、選択信号Ｓ［Ｎ−１］，Ｓ［Ｎ］を受け付けるゲート１９２−（Ｎ−１），１９１−Ｎが設けられている。

また、NMOS上には、左からスイッチＣＢ［Ｎ−１］，ＣＢ［Ｎ］の制御信号ＣＢ［Ｎ−１］，ＣＢ［Ｎ］を受け付けるゲート１９３−（Ｎ−１），１９３−Ｎが設けられ、その右側には、選択信号Ｓ［Ｎ−１］，Ｓ［Ｎ］を受け付けるゲート１９４−（Ｎ−１），１９４−Ｎが設けられ、さらに、その右側には、制御信号Ｃ［Ｎ−１］，Ｃ［Ｎ］を受け付けるゲート１９５−（Ｎ−１），１９５−Ｎが設けられている。

そして、図１１においては、画素負荷１５１−Ｎへの信号線ＬＮが、Ｎ行目のPMOS上のゲート１９２−Ｎの右側（PMOSの右端部）で接続部Ｔ３により接続され、Ｎ行目のNMOS上のゲート１９３−Ｎ，１９４−Ｎの間で接続部Ｔ１により接続され、さらに、Ｎ行目のNMOSのゲート１９３の左側（NMOSの左端部）で接続部Ｔ２により接続されている。

すなわち、ゲート１９３−ＮがＨｉレベルとされて、スイッチＣＢ［Ｎ］がオンとされることにより、画素負荷１５１−（Ｎ−１）の信号線Ｌ（Ｎ−１）の電荷が、画素負荷１５１−Ｎへの信号線ＬＮに転送されて、電荷分割されることにより、画素負荷１５１−（Ｎ−１）の信号線Ｌ（Ｎ−１）の電位と、画素負荷１５１−Ｎへの信号線ＬＮの電位とが、電荷拡散により等電位（中間電位）となり、その後、ドライバ１８１により信号出力Ｓｏｕｔ［Ｎ＋１］を中間電位（Ｍレベル）からＨｉレベルに上昇させるのみでよくなるので、消費電力を低減させることが可能となる。

このような構成で、図１０のドライバ１８１を実現することで、図９の垂直走査部１１２が機能する。

尚、図１１においては、スイッチＣＢ［Ｎ］はNMOSのみでの構成例であるが、CMOS型のものでもよいしPMOSだけの構成にしてもよい。さらに、レイアウト構成パターンは、図１１以外の構成でもよい。

＜図９のドライバのその他の構成例＞
以上においては、ドライバ１８１の構成において、制御信号Ｓによる信号出力Ｓｏｕｔ［Ｎ］の出力を制御するトランジスタ１６１−１，１６２−１の後段における、トランジスタ１６１−２，１６２−２からなる構成を挟み込むように、フローティングを制御するトランジスタ１６１−１１，１６２−１１を設ける例について説明してきたが、トランジスタ１６１−１１，１６２−１１を、トランジスタ１６１−２，１６２−２で挟み込むような構成としてもよい。

すなわち、図１２で示されるように、ドライバ１８１の構成においては、制御信号Ｃ［Ｎ］，ｘＣ［Ｎ］により制御されるフローティングを制御するトランジスタ１６１−１１，１６２−１１を挟み込むように、選択信号Ｓ［Ｎ］により信号出力Ｓｏｕｔ［Ｎ］を制御するトランジスタ１６１−２，１６２−２が設けられている。

図１２で示されるドライバ１８１においても、図１０で示されるドライバ１８１と同様に機能させることが可能となる。

尚、以上においては、CMOS型の固体撮像素子を用いた例について説明してきたが、CCD型の固体撮像素子にも適用することができる。この場合、３相型駆動でもよいし、２相型駆動や、４相型駆動でもよい。特にCCD型の固体撮像素子においてはチップ全体で電荷を転送するため、電力の大部分がCCD駆動に使用される。そのため、CCD型イメージセンサではより大きな低電力効果が得られる。

また、画素数の増加、画素チップサイズの増加などにより、画素負荷が増加した際、垂直操作回路の電力が増えるため、低電力化を効果的に実現させることが可能である。

さらに、以上においては、隣接する選択信号Ｓ［Ｎ］が供給されたＮ行目のドライバ１４１、または１８１の出力に接続された配線の電荷が、次のタイミングで供給される選択信号Ｓ［Ｎ＋１］が供給される（Ｎ＋１）行目のドライバ１４１、または１８１の出力に接続（短絡）された配線に転送されて、電荷分割されることで電位が中間電位になる例について説明してきた。しかしながら、短絡する信号線は、必ずしも隣接する行の信号線である必要はなく、数行程度であれば、離れた行を次の読み出し行とすることで、ドライバ１４１、または１８１の出力の配線を読み出しが終わった行と、次に読み出しを行う行とで接続（短絡）させるようにすることで、同様の効果を奏するものである。

＜電子機器への適用例＞
上述した固体撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。

図１３は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。

図１３に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。

光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。

シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。

固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。

駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。

信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。

このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、固体撮像素子１１を適用することにより、省電力化を実現することが可能となる。

＜固体撮像素子の使用例＞
図１４は、上述の固体撮像素子１１を使用する使用例を示す図である。

上述した撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

尚、本開示は、以下のような構成も取ることができる。
＜１＞ 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
を含む固体撮像素子。
＜２＞ 前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力し、
前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定する
＜１＞に記載の固体撮像素子。
＜３＞ 前記Ｍ行目は、（Ｎ＋１）行目であり
前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力し、
前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
＜２＞に記載の固体撮像素子。
＜４＞ 前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
＜３＞に記載の固体撮像素子。
＜５＞ 前記フローティング設定部は、前記ドライバの出力をフローティング状態とするか否かを切り替えるスイッチであり、
前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態とするか否かを切り替えるスイッチである
＜１＞乃至＜４＞のいずれかに記載の固体撮像素子。
＜６＞ 前記ドライバは、前記フローティング設定部を内包し、前記ドライバの出力がフローティング状態ではなく、かつ、前記画素信号を垂直方向に転送させるための制御信号を出力する第１の状態、若しくは、前記制御信号を出力しない第２の状態、または、前記ドライバの出力がフローティング状態の第３の状態のうちのいずれかの状態に設定する
＜１＞乃至＜５＞のいずれかに記載の固体撮像素子。
＜７＞ 前記フローティング設定部、および前記短絡設定部は、画素チップ上に構成される
＜１＞乃至＜６＞のいずれかに記載の固体撮像素子。
＜８＞ 前記フローティング設定部、および前記短絡設定部は、回路チップ上に構成される
＜１＞乃至＜７＞のいずれかに記載の固体撮像素子。
＜９＞ 前記フローティング設定部、および前記短絡設定部は、画素チップ上、および回路チップ上に分散して構成される
＜１＞乃至＜８＞のいずれかに記載の固体撮像素子。
＜１０＞ 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
を含む撮像装置。
＜１１＞ 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
を含む電子機器。
＜１２＞ 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む固体撮像素子の動作方法であって、
前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力し、
前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定する
固体撮像素子の動作方法。
＜１３＞ 前記Ｍ行目は、（Ｎ＋１）行目であり、
前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力し、
前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
＜１２＞に記載の固体撮像素子の動作方法。
＜１４＞ 前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
＜１３＞に記載の固体撮像素子の動作方法。

１１ 固体撮像素子， １０１ 画素アレイ， １１２ 垂直走査部， １４１，１４１−Ｎ，１４１−（Ｎ＋１） ドライバ， １５１，１５１−Ｎ，１５１−（Ｎ＋１） 画素負荷， １６１，１６１−１，１６１−２，１６２，１６２−１，１６２−２，１６２−３， トランジスタ， １８１，１８１−Ｎ，１８１−（Ｎ＋１） ドライバ， １９１，１９１−Ｎ乃至１９５−Ｎ，１９１−（Ｎ＋１）乃至１９５−（Ｎ＋１） ゲート

Claims (14)

1. 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
   前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
   前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
   を含む固体撮像素子。
2. 前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力し、
   前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定する
   請求項１に記載の固体撮像素子。
3. 前記Ｍ行目は、（Ｎ＋１）行目であり、
   前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力し、
   前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
   請求項２に記載の固体撮像素子。
4. 前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
   請求項３に記載の固体撮像素子。
5. 前記フローティング設定部は、前記ドライバの出力をフローティング状態とするか否かを切り替えるスイッチであり、
   前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態とするか否かを切り替えるスイッチである
   請求項１に記載の固体撮像素子。
6. 前記ドライバは、前記フローティング設定部を内包し、前記ドライバの出力がフローティング状態ではなく、かつ、前記画素信号を垂直方向に転送させるための制御信号を出力する第１の状態、若しくは、前記制御信号を出力しない第２の状態、または、前記ドライバの出力がフローティング状態の第３の状態のうちのいずれかの状態に設定する
   請求項１に記載の固体撮像素子。
7. 前記フローティング設定部、および前記短絡設定部は、画素チップ上に構成される
   請求項１に記載の固体撮像素子。
8. 前記フローティング設定部、および前記短絡設定部は、回路チップ上に構成される
   請求項１に記載の固体撮像素子。
9. 前記フローティング設定部、および前記短絡設定部は、画素チップ上、および回路チップ上に分散して構成される
   請求項１に記載の固体撮像素子。
10. 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
    前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
    前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
    を含む撮像装置。
11. 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
    前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
    前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部と
    を含む電子機器。
12. 画素信号を垂直方向に転送させるための制御信号を画素配列の行単位で出力するドライバと、
    前記ドライバの出力をフローティング状態に設定するフローティング設定部と、
    前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、Ｎ行目の制御信号線と、Ｍ行目の制御信号線とを短絡状態に設定する短絡設定部とを含む固体撮像素子の動作方法であって、
    前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記Ｍ行目の制御信号線に出力し、
    前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記Ｍ行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記Ｍ行目の制御信号線とを短絡状態に設定する
    固体撮像素子の動作方法。
13. 前記Ｍ行目は、（Ｎ＋１）行目であり、
    前記ドライバは、前記画素信号を垂直方向に転送させるための制御信号を、前記Ｎ行目の制御信号線に出力した後、前記（Ｎ＋１）行目の制御信号線に出力し、
    前記短絡設定部は、前記制御信号を前記Ｎ行目のものから、前記（Ｎ＋１）行目のものに切り替えるタイミングを含む所定の期間内で、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
    請求項１２に記載の固体撮像素子の動作方法。
14. 前記フローティング設定部が、前記（Ｎ＋１）行目の制御信号線の前記ドライバの出力をフローティング状態に設定する期間内に、前記短絡設定部は、前記制御信号を前記画素配列の行単位で送信させる制御信号線のうち、前記Ｎ行目の制御信号線と、前記（Ｎ＋１）行目の制御信号線とを短絡状態に設定する
    請求項１３に記載の固体撮像素子の動作方法。

Images