JP6908012B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP6908012B2 JP6908012B2 JP2018186698A JP2018186698A JP6908012B2 JP 6908012 B2 JP6908012 B2 JP 6908012B2 JP 2018186698 A JP2018186698 A JP 2018186698A JP 2018186698 A JP2018186698 A JP 2018186698A JP 6908012 B2 JP6908012 B2 JP 6908012B2
- Authority
- JP
- Japan
- Prior art keywords
- overlapping portion
- island
- semiconductor element
- lower arm
- upper arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 144
- 239000002184 metal Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 42
- 239000011810 insulating material Substances 0.000 claims description 4
- 230000004907 flux Effects 0.000 description 20
- 238000004088 simulation Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000007787 solid Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Dispersion Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
Description
本発明は、一対の半導体素子と、該半導体素子を搭載した積層基板とを有する半導体モジュールに関する。 The present invention relates to a semiconductor module having a pair of semiconductor elements and a laminated substrate on which the semiconductor elements are mounted.
従来から、上アーム半導体素子と下アーム半導体素子との一対の半導体素子と、該半導体素子を搭載した積層基板とを有する半導体モジュールが知られている(図19参照)。この半導体モジュールは、直流電源に電気接続される。そして、上記半導体素子をスイッチング動作させることにより、直流電源から供給される直流電力を交流電力に変換するよう構成されている。 Conventionally, a semiconductor module having a pair of semiconductor elements of an upper arm semiconductor element and a lower arm semiconductor element and a laminated substrate on which the semiconductor elements are mounted has been known (see FIG. 19). This semiconductor module is electrically connected to a DC power supply. Then, by switching the semiconductor element, the DC power supplied from the DC power supply is converted into AC power.
上記積層基板は、絶縁材料からなる絶縁基板と、該絶縁基板の、半導体素子側の主面に形成された素子側金属層と、反対側の主面に形成された反対側金属層とを備える。上記素子側金属層をエッチングして、複数のアイランドを形成してある。これらのアイランドに半導体素子が搭載される。 The laminated substrate includes an insulating substrate made of an insulating material, an element-side metal layer formed on the main surface of the insulating substrate on the semiconductor element side, and an opposite-side metal layer formed on the opposite main surface. .. A plurality of islands are formed by etching the element-side metal layer. Semiconductor elements are mounted on these islands.
また、上記積層基板では、反対側金属層によって、一つの大型のアイランドを形成してある(図18参照)。半導体素子をスイッチング動作させると、半導体素子や素子側金属層に、周波数の高い交流電流が流れる。これに伴って、反対側金属層に渦電流が発生する。この渦電流の周囲に発生した磁束によって、上記交流電流の周囲に発生した磁束が相殺されるため、インダクタンスを低減することができる。そのため、半導体素子に大きなサージが加わることを抑制できる。 Further, in the laminated substrate, one large island is formed by the metal layer on the opposite side (see FIG. 18). When the semiconductor element is switched, a high-frequency alternating current flows through the semiconductor element and the metal layer on the element side. Along with this, an eddy current is generated in the metal layer on the opposite side. Since the magnetic flux generated around the eddy current cancels out the magnetic flux generated around the alternating current, the inductance can be reduced. Therefore, it is possible to suppress the application of a large surge to the semiconductor element.
しかしながら、上記半導体モジュールは、積層基板が反りやすいという課題がある。すなわち、上記半導体モジュールでは、反対側金属層によって一つの大型のアイランドを形成してあるため、素子側金属層と反対側金属層との、アイランドの形状が大きく異なる。そのため、温度が上昇したときに、2枚の金属層の、熱膨張によって生じる延び量(以下、熱膨張量とも記す)が大きく異なり、積層基板が反りやすくなる。その結果、半導体素子と素子側金属層との接合部等へ応力が集中し、半導体モジュールの寿命が低下する可能性が考えられる。 However, the above-mentioned semiconductor module has a problem that the laminated substrate is easily warped. That is, in the semiconductor module, since one large island is formed by the metal layer on the opposite side, the shape of the island is significantly different between the metal layer on the element side and the metal layer on the opposite side. Therefore, when the temperature rises, the amount of elongation (hereinafter, also referred to as the amount of thermal expansion) generated by the thermal expansion of the two metal layers is significantly different, and the laminated substrate tends to warp. As a result, stress may be concentrated on the joint between the semiconductor element and the metal layer on the element side, and the life of the semiconductor module may be shortened.
この課題を解決するため、素子側金属層および反対側金属層の、厚さとアイランド形状を等しくすることが検討されている(下記特許文献1参照)。例えば、反対側金属層をエッチングして、素子側金属層と同じパターンにする(図20参照)。このようにすれば、2枚の金属層の熱膨張量が等しくなり、積層基板の反りを抑制できると考えられる。
In order to solve this problem, it has been studied to make the thickness and the island shape of the element-side metal layer and the opposite-side metal layer equal (see
しかしながら、素子側金属層と反対側金属層とを同じパターンにすると、反対側金属層が細かく分割される。上述したように、半導体素子をスイッチング動作したときに、素子側金属層に交流電流が流れ、この交流電流の周囲に発生した磁束を打ち消す渦電流が反対側金属層に誘起されるが、反対側金属層を分割すると、渦電流が流れる経路が制限され(図20参照)、渦電流が、交流電流の経路に沿って流れにくくなる。したがって、渦電流による磁束の打ち消し効果が低下する。その結果、寄生インダクタンスが大きくなり、半導体素子に加わるサージ電圧が増加する。 However, if the element-side metal layer and the opposite-side metal layer have the same pattern, the opposite-side metal layer is finely divided. As described above, when the semiconductor element is switched, an alternating current flows through the metal layer on the element side, and an eddy current that cancels the magnetic flux generated around the alternating current is induced in the metal layer on the opposite side, but on the opposite side. When the metal layer is divided, the path through which the eddy current flows is restricted (see FIG. 20), and the eddy current becomes difficult to flow along the path of the alternating current. Therefore, the effect of canceling the magnetic flux due to the eddy current is reduced. As a result, the parasitic inductance increases and the surge voltage applied to the semiconductor element increases.
本発明は、かかる課題に鑑みてなされたものであり、積層基板の反りを抑制でき、かつインダクタンスを低減できる半導体モジュールを提供しようとするものである。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a semiconductor module capable of suppressing warpage of a laminated substrate and reducing inductance.
本発明の一態様は、互いに直列に電気接続された、上アーム半導体素子(2U)と下アーム半導体素子(2L)との、少なくとも一対の半導体素子(2)と、
上記上アーム半導体素子に電気接続した正極端子(3P)と、上記下アーム半導体素子に電気接続した負極端子(3N)との、一対の直流端子(3)と、
絶縁材料からなる絶縁基板(4)と、該絶縁基板の上記半導体素子側の主面(S1)に形成された素子側金属層(50)と、上記絶縁基板の、上記素子側金属層を設けた側とは反対側の主面(S2)に形成された反対側金属層(60)と、を有する積層基板(10)とを備え、
上記素子側金属層によって複数のアイランド(5)が形成され、該複数のアイランドのうち少なくとも一部の該アイランドは、上記半導体素子が搭載され、該半導体素子を流れる電流の経路をなしており、
上記反対側金属層は、上記絶縁基板の厚さ方向(Z)から見たときに、個々の上記アイランドと重なり合う複数の重複部(6)と、該複数の重複部のうち少なくとも2個の該重複部を連結する連結部(61)とを備え、
上記半導体素子のスイッチング動作に伴って、交流電流が、上記一対の直流端子の間に、上記一対の半導体素子および上記アイランドを介して流れたとき、渦電流が、上記複数の重複部と上記連結部とを含む経路に流れるよう構成されている、半導体モジュール(1)にある。
One aspect of the present invention comprises at least a pair of semiconductor elements (2), an upper arm semiconductor element (2 U ) and a lower arm semiconductor element (2 L), electrically connected in series with each other.
A pair of DC terminals (3) consisting of a positive electrode terminal (3 P ) electrically connected to the upper arm semiconductor element and a negative electrode terminal (3 N ) electrically connected to the lower arm semiconductor element.
An insulating substrate (4) made of an insulating material, an element-side metal layer (50) formed on the main surface (S 1 ) of the insulating substrate on the semiconductor element side, and an element-side metal layer of the insulating substrate. A laminated substrate (10) having a metal layer (60) on the opposite side formed on a main surface (S 2 ) opposite to the provided side and a laminated substrate (10) having the metal layer (60) on the opposite side is provided.
A plurality of islands (5) are formed by the element-side metal layer, and at least a part of the islands is mounted with the semiconductor element and forms a path of a current flowing through the semiconductor element.
The metal layer on the opposite side has a plurality of overlapping portions (6) that overlap with the individual islands when viewed from the thickness direction (Z) of the insulating substrate, and at least two of the plurality of overlapping portions. It is provided with a connecting portion (61) for connecting the overlapping portions.
When an alternating current flows between the pair of DC terminals through the pair of semiconductor elements and the islands due to the switching operation of the semiconductor elements, the eddy current is connected to the plurality of overlapping portions. It is in the semiconductor module (1), which is configured to flow in a path including a part.
上記半導体モジュールでは、積層基板の上記反対側金属層によって、上記重複部と、上記連結部とを形成してある。そのため、積層基板の反りを抑制しつつ、インダクタンスを低減できる。
すなわち、上記重複部は、上記厚さ方向から見たときに、素子側金属層によって形成されたアイランドと重なり合うよう構成されている。そのため、素子側金属層と反対側金属層のパターンを近似させることができる。したがって、これらの金属層の熱膨張量が略等しくなり、積層基板の反りを抑制できる。
In the semiconductor module, the overlapping portion and the connecting portion are formed by the metal layer on the opposite side of the laminated substrate. Therefore, the inductance can be reduced while suppressing the warp of the laminated substrate.
That is, the overlapping portion is configured to overlap the island formed by the element-side metal layer when viewed from the thickness direction. Therefore, the pattern of the metal layer on the element side and the metal layer on the opposite side can be approximated. Therefore, the amounts of thermal expansion of these metal layers are substantially equal, and the warpage of the laminated substrate can be suppressed.
また、上記半導体モジュールでは、上記連結部を形成してあるため、上記交流電流が流れたときに、渦電流を、連結部を介して、複数の重複部の間に流すことができる。そのため、渦電流の経路が制限されにくくなり、渦電流を、交流電流の経路に沿って流しやすくなる。したがって、交流電流の磁束を、渦電流の磁束によって効果的に打ち消すことができ、インダクタンスを低減することが可能になる。そのため、半導体素子に大きなサージが加わることを抑制できる。 Further, in the semiconductor module, since the connecting portion is formed, when the alternating current flows, the eddy current can flow between the plurality of overlapping portions via the connecting portion. Therefore, the path of the eddy current is less likely to be restricted, and the eddy current can easily flow along the path of the alternating current. Therefore, the magnetic flux of the alternating current can be effectively canceled by the magnetic flux of the eddy current, and the inductance can be reduced. Therefore, it is possible to suppress the application of a large surge to the semiconductor element.
以上のごとく、上記態様によれば、積層基板の反りを抑制でき、インダクタンスを低減できる半導体モジュールを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As described above, according to the above aspect, it is possible to provide a semiconductor module capable of suppressing the warp of the laminated substrate and reducing the inductance.
The reference numerals in parentheses described in the scope of claims and the means for solving the problem indicate the correspondence with the specific means described in the embodiments described later, and limit the technical scope of the present invention. It's not a thing.
(実施形態1)
上記半導体モジュールに係る実施形態について、図1〜図6を参照して説明する。図1〜図3に示すごとく、本形態の半導体モジュール1は、一対の半導体素子2と、一対の直流端子3と、積層基板10とを備える。半導体素子2には、上アーム側に配された上アーム半導体素子2U(図6参照)と、下アーム側に配された下アーム半導体素子2Lとがある。これら一対の半導体素子2U,2Lは、互いに直列に接続されている。
(Embodiment 1)
An embodiment relating to the semiconductor module will be described with reference to FIGS. 1 to 6. As shown in FIGS. 1 to 3, the
図1、図2に示すごとく、直流端子3には、上アーム半導体素子2Uに電気接続した正極端子3Pと、下アーム半導体素子2Lに電気接続した負極端子3Nとがある。
As shown in FIGS. 1 and 2, the
図3に示すごとく、積層基板10は、絶縁材料からなる絶縁基板4と、素子側金属層50と、反対側金属層60とを備える。素子側金属層50は、絶縁基板4の、半導体素子2側の主面S1に形成されている。また、反対側金属層60は、絶縁基板4の、素子側金属層50を設けた側とは反対側の主面S2に形成されている。
As shown in FIG. 3, the
図2、図4に示すごとく、素子側金属層50によって複数のアイランド5が形成されている。複数のアイランド5のうち一部のアイランド5(5U,5L)に、半導体素子2が搭載されている。このアイランド5U,5Lは、半導体素子2に流れる電流の経路をなしている。
As shown in FIGS. 2 and 4, a plurality of
図5に示すごとく、反対側金属層60は、複数の重複部6と、連結部61とを備える。重複部6は、絶縁基板4の厚さ方向(Z方向)から見たときに、個々のアイランド5(図4参照)と重なり合う。重複部の周縁部69は、アイランド5の周縁部59と一致している。連結部61は、複数の重複部6を連結している。
As shown in FIG. 5, the
図2、図4に示すごとく、半導体素子2のスイッチング動作に伴って、交流電流Iが、一対の直流端子3の間に、一対の半導体素子2およびアイランド5を介して流れたとき、図5に示すごとく、渦電流iが、複数の重複部6と連結部61とを含む経路に流れるよう構成されている。
As shown in FIGS. 2 and 4, when an alternating current I flows between the pair of
本形態の半導体モジュール1は、電気自動車やハイブリッド車等の車両に搭載するための、車載用半導体モジュールである。本形態では、3個の半導体モジュール1を用いて、インバータ回路19(図17参照)を構成してある。個々の半導体素子2をスイッチング動作させることにより、直流電源から供給される直流電力を交流電力に変換している。これにより、三相交流モータを駆動し、上記車両を走行させている。
The
図1に示すごとく、本形態の半導体モジュール1は、フレーム7を備える。このフレーム7内に、半導体素子2等が配されている。フレーム7の内部には、シリコン樹脂等からなる封止部材12(図3参照)を充填してある。
As shown in FIG. 1, the
また、図1、図2、図4に示すごとく、アイランド5には、上アーム搭載アイランド5Uと、下アーム搭載アイランド5Lと、中継アイランド5Hと、フレームアイランド5Fとがある。上アーム搭載アイランド5Uに上アーム半導体素子2Uを搭載してあり、下アーム搭載アイランド5Lに下アーム半導体素子2Lを搭載してある。本形態では、はんだ層18(図3参照)を用いて、半導体素子2をアイランド5(5U,5L)に接続してある。
Further, as shown in FIGS. 1, 2 and 4, the
中継アイランド5Hには、半導体素子2が搭載されていない。中継アイランド5Hは、導電部材8(8B)を介して、下アーム半導体素子2Lに電気接続されている。また、中継アイランド5Hは、ボンディングワイヤ11を介して、負極端子3Nに電気接続されている。
The
フレームアイランド5Fは、上アーム搭載アイランド5Uと、下アーム搭載アイランド5Lと、中継アイランド5Hとを取り囲んでいる。フレームアイランド5Fは、Z方向から見たときに、フレーム7と重なる。フレームアイランド5Fは、フレーム7を積層基板10に接着するために形成されている。
The
図1、図2に示すごとく、本形態の半導体モジュール1は、上記直流端子3P,3Nの他に、交流電力を出力する交流端子39を備える。直流端子3及び交流端子39は、ボンディングワイヤ11を介して、半導体素子2に電気接続されている。
As shown in FIGS. 1 and 2, the
また、フレーム7内には、上記導電部材8(8A,8B)が配されている。第1導電部材8Aは、上アーム半導体素子2U(MOSFET)のソース電極と、下アーム搭載アイランド5Lとを電気接続している。また、第2導電部材8Bは、下アーム半導体素子2Lのソース電極と中継アイランド5Hとを電気接続している。
Further, the conductive members 8 (8 A , 8 B ) are arranged in the
正極端子3Pは、ボンディングワイヤ11を介して、上アーム搭載アイランド5Uに電気接続している。また、負極端子3Nは、ボンディングワイヤ11を介して、中継アイランド5Hに電気接続している。本形態では、負極端子3Nを下アーム半導体素子2Lに直接、接続せず、中継アイランド5Hを介して、下アーム半導体素子2Lに電気接続している。これにより、下アーム半導体素子2Lから発生した熱が、負極端子3Nに直接、伝わらないようにしている。
The
半導体素子2をスイッチング動作させると、半導体素子2やアイランド5U,5Lにオン電流が流れる。このオン電流に、周波数が例えば数kHz以上の上記交流電流Iが、ノイズ成分として重畳する。交流電流Iは、2つの直流端子3P,3Nの間を、半導体素子2、導電部材8、アイランド5(5U,5L,5H)等を通って流れる。
When the
交流電流Iは、インダクタンスが最小になる経路を流れやすい。図4に示す電流経路は、交流電流I同士が接近しており、磁界が互いに打ち消されるため、インダクタンスが小さい。したがって、交流電流Iは、図4に示す経路を流れやすい。 The alternating current I tends to flow in the path where the inductance is minimized. In the current path shown in FIG. 4, the alternating currents I are close to each other and the magnetic fields cancel each other out, so that the inductance is small. Therefore, the alternating current I tends to flow in the path shown in FIG.
上述したように本形態では、図5に示すごとく、直流端子3P,3N間に交流電流Iが流れたとき、複数の重複部6間に、連結部61を介して渦電流iが流れるようにしている。この渦電流iの周囲に発生した磁束によって、交流電流Iの周囲に発生した磁束を打ち消すことができる。そのため、一対の直流端子3P,3N間のインダクタンスを低減でき、半導体素子2に高いサージが加わることを抑制できる。
As described above, in the present embodiment, as shown in FIG. 5, when an alternating current I flows between the DC terminals 3 P and 3 N , an eddy current i flows between the plurality of overlapping
図5に示すごとく、重複部6には、上アーム重複部6Uと、下アーム重複部6Lと、中継重複部6Hと、フレーム重複部6Fとがある。上アーム重複部6Uは、Z方向から見たときに、上アーム搭載アイランド5U(図4参照)と重なる位置に形成されている。同様に、下アーム重複部6Lは、下アーム搭載アイランド5Lと重なり、中継重複部6Hは、中継アイランド5Hと重なる位置に形成されている。また、フレーム重複部6Fは、フレームアイランド5Fと重なる位置に形成されている。
As shown in FIG. 5, the overlapping
図5に示すごとく、本形態では、4個の連結部61を形成してある。第1連結部61Aは、上アーム重複部6Uと下アーム重複部6Lとを連結している。第2連結部61Bは、下アーム重複部6Lと中継重複部6Hとを連結している。第3連結部61Cは、中継重複部6Hとフレーム重複部6Fとを連結している。また、第4連結部61Dは、フレーム重複部6Fと上アーム重複部6Uとを連結している。これらの連結部61A〜61Dは、Z方向から見たときに、交流電流Iの経路から外れた位置に形成されている。
As shown in FIG. 5, in this embodiment, four connecting
反対側金属層60は、図示しない冷却器に接触している。半導体素子2をスイッチング動作させると発熱するため、この冷却器を用いて、半導体素子2を冷却している。また、冷却器と反対側金属層60との間には、ヒートシンクが介在していない。ヒートシンクを設けると、ヒートシンクの熱抵抗によって熱が冷却器に伝わりにくくなる。そのため本形態では、ヒートシンクを設けず、反対側金属層60を冷却器に直接、接触させている。なお、反対側金属層60を直接、冷却水に接触させても良い。
The
本形態の作用効果について説明する。図5に示すごとく、本形態では、反対側金属層60によって、重複部6と連結部61とを形成してある。そのため、積層基板10の反りを抑制しつつ、インダクタンスを低減できる。
すなわち、重複部6は、Z方向から見たときに、素子側金属層50によって形成されたアイランド5と重なり合うよう構成されている。そのため、素子側金属層50と反対側金属層60のパターンを近似させることができる。したがって、これらの金属層50,60の熱膨張量が略等しくなり、積層基板10の反りを抑制できる。
The action and effect of this embodiment will be described. As shown in FIG. 5, in this embodiment, the overlapping
That is, the overlapping
また、本形態では、連結部61を形成してあるため、上記交流電流Iが流れたときに、渦電流iを、連結部61を介して、複数の重複部6の間に流すことができる。そのため、渦電流iの経路が制限されにくくなり、渦電流iを、交流電流Iの経路に沿って流しやすくなる。したがって、交流電流Iの磁束を、渦電流iの磁束によって効果的に打ち消すことができ、インダクタンスを低減することが可能になる。そのため、半導体素子2に大きなサージが加わることを抑制できる。
Further, in the present embodiment, since the connecting
従来の半導体モジュール1は、図18、図19に示すごとく、反対側金属層60によって1つの大型のアイランドを形成していた。そのため、素子側金属層50と反対側金属層60の面積差が大きく、熱膨張量の差が大きかった。したがって、半導体素子2が発熱して温度が上昇したときに、積層基板10が反りやすかった。
In the
この問題を解決するため、図20に示すごとく、反対側金属層60を素子側金属層50と同じパターンにすると、熱膨張量の差を低減でき、積層基板10の反りを抑制できるものの、個々の重複部6が分断されてしまうため、渦電流iの経路が制限され、渦電流iが、交流電流Iに沿って流れにくくなる。そのため、磁束の打ち消し効果が低減し、インダクタンスが大きくなりやすい。
In order to solve this problem, if the
これに対して、図5に示すごとく、本形態のように、重複部6と連結部61とを形成すれば、素子側金属層50と反対側金属層60との、熱膨張量の差を低減でき、積層基板10の反りを低減できると共に、渦電流iが、連結部61を介して複数の重複部6間に流れるため、渦電流iの経路が制限されにくい。そのため、渦電流iが、交流電流Iの経路に沿って流れやすくなり、交流電流Iの磁束を、渦電流iの磁束によって効果的に打ち消すことができる。そのため、インダクタンスを低減でき、半導体素子2に大きなサージが加わることを抑制できる。
On the other hand, as shown in FIG. 5, if the overlapping
また、本形態の半導体モジュール1は、図5に示すごとく、上アーム重複部6Uと、下アーム重複部6Lと、中継重複部6Hと、フレーム重複部6Fとを備える。そして、連結部61を用いて、上アーム重複部6Uと下アーム重複部6Lとの間と、下アーム重複部6Lと中継重複部6Hとの間と、中継重複部6Hとフレーム重複部6Fとの間と、フレーム重複部6Fと上アーム重複部6Uとの間とを連結している。
このようにすると、渦電流iを、交流電流Iに沿って、長い距離にわたって流すことができる。そのため、交流電流Iから発生した磁束を、渦電流iの磁束によって効果的に打ち消すことができ、インダクタンスを効果的に低減することができる。
Further, as shown in FIG. 5, the
In this way, the eddy current i can flow along the alternating current I over a long distance. Therefore, the magnetic flux generated from the alternating current I can be effectively canceled by the magnetic flux of the eddy current i, and the inductance can be effectively reduced.
以上のごとく、本形態によれば、積層基板の反りを抑制でき、インダクタンスを低減できる半導体モジュールを提供することができる。 As described above, according to this embodiment, it is possible to provide a semiconductor module capable of suppressing warpage of a laminated substrate and reducing inductance.
なお、本形態では、図4に示すごとく、4個のアイランド5を形成したが、本発明はこれに限るものではない。すなわち、上アーム搭載アイランド5Uと下アーム搭載アイランド5Lとの、2個のアイランド5のみ形成してもよい。また、4個以上のアイランド5を形成してもよい。
In the present embodiment, as shown in FIG. 4, four
また、本形態では、図1に示すごとく、半導体モジュール1内に一対の半導体素子2(2U,2L)を封止したが、本発明はこれに限るものではない。すなわち、後述するシミュレーション結果のように、3対の半導体素子2を1個の半導体モジュール1に封止してもよい。また、2対でもよく、4対以上の半導体素子を1個の半導体モジュール1に封止してもよい。
Further, in the present embodiment, as shown in FIG. 1, a pair of semiconductor elements 2 (2 U , 2 L ) are sealed in the
また、本形態では、1個の上アーム半導体素子2Uと1個の下アーム半導体素子2Lとを互いに直列に接続したが、本発明はこれに限るものではない。すなわち、2個以上の上アーム半導体素子2Uを互いに並列接続して上アーム半導体素子群を構成すると共に、2個以上の下アーム半導体素子2Lを互いに並列接続して下アーム半導体素子群を構成し、これら2つの半導体素子群を互いに直列に接続してもよい。
Further, in the present embodiment, one upper
以下の実施形態においては、図面に用いた符号のうち、実施形態1において用いた符号と同一のものは、特に示さない限り、実施形態1と同様の構成要素等を表す。 In the following embodiments, among the codes used in the drawings, the same codes as those used in the first embodiment represent the same components and the like as those in the first embodiment unless otherwise specified.
(実施形態2)
本形態は、反対側金属層60の形状を変更した例である。図7に示すごとく、本形態の反対側金属層60は、実施形態1と同様に、複数の重複部6と、複数の連結部61(61A,61B,61E)とを備える。第1連結部61Aによって、上アーム重複部6Uと下アーム重複部6Lとを連結してある。また、第2連結部61Bによって、下アーム重複部6Lと中継重複部6Hとを連結してある。さらに、別の連結部61Eによって、中継重複部6Hと上アーム重複部6Uと連結している。本形態では、実施形態1と異なり、中継重複部6Hとフレーム重複部6Fとの間、及びフレーム重複部6Fと上アーム重複部6Uとの間は、連結していない。
(Embodiment 2)
This embodiment is an example in which the shape of the
本形態の作用効果について説明する。上記構成にすると、実施形態1と比べて、連結部61の数を少なくすることができる。そのため、素子側金属層50と反対側金属層60のパターンを、より近似させることができ、積層基板10の反りをより効果的に抑制できる。また、上記構成を採用した場合も、渦電流iを、交流電流Iに沿って、比較的長い距離にわたって流すことができる。そのため、交流電流Iの磁束を、渦電流iの磁束によって効果的に打ち消すことができ、インダクタンスを効果的に低減できる。
その他、実施形態1と同様の構成および作用効果を備える。
The action and effect of this embodiment will be described. With the above configuration, the number of connecting
In addition, it has the same configuration and action as in the first embodiment.
(実施形態3)
本形態は、反対側金属層60の形状を変更した例である。図8に示すごとく、本形態の半導体モジュール1は、実施形態1と同様に、4個の連結部61(61A〜61D)を備える。これらの連結部61によって、上アーム重複部6Uと下アーム重複部6Lとの間と、下アーム重複部6Lと中継重複部6Hとの間と、中継重複部6Hとフレーム重複部6Fとの間と、フレーム重複部6Fと上アーム重複部6Uとの間を連結している。また、本形態では、1個の連結部61(第1連結部61A)を、Z方向から見たときに、交流電流Iと重なる位置に形成してある。
(Embodiment 3)
This embodiment is an example in which the shape of the
本形態の作用効果について説明する。上述したように、本形態では、複数の連結部61のうち、1個の連結部61(第1連結部61A)を、Z方向から見たときに、交流電流Iと重なる位置に形成してある。
このようにすると、渦電流iを、交流電流Iに沿って、より長い距離にわたって流すことができる。そのため、渦電流iによる磁束の打ち消し効果をより高めることができ、インダクタンスをより低減できる。
その他、実施形態1と同様の構成および作用効果を備える。
The action and effect of this embodiment will be described. As described above, in the present embodiment, one of the plurality of connecting portions 61 (first connecting portion 61 A ) is formed at a position overlapping the alternating current I when viewed from the Z direction. There is.
In this way, the eddy current i can flow along the alternating current I over a longer distance. Therefore, the effect of canceling the magnetic flux due to the eddy current i can be further enhanced, and the inductance can be further reduced.
In addition, it has the same configuration and action as in the first embodiment.
なお、本形態では、複数の連結部61のうち、1個の連結部61(第1連結部61A)を、Z方向から見たときに交流電流Iと重なる位置に形成したが、本発明はこれに限るものではなく、2個以上の連結部61を、交流電流Iと重なる位置に形成してもよい。
また、本形態の第1連結部61Aは、Z方向から見たときに、その全ての部位が交流電流Iと重なるよう構成されているが、本発明はこれに限るものではなく、第1連結部61Aの一部のみが交流電流Iと重なるよう構成してもよい。
このように、複数の連結部61のうち、少なくとも1個の連結部61を、その少なくとも一部が、Z方向から見たときに交流電流Iと重なるよう構成することができる。
In this embodiment, one of the plurality of connecting portions 61 (first connecting portion 61 A ) is formed at a position where it overlaps with the alternating current I when viewed from the Z direction. Is not limited to this, and two or more connecting
Further, the first connecting
In this way, at least one of the plurality of connecting
また、本形態では4個の連結部61を設けたが、本発明はこれに限るものではない。すなわち、実施形態2のように、3個の連結部61を設け、これら3個の連結部61のうち、少なくとも1個の連結部61を、Z方向から見たときに交流電流Iと重なるよう構成してもよい。
Further, in the present embodiment, four connecting
(実施形態4)
本形態は、反対側金属層60の形状を変更した例である。図9に示すごとく、本形態の半導体モジュール1は、実施形態1と同様に、4個の連結部61(61A〜61D)を備える。これらの連結部61によって、上アーム重複部6Uと下アーム重複部6Lとの間と、下アーム重複部6Lと中継重複部6Hとの間と、中継重複部6Hとフレーム重複部6Fとの間と、フレーム重複部6Fと上アーム重複部6Uとの間を連結している。また、本形態では、全ての連結部61A〜61Dを、Z方向から見たときに、交流電流Iと重なる位置に形成してある。
個々の連結部61は、Z方向から見たときに、その全ての部位が、交流電流Iと重なるよう構成されている。なお、Z方向から見たときに、個々の連結部61の、一部のみが交流電流Iと重なるよう構成してもよい。
(Embodiment 4)
This embodiment is an example in which the shape of the
The individual connecting
本形態の作用効果について説明する。上述したように、本形態では、全ての連結部61A〜61Dを、Z方向から見たときに、交流電流Iと重なる位置に形成してある。
そのため、渦電流iを、交流電流Iに沿って、より長い距離にわたって流すことができる。したがって、渦電流iによる磁束の打ち消し効果をより高めることができ、インダクタンスをより効果的に低減できる。
その他、実施形態1と同様の構成および作用効果を備える。
The action and effect of this embodiment will be described. As described above, in the present embodiment, all the connecting
Therefore, the eddy current i can flow along the alternating current I over a longer distance. Therefore, the effect of canceling the magnetic flux due to the eddy current i can be further enhanced, and the inductance can be reduced more effectively.
In addition, it has the same configuration and action as in the first embodiment.
(シミュレーション例)
本発明の効果を確認するためのシミュレーションを行った。まず、シミュレータ上で、半導体モジュール1の3個のサンプル(サンプルA、サンプルB、サンプルC)を作成した。サンプルAは、図10に示すごとく、3個の上アーム半導体素子2Uと、3個の下アーム半導体素子2Lとを備える。これらの半導体素子2によって、インバータ回路19(図17参照)を形成してある。また、サンプルAは、1本の正極端子3Pと、2本の負極端子3Nとを備える。さらに、サンプルAは、アイランド5として、上アーム半導体素子2Uを搭載した上アーム搭載アイランド5Uと、下アーム半導体素子2Lを搭載した下アーム搭載アイランド5Lと、中継アイランド5Hと、フレームアイランド5Fとを備える。中継アイランド5Hは、導電部材8Bを介して、下アーム半導体素子2Lのソース電極に電気接続している。下アーム搭載アイランド5Lに、交流端子39が接続している。また、中継アイランド5Hと上アーム搭載アイランド5Uとの間には、これらを絶縁する素子側溝部58が形成されている。サンプルAの反対側金属層60(図示しない)は、図11に示すごとく、所謂ベタパターンになっている。
(Simulation example)
A simulation was performed to confirm the effect of the present invention. First, three samples (sample A, sample B, and sample C) of the
図10に示すごとく、半導体素子2をスイッチング動作させると、交流電流Iが、正極端子3Pと負極端子3Nとの間を流れる。交流電流Iは、一対の半導体素子2U,2Lと、導電部材8と、アイランド5(5U,5L,5H)を通過する。交流電流Iが流れると、図11に示すごとく、反対側金属層60に渦電流iが発生する。サンプルAでは、反対側金属層60をベタパターンにしてあるため、渦電流iの経路が制限を受けにくい。したがって、渦電流iは、交流電流Iの経路に沿って流れる。
As shown in FIG. 10, when the
次に、サンプルBの説明を行う。サンプルBの、半導体素子2側の構成は、サンプルA(図10参照)と同一である。サンプルBの反対側金属層60は、図12に示すごとく、素子側金属層50のパターンと同一にしてある。より詳しくは、素子側金属層50は、上アーム重複部6Uと、下アーム重複部6Lと、中継重複部6Hと、フレーム重複部6Fとを備える。これらの重複部6は、連結部61によって連結されていない。そのため、サンプルBでは、渦電流iが、複数の重複部6の間を流れず、渦電流iの経路が制限を受けやすい。したがって、渦電流iは、交流電流Iに沿って流れにくい。
Next, sample B will be described. The configuration of the sample B on the
次に、サンプルCの説明を行う。サンプルCの、半導体素子2側の構成は、サンプルA(図10参照)と同一である。図13に示すごとく、サンプルCでは、反対側金属層60に、複数の重複部6と、連結部61とを形成してある。この連結部61により、上アーム重複部6Uと下アーム重複部6Lとの間、複数の下アーム重複部6L同士、下アーム重複部6Lと中継重複部6Hの間を連結している。また、中継重複部6Hと上アーム重複部6Uとの間には、反対側溝部68が形成されている。図13、図14に示すごとく、反対側溝部68の先端68Pにも、連結部61が形成されている。この連結部61により、上アーム重複部6Uと中継重複部6Hとを連結している。サンプルCでは、このように複数の連結部61を形成することにより、複数の重複部6の間に渦電流iが流れるようにしてある。
Next, sample C will be described. The configuration of the sample C on the
上記3個のサンプルについてシミュレーションを行い、反り量とインダクタンスを算出した。まず、上記3個のサンプルを−40℃から150℃に温度変化させ、積層基板10の反り量を算出した。その結果を図15に示す。このグラフでは、サンプルA(すなわち、反対側金属層60をベタパターンにしたサンプル)の反り量を1としたときの、サンプルB、Cの反り量を比率にして表している。図15から、反対側金属層60をベタパターンにすると反り量が大きいことが分かる。また、サンプルB、Cは、反り量が少ないことが分かる。これは、素子側金属層50と反対側金属層60との、熱膨張量が略等しいためだと考えられる。
Simulations were performed on the above three samples, and the amount of warpage and inductance were calculated. First, the temperature of the above three samples was changed from −40 ° C. to 150 ° C., and the amount of warpage of the
次に、インダクタンスのシミュレーション結果を図16に示す。このグラフでは、サンプルAのインダクタンスを1としたときの、サンプルB、Cのインダクタンスを比率にして表している。図16から、連結部61を形成しないサンプルBは、インダクタンスが高いことが分かる。また、連結部61を形成したサンプルCは、インダクタンスを低減でき、サンプルAと略同じ値になることが分かる。これは、サンプルCでは連結部61を形成したため、渦電流iを、交流電流Iの経路に沿って流しやすくなり、交流電流Iの磁束を効果的に打ち消すことができるからだと考えられる。
Next, the simulation result of the inductance is shown in FIG. In this graph, when the inductance of the sample A is 1, the inductances of the samples B and C are represented as a ratio. From FIG. 16, it can be seen that the sample B, which does not form the connecting
本発明は上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。 The present invention is not limited to each of the above embodiments, and can be applied to various embodiments without departing from the gist thereof.
1 半導体モジュール
2 半導体素子
3 直流端子
4 絶縁基板
50 素子側金属層
5 アイランド
60 反対側金属層
6 重複部
61 連結部
Claims (4)
上記上アーム半導体素子に電気接続した正極端子(3P)と、上記下アーム半導体素子に電気接続した負極端子(3N)との、一対の直流端子(3)と、
絶縁材料からなる絶縁基板(4)と、該絶縁基板の上記半導体素子側の主面(S1)に形成された素子側金属層(50)と、上記絶縁基板の、上記素子側金属層を設けた側とは反対側の主面(S2)に形成された反対側金属層(60)と、を有する積層基板(10)とを備え、
上記素子側金属層によって複数のアイランド(5)が形成され、該複数のアイランドのうち少なくとも一部の該アイランドは、上記半導体素子が搭載され、該半導体素子を流れる電流の経路をなしており、
上記反対側金属層は、上記絶縁基板の厚さ方向(Z)から見たときに、個々の上記アイランドと重なり合う複数の重複部(6)と、該複数の重複部のうち少なくとも2個の該重複部を連結する連結部(61)とを備え、
上記半導体素子のスイッチング動作に伴って、交流電流が、上記一対の直流端子の間に、上記一対の半導体素子および上記アイランドを介して流れたとき、渦電流が、上記複数の重複部と上記連結部とを含む経路に流れるよう構成されている、半導体モジュール(1)。 At least a pair of semiconductor elements (2), an upper arm semiconductor element (2 U ) and a lower arm semiconductor element (2 L), electrically connected in series with each other.
A pair of DC terminals (3) consisting of a positive electrode terminal (3 P ) electrically connected to the upper arm semiconductor element and a negative electrode terminal (3 N ) electrically connected to the lower arm semiconductor element.
An insulating substrate (4) made of an insulating material, an element-side metal layer (50) formed on the main surface (S 1 ) of the insulating substrate on the semiconductor element side, and an element-side metal layer of the insulating substrate. A laminated substrate (10) having a metal layer (60) on the opposite side formed on a main surface (S 2 ) opposite to the provided side and a laminated substrate (10) having the metal layer (60) on the opposite side is provided.
A plurality of islands (5) are formed by the element-side metal layer, and at least a part of the islands is mounted with the semiconductor element and forms a path of a current flowing through the semiconductor element.
The metal layer on the opposite side has a plurality of overlapping portions (6) that overlap with the individual islands when viewed from the thickness direction (Z) of the insulating substrate, and at least two of the plurality of overlapping portions. It is provided with a connecting portion (61) for connecting the overlapping portions.
When an alternating current flows between the pair of DC terminals through the pair of semiconductor elements and the islands due to the switching operation of the semiconductor elements, the eddy current is connected to the plurality of overlapping portions. A semiconductor module (1) configured to flow in a path including a part.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018186698A JP6908012B2 (en) | 2018-10-01 | 2018-10-01 | Semiconductor module |
PCT/JP2019/036257 WO2020071098A1 (en) | 2018-10-01 | 2019-09-16 | Semiconductor module |
DE112019004930.5T DE112019004930T5 (en) | 2018-10-01 | 2019-09-16 | SEMI-CONDUCTOR MODULE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018186698A JP6908012B2 (en) | 2018-10-01 | 2018-10-01 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020058126A JP2020058126A (en) | 2020-04-09 |
JP6908012B2 true JP6908012B2 (en) | 2021-07-21 |
Family
ID=70054844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018186698A Active JP6908012B2 (en) | 2018-10-01 | 2018-10-01 | Semiconductor module |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6908012B2 (en) |
DE (1) | DE112019004930T5 (en) |
WO (1) | WO2020071098A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2023199639A1 (en) * | 2022-04-13 | 2023-10-19 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011254387A (en) * | 2010-06-03 | 2011-12-15 | Rohm Co Ltd | Ac switch |
DE102011053680A1 (en) * | 2011-09-16 | 2013-03-21 | Sma Solar Technology Ag | Circuit arrangement for reducing oscillation tendency |
JP6488996B2 (en) * | 2015-11-27 | 2019-03-27 | 株式会社デンソー | Power converter |
-
2018
- 2018-10-01 JP JP2018186698A patent/JP6908012B2/en active Active
-
2019
- 2019-09-16 DE DE112019004930.5T patent/DE112019004930T5/en active Pending
- 2019-09-16 WO PCT/JP2019/036257 patent/WO2020071098A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
DE112019004930T5 (en) | 2021-06-17 |
WO2020071098A1 (en) | 2020-04-09 |
JP2020058126A (en) | 2020-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109417067B (en) | Semiconductor power module | |
US8461623B2 (en) | Power semiconductor module | |
JP6062565B1 (en) | Semiconductor device and manufacturing method thereof | |
JP4660214B2 (en) | Power semiconductor device | |
JP2019029457A (en) | Semiconductor module | |
JP7010167B2 (en) | Semiconductor device | |
CN110383475B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
WO2017006809A1 (en) | Power semiconductor module | |
JP6488996B2 (en) | Power converter | |
JP6154104B2 (en) | Apparatus for electrically interconnecting at least one electronic component to a power supply including means for reducing loop inductance between the first and second terminals | |
JP7124474B2 (en) | semiconductor equipment | |
JP2009278772A (en) | Inverter module | |
JP7428017B2 (en) | semiconductor module | |
WO2020184053A1 (en) | Semiconductor device | |
JP2020136516A (en) | Semiconductor module and power converter using the same | |
JP2005252305A (en) | Semiconductor device for electric power | |
JP6908012B2 (en) | Semiconductor module | |
WO2020184051A1 (en) | Semiconductor device | |
JP6123722B2 (en) | Semiconductor device | |
CN112992845A (en) | Power module and method for manufacturing the same | |
US9445497B2 (en) | Semiconductor device | |
JP6468984B2 (en) | Semiconductor device | |
JP6906583B2 (en) | Semiconductor power module | |
US20240178194A1 (en) | Semiconductor module | |
JP7192235B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6908012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |