JP6898418B2 - 遊技機 - Google Patents

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、スロットなどの遊技機に関し、より詳しくは、異常リセットからの復帰を迅速に行うことができると共に、乱数回路の信頼性を保つことができる遊技機に関する。

従来のパチンコ機等の遊技機として、例えば特許文献１に記載のような遊技機が知られている。この遊技機は、ソレノイド制御を行うにあたって、電力消費を抑えるためにソレノイドの作動／停止時間をソフトウェアプログラムによって制御するというものである。

特開２０１２−２５３３０８号公報

しかしながら、上記のような遊技機は、異常リセットからの復帰を迅速に行うことができず、乱数回路の信頼性を保つことができない可能性があるという問題があった。

そこで本発明は、上記問題に鑑み、異常リセットからの復帰を迅速に行うことができると共に、乱数回路の信頼性を保つことができる遊技機を提供することを目的としている。

上記本発明の目的は、以下の手段によって達成される。なお、括弧内は、後述する実施形態の参照符号を付したものであるが、本発明はこれに限定されるものではない。

請求項１の発明に係る遊技機によれば、所定の信号（例えば、図４に示すクロック信号ＣＬＫ）に基づいて、乱数を更新する乱数更新手段（例えば、図４に示す１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ））と、
少なくとも所定のデータが所定領域に記憶されているメモリ空間（例えば、図１２に示すメモリ空間アドレスマップ）において、そのメモリ空間のメーカ情報が記憶されている領域（例えば、図１２に示すＲＯＭコメント領域６１０ｂ）にアクセスがされたことを検出して異常リセット信号を発生させる異常リセット信号発生手段（例えば、図３に示すリセットコントローラ６４０）と、
電源投入時にシステムリセット信号を発生させるシステムリセット信号発生手段（例えば、図３に示すシステムリセット生成部１３２０）と、
所定条件の成立に基づき、遊技に関する抽選を行う抽選手段（例えば、図２４に示すステップＳ５０８）と、
前記所定条件の成立時に、前記乱数更新手段（例えば、図４に示す１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ））から前記抽選に用いる乱数を取得する乱数取得手段（例えば、図２３に示すステップＳ４０３）と、を有し、
前記乱数更新手段（例えば、図４に示す１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ））は、前記システムリセット信号発生手段（例えば、図３に示すシステムリセット生成部１３２０）にて発生させたシステムリセット信号でリセットされると、ランダムな値を乱数の初期値とする一方、前記異常リセット信号発生手段（例えば、図３に示すリセットコントローラ６４０）にて発生させた異常リセット信号でリセットされると、該リセットされる前に設定された値を初期値とし、
前記抽選手段（例えば、図２４に示すステップＳ５０８）は、前記乱数の初期値が前記システムリセット信号に基づいて設定されたものか、あるいは、前記異常リセット信号に基づいて設定されたものかを確認することなく、前記乱数取得手段（例えば、図２３に示すステップＳ４０３にて取得した乱数と所定の判定値に基づき抽選を行ってなることを特徴としている。

本発明によれば、異常リセットからの復帰を迅速に行うことができると共に、乱数回路の信頼性を保つことができる。

本発明の一実施形態に係る遊技機の外観を示す斜視図である。 同実施形態に係る遊技機の遊技盤の正面図である。 同実施形態に係る遊技機の制御装置を示すブロック図である。 図３に示す乱数回路を示すブロック図である。 （ａ）は図４に示す１６／８ビット乱数生成回路のブロック図、（ｂ）は図４に示す１６／８ビットカスタム乱数生成回路のブロック図である。 （ａ）は同実施形態に係る１６ビット乱数値レジスタの説明図、（ｂ）は同実施形態に係る８ビット乱数値レジスタの説明図、（ｃ）は同実施形態に係る１６ビットカスタム乱数値レジスタの説明図、（ｄ）は同実施形態に係る８ビットカスタム乱数値レジスタの説明図、（ｅ）は同実施形態に係る初期値設定レジスタの説明図である。 （ａ）は同実施形態に係る１６ビットカスタム乱数生成回路最大値設定レジスタの説明図、（ｂ）は同実施形態に係る８ビットカスタム乱数生成回路最大値設定レジスタの説明図である。 （ａ）は同実施形態に係る１６ビット乱数ラッチレジスタの説明図、（ｂ）は同実施形態に係る８ビット乱数ラッチレジスタの説明図、（ｃ）は同実施形態に係る１６ビットカスタム乱数ラッチレジスタの説明図、（ｄ）は同実施形態に係る８ビットカスタム乱数ラッチレジスタの説明図である。 同実施形態に係る乱数ラッチステータスレジスタの説明図である。 同実施形態に係る乱数エラーステータスレジスタの説明図である。 （ａ）は従来の方法で乱数回路の異常を報知する場合の画面例を示し、（ｂ）は本実施形態に係る方法で乱数回路の異常を報知する場合の画面例を示す図である。 図３に示す主制御基板が備えるメモリ空間アドレスマップを示す図である。 （ａ）は同実施形態に係るプログラムエンドアドレスの説明図であり、（ｂ）は（ａ）に示すプログラムエンドアドレスを使用した際、主制御ＲＯＭ内のプログラム領域がどのような領域に変化するかを説明する説明図である。 図３に示すＰＷＭ回路を示すブロック図である。 （ａ）は同実施形態に係るＰＷＭ周期設定レジスタの説明図、（ｂ）は同実施形態に係るＰＷＭデューティ設定レジスタ（ＰＵＬＤＴＹＡ）の説明図、（ｃ）は同実施形態に係るＰＷＭデューティ設定レジスタ（ＰＵＬＤＴＹＢ）の説明図である。 同実施形態に係るＰＷＭ回路にて生成されたＰＷＭ信号のタイミングチャート図を示し、（ａ）は、デューティ比が０％のＰＷＭ信号で、（ｂ）は、デューティ比が２５％，周期が２．０ｍｓｅｃのＰＷＭ信号で、（ｃ）は、デューティ比が１００％のＰＷＭ信号である。 図１４に示すＰＷＭ周期設定レジスタ、ＰＷＭデューティ設定レジスタ（ＰＵＬＤＴＹＡ，ＰＵＬＤＴＹＢ）に新たな設定値が設定された場合に現在のＰＷＭ信号がどのタイミングで、新たに設定された設定値に基づくＰＷＭ信号に変化するのかを示すタイミングチャート図である。 同実施形態に係る主制御のメイン処理を説明するフローチャート図である。 同実施形態に係る主制御のタイマ割込み処理を説明するフローチャート図である。 図１９に示す主制御のタイマ割込み処理の普通図柄処理を説明するフローチャート図である。 図１９に示す主制御のタイマ割込み処理の普通電動役物管理処理を説明するフローチャート図である。 図１９に示す主制御のタイマ割込み処理の特別図柄処理を説明するフローチャート図である。 図２２に示す始動口チェック処理を説明するフローチャート図である。 図２２に示す特別図柄変動開始処理を説明するフローチャート図である。 図２２に示す特別図柄変動中処理を説明するフローチャート図である。 図２２に示す特別図柄確認時間中処理を説明するフローチャート図である。 （ａ）は普通図柄の当否抽選を実行する際に使用される普通図柄当たり判定テーブルを示し、（ｂ）は特別図柄の当否抽選を実行する際に使用される特別図柄大当たり判定テーブルを示し、（ｃ）は特別図柄の当否抽選を実行する際に使用される特別図柄小当たり判定テーブルを示す図である。 図１９に示す主制御のタイマ割込み処理の特別電動役物管理処理を説明するフローチャート図である。 図２８に示す大当たり開始処理を説明するフローチャート図である。 図２８に示す特別電動役物作動開始処理を説明するフローチャート図である。 図２８に示す特別電動役物作動中処理を説明するフローチャート図である。 図２８に示す特別電動役物作動継続判定処理を説明するフローチャート図である。 図２８に示す大当たり終了処理を説明するフローチャート図である。

以下、本発明に係る遊技機の一実施形態を、パチンコ遊技機を例にして、図１〜図３３を参照して具体的に説明する。なお、以下の説明において、上下左右の方向を示す場合は、図示正面から見た場合の上下左右をいうものとする。

＜遊技機：外観構成＞
まず、図１及び図２を参照して、本実施形態に係るパチンコ遊技機の外観構成を説明する。

図１に示すように、パチンコ遊技機１は、木製の外枠２の前面に矩形状の前面枠３を開閉可能に取り付け、その前面枠３の裏面に取り付けられている遊技盤収納フレーム（図示せず）内に遊技盤４が装着された構成からなる。遊技盤４は、図２に示す遊技領域４０を前面に臨ませた状態で装着され、図１に示すようにこの遊技領域４０の前側に透明ガラスを支持したガラス扉枠５が設けられている。なお、上記遊技領域４０は、遊技盤４の面上に配設された球誘導レール６（図２参照）で囲まれた領域からなるものである。

一方、パチンコ遊技機１は、図１に示すように、ガラス扉枠５の下側に前面操作パネル７が配設され、その前面操作パネル７には上受け皿ユニット８が設けられ、この上受け皿ユニット８には、排出された遊技球を貯留する上受け皿９が一体形成されている。また、この前面操作パネル７には、球貸しボタン１１及びプリペイドカード排出ボタン１２（カード返却ボタン１２）が設けられている。そして、上受け皿９の上皿表面部分には、内蔵ランプ（図示せず）点灯時に押下することにより演出効果を変化させることができる押しボタン式の演出ボタン装置１３が設けられている。また、この上受け皿９には、当該上受け皿９に貯留された遊技球を下方に抜くための球抜きボタン１４が設けられている。

また一方、図１に示すように、前面操作パネル７の右端部側には、発射ユニットを作動させるための発射ハンドル１５が設けられ、その発射ハンドル１５の左側近傍及び前面枠３の上部両側面側には、ＢＧＭ（Ｂａｃｋｇｒｏｕｎｄ ｍｕｓｉｃ）あるいは効果音を発するスピーカ１６が設けられている。そして、上記前面枠３の周枠には、ＬＥＤランプ等の装飾ランプが配設されている。

他方、上記遊技盤４の遊技領域４０には、図２に示すように、略中央部にＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等からなる液晶表示装置４１が配設されている。この液晶表示装置４１は、表示エリアを左、中、右の３つのエリアに分割し、独立して数字やキャラクタ、文字（キャラクタの会話や歌詞テロップ等）あるいは図柄（装飾図柄）の変動表示が可能なものである。

一方、液晶表示装置４１の真下には、特別図柄１始動口４２が配設され、その内部には入賞球を検出する特別図柄１始動口スイッチ４２ａ（図３参照）が設けられている。液晶表示装置４１の右下部側には、特別図柄２始動口４３が配設され、その内部には入賞球を検出する特別図柄２始動口スイッチ４３ａ（図３参照）が設けられている。そしてさらに、この特別図柄２始動口４３は、図２に示すように、開閉部材４３ｂを備えており、この開閉部材４３ｂが開放した場合に遊技球が入賞し易い状態となる。この開閉部材４３ｂは、後述する普通図柄の抽選に当選した場合に、所定回数、所定時間開放するもので、普通電動役物ソレノイド４３ｃ（図３参照）によって開閉動作が制御されている。なお、以下では、このような開閉部材４３ｂ及び普通電動役物ソレノイド４３ｃを合せた装置を普通電動役物と称することがある。

一方、特別図柄１始動口４２の右側には、図２に示すように、入賞装置４４が配設されている。この入賞装置４４は、後述する特別図柄の抽選に当選したとき、すなわち大当たりしたことにより発生する特別遊技状態の際、開閉扉４４ａにて閉止されている図示しない大入賞口が開放するように開閉扉４４ａが特別電動役物ソレノイド４４ｂ（図３参照）によって駆動制御され、遊技球が大入賞口（図示せず）に入球可能となる。なお、この大入賞口（図示せず）に入球した遊技球は入賞球として大入賞口（図示せず）内部に設けられている大入賞口スイッチ４４ｃによって検出される。

一方、特別図柄の抽選に当選していないとき、すなわち、特別遊技状態でない場合は、特別電動役物ソレノイド４４ｂ（図３参照）によって開閉扉４４ａが駆動制御され、大入賞口（図示せず）が閉止される。これにより、大入賞口（図示せず）内に遊技球が入球することができなくなる。なお、以下では、このような開閉扉４４ａ及び特別電動役物ソレノイド４４ｂを合せた装置を特別電動役物と称することがある。

他方、液晶表示装置４１の右上部には、図２に示すように、ゲートからなる普通図柄始動口４５が配設され、その内部には、遊技球の通過を検出する普通図柄始動口スイッチ４５ａ（図３参照）が設けられている。また、上記入賞装置４４の右側及び上記特別図柄１始動口４２の左側には、一般入賞口４６が夫々配設され（図示では、右側に１つ、左側に３つ）、その内部には、夫々、遊技球の通過を検出する一般入賞口スイッチ４６ａ（図３参照）が設けられている。

また、上記遊技盤４の遊技領域４０の右下周縁部には、７セグメントが３個並べて構成されており、そのうち２個の７セグメントが特別図柄表示装置４７であり、他の７セグメントは特別図柄１や特別図柄２等の保留球数等を表示するものである。この特別図柄表示装置４７は、図２に示すように、特別図柄１表示装置４７ａと特別図柄２表示装置４７ｂとで構成されており、その特別図柄１表示装置４７ａの左側には、２個のＬＥＤからなる普通図柄表示装置４８が設けられている。なお、上記遊技盤４の遊技領域４０には、図示はしないが複数の遊技釘が配設され、遊技球の落下方向変換部材としての風車４９が配設されている。

＜遊技機：制御装置＞
次に、上記のような外観構成からなるパチンコ遊技機１内に設けられる遊技の進行状況に応じて電子制御を行う制御装置を、図３を用いて説明する。この制御装置は、図３に示すように、遊技動作全般の制御を司る主制御基板６０と、その主制御基板６０からの制御コマンドに基づいて遊技球を払出す払出制御基板７０と、画像と光と音についての制御を行うサブ制御基板８０とで主に構成されている。なお、サブ制御基板８０は、図３に示すように、演出制御基板９０と、装飾ランプ基板１００と、液晶制御基板１２０とで構成されている。

主制御基板６０は、主制御ＣＰＵ６００と、一連の遊技制御手順を記述した遊技プログラム等を格納した主制御ＲＯＭ６１０と、作業領域やバッファメモリ等として機能する主制御ＲＡＭ６２０と、ハードウェア乱数を更新する乱数回路６３０と、システムリセット信号や、ウォッチドックタイマ（図示せず）リセット信号、イリーガルアクセスリセット信号等のリセット信号を制御するリセットコントローラ６４０と、ＰＷＭ信号を生成するＰＷＭ回路６５０とで構成されたワンチップマイクロコンピュータを搭載している。

そして、このように構成される主制御基板６０には、払出モータＭを制御して遊技球を払出す払出制御基板７０が接続されている。そしてさらには、特別図柄１始動口４２への入賞を検出する特別図柄１始動口スイッチ４２ａと、特別図柄２始動口４３への入賞を検出する特別図柄２始動口スイッチ４３ａと、普通図柄始動口４５の通過を検出する普通図柄始動口スイッチ４５ａと、一般入賞口４６への入賞を検出する一般入賞口スイッチ４６ａと、開閉扉４４ａによって開放又は閉止される大入賞口（図示せず）の入賞を検出する大入賞口スイッチ４４ｃとが接続されている。またさらには、開閉部材４３ｂの動作を制御する普通電動役物ソレノイド４３ｃと、開閉扉４４ａの動作を制御する特別電動役物ソレノイド４４ｂと、特別図柄１表示装置４７ａと、特別図柄２表示装置４７ｂと、普通図柄表示装置４８とが接続されている。

このように構成される主制御基板６０は、特別図柄１始動口スイッチ４２ａ又は特別図柄２始動口スイッチ４３ａあるいは普通図柄始動口スイッチ４５ａからの信号を主制御ＣＰＵ６００にて受信すると、遊技者に有利な特別遊技状態を発生させるか（いわゆる「当たり」）、あるいは、遊技者に有利な特別遊技状態を発生させないか（いわゆる「ハズレ」）の抽選を行い、その抽選結果である当否情報に応じて特別図柄の変動パターンや停止図柄あるいは普通図柄の表示内容を決定し、その決定した情報を特別図柄１表示装置４７ａ又は特別図柄２表示装置４７ｂあるいは普通図柄表示装置４８に送信する。これにより、特別図柄１表示装置４７ａ又は特別図柄２表示装置４７ｂあるいは普通図柄表示装置４８に抽選結果が表示されることとなる。そしてさらに、主制御基板６０、すなわち、主制御ＣＰＵ６００は、その決定した情報を含む演出制御コマンドを生成し、演出制御基板９０に送信する。なお、主制御基板６０、すなわち、主制御ＣＰＵ６００が、一般入賞口スイッチ４６ａ、大入賞口スイッチ４４ｃからの信号を受信した場合は、遊技者に幾らの遊技球を払い出すかを決定し、その決定した情報を含む払出制御コマンドを払出制御基板７０に送信することで、払出制御基板７０が遊技者に遊技球を払出すこととなる。なお、この抽選処理についての詳細は後述することとする。

また、抽選を行った結果、普通図柄の抽選に当選した場合、ＰＷＭ回路６５０にて生成されるＰＷＭ信号によって開閉部材４３ｂが所定回数、所定時間開放するように普通電動役物ソレノイド４３ｃが駆動制御される。一方、特別図柄の抽選に当選した場合、ＰＷＭ回路６５０にて生成されるＰＷＭ信号によって特別電動役物ソレノイド４４ｂが大入賞口（図示せず）を開放するように制御される。なお、この処理並びにＰＷＭ回路６５０の詳細は後述することとする。

払出制御基板７０は、上記主制御基板６０（主制御ＣＰＵ６００）からの払出制御コマンドを受信し、その受信した払出制御コマンドに基づいて払出モータ信号を生成する。そして、その生成した払出モータ信号にて、払出モータＭを制御し、遊技者に遊技球を払出す。そしてさらに、払出制御基板７０は、遊技球の払出動作を示す賞球計数信号や払出動作の異常に係るステイタス信号を送信し、遊技者の操作に応答して遊技球を発射させる発射制御基板７１の動作を開始又は停止させる発射制御信号を送信する処理を行う。

演出制御基板９０は、上記主制御基板６０（主制御ＣＰＵ６００）からの演出制御コマンドを受けて各種演出を実行制御する演出制御ＣＰＵ９００と、演出制御手順を記述した制御プログラム等が格納されているフラッシュメモリからなる演出制御ＲＯＭ９１０と、作業領域やバッファメモリ等として機能する演出制御ＲＡＭ９２０とで構成されている。そしてさらに、演出制御基板９０は、所望のＢＧＭや効果音を生成する音ＬＳＩ９３０と、ＢＧＭや効果音等の音データ等が予め格納されている音ＲＯＭ９４０とが搭載されている。

このように構成される演出制御基板９０には、ランプ演出効果を現出するＬＥＤランプ等の装飾ランプが搭載されている装飾ランプ基板１００が接続され、さらに、内蔵されているランプ（図示せず）点灯時に遊技者が押下することにより演出効果を変化させることができる押しボタン式の演出ボタン装置１３が接続され、ＢＧＭや効果音等を発するスピーカ１６が接続されている。またさらに、演出制御基板９０には、液晶表示装置４１を制御する液晶制御基板１２０が接続されている。

かくして、このように構成される演出制御基板９０は、主制御基板６０（主制御ＣＰＵ６００）より送信される大当たり抽選結果（大当たりかハズレの別）に基づく特別図柄変動パターン、現在の遊技状態、始動保留球数、抽選結果に基づき停止させる装飾図柄等に必要となる基本情報を含んだ演出制御コマンドを演出制御ＣＰＵ９００にて受信する。そして、演出制御ＣＰＵ９００は、受信した演出制御コマンドに対応した演出パターンを、演出制御ＲＯＭ９１０内に予め格納しておいた多数の演出パターンの中から抽選により決定し、その決定した演出パターンを実行指示する制御信号を演出制御ＲＡＭ９２０内に一時的に格納する。

そして、演出制御ＣＰＵ９００は、演出制御ＲＡＭ９２０に格納しておいた演出パターンを実行指示する制御信号のうち、音に関する制御信号を音ＬＳＩ９３０に送信する。これを受けて音ＬＳＩ９３０は、当該制御信号に対応する音データを音ＲＯＭ９４０より読み出し、スピーカ１６に出力する。これにより、スピーカ１６より上記決定された演出パターンに対応したＢＧＭや効果音が発せられることとなる。

また、演出制御ＣＰＵ９００は、演出制御ＲＡＭ９２０に格納しておいた演出パターンを実行指示する制御信号のうち、光に関する制御信号を装飾ランプ基板１００に送信する。これにより、装飾ランプ基板１００が、ランプ演出効果を現出するＬＥＤランプ等の装飾ランプを点灯又は消灯する制御を行うため、上記決定された演出パターンに対応したランプ演出が実行されることとなる。

さらに、演出制御ＣＰＵ９００は、演出制御ＲＡＭ９２０に格納しておいた演出パターンを実行指示する制御信号のうち、画像に関する液晶制御コマンドを液晶制御基板１２０に送信する。これにより、液晶制御基板１２０が、当該液晶制御コマンドに基づく画像を表示させるように液晶表示装置４１を制御することにより、上記決定された演出パターンに対応した画像が液晶表示装置４１に表示されることとなる。なお、液晶制御基板１２０には演出内容に沿った画像を表示するための種々の画像データが記憶されており、さらに、演出出力全般の制御を担うＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）が搭載されている。

ところで、上記説明した各基板への電源供給は、図３に示す電源基板１３０より供給されている。この電源基板１３０は、電圧生成部１３００と、電圧監視部１３１０と、システムリセット生成部１３２０とを含んで構成されている。この電圧生成部１３００は、遊技店に設置された図示しない変圧トランスから供給される外部電源である交流電圧ＡＣ２４Ｖを受けて複数種類の直流電圧を生成するもので、その生成された直流電圧は、図示はしないが各基板に供給されている。

また、電圧監視部１３１０は、上記交流電圧ＡＣ２４Ｖの電圧を監視するもので、この電圧が遮断されたり、停電が発生したりして電圧異常を検出した場合に電圧異常信号ＡＬＡＲＭを主制御基板６０に出力するものである。なお、電圧異常信号ＡＬＡＲＭは、電圧異常時には「Ｌ」レベルの信号を出力し、正常時には「Ｈ」レベルの信号を出力する。

また、一方、システムリセット生成部１３２０は、電源投入時のシステムリセット信号を生成するもので、その生成されたシステムリセット信号は、図示はしないが各基板に出力されている。

ここで、上記説明した制御装置のうち、本発明の特徴部分は、主制御基板６０に関する部分であるため、この点につき、図４〜図１３を参照して具体的に説明する。まず、主制御基板６０が備える乱数回路６３０について詳述する。

＜乱数回路＞
乱数回路６３０は、図４に示すように、１６ビット乱数生成回路６３００Ａ（Ｂ）と、８ビット乱数生成回路６３０１Ａ（Ｂ）と、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）と、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）とを有している。

＜乱数回路：１６ビット乱数生成回路＞
この１６ビット乱数生成回路６３００Ａ（Ｂ）は、主に、所定のクロック信号ＣＬＫに基づいて、０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲のハードウェア乱数をそれぞれ更新するものである。そして、このように更新されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）に格納される。

具体的には、図６（ａ）に示すように、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数は、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａに格納され、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数は、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ｂに格納される。なお、これら１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）は、読み出しのみ可能なレジスタである。

一方、上記１６ビット乱数生成回路６３００Ａ（Ｂ）は、図５（ａ）に示すように、加算回路６３１０_１６Ａ（Ｂ）と、更新値レジスタ６３１１_１６Ａ（Ｂ）と、乱数エラー検出回路６３１２_１６Ａ（Ｂ）とで主に構成されている。この加算回路６３１０_１６Ａ（Ｂ）は、所定のクロック信号ＣＬＫに基づいて、０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲のハードウェア乱数を更新するもので、更新値レジスタ６３１１_１６Ａ（Ｂ）は、加算回路６３１０_１６Ａ（Ｂ）にて更新されたハードウェア乱数を格納するものである。そしてこのように更新値レジスタ６３１１_１６Ａ（Ｂ）にて格納されたハードウェア乱数値が、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）に格納されることとなる。

一方、乱数エラー検出回路６３１２_１６Ａ（Ｂ）は、１６ビット乱数生成回路６３００Ａ（Ｂ）のエラー（異常）をそれぞれ検出するもので、この検出されたエラー（異常）データが内部機能レジスタ６３０４内にある乱数エラーステータスレジスタＲＮＤＥＲＲ（図１０参照）に格納されることとなる。なお、この乱数エラーステータスレジスタＲＮＤＥＲＲについては後述することとする。

ところで、１６ビット乱数生成回路６３００Ａ（Ｂ）は、図５（ａ）に示すように、さらに、初期値設定レジスタＲＮＤＩＮＩを有している。この初期値設定レジスタＲＮＤＩＮＩは、図６（ｅ）に示すように、８ビットからなり、初期値設定レジスタＲＮＤＩＮＩの７ビット目が１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａに対応し、６ビット目が１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ｂに対応している。すなわち、初期値設定レジスタＲＮＤＩＮＩの７ビット目に０が設定されると、加算回路６３１０_１６Ａ（図５（ａ）参照）の初期値には０が設定され、これにより、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、１６ビット乱数生成回路６３００Ａをリセットすると、加算回路６３１０_１６Ａの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

他方、初期値設定レジスタＲＮＤＩＮＩの６ビット目に０が設定されると、加算回路６３１０_１６Ｂ（図５（ａ）参照）の初期値には０が設定され、これにより、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ｂの初期値には０が設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、１６ビット乱数生成回路６３００Ｂをリセットすると、加算回路６３１０_１６Ｂの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ｂには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

ところで、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）は、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。すなわち、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）は、主制御ＣＰＵ６００だけをリセットし、１６ビット乱数生成回路６３００Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビット乱数生成回路６３００Ａ（Ｂ）（更新値レジスタ６３１１_１６Ａ（Ｂ））は、リセットされる前に設定された値が保持され、そのまま初期値になる。それゆえ、１６ビット乱数生成回路６３００Ａ（Ｂ）（更新値レジスタ６３１１_１６Ａ（Ｂ））には、初期値としてリセットされる前の値がそのまま初期値として格納されることとなる。これにより、主制御ＣＰＵ６００にて、１６ビット乱数生成回路６３００Ａ（Ｂ）（更新値レジスタ６３１１_１６Ａ（Ｂ））を読み出し、その初期値から１６ビット乱数生成回路６３００Ａ（Ｂ）（加算回路６３１０_１６Ａ（Ｂ））にてハードウェア乱数を更新させれば、再びシステムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）が発生するか否かを確認することで、そのリセットの要因が、１６ビット乱数生成回路６３００Ａ（Ｂ）にあるか否かの検証が可能となる。なお、これら１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）は、主制御ＣＰＵ６００にて１バイト読み出し命令で２回に分けて読み出した際、更新値レジスタ６３１１_１６Ａ（Ｂ）より、更新中のハードウェア乱数値が読み出される可能性があるため、１回に１６ビットの値を読み出す２バイト読み出し命令で読み出した方が好ましい。

＜乱数回路：８ビット乱数生成回路＞
一方、８ビット乱数生成回路６３０１Ａ（Ｂ）は、主に、所定のクロック信号ＣＬＫに基づいて、０〜２５５（００ｈ〜ＦＦｈ）の数値範囲のハードウェア乱数をそれぞれ更新するものである。そして、このように更新されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａ（Ｂ）に格納される。

具体的には、図６（ｂ）に示すように、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数は、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａに格納され、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数は、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ｂに格納される。なお、これら８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａ（Ｂ）は、読み出しのみ可能なレジスタである。

一方、上記８ビット乱数生成回路６３０１Ａ（Ｂ）は、図５（ａ）に示すように、加算回路６３１０_８Ａ（Ｂ）と、更新値レジスタ６３１１_８Ａ（Ｂ）と、乱数エラー検出回路６３１２_８Ａ（Ｂ）とで主に構成されている。この加算回路６３１０_８Ａ（Ｂ）は、所定のクロック信号ＣＬＫに基づいて、０〜２５５（００ｈ〜ＦＦｈ）の数値範囲のハードウェア乱数を更新するもので、更新値レジスタ６３１１_８Ａ（Ｂ）は、加算回路６３１０_８Ａ（Ｂ）にて更新されたハードウェア乱数を格納するものである。そしてこのように更新値レジスタ６３１１_８Ａ（Ｂ）にて格納されたハードウェア乱数値が、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａ（Ｂ）に格納されることとなる。

一方、乱数エラー検出回路６３１２_８Ａ（Ｂ）は、８ビット乱数生成回路６３０１Ａ（Ｂ）のエラー（異常）をそれぞれ検出するもので、この検出されたエラー（異常）データが内部機能レジスタ６３０４内にある乱数エラーステータスレジスタＲＮＤＥＲＲ（図１０参照）に格納されることとなる。なお、この乱数エラーステータスレジスタＲＮＤＥＲＲについては後述することとする。

ところで、８ビット乱数生成回路６３０１Ａ（Ｂ）は、図５（ａ）に示すように、さらに、初期値設定レジスタＲＮＤＩＮＩを有している。この初期値設定レジスタＲＮＤＩＮＩは、図６（ｅ）に示すように、８ビットからなり、初期値設定レジスタＲＮＤＩＮＩの５ビット目が８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａに対応し、４ビット目が８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ｂに対応している。すなわち、初期値設定レジスタＲＮＤＩＮＩの５ビット目に０が設定されると、図５（ａ）に示すように、加算回路６３１０_８Ａの初期値には０が設定され、これにより、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、８ビット乱数生成回路６３０１Ａをリセットすると、加算回路６３１０_８Ａの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

他方、初期値設定レジスタＲＮＤＩＮＩの４ビット目に０が設定されると、図５（ａ）に示すように、加算回路６３１０_８Ｂの初期値には０が設定され、これにより、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ｂの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、８ビット乱数生成回路６３０１Ｂをリセットすると、加算回路６３１０_８Ｂの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ｂには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

ところで、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａ（Ｂ）は、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。すなわち、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）は、主制御ＣＰＵ６００だけをリセットし、８ビット乱数生成回路６３０１Ａ（Ｂ）等の内部機能はリセットしない。そのため、８ビット乱数生成回路６３０１Ａ（Ｂ）（更新値レジスタ６３１１_８Ａ（Ｂ））は、リセットされる前に設定された値が保持され、そのまま初期値になる。それゆえ、８ビット乱数生成回路６３０１Ａ（Ｂ）（更新値レジスタ６３１１_８Ａ（Ｂ））には、初期値としてリセットされる前の値がそのまま初期値として格納されることとなる。これにより、主制御ＣＰＵ６００にて、８ビット乱数生成回路６３０１Ａ（Ｂ）（更新値レジスタ６３１１_８Ａ（Ｂ））を読み出し、その初期値から８ビット乱数生成回路６３０１Ａ（Ｂ）（加算回路６３１０_８Ａ（Ｂ））にてハードウェア乱数を更新させれば、再びシステムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）が発生するか否かを確認することで、そのリセットの要因が、８ビット乱数回路６３０１Ａ（Ｂ）にあるか否かの検証が可能となる。

＜乱数回路：１６ビットカスタム乱数生成回路＞
一方、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）は、主に、所定のクロック信号ＣＬＫに基づいて、０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲のハードウェア乱数をそれぞれ更新するものである。そして、このように更新されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）に格納される。

具体的には、図６（ｃ）に示すように、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数は、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａに格納され、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数は、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ｂに格納される。なお、これら１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）は、読み出しのみ可能なレジスタである。

一方、上記１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）は、図５（ｂ）に示すように、加算回路６３２０_１６Ａ（Ｂ）と、更新値レジスタ６３２１_１６Ａ（Ｂ）と、乱数エラー検出回路６３２２_１６Ａ（Ｂ）と、最大値設定回路６３２３_１６Ａ（Ｂ）で主に構成されている。この加算回路６３２０_１６Ａ（Ｂ）は、所定のクロック信号ＣＬＫに基づいて、０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲のハードウェア乱数を更新するもので、更新値レジスタ６３２１_１６Ａ（Ｂ）は、加算回路６３２０_１６Ａ（Ｂ）にて更新されたハードウェア乱数を格納するものである。そしてこのように更新値レジスタ６３２１_１６Ａ（Ｂ）にて格納されたハードウェア乱数値が、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）に格納されることとなる。

一方、乱数エラー検出回路６３２２_１６Ａ（Ｂ）は、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）のエラー（異常）をそれぞれ検出するもので、この検出されたエラー（異常）データが内部機能レジスタ６３０４内にある乱数エラーステータスレジスタＲＮＤＥＲＲ（図１０参照）に格納されることとなる。なお、この乱数エラーステータスレジスタＲＮＤＥＲＲについては後述することとする。

また、最大値設定回路６３２３_１６Ａ（Ｂ）は、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（加算回路６３２０_１６Ａ（Ｂ））の最大値を設定できるもので、内部機能レジスタ６３０４内にある１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ_Ａ（Ｂ）（図７（ａ）参照）に設定された値を設定するものである。

具体的に示せば、これら１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ_Ａ（Ｂ）は、図７（ａ）に示すように、読み書きすることができると共に、２５５〜６５５３５（００ＦＦｈ〜ＦＦＦＦｈ）の数値範囲を設定することができるもので、初期値には６５５３５（ＦＦＦＦｈ）が設定される。そして、１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ_Ａは、最大値設定回路６３２３_１６Ａに対応し、１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ_Ｂは、最大値設定回路６３２３_１６Ｂに対応している。これにより、１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ_Ａ（Ｂ）にて設定された値が、最大値設定回路６３２３_１６Ａ（Ｂ）に反映され、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（加算回路６３２０_１６Ａ（Ｂ））の最大値として設定されることとなる。なお、このように最大値が設定されると、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（加算回路６３２０_１６Ａ（Ｂ））は、ハードウェア乱数の更新を開始する。このようにすれば、任意のタイミングでハードウェア乱数の更新を開始することができるため、乱数値の出現の偏りを低減させることができる。

一方、この１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ＿Ａ（Ｂ）に、何らかの要因で発生したアクセス異常によって２５５（ＦＦｈ）より小さい値が設定された際、最大値設定回路６３２３_１６Ａ（Ｂ）は、最小値である２５５（ＦＦｈ）を、最大値として設定する。このようにすれば、ハードウェア乱数の設定に関する異常が発生したとしても、遊技を継続させることができ、もって、遊技の処理に対して乱数回路を効率的に使用することができる。またさらには、異常値が設定された際、異常値が設定されたか否かを検証せずとも、正常値（最小値である２５５）が設定され、その後の動作が継続されるため、異常処理に対する制御負荷を低減させることができる。なお、１６ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ１６ＭＸ＿Ａ（Ｂ）には、設定された値が格納されているため、当該値を主制御ＣＰＵ６００にて読み出すことで、異常を検出することもできる。

ところで、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）は、図５（ｂ）に示すように、さらに、初期値設定レジスタＲＮＤＩＮＩを有している。この初期値設定レジスタＲＮＤＩＮＩは、図６（ｅ）に示すように、８ビットからなり、初期値設定レジスタＲＮＤＩＮＩの３ビット目が１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａに対応し、２ビット目が１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ｂに対応している。すなわち、初期値設定レジスタＲＮＤＩＮＩの３ビット目に０が設定されると、図５（ｂ）に示すように、加算回路６３２０_１６Ａの初期値には０が設定され、これにより、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、１６ビットカスタム乱数生成回路６３０２Ａをリセットすると、加算回路６３２０_１６Ａの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

他方、初期値設定レジスタＲＮＤＩＮＩの２ビット目に０が設定されると、図５（ｂ）に示すように、加算回路６３２０_１６Ｂの初期値には０が設定され、これにより、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ｂの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、１６ビットカスタム乱数生成回路６３０２Ｂをリセットすると、加算回路６３２０_１６Ｂの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ｂには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

ところで、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）は、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。すなわち、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）は、主制御ＣＰＵ６００だけをリセットし、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（更新値レジスタ６３２１_１６Ａ（Ｂ））は、リセットされる前に設定された値が保持され、そのまま初期値になる。それゆえ、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（更新値レジスタ６３２１_１６Ａ（Ｂ））には、初期値としてリセットされる前の値がそのまま初期値として格納されることとなる。これにより、主制御ＣＰＵ６００にて、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（更新値レジスタ６３２１_１６Ａ（Ｂ））を読み出し、その初期値から１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）（加算回路６３２０_１６Ａ（Ｂ））にてハードウェア乱数を更新させれば、再びシステムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）が発生するか否かを確認することで、そのリセットの要因が、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）にあるか否かの検証が可能となる。なお、これら１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）は、主制御ＣＰＵ６００にて１バイト読み出し命令で２回に分けて読み出した際、更新値レジスタ６３２１_１６Ａ（Ｂ）より、更新中のハードウェア乱数値が読み出される可能性があるため、１回に１６ビットの値を読み出す２バイト読み出し命令で読み出した方が好ましい。

＜乱数回路：８ビットカスタム乱数生成回路＞
一方、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、主に、所定のクロック信号ＣＬＫに基づいて、０〜２５５（００ｈ〜ＦＦｈ）の数値範囲のハードウェア乱数をそれぞれ更新するものである。そして、このように更新されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａ（Ｂ）に格納される。

具体的には、図６（ｄ）に示すように、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数は、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａに格納され、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数は、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ｂに格納される。なお、これら８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａ（Ｂ）は、読み出しのみ可能なレジスタである。

一方、上記８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、図５（ｂ）に示すように、加算回路６３２０_８Ａ（Ｂ）と、更新値レジスタ６３２１_８Ａ（Ｂ）と、乱数エラー検出回路６３２２_８Ａ（Ｂ）と、最大値設定回路６３２３_８Ａ（Ｂ）で主に構成されている。この加算回路６３２０_８Ａ（Ｂ）は、所定のクロック信号ＣＬＫに基づいて、０〜２５５（００ｈ〜ＦＦｈ）の数値範囲のハードウェア乱数を更新するもので、更新値レジスタ６３２１_８Ａ（Ｂ）は、加算回路６３２０_８Ａ（Ｂ）にて更新されたハードウェア乱数を格納するものである。そしてこのように更新値レジスタ６３２１_８Ａ（Ｂ）にて格納されたハードウェア乱数値が、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａ（Ｂ）に格納されることとなる。

一方、乱数エラー検出回路６３２２_８Ａ（Ｂ）は、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）のエラー（異常）をそれぞれ検出するもので、この検出されたエラー（異常）データが内部機能レジスタ６３０４内にある乱数エラーステータスレジスタＲＮＤＥＲＲ（図１０参照）に格納されることとなる。なお、この乱数エラーステータスレジスタＲＮＤＥＲＲについては後述することとする。

また、最大値設定回路６３２３_８Ａ（Ｂ）は、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（加算回路６３２０_８Ａ（Ｂ））の最大値を設定できるもので、内部機能レジスタ６３０４内にある８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａ（Ｂ）（図７（ｂ）参照）に設定された値を設定するものである。

具体的に示せば、これら８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａ（Ｂ）は、図７（ｂ）に示すように、読み書きすることができると共に、１５〜２５５（０Ｆｈ〜ＦＦｈ）の数値範囲を設定することができるもので、初期値には１５（０Ｆｈ）が設定される。そして、８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａは、最大値設定回路６３２３_８Ａに対応し、８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ｂは、最大値設定回路６３２３_８Ｂに対応している。これにより、８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａ（Ｂ）にて設定された値が、最大値設定回路６３２３_８Ａ（Ｂ）に反映され、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（加算回路６３２０_８Ａ（Ｂ））の最大値として設定されることとなる。なお、このように最大値が設定されると、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（加算回路６３２０_８Ａ（Ｂ））は、ハードウェア乱数の更新を開始する。このようにすれば、任意のタイミングでハードウェア乱数の更新を開始することができるため、乱数値の出現の偏りを低減させることができる。

一方、この８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａ（Ｂ）に、何らかの要因で発生したアクセス異常によって１５（０Ｆｈ）より小さい値が設定された際、最大値設定回路６３２３_８Ａ（Ｂ）は、最小値である１５（０Ｆｈ）を、最大値として設定する。このようにすれば、ハードウェア乱数の設定に関する異常が発生したとしても、遊技を継続させることができ、もって、遊技の処理に対して乱数回路を効率的に使用することができる。またさらには、異常値が設定された際、異常値が設定されたか否かを検証せずとも、正常値（最小値である１５）が設定され、その後の動作が継続されるため、異常処理に対する制御負荷を低減させることができる。なお、８ビットカスタム乱数生成回路最大値設定レジスタＲＮＤ０８ＭＸ_Ａ（Ｂ）には、設定された値が格納されているため、当該値を主制御ＣＰＵ６００にて読み出すことで、異常を検出することもできる。

ところで、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、図５（ｂ）に示すように、さらに、初期値設定レジスタＲＮＤＩＮＩを有している。この初期値設定レジスタＲＮＤＩＮＩは、図６（ｅ）に示すように、８ビットからなり、初期値設定レジスタＲＮＤＩＮＩの１ビット目が８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａに対応し、０ビット目が８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ｂに対応している。すなわち、初期値設定レジスタＲＮＤＩＮＩの１ビット目に０が設定されると、図５（ｂ）に示すように、加算回路６３２０_８Ａの初期値には０が設定され、これにより、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、８ビットカスタム乱数生成回路６３０３Ａをリセットすると、加算回路６３２０_８Ａの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

他方、初期値設定レジスタＲＮＤＩＮＩの０ビット目に０が設定されると、図５（ｂ）に示すように、加算回路６３２０_８Ｂの初期値には０が設定され、これにより、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ｂの初期値が０に設定されることとなる。

一方、１が設定されると、上記システムリセット生成部１３２０（図３参照）にて生成されたシステムリセット信号がリセットコントローラ６４０（図３参照）にて制御され、８ビットカスタム乱数生成回路６３０３Ｂをリセットすると、加算回路６３２０_８Ｂの初期値には初期値設定レジスタＲＮＤＩＮＩにてランダムに生成される値が設定されることとなる。これにより、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ｂには、システムリセットにてリセットされる毎に異なる初期値が格納されることとなる。

ところで、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａ（Ｂ）は、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。すなわち、システムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）は、主制御ＣＰＵ６００だけをリセットし、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）等の内部機能はリセットしない。そのため、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（更新値レジスタ６３２１_８Ａ（Ｂ））は、リセットされる前に設定された値が保持され、そのまま初期値になる。それゆえ、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（更新値レジスタ６３２１_８Ａ（Ｂ））には、初期値としてリセットされる前の値がそのまま初期値として格納されることとなる。これにより、主制御ＣＰＵ６００にて、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（更新値レジスタ６３２１_８Ａ（Ｂ））を読み出し、その初期値から８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）（加算回路６３２０_８Ａ（Ｂ））にてハードウェア乱数を更新させれば、再びシステムリセット信号以外のリセット信号（例えば、イリーガルアクセスリセット信号）が発生するか否かを確認することで、そのリセットの要因が、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）にあるか否かの検証が可能となる。

＜乱数回路：乱数ラッチ回路＞
一方、乱数回路６３０は、図４に示すように、さらに、１６ビット乱数ラッチ１回路６３３０Ａ（Ｂ）と、１６ビット乱数ラッチ２回路６３３１Ａ（Ｂ）と、１６ビット乱数ラッチ３回路６３３２Ａ（Ｂ）と、８ビット乱数ラッチ１回路６３４０Ａ（Ｂ）と、８ビット乱数ラッチ２回路６３４１Ａ（Ｂ）と、８ビット乱数ラッチ３回路６３４２Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ１回路６３５０Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ２回路６３５１Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ３回路６３５２Ａ（Ｂ）と、８ビットカスタム乱数ラッチ１回路６３６０Ａ（Ｂ）と、８ビットカスタム乱数ラッチ２回路６３６１Ａ（Ｂ）と、８ビットカスタム乱数ラッチ３回路６３６２Ａ（Ｂ）とを有している。

＜乱数回路：１６ビット乱数ラッチ１回路＞
この１６ビット乱数ラッチ１回路６３３０Ａ（Ｂ）は、特別図柄１始動口スイッチ４２ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ１のラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビット乱数ラッチ１回路６３３０Ａは、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ１回路６３３０Ｂは、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビット乱数ラッチ１回路６３３０Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ１_Ａ（Ｂ）に格納される。具体的には、図８（ａ）に示すように、１６ビット乱数ラッチ１回路６３３０Ａに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ１_Ａに格納され、１６ビット乱数ラッチ１回路６３３０Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ１_Ｂに格納される。なお、この１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ１_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：１６ビット乱数ラッチ２回路＞
一方、１６ビット乱数ラッチ２回路６３３１Ａ（Ｂ）は、特別図柄２始動口スイッチ４３ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ２のラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビット乱数ラッチ２回路６３３１Ａは、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ２回路６３３１Ｂは、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビット乱数ラッチ２回路６３３１Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ２_Ａ（Ｂ）に格納される。具体的には、図８（ａ）に示すように、１６ビット乱数ラッチ２回路６３３１Ａに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ２_Ａに格納され、１６ビット乱数ラッチ２回路６３３１Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ２_Ｂに格納される。なお、この１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ２_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：１６ビット乱数ラッチ３回路＞
また一方、１６ビット乱数ラッチ３回路６３３２Ａ（Ｂ）は、普通図柄始動口スイッチ４５ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ３のラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビット乱数ラッチ３回路６３３２Ａは、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ３回路６３３２Ｂは、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビット乱数ラッチ３回路６３３２Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ３_Ａ（Ｂ）に格納される。具体的には、図８（ａ）に示すように、１６ビット乱数ラッチ３回路６３３２Ａに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ３_Ａに格納され、１６ビット乱数ラッチ３回路６３３２Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ３_Ｂに格納される。なお、この１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ３_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビット乱数ラッチ１回路＞
他方、８ビット乱数ラッチ１回路６３４０Ａ（Ｂ）は、特別図柄１始動口スイッチ４２ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ１のラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビット乱数ラッチ１回路６３４０Ａは、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ１回路６３４０Ｂは、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビット乱数ラッチ１回路６３４０Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ１_Ａ（Ｂ）に格納される。具体的には、図８（ｂ）に示すように、８ビット乱数ラッチ１回路６３４０Ａに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ１_Ａに格納され、８ビット乱数ラッチ１回路６３４０Ｂに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ１_Ｂに格納される。なお、この８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ１_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビット乱数ラッチ２回路＞
一方、８ビット乱数ラッチ２回路６３４１Ａ（Ｂ）は、特別図柄２始動口スイッチ４３ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ２のラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビット乱数ラッチ２回路６３４１Ａは、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ２回路６３４１Ｂは、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビット乱数ラッチ２回路６３４１Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ２_Ａ（Ｂ）に格納される。具体的には、図８（ｂ）に示すように、８ビット乱数ラッチ２回路６３４１Ａに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ２_Ａに格納され、８ビット乱数ラッチ２回路６３４１Ｂに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ２_Ｂに格納される。なお、この８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ２_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビット乱数ラッチ３回路＞
また一方、８ビット乱数ラッチ３回路６３４２Ａ（Ｂ）は、普通図柄始動口スイッチ４５ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ３のラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビット乱数ラッチ３回路６３４２Ａは、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ３回路６３４２Ｂは、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビット乱数ラッチ３回路６３４２Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ３_Ａ（Ｂ）に格納される。具体的には、図８（ｂ）に示すように、８ビット乱数ラッチ３回路６３４２Ａに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ３_Ａに格納され、８ビット乱数ラッチ３回路６３４２Ｂに保持（ラッチ）されたハードウェア乱数は、８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ３_Ｂに格納される。なお、この８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ３_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：１６ビットカスタム乱数ラッチ１回路＞
他方、１６ビットカスタム乱数ラッチ１回路６３５０Ａ（Ｂ）は、特別図柄１始動口スイッチ４２ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ１のラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビットカスタム乱数ラッチ１回路６３５０Ａは、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ１回路６３５０Ｂは、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビットカスタム乱数ラッチ１回路６３５０Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ１_Ａ（Ｂ）に格納される。具体的には、図８（ｃ）に示すように、１６ビットカスタム乱数ラッチ１回路６３５０Ａに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ１_Ａに格納され、１６ビットカスタム乱数ラッチ１回路６３５０Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ１_Ｂに格納される。なお、この１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ１_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：１６ビットカスタム乱数ラッチ２回路＞
一方、１６ビットカスタム乱数ラッチ２回路６３５１Ａ（Ｂ）は、特別図柄２始動口スイッチ４３ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ２のラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビットカスタム乱数ラッチ２回路６３５１Ａは、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ２回路６３５１Ｂは、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビットカスタム乱数ラッチ２回路６３５１Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ２_Ａ（Ｂ）に格納される。具体的には、図８（ｃ）に示すように、１６ビットカスタム乱数ラッチ２回路６３５１Ａに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ２_Ａに格納され、１６ビットカスタム乱数ラッチ２回路６３５１Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ２_Ｂに格納される。なお、この１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ２_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：１６ビットカスタム乱数ラッチ３回路＞
また一方、１６ビットカスタム乱数ラッチ３回路６３５２Ａ（Ｂ）は、普通図柄始動口スイッチ４５ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ３のラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）にて０〜６５５３５（００００ｈ〜ＦＦＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、１６ビットカスタム乱数ラッチ３回路６３５２Ａは、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ３回路６３５２Ｂは、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように１６ビットカスタム乱数ラッチ３回路６３５２Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ３_Ａ（Ｂ）に格納される。具体的には、図８（ｃ）に示すように、１６ビットカスタム乱数ラッチ３回路６３５２Ａに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ３_Ａに格納され、１６ビットカスタム乱数ラッチ３回路６３５２Ｂに保持（ラッチ）されたハードウェア乱数は、１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ３_Ｂに格納される。なお、この１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ３_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビットカスタム乱数ラッチ１回路＞
他方、８ビットカスタム乱数ラッチ１回路６３６０Ａ（Ｂ）は、特別図柄１始動口スイッチ４２ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ１のラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビットカスタム乱数ラッチ１回路６３６０Ａは、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ１回路６３６０Ｂは、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビットカスタム乱数ラッチ１回路６３６０Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ１_Ａ（Ｂ）に格納される。具体的には、図８（ｄ）に示すように、８ビットカスタム乱数ラッチ１回路６３６０Ａに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ１_Ａに格納され、８ビットカスタム乱数ラッチ１回路６３６０Ｂに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ１_Ｂに格納される。なお、この８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ１_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビットカスタム乱数ラッチ２回路＞
一方、８ビットカスタム乱数ラッチ２回路６３６１Ａ（Ｂ）は、特別図柄２始動口スイッチ４３ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ２のラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビットカスタム乱数ラッチ２回路６３６１Ａは、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ２回路６３６１Ｂは、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビットカスタム乱数ラッチ２回路６３６１Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ２_Ａ（Ｂ）に格納される。具体的には、図８（ｄ）に示すように、８ビットカスタム乱数ラッチ２回路６３６１Ａに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ２_Ａに格納され、８ビットカスタム乱数ラッチ２回路６３６１Ｂに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ２_Ｂに格納される。なお、この８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ２_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：８ビットカスタム乱数ラッチ３回路＞
一方、８ビットカスタム乱数ラッチ３回路６３６２Ａ（Ｂ）は、普通図柄始動口スイッチ４５ａの信号、又は、乱数ラッチステータスレジスタＬＡＴＳＴ３のラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）にて０〜２５５（００ｈ〜ＦＦｈ）の数値範囲で更新されたハードウェア乱数を保持（ラッチ）するものである。なお、８ビットカスタム乱数ラッチ３回路６３６２Ａは、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ３回路６３６２Ｂは、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）する。

ところで、このように８ビットカスタム乱数ラッチ３回路６３６２Ａ（Ｂ）にて保持（ラッチ）されたハードウェア乱数は、内部機能レジスタ６３０４内にある８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ３_Ａ（Ｂ）に格納される。具体的には、図８（ｄ）に示すように、８ビットカスタム乱数ラッチ３回路６３６２Ａに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ３_Ａに格納され、８ビットカスタム乱数ラッチ３回路６３６２Ｂに保持（ラッチ）されたハードウェア乱数は、８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ３_Ｂに格納される。なお、この８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ３_Ａ（Ｂ）は、読み出しのみ可能なレジスタで、初期値として０が設定される。

＜乱数回路：乱数ラッチステータスレジスタＬＡＴＳＴＳ１〜３＞
ところで、このような１６ビット乱数ラッチ１回路６３３０Ａ（Ｂ）と、１６ビット乱数ラッチ２回路６３３１Ａ（Ｂ）と、１６ビット乱数ラッチ３回路６３３２Ａ（Ｂ）と、８ビット乱数ラッチ１回路６３４０Ａ（Ｂ）と、８ビット乱数ラッチ２回路６３４１Ａ（Ｂ）と、８ビット乱数ラッチ３回路６３４２Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ１回路６３５０Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ２回路６３５１Ａ（Ｂ）と、１６ビットカスタム乱数ラッチ３回路６３５２Ａ（Ｂ）と、８ビットカスタム乱数ラッチ１回路６３６０Ａ（Ｂ）と、８ビットカスタム乱数ラッチ２回路６３６１Ａ（Ｂ）と、８ビットカスタム乱数ラッチ３回路６３６２Ａ（Ｂ）は、内部機能レジスタ６３０４内にある乱数ラッチステータスレジスタＬＡＴＳＴＳ１〜３にて、ハードウェア乱数が保持（ラッチ）されているかどうかを確認することができる。

＜乱数回路：乱数ラッチステータスレジスタＬＡＴＳＴＳ１＞
具体的には、図９に示すように、乱数ラッチステータスレジスタＬＡＴＳＴＳ１は、８ビットからなり、最下位ビットから順に、乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７で構成される。そしてさらに、乱数ラッチステータスレジスタＬＡＴＳＴＳ１は、読み書きでき、初期値には０が設定される。なお、最下位ビット（０ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０は、８ビットカスタム乱数ラッチ１回路６３６０Ｂに対応し、１ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_１は、８ビットカスタム乱数ラッチ１回路６３６０Ａに対応し、２ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_２は、１６ビットカスタム乱数ラッチ１回路６３５０Ｂに対応し、３ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_３は、１６ビットカスタム乱数ラッチ１回路６３５０Ａに対応し、４ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_４は、８ビット乱数ラッチ１回路６３４０Ｂに対応し、５ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_５は、８ビット乱数ラッチ１回路６３４０Ａに対応し、６ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_６は、１６ビット乱数ラッチ１回路６３３０Ｂに対応し、最上位ビット（７ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ１_７は、１６ビット乱数ラッチ１回路６３３０Ａに対応している。

かくして、このように構成される乱数ラッチステータスレジスタＬＡＴＳＴＳ１を主制御ＣＰＵ６００にて読み出すと、０か１の値を読み出すことができる。すなわち、乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７の何れか又は全ての値が０であれば、それに対応する８ビットカスタム乱数ラッチ１回路６３６０Ｂ、８ビットカスタム乱数ラッチ１回路６３６０Ａ、１６ビットカスタム乱数ラッチ１回路６３５０Ｂ、１６ビットカスタム乱数ラッチ１回路６３５０Ａ、８ビット乱数ラッチ１回路６３４０Ｂ、８ビット乱数ラッチ１回路６３４０Ａ、１６ビット乱数ラッチ１回路６３３０Ｂ、１６ビット乱数ラッチ１回路６３３０Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていないと判断でき、乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７の何れか又は全ての値が１であれば、それに対応する８ビットカスタム乱数ラッチ１回路６３６０Ｂ、８ビットカスタム乱数ラッチ１回路６３６０Ａ、１６ビットカスタム乱数ラッチ１回路６３５０Ｂ、１６ビットカスタム乱数ラッチ１回路６３５０Ａ、８ビット乱数ラッチ１回路６３４０Ｂ、８ビット乱数ラッチ１回路６３４０Ａ、１６ビット乱数ラッチ１回路６３３０Ｂ、１６ビット乱数ラッチ１回路６３３０Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていると判断できる。

一方、乱数ラッチステータスレジスタＬＡＴＳＴＳ１は、主制御ＣＰＵ６００にて、乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７の何れか又は全ての値に「１」が書き込まれた際、ラッチ信号をそれに対応する８ビットカスタム乱数ラッチ１回路６３６０Ｂ、８ビットカスタム乱数ラッチ１回路６３６０Ａ、１６ビットカスタム乱数ラッチ１回路６３５０Ｂ、１６ビットカスタム乱数ラッチ１回路６３５０Ａ、８ビット乱数ラッチ１回路６３４０Ｂ、８ビット乱数ラッチ１回路６３４０Ａ、１６ビット乱数ラッチ１回路６３３０Ｂ、１６ビット乱数ラッチ１回路６３３０Ａに送信する。これにより、８ビットカスタム乱数ラッチ１回路６３６０Ｂがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ１回路６３６０Ａがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ１回路６３５０Ｂがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ１回路６３５０Ａがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ１回路６３４０Ｂがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ１回路６３４０Ａがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ１回路６３３０Ｂがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ１回路６３３０Ａがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）することとなる。

他方、乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７の何れか又は全ての値に「０」が書き込まれた際、当該乱数ラッチステータスレジスタＬＡＴＳＴＳ１_０〜７の何れか又は全てがクリアされる。これにより、それに対応する８ビットカスタム乱数ラッチ１回路６３６０Ｂ、８ビットカスタム乱数ラッチ１回路６３６０Ａ、１６ビットカスタム乱数ラッチ１回路６３５０Ｂ、１６ビットカスタム乱数ラッチ１回路６３５０Ａ、８ビット乱数ラッチ１回路６３４０Ｂ、８ビット乱数ラッチ１回路６３４０Ａ、１６ビット乱数ラッチ１回路６３３０Ｂ、１６ビット乱数ラッチ１回路６３３０Ａの何れか又は全ては、保持（ラッチ）しているハードウェア乱数をクリアする。このようにすれば、特別図柄１始動口スイッチ４２ａを受信することによってハードウェア乱数を保持（ラッチ）する場合、従来であれば始動保留球数が上限値（例えば４個）に達している場合であっても、ハードウェア乱数を保持（ラッチ）してしまうため、その都度、保持（ラッチ）した乱数を取得しなければならなかったが、不要な場合は取得せず乱数ラッチステータスレジスタＬＡＴＳＴＳ１に「０」を設定するだけで、保持（ラッチ）したハードウェア乱数がクリアされる。そのため、処理を簡素化することができる。

＜乱数回路：乱数ラッチステータスレジスタＬＡＴＳＴＳ２＞
一方、乱数ラッチステータスレジスタＬＡＴＳＴＳ２は、図９に示すように、８ビットからなり、最下位ビットから順に、乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７で構成される。そしてさらに、乱数ラッチステータスレジスタＬＡＴＳＴＳ２は、読み書きでき、初期値には０が設定される。なお、最下位ビット（０ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０は、８ビットカスタム乱数ラッチ２回路６３６１Ｂに対応し、１ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_１は、８ビットカスタム乱数ラッチ２回路６３６１Ａに対応し、２ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_２は、１６ビットカスタム乱数ラッチ２回路６３５１Ｂに対応し、３ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_３は、１６ビットカスタム乱数ラッチ２回路６３５１Ａに対応し、４ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_４は、８ビット乱数ラッチ２回路６３４１Ｂに対応し、５ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_５は、８ビット乱数ラッチ２回路６３４１Ａに対応し、６ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_６は、１６ビット乱数ラッチ２回路６３３１Ｂに対応し、最上位ビット（７ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ２_７は、１６ビット乱数ラッチ２回路６３３１Ａに対応している。

かくして、このように構成される乱数ラッチステータスレジスタＬＡＴＳＴＳ２を主制御ＣＰＵ６００にて読み出すと、０か１の値を読み出すことができる。すなわち、乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７の何れか又は全ての値が０であれば、それに対応する８ビットカスタム乱数ラッチ２回路６３６１Ｂ、８ビットカスタム乱数ラッチ２回路６３６１Ａ、１６ビットカスタム乱数ラッチ２回路６３５１Ｂ、１６ビットカスタム乱数ラッチ２回路６３５１Ａ、８ビット乱数ラッチ２回路６３４１Ｂ、８ビット乱数ラッチ２回路６３４１Ａ、１６ビット乱数ラッチ２回路６３３１Ｂ、１６ビット乱数ラッチ２回路６３３１Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていないと判断でき、乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７の何れか又は全ての値が１であれば、それに対応する８ビットカスタム乱数ラッチ２回路６３６１Ｂ、８ビットカスタム乱数ラッチ２回路６３６１Ａ、１６ビットカスタム乱数ラッチ２回路６３５１Ｂ、１６ビットカスタム乱数ラッチ２回路６３５１Ａ、８ビット乱数ラッチ２回路６３４１Ｂ、８ビット乱数ラッチ２回路６３４１Ａ、１６ビット乱数ラッチ２回路６３３１Ｂ、１６ビット乱数ラッチ２回路６３３１Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていると判断できる。

一方、乱数ラッチステータスレジスタＬＡＴＳＴＳ２は、主制御ＣＰＵ６００にて、乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７の何れか又は全ての値に「１」が書き込まれた際、ラッチ信号をそれに対応する８ビットカスタム乱数ラッチ２回路６３６１Ｂ、８ビットカスタム乱数ラッチ２回路６３６１Ａ、１６ビットカスタム乱数ラッチ２回路６３５１Ｂ、１６ビットカスタム乱数ラッチ２回路６３５１Ａ、８ビット乱数ラッチ２回路６３４１Ｂ、８ビット乱数ラッチ２回路６３４１Ａ、１６ビット乱数ラッチ２回路６３３１Ｂ、１６ビット乱数ラッチ２回路６３３１Ａに送信する。これにより、８ビットカスタム乱数ラッチ２回路６３６１Ｂがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ２回路６３６１Ａがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ２回路６３５１Ｂがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ２回路６３５１Ａがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ２回路６３４１Ｂがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ２回路６３４１Ａがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ２回路６３３１Ｂがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ２回路６３３１Ａがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）することとなる。

他方、乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７の何れか又は全ての値に「０」が書き込まれた際、当該乱数ラッチステータスレジスタＬＡＴＳＴＳ２_０〜７の何れか又は全てがクリアされる。これにより、それに対応する８ビットカスタム乱数ラッチ２回路６３６１Ｂ、８ビットカスタム乱数ラッチ２回路６３６１Ａ、１６ビットカスタム乱数ラッチ２回路６３５１Ｂ、１６ビットカスタム乱数ラッチ２回路６３５１Ａ、８ビット乱数ラッチ２回路６３４１Ｂ、８ビット乱数ラッチ２回路６３４１Ａ、１６ビット乱数ラッチ２回路６３３１Ｂ、１６ビット乱数ラッチ２回路６３３１Ａの何れか又は全ては、保持（ラッチ）しているハードウェア乱数をクリアする。このようにすれば、特別図柄２始動口スイッチ４３ａを受信することによってハードウェア乱数を保持（ラッチ）する場合、従来であれば始動保留球数が上限値（例えば４個）に達している場合であっても、ハードウェア乱数を保持（ラッチ）してしまうため、その都度、保持（ラッチ）した乱数を取得しなければならなかったが、不要な場合は取得せず乱数ラッチステータスレジスタＬＡＴＳＴＳ２に「０」を設定するだけで、保持（ラッチ）したハードウェア乱数がクリアされる。そのため、処理を簡素化することができる。

＜乱数回路：乱数ラッチステータスレジスタＬＡＴＳＴＳ３＞
具体的には、図９に示すように、乱数ラッチステータスレジスタＬＡＴＳＴＳ３は、８ビットからなり、最下位ビットから順に、乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７で構成される。そしてさらに、乱数ラッチステータスレジスタＬＡＴＳＴＳ３は、読み書きでき、初期値には０が設定される。なお、最下位ビット（０ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０は、８ビットカスタム乱数ラッチ３回路６３６２Ｂに対応し、１ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_１は、８ビットカスタム乱数ラッチ３回路６３６２Ａに対応し、２ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_２は、１６ビットカスタム乱数ラッチ３回路６３５２Ｂに対応し、３ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_３は、１６ビットカスタム乱数ラッチ３回路６３５２Ａに対応し、４ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_４は、８ビット乱数ラッチ３回路６３４２Ｂに対応し、５ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_５は、８ビット乱数ラッチ３回路６３４２Ａに対応し、６ビット目に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_６は、１６ビット乱数ラッチ３回路６３３２Ｂに対応し、最上位ビット（７ビット目）に対応する乱数ラッチステータスレジスタＬＡＴＳＴＳ３_７は、１６ビット乱数ラッチ３回路６３３２Ａに対応している。

かくして、このように構成される乱数ラッチステータスレジスタＬＡＴＳＴＳ３を主制御ＣＰＵ６００にて読み出すと、０か１の値を読み出すことができる。すなわち、乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７の何れか又は全ての値が０であれば、それに対応する８ビットカスタム乱数ラッチ３回路６３６２Ｂ、８ビットカスタム乱数ラッチ３回路６３６２Ａ、１６ビットカスタム乱数ラッチ３回路６３５２Ｂ、１６ビットカスタム乱数ラッチ３回路６３５２Ａ、８ビット乱数ラッチ３回路６３４２Ｂ、８ビット乱数ラッチ３回路６３４２Ａ、１６ビット乱数ラッチ３回路６３３２Ｂ、１６ビット乱数ラッチ３回路６３３２Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていないと判断でき、乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７の何れか又は全ての値が１であれば、それに対応する８ビットカスタム乱数ラッチ３回路６３６２Ｂ、８ビットカスタム乱数ラッチ３回路６３６２Ａ、１６ビットカスタム乱数ラッチ３回路６３５２Ｂ、１６ビットカスタム乱数ラッチ３回路６３５２Ａ、８ビット乱数ラッチ３回路６３４２Ｂ、８ビット乱数ラッチ３回路６３４２Ａ、１６ビット乱数ラッチ３回路６３３２Ｂ、１６ビット乱数ラッチ３回路６３３２Ａの何れか又は全てにハードウェア乱数が保持（ラッチ）されていると判断できる。

一方、乱数ラッチステータスレジスタＬＡＴＳＴＳ３は、主制御ＣＰＵ６００にて、乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７の何れか又は全ての値に「１」が書き込まれた際、ラッチ信号をそれに対応する８ビットカスタム乱数ラッチ３回路６３６２Ｂ、８ビットカスタム乱数ラッチ３回路６３６２Ａ、１６ビットカスタム乱数ラッチ３回路６３５２Ｂ、１６ビットカスタム乱数ラッチ３回路６３５２Ａ、８ビット乱数ラッチ３回路６３４２Ｂ、８ビット乱数ラッチ３回路６３４２Ａ、１６ビット乱数ラッチ３回路６３３２Ｂ、１６ビット乱数ラッチ３回路６３３２Ａに送信する。これにより、８ビットカスタム乱数ラッチ３回路６３６２Ｂがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビットカスタム乱数ラッチ３回路６３６２Ａがラッチ信号を受信すると、８ビットカスタム乱数生成回路６３０３Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ３回路６３５２Ｂがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビットカスタム乱数ラッチ３回路６３５２Ａがラッチ信号を受信すると、１６ビットカスタム乱数生成回路６３０２Ａにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ２回路６３４２Ｂがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、８ビット乱数ラッチ２回路６３４２Ａがラッチ信号を受信すると、８ビット乱数生成回路６３０１Ａにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ３回路６３３２Ｂがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ｂにて更新されたハードウェア乱数を保持（ラッチ）し、１６ビット乱数ラッチ３回路６３３２Ａがラッチ信号を受信すると、１６ビット乱数生成回路６３００Ａにて更新されたハードウェア乱数を保持（ラッチ）することとなる。

他方、乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７の何れか又は全ての値に「０」が書き込まれた際、当該乱数ラッチステータスレジスタＬＡＴＳＴＳ３_０〜７の何れか又は全てがクリアされる。これにより、それに対応する８ビットカスタム乱数ラッチ３回路６３６２Ｂ、８ビットカスタム乱数ラッチ３回路６３６２Ａ、１６ビットカスタム乱数ラッチ３回路６３５２Ｂ、１６ビットカスタム乱数ラッチ３回路６３５２Ａ、８ビット乱数ラッチ３回路６３４２Ｂ、８ビット乱数ラッチ３回路６３４２Ａ、１６ビット乱数ラッチ３回路６３３２Ｂ、１６ビット乱数ラッチ３回路６３３２Ａの何れか又は全ては、保持（ラッチ）しているハードウェア乱数をクリアする。このようにすれば、普通図柄始動口スイッチ４５ａを受信することによってハードウェア乱数を保持（ラッチ）する場合、従来であれば始動保留球数が上限値（例えば４個）に達している場合であっても、ハードウェア乱数を保持（ラッチ）してしまうため、その都度、保持（ラッチ）した乱数を取得しなければならなかったが、不要な場合は取得せず乱数ラッチステータスレジスタＬＡＴＳＴＳ３に「０」を設定するだけで、保持（ラッチ）したハードウェア乱数がクリアされる。そのため、処理を簡素化することができる。

＜乱数回路：乱数エラーステータスレジスタＲＮＤＥＲＲ＞
ところで、内部機能レジスタ６３０４内には、上記した乱数エラーステータスレジスタＲＮＤＥＲＲがあるが、この点について、図１０及び図１１を参照して詳しく説明する。

乱数エラーステータスレジスタＲＮＤＥＲＲは、図１０に示すように、８ビットからなり、最下位ビット（０ビット目）から７ビット目まで順に乱数エラーステータスレジスタＲＮＤＥＲＲ０〜ＲＮＤＥＲＲ７で構成される。そして、乱数エラーステータスレジスタＲＮＤＥＲＲは、読み出し可能で、初期値には０が設定される。なお、最下位ビット（０ビット目）に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ０は、８ビットカスタム乱数生成回路６３０３Ｂに対応し、１ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ１は、８ビットカスタム乱数生成回路６３０３Ａに対応し、２ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ２は、１６ビットカスタム乱数生成回路６３０２Ｂに対応し、３ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ３は、１６ビットカスタム乱数生成回路６３０２Ａに対応し、４ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ４は、８ビット乱数生成回路６３０１Ｂに対応し、５ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ５は、８ビット乱数生成回路６３０１Ａに対応し、６ビット目に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ６は、１６ビット乱数生成回路６３００Ｂに対応し、最上位ビット（７ビット目）に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ７は、１６ビット乱数生成回路６３００Ａに対応する。

このように構成される乱数エラーステータスレジスタＲＮＤＥＲＲは、主制御ＣＰＵ６００にて読み出すと、０か１の値を読み出すことができる。すなわち、乱数エラーステータスレジスタＲＮＤＥＲＲ０〜７の何れか又は全ての値が０であれば、それに対応する８ビットカスタム乱数生成回路６３０３Ｂ、８ビットカスタム乱数生成回路６３０３Ａ、１６ビットカスタム乱数生成回路６３０２Ｂ、１６ビットカスタム乱数生成回路６３０２Ａ、８ビット乱数生成回路６３０１Ｂ、８ビット乱数生成回路６３０１Ａ、１６ビット乱数生成回路６３００Ｂ、１６ビット乱数生成回路６３００Ａの何れか又は全てがエラー（異常）状態でないと判断できる。そして、乱数エラーステータスレジスタＲＮＤＥＲＲ０〜７の何れか又は全ての値が１であれば、それに対応する８ビットカスタム乱数生成回路６３０３Ｂ、８ビットカスタム乱数生成回路６３０３Ａ、１６ビットカスタム乱数生成回路６３０２Ｂ、１６ビットカスタム乱数生成回路６３０２Ａ、８ビット乱数生成回路６３０１Ｂ、８ビット乱数生成回路６３０１Ａ、１６ビット乱数生成回路６３００Ｂ、１６ビット乱数生成回路６３００Ａの何れか又は全てがエラー（異常）状態であると判断できる。

かくしてこのようにエラー（異常）が検出されると、主制御ＣＰＵ６００は、このエラー（異常）内容を演出制御コマンドとして演出制御基板９０に送信する。これを受けて演出制御基板９０（演出制御ＣＰＵ９００）は、このエラー（異常）内容を表示する液晶制御コマンドを液晶制御基板１２０に送信する。これにより、液晶制御基板１２０が、当該液晶制御コマンドに基づく画像を表示させるように液晶表示装置４１を制御することにより、液晶表示装置４１にエラー（異常）内容が表示されることとなる。

しかしながら、このように複数のハードウェア乱数回路が存在していた場合、単純に全てのエラー（異常）を表示させると、図１１（ａ）に示すように液晶表示装置４１の表示画面一杯になってしまい、処理負荷が増大してしまう。そこで、本実施形態においては、複数のエラー（異常）を表示させるのではなく、図１１（ｂ）に示すように、一つの表示態様で表示させる。

すなわち、例えば、図１１（ｂ）に示すように、「エラー１」は、ハードウェア乱数回路に異常が生じたことを示すエラー番号を示すものであり、どのハードウェア乱数回路に異常が生じたとしても共通のエラー番号となる。一方、乱数回路異常１は、１６ビット乱数生成回路６３００Ａ（Ｂ）に異常が生じたことを示すものであり、そして、図示はしていないが、乱数回路異常２は、８ビット乱数生成回路６３０１Ａ（Ｂ）に異常が生じたことを示し、乱数回路異常３は、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）に異常が生じたことを示し、乱数回路異常４は、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）に異常が生じたことを示し、乱数回路異常５は、１６ビット乱数生成回路６３００Ａ（Ｂ）と１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）に異常が生じたことを示す。というように、１６ビット乱数生成回路６３００Ａ（Ｂ）と、８ビット乱数生成回路６３０１Ａ（Ｂ）と、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）と、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）との全てのエラー（異常）の組合せに対応する乱数回路異常番号をテーブル化しておき主制御ＲＯＭ６１０内に予め格納しておく。

このようにすれば、主制御ＣＰＵ６００は、乱数エラーステータスレジスタＲＮＤＥＲＲよりデータを読み出した際、例えば、乱数エラーステータスレジスタＲＮＤＥＲＲ７〜ＲＮＤＥＲＲ６が「１」であれば、１６ビット乱数生成回路６３００Ａ（Ｂ）にエラー（異常）が生じていることが分かる。そこで、主制御ＣＰＵ６００は、主制御ＲＯＭ６１０内に予め格納しておいたテーブルから、１６ビット乱数生成回路６３００Ａ（Ｂ）にエラー（異常）が生じている際、どの番号のエラー（異常）を表示させるのかを確認し、「乱数回路異常１」を表示させる演出制御コマンドを演出制御基板９０に送信する。これを受けて演出制御基板９０（演出制御ＣＰＵ９００）は、このエラー（異常）内容を表示する液晶制御コマンドを液晶制御基板１２０に送信する。これにより、液晶制御基板１２０が、当該液晶制御コマンドに基づく画像を表示させるように液晶表示装置４１を制御することにより、液晶表示装置４１に、図１１（ｂ）に示すような画面が表示されることとなる。

しかして、本実施形態によれば、ハードウェア乱数回路が増加しても、制御に負荷をかけることなく複数のハードウェア乱数回路の異常を検出し報知することができる。

なお、図４に示す符号６３７０は、特別図柄１始動口スイッチ４２ａ信号、特別図柄２始動口スイッチ４３ａ信号、普通図柄始動口スイッチ４５ａ信号、乱数ラッチステータスレジスタＬＡＴＳＴＳ１〜３からの信号を各ラッチ回路に振り分けるように制御するラッチ信号制御回路である。

＜メモリ空間アドレスマップ＞
次に、図１２及び図１３を用いて主制御基板６０が備えるメモリに関する説明を行う。主制御基板６０において、メモリ空間アドレスマップとして００００Ｈ番地〜ＦＦＦＦＨ番地まで備えており、メモリ空間アドレス００００Ｈ番地〜０１ＦＦＨ番地までが主制御ＲＡＭ６２０（図３参照）のメモリ空間で、メモリ空間アドレス１０００Ｈ番地〜１０７２Ｈ番地までが内部機能レジスタ６３０４のメモリ空間で、メモリ空間アドレス８０００Ｈ番地〜Ａ７ＦＦＨ番地までが主制御ＲＯＭ６１０（図３参照）のメモリ空間で、それ以外のアドレス番地（０２００Ｈ番地〜０ＦＦＦＨ番地，１０７３Ｈ番地〜７ＦＦＦＨ番地，Ａ８００Ｈ番地〜ＦＦＦＦＨ番地）が未使用領域６５０ａ〜６５０ｃのメモリ空間でアクセス禁止領域になっている。

主制御ＲＯＭ６１０領域は、図１２に示すように、メモリ空間アドレス８０００Ｈ番地〜Ａ７ＦＦＨ番地のうち、メモリ空間アドレス８０００Ｈ番地〜Ａ６ＦＦＨ番地までが一連の遊技制御手順を記述した遊技プログラムを格納できるプログラム領域６１０ａで、メモリ空間アドレスＡ７００Ｈ番地〜Ａ７７ＦＨ番地までがプログラムのタイトル，バージョン，メーカ情報等を格納するＲＯＭコメント領域６１０ｂで、メモリ空間アドレスＡ７８０Ｈ番地〜Ａ７Ａ７Ｈ番地までが割込みが発生した際の先頭アドレス等を設定するベクターテーブル領域６１０ｃで、メモリ空間アドレスＡ７Ａ８Ｈ番地〜Ａ７ＦＦＨ番地までがユーザシステム（ハードウェア）特有のパラメータを設定できるＨＷパラメータ領域６１０ｄで構成されている。このＨＷパラメータ領域６１０ｄでは、図１３に示すようにプログラムエンドアドレスが設定できるようになっている。

すなわち、図１３（ａ）に示すように、プログラムエンドアドレスＨＰＲＧＥＮＤは、１６ビットで構成されてなり、図１２に示すメモリ空間アドレス８０００Ｈ番地〜Ａ６ＦＦＨ番地のプログラム領域６１０ａの最終アドレス番地を設定することができるものである。すなわち、例えば、プログラムエンドアドレスＨＰＲＧＥＮＤに８８５２Ｈがハード的に設定されたとすると、図１３（ｂ）に示すように、プログラム領域６１０ａは、メモリ空間アドレス８０００Ｈ番地〜８８５２Ｈ番地までが使用可能領域となり、メモリ空間アドレス８８５３Ｈ番地〜Ａ６ＦＦＨ番地までが使用禁止領域となる。そのため、主制御ＣＰＵ６００が、プログラム領域６１０ａの最終アドレス番地（８８５２Ｈ番地）を超えてアドレス番地を指定し、その領域にアクセスした場合は、リセットコントローラ６４０にてイリーガルアクセスリセット信号を発生させることとなる。これにより、上述したように、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、当該イリーガルアクセスリセット信号にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。

そのため、従来であれば、主制御ＣＰＵ６００が、プログラム領域６１０ａの最終アドレス番地（例えば、８８５２Ｈ番地）を超えてアドレス番地を指定しアクセスすることで発生したイリーガルアクセスリセット信号であっても、乱数回路をリセットしてしまうため、当該乱数回路の設定が再度され、イリーガルアクセスリセットからの復帰に少なからず時間がかかってしまうという問題があった。しかしながら、本実施形態によれば、イリーガルアクセスリセット時は、主制御ＣＰＵ６００だけリセットし、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、リセットされる前に設定された値が保持され、そのまま初期値として、ハードウェア乱数を更新することとなる。それゆえ、本実施形態によれば、イリーガルアクセスリセットからの復帰を迅速に行うことができ、また、ハードウェア乱数は新たな初期値から更新が開始することとなるため、乱数回路の信頼性を保つことができる。

また、リセットコントローラ６４０は、図１２に示すメモリ空間アドレス８０００Ｈ番地〜Ａ７ＦＦＨ番地までの主制御ＲＯＭ６１０領域に対し主制御ＣＰＵ６００がデータ書込みしようとアクセスした際、イリーガルアクセスリセット信号を発生させる。これにより、上述したように、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、当該イリーガルアクセスリセット信号にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。

そのため、従来であれば、主制御ＣＰＵ６００が主制御ＲＯＭ６１０領域に対してデータ書込みしようとアクセスすることで発生したイリーガルアクセスリセット信号であっても、乱数回路をリセットしてしまうため、当該乱数回路の設定が再度され、イリーガルアクセスリセットからの復帰に少なからず時間がかかってしまうという問題があった。しかしながら、本実施形態によれば、イリーガルアクセスリセット時は、主制御ＣＰＵ６００だけリセットし、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、リセットされる前に設定された値が保持され、そのまま初期値として、ハードウェア乱数を更新することとなる。それゆえ、本実施形態によれば、イリーガルアクセスリセットからの復帰を迅速に行うことができ、また、ハードウェア乱数は新たな初期値から更新が開始することとなるため、乱数回路の信頼性を保つことができる。

また一方、リセットコントローラ６４０は、図１２に示すメモリ空間アドレスＡ７００Ｈ番地〜Ａ７７ＦＨ番地までのＲＯＭコメント領域６１０ｂに対しアクセスした際、イリーガルアクセスリセット信号を発生させる。これにより、上述したように、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、当該イリーガルアクセスリセット信号にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。

そのため、従来であれば、主制御ＣＰＵ６００がＲＯＭコメント領域６１０ｂに対してアクセスすることで発生したイリーガルアクセスリセット信号であっても、乱数回路をリセットしてしまうため、当該乱数回路の設定が再度され、イリーガルアクセスリセットからの復帰に少なからず時間がかかってしまうという問題があった。しかしながら、本実施形態によれば、イリーガルアクセスリセット時は、主制御ＣＰＵ６００だけリセットし、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、リセットされる前に設定された値が保持され、そのまま初期値として、ハードウェア乱数を更新することとなる。それゆえ、本実施形態によれば、イリーガルアクセスリセットからの復帰を迅速に行うことができ、また、ハードウェア乱数は新たな初期値から更新が開始することとなるため、乱数回路の信頼性を保つことができる。

他方、リセットコントローラ６４０は、図１２に示すメモリ空間アドレス０２００Ｈ番地〜０ＦＦＦＨ番地，１０７３Ｈ番地〜７ＦＦＦＨ番地，Ａ８００Ｈ番地〜ＦＦＦＦＨ番地の未使用領域６５０ａ〜６５０ｃに対しアクセスした際、イリーガルアクセスリセット信号を発生させる。これにより、上述したように、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、当該イリーガルアクセスリセット信号にてリセットされると、リセットされる前に設定された値が保持され、そのまま初期値となる。

そのため、従来であれば、主制御ＣＰＵ６００がメモリ空間アドレス０２００Ｈ番地〜０ＦＦＦＨ番地，１０７３Ｈ番地〜７ＦＦＦＨ番地，Ａ８００Ｈ番地〜ＦＦＦＦＨ番地の未使用領域６５０ａ〜６５０ｃに対してアクセスすることで発生したイリーガルアクセスリセット信号であっても、乱数回路をリセットしてしまうため、当該乱数回路の設定が再度され、イリーガルアクセスリセットからの復帰に少なからず時間がかかってしまうという問題があった。しかしながら、本実施形態によれば、イリーガルアクセスリセット時は、主制御ＣＰＵ６００だけリセットし、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）等の内部機能はリセットしない。そのため、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）は、リセットされる前に設定された値が保持され、そのまま初期値として、ハードウェア乱数を更新することとなる。それゆえ、本実施形態によれば、イリーガルアクセスリセットからの復帰を迅速に行うことができ、また、ハードウェア乱数は新たな初期値から更新が開始することとなるため、乱数回路の信頼性を保つことができる。

＜ＰＷＭ回路＞
次に、主制御基板６０が備えるＰＷＭ回路６５０について図１４〜図１７を参照して具体的に説明する。

ＰＷＭ回路６５０は、図１４に示すように、パルス信号発生０回路６５００と、パルス信号発生１回路６５０１と、パルス信号発生２回路６５０２と、パルス信号発生３回路６５０３とを備えている。このパルス信号発生０回路６５００は、内部機能レジスタ６３０４内にあるＰＷＭ周期設定レジスタＰＵＬＣＹＣ０及びＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢにより設定された周期及びデューティ比に基づいて、ＰＷＭ信号０を生成する。

また、パルス信号発生１回路６５０１は、内部機能レジスタ６３０４内にあるＰＷＭ周期設定レジスタＰＵＬＣＹＣ１及びＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢにより設定された周期及びデューティ比に基づいて、ＰＷＭ信号１を生成する。そして、パルス信号発生２回路６５０２は、内部機能レジスタ６３０４内にあるＰＷＭ周期設定レジスタＰＵＬＣＹＣ２及びＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡにより設定された周期及びデューティ比に基づいて、ＰＷＭ信号２を生成する。さらに、パルス信号発生３回路６５０３は、内部機能レジスタ６３０４内にあるＰＷＭ周期設定レジスタＰＵＬＣＹＣ３及びＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡにより設定された周期及びデューティ比に基づいて、ＰＷＭ信号３を生成する。

ところで、このＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３は、図１５（ａ）に示すように、それぞれ、８ビットからなり、読み書きでき、初期値には０が設定される。なお、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０が、ＰＷＭ信号０に対応し、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ１が、ＰＷＭ信号１に対応し、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ２が、ＰＷＭ信号２に対応し、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ３が、ＰＷＭ信号３に対応している。

より詳しく説明すると、このＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３は、図１５（ａ）に示すように、図４に示す所定のクロック信号ＣＬＫが２０ＭＨｚであった場合、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３に「００ｈ」が設定されると、ＰＷＭ信号０〜３の周期が０．１ｍｓｅｃの周期となり、「０１ｈ」が設定されると、０．２ｍｓｅｃとなる。というように、設定値が「０１ｈ」増える毎に、０．１ｍｓｅｃ毎、ＰＷＭ信号０〜３の周期が長くなるようになっている。

また、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡは、図１５（ｂ）に示すように、８ビットからなり、読み書きでき、初期値には０が設定される。なお、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡの４ビット目から７ビット目（最上位ビット）のＰＵＬＤＴＹ３がＰＷＭ信号３に対応し、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡの０ビット目（最下位ビット）から３ビット目のＰＵＬＤＴＹ２がＰＷＭ信号２に対応している。

一方、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢは、図１５（ｃ）に示すように、８ビットからなり、読み書きでき、初期値には０が設定される。なお、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢの４ビット目から７ビット目（最上位ビット）のＰＵＬＤＴＹ１がＰＷＭ信号１に対応し、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢの０ビット目（最下位ビット）から３ビット目のＰＵＬＤＴＹ０がＰＷＭ信号０に対応している。

しかして、このＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡ（ＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２），ＰＵＬＤＴＹＢ（ＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０）は、図１５（ｂ），（ｃ）に示すように、ＰＷＭ信号０〜３のデューティ比をそれぞれ設定することができる。すなわち、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３を用いて説明すれば、ＰＵＬＤＴＹ３に「００００Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が０％、「０００１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が１０％、「００１０Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が２０％、「００１１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が２５％、「０１００Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が３０％、「０１０１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が３５％、「０１１０Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が４０％、「０１１１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が５０％、「１０００Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が６０％、「１００１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が６５％、「１０１０Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が７０％、「１０１１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が７５％、「１１００Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が８０％、「１１０１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が８５％、「１１１０Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が９０％、「１１１１Ｂ」が設定されると、ＰＷＭ信号３のデューティ比が１００％となるようになっている。

このようにして、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ２に上記示したデータと同一のデータが設定されると、上記設定値に応じたＰＷＭ信号３のデューティ比とＰＷＭ信号２のデューティ比が同一となり、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１に上記示したデータと同一のデータが設定されると、上記設定値に応じたＰＷＭ信号３のデューティ比とＰＷＭ信号１のデューティ比が同一となり、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ０に上記示したデータと同一のデータが設定されると、上記設定値に応じたＰＷＭ信号３のデューティ比とＰＷＭ信号０のデューティ比が同一となる。

かくして、ＰＷＭ回路６５０は、このＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡ，ＰＵＬＤＴＹＢに、周期及びデューティ比が設定されると、その設定された周期及びデューティ比に基づくＰＷＭ信号０〜３を生成することができる。すなわち、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０に周期が設定、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ０にデューティ比が設定されると、パルス信号発生０回路６５００は、その設定された周期及びデューティ比に基づきＰＷＭ信号０を生成する。そして、パルス信号発生１回路６５０１は、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ１に周期が設定、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１にデューティ比が設定されると、その設定された周期及びデューティ比に基づきＰＷＭ信号１を生成する。そしてさらに、パルス信号発生２回路６５０２は、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ２に周期が設定、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ２にデューティ比が設定されると、その設定された周期及びデューティ比に基づきＰＷＭ信号２を生成する。また、パルス信号発生３回路６５０３は、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ３に周期が設定、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３にデューティ比が設定されると、その設定された周期及びデューティ比に基づきＰＷＭ信号３を生成する。

ここで、より具体的に図１６を用いて説明すれば、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに「００００Ｂ」が設定されると、図１５（ｂ），（ｃ）に示すようにデューティ比が０％となるから、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３にどのような値が設定されても、図１６（ａ）に示すように、「Ｌ」レベルのＰＷＭ信号０〜３がＰＷＭ回路６５０にて生成されることとなる。

また、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３全てに「１３ｈ」が設定されると、図１４（ａ）に示すように、周期が２．０ｍｓｅｃとなり、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに「００１１Ｂ」が設定されると、デューティ比が２５％となるから、図１６（ｂ）に示すようなＰＷＭ信号０〜３がＰＷＭ回路６５０にて生成されることとなる。すなわち、タイミングｔ１〜ｔ３の期間（２．０ｍｓｅｃ）を１周期とし、その周期内でタイミングｔ１〜ｔ２の期間（０．５ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ２〜ｔ３の期間（１．５ｍｓｅｃ）「Ｌ」レベルの信号が生成される。そして、次の周期（タイミングｔ３〜ｔ５）においても、タイミングｔ３〜ｔ４の期間（０．５ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ４〜ｔ５の期間（１．５ｍｓｅｃ）「Ｌ」レベルの信号が生成され、前回の周期と同一の信号が繰り返し生成されることとなる。

さらに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに「１１１１Ｂ」が設定されると、図１５（ｂ），（ｃ）に示すようにデューティ比が１００％となるから、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３にどのような値が設定されても、図１６（ｃ）に示すように、「Ｈ」レベルのＰＷＭ信号０〜３がＰＷＭ回路６５０にて生成されることとなる。

かくして、このように生成されたＰＷＭ信号０〜３のうち、いずれかの信号、例えば、ＰＷＭ信号０が普通電動役物ソレノイド４３ｃを制御し、ＰＷＭ信号１が特別電動役物ソレノイド４４ｂを制御することとなる。すなわち、ＰＷＭ信号０が「Ｈ」レベルの際、普通電動役物ソレノイド４３ｃは作動を停止し、「Ｌ」レベルの際、作動を開始することとなる。また、ＰＷＭ信号１が「Ｈ」レベルの際、特別電動役物ソレノイド４４ｂは作動を停止し、「Ｌ」レベルの際、作動を開始することとなる。このようにすれば、遊技者の肉眼視において、開閉部材４３ｂの開放動作又は開閉扉４４ａの大入賞口（図示せず）の開放動作に影響が出ないように、短い周期で普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂの作動／停止を繰り返すことができる。それゆえ、従来問題となっている普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂが常時作動することにより、熱をもってしまい耐久度が減少するという問題を解決することができる。

また、本実施形態によれば、周期とデューティ比を設定するだけでＰＷＭ信号を生成することができるため、ソフトウェアプログラムによるタイマ計測によって一定周期でパルス幅をもった信号にて普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂを制御する必要がなくなる。それゆえ、制御負荷を低減させることができる。

さらに、ソフトウェアプログラムによるタイマ計測によってＰＷＭ信号を生成する際、タイマ割込みの周期によるＰＷＭ信号しか生成することができないが、本実施形態によれば、様々な周期のＰＷＭ信号を生成することができる。それゆえ、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂの性能にあった制御を行うことができる。よって、本実施形態によれば、電力消費を効率的に抑えることができ、もって、省電力効果を発揮させることができる。

一方、本実施形態においては、周期とデューティ比が異なる複数のＰＷＭ信号を生成することができるため、普通電動役物ソレノイド４３ｃ，特別電動役物ソレノイド４４ｂの性能が異なるものであっても、より的確にその性能にあった制御を行うことができる。

ところで、ＰＷＭ回路６５０は、図１６（ｂ）に示すような一定周期のパルス幅をもったＰＷＭ信号０〜３を生成し、所定のタイミングで、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡ，ＰＵＬＤＴＹＢに新たな周期とデューティ比が設定されると、図１７に示すようなタイミングで、新たな周期とデューティ比に基づく、ＰＷＭ信号０〜３を生成する。すなわち、図１７に示すように、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３全てに「１３ｈ」が設定されていると、ＰＷＭ回路６５０は、周期が２．０ｍｓｅｃのＰＷＭ信号０〜３を生成し、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに「００１１Ｂ」が設定されていると、ＰＷＭ回路６５０は、デューティ比が２５％のＰＷＭ信号０〜３を生成する。すなわち、タイミングｔ１０〜ｔ１２の期間（２．０ｍｓｅｃ）を１周期とし、その周期内でタイミングｔ１０〜ｔ１１の期間（０．５ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ１１〜ｔ１２の期間（１．５ｍｓｅｃ）「Ｌ」レベルの信号が生成される。そして、次の周期（タイミングｔ１２〜ｔ１５）においても、タイミングｔ１２〜ｔ１３の期間（０．５ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ１３〜ｔ１５の期間（１．５ｍｓｅｃ）「Ｌ」レベルの信号が生成される。

この際、タイミングｔ１４で、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３全てに新たに「２７ｈ」が設定されると、ＰＷＭ回路６５０は、周期が４．０ｍｓｅｃで、デューティ比が２５％のＰＷＭ信号０〜３を周期が２．０ｍｓｅｃで、デューティ比が２５％のＰＷＭ信号０〜３の周期の立ち上りのタイミング（タイミングｔ１５参照）で生成する。すなわち、タイミングｔ１５〜ｔ１８の期間（４．０ｍｓｅｃ）を１周期とし、その周期内でタイミングｔ１５〜ｔ１６の期間（１．０ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ１６〜ｔ１８の期間（３．０ｍｓｅｃ）「Ｌ」レベルの信号が生成される。

またこの際、タイミングｔ１７で、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに新たに「０１１１Ｂ」が設定されると、ＰＷＭ回路６５０は、周期が４．０ｍｓｅｃで、デューティ比が２５％のＰＷＭ信号０〜３を周期が４．０ｍｓｅｃで、デューティ比が５０％のＰＷＭ信号０〜３の周期の立ち上りのタイミング（タイミングｔ１８参照）で生成する。すなわち、タイミングｔ１８〜ｔ２０の期間（４．０ｍｓｅｃ）を１周期とし、その周期内でタイミングｔ１８〜ｔ１９の期間（２．０ｍｓｅｃ）「Ｈ」レベルの信号が生成され、タイミングｔ１９〜ｔ２０の期間（２．０ｍｓｅｃ）「Ｌ」レベルの信号が生成される。

しかして、このように、新たなＰＷＭ信号０〜３を生成する際、現在のＰＷＭ信号０〜３の周期の立ち上りで生成するようにすれば、現在のＰＷＭ信号０〜３が途中で途切れることなく、新たな周期のＰＷＭ信号０〜３が生成されることとなるから、ＰＷＭ信号０〜３の動作を安定させることができ、もって、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂの動作を安定させることができる。

＜主制御基板処理＞
次に、主制御ＲＯＭ６１０内に格納されているプログラムの概要を図１８〜図３３を用いて説明する。

＜メイン処理＞
まず、パチンコ遊技機１に電源が投入されると、電源基板１３０（図３参照）の電圧生成部１３００にて生成された直流電圧が各制御基板に投入された旨の電源投入信号が送られ、その信号を受けて、主制御ＣＰＵ６００（図３参照）は、図１８に示す主制御メイン処理を行う。主制御ＣＰＵ６００は、まず、最初に自らを割込み禁止状態に設定する（ステップＳ１）。

次いで、主制御ＣＰＵ６００は、当該主制御ＣＰＵ６００内のレジスタ値（内部機能レジスタ６３０４）等の初期設定を行う。この際、主制御ＣＰＵ６００は、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに新たに「１１１１Ｂ」を設定する。これにより、図１５（ｂ），（ｃ）に示すようにデューティ比が１００％となるから、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３にどのような値が設定されても、図１６（ｃ）に示すように、「Ｈ」レベルのＰＷＭ信号０〜３がＰＷＭ回路６５０にて生成されることとなる。それゆえ、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂは停止状態となる（ステップＳ２）。

続いて、主制御ＣＰＵ６００は、電源基板１３０（電圧監視部１３１０）より出力されている電圧異常信号ＡＬＡＲＭ（図３参照）を２回取得し、その２回取得した電圧異常信号ＡＬＡＲＭのレベルが一致するか否かを確認した上で図示しない当該主制御ＣＰＵ６００の内部レジスタ内に格納し、その電圧異常信号ＡＬＡＲＭのレベルを確認する（ステップＳ３）。そして電圧異常信号ＡＬＡＲＭのレベルが「Ｌ」レベルであれば（ステップＳ４：ＹＥＳ）、ステップＳ３の処理に戻り、電圧異常信号ＡＬＡＲＭのレベルが「Ｈ」レベルであれば（ステップＳ４：ＮＯ）、ステップＳ５の処理に進む。すなわち、主制御ＣＰＵ６００は、電圧異常信号ＡＬＡＲＭが正常レベル（すなわち「Ｈ」レベル）に変化するまで同一の処理を繰り返す（ステップＳ３〜Ｓ４）。このように、電圧異常信号ＡＬＡＲＭを２回取得することで、正確な信号を読み込むことができる。

次いで、主制御ＣＰＵ６００は、主制御ＲＡＭ６２０（図３参照）へのデータ書込みを許可する（ステップＳ５）。このように、電圧異常信号ＡＬＡＲＭの正常レベル（正常値）を検出するまで主制御ＲＡＭ６２０へのデータ書き込みを禁止することにより、電源基板１３０に供給される交流電圧ＡＣ２４Ｖが安定して供給される前に、不安定な信号が主制御ＲＡＭ６２０にアクセスし、主制御ＲＡＭ６２０に記憶されているデータを書き換えてしまうという事態を防止することができる。

次いで、主制御ＣＰＵ６００は、演出制御基板９０に液晶表示装置４１に待機画面を表示させるような処理コマンド（演出制御コマンド）を送信し（ステップＳ６）、バックアップフラグＢＦＬの内容を判定する（ステップＳ７）。なお、このバックアップフラグＢＦＬとは、図１９に示す電圧監視処理の動作が実行されたか否かを示すデータである。

このバックアップフラグＢＦＬがＯＦＦ状態（ステップＳ７：ＯＦＦ）であれば、後述する図１９に示す電圧監視処理の動作が実行されていないこととなり、主制御ＣＰＵ６００は、主制御ＲＡＭ６２０内の全領域を全てクリアする処理を行う（ステップＳ１１）。一方、バックアップフラグＢＦＬがＯＮ状態（ステップＳ７：ＯＮ）であれば、後述する図１９に示す電圧監視処理の動作が実行されていることとなるため、主制御ＣＰＵ６００は、チェックサム値を算出するためのチェックサム演算を行う（ステップＳ８）。なお、チェックサム演算とは、主制御ＲＡＭ６２０の作業領域を対象とする８ビット加算演算である。

そして、主制御ＣＰＵ６００は、上記チェックサム値が算出されたら、この演算結果を主制御ＲＡＭ６２０内のＳＵＭ番地の記憶値と比較する処理を行う（ステップＳ９）。そして、記憶された演算結果は、主制御ＲＡＭ６２０内に記憶されている他のデータと共に、電源基板１３０にて生成されるバックアップ電源によって維持されている。

このＳＵＭ番地の記憶値と上記ステップＳ８の処理にて算出されたチェックサム値が不一致（ステップＳ９：ＮＯ）であれば、主制御ＣＰＵ６００は、主制御ＲＡＭ６２０内の全領域を全てクリアする処理を行う（ステップＳ１１）。そして一致（ステップＳ９：ＹＥＳ）していれば、主制御ＣＰＵ６００は、主制御ＲＡＭ６２０内に記憶されているデータに基づいて電源遮断時の遊技動作に復帰させる処理を行う（ステップＳ１０）。

次いで、主制御ＣＰＵ６００は、ステップＳ１０及びステップＳ１１の処理後、その内部に設けられている一定周期のパルス出力を作成する機能や時間計測の機能等を有するＣＴＣ（Ｃｏｕｎｔｅｒ Ｔｉｍｅｒ Ｃｉｒｃｕｉｔ）の設定を行う。すなわち、主制御ＣＰＵ６００は、４ｍｓ毎に定期的にタイマ割込みがかかるように上記ＣＴＣの時間定数レジスタを設定する（ステップＳ１２）。そしてその後、主制御ＣＰＵ６００は、ループ処理を行う。

＜タイマ割込み処理＞
続いて、図１９を参照して、上述したメイン処理を中断させて、４ｍｓ毎に開始されるタイマ割込みプログラムについて説明する。このタイマ割込みが生じると、主制御ＣＰＵ６００内のレジスタ群の内容を主制御ＲＡＭ６２０のスタック領域に退避させる退避処理を実行し（ステップＳ２０）、その後電圧監視処理を実行する（ステップＳ２１）。この電圧監視処理は、電源基板１３０（図３参照）から出力される電圧異常信号ＡＬＡＲＭのレベルを判定し、電圧異常信号ＡＬＡＲＭが「Ｌ」レベル（異常レベル）であれば、主制御ＲＡＭ６２０内に記憶されているデータのバックアップ処理、すなわち、当該データのチェックサム値を算出し、その算出したチェックサム値をバックアップデータとして主制御ＲＡＭ６２０内に保存する処理を行う。

次いで、主制御ＣＰＵ６００は、上記電圧監視処理（ステップＳ２１）が終了すると、各遊技動作の時間を管理している各種タイマ（後述する普通図柄変動タイマ、普通図柄役物タイマ等）のタイマ減算処理を行う（ステップＳ２２）。

そして続いて、主制御ＣＰＵ６００には、特別図柄１始動口スイッチ４２ａ（図３参照）と、特別図柄２始動口スイッチ４３ａ（図３参照）と、普通図柄始動口スイッチ４５ａ（図３参照）と、一般入賞口スイッチ４６ａ（図３参照）と、大入賞口スイッチ４４ｃ（図３参照）を含む各種スイッチ類のＯＮ／ＯＦＦ信号が入力され、主制御ＲＡＭ６２０内の作業領域にＯＮ／ＯＦＦ信号レベルや、その立ち上がり状態が記憶される（ステップＳ２３）。なお、このスイッチ入力処理は、不正入賞があった場合に、立ち上がり状態を無効（入賞無効）にする処理も行い、賞球を払出すために上記大入賞口スイッチ４４ｃ，一般入賞口スイッチ４６ａに何個の遊技球が入賞したのかのカウントも行っている。

次いで、主制御ＣＰＵ６００は、乱数管理処理を行う（ステップＳ２４）。具体的には、実際に使用している図４に示す乱数回路、すなわち、実際に使用している図４に示す乱数回路、すなわち、１６ビット乱数生成回路６３００Ａ（Ｂ）、８ビット乱数生成回路６３０１Ａ（Ｂ）、１６ビットカスタム乱数生成回路６３０２Ａ（Ｂ）、８ビットカスタム乱数生成回路６３０３Ａ（Ｂ）のエラー（異常）が液晶表示装置４１に表示されるように、使用していない乱数回路に対応する乱数エラーステータスレジスタＲＮＤＥＲＲ（図１０参照）のビットをマスク処理する。すなわち、例えば、実際に使用している乱数回路が、１６ビット乱数生成回路６３００Ａ（Ｂ）であった場合、それに対応する乱数エラーレジスタＲＮＤＥＲＲ７〜ＲＮＤＥＲＲ６の情報のみが必要でそれ以外の情報は不要である。そこで、主制御ＣＰＵ６００にて、乱数エラーステータスレジスタＲＮＤＥＲＲを読み出し、その８ビットデータとマスクデータとの論理積をとるようにする。

具体的には、主制御ＣＰＵ６００にて、乱数エラーステータスレジスタＲＮＤＥＲＲを読み出した際、読み出したデータが「１１００００１１Ｂ」であった場合、必要なデータは上位２ビットだけであるため、マスクデータ「１１００００００Ｂ」と論理積をとれば、論理積後のデータは、「１１００００００Ｂ」となる。そのため、主制御ＣＰＵ６００は、実際に使用している乱数回路のうち、１６ビット乱数生成回路６３００Ａ（Ｂ）にエラー（異常）が生じていることが分かる。そしてその後、主制御ＣＰＵ６００は、上述したように主制御ＲＯＭ６１０内に予め格納しておいたテーブルから、１６ビット乱数生成回路６３００Ａ（Ｂ）にエラー（異常）が生じている際、どの番号のエラー（異常）を表示させるのかを確認し、その番号を表示させる演出制御コマンドを演出制御基板９０に送信する。これを受けて演出制御基板９０（演出制御ＣＰＵ９００）は、このエラー（異常）内容を表示する液晶制御コマンドを液晶制御基板１２０に送信する。これにより、液晶制御基板１２０が、当該液晶制御コマンドに基づく画像を表示させるように液晶表示装置４１を制御することにより、液晶表示装置４１に、当該エラー（異常）内容が表示されることとなる（図１１（ｂ）参照）。このようにすれば、実際に使用している乱数回路のエラー（異常）だけを報知することができ、より制御に負荷をかけることなくエラー（異常）を報知することができる。

次いで、主制御ＣＰＵ６００は、エラー管理処理を行う（ステップＳ２５）。なお、エラー管理処理は、遊技球の補給が停止したり、あるいは、遊技球が詰まったりなど、機器内部に異常が生じていないかの判定を含むものである。

次いで、主制御ＣＰＵ６００は、賞球管理処理を実行する（ステップＳ２６）。この賞球管理処理は、払出制御基板７０（図３参照）に払出し動作を行わせるための払出制御コマンドを出力している。

次いで、主制御ＣＰＵ６００は、普通図柄処理を実行する（ステップＳ２７）。この普通図柄処理は、普通図柄の当否抽選を実行し、その抽選結果に基づいて普通図柄の変動パターンや普通図柄の停止表示状態を決定したりするものである。なお、この普通図柄処理の詳細については、後述することとする。

次いで、主制御ＣＰＵ６００は、普通電動役物管理処理を実行する（ステップＳ２８）。この普通電動役物管理処理は、普通図柄処理（ステップＳ２７）の抽選結果に基づき、普通電動役物開放遊技発生に必要な普通電動役物ソレノイド４３ｃの制御に関する信号（普通電動役物ソレノイドフラグ）が生成される。なお、この普通電動役物管理処理の詳細については、後述することとする。

次いで、主制御ＣＰＵ６００は、特別図柄処理を実行する（ステップＳ２９）。この特別図柄処理では、特別図柄の当否抽選を実行し、その抽選の結果に基づいて特別図柄の変動パターンや特別図柄の停止表示態様（停止特別図柄）を決定する。なお、この特別図柄処理の詳細については、後述することとする。

次いで、主制御ＣＰＵ６００は、特別電動役物管理処理を実行する（ステップＳ３０）。この特別電動役物管理処理では、主に、大当たり抽選結果が「大当たり」又は「小当たり」であった場合、その当りに対応した当り遊技を実行制御するために必要な設定処理を行う。この際、特別電動役物ソレノイド４４ｂの制御に関する信号も生成される。なお、この特別電動役物管理処理の詳細については、後述することとする。

次いで、主制御ＣＰＵ６００は、ＬＥＤ管理処理を実行する（ステップＳ３１）。このＬＥＤ管理処理は、処理の進行状態に応じて、特別図柄表示装置４７や普通図柄表示装置４８への出力データを生成したり、当該データに基づく制御信号を出力したりする処理である。

次いで、主制御ＣＰＵ６００は、ソレノイド駆動処理を行う（ステップＳ３２）。この際、主制御ＣＰＵ６００は、普通電動役物管理処理（ステップＳ２８）にて生成された普通電動役物ソレノイド４３ｃの制御に関する信号を確認すると共に、特別電動役物管理処理（ステップＳ３０）にて生成された特別電動役物ソレノイド４４ｂの制御に関する信号を確認する。そしてこの信号が、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂを作動させる指令を伴う信号であれば、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡ，ＰＵＬＤＴＹＢ（図１５参照）に、周期とデューティ比を設定する。これにより、ＰＷＭ回路６５０は、その設定された周期とデューティ比に基づき、例えば、図１６（ｂ）に示すようなＰＷＭ信号０〜３を生成する。そして、その生成されたＰＷＭ信号０〜３によって、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂの作動／停止が制御され、開閉部材４３ｂが開放又は大入賞口（図示せず）が開放するように開閉扉４４ａが動作することとなる。

一方、普通電動役物管理処理（ステップＳ２８）にて生成された普通電動役物ソレノイド４３ｃの制御に関する信号又は特別電動役物管理処理（ステップＳ３０）にて生成された特別電動役物ソレノイド４４ｂの制御に関する信号が、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂを停止させる指令を伴う信号であれば、主制御ＣＰＵ６００は、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡのＰＵＬＤＴＹ３，ＰＵＬＤＴＹ２、並びに、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＢのＰＵＬＤＴＹ１，ＰＵＬＤＴＹ０全てに新たに「１１１１Ｂ」を設定する。これにより、図１５（ｂ），（ｃ）に示すようにデューティ比が１００％となるから、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３にどのような値が設定されても、図１６（ｃ）に示すように、「Ｈ」レベルのＰＷＭ信号０〜３がＰＷＭ回路６５０にて生成されることとなる。それゆえ、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂは停止され、開閉部材４３ｂが閉止又は大入賞口（図示せず）が閉止するように開閉扉４４ａが動作することとなる。

かくして、このように、電源投入時の初期設定にて、ＰＷＭ周期設定レジスタＰＵＬＣＹＣ０〜３、ＰＷＭデューティ設定レジスタＰＵＬＤＴＹＡ，ＰＵＬＤＴＹＢ（図１５参照）に値を設定し、ＰＷＭ回路６５０を起動、すなわち、「Ｈ」レベルのＰＷＭ信号０〜３を生成させておき（ステップＳ２参照）、実際に、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂを作動させる際に、パルス幅を有するＰＷＭ信号０〜３を生成するようにすれば、普通電動役物ソレノイド４３ｃ又は特別電動役物ソレノイド４４ｂの作動を制御する際の動作を安定させることができる。

次いで、主制御ＣＰＵ６００は、割込み許可状態に戻し（ステップＳ３３）、主制御ＲＡＭ６２０のスタック領域に退避させておいたレジスタの内容を復帰させタイマ割込みを終える（ステップＳ３４）。これにより、割込み処理ルーチンからメイン処理（図１８参照）に戻ることとなる。

＜普通図柄処理＞
次に、図２０を参照して、上記普通図柄処理（図１９のステップＳ２７）について詳細に説明する。

図２０に示すように、普通図柄処理は、先ず、ゲートからなる普通図柄始動口４５において、遊技球の通過を検出したか否かを確認、すなわち、普通図柄始動口４５の普通図柄始動口スイッチ４５ａの信号レベルを確認する（ステップＳ１００）。そして遊技球の通過を検出した場合（ステップＳ１００：ＹＥＳ）、主制御ＣＰＵ６００は、普通図柄の始動保留球数が例えば４以上か否かを判断するため、普通図柄の始動保留球数が格納されている主制御ＲＡＭ６２０領域を確認する（ステップＳ１０１）。その際、普通図柄の始動保留球数が４未満であれば（ステップＳ１０１：≠ＭＡＸ）、普通図柄の始動保留球数を１加算する（ステップＳ１０２）。その後、主制御ＣＰＵ６００は、普通図柄の当否抽選に用いられる図４に示す８ビット乱数ラッチ３回路６３４２Ａ（Ｂ）又は８ビットカスタム乱数ラッチ３回路６３６２Ａ（Ｂ）に保持（ラッチ）されている乱数値を、図８（ｂ）に示す８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ３_Ａ（Ｂ）又は図８（ｄ）に示す８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ３_Ａ（Ｂ）から読み出し、その読み出した乱数値を普通図柄の始動保留球数が格納されている主制御ＲＡＭ６２０領域に格納した上で（ステップＳ１０３）、ステップＳ１０４の処理に進む。

一方、ステップＳ１００にて、遊技球の通過を検出しなかった場合（ステップＳ１００：ＮＯ）、ステップＳ１０１にて、普通図柄の始動保留球数が４以上であると判断した場合（ステップＳ１０１：＝ＭＡＸ）には、ステップＳ１０２〜Ｓ１０３の処理は行わず、ステップＳ１０４の処理に進む。

主制御ＣＰＵ６００は、ステップＳ１０４の処理に進むと、普通図柄当たり作動フラグがＯＮに設定されているか、すなわち、普通図柄当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ１０４）。普通図柄当たり作動フラグに５ＡＨが設定されていれば（ステップＳ１０４：ＯＮ）、普通図柄が当たり中であると判断し、普通図柄の表示データの更新を行った後（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行することとなる。

一方、普通図柄当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ１０４：ＯＦＦ）、普通図柄の挙動を示す処理状態、すなわち、普通図柄動作ステータスフラグの値を確認する（ステップＳ１０５）。そして、普通図柄動作ステータスフラグが００Ｈであれば、主制御ＣＰＵ６００は、普通図柄の変動開始前の状態であると判断し、ステップＳ１０６に進み、普通図柄の始動保留球数が０か否かを確認する（ステップＳ１０６）。

主制御ＣＰＵ６００は、普通図柄の始動保留球数が格納されている主制御ＲＡＭ６２０領域を確認した上で、０であると判断した場合（ステップＳ１０６：＝０）は、普通図柄の表示データの更新を行った後（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。一方、０でないと判断した場合（ステップＳ１０６：≠０）は、普通図柄の始動保留球数を１減算する（ステップＳ１０７）。

その後、主制御ＣＰＵ６００は、図２７（ａ）に示す普通図柄当たり判定テーブルＮＰＰ_ＴＢＬを用いて主制御ＲＡＭ６２０領域に格納されている普通図柄の始動保留球数に対応した乱数値の当たり判定を行う。すなわち、主制御ＣＰＵ６００は、遊技状態を示す普通図柄確変フラグがＯＦＦであれば、当該乱数値が、図２７（ａ）に示す普通図柄当たり判定テーブルＮＰＰ_ＴＢＬ（通常状態）の下限値（図示では、２４９）以上で上限値（図示では、２５０）以下か否かを判定し、下限値以上で上限値以下であれば、普通図柄当たり判定フラグに５ＡＨをセットし、ＯＮにする。それ以外の場合は、普通図柄当たり判定フラグをＯＦＦにする。

一方、遊技状態を示す普通図柄確変フラグがＯＮであれば、当該乱数値が、図２７（ａ）に示す普通図柄当たり判定テーブルＮＰＰ_ＴＢＬ（確変状態）の下限値（図示では、４）以上で上限値（図示では、２５０）以下か否かを判定し、下限値以上で上限値以下であれば、普通図柄当たり判定フラグに５ＡＨをセットし、ＯＮにする。それ以外の場合は、普通図柄当たり判定フラグをＯＦＦにセットする処理を行う（ステップＳ１０８）。

そして、主制御ＣＰＵ６００は、上記乱数抽選処理にて決定した抽選結果に基づいて、停止図柄（普通図柄停止図柄）を決定する（ステップＳ１０９）。

次いで、主制御ＣＰＵ６００は、普通図柄の変動時間を短くする普通図柄時短フラグがＯＮに設定されているかを確認し、ＯＮに設定されていれば、普通図柄変動タイマにそれに応じた変動時間を設定し、ＯＦＦに設定されていれば、普通図柄変動タイマに通常の変動時間を設定する処理を行う（ステップＳ１１０）。

次いで、主制御ＣＰＵ６００は、普通図柄の始動保留球数に対応した普通図柄の当否抽選に用いられる乱数値が格納されている主制御ＲＡＭ６２０領域の記憶領域をシフトする（ステップＳ１１１）。すなわち、普通図柄の始動保留球数を最大で４個保留できるとすると、普通図柄の始動保留球数４に対応した普通図柄の当否抽選に用いられる乱数値を普通図柄の始動保留球数３に対応した普通図柄の当否抽選に用いられる乱数値が格納されていた主制御ＲＡＭ６２０領域にシフトし、普通図柄の始動保留球数３に対応した普通図柄の当否抽選に用いられる乱数値を普通図柄の始動保留球数２に対応した普通図柄の当否抽選に用いられる乱数値が格納されていた主制御ＲＡＭ６２０領域にシフトし、普通図柄の始動保留球数２に対応した普通図柄の当否抽選に用いられる乱数値を普通図柄の始動保留球数１に対応した普通図柄の当否抽選に用いられる乱数値が格納されていた主制御ＲＡＭ６２０領域にシフトするという処理を行う。

この処理の後、主制御ＣＰＵ６００は、上記ステップＳ１０５にて用いた普通図柄動作ステータスフラグに０１Ｈを設定し、普通図柄の始動保留球数４に対応した普通図柄の当否抽選に用いられる乱数値が格納されていた主制御ＲＡＭ６２０の領域に００Ｈを設定する処理を行う（ステップＳ１１２）。

そして、主制御ＣＰＵ６００は、上記ステップＳ１１２の処理を終えた後、普通図柄の表示データの更新を行い（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。

他方、主制御ＣＰＵ６００は、上記ステップＳ１０５にて、普通図柄の挙動を示す処理状態、すなわち、普通図柄動作ステータスフラグの値が０１Ｈであれば、主制御ＣＰＵ６００は、普通図柄が変動中であると判断し、ステップＳ１１４に進み、普通図柄変動タイマが０か否かを確認する（ステップＳ１１４）。普通図柄変動タイマが０でなければ（ステップＳ１１４：≠０）、普通図柄の表示データの更新を行い（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。そして、普通図柄変動タイマが０であれば（ステップＳ１１４：＝０）、主制御ＣＰＵ６００は、上記ステップＳ１０５にて用いた普通図柄動作ステータスフラグに０２Ｈを設定し、普通図柄の当否抽選結果を一定時間維持させるために、普通図柄変動タイマに例えば約６００ｍｓの時間が設定される（ステップＳ１１５）。

主制御ＣＰＵ６００は、上記ステップＳ１１５の処理を終えた後、普通図柄の表示データの更新を行い（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。

一方、主制御ＣＰＵ６００は、上記ステップＳ１０５にて、普通図柄の挙動を示す処理状態、すなわち、普通図柄動作ステータスフラグの値が０２Ｈであれば、主制御ＣＰＵ６００は、普通図柄が確認時間中（普通図柄の変動が終了して停止中）であると判断し、ステップＳ１１６に進み、普通図柄変動タイマが０か否かを確認する（ステップＳ１１６）。普通図柄変動タイマが０でなければ（ステップＳ１１６：≠０）、普通図柄の表示データの更新を行い（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。そして、普通図柄変動タイマが０であれば（ステップＳ１１６：＝０）、主制御ＣＰＵ６００は、上記ステップＳ１０５にて用いた普通図柄動作ステータスフラグに００Ｈを設定し（ステップＳ１１７）、普通図柄当たり判定フラグがＯＮに設定（５ＡＨが設定）されているかを確認する（ステップＳ１１８）。

これにより、普通図柄当たり判定フラグがＯＦＦに設定（５ＡＨが設定されていない）されていれば（ステップＳ１１８：ＯＦＦ）、主制御ＣＰＵ６００は、普通図柄の表示データの更新を行い（ステップＳ１１３）、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。そして、普通図柄当たり判定フラグがＯＮに設定（５ＡＨが設定）されていれば（ステップＳ１１８：ＯＮ）、主制御ＣＰＵ６００は、ステップＳ１０４にて用いられる普通図柄当たり作動フラグをＯＮ（５ＡＨを設定）に設定した（ステップＳ１１９）後、普通図柄処理を終了し、図１９に示すステップＳ２８の処理に移行する。

＜普通電動役物管理処理＞
次に、図２１を参照して、上記普通電動役物管理処理（図１９のステップＳ２８）について詳細に説明する。

図２１に示すように、主制御ＣＰＵ６００は、まず、普通図柄当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ２００）。普通図柄当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ２００：ＯＦＦ）、普通図柄が当り中でないと判断し、普通電動役物管理処理を終了し、図１９に示すステップＳ２９の処理に移行する。

一方、普通図柄当たり作動フラグに５ＡＨが設定されていれば（ステップＳ２００：ＯＮ）、主制御ＣＰＵ６００は、普通電動役物が作動中か否かを確認する（ステップＳ２０１）。具体的には、後述する普通電動役物作動中フラグを確認する。普通電動役物作動中フラグに「１」が設定されていると、普通電動役物が作動中であると判断し（ステップＳ２０１：ＹＥＳ）、後述する普通電動役物入賞カウンタを確認する（ステップＳ２０２）。この普通電動役物入賞カウンタは、特別図柄２始動口スイッチ４３ａ（図３参照）にて検出された入賞球をカウントするもので、図１９に示すスイッチ入力処理（ステップＳ２３）にて管理されている。

普通電動役物入賞カウンタの値が最大数以上であれば、普通図柄役物タイマに０を設定し、最大数より小さければ、何もせず、ステップＳ２０３の処理に進む。

一方、普通電動役物作動中フラグに「０」が設定されていると、主制御ＣＰＵ６００は、普通電動役物が作動中でないと判断し（ステップＳ２０１：ＮＯ）、ステップＳ２０２の処理をせず、ステップＳ２０３の処理に進む。

次いで、主制御ＣＰＵ６００は、普通図柄役物タイマの値を確認する（ステップＳ２０３）。普通図柄役物タイマの値が「０」であれば（ステップＳ２０３：＝０）、主制御ＣＰＵ６００は、普通電動役物動作ステータスフラグに従って、各設定値をセットする。具体的には、普通電動役物動作ステータスフラグに００Ｈが設定されていると、普通電動役物の動作開始前の状態であると判断し、普通電動役物タイマに２０ｍｓを設定することで、普通電動役物の開始インターバル時間を設定する。そして、普通電動役物動作ステータスフラグに０１Ｈを設定し、ステップＳ２０５の処理に移行する。

一方、普通電動役物動作ステータスフラグに０１Ｈが設定されていると、主制御ＣＰＵ６００は、普通電動役物の動作開始インターバル終了時であると判断し、普通電動役物タイマに、開閉部材４３ｂの開放延長機能の作動／未作動に応じた値が設定される。そして、普通電動役物入賞カウンタに０を設定し、普通電動役物動作ステータスフラグに０２Ｈを設定し、ステップＳ２０５の処理に移行する。

また、普通電動役物動作ステータスフラグに０２Ｈが設定されていると、主制御ＣＰＵ６００は、普通電動役物の動作終了時であると判断し、普通電動役物ソレノイドフラグに「０」を設定し、普通電動役物作動中フラグに「０」を設定し、普通電動役物タイマに２０ｍｓを設定することで、普通電動役物の終了インターバル時間を設定する。そして、普通電動役物有効タイマに１ｓを設定し、普通電動役物動作ステータスフラグに０３Ｈを設定し、ステップＳ２０５の処理に移行する。

また一方、普通電動役物動作ステータスフラグに０３Ｈが設定されていると、主制御ＣＰＵ６００は、普通電動役物の動作終了インターバル終了時であると判断し、普通電動役物入賞カウンタに「０」を設定し、普通図柄当たり作動フラグに００Ｈを設定し、普通電動役物動作ステータスフラグに００Ｈを設定し、ステップＳ２０５の処理に移行する。

他方、主制御ＣＰＵ６００は、普通図柄役物タイマの値が「０」でなければ（ステップＳ２０３：≠０）、ステップＳ２０４の処理をせず、ステップＳ２０５の処理に移行する。

次いで、主制御ＣＰＵ６００は、普通電動役物動作ステータスフラグを確認し、０２Ｈが設定されていなければ（ステップＳ２０５：ＮＯ）、普通電動役物管理処理を終了し、図１９に示すステップＳ２９の処理に移行する。

一方、０２Ｈが設定されていれば（ステップＳ２０５：ＹＥＳ）、普通電動役物ソレノイドフラグに「１」を設定し、普通電動役物作動中フラグに「１」を設定し（ステップＳ２０６）、普通電動役物管理処理を終了し、図１９に示すステップＳ２９の処理に移行する。なお、この普通電動役物ソレノイドフラグの値が「１」であれば、図１９に示すソレノイド駆動処理（ステップＳ３２）にて、ＰＷＭ回路６５０は、ＰＷＭ信号０〜３のうち、普通電動役物ソレノイド４３ｃに割当てられたいずれかの信号のみ図１６（ｂ）に示すようなＰＷＭ信号を生成する。これにより、この生成されたＰＷＭ信号０〜３の何れか１つの信号によって普通電動役物ソレノイド４３ｃの作動／停止が制御され、もって、開閉部材４３ｂが開放するように動作することとなる。また、普通電動役物ソレノイドフラグの値が「０」であれば、図１９に示すソレノイド駆動処理（ステップＳ３２）にて、ＰＷＭ回路６５０は、図１６（ｃ）に示すようなＰＷＭ信号０〜３を生成する。これにより、普通電動役物ソレノイド４３ｃが停止制御され、開閉部材４３ｂが閉止するように動作することとなる。

＜特別図柄処理＞
次に、図２２〜図２６を参照して、上記特別図柄処理（図１９のステップＳ２９）について詳細に説明する。図２２に示すように、特別図柄処理は、先ず、特別図柄１始動口４２（図２参照）の特別図柄１始動口スイッチ４２ａ（図３参照）において、遊技球の入球（入賞球）を検出した否かを確認し（ステップＳ３００）、さらに、特別図柄２始動口４３（図２参照）の特別図柄２始動口スイッチ４３ａにおいて、遊技球の入球（入賞球）を検出したか否かを確認する（ステップＳ３０１）。

＜特別図柄処理：始動口チェック処理＞
この処理について、図２３を用いて詳しく説明すると、主制御ＣＰＵ６００は、特別図柄１始動口４２又は特別図柄２始動口４３に遊技球が入球（入賞）したか否かを確認、すなわち、特別図柄１始動口４２の特別図柄１始動口スイッチ４２ａ又は特別図柄２始動口４３の特別図柄２始動口スイッチ４３ａのレベルを確認する（ステップＳ４００）。これにより、遊技球の入球（入賞）を検出しなければ（ステップＳ４００：ＮＯ）、特別図柄処理を終え、図１９に示すステップＳ３０の処理に移行する。

一方、遊技球の入球（入賞）を検出すれば（ステップＳ４００：ＹＥＳ）、主制御ＣＰＵ６００は、特別図柄の変動契機となる始動保留球数が所定数、主制御ＲＡＭ６２０内の始動保留記憶領域に格納されているか否かを確認する（ステップＳ４０１）。その始動保留球数が、４未満であれば（ステップＳ４０１：≠ＭＡＸ）、当該始動保留球数を１加算（＋１）する（ステップＳ４０２）。

次いで、主制御ＣＰＵ６００は、特別図柄停止の際用いられる乱数値及び変動パターン用乱数値を図４に示す８ビット乱数ラッチ１回路６３４０Ａ（Ｂ），８ビット乱数ラッチ２回路６３４１Ａ（Ｂ），８ビットカスタム乱数ラッチ１回路６３６０Ａ（Ｂ），８ビットカスタム乱数ラッチ２回路６３６１Ａ（Ｂ）にて保持（ラッチ）されている乱数値を、図８（ｂ）に示す８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ１_Ａ（Ｂ），８ビット乱数ラッチレジスタＲＮＤＦ０８ＲＧ２_Ａ（Ｂ）、又は、図８（ｄ）に示す８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ１_Ａ（Ｂ），８ビットカスタム乱数ラッチレジスタＲＮＤＶ０８ＲＧ２_Ａ（Ｂ）から読み出し、その読み出した乱数値を特別図柄の変動契機となる始動保留球数が格納されている主制御ＲＡＭ６２０内の始動保留記憶領域に格納する。そしてさらに、主制御ＣＰＵ６００は、大当たり判定用乱数値として、図４に示す１６ビット乱数ラッチ１回路６３３０Ａ（Ｂ），１６ビット乱数ラッチ２回路６３３１Ａ（Ｂ），１６ビットカスタム乱数ラッチ１回路６３５０Ａ（Ｂ），１６ビットカスタム乱数ラッチ２回路６３５１Ａ（Ｂ）にて保持（ラッチ）されている乱数値を、図８（ａ）に示す１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ１_Ａ（Ｂ），１６ビット乱数ラッチレジスタＲＮＤＦ１６ＲＧ２_Ａ（Ｂ），図８（ｃ）に示す１６ビットカスタム乱数ラッチレジスタＲＮＤＶ１６ＲＧ１_Ａ（Ｂ），ＲＮＤＶ１６ＲＧ２_Ａ（Ｂ）から読み出し、その読み出した乱数値を特別図柄の変動契機となる始動保留球数が格納されている主制御ＲＡＭ６２０内の始動保留記憶領域に格納する（ステップ４０３）。

次いで、主制御ＣＰＵ６００は、現在の遊技状態（特別図柄大当たり判定フラグがＯＮに設定されているか否か等）を確認し、先読み禁止状態か否かを判定する（ステップＳ４０４）。そして、先読み禁止状態でなければ（ステップＳ４０４：ＮＯ）、主制御ＣＰＵ６００は、上記ステップＳ４０３にて主制御ＲＡＭ６２０内の始動保留記憶領域に格納した特別図柄の当否抽選に用いられる大当たり判定用乱数値を取得し（ステップＳ４０５）、さらに、図示しない始動口入賞時乱数判定テーブルを取得する（ステップＳ４０６）。

次いで、主制御ＣＰＵ６００は、上記ステップＳ４０５にて取得した大当たり判定用乱数値及びステップＳ４０６にて取得した始動口入賞時乱数判定テーブル（図示せず）を用いて、大当たり抽選を行い、さらに、上記ステップＳ４０３にて主制御ＲＡＭ６２０内の始動保留記憶領域に格納した特別図柄用乱数値を用いて、大当たりの種類（１５Ｒ確変大当り、１５Ｒ非確変大当たり等）を決定し、変動パターン用乱数値を用いて、変動パターンを決定し、それに応じた特別図柄始動口入賞コマンドを生成する（ステップＳ４０７）。

次いで、主制御ＣＰＵ６００は、上記生成された特別図柄始動口入賞コマンドに応じた下位バイトの始動保留加算コマンドを生成する（ステップＳ４０８）。

一方、主制御ＣＰＵ６００は、上記ステップＳ４０８の処理を終えるか、又は、上記ステップＳ４０１にて特別図柄１又は２の始動保留球数が４以上であるか（ステップＳ４０１：＝ＭＡＸ）、あるいは、先読み禁止状態であれば（ステップＳ４０４：ＹＥＳ）、増加した始動保留球数に応じた上位バイトの始動保留加算コマンドを生成する（ステップＳ４０９）。

次いで、主制御ＣＰＵ６００は、上記ステップＳ４０８にて生成した下位バイトの始動保留加算コマンドと、上記ステップＳ４０９にて生成した上位バイトの始動保留加算コマンドとを結合した上で、始動保留加算コマンド（演出制御コマンド）として、演出制御基板９０（図３参照）に送信する処理を行う（ステップＳ４１０）。

＜特別図柄処理＞
かくして、図２２に示すステップＳ３００及びステップＳ３０１の処理を終えると、主制御ＣＰＵ６００は、特別図柄小当たり作動フラグがＯＮに設定されているか、すなわち、特別図柄小当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ３０２）。特別図柄小当たり作動フラグに５ＡＨが設定されていれば（ステップＳ３０２：ＯＮ）、特別図柄が小当たり中であると判断し、特別図柄の表示データの更新を行った後（ステップＳ３０８）、特別図柄処理を終え、図１９に示すステップＳ３０の処理に移行する。

一方、特別図柄小当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ３０２：ＯＦＦ）、特別図柄大当たり作動フラグがＯＮに設定されているか、すなわち、特別図柄大当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ３０３）。特別図柄大当たり作動フラグに５ＡＨが設定されていれば（ステップＳ３０３：ＯＮ）、特別図柄が大当たり中であると判断し、特別図柄の表示データの更新を行った後（ステップＳ３０８）、特別図柄処理を終え、図１９に示すステップＳ３０の処理に移行する。

一方、特別図柄大当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ３０３：ＯＦＦ）、特別図柄の挙動を示す処理状態、すなわち、特別図柄動作ステータスフラグの値を確認する（ステップＳ３０４）。より詳しく説明すると、主制御ＣＰＵ６００は、特別図柄動作ステータスフラグの値が００Ｈ又は０１Ｈであれば、特別図柄変動待機中（特別図柄の変動が行われておらず次回の変動のための待機状態であることを示す）であると判定し、特別図柄変動開始処理を行う（ステップＳ３０５）。

＜特別図柄処理：特別図柄変動開始処理＞
この処理について、図２４を用いて詳しく説明すると、主制御ＣＰＵ６００は、特別図柄始動保留球数が０か否かを確認する（ステップＳ５００）。すなわち、主制御ＲＡＭ６２０内の特別図柄始動保留記憶領域を確認し、特別図柄始動保留球数が０であると主制御ＣＰＵ６００が判断した場合は（ステップＳ５００：＝０）、特別図柄動作ステータスフラグの値が００Ｈか否かを確認する（ステップＳ５０１）。特別図柄動作ステータスフラグの値が００Ｈであれば（ステップＳ５０１：ＹＥＳ）、図２２に示すステップＳ３０５の特別図柄変動開始処理を終了する。

一方、特別図柄動作ステータスフラグの値が００Ｈでなければ（ステップＳ５０１：ＮＯ）、主制御ＣＰＵ６００は、演出制御コマンド（客待ちデモコマンド）を演出制御基板９０（図３参照）に送信し（ステップＳ５０２）、特別図柄動作ステータスフラグに００Ｈをセットした上で（ステップＳ５０３）、図２２に示すステップＳ３０５の特別図柄変動開始処理を終了する。

他方、特別図柄始動保留球数が０でないと判断した場合（ステップＳ５００：≠０）、主制御ＣＰＵ６００は、特別図柄始動保留球数を１減算（−１）し（ステップＳ５０４）、演出制御コマンド（始動保留減算コマンド）を演出制御基板９０（図３参照）に送信する（ステップＳ５０５）。

次いで、主制御ＣＰＵ６００は、図２０に示すステップＳ１１１の処理と同様、特別図柄始動保留球数に対応した特別図柄の当否抽選に用いられる乱数値（図２３のステップＳ４０３にて格納した大当たり判定用乱数値）が格納されている主制御ＲＡＭ６２０内の記憶領域をシフトし（ステップＳ５０６）、特別図柄始動保留４に対応した特別図柄の当否抽選に用いられる乱数値が格納されていた主制御ＲＡＭ６２０の領域に０を設定する（ステップＳ５０７）。

次いで、主制御ＣＰＵ６００は、図２３のステップＳ４０３にて主制御ＲＡＭ６２０内の特別図柄始動保留記憶領域に格納した大当たり判定用乱数値を用いて当たり判定を行う。具体的には、大当たり判定用乱数値と、図２７（ｂ）に示す特別図柄大当たり判定テーブルＳＤＨ_ＴＢＬに格納されている判定値とを比較、又は、図２７（ｃ）に示す特別図柄小当たり判定テーブルＳＤＰ_ＴＢＬに格納されている判定値とを比較して、特別図柄の当たり判定を行う。すなわち、特別図柄大当たり判定テーブルＳＤＨ_ＴＢＬには、図２７（ｂ）に示すように、遊技状態が通常状態の場合、下限値として１０００１，上限値として１０１６４が格納され、遊技状態が確変状態（当たり抽選確率が通常より高確率状態である確率変動状態）の場合、下限値として１０００１，上限値として１１６４０が格納されている。そのため、遊技状態が通常状態で、大当たり判定用乱数値が１０００１〜１０１６４の場合、特別図柄は大当たりとなり、それ以外の乱数値はハズレとなる。そして、遊技状態が確変状態で、大当たり判定用乱数値が１０００１〜１１６４０の場合、特別図柄は大当たりとなり、それ以外の乱数値はハズレとなる。また、特別図柄小当たり判定テーブルＳＤＰ_ＴＢＬには、図２７（ｃ）に示すように、下限値として２０００１，上限値として２０１６４が格納されている。そのため、大当たり判定用乱数値が２０００１〜２０１６４の場合、特別図柄は小当たりとなり、それ以外の乱数値はハズレとなる。このようにして、図２３のステップＳ４０３にて主制御ＲＡＭ６２０内の特別図柄始動保留記憶領域に格納した大当たり判定用乱数値の当たり判定が行われる（ステップＳ５０８）。

次いで、主制御ＣＰＵ６００は、図２３のステップＳ４０３にて主制御ＲＡＭ６２０内の特別図柄始動保留記憶領域に格納した特別図柄用乱数値を用いて、特別図柄の停止図柄を生成する（ステップＳ５０９）。

次いで、主制御ＣＰＵ６００は、通常状態、時短状態、潜伏確変状態、確変状態のいずれかの遊技状態に移行する準備を行う（ステップＳ５１０）。

次いで、主制御ＣＰＵ６００は、図２３のステップＳ４０３にて主制御ＲＡＭ６２０内の特別図柄始動保留記憶領域に格納した変動パターン用乱数値を用いて特別図柄の変動パターンの生成を行う（ステップＳ５１１）。この際、特別図柄変動タイマに変動時間が設定される。

次いで、主制御ＣＰＵ６００は、特別図柄変動中フラグに５ＡＨを設定し、ＯＮ状態にする（ステップＳ５１２）。

次いで、主制御ＣＰＵ６００は、液晶表示装置４１（図２参照）に表示される特別図柄の特別図柄指定コマンドを生成し（ステップＳ５１３）、その生成した特別図柄指定コマンドを演出制御コマンドとして演出制御基板９０（図３参照）に送信する処理を行う（ステップＳ５１４）。

次いで、主制御ＣＰＵ６００は、特別図柄動作ステータスフラグに０２Ｈを設定し（ステップＳ５１５）、図２２に示すステップＳ３０５の特別図柄変動開始処理を終了する。

他方、主制御ＣＰＵ６００は、図２２に示すステップＳ３０４にて、特別図柄動作ステータスフラグの値が０２Ｈであれば、特別図柄変動中（特別図柄が現在変動中であることを示す）であると判定し、特別図柄変動中処理を行う（ステップ３０６）。

＜特別図柄処理：特別図柄変動中処理＞
この処理について、図２５を用いて詳しく説明すると、主制御ＣＰＵ６００は、まず、図２４のステップＳ５１１にて特別図柄変動タイマに設定された変動時間が経過したか、すなわち、０になったか否かを確認する（ステップＳ６００）。特別図柄変動タイマが０でなければ（ステップＳ６００：ＮＯ）、主制御ＣＰＵ６００は、図２２に示すステップＳ３０６の特別図柄変動中処理を終了する。

一方、特別図柄変動タイマが０であれば（ステップＳ６００：ＹＥＳ）、主制御ＣＰＵ６００は、演出制御コマンド（変動停止コマンド）を演出制御基板９０（図３参照）に送信する（ステップＳ６０１）。そして、主制御ＣＰＵ６００は、特別図柄動作ステータスフラグに０３Ｈを設定し、特別図柄変動中フラグに００Ｈを設定する。そしてさらに、主制御ＣＰＵ６００は、特別図柄の当否抽選結果を一定時間維持するために、特別図柄変動タイマに例えば約５００ｍｓの時間を設定する（ステップＳ６０２）。その後、主制御ＣＰＵ６００は、図２２に示すステップＳ３０６の特別図柄変動中処理を終了する。

他方、主制御ＣＰＵ６００は、図２２に示すステップＳ３０４にて、特別図柄動作ステータスフラグの値が０３Ｈであれば、特別図柄確認中（特別図柄の変動が終了して停止中であることを示す）であると判定し、特別図柄確認時間中処理を行う（ステップＳ３０７）。

＜特別図柄処理：特別図柄確認中処理＞
この処理について、図２６を用いて詳しく説明すると、主制御ＣＰＵ６００は、まず、図２４のステップＳ５１１にて特別図柄変動タイマに設定された変動時間が経過したか、すなわち、０になったか否かを確認する（ステップＳ７００）。特別図柄変動タイマが０でなければ（ステップＳ７００≠０）、主制御ＣＰＵ６００は、図２２に示すステップＳ３０７の特別図柄確認時間中処理を終了する。

一方、特別図柄変動タイマが０であれば（ステップＳ７００＝０）、主制御ＣＰＵ６００は、特別図柄動作ステータスフラグに０１Ｈを設定し（ステップＳ７０１）、特別図柄大当たり判定フラグがＯＮに設定されているか（５ＡＨが設定されているか）を確認する（ステップＳ７０２）。特別図柄大当たり判定フラグがＯＮに設定されていれば（５ＡＨが設定されていれば）（ステップＳ７０２：ＹＥＳ）、特別図柄大当たり判定フラグに００Ｈを設定し、図２２のステップＳ３０３にて使用する特別図柄大当たり作動フラグに５ＡＨを設定し、そして普通図柄時短フラグに００Ｈを設定し、普通図柄確変フラグに００Ｈを設定し、さらに、特別図柄時短フラグに００Ｈを設定し、特別図柄確変フラグに００Ｈを設定し、後述する特別図柄時短回数カウンタ及び特別図柄確変回数カウンタに００Ｈを設定する処理を行う（ステップＳ７０３）。その後、主制御ＣＰＵ６００は、図２２に示すステップＳ３０７の特別図柄確認時間中処理を終了する。

他方、特別図柄大当たり判定フラグがＯＮに設定されていなければ（５ＡＨが設定されていなければ）（ステップＳ７０２：ＮＯ）、主制御ＣＰＵ６００は、特別図柄小当たり判定フラグがＯＮに設定されているか（５ＡＨが設定されているか）を確認する（ステップＳ７０４）。特別図柄小当たり判定フラグがＯＮに設定されていれば（５ＡＨが設定されていれば）（ステップＳ７０４：ＹＥＳ）、特別図柄小当たり判定フラグに００Ｈを設定し、図２２のステップＳ３０２にて使用する特別図柄小当たり作動フラグに５ＡＨを設定する（ステップＳ７０５）。

主制御ＣＰＵ６００は、上記ステップＳ７０５の処理を終えた後、又は、特別図柄小当たり判定フラグがＯＮに設定されていなければ（５ＡＨが設定されていなければ）（ステップＳ７０４：ＮＯ）、特別図柄時短回数カウンタの値が０か否かを確認する（ステップＳ７０６）。

特別図柄時短回数カウンタの値が０でなければ（ステップＳ７０６：ＮＯ）、特別図柄時短回数カウンタの値を１減算（−１）し（ステップＳ７０７）、主制御ＣＰＵ６００は、再度、特別図柄時短回数カウンタの値が０か否かを確認する（ステップＳ７０８）。そして、特別図柄時短回数カウンタの値が０であれば（ステップＳ７０８：ＹＥＳ）、普通図柄時短フラグに００Ｈを設定すると共に、普通図柄確変フラグに００Ｈを設定し、さらに、普通図柄時短フラグに００Ｈを設定する（ステップＳ７０９）。

上記ステップＳ７０９の処理を終えた後、又は、特別図柄時短回数カウンタの値が０（ステップＳ７０６：ＹＥＳ）、あるいは、特別図柄時短回数カウンタの値が０でなければ（ステップＳ７０８：ＮＯ）、主制御ＣＰＵ６００は、特別図柄確変回数カウンタの値が０か否かを確認する（ステップＳ７１０）。特別図柄確変回数カウンタの値が０であれば（ステップＳ７１０：ＹＥＳ）、主制御ＣＰＵ６００は、図２２に示すステップＳ３０７の特別図柄確認時間中処理を終了する。

一方、特別図柄確変回数カウンタの値が０でなければ（ステップＳ７１０：ＮＯ）、主制御ＣＰＵ６００は、特別図柄確変回数カウンタの値を１減算（−１）し（ステップＳ７１１）、再度、特別図柄確変回数カウンタの値が０か否かを確認する（ステップＳ７１２）。特別図柄確変回数カウンタの値が０でなければ（ステップＳ７１２：ＮＯ）、主制御ＣＰＵ６００は、図２２に示すステップＳ３０７の特別図柄確認時間中処理を終了する。

一方、特別図柄確変回数カウンタの値が０であれば（ステップＳ７１２：ＹＥＳ）、主制御ＣＰＵ６００は、普通図柄時短フラグに００Ｈを設定し、普通図柄確変フラグに００Ｈを設定し、特別図柄時短フラグに００Ｈを設定し、特別図柄確変フラグに００Ｈを設定する処理を行い（ステップＳ７１３）、図２２に示すステップＳ３０７の特別図柄確認時間中処理を終了する。

＜特別図柄処理＞
このようにして、主制御ＣＰＵ６００は、図２２に示す特別図柄変動開始処理（ステップＳ３０５）、又は、特別図柄変動中処理（ステップＳ３０６）、あるいは、特別図柄確認時間中処理（ステップＳ３０７）を終えると、特別図柄の表示データの更新を行った後（ステップＳ３０８）、特別図柄処理を終え、図１９に示すステップＳ３０の処理に移行する。

＜特別電動役物管理処理＞
次に、図２８〜図３３を参照して、上記特別電動役物管理処理（図１９のステップＳ３０）について詳細に説明する。

図２８に示すように、主制御ＣＰＵ６００は、まず、特別図柄小当たり作動フラグがＯＮに設定されているか、すなわち、特別図柄小当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ８００）。特別図柄小当たり作動フラグに５ＡＨが設定されていれば（ステップＳ８００：ＯＮ）、特別図柄が小当たり中であると判断し、小当たり遊技に係る入賞装置４４の一連の動作を制御するための小当たり処理を行い（ステップＳ８０１）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

一方、特別図柄小当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ８００：ＯＦＦ）、特別図柄大当たり作動フラグがＯＮに設定されているか、すなわち、特別図柄大当たり作動フラグに５ＡＨが設定されているかを確認する（ステップＳ８０２）。特別別図柄大当たり作動フラグに５ＡＨが設定されていれば（ステップＳ８０２：ＯＮ）、特別図柄が大当たり中であると判断し、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

一方、特別図柄大当たり作動フラグに５ＡＨが設定されていなければ（ステップＳ８０２：ＯＦＦ）、特別電動役物の動作状態、すなわち、特別電動役物動作ステータスフラグの値を確認する（ステップＳ８０３）。より詳しく説明すると、特別電動役物動作ステータスフラグに００Ｈが設定されていれば、開始処理中（大当たり遊技開始前の待機状態であることを示す）であると判定し、大当たり開始処理（ステップＳ８０４）を行う。そして、特別電動役物動作ステータスフラグに０１Ｈが設定されていれば、作動開始処理中（ラウンド遊技開始前の待機状態であることを示す）であると判定し、特別電動役物作動開始処理（ステップＳ８０５）を行う。また、特別電動役物動作ステータスフラグに０２Ｈが設定されていれば、作動中（ラウンド遊技が実行中であることを示す）であると判定し、特別電動役物作動中処理（ステップＳ８０６）を行う。またさらに、特別電動役物動作ステータスフラグに０３Ｈが設定されていれば、継続判定中（次回のラウンド遊技を継続させるか否かの判定中であることを示す）であると判定し、特別電動役物作動継続判定処理（ステップＳ８０７）を行う。そして、特別電動役物動作ステータスフラグに０４Ｈが設定されていれば、終了処理中（大当たり遊技終了時の終了処理中であることを示す）であると判定し、大当たり終了処理（ステップＳ８０８）を行う。

このようにして、ステップＳ８０４〜ステップＳ８０８の何れかの処理を終えると、主制御ＣＰＵ６００は、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

ここで、ステップＳ８０４〜ステップＳ８０８の処理について、図２９〜図３３を参照して具体的に説明する。

＜特別電動役物管理処理：大当たり開始処理＞
まず、図２９を用いて大当たり開始処理（ステップＳ８０４）について説明する。

図２９に示すように、主制御ＣＰＵ６００は、大当たり遊技を開始する際に必要な大当たり開始時の設定処理を行う（ステップＳ９００）。具体的には、役物連続作動装置作動フラグに５ＡＨを設定し、特別電動役物動作ステータスフラグに０１Ｈを設定し、連続回数カウンタに０１Ｈを設定する。この役物連続作動装置作動フラグは、役物連続作動装置の作動状態を指定するためのフラグで、当該フラグがＯＮ状態（＝５ＡＨ）である場合には役物連続作動装置が作動中（ラウンド遊技継続可）である旨を示し、当該フラグがＯＦＦ状態（≠５ＡＨ）である場合には、役物連続作動装置が非作動（ラウンド遊技継続不可）である旨を示す。また、連絡回数カウンタは、ラウンド遊技機の連続実行回数、すなわち、現在のラウンド数を記憶するためのカウンタである。なお、本実施形態においては、現在、連続回数カウンタに０１Ｈが設定されているため、現在のラウンド数は１Ｒ目であることを示している。

次いで、主制御ＣＰＵ６００は、主制御ＲＯＭ６１０内に格納されている大当たり開始テーブル（図示せず）を取得する（ステップＳ９０１）。そして、主制御ＣＰＵ６００は、この取得した大当たり開始テーブル（図示せず）を参照し、特別図柄判定データ（大当たり種別）に応じて、最大ラウンド数（規定ラウンド数）、ラウンド表示ＬＥＤ番号を主制御ＲＡＭ６２０内に格納し、特別図柄役物動作タイマに開始インターバル時間を設定する（ステップＳ９０２）。

ところで、この大当たり開始テーブル（図示せず）には、特別図柄判定データ（ここでは大当たり種別）と、最大ラウンド数（規定ラウンド数）、開始インターバル時間、及びラウンド表示ＬＥＤ番号とが関連付けて格納されており、これにより、特別図柄判定データに応じて、最大ラウンド数、開始インターバル時間、及びラウンド表示ＬＥＤ番号が決定されることとなる。なお、開始インターバル時間とは、大当たりが確定した後、入賞装置４４が作動するまでのインターバル区間であって、オープニング演出が行われる区間を定めた時間幅（１回目のラウンド遊技が行われる前の初回演出時間）を示す。また、ラウンド表示ＬＥＤ番号は、今回の大当り遊技の最大ラウンド数（規定ラウンド数）を示すもので、例えば、図２に示す普通図柄表示装置４８の図示左側に位置するＬＥＤを点灯又は消灯させることにより、最大ラウンド数（規定ラウンド数）を報知する。

次いで、主制御ＣＰＵ６００は、大当たり演出の開始を指示する大当たり開始インターバルコマンド（演出制御コマンド）を演出制御基板９０に送信した後（ステップＳ９０３）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

＜特別電動役物管理処理：特別電動役物作動開始処理＞
次に、図３０を用いて特別電動役物作動開始処理（ステップＳ８０５）について説明する。

図３０に示すように、主制御ＣＰＵ６００は、特別図柄役物動作タイマの値を確認する（ステップＳ１０００）。特別図柄役物動作タイマが０でなければ（ステップＳ１０００：ＮＯ）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

一方、特別図柄役物動作タイマが０であれば（ステップＳ１０００：ＹＥＳ）、大入賞口（図示しない）開放前インターバル時間（初回のラウンドの場合は、開始インターバル時間）が経過したと判断し、大入賞口開放開始動作に伴い、大入賞口開放コマンド（演出制御コマンド）を演出制御基板９０に送信する（ステップＳ１００１）。大入賞口開放コマンドは、ラウンド遊技開始情報（ラウンド演出の開始指示情報）や現在のラウンド数情報を含み、演出制御基板９０側において、ラウンド数に対応するラウンド演出を現出させる際に利用される。

次いで、主制御ＣＰＵ６００は、主制御ＲＯＭ６１０内に格納されている図示しない大入賞口動作時間設定テーブルを取得する（ステップＳ１００２）。そして、主制御ＣＰＵ６００は、この大入賞口動作時間設定テーブル（図示せず）を参照して、特別図柄判定データ（大当たり種別）と現在のラウンド数とに対応する大入賞口開放動作時間を特別図柄役物動作タイマに設定する（ステップＳ１００３）。なお、この大入賞口動作時間設定テーブル（図示せず）には、特別図柄判定データと現在のラウンド数とに関連付けられた大入賞口開放動作時間が格納されており、特別図柄判定データと現在のラウンド数とに対応する大入賞口開放動作時間が決定されるようになっている。

次いで、主制御ＣＰＵ６００は、大入賞口（図示せず）への入賞球数をカウントする大入賞口入賞数カウンタに００Ｈを設定、すなわち、クリアする（ステップＳ１００４）。なお、大入賞口（図示せず）への入賞球数のカウントは、図１９に示すステップＳ２３にて行われている。

次いで、主制御ＣＰＵ６００は、大入賞口開閉動作設定処理を行う（ステップＳ１００５）。この大入賞口開閉動作設定処理では、大当たり種別に応じた大入賞口（図示せず）の開閉動作制御に必要な設定処理を行う。具体的には、主制御ＣＰＵ６００は、ステップＳ１００３にて設定された開放時間分、大入賞口（図示せず）を開放するために必要な特別電動役物ソレノイド４４ｂを制御するためのデータを作成し、主制御ＲＡＭ６２０内に格納する。そして、この作成されたデータに基づいて、ＰＷＭ回路６５０は、図１９に示すソレノイド駆動処理（ステップＳ３２）にて、ＰＷＭ信号０〜３のうち、特別電動役物ソレノイド４４ｂに割当てられたいずれかの信号のみ図１６（ｂ）に示すようなＰＷＭ信号を生成する。これにより、特別電動役物ソレノイド４４ｂが、この生成されたＰＷＭ信号０〜３の何れか１つの信号によって制御され、もって、開閉扉４４ａが動作し、大入賞口（図示せず）が開放時間分開放することとなる。一方、ＰＷＭ回路６５０は、大入賞口（図示せず）を閉止する場合、図１９に示すソレノイド駆動処理（ステップＳ３２）にて、図１６（ｃ）に示すようなＰＷＭ信号０〜３を生成するため、特別電動役物ソレノイド４４ｂが停止し、開閉扉４４ａが大入賞口（図示せず）を閉止することとなる。

次いで、主制御ＣＰＵ６００は、特別図柄電動役物動作ステータスフラグに０２Ｈを設定し（ステップＳ１００６）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

＜特別電動役物管理処理：特別電動役物作動中処理＞
次に、図３１を用いて特別電動役物作動中処理（ステップＳ８０６）について説明する。

図３１に示すように、主制御ＣＰＵ６００は、大入賞口最大入賞数確認処理を行う（ステップＳ１１００）。この大入賞口最大入賞数確認処理では、大入賞口（図示せず）への入賞球数をカウントし、その入賞球数が最大入賞数に達したか否かを確認する。大入賞口（図示せず）への入賞球数が最大入賞数に達した場合は、特別図柄役物動作タイマをゼロクリアし、大入賞口開放動作時間を強制的にゼロにする。これにより、大入賞口（図示せず）の最大開放時間が経過していない場合であっても、入賞球数が最大入賞数に達した場合は、大入賞口（図示せず）が開閉扉４４ａによって閉止されることとなる。

次いで、主制御ＣＰＵ６００は、大入賞口開閉動作設定処理を行う（ステップＳ１１０１）。この大入賞口開閉動作設定処理は、図３０にて説明したステップＳ１００５の処理と同様である。ただ、この際、特別電動役物動作タイマが０であれば、特別電動役物ソレノイド４４ｂを停止させるためのデータを作成し、主制御ＲＡＭ６２０内に格納する。これにより、ＰＷＭ回路６５０は、図１９に示すソレノイド駆動処理（ステップＳ３２）にて、図１６（ｃ）に示すようなＰＷＭ信号（ＰＷＭ信号０〜３の何れか１つを生成）を生成するため、特別電動役物ソレノイド４４ｂが停止し、開閉扉４４ａが大入賞口（図示せず）を閉止することとなる。よって、ステップＳ１００３にて設定された開放時間が経過した場合か、又は、入賞球数が最大入賞数に達して特別図柄変動タイマがゼロクリアされた場合には、特別電動役物ソレノイド４４ｂの作動が停止し、大入賞口（図示せず）が開閉扉４４ａによって閉止されることとなる。

次いで、主制御ＣＰＵ６００は、特別図柄役物動作タイマが０か否かを判定する（ステップＳ１１０２）。０でなければ（ステップＳ１１０２：ＮＯ）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

一方、特別図柄役物動作タイマが０であれば（ステップＳ１１０２：ＹＥＳ）、主制御ＣＰＵ６００は、今回のラウンド遊技における大入賞口（図示せず）の開放が終了したと判断し、ラウンド終了コマンド（演出制御コマンド）を演出制御基板９０に送信する（ステップＳ１１０３）。このラウンド終了コマンドには、今回の大当り種別情報、ラウンド遊技終了情報（ラウンド終了演出の開始指示情報）、及び、現在のラウンド数情報を含み、演出制御基板９０側において、ラウンド遊技機間のインターバル時間中におけるラウンド終了演出を現出させる際に利用される。

次いで、主制御ＣＰＵ６００は、ラウンド遊技が終了した際の各種設定処理を行う（ステップＳ１１０４）。具体的には、特別電動役物動作ステータスフラグに０３Ｈを設定し、特別図柄動作タイマに残存球排出時間（例えば、１９８０ｍｓ）を設定する。

次いで、主制御ＣＰＵ６００は、上記処理を終えた後、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

＜特別電動役物管理処理：特別電動役物作動継続判定処理＞
次に、図３２を用いて特別電動役物作動継続判定処理（ステップＳ８０７）について説明する。

図３２に示すように、主制御ＣＰＵ６００は、特別図柄役物動作タイマが０か否かを判定する（ステップＳ１２００）。ここでの特別図柄役物動作タイマには、大入賞口閉止後の残存球排出時間が設定されている（図３１に示すステップＳ１１０４）ため、残存球排出時間が経過したか否かが判定されることとなる。

特別図柄役物動作タイマが０でなければ（ステップＳ１２００：ＮＯ）、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。一方、特別図柄役物動作タイマが０であれば（ステップＳ１２００：ＹＥＳ）、連続回数カウンタを取得して、現在のラウンド数が規定ランド数の最大ラウンド数に達したか否かを判定する（ステップＳ１２０１）。

現在のラウンド数が規定ランド数の最大ラウンド数に達していなければ（ステップＳ１２０１：ＮＯ）、連続回数カウンタをインクリメント（＋１）し（ステップＳ１２０２）、主制御ＲＯＭ６１０内に格納されている特別電動役物終了インターバル設定テーブル（図示せず）を取得する（ステップＳ１２０３）。そして、主制御ＣＰＵ６００は、その取得した特別電動役物終了インターバル設定テーブル（図示せず）を参照し、特別図柄判定データとインクリメント後の連続回数カウンタとに対応する開放前インターバル時間を特別図柄役物動作タイマに設定する（ステップＳ１２０４）。なお、この特別電動役物終了インターバル設定テーブル（図示せず）には、特別図柄判定データと連続回数カウンタとに関連付けられた開放前インターバル時間が格納されており、これにより、特別図柄判定データ（今回の大当り種別）と連続回数カウンタの現在値（ステップＳ１２０２にてインクリメントした後の連続回数カウンタ値）とに対応する開放前インターバル時間が決定されるようになっている。

次いで、主制御ＣＰＵ６００は、ラウンド継続時の各種設定処理を行う（ステップＳ１２０５）。具体的には、今回のラウンド遊技が終了して次回のラウンド遊技を開始させるための処理として、特別電動役物作動フラグに００Ｈを設定し、特別電動役物動作ステータスフラグに００Ｈを設定する。

この処理を終えた後、主制御ＣＰＵ６００は、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

他方で、現在のラウンド数が規定ランド数の最大ラウンド数に達していれば（ステップＳ１２０６：ＮＯ）、主制御ＣＰＵ６００は、主制御ＲＯＭ６１０内に格納されている役物連続作動装置作動終了インターバル設定テーブル（図示せず）を取得する（ステップＳ１２０６）。そして、主制御ＣＰＵ６００は、その取得した役物連続作動装置作動終了インターバル設定テーブル（図示せず）を参照し、特別図柄判定データとインクリメント後の連続回数カウンタとに対応する終了インターバル時間を特別図柄役物動作タイマに設定する（ステップＳ１２０７）。なお、この役物連続作動装置作動終了インターバル設定テーブル（図示せず）には、特別図柄判定データ（大当たり種別）と終了インターバル時間とが関連付けて格納されており、これにより、特別図柄判定データに応じて終了インターバル時間が決定されるようになっている。

ところで、終了インターバル時間とは、最終ラウンドのラウンド遊技が終了して残存球排出時間が経過した後、大当たり遊技が終了するまでのインターバル区間であって、エンディング演出が行われる区間を定めた時間幅を示す。この終了インターバル時間中は、後述するステップＳ１２０８にて特別電動役物作動フラグがＯＦＦ状態（＝００Ｈ）に設定されるため、終了インターバル時間内は、開放前インターバル時間内と同じく、大入賞口（図示せず）への入賞を無効とする大入賞口入賞無効期間となる。

次いで、主制御ＣＰＵ６００は、ラウンド継続終了時の各種設定処理を行う（ステップＳ１２０８）。具体的には、最大ラウンド到達時の設定処理として、特別電動役物作動フラグに００Ｈを設定し（ＯＦＦ状態に設定し）、特別電動役物動作ステータスフラグに０４Ｈを設定する。

次いで、主制御ＣＰＵ６００は、エンディング演出の開始を指示する大当たり終了コマンド（演出制御コマンド）を演出制御基板９０に送信する（ステップＳ１２０９）。この大当たり終了コマンドには、今回の大当り種別情報と大当たり当選時の遊技状態情報とが含まれ、演出制御基板９０により、大当たり遊技後の演出モードを決定する際にも利用される。それゆえ、この大当たり終了コマンドは、遊状態指定コマンドの役割も担っている。演出制御基板９０は、大当たり終了コマンド（演出制御コマンド）に含まれる情報に基づき、演出モードを決定することで、大当たり終了後の遊技状態と、その遊技状態に係る演出モードとの整合性を取ることができるようになっている。

かくして、上記の処理を終えた後、主制御ＣＰＵ６００は、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

＜特別電動役物管理処理：大当たり終了処理＞
次に、図３３を用いて大当たり終了処理（ステップＳ８０８）について説明する。

図３３に示すように、主制御ＣＰＵ６００は、特別図柄役物動作タイマが０か否かを判定する（ステップＳ１３００）。特別図柄役物動作タイマには、上記終了インターバル時間が設定されているので、ここでの判定処理では、終了インターバル時間が経過しかたか否かが判定されることとなる。

特別図柄役物動作タイマが０でなければ、主制御ＣＰＵ６００は、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

一方、特別図柄役物動作タイマが０であれば、大当たり遊技後の遊技状態を特定するため各移行状態のバッファを各状態フラグに格納する（ステップＳ１３０１）。

次いで、主制御ＣＰＵ６００は、特別図柄大当たり作動フラグ，役物連続作動装置作動フラグ，連続回数カウンタ，ラウンド表示ＬＥＤ番号等をクリアし、さらに、特別電動役物動作ステータフラグに００Ｈを設定し、大当たり終了時の各種設定処理を行う（ステップＳ１３０２）。

次いで、主制御ＣＰＵ６００は、遊技状態報知情報を更新する遊技状態報知情報更新処理を行う（ステップＳ１３０３）。具体的には、特別図柄時短状態フラグがＯＮ状態（＝５ＡＨ）かＯＦＦ状態（≠５ＡＨ）かを確認し、ＯＮ状態の場合、遊技状態報知ＬＥＤを点灯させるデータを主制御ＲＡＭ６２０内に格納する。

次いで、主制御ＣＰＵ６００は、上記処理を終えた後、特別電動役物管理処理を終え、図１９に示すステップＳ３１の処理に移行する。

しかして、以上説明した本実施形態によれば、省電力効果を発揮させつつ制御負荷を低減させることができる。

なお、本実施形態においては、ハードウェア乱数を使用するにあたって、ハード的にラッチされたハードウェア乱数を用いた例を示したがそれに限らず、ソフト的にラッチされたハードウェア乱数を用いても良い。すなわち、１６ビット乱数値レジスタＲＮＤＦ１６ＲＧ０_Ａ（Ｂ）（図６（ａ）参照）、８ビット乱数値レジスタＲＮＤＦ０８ＲＧ０_Ａ（Ｂ）（図６（ｂ）参照）、１６ビットカスタム乱数値レジスタＲＮＤＶ１６ＲＧ０_Ａ（Ｂ）（図６（ｃ）参照）、８ビットカスタム乱数値レジスタＲＮＤＶ０８ＲＧ０_Ａ（Ｂ）（図６（ｄ）参照）を所定のタイミング（例えば、図１５に示すステップＳ２４の乱数管理処理内）で主制御ＣＰＵ６００にて読み出し、主制御ＲＡＭ６２０内に保持（ラッチ）しておいても良い。

また、本実施形態におけるＰＷＭ信号０〜３は、４つ全て出力させる必要はなく、普通電動役物ソレノイド４３ｃや特別電動役物ソレノイド４４ｂに割当てられた信号のみ、状況に合せて出力するようにしても良い。

１ パチンコ遊技機
６０ 主制御基板（主制御手段）
６１０ 主制御ＲＯＭ
６１０ｂ ＲＯＭコメント領域（メーカ情報が記憶されている領域）
６４０ リセットコントローラ（異常リセット信号発生手段）
１３２０ システムリセット生成部（システムリセット信号発生手段）
６３００Ａ（Ｂ） １６ビット乱数生成回路（乱数更新手段）
６３０１Ａ（Ｂ） ８ビット乱数生成回路（乱数更新手段）
６３０２Ａ（Ｂ） １６ビットカスタム乱数生成回路（乱数更新手段）
６３０３Ａ（Ｂ） ８ビットカスタム乱数生成回路（乱数更新手段）
ＣＬＫ クロック信号（所定の信号）

Claims (1)

1. 所定の信号に基づいて、乱数を更新する乱数更新手段と、
   少なくとも所定のデータが所定領域に記憶されているメモリ空間において、そのメモリ空間のメーカ情報が記憶されている領域にアクセスがされたことを検出して異常リセット信号を発生させる異常リセット信号発生手段と、
   電源投入時にシステムリセット信号を発生させるシステムリセット信号発生手段と、
   所定条件の成立に基づき、遊技に関する抽選を行う抽選手段と、
   前記所定条件の成立時に、前記乱数更新手段から前記抽選に用いる乱数を取得する乱数取得手段と、を有し、
   前記乱数更新手段は、前記システムリセット信号発生手段にて発生させたシステムリセット信号でリセットされると、ランダムな値を乱数の初期値とする一方、前記異常リセット信号発生手段にて発生させた異常リセット信号でリセットされると、該リセットされる前に設定された値を初期値とし、
   前記抽選手段は、前記乱数の初期値が前記システムリセット信号に基づいて設定されたものか、あるいは、前記異常リセット信号に基づいて設定されたものかを確認することなく、前記乱数取得手段にて取得した乱数と所定の判定値に基づき抽選を行ってなる遊技機。

Images