JP6885010B2 - Manufacturing method of electronic parts - Google Patents

Manufacturing method of electronic parts Download PDF

Info

Publication number
JP6885010B2
JP6885010B2 JP2016189409A JP2016189409A JP6885010B2 JP 6885010 B2 JP6885010 B2 JP 6885010B2 JP 2016189409 A JP2016189409 A JP 2016189409A JP 2016189409 A JP2016189409 A JP 2016189409A JP 6885010 B2 JP6885010 B2 JP 6885010B2
Authority
JP
Japan
Prior art keywords
electrode layer
stirring tank
media
layer
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016189409A
Other languages
Japanese (ja)
Other versions
JP2018056266A (en
Inventor
修一 伊藤
修一 伊藤
寛和 山岡
寛和 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016189409A priority Critical patent/JP6885010B2/en
Priority to KR1020170114263A priority patent/KR102079497B1/en
Priority to CN201710886311.6A priority patent/CN107871605B/en
Priority to US15/715,225 priority patent/US10957489B2/en
Publication of JP2018056266A publication Critical patent/JP2018056266A/en
Application granted granted Critical
Publication of JP6885010B2 publication Critical patent/JP6885010B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、交互に積層された誘電体層および内部電極層を含む積層体を備えた電子部品の製造方法に関する。 The present invention relates to a method for manufacturing an electronic component including a laminated body including alternately laminated dielectric layers and internal electrode layers.

従来、電子部品としての積層セラミックコンデンサの製造方法が開示された文献として、たとえば、特開2012−134286号公報(特許文献1)が挙げられる。特許文献1に開示の積層セラミックコンデンサの製造方法にあっては、ガラスに含まれたペーストに略直方体形状を有する積層体の端面を浸漬させることにより、当該端面にペーストを付着させる。端面に付着したペーストを乾燥させた後に焼き付けることにより、外部電極の一部を構成する焼付電極層を端面に形成する。その後、焼付電極層の表面に浮き出たガラス成分を除去する。 Conventionally, as a document in which a method for manufacturing a multilayer ceramic capacitor as an electronic component is disclosed, for example, Japanese Patent Application Laid-Open No. 2012-134286 (Patent Document 1) can be mentioned. In the method for manufacturing a laminated ceramic capacitor disclosed in Patent Document 1, the paste is adhered to the end face of the laminated body having a substantially rectangular parallelepiped shape by immersing the paste contained in the glass. The paste adhering to the end face is dried and then baked to form a baked electrode layer forming a part of the external electrode on the end face. Then, the glass component raised on the surface of the baking electrode layer is removed.

特開2012−134286号公報Japanese Unexamined Patent Publication No. 2012-134286

しかしながら、特許文献1に開示の積層セラミックコンデンサの製造方法にあっては、ガラス成分を除去する際に、サンドブラスト法を用いる。このサンドブラスト法では、複数の積層体をカゴの中に入れて、カゴの外部から研磨粉を吹き付けつつ、カゴを回転させる。カゴが回転することにより過度な力が積層体に与えられるため、積層体にチッピングが生じ、コンデンサとしての特性を満たさなくなることがある。 However, in the method for manufacturing a multilayer ceramic capacitor disclosed in Patent Document 1, a sandblasting method is used when removing a glass component. In this sandblasting method, a plurality of laminated bodies are placed in a basket, and the basket is rotated while spraying abrasive powder from the outside of the basket. Since excessive force is applied to the laminated body by rotating the basket, chipping may occur in the laminated body, and the characteristics as a capacitor may not be satisfied.

本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できる電子部品の製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is an electron capable of modifying the surface of a baking electrode layer provided on a laminated body while suppressing cracking and chipping of the laminated body. The purpose is to provide a method for manufacturing parts.

本発明に基づく電子部品の製造方法は、長さ方向に相対して位置する第1端面および第2端面、上記長さ方向に直交する幅方向に相対して位置する第1側面および第2側面、ならびに、上記長さ方向および上記幅方向に直交する高さ方向に相対して位置する第1主面および第2主面を含み、上記第1端面に第1焼付電極層が設けられ、上記第2端面に第2焼付電極層が設けられた複数の積層体と、複数のメディアとを容器に投入する工程と、上記複数の積層体および上記複数のメディアに振動エネルギーを付与する工程と、を備え、上記容器として、底部と、上記底部の周縁に接続される周壁部と、を含むものを用い、上記容器を振動させる前の状態における上記底部の中心軸を周方向に取り囲む環状の仮想軸を仮想した場合に、上記複数の積層体および上記複数のメディアに振動エネルギーを付与する工程において、上記積層体および上記メディアが上記仮想軸の軸方向に沿って上記仮想軸を螺旋状に取り囲む螺旋状の軌跡を描くように、上記積層体および上記メディアに振動を付与する。 The method for manufacturing an electronic component based on the present invention includes a first end surface and a second end surface located relative to the length direction, and a first side surface and a second side surface located relative to the width direction orthogonal to the length direction. , And the first main surface and the second main surface located relative to each other in the height direction orthogonal to the length direction and the width direction, and the first seizure electrode layer is provided on the first end surface. A step of putting a plurality of laminates provided with a second baking electrode layer on the second end surface and a plurality of media into a container, a step of applying vibration energy to the plurality of laminates and the plurality of media, The container includes a bottom portion and a peripheral wall portion connected to the peripheral edge of the bottom portion, and an annular virtual shape that surrounds the central axis of the bottom portion in the circumferential direction in a state before the container is vibrated. In the step of applying vibration energy to the plurality of laminated bodies and the plurality of media when the axes are virtualized, the laminated bodies and the media spirally surround the virtual axis along the axial direction of the virtual axis. Vibration is applied to the laminate and the media so as to draw a spiral locus.

上記本発明に基づく電子部品の製造方法にあっては、上記容器に与える振動の周波数が、上記容器の固有振動数と共振する値であることが好ましい。 In the method for manufacturing an electronic component based on the present invention, it is preferable that the frequency of vibration applied to the container is a value that resonates with the natural frequency of the container.

上記本発明に基づく電子部品の製造方法にあっては、上記第1焼付電極層および上記第2焼付電極層として、Cu、Ag、Ni、Pd、Ag−Pd合金、およびAuのいずれかの金属を含むものを用いることが好ましい。 In the method for manufacturing an electronic component based on the present invention, the first seizure electrode layer and the second seizure electrode layer are made of any metal of Cu, Ag, Ni, Pd, Ag—Pd alloy, and Au. It is preferable to use one containing.

上記本発明に基づく電子部品の製造方法にあっては、上記容器内に投入される上記複数の積層体の体積の合計が、上記容器内に投入される上記複数のメディアの体積の合計の1/2以下であることが好ましい。 In the method for manufacturing an electronic component based on the present invention, the total volume of the plurality of laminates charged into the container is one of the total volumes of the plurality of media charged into the container. It is preferably / 2 or less.

本発明によれば、積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できる電子部品の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing an electronic component capable of modifying the surface of a baking electrode layer provided on a laminated body while suppressing cracking and chipping of the laminated body.

実施の形態1に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの斜視図である。It is a perspective view of the multilayer ceramic capacitor manufactured according to the manufacturing method of the multilayer ceramic capacitor which concerns on Embodiment 1. FIG. 図1に示す積層セラミックコンデンサのII−II線に沿った断面図である。FIG. 5 is a cross-sectional view taken along the line II-II of the monolithic ceramic capacitor shown in FIG. 図1に示す積層セラミックコンデンサのIII−III線に沿った断面図である。FIG. 3 is a cross-sectional view taken along the line III-III of the monolithic ceramic capacitor shown in FIG. 実施の形態1に係る積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。It is a partial cross-sectional view which shows the detail of the baking electrode layer of the multilayer ceramic capacitor which concerns on Embodiment 1. FIG. 実施の形態1に係る積層セラミックコンデンサの製造方法を示すフロー図である。It is a flow chart which shows the manufacturing method of the multilayer ceramic capacitor which concerns on Embodiment 1. FIG. 図5に示す焼付電極層の表面処理を実施するための表面処理装置を示す図である。It is a figure which shows the surface treatment apparatus for carrying out the surface treatment of the baking electrode layer shown in FIG. 図6に示す撹拌槽の平面図である。It is a top view of the stirring tank shown in FIG. 図6に示す撹拌槽の断面図である。It is sectional drawing of the stirring tank shown in FIG. 図6に示す撹拌槽と、弾性部材の位置関係を示す平面図である。It is a top view which shows the positional relationship between the stirring tank shown in FIG. 6 and an elastic member. 図6に示す焼付電極層の表面処理を実施する工程の詳細を示すフロー図である。It is a flow chart which shows the detail of the process which carries out the surface treatment of the baking electrode layer shown in FIG. 図10に示す撹拌槽に振動を付与する工程において、複数の積層体および複数のメディアに振動エネルギーを付与する工程を示す図である。It is a figure which shows the step which applies vibration energy to a plurality of laminated bodies and a plurality of media in the step of applying vibration to the stirring tank shown in FIG. 10. 実施の形態2に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。It is a partial cross-sectional view which shows the detail of the baking electrode layer of the multilayer ceramic capacitor manufactured according to the manufacturing method of the multilayer ceramic capacitor which concerns on Embodiment 2. FIG. 実施の形態3に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの断面図である。It is sectional drawing of the multilayer ceramic capacitor manufactured according to the manufacturing method of the multilayer ceramic capacitor which concerns on Embodiment 3. FIG. 実施の形態3に係る積層セラミックコンデンサの製造方法を示すフロー図である。It is a flow chart which shows the manufacturing method of the multilayer ceramic capacitor which concerns on Embodiment 3. 実施の形態の効果を検証するために実施した検証実験の条件および結果を示す図である。It is a figure which shows the condition and result of the verification experiment which carried out to verify the effect of embodiment.

以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態は、電子部品として、積層セラミックコンデンサを例示し、電子部品の製造方法として、積層セラミックコンデンサの製造方法を例示するものである。また、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the embodiment shown below, a multilayer ceramic capacitor is exemplified as an electronic component, and a manufacturing method of a multilayer ceramic capacitor is exemplified as a manufacturing method of an electronic component. Further, in the embodiments shown below, the same or common parts are designated by the same reference numerals in the drawings, and the description thereof will not be repeated.

(実施の形態1)
(積層セラミックコンデンサ)
まず、本発明の実施の形態に係る積層セラミックコンデンサの製造方法を説明するに先立って、当該製造方法に従って製造された積層セラミックコンデンサについて説明する。
(Embodiment 1)
(Multilayer ceramic capacitor)
First, prior to explaining the manufacturing method of the monolithic ceramic capacitor according to the embodiment of the present invention, the monolithic ceramic capacitor manufactured according to the manufacturing method will be described.

図1は、実施の形態1に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの斜視図である。図2は、図1に示す積層セラミックコンデンサのII−II線に沿った断面図である。図3は、図1に示す積層セラミックコンデンサのIII−III線に沿った断面図である。 FIG. 1 is a perspective view of a multilayer ceramic capacitor manufactured according to the method for manufacturing a multilayer ceramic capacitor according to the first embodiment. FIG. 2 is a cross-sectional view taken along the line II-II of the multilayer ceramic capacitor shown in FIG. FIG. 3 is a cross-sectional view taken along the line III-III of the multilayer ceramic capacitor shown in FIG.

図1から図3に示すように、積層セラミックコンデンサ10は、積層体(セラミック素体)12と第1外部電極15と第2外部電極16とを有している。 As shown in FIGS. 1 to 3, the multilayer ceramic capacitor 10 has a laminate (ceramic element) 12, a first external electrode 15, and a second external electrode 16.

積層体12は、略直方体状の外形を有している。積層体12は、積層された複数の誘電体層13と複数の内部電極層14とを含む。積層体12は、幅方向Wにおいて相対する第1側面12cおよび第2側面12dと、幅方向Wに直交する高さ方向Tにおいて相対する第1主面12aおよび第2主面12bと、幅方向Wおよび高さ方向Tの両方に直交する長さ方向Lにおいて相対する第1端面12eおよび第2端面12fとを含む。 The laminated body 12 has a substantially rectangular parallelepiped outer shape. The laminated body 12 includes a plurality of laminated dielectric layers 13 and a plurality of internal electrode layers 14. The laminated body 12 has a first main surface 12c and a second side surface 12d facing each other in the width direction W, and a first main surface 12a and a second main surface 12b facing each other in the height direction T orthogonal to the width direction W in the width direction. It includes a first end face 12e and a second end face 12f that face each other in the length direction L orthogonal to both W and the height direction T.

積層体12は、略直方体状の外形を有しているが、角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体12の3面が交わる部分であり、稜線部は、積層体12の2面が交わる部分である。第1主面12a、第2主面12b、第1側面12c、第2側面12d、第1端面12eおよび第2端面12fの少なくともいずれか1つの面に、凹凸が形成されていてもよい。 The laminated body 12 has a substantially rectangular parallelepiped outer shape, but it is preferable that the corners and ridges are rounded. The corner portion is a portion where the three surfaces of the laminated body 12 intersect, and the ridge portion is a portion where the two surfaces of the laminated body 12 intersect. Concavities and convexities may be formed on at least one of the first main surface 12a, the second main surface 12b, the first side surface 12c, the second side surface 12d, the first end surface 12e, and the second end surface 12f.

積層体12の外形寸法は、たとえば、長さ方向Lの寸法が、0.2mm以上5.7mm以下であり、幅方向Wの寸法が、0.1mm以上5.0mm以下であり、幅方向Wの寸法が、0.1mm以上5.0mm以下である。積層セラミックコンデンサ10の外形寸法は、マイクロメータにより測定することができる。 The external dimensions of the laminate 12 are, for example, that the dimension of the length direction L is 0.2 mm or more and 5.7 mm or less, the dimension of the width direction W is 0.1 mm or more and 5.0 mm or less, and the width direction W. The size of is 0.1 mm or more and 5.0 mm or less. The external dimensions of the monolithic ceramic capacitor 10 can be measured with a micrometer.

積層体12は、幅方向Wにおいて、一対の外層部と内層部とに区分けされる。一対の外層部のうちの一方は、積層体12の第1主面12aを含む部分であり、第1主面12aと第1主面12aに最も近い後述する第1内部電極層141との間に位置する誘電体層13で構成されている。一対の外層部のうちの他方は、積層体12の第2主面12bを含む部分であり、第2主面12bと第2主面12bに最も近い後述する第2内部電極層142との間に位置する誘電体層13で構成されている。 The laminated body 12 is divided into a pair of outer layer portions and inner layer portions in the width direction W. One of the pair of outer layer portions is a portion of the laminated body 12 including the first main surface 12a, and is between the first main surface 12a and the first internal electrode layer 141 closest to the first main surface 12a, which will be described later. It is composed of a dielectric layer 13 located at. The other of the pair of outer layer portions is a portion of the laminated body 12 including the second main surface 12b, and is between the second main surface 12b and the second internal electrode layer 142, which will be described later, which is closest to the second main surface 12b. It is composed of a dielectric layer 13 located at.

内層部は、一対の外層部に挟まれた領域である。すなわち、内層部は、外層部を構成しない複数の誘電体層13と、全ての内部電極層14とから構成されている。 The inner layer portion is a region sandwiched between a pair of outer layer portions. That is, the inner layer portion is composed of a plurality of dielectric layers 13 that do not form the outer layer portion, and all the internal electrode layers 14.

複数の誘電体層13の積層枚数は、20枚以上1000枚以下であることが好ましい。一対の外層部の各々の厚さは、30μm以上850μm以下であることが好ましい。内層部に含まれる複数の誘電体層13の各々の厚さは、0.3μm以上30μm以下であることが好ましい。 The number of laminated dielectric layers 13 is preferably 20 or more and 1000 or less. The thickness of each of the pair of outer layer portions is preferably 30 μm or more and 850 μm or less. The thickness of each of the plurality of dielectric layers 13 contained in the inner layer portion is preferably 0.3 μm or more and 30 μm or less.

誘電体層13は、BaまたはTiを含むペロブスカイト型化合物で構成されている。誘電体層13を構成する材料としては、BaTiO、CaTiO、SrTiOまたはCaZrOなどを主成分とする誘電体セラミックスを用いることができる。また、これらの主成分に、副成分として、Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、Al化合物、V化合物または希土類化合物などが添加された材料を用いてもよい。 The dielectric layer 13 is composed of a perovskite-type compound containing Ba or Ti. As a material for forming the dielectric layer 13, it is possible to use a BaTiO 3, CaTiO 3, SrTiO 3 or CaZrO 3 dielectric ceramics mainly the like. Further, using a material in which Mn compound, Mg compound, Si compound, Fe compound, Cr compound, Co compound, Ni compound, Al compound, V compound, rare earth compound and the like are added to these main components as sub-components. May be good.

複数の内部電極層14は、第1外部電極15に接続された複数の第1内部電極層141と、第2外部電極16の各々に接続された複数の第2内部電極層142とを含む。 The plurality of internal electrode layers 14 include a plurality of first internal electrode layers 141 connected to the first external electrode 15, and a plurality of second internal electrode layers 142 connected to each of the second external electrodes 16.

複数の内部電極層14の積層枚数は、10枚以上1000枚以下であることが好ましい。複数の内部電極層14の各々の厚さは、0.3μm以上1.0μm以下であることが好ましい。 The number of laminated layers of the plurality of internal electrode layers 14 is preferably 10 or more and 1000 or less. The thickness of each of the plurality of internal electrode layers 14 is preferably 0.3 μm or more and 1.0 μm or less.

内部電極層14を構成する材料としては、Ni、Cu、Ag、PdおよびAuからなる群より選ばれる1種の金属を用いることができる。内部電極層14は、誘電体層13に含まれる誘電体セラミックスと同一組成系の誘電体の粒子を含んでいてもよい。 As the material constituting the internal electrode layer 14, one kind of metal selected from the group consisting of Ni, Cu, Ag, Pd and Au can be used. The internal electrode layer 14 may contain dielectric particles having the same composition as the dielectric ceramics contained in the dielectric layer 13.

第1内部電極層141と第2内部電極層142とは、積層体12の幅方向Wに等間隔に交互に配置されている。また、第1内部電極層141と第2内部電極層142とは、誘電体層13を間に挟んで互いに対向するように配置されている。 The first internal electrode layer 141 and the second internal electrode layer 142 are alternately arranged at equal intervals in the width direction W of the laminated body 12. Further, the first internal electrode layer 141 and the second internal electrode layer 142 are arranged so as to face each other with the dielectric layer 13 interposed therebetween.

第1内部電極層141は、第2内部電極層142に対向している第1対向電極部と、当該第1対向電極部から積層体12の第1端面12e側に引き出されている第1引出電極部とから構成されている。 The first internal electrode layer 141 has a first counter electrode portion facing the second internal electrode layer 142 and a first drawer drawn from the first counter electrode portion to the first end surface 12e side of the laminated body 12. It is composed of an electrode portion.

第2内部電極層142は、第1内部電極層141に対向している第2対向電極部と、当該第2対向電極部から積層体12の第2端面12f側に引き出されている第2引出電極部とから構成されている。 The second internal electrode layer 142 has a second opposed electrode portion facing the first internal electrode layer 141 and a second drawer drawn from the second opposed electrode portion to the second end surface 12f side of the laminated body 12. It is composed of an electrode portion.

第1内部電極層141の対向電極部と第2内部電極層142の対向電極部との間に誘電体層13が位置することにより、静電容量が形成されている。これにより、コンデンサの機能が生ずる。 Capacitance is formed by the position of the dielectric layer 13 between the counter electrode portion of the first internal electrode layer 141 and the counter electrode portion of the second internal electrode layer 142. This gives rise to the function of a capacitor.

積層体12においては、積層体12の高さ方向Tから見て、対向電極部と第1側面12cとの間の位置が第1サイドマージン、対向電極部と第2側面12dとの間の位置が第2サイドマージンである。また、積層体12の高さ方向Tから見て、対向電極部と第1端面12eとの間の位置が第1エンドマージン、対向電極部と第2端面12fとの間の位置が第2エンドマージンである。 In the laminated body 12, the position between the counter electrode portion and the first side surface 12c is the position between the first side margin and the position between the counter electrode portion and the second side surface 12d when viewed from the height direction T of the laminated body 12. Is the second side margin. Further, when viewed from the height direction T of the laminated body 12, the position between the counter electrode portion and the first end surface 12e is the first end margin, and the position between the counter electrode portion and the second end surface 12f is the second end. It is a margin.

第1エンドマージンは、第1内部電極層141の第1引出電極部、および、これに隣接している複数の誘電体層13によって構成されている。第2エンドマージンは、第2内部電極層142の第2引出電極部、およびこれに隣接している複数の誘電体層13によって構成されている。 The first end margin is composed of a first lead-out electrode portion of the first internal electrode layer 141 and a plurality of dielectric layers 13 adjacent thereto. The second end margin is composed of a second lead-out electrode portion of the second internal electrode layer 142 and a plurality of dielectric layers 13 adjacent thereto.

第1外部電極15は、第1端面12eに形成されている。より詳細には、第1外部電極15は、第1端面12eから、第1主面12aおよび第2主面12bならびに第1側面12cおよび第2側面12dに至るように形成されている。 The first external electrode 15 is formed on the first end surface 12e. More specifically, the first external electrode 15 is formed so as to extend from the first end surface 12e to the first main surface 12a and the second main surface 12b and the first side surface 12c and the second side surface 12d.

第2外部電極16は、第2端面12fに形成されている。より詳細には、第2外部電極16は、第2端面12fから、第1主面12aおよび第2主面12bならびに第1側面12cおよび第2側面12dに至るように形成されている。 The second external electrode 16 is formed on the second end surface 12f. More specifically, the second external electrode 16 is formed so as to extend from the second end surface 12f to the first main surface 12a and the second main surface 12b and the first side surface 12c and the second side surface 12d.

第1外部電極15は、下地電極層としての第1焼付電極層15aと、当該第1焼付電極層15a上に設けられためっき層15bおよびめっき層15cとを含む。 The first external electrode 15 includes a first baking electrode layer 15a as a base electrode layer, and a plating layer 15b and a plating layer 15c provided on the first baking electrode layer 15a.

第2外部電極16は、下地電極層としての第2焼付電極層16aと、当該第2焼付電極層16a上に設けられためっき層16bおよびめっき層16cとを含む。 The second external electrode 16 includes a second baking electrode layer 16a as a base electrode layer, and a plating layer 16b and a plating layer 16c provided on the second baking electrode layer 16a.

第1焼付電極層15aおよび第2焼付電極層16aは、空隙およびガラスと、金属とを含む。第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属としては、例えば、Ni、Cu、Ag、Pd、Au、Ag−Pd合金などの適宜の金属等が挙げられる。上記金属としては、展性の高いCu、Agが好適に用いられる。なお、第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属は、積層セラミックコンデンサ10を研磨後、波長分散型X線分析装置(WDX)を用いて確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ10を幅方向Wの中央の位置まで研磨し、幅方向Wに直交する断面を露出させる。 The first seizure electrode layer 15a and the second seizure electrode layer 16a include voids, glass, and metal. Examples of the metal contained in the first seizure electrode layer 15a and the second seizure electrode layer 16a include appropriate metals such as Ni, Cu, Ag, Pd, Au, and Ag—Pd alloys. As the metal, Cu and Ag having high malleability are preferably used. The metal contained in the first seizure electrode layer 15a and the second seizure electrode layer 16a can be confirmed by using a wavelength dispersive X-ray analyzer (WDX) after polishing the multilayer ceramic capacitor 10. At the time of polishing, for example, the multilayer ceramic capacitor 10 is polished to the center position in the width direction W to expose a cross section orthogonal to the width direction W.

第1焼付電極層15aおよび第2焼付電極層16aは、積層された複数の層で構成されていてもよい。第1焼付電極層15aおよび第2焼付電極層16aは、積層体12にガラスおよび金属を含む導電性ペーストが塗布されて焼き付けられた層である。第1焼付電極層15aおよび第2焼付電極層16aは、内部電極層14と同時に焼成されることにより形成されてもよく、内部電極層14を焼成した後に焼き付けることにより形成されてもよい。 The first seizure electrode layer 15a and the second seizure electrode layer 16a may be composed of a plurality of laminated layers. The first baking electrode layer 15a and the second baking electrode layer 16a are layers in which a conductive paste containing glass and metal is applied to the laminated body 12 and baked. The first baked electrode layer 15a and the second baked electrode layer 16a may be formed by firing at the same time as the internal electrode layer 14, or may be formed by firing the internal electrode layer 14 after firing.

第1焼付電極層15aおよび第2焼付電極層16aの最大厚さは、10μm以上200μm以下であることが好ましい。第1焼付電極層15aおよび第2焼付電極層16aの厚さは、積層体12の角部において薄くなる。 The maximum thickness of the first seizure electrode layer 15a and the second seizure electrode layer 16a is preferably 10 μm or more and 200 μm or less. The thickness of the first seizure electrode layer 15a and the second seizure electrode layer 16a becomes thin at the corners of the laminated body 12.

なお、第1焼付電極層15aおよび第2焼付電極層16aの詳細については、図4を用いて後述する。 The details of the first seizure electrode layer 15a and the second seizure electrode layer 16a will be described later with reference to FIG.

めっき層15b、めっき層15c、めっき層16b、およびめっき層16cを構成する材料としては、Ni、Cu、Ag、Pd、Au、Snからなる群より選ばれる1種の金属、または、この金属を含む合金で構成されている。 As the material constituting the plating layer 15b, the plating layer 15c, the plating layer 16b, and the plating layer 16c, one kind of metal selected from the group consisting of Ni, Cu, Ag, Pd, Au, and Sn, or this metal is used. It is composed of the containing alloy.

たとえば、めっき層15bおよびめっき層16bは、Niめっき層であり、めっき層15c、16cは、たとえばSnめっき層である。Niめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって浸食されることを防止する機能を有する。Snめっき層は、積層セラミックコンデンサを実装する際の半田との濡れ性を向上させ、積層セラミックコンデンサの実装を容易にする機能を有する。めっき層の1層当たりの厚さは、1.5μm以上15.0μm以下であることが好ましい。なお、めっき層は単層にて構成されていてもよく、Cuめっき層やAuめっき層であってもよい。 For example, the plating layer 15b and the plating layer 16b are Ni plating layers, and the plating layers 15c and 16c are, for example, Sn plating layers. The Ni plating layer has a function of preventing the base electrode layer from being eroded by solder when mounting the multilayer ceramic capacitor. The Sn plating layer has a function of improving the wettability with solder when mounting the multilayer ceramic capacitor and facilitating the mounting of the multilayer ceramic capacitor. The thickness of the plating layer per layer is preferably 1.5 μm or more and 15.0 μm or less. The plating layer may be composed of a single layer, or may be a Cu plating layer or an Au plating layer.

図4は、実施の形態1に係る積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図4に示す、第1焼付電極層15aに含まれる円形のものは、空隙もしくはガラスを表している。図4を参照して、第1焼付電極層15aの詳細について説明する。なお、第2焼付電極層16aの構成は、第1焼付電極層15aと同様であるため、その説明は省略する。 FIG. 4 is a partial cross-sectional view showing details of the baking electrode layer of the multilayer ceramic capacitor according to the first embodiment. The circular shape included in the first baking electrode layer 15a shown in FIG. 4 represents a void or glass. The details of the first seizure electrode layer 15a will be described with reference to FIG. Since the configuration of the second seizure electrode layer 16a is the same as that of the first seizure electrode layer 15a, the description thereof will be omitted.

図4に示すように第1焼付電極層15aは、積層体12側からその第1焼付電極層15aの表層側に向けて第1領域15a1および第2領域15a2を有する。 As shown in FIG. 4, the first seizure electrode layer 15a has a first region 15a1 and a second region 15a2 from the laminated body 12 side toward the surface layer side of the first seizure electrode layer 15a.

第1領域15a1は、相当程度の空隙およびガラスを含んでいる。第1領域15a1は、第1焼付電極層15aのうち大部分を占める。第1領域15a1が空隙を含むことにより、第1焼付電極層15aがクッション性を有する。これにより、積層セラミックコンデンサ10に負荷される外部からの衝撃を吸収することができる。 The first region 15a1 contains a considerable amount of voids and glass. The first region 15a1 occupies most of the first seizure electrode layer 15a. Since the first region 15a1 contains voids, the first seizure electrode layer 15a has a cushioning property. As a result, it is possible to absorb the external impact applied to the monolithic ceramic capacitor 10.

第2領域15a2は、表層から厚み方向に金属の緻密性が高くなっている。第2領域15a2には、ガラスおよび空隙がほぼ含まれていない。第2領域15a2の表面は、滑らかに構成されている。第2領域15a2の厚さは、0.1μm以上10.0μm以下である。第2領域の15a2の厚さを0.1μm以上とし、第1焼付電極層および第2焼付電極層の表面に金属緻密膜を形成することにより、めっき付き性を向上させたり、めっきの浸入を抑制したりすることができ、積層セラミックコンデンサ10の信頼性を向上させることができる。なお、第2領域15a2は、後述するように、表面処理装置100(図6参照)を用いて焼付電極の表層にメディア20(図11参照)を擦り付けることで形成される。このため、第2領域15a2の厚さを10μm以下とすることにより、積層体12へのダメージを抑制することができ、積層体12の欠け割れを抑制することができる。 In the second region 15a2, the density of the metal increases in the thickness direction from the surface layer. The second region 15a2 contains almost no glass and voids. The surface of the second region 15a2 is smoothly configured. The thickness of the second region 15a2 is 0.1 μm or more and 10.0 μm or less. By setting the thickness of 15a2 in the second region to 0.1 μm or more and forming a metal dense film on the surfaces of the first seizure electrode layer and the second seizure electrode layer, the plating property is improved and the penetration of plating is prevented. It can be suppressed and the reliability of the monolithic ceramic capacitor 10 can be improved. The second region 15a2 is formed by rubbing the media 20 (see FIG. 11) on the surface layer of the baking electrode using the surface treatment device 100 (see FIG. 6) as described later. Therefore, by setting the thickness of the second region 15a2 to 10 μm or less, damage to the laminated body 12 can be suppressed, and chipping and cracking of the laminated body 12 can be suppressed.

なお、第2領域15a2の厚さは、積層セラミックコンデンサ10を研磨後、SEM観察することで確認することができる。具体的には、たとえば、積層セラミックコンデンサ10を幅方向Wの寸法の約1/2の位置まで研磨することにより、長さ方向Lおよび高さ方向Tに沿う断面を露出させ、第1端面12eと第1主面12aとを接続する角部から当該角部上に位置する第2領域15a2の頂点部までの厚みを測定する。10個の積層セラミックコンデンサ10から得られる第2領域15a2の厚さの平均値を第2領域15a2の厚さとすることが好ましい。 The thickness of the second region 15a2 can be confirmed by SEM observation after polishing the multilayer ceramic capacitor 10. Specifically, for example, by polishing the multilayer ceramic capacitor 10 to a position of about 1/2 of the dimension of the width direction W, the cross section along the length direction L and the height direction T is exposed, and the first end surface 12e The thickness from the corner portion connecting the first main surface 12a and the first main surface 12a to the apex portion of the second region 15a2 located on the corner portion is measured. It is preferable that the average value of the thickness of the second region 15a2 obtained from the ten multilayer ceramic capacitors 10 is the thickness of the second region 15a2.

第2領域15a2は、第1領域15a1を覆う。金属の緻密性が高い第2領域15a2が、表層側に設けられることにより、積層体12の耐湿性を向上させることができる。また、第2領域15a2の表面が滑らかに構成されることにより、めっき層15bおよびめっき層15cを形成する際に、めっき層15bおよびめっき層15cに欠陥が形成されることを抑制することができる。また、めっき層15bおよびめっき層15cの連続性を向上させることができる。 The second region 15a2 covers the first region 15a1. By providing the second region 15a2 having high metal density on the surface layer side, the moisture resistance of the laminated body 12 can be improved. Further, since the surface of the second region 15a2 is smoothly formed, it is possible to suppress the formation of defects in the plating layer 15b and the plating layer 15c when the plating layer 15b and the plating layer 15c are formed. .. Further, the continuity of the plating layer 15b and the plating layer 15c can be improved.

なお、第2領域15a2は、後述する焼付電極層の表面処理工程において、第1焼付電極層15aおよび第2焼付電極層16aに表面処理を施すことにより、形成される。 The second region 15a2 is formed by subjecting the first baking electrode layer 15a and the second baking electrode layer 16a to surface treatment in the surface treatment step of the baking electrode layer described later.

(積層セラミックコンデンサの製造方法)
図5は、実施の形態1に係る積層セラミックコンデンサの製造方法を示すフロー図である。図5を参照して、実施の形態1に係る積層セラミックコンデンサの製造方法について説明する。
(Manufacturing method of multilayer ceramic capacitors)
FIG. 5 is a flow chart showing a method for manufacturing a multilayer ceramic capacitor according to the first embodiment. A method for manufacturing a multilayer ceramic capacitor according to the first embodiment will be described with reference to FIG.

図5に示すように、積層セラミックコンデンサ10を製造するに際して、まず、工程S1にて、セラミック誘電体スラリーが調製される。具体的には、セラミック誘電体粉末、添加粉末、バインダ樹脂および溶解液などが分散混合され、これによりセラミック誘電体スラリーが調製される。セラミック誘電体スラリーは、溶剤系または水系のいずれでもよい。セラミック誘電体スラリーを水系塗料とする場合、水溶性のバインダおよび分散剤などと、水に溶解させた誘電体原料とを、混合することによりセラミック誘電体スラリーを調製する。 As shown in FIG. 5, when manufacturing the monolithic ceramic capacitor 10, first, a ceramic dielectric slurry is prepared in step S1. Specifically, a ceramic dielectric powder, an added powder, a binder resin, a solution, and the like are dispersed and mixed, whereby a ceramic dielectric slurry is prepared. The ceramic dielectric slurry may be either solvent-based or water-based. When the ceramic dielectric slurry is used as a water-based paint, a ceramic dielectric slurry is prepared by mixing a water-soluble binder, a dispersant, or the like with a dielectric raw material dissolved in water.

次に、工程S2にて、セラミック誘電体シートが形成される。具体的には、セラミック誘電体スラリーがキャリアフィルム上においてダイコータ、グラビアコータまたはマイクログラビアコータなどを用いてシート状に成形されて乾燥されることにより、セラミック誘電体シートが形成される。セラミック誘電体シートの厚さは、積層セラミックコンデンサ10の小型化および高容量化の観点から、3μm以下であることが好ましい。 Next, in step S2, a ceramic dielectric sheet is formed. Specifically, the ceramic dielectric slurry is formed on a carrier film into a sheet using a die coater, a gravure coater, a microgravure coater, or the like and dried to form a ceramic dielectric sheet. The thickness of the ceramic dielectric sheet is preferably 3 μm or less from the viewpoint of miniaturization and high capacity of the multilayer ceramic capacitor 10.

次に、工程S3にて、マザーシートが形成される。具体的には、セラミック誘電体シートに導電性ペーストが所定のパターンを有するように塗布されることにより、セラミック誘電体シート上に所定の内部電極パターンが設けられたマザーシートが形成される。導電性ペーストの塗布方法としては、スクリーン印刷法、インクジェット法またはグラビア印刷法などを用いることができる。内部電極パターンの厚さは、積層セラミックコンデンサ10の小型化および高容量化の観点から、1.5μm以下であることが好ましい。なお、マザーシートとしては、内部電極パターンを有するマザーシートの他に、上記工程S3を経ていないセラミック誘電体シートも準備される。 Next, in step S3, a mother sheet is formed. Specifically, by applying the conductive paste to the ceramic dielectric sheet so as to have a predetermined pattern, a mother sheet having a predetermined internal electrode pattern is formed on the ceramic dielectric sheet. As a method for applying the conductive paste, a screen printing method, an inkjet method, a gravure printing method, or the like can be used. The thickness of the internal electrode pattern is preferably 1.5 μm or less from the viewpoint of miniaturization and high capacity of the multilayer ceramic capacitor 10. As the mother sheet, in addition to the mother sheet having the internal electrode pattern, a ceramic dielectric sheet that has not undergone the step S3 is also prepared.

次に、工程S4にて、複数のマザーシートが積層される。具体的には、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。その上に、内部電極パターンが設けられたマザーシートが、所定枚数積層される。さらにその上に、内部電極パターンが形成されておらず、セラミック誘電体シートのみからなるマザーシートが、所定枚数積層される。これにより、マザーシート群が構成される。 Next, in step S4, a plurality of mother sheets are laminated. Specifically, a predetermined number of mother sheets, in which the internal electrode pattern is not formed and are composed of only ceramic dielectric sheets, are laminated. A predetermined number of mother sheets provided with an internal electrode pattern are laminated on the mother sheet. Further, a predetermined number of mother sheets, which are not formed with an internal electrode pattern and are composed only of ceramic dielectric sheets, are laminated on the mother sheet. As a result, a mother sheet group is formed.

次に、工程S5にて、マザーシート群が圧着されることで積層ブロックが形成される。具体的には、静水圧プレスまたは剛体プレスによってマザーシート群が積層方向に加圧されて圧着されることにより、積層ブロックが形成される。 Next, in step S5, the mother sheet group is crimped to form a laminated block. Specifically, the laminated block is formed by pressing the mother sheet group in the laminating direction and crimping it by a hydrostatic press or a rigid body press.

次に、工程S6にて、積層ブロックが分断されて積層チップが形成される。具体的には、押し切り、ダイシングまたはレーザカットによって積層ブロックがマトリックス状に分断され、複数の積層チップに個片化される。 Next, in step S6, the laminated block is divided to form a laminated chip. Specifically, the laminated blocks are divided into a matrix by push-cutting, dicing, or laser cutting, and are individualized into a plurality of laminated chips.

次に、工程S7にて、積層チップのバレル研磨が行なわれる。具体的には、積層チップが、バレルと呼ばれる小箱内に誘電体材料より硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、積層チップの研磨が行なわれる。これにより、積層チップの角部および稜線部に丸みがつけられる。 Next, in step S7, barrel polishing of the laminated chips is performed. Specifically, the laminated chips are enclosed in a small box called a barrel together with media balls having a hardness higher than that of the dielectric material, and the laminated chips are polished by rotating the barrel. As a result, the corners and ridges of the laminated chips are rounded.

次に、工程S8にて、積層チップの焼成が行なわれる。具体的には、積層チップが加熱され、これにより積層チップに含まれる誘電体材料および導電性材料が焼成され、積層体12が形成される。焼成温度は、誘電体材料および導電性材料に応じて適宜設定され、900℃以上1300℃以下であることが好ましい。 Next, in step S8, the laminated chips are fired. Specifically, the laminated chips are heated, whereby the dielectric material and the conductive material contained in the laminated chips are fired to form the laminated body 12. The firing temperature is appropriately set according to the dielectric material and the conductive material, and is preferably 900 ° C. or higher and 1300 ° C. or lower.

次に、工程S9にて、浸漬法等によって、積層体12の第1端面12eおよび第2端面12fに、導電性ペーストを塗布する。導電性ペーストは、導電性微粒子等に加えて、ガラスおよび樹脂等の消失剤を含む。 Next, in step S9, the conductive paste is applied to the first end surface 12e and the second end surface 12f of the laminate 12 by a dipping method or the like. The conductive paste contains a vanishing agent such as glass and resin in addition to the conductive fine particles and the like.

次に、工程S10にて、積層体12に塗布した導電性ペーストを乾燥させる。具体的には、導電性ペーストを、たとえば、60℃以上180℃以下の温度にて、略10分間熱風乾燥させる。 Next, in step S10, the conductive paste applied to the laminate 12 is dried. Specifically, the conductive paste is dried with hot air for about 10 minutes at a temperature of, for example, 60 ° C. or higher and 180 ° C. or lower.

次に、工程S11にて、乾燥した導電性ペーストを焼き付ける。焼き付け温度は、700℃以上900℃以下であることが好ましい。この焼き付け工程にて、消失剤が消失することにより、焼付電極層内に複数の空隙が形成される。工程S11)の後状態においては、焼付電極層は、積層体12側から表層側にかけて上述の第1領域15a1の状態となっている。すなわち、焼付電極層の表層側においても、空隙が形成されているとともに、ガラスが含まれている。 Next, in step S11, the dried conductive paste is baked. The baking temperature is preferably 700 ° C. or higher and 900 ° C. or lower. In this baking step, a plurality of voids are formed in the baking electrode layer due to the disappearance of the vanishing agent. In the post-state of step S11), the baking electrode layer is in the state of the above-mentioned first region 15a1 from the laminated body 12 side to the surface layer side. That is, even on the surface layer side of the baking electrode layer, voids are formed and glass is contained.

次に、工程S12にて、焼付電極層の表面処理を行なう。後述する撹拌槽150内にて、焼付電極層が設けられた積層体と後述のメディアとを撹拌させることで、焼付電極層の表層にメディアを擦り付けながら、焼付電極層の表層を研磨する。これにより、焼付電極の表層に含まれるガラスを減少させるとともに、焼付電極層の表層を平坦にする。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第2領域15a2が形成される。表面処理の詳細については、図6から図10を用いて説明する。 Next, in step S12, the surface treatment of the baking electrode layer is performed. By stirring the laminate provided with the baking electrode layer and the media described below in the stirring tank 150 described later, the surface layer of the baking electrode layer is polished while rubbing the media against the surface layer of the baking electrode layer. As a result, the glass contained in the surface layer of the baking electrode is reduced, and the surface layer of the baking electrode layer is flattened. As a result, the state of the surface layer of the baking electrode layer is modified, and the above-mentioned second region 15a2 having a highly dense metal and a smooth surface is formed. Details of the surface treatment will be described with reference to FIGS. 6 to 10.

図6は、図5に示す焼付電極層の表面処理を実施するための表面処理装置を示す図である。図7は、図6に示す撹拌槽の平面図である。図8は、図6に示す撹拌槽の断面図である。図9は、図6に示す撹拌槽と、弾性部材の位置関係を示す平面図である。図6から図9を参照して、工程S12にて使用する表面処理装置100について説明する。 FIG. 6 is a diagram showing a surface treatment apparatus for performing the surface treatment of the baked electrode layer shown in FIG. FIG. 7 is a plan view of the stirring tank shown in FIG. FIG. 8 is a cross-sectional view of the stirring tank shown in FIG. FIG. 9 is a plan view showing the positional relationship between the stirring tank shown in FIG. 6 and the elastic member. The surface treatment apparatus 100 used in step S12 will be described with reference to FIGS. 6 to 9.

図6に示すように、表面処理装置100は、第1ベース部110、第2ベース部120、第3ベース部130、振動受板140、容器としての撹拌槽150、駆動モータ160、偏心荷重170、複数の弾性部材180、駆動モータ支持部190、および撹拌槽150の振動状態を検知する検知部200、および駆動モータ制御部210を備える。 As shown in FIG. 6, the surface treatment device 100 includes a first base portion 110, a second base portion 120, a third base portion 130, a vibration receiving plate 140, a stirring tank 150 as a container, a drive motor 160, and an eccentric load 170. , A plurality of elastic members 180, a drive motor support unit 190, a detection unit 200 for detecting the vibration state of the stirring tank 150, and a drive motor control unit 210.

第1ベース部110は、板状形状を有する。第1ベース部110は、表面処理装置100の下部を構成する。第1ベース部110は、床面に設置され、表面処理装置100の水平度を保つ。 The first base portion 110 has a plate-like shape. The first base portion 110 constitutes the lower portion of the surface treatment device 100. The first base portion 110 is installed on the floor surface and maintains the levelness of the surface treatment device 100.

第2ベース部120は、略直方体形状を有する。第2ベース部120は、振動受板140、撹拌槽150、ならびに振動受板140に支持される駆動モータ160および偏心荷重170の荷重を支えるための台座として機能する。第2ベース部120は、駆動モータ160を貫通可能に構成されている。 The second base portion 120 has a substantially rectangular parallelepiped shape. The second base portion 120 functions as a pedestal for supporting the load of the vibration receiving plate 140, the stirring tank 150, the drive motor 160 supported by the vibration receiving plate 140, and the eccentric load 170. The second base portion 120 is configured to be able to penetrate the drive motor 160.

第3ベース部130は、板状形状を有する。第3ベース部130は、第2ベース部120上に載置されている。第3ベース部130は、駆動モータ160を貫通可能に構成されている。 The third base portion 130 has a plate-like shape. The third base portion 130 is placed on the second base portion 120. The third base portion 130 is configured to be able to penetrate the drive motor 160.

第1ベース部110、第2ベース部120、および第3ベース部130は、独立した別部材によって構成されていてもよいし、一体に構成されていてもよい。 The first base portion 110, the second base portion 120, and the third base portion 130 may be formed of separate independent members, or may be integrally formed.

振動受板140は、略板状形状を有する。振動受板140は、複数の弾性部材180によって支持されている。振動受板140の下面側には、駆動モータ支持部190が設けられている。駆動モータ支持部190は、偏心荷重170が回転可能に取付けられた駆動モータ160を支持する。これにより、駆動モータ160および偏心荷重170による荷重が、駆動モータ支持部190を介して、振動受板140に加えられる。 The vibration receiving plate 140 has a substantially plate-like shape. The vibration receiving plate 140 is supported by a plurality of elastic members 180. A drive motor support portion 190 is provided on the lower surface side of the vibration receiving plate 140. The drive motor support unit 190 supports the drive motor 160 to which the eccentric load 170 is rotatably attached. As a result, the load due to the drive motor 160 and the eccentric load 170 is applied to the vibration receiving plate 140 via the drive motor support portion 190.

また、振動受板140の上面側には、撹拌槽載置部145が設けられている。撹拌槽載置部145には、撹拌槽150が載置される。 Further, a stirring tank mounting portion 145 is provided on the upper surface side of the vibration receiving plate 140. The stirring tank 150 is placed on the stirring tank mounting portion 145.

図6から図8に示すように、撹拌槽150は、有底筒形状を有する。なお、撹拌槽150は、撹拌槽150は、底部151、周壁部152、軸部155、およびフランジ部156を有する。 As shown in FIGS. 6 to 8, the stirring tank 150 has a bottomed tubular shape. The stirring tank 150 has a bottom portion 151, a peripheral wall portion 152, a shaft portion 155, and a flange portion 156.

底部151は、略円板形状を有する。底部151は、平坦に構成されている。なお、底部151は平坦でなくてもよい。周壁部152は、底部151の周縁に接続されている。周壁部152は、底部151の周縁から上方に向けて立ち上がる。周壁部152は、底部151に接続される湾曲部153と、上下方向に沿って直線状に延在する筒状部154とを含む。筒状部154の上端には、径方向に突出するフランジ部156が設けられている。 The bottom portion 151 has a substantially disk shape. The bottom portion 151 is formed flat. The bottom portion 151 does not have to be flat. The peripheral wall portion 152 is connected to the peripheral edge of the bottom portion 151. The peripheral wall portion 152 rises upward from the peripheral edge of the bottom portion 151. The peripheral wall portion 152 includes a curved portion 153 connected to the bottom portion 151 and a tubular portion 154 extending linearly along the vertical direction. A flange portion 156 projecting in the radial direction is provided at the upper end of the tubular portion 154.

軸部155は、底部151の中心部に設けられている。軸部155は、上下方向に沿って延在する。なお、軸部155は、設けられていなくてもよい。 The shaft portion 155 is provided at the center of the bottom portion 151. The shaft portion 155 extends along the vertical direction. The shaft portion 155 may not be provided.

また、撹拌槽150の形状は、有底筒形状に限定されず、半球形状、お椀形状であってもよい。撹拌槽150が、半球形状である場合には、底部151が半球形状の下方側を構成し、周壁部152が半球形状の上方側を構成する。また、撹拌槽150がお椀形状となる場合には、底部151が下方側に向けて膨出する湾曲形状を有する。 Further, the shape of the stirring tank 150 is not limited to the bottomed cylinder shape, and may be a hemispherical shape or a bowl shape. When the stirring tank 150 has a hemispherical shape, the bottom portion 151 constitutes the lower side of the hemispherical shape, and the peripheral wall portion 152 constitutes the upper side of the hemispherical shape. Further, when the stirring tank 150 has a bowl shape, the bottom portion 151 has a curved shape that bulges downward.

なお、撹拌槽150には後述するように、焼付電極層が形成された複数の積層チップと複数のメディアとが投入される。 As will be described later, a plurality of laminated chips on which a baking electrode layer is formed and a plurality of media are charged into the stirring tank 150.

撹拌槽150の内表面は、ウレタン等の柔軟性を有するコーティング層が設けられていることが好ましい。特に、長さ寸法が2.0mmよりも大きく、幅寸法が1.2mmよりも大きく、厚み寸法が1.2mmよりも大きい大型の積層チップを扱う場合には、当該積層チップの欠け割れが懸念されるため、コーティング層としては、ゴム等の弾性を有する部材を用いることが好ましい。 The inner surface of the stirring tank 150 is preferably provided with a flexible coating layer such as urethane. In particular, when handling a large laminated chip having a length dimension larger than 2.0 mm, a width dimension larger than 1.2 mm, and a thickness dimension larger than 1.2 mm, there is a concern that the laminated chip may be chipped or cracked. Therefore, it is preferable to use an elastic member such as rubber as the coating layer.

一方、長さ寸法が2.0mm以下であり、幅寸法が1.2mm以下であり、厚み寸法が1.2mm以下である小型の積層チップを扱う場合には、割れ欠けの懸念が少ないため、コーティング層を省略してもよい。 On the other hand, when handling a small laminated chip having a length dimension of 2.0 mm or less, a width dimension of 1.2 mm or less, and a thickness dimension of 1.2 mm or less, there is little concern about cracking or chipping. The coating layer may be omitted.

撹拌槽150は、取外し可能に、撹拌槽載置部145に載置されることが好ましい。上述のような小型の積層チップを扱う場合、撹拌槽150を取り外すことにより、撹拌槽150内を洗浄することができる。これにより、チップの混入を防止することができる。 The stirring tank 150 is preferably mounted on the stirring tank mounting portion 145 so as to be removable. When handling the small laminated chips as described above, the inside of the stirring tank 150 can be cleaned by removing the stirring tank 150. As a result, it is possible to prevent chips from being mixed.

なお、上記撹拌槽150、撹拌槽載置部145、および振動受板140は、別体に形成されていてもよいし、一体に形成されていてもよい。 The stirring tank 150, the stirring tank mounting portion 145, and the vibration receiving plate 140 may be formed separately or integrally.

図6および図9に示すように、複数の弾性部材180は、軸部155の延在方向から見た場合に、軸部155を中心とする周方向に、所定のピッチで配置されている。複数の弾性部材180は、ベース部130上に固定されている。 As shown in FIGS. 6 and 9, the plurality of elastic members 180 are arranged at a predetermined pitch in the circumferential direction centered on the shaft portion 155 when viewed from the extending direction of the shaft portion 155. The plurality of elastic members 180 are fixed on the base portion 130.

図6に示すように、駆動モータ160は、上下方向に延在する回転軸161を有する。駆動モータ160は、回転軸161を回転させることにより、回転軸161に取り付けられた偏心荷重170を回転軸まわりに回転させる。 As shown in FIG. 6, the drive motor 160 has a rotating shaft 161 extending in the vertical direction. The drive motor 160 rotates the rotary shaft 161 to rotate the eccentric load 170 attached to the rotary shaft 161 around the rotary shaft.

偏心荷重170を回転させることにより、振動受板140の重心位置が変動することで、複数の弾性部材180の伸縮に偏りが生じる。このような、複数の弾性部材180の伸縮の偏りを利用して、撹拌槽150を上述のように振動させることができる。 By rotating the eccentric load 170, the position of the center of gravity of the vibration receiving plate 140 fluctuates, so that the expansion and contraction of the plurality of elastic members 180 are biased. The stirring tank 150 can be vibrated as described above by utilizing the expansion and contraction bias of the plurality of elastic members 180.

検知部200は、撹拌槽150の振動状態を検知する。検知部200によって検知された検知結果は、駆動モータ制御部210に入力される。検知部200としては、たとえば加速度センサまたはレーザ変位計を用いる。 The detection unit 200 detects the vibration state of the stirring tank 150. The detection result detected by the detection unit 200 is input to the drive motor control unit 210. As the detection unit 200, for example, an acceleration sensor or a laser displacement meter is used.

検知部200として、加速度センサを用いる場合には、振動時のメディアの加速度を直接測定することにより、撹拌槽150の振動状態を検知することができる。加速度センサとしては、たとえば、センサヘッドとしてGH313AまたはGH613(いずれもキーエンス社製)を採用でき、アンプユニットとしてGA−245(キーエンス社製)を採用できる。 When an acceleration sensor is used as the detection unit 200, the vibration state of the stirring tank 150 can be detected by directly measuring the acceleration of the media during vibration. As the acceleration sensor, for example, GH313A or GH613 (both manufactured by KEYENCE) can be adopted as the sensor head, and GA-245 (manufactured by KEYENCE) can be adopted as the amplifier unit.

メディアの加速度としては、2.5G以上20.0G以下が好ましい。メディアの加速度が2.5Gを下回る場合には、焼付電極層に含まれる金属を延ばすための十分なエネルギーを得ることができなくなる。一方、メディアの加速度が10.0Gより大きくなる場合には、積層チップへのダメージが大きくなる。 The acceleration of the media is preferably 2.5 G or more and 20.0 G or less. If the acceleration of the media is less than 2.5 G, sufficient energy for extending the metal contained in the baking electrode layer cannot be obtained. On the other hand, when the acceleration of the media is larger than 10.0 G, the damage to the laminated chips becomes large.

検知部200として、レーザ変位計を用いる場合には、撹拌槽150にレーザを照射して、撹拌槽150の移動量を測定することにより、撹拌槽150の振動状態を検知することができる。 When a laser displacement meter is used as the detection unit 200, the vibration state of the stirring tank 150 can be detected by irradiating the stirring tank 150 with a laser and measuring the amount of movement of the stirring tank 150.

このように、メディアの加速度または撹拌槽150の移動量を計測することにより、撹拌槽150の振動状態、より特定的には撹拌槽150の振動数を検知することができる。 By measuring the acceleration of the media or the movement amount of the stirring tank 150 in this way, the vibration state of the stirring tank 150, more specifically, the frequency of the stirring tank 150 can be detected.

駆動モータ制御部210は、検知部200によって検知された検知結果に基づいて、駆動モータ160の動作を制御する。 The drive motor control unit 210 controls the operation of the drive motor 160 based on the detection result detected by the detection unit 200.

図10は、図6に示す焼付電極層の表面処理を実施する工程の詳細を示すフロー図である。図10を参照して、焼付電極層の表面処理を実施する工程S12の詳細について説明する。 FIG. 10 is a flow chart showing details of a step of performing the surface treatment of the baked electrode layer shown in FIG. The details of the step S12 for carrying out the surface treatment of the baking electrode layer will be described with reference to FIG.

図10に示すように、焼付電極層の表面処理を実施する工程S12においては、まず、工程S121にて、相対して位置する第1端面12eおよび第2端面12f、相対して位置する第1側面12cおよび第2側面12d、ならびに、相対して位置する第1主面12aおよび第2主面12bを含み、第1端面12eに第1焼付電極層15aが設けられ、第2端面12fに第2焼付電極層16aが設けられた複数の積層体12と、複数のメディア(不図示)とを撹拌槽150に投入する。 As shown in FIG. 10, in the step S12 for carrying out the surface treatment of the baking electrode layer, first, in the step S121, the first end surface 12e and the second end surface 12f located relative to each other and the first end surface 12f located relative to each other. The side surface 12c and the second side surface 12d, as well as the first main surface 12a and the second main surface 12b located opposite to each other, the first end surface 12e is provided with the first seizure electrode layer 15a, and the second end surface 12f is the second. 2. A plurality of laminated bodies 12 provided with the baking electrode layer 16a and a plurality of media (not shown) are put into the stirring tank 150.

メディアは、球形状を有する。メディアの直径は、第1端面12eおよび第2端面12fの対角線よりも小さいことが好ましい。このような直径とすることにより、網目状のふるいを用いてメディアと積層体とを容易に分離することができる。 The media has a spherical shape. The diameter of the media is preferably smaller than the diagonal of the first end face 12e and the second end face 12f. With such a diameter, the media and the laminate can be easily separated by using a mesh-like sieve.

具体的には、メディアの直径は、0.2mm以上2.0mm以下であることが好ましく、0.4mm以上1.0mm以下であることが好ましい。 Specifically, the diameter of the media is preferably 0.2 mm or more and 2.0 mm or less, and preferably 0.4 mm or more and 1.0 mm or less.

メディアの材料としては、たとえば、タングステン(コバルト、クロムを含む超鋼でもよい)、ジルコニウムを用いることができる。メディアの表面はなめらかであることが好ましく、メディアの表面粗さSaは、200μm以下であることが好ましい。 As the material of the media, for example, tungsten (may be super steel containing cobalt and chromium) and zirconium can be used. The surface of the media is preferably smooth, and the surface roughness Sa of the media is preferably 200 μm or less.

メディアの比重は、5以上18以下であることが好ましい。比重が小さすぎると、メディアの運動エネルギーが小さくなり、焼付電極層の表層に露出する金属を十分に延ばすことができなくなる。一方で、比重が大きすぎると、積層体にダメージを与えてしまう。 The specific gravity of the media is preferably 5 or more and 18 or less. If the specific gravity is too small, the kinetic energy of the media becomes small, and the metal exposed on the surface layer of the baking electrode layer cannot be sufficiently extended. On the other hand, if the specific gravity is too large, the laminated body will be damaged.

メディアの硬度は、ビッカース硬度で1000HV以上2500HV以下であることが好ましい。硬度が小さすぎると、メディアが割れてしまう。硬度が大きすぎると、積層体にダメージを与えてしまう。 The hardness of the media is preferably 1000 HV or more and 2500 HV or less in terms of Vickers hardness. If the hardness is too low, the media will crack. If the hardness is too high, the laminate will be damaged.

また、撹拌槽150内に投入される複数の積層体12の体積の合計が、撹拌槽150に投入される複数のメディアの体積の合計の1/2以下であることが好ましく、1/3以下であることがさらに好ましい。複数のメディアに対する複数の積層体12の量が増えすぎると、メディアによる加工性が悪くなり、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりする。 Further, the total volume of the plurality of laminated bodies 12 charged into the stirring tank 150 is preferably 1/2 or less, preferably 1/3 or less of the total volume of the plurality of media charged into the stirring tank 150. Is more preferable. If the amount of the plurality of laminated bodies 12 with respect to the plurality of media is increased too much, the workability by the media deteriorates, cracks occur at the corners of the laminated body 12, and the laminated bodies 12 are chipped or cracked.

次に、工程S122にて、撹拌槽150を振動させることにより、複数の積層体12および複数のメディアに振動エネルギーを付与する。具体的には、上記の表面処理装置100を用いて、撹拌槽150を振動させる。 Next, in step S122, vibration energy is applied to the plurality of laminated bodies 12 and the plurality of media by vibrating the stirring tank 150. Specifically, the surface treatment device 100 described above is used to vibrate the stirring tank 150.

図11は、図10に示す撹拌槽に振動を付与する工程において、複数の積層体および複数のメディアに振動エネルギーを付与する工程を示す図である。図11に示すように、表面処理装置100において、偏心荷重170を回転させることにより、駆動モータ160と振動受板140との重心位置がずれる。これにより、振動受板140が傾斜し、複数の弾性部材180の各々の伸縮に偏りが生じる。また、振動受板140が傾斜することにより、撹拌槽150の底部151の中心軸Cも傾斜する。 FIG. 11 is a diagram showing a step of applying vibration energy to a plurality of laminated bodies and a plurality of media in the step of applying vibration to the stirring tank shown in FIG. As shown in FIG. 11, in the surface treatment device 100, the position of the center of gravity of the drive motor 160 and the vibration receiving plate 140 is displaced by rotating the eccentric load 170. As a result, the vibration receiving plate 140 is tilted, and the expansion and contraction of each of the plurality of elastic members 180 is biased. Further, as the vibration receiving plate 140 is tilted, the central axis C of the bottom portion 151 of the stirring tank 150 is also tilted.

回転に伴って偏心荷重170の位置が連続的に変化することにより、偏心荷重170の位置に応じて、振動受板140の傾斜が変化する。この結果、弾性部材180の伸縮の偏りが大きくなる位置も周方向に移動していく。このように複数の弾性部材180が伸縮することにより、底部151の中心軸Cの傾斜方向が連続的に変化するように、複数の弾性部材180から撹拌槽150に振動が伝播される。 Since the position of the eccentric load 170 changes continuously with the rotation, the inclination of the vibration receiving plate 140 changes according to the position of the eccentric load 170. As a result, the position where the expansion / contraction bias of the elastic member 180 becomes large also moves in the circumferential direction. As the plurality of elastic members 180 expand and contract in this way, vibration is propagated from the plurality of elastic members 180 to the stirring tank 150 so that the inclination direction of the central axis C of the bottom portion 151 continuously changes.

底部151の中心軸Cの傾斜方向も連続的に変化することにより、撹拌槽150を振動させる前の状態における底部151の中心軸Cを周方向に取り囲む環状の仮想軸VLを仮想した場合に、積層体12およびメディア20が仮想軸VLの軸方向に沿って、仮想軸VLを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体12およびメディアに振動が付与される。 By continuously changing the inclination direction of the central axis C of the bottom portion 151, an annular virtual axis VL that surrounds the central axis C of the bottom portion 151 in the circumferential direction in the state before the stirring tank 150 is vibrated is virtualized. Vibration is applied to the laminate 12 and the media so that the laminate 12 and the media 20 spirally surround the virtual axis VL along the axial direction of the virtual axis VL.

撹拌槽150の振動が、撹拌槽150内に投入された複数の積層体および複数のメディアに伝達されることで、複数の積層体と複数のメディアとが螺旋状に回転しながら撹拌される。これにより、メディアが焼付電極層の表層を伸ばしながら、焼付電極層の表層に含まれるガラスを減少させる。この結果、焼付電極層の表層の状態を改質し、金属の緻密性が高く滑らかな表面を有する上述の第2領域15a2が形成される。 The vibration of the stirring tank 150 is transmitted to the plurality of laminated bodies and the plurality of media put into the stirring tank 150, so that the plurality of laminated bodies and the plurality of media are stirred while rotating in a spiral shape. As a result, the media stretches the surface layer of the baking electrode layer while reducing the glass contained in the surface layer of the baking electrode layer. As a result, the state of the surface layer of the baking electrode layer is modified, and the above-mentioned second region 15a2 having a highly dense metal and a smooth surface is formed.

また、撹拌槽150の傾斜方向が周方向に変化していくものの、撹拌槽150自体は、中心軸C周りに回転することがないため、積層体が撹拌槽150に接触した場合であっても、撹拌槽150から過度な力が積層体に与えられない。これにより、積層体の割れ欠けを抑制することができる。 Further, although the inclination direction of the stirring tank 150 changes in the circumferential direction, the stirring tank 150 itself does not rotate around the central axis C, so that even when the laminated body comes into contact with the stirring tank 150. , Excessive force is not applied to the laminate from the stirring tank 150. As a result, cracking and chipping of the laminated body can be suppressed.

撹拌槽150内においては、軸部155から径方向に離れるほど、撹拌槽150内に投入された積層体をおよびメディアに、当該振動が大きく伝わる。また、底部151が傾斜して軸部155も傾斜するため、軸部155が複数の弾性部材180のいずれかに近接するほど、近接した弾性部材180から振動を受けやすくなる。 In the stirring tank 150, the farther away from the shaft portion 155 in the radial direction, the greater the vibration is transmitted to the laminated body and the media charged in the stirring tank 150. Further, since the bottom portion 151 is tilted and the shaft portion 155 is also tilted, the closer the shaft portion 155 is to any of the plurality of elastic members 180, the more likely it is to receive vibration from the adjacent elastic members 180.

このため、撹拌槽150内において、軸部155から径方向に離れた位置に複数の積層体および複数のメディアを滞留させる構造を設けることにより、複数の積層体および複数のメディアに、効果的に振動を伝えることができる。これにより、焼付電極層の表面処理をより効率的に行なうことができる。 Therefore, by providing a structure in which the plurality of laminates and the plurality of media are retained at positions radially separated from the shaft portion 155 in the stirring tank 150, the plurality of laminates and the plurality of media can be effectively treated. Can transmit vibration. As a result, the surface treatment of the baked electrode layer can be performed more efficiently.

また、撹拌槽150の振動数が、撹拌槽150が有する固有振動数と共振するように、撹拌槽150を振動させることが好ましい。固有振動数は、振動強度が高くなる、すなわち、加工エネルギーが高くなる振動数である。撹拌槽150の振動数が、固有振動数となるように、撹拌槽150を振動させることにより、焼付電極層の表面処理を効率よく行なうことができる。 Further, it is preferable to vibrate the stirring tank 150 so that the frequency of the stirring tank 150 resonates with the natural frequency of the stirring tank 150. The natural frequency is a frequency at which the vibration intensity becomes high, that is, the processing energy becomes high. By vibrating the stirring tank 150 so that the frequency of the stirring tank 150 becomes the natural frequency, the surface treatment of the baking electrode layer can be efficiently performed.

撹拌槽150の振動数は、たとえば、駆動モータ160によって偏心荷重170を回転させるスピードを変更することにより調整することができる。このような調整を行なうため、上記の検知部200によって、撹拌槽150の振動状態を検知する。 The frequency of the stirring tank 150 can be adjusted, for example, by changing the speed at which the eccentric load 170 is rotated by the drive motor 160. In order to make such an adjustment, the detection unit 200 detects the vibration state of the stirring tank 150.

検知部200によって、撹拌槽150の振動数が、固有振動数からずれていると検知された場合には、駆動モータ制御部210は、撹拌槽150の振動数が、撹拌槽150の固有振動数に近づくように、駆動モータ160の動作を制御する。 When the detection unit 200 detects that the frequency of the stirring tank 150 deviates from the natural frequency, the drive motor control unit 210 determines that the frequency of the stirring tank 150 is the natural frequency of the stirring tank 150. The operation of the drive motor 160 is controlled so as to approach.

次に、再び図5に示すように、工程S13にて、第2領域15a2が形成された焼付電極層を有する積層体12にめっき処理を施す。上記焼付電極層上にNiめっきおよびSnめっきがこの順に施されて、めっき層15bおよびめっき層16bならびにめっき層15cおよびめっき層16cが形成される。これにより、積層体12の外表面上に、第1外部電極15、および第2外部電極16が形成される。 Next, as shown in FIG. 5 again, in step S13, the laminated body 12 having the baking electrode layer on which the second region 15a2 is formed is plated. Ni plating and Sn plating are performed on the baking electrode layer in this order to form a plating layer 15b and a plating layer 16b, and a plating layer 15c and a plating layer 16c. As a result, the first external electrode 15 and the second external electrode 16 are formed on the outer surface of the laminated body 12.

上述した一連の工程を経ることにより、積層セラミックコンデンサ10を製造することができる。 The monolithic ceramic capacitor 10 can be manufactured by going through the series of steps described above.

以上のように、実施の形態1に係る積層セラミックコンデンサの製造方法は、相対して位置する第1端面12eおよび第2端面12f、相対して位置する第1側面12cおよび第2側面12d、ならびに、相対して位置する第1主面12aおよび第2主面12bを含み、第1端面12eに第1焼付電極層15aが設けられ、第2端面12fに第2焼付電極層16aが設けられた複数の積層体12と、複数のメディアとを容器に投入する工程と、撹拌槽150を振動させることにより、複数の積層体12および複数のメディアに振動エネルギーを付与する工程と、を備える。 As described above, the method for manufacturing a multilayer ceramic capacitor according to the first embodiment includes a first end surface 12e and a second end surface 12f located relative to each other, a first side surface 12c and a second side surface 12d located relative to each other, and a second side surface 12d. The first main surface 12a and the second main surface 12b are located opposite to each other, the first end surface 12e is provided with the first seizure electrode layer 15a, and the second end surface 12f is provided with the second seizure electrode layer 16a. It includes a step of putting a plurality of laminated bodies 12 and a plurality of media into a container, and a step of applying vibration energy to the plurality of laminated bodies 12 and the plurality of media by vibrating the stirring tank 150.

複数の積層体12および複数のメディア20に振動を付与する工程においては、撹拌槽150を振動させることにより、積層体12およびメディア20が上述の仮想軸VLの軸方向に沿って、仮想軸VLを螺旋状に取り囲む螺旋状の軌跡を描くように、積層体12およびメディア20に振動を付与する。このように本実施の形態においては、研磨粉を積層体に吹き付けつつ、カゴを軸周りに回転させるサンドブラスト法と比較して、撹拌槽150を底部の中心軸C周りに回転することがない。このため、複数の積層体12が撹拌槽150に接触した場合であっても、撹拌槽150から過度な力が積層体に加えられることを抑制できる。この結果、積層体の割れ欠けを抑制することができる。 In the step of applying vibration to the plurality of laminated bodies 12 and the plurality of media 20, by vibrating the stirring tank 150, the laminated body 12 and the media 20 move along the axial direction of the virtual axis VL described above. Vibration is applied to the laminated body 12 and the media 20 so as to draw a spiral locus that spirally surrounds the laminate 12. As described above, in the present embodiment, the stirring tank 150 is not rotated around the central axis C at the bottom as compared with the sandblasting method in which the basket is rotated around the axis while the polishing powder is sprayed on the laminate. Therefore, even when the plurality of laminated bodies 12 come into contact with the stirring tank 150, it is possible to prevent an excessive force from being applied to the laminated body from the stirring tank 150. As a result, cracking and chipping of the laminated body can be suppressed.

また、複数の積層体12および複数のメディアに振動エネルギーを付与することにより、第1焼付電極層15aおよび第2焼付電極層16aが設けられた積層体とメディアとを撹拌し、第1焼付電極層15aおよび第2焼付電極層16aの表層にメディアを擦り付けながら、焼付電極層の表層を研磨する。 Further, by applying vibration energy to the plurality of laminated bodies 12 and the plurality of media, the laminated body provided with the first baking electrode layer 15a and the second baking electrode layer 16a and the media are agitated, and the first baking electrode is stirred. The surface layer of the baking electrode layer is polished while rubbing the media against the surface layers of the layer 15a and the second baking electrode layer 16a.

これにより、第1焼付電極層15aおよび第2焼付電極層16aの表層に含まれるガラスが減少し、第1焼付電極層15aおよび第2焼付電極層16aに含まれる金属を延ばすとともに第1焼付電極層15aおよび第2焼付電極層16aの表層を平坦にする。この結果、第1焼付電極層15aおよび第2焼付電極層16aの表面がなめらかとなり、かつ、第1焼付電極層15aおよび第2焼付電極層16a表層側において金属の緻密性を高くすることができ、第1焼付電極層15aおよび第2焼付電極層16aの表面を改質することができる。 As a result, the amount of glass contained in the surface layers of the first seizure electrode layer 15a and the second seizure electrode layer 16a is reduced, the metal contained in the first seizure electrode layer 15a and the second seizure electrode layer 16a is stretched, and the first seizure electrode is extended. The surface layers of the layer 15a and the second seizure electrode layer 16a are flattened. As a result, the surfaces of the first seizure electrode layer 15a and the second seizure electrode layer 16a are smooth, and the metal density can be increased on the surface layer side of the first seizure electrode layer 15a and the second seizure electrode layer 16a. , The surfaces of the first seizure electrode layer 15a and the second seizure electrode layer 16a can be modified.

(実施の形態2)
(積層セラミックコンデンサ)
図12は、実施の形態2に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの焼付電極層の詳細を示す部分断面図である。図12を参照して、実施の形態2に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ10Aについて説明する。
(Embodiment 2)
(Multilayer ceramic capacitor)
FIG. 12 is a partial cross-sectional view showing details of the seizure electrode layer of the multilayer ceramic capacitor manufactured according to the method for manufacturing a multilayer ceramic capacitor according to the second embodiment. A multilayer ceramic capacitor 10A manufactured according to the method for manufacturing a multilayer ceramic capacitor according to the second embodiment will be described with reference to FIG.

図12に示すように、実施の形態2に係る積層セラミックコンデンサ10Aは、実施の形態1に係る積層セラミックコンデンサ10と比較した場合に、第1焼付電極層15aAおよび第2焼付電極層(不図示)の構成が相違する。その他の構成については、ほぼ同様である。なお、第2焼付電極層の構成は、第1焼付電極層15aAと同様であるため、その説明は省略する。 As shown in FIG. 12, the monolithic ceramic capacitor 10A according to the second embodiment has a first seizure electrode layer 15aA and a second seizure electrode layer (not shown) when compared with the monolithic ceramic capacitor 10 according to the first embodiment. ) Is different. Other configurations are almost the same. Since the configuration of the second seizure electrode layer is the same as that of the first seizure electrode layer 15aA, the description thereof will be omitted.

第1焼付電極層15aAにおいては、積層体12の角部に第2領域15a2が接触する構成となっている。その一例として、積層体12の第1主面12aと、積層体12の第1端面12eとを接続する角部C1上には、第1焼付電極層15aAの第2領域15a2のみが設けられている。ここで、角部C1とは、幅方向Wから見た場合に、第1主面12aおよび第1側面12cが交差する稜線部を通過する第1仮想線VL1と、第1端面12eおよび第1側面12cが交差する稜線部を通過する第2仮想線VL2との内側に位置する湾曲部である。 The first seizure electrode layer 15aA has a configuration in which the second region 15a2 comes into contact with the corners of the laminated body 12. As an example, only the second region 15a2 of the first seizure electrode layer 15aA is provided on the corner portion C1 connecting the first main surface 12a of the laminated body 12 and the first end surface 12e of the laminated body 12. There is. Here, the corner portion C1 is a first virtual line VL1 passing through a ridge line portion where the first main surface 12a and the first side surface 12c intersect when viewed from the width direction W, and the first end surface 12e and the first surface portion C1. It is a curved portion located inside the second virtual line VL2 that passes through the ridgeline portion where the side surfaces 12c intersect.

一方で、積層体12の第1主面12a上の第1端面12e側においては、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が順に設けられている。図12には、図示されていないが、同様に、積層体12の第2主面12b上の第1端面12e側においては、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が順に設けられている。また、積層体12の第1端面12e上には、積層体12側から第1焼付電極層15aAの第1領域15a1および第2領域15a2が設けられている。 On the other hand, on the first end surface 12e side on the first main surface 12a of the laminated body 12, the first region 15a1 and the second region 15a2 of the first seizure electrode layer 15aA are provided in order from the laminated body 12 side. Although not shown in FIG. 12, similarly, on the first end surface 12e side on the second main surface 12b of the laminate 12, the first region 15a1 of the first seizure electrode layer 15aA and the first region 15a1 from the laminate 12 side. The second region 15a2 is provided in order. Further, on the first end surface 12e of the laminated body 12, a first region 15a1 and a second region 15a2 of the first seizure electrode layer 15aA are provided from the laminated body 12 side.

第1焼付電極層15aAは、ガラスおよび金属を含む導電性ペーストと浸漬法等により、第1端面12eに塗布して、乾燥後に焼き付けることにより形成される。導電性ペーストを第1端面12eに塗布する際に、角部において薄くなりやすい。 The first baking electrode layer 15aA is formed by applying it to the first end surface 12e by a conductive paste containing glass and metal and a dipping method or the like, drying it, and then baking it. When the conductive paste is applied to the first end surface 12e, it tends to become thin at the corners.

このため、第1端面12eに塗布された導電性ペーストを焼き付けた際に形成される焼付電極層も角部において薄くなる。角部に形成された焼付電極層が相当程度薄い場合には、焼付電極層の表面処理を行なう際に、メディアに延ばされることによって、金属の緻密性が高く、表面がなめらかな第2領域15a2のみが形成される。 Therefore, the baking electrode layer formed when the conductive paste applied to the first end surface 12e is baked is also thinned at the corners. When the baked electrode layer formed at the corner is considerably thin, the second region 15a2 has a high metal density and a smooth surface by being stretched over a medium when the surface treatment of the baked electrode layer is performed. Only are formed.

一方で、角部以外の部分に形成された焼付電極層は、角部に形成された焼付電極層よりも厚い。このため、焼付電極層の表面処理を行なう際には、表層側のみに、金属の緻密性が高く、表面がなめらかな第2領域15a2が形成され、積層体12側に、空隙とガラスが残存した第1領域15a1が形成される。 On the other hand, the baked electrode layer formed on the portion other than the corner portion is thicker than the baked electrode layer formed on the corner portion. Therefore, when the surface treatment of the baked electrode layer is performed, a second region 15a2 having a high metal density and a smooth surface is formed only on the surface layer side, and voids and glass remain on the laminate 12 side. The first region 15a1 is formed.

特に、長さ寸法が1.6mm以下であり、幅寸法が0.8mm以下であり、厚み寸法が0.8mm以下である小型の積層チップを扱う場合にはおいて、上述のように、表面処理を行なう際に角部の焼付電極層の金属が延びやすく、実施の形態2のような積層セラミックコンデンサ10Aの構成となる傾向にある。 In particular, when handling a small laminated chip having a length dimension of 1.6 mm or less, a width dimension of 0.8 mm or less, and a thickness dimension of 0.8 mm or less, surface treatment is performed as described above. The metal of the seizure electrode layer at the corners tends to extend easily, and the multilayer ceramic capacitor 10A as in the second embodiment tends to be formed.

以上のように構成される場合であっても、金属の緻密性が高い第2領域15a2が、第1焼付電極層および第2焼付電極層の表層側に設けられることにより、積層体12の耐湿性を向上させることができる。 Even in the case of the above configuration, the second region 15a2 having high metal density is provided on the surface layer side of the first seizure electrode layer and the second seizure electrode layer, so that the laminate 12 has moisture resistance. The sex can be improved.

また、第2領域15a2の表面が滑らかに構成されることにより、めっき層15b、およびめっき層15cを形成する際に、めっき層15b、およびめっき層15cに欠陥が形成されることを抑制することができる。また、めっき層15b、およびめっき層15cの連続性を向上させることができる。 Further, since the surface of the second region 15a2 is smoothly formed, it is possible to suppress the formation of defects in the plating layer 15b and the plating layer 15c when the plating layer 15b and the plating layer 15c are formed. Can be done. Further, the continuity of the plating layer 15b and the plating layer 15c can be improved.

また、第1領域15a1が空隙を含むことにより、角部以外の部分において第1焼付電極層15aがクッション性を有することとなり、積層セラミックコンデンサ10Aに負荷される外部からの衝撃を吸収することができる。 Further, since the first region 15a1 contains a gap, the first seizure electrode layer 15a has a cushioning property in a portion other than the corner portion, and it is possible to absorb an external impact loaded on the multilayer ceramic capacitor 10A. it can.

(積層セラミックコンデンサの製造方法)
実施の形態2に係る積層セラミックコンデンサ10Aの製造方法は、実施の形態1に係る積層セラミックコンデンサ10の製造方法に基本的に準じたものである。
(Manufacturing method of multilayer ceramic capacitors)
The method for manufacturing the multilayer ceramic capacitor 10A according to the second embodiment basically conforms to the manufacturing method for the multilayer ceramic capacitor 10 according to the first embodiment.

実施の形態2に係る積層セラミックコンデンサ10Aの製造方法に従って、積層セラミックコンデンサ10Aを製造するに際して、実施の形態1に係る工程S1から工程S8とほぼ同様の処理を実施する。 When manufacturing the monolithic ceramic capacitor 10A according to the method for manufacturing the monolithic ceramic capacitor 10A according to the second embodiment, substantially the same processing as in steps S1 to S8 according to the first embodiment is carried out.

次に、実施の形態1に係る工程S9に準じた工程において、積層体12の角部上の導電性ペーストの膜厚が、第1主面12aおよび第2主面12bの一部、第1側面12cおよび第2側面12dの一部、ならびに第1端面12eおよび第2端面12fに塗布された導電性ペーストの膜厚よりも薄くなるように、導電性ペーストを第1端面12e側および第2端面12f側に塗布する。 Next, in the step according to the step S9 according to the first embodiment, the film thickness of the conductive paste on the corners of the laminated body 12 is a part of the first main surface 12a and the second main surface 12b, the first. The conductive paste is applied to the first end surface 12e side and the second end surface 12e so as to be thinner than the film thickness of the conductive paste applied to the side surface 12c and a part of the second side surface 12d, and the first end surface 12e and the second end surface 12f. Apply to the end face 12f side.

次に、実施の形態1に係る工程S10および工程S11とほぼ同様の処理を実施し、積層体12の角部に対応する部分の厚みが他の部分の厚みよりも薄くなるように構成された第1焼付電極層および第2焼付電極層が設けられた複数の積層体を形成する(準備する)。 Next, substantially the same processing as in steps S10 and S11 according to the first embodiment was carried out so that the thickness of the portion corresponding to the corner portion of the laminated body 12 was thinner than the thickness of the other portion. A plurality of laminates provided with the first seizure electrode layer and the second seizure electrode layer are formed (prepared).

次に、実施の形態1に係る工程S12に準拠した工程において、上記複数の積層体と複数のメディアとを撹拌槽150に投入する。そして、撹拌槽150を振動させることにより、複数の積層体12および複数のメディアに振動エネルギーを付与する。この複数の積層体12および複数のメディアに振動エネルギーを付与する工程にて、焼付電極層に、金属の緻密性が高く、なめらかな表面を有する第2領域15a2と、ガラスおよび空隙を含む第1領域15a1とを形成する。この際、焼付電極層のうち積層体12の角部に対応する部分においては、第2領域15a2が積層体12の角部に接触するように形成され、それ以外の部分においては、積層体12側に第1領域15a1が形成され、第1領域15a1を覆うように第2領域15a2が形成される。 Next, in the step according to the step S12 according to the first embodiment, the plurality of laminated bodies and the plurality of media are put into the stirring tank 150. Then, by vibrating the stirring tank 150, vibration energy is applied to the plurality of laminated bodies 12 and the plurality of media. In the step of applying vibration energy to the plurality of laminated bodies 12 and the plurality of media, the baking electrode layer includes a second region 15a2 having a highly dense metal and a smooth surface, and a first region containing glass and voids. It forms a region 15a1. At this time, in the portion of the baked electrode layer corresponding to the corner portion of the laminated body 12, the second region 15a2 is formed so as to be in contact with the corner portion of the laminated body 12, and in the other portion, the laminated body 12 is formed. The first region 15a1 is formed on the side, and the second region 15a2 is formed so as to cover the first region 15a1.

次に、実施の形態1に係る工程S13とほぼ同様の処理を実施する。以上のような工程を経ることにより、実施の形態2に係る積層セラミックコンデンサ10Aが製造される。 Next, substantially the same processing as in step S13 according to the first embodiment is carried out. By going through the above steps, the monolithic ceramic capacitor 10A according to the second embodiment is manufactured.

以上のように、実施の形態2に係る積層セラミックコンデンサ10Aの製造方法にあっても、実施の形態1に係る積層セラミックコンデンサ10の製造方法とほぼ同様の効果が得られる。 As described above, even in the method for manufacturing the multilayer ceramic capacitor 10A according to the second embodiment, substantially the same effect as the manufacturing method for the multilayer ceramic capacitor 10 according to the first embodiment can be obtained.

(実施の形態3)
(積層セラミックコンデンサ)
図13は、実施の形態3に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサの断面図である。図13を参照して、実施の形態3に係る積層セラミックコンデンサの製造方法に従って製造された積層セラミックコンデンサ10Bについて説明する。
(Embodiment 3)
(Multilayer ceramic capacitor)
FIG. 13 is a cross-sectional view of a multilayer ceramic capacitor manufactured according to the method for manufacturing a multilayer ceramic capacitor according to the third embodiment. A multilayer ceramic capacitor 10B manufactured according to the method for manufacturing a multilayer ceramic capacitor according to the third embodiment will be described with reference to FIG.

図13に示すように、実施の形態3に係る積層セラミックコンデンサ10Bは、実施の形態1に係る積層セラミックコンデンサ10と比較して、第1外部電極15Aおよび第2外部電極16Bの構成が相違する。その他の構成については、ほぼ同様である。 As shown in FIG. 13, the multilayer ceramic capacitor 10B according to the third embodiment is different from the multilayer ceramic capacitor 10 according to the first embodiment in the configurations of the first external electrode 15A and the second external electrode 16B. .. Other configurations are almost the same.

第1外部電極15Bは、積層体12側から順に、第1焼付電極層15aと、樹脂層15dと、めっき層15bおよびめっき層15cとを含む。第1焼付電極層15aおよび樹脂層15dは、下地電極として機能する。樹脂層15dは、第1焼付電極層15aとめっき層15bとの間に設けられている。 The first external electrode 15B includes a first baking electrode layer 15a, a resin layer 15d, a plating layer 15b, and a plating layer 15c in this order from the laminated body 12 side. The first baking electrode layer 15a and the resin layer 15d function as base electrodes. The resin layer 15d is provided between the first baking electrode layer 15a and the plating layer 15b.

第2外部電極16Bは、積層体12側から順に、第2焼付電極層16aと、樹脂層16dと、めっき層16bおよびめっき層16cとを含む。第2焼付電極層16aおよび樹脂層16dは、下地電極として機能する。樹脂層16dは、第2焼付電極層16aとめっき層16bとの間に設けられている。 The second external electrode 16B includes a second baking electrode layer 16a, a resin layer 16d, a plating layer 16b, and a plating layer 16c in this order from the laminated body 12 side. The second baking electrode layer 16a and the resin layer 16d function as base electrodes. The resin layer 16d is provided between the second baking electrode layer 16a and the plating layer 16b.

樹脂層15d、および樹脂層16dは、導電性粒子と熱硬化性樹脂とを含む。導電性粒子としては、CuまたはAg等の金属粒子を用いることができる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などを用いることができる。 The resin layer 15d and the resin layer 16d contain conductive particles and a thermosetting resin. As the conductive particles, metal particles such as Cu or Ag can be used. As the thermosetting resin, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, a polyimide resin, or the like can be used.

樹脂層15d、および樹脂層16dは、積層された複数の層で構成されていてもよい。樹脂層15d、および樹脂層16dの厚さは、10μm以上90μm以下であることが好ましい。 The resin layer 15d and the resin layer 16d may be composed of a plurality of laminated layers. The thickness of the resin layer 15d and the resin layer 16d is preferably 10 μm or more and 90 μm or less.

樹脂層15d、および樹脂層16dは、積層体12の角部上において、80%以上90%以下の連続性を有する。この連続性については、積層セラミックコンデンサ10Bを研磨後、SEM観察することで確認することができる。なお、研磨の際には、たとえば、積層セラミックコンデンサ10を幅方向Wの中央の位置まで研磨し、幅方向Wに直交する断面を露出させる。 The resin layer 15d and the resin layer 16d have a continuity of 80% or more and 90% or less on the corners of the laminated body 12. This continuity can be confirmed by SEM observation after polishing the multilayer ceramic capacitor 10B. At the time of polishing, for example, the multilayer ceramic capacitor 10 is polished to the center position in the width direction W to expose a cross section orthogonal to the width direction W.

以上のように構成される場合であっても、金属の緻密性が高い第2領域15a2が、第1焼付電極層および第2焼付電極層の表層側に設けられることにより、積層体12の耐湿性を向上させることができる。 Even in the case of the above configuration, the second region 15a2 having high metal density is provided on the surface layer side of the first seizure electrode layer and the second seizure electrode layer, so that the laminate 12 has moisture resistance. The sex can be improved.

また、第1領域15a1が空隙を含むことにより、角部以外の部分において第1焼付電極層15aがクッション性を有することとなり、積層セラミックコンデンサ10Bに負荷される外部からの衝撃を吸収することができる。 Further, since the first region 15a1 contains a gap, the first seizure electrode layer 15a has a cushioning property in a portion other than the corner portion, so that the impact from the outside applied to the multilayer ceramic capacitor 10B can be absorbed. it can.

また、第2領域15a2の表面が滑らかに構成されることにより、第1外部電極15B、および第2外部電極16Bの折り返し部の端部側にて、第1焼付電極層15aと樹脂層15dとの境界部、第2焼付電極層16aと樹脂層16dとの境界部において、層間剥離が起こりやすくなる。 Further, since the surface of the second region 15a2 is smoothly configured, the first baking electrode layer 15a and the resin layer 15d are formed on the end side of the folded portion of the first external electrode 15B and the second external electrode 16B. Delamination is likely to occur at the boundary between the second baking electrode layer 16a and the resin layer 16d.

積層セラミックコンデンサ10が実装基板に実装される際に、実装基板に撓みが生じることにより、積層セラミックコンデンサ10Bに外力が負荷された場合がある。このような外力は、第1外部電極15Bおよび第2外部電極16Bの折り返し部の端部側に集中しやすい。上記の外力が上記折り返し部の端部に集中した場合には、第1焼付電極層15aと樹脂層15dとの境界部、第2焼付電極層16aと樹脂層16dとの境界部において、層間剥離が起こることにより、積層体12に作用する応力を緩和させることができる。この結果、積層体12が割れたりすることを防止できる。 When the multilayer ceramic capacitor 10 is mounted on the mounting substrate, the mounting substrate may be bent, so that an external force may be applied to the multilayer ceramic capacitor 10B. Such an external force tends to be concentrated on the end side of the folded portion of the first external electrode 15B and the second external electrode 16B. When the external force is concentrated on the end of the folded-back portion, delamination is performed at the boundary between the first baking electrode layer 15a and the resin layer 15d and the boundary between the second baking electrode layer 16a and the resin layer 16d. , The stress acting on the laminated body 12 can be relaxed. As a result, it is possible to prevent the laminated body 12 from cracking.

(積層セラミックコンデンサの製造方法)
図14は、実施の形態3に係る積層セラミックコンデンサの製造方法を示すフロー図である。図14を参照して、実施の形態3に係る積層セラミックコンデンサの製造方法について説明する。
(Manufacturing method of multilayer ceramic capacitors)
FIG. 14 is a flow chart showing a method for manufacturing a multilayer ceramic capacitor according to the third embodiment. A method for manufacturing a monolithic ceramic capacitor according to a third embodiment will be described with reference to FIG.

図14に示すように、実施の形態3に係る積層セラミックコンデンサ10Bの製造方法に従って、積層セラミックコンデンサ10Bを製造するに際して、工程S1から工程S12にて、実施の形態1とほぼ同様の処理を実施する。 As shown in FIG. 14, when manufacturing the multilayer ceramic capacitor 10B according to the manufacturing method of the multilayer ceramic capacitor 10B according to the third embodiment, substantially the same processing as that of the first embodiment is carried out in steps S1 to S12. To do.

次に、工程S13Aにて、導電性粒子を含む熱硬化性樹脂を第1焼付電極層15aおよび第2焼付電極層16a上に塗布して、これを加熱して硬化させる。これにより、導電性を有する樹脂層15d、16dが形成される。 Next, in step S13A, a thermosetting resin containing conductive particles is applied onto the first baking electrode layer 15a and the second baking electrode layer 16a, and this is heated and cured. As a result, the conductive resin layers 15d and 16d are formed.

次に、工程S13Bにて、実施の形態1に係る工程S13とほぼ同様の処理を実施し、樹脂層15d上に、めっき層15b、およびめっき層15cを形成し、樹脂層16d上にめっき層16b、およびめっき層16cを形成する。 Next, in step S13B, substantially the same treatment as in step S13 according to the first embodiment is carried out to form a plating layer 15b and a plating layer 15c on the resin layer 15d, and a plating layer is formed on the resin layer 16d. 16b and the plating layer 16c are formed.

以上のような工程を経ることにより、実施の形態3に係る積層セラミックコンデンサ10Bを製造することができる。 By going through the above steps, the monolithic ceramic capacitor 10B according to the third embodiment can be manufactured.

以上のように、実施の形態3に係る積層セラミックコンデンサ10Bの製造方法にあっても、実施の形態1に係る積層セラミックコンデンサ10の製造方法とほぼ同様の効果が得られる。 As described above, even in the method for manufacturing the multilayer ceramic capacitor 10B according to the third embodiment, substantially the same effect as the manufacturing method for the multilayer ceramic capacitor 10 according to the first embodiment can be obtained.

(検証実験)
図15は、実施の形態の効果を検証するために実施した検証実験の条件および結果を示す図である。図15を参照して、実施の形態の効果を検証するために実施した検証実験について説明する。
(Verification experiment)
FIG. 15 is a diagram showing the conditions and results of the verification experiment carried out to verify the effect of the embodiment. A verification experiment carried out to verify the effect of the embodiment will be described with reference to FIG.

図15に示すように、検証実験をするにあたり、第1端面12e側に第1焼付電極層15aが設けられ、積層体12の第2端面12f側に第2焼付電極層16aが設けられた実施例1、2および比較例1から7に係る複数の積層体12を準備した。なお、準備された状態においては、第1焼付電極層15aおよび第2焼付電極層16aに対して表面処理は実施されていない。 As shown in FIG. 15, in conducting the verification experiment, the first seizure electrode layer 15a was provided on the first end surface 12e side, and the second seizure electrode layer 16a was provided on the second end surface 12f side of the laminated body 12. A plurality of laminated bodies 12 according to Examples 1 and 2 and Comparative Examples 1 to 7 were prepared. In the prepared state, the surface treatment is not performed on the first seizure electrode layer 15a and the second seizure electrode layer 16a.

各積層体12の大きさは、長さ寸法が1.0mmであり、幅寸法が0.5mmであり、高さ寸法が0.5mmとした。 The size of each laminated body 12 was 1.0 mm in length, 0.5 mm in width, and 0.5 mm in height.

準備された実施例1、2および比較例1から7に係る積層体に対して、上述の表面処理装置100を用いて焼付電極層の表面処理を実施し、亀裂の有無および、焼付電極層の表面が改質されているか否かを確認した。 The prepared laminates according to Examples 1 and 2 and Comparative Examples 1 to 7 were subjected to surface treatment of the baking electrode layer using the above-mentioned surface treatment device 100 to determine the presence or absence of cracks and to determine the presence or absence of cracks in the baking electrode layer. It was confirmed whether the surface was modified.

比較例1においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/2とした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数よりも小さい15Hzとした。 In Comparative Example 1, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 1/2 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 7 hours, and the frequency of the stirring tank 150 was set to 15 Hz, which is smaller than the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, no cracks were generated in the laminated body, but the surface condition was not improved. That is, the second region 15a2 could not be sufficiently formed.

比較例2においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/2とした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数よりも大きい35Hzとした。 In Comparative Example 2, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 1/2 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 7 hours, and the frequency of the stirring tank 150 was set to 35 Hz, which is higher than the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、積層体に亀裂は生じなかったものの、表面状態は、改善されていなかった。すなわち、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, no cracks were generated in the laminated body, but the surface condition was not improved. That is, the second region 15a2 could not be sufficiently formed.

比較例3においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の6/10とした。また、加工時間を3時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Comparative Example 3, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 6/10 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 3 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、100個の積層体のうち4個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, cracks were generated in 4 of the 100 laminates. Moreover, the surface condition was not improved, and the second region 15a2 could not be sufficiently formed.

比較例4においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の6/10とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Comparative Example 4, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 6/10 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 5 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、100個の積層体のうち6個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, cracks were generated in 6 of the 100 laminates. Moreover, the surface condition was not improved, and the second region 15a2 could not be sufficiently formed.

比較例5においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の8/10とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Comparative Example 5, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 8/10 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 5 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、100個の積層体のうち35個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, cracks were generated in 35 of the 100 laminates. Moreover, the surface condition was not improved, and the second region 15a2 could not be sufficiently formed.

比較例6においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計と同じにした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Comparative Example 6, the total volume of the plurality of laminates charged into the stirring tank 150 was made the same as the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 5 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、100個の積層体のうち41個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, 41 out of 100 laminates were cracked. Moreover, the surface condition was not improved, and the second region 15a2 could not be sufficiently formed.

比較例7においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計と同じにした。また、加工時間を7時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Comparative Example 7, the total volume of the plurality of laminates charged into the stirring tank 150 was made the same as the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 7 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、100個の積層体のうち58個の積層体に亀裂が生じた。また、表面状態は、改善されておらず、第2領域15a2を十分に形成することができなかった。 In this case, after the surface treatment, 58 out of 100 laminates were cracked. Moreover, the surface condition was not improved, and the second region 15a2 could not be sufficiently formed.

実施例2においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/3以下(3/10)とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Example 2, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 1/3 or less (3/10) of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 5 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第2領域15a2を十分に形成することができた。 In this case, after the surface treatment, no cracks were generated in the laminated body, and the surface condition was improved. The second region 15a2 could be sufficiently formed on the surface layer of the baking electrode layer.

実施例1においては、撹拌槽150に投入される複数の積層体の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/2とした。また、加工時間を5時間とし、撹拌槽150の振動数を、当該撹拌槽150の固有振動数と同じである23Hzとした。 In Example 1, the total volume of the plurality of laminates charged into the stirring tank 150 was set to 1/2 of the total volume of the plurality of media charged into the stirring tank 150. Further, the processing time was set to 5 hours, and the frequency of the stirring tank 150 was set to 23 Hz, which is the same as the natural frequency of the stirring tank 150.

この場合においては、表面処理後においては、積層体に亀裂は生じておらず、表面状態は、改善されていた。焼付電極層の表層に第2領域15a2を十分に形成することができた。 In this case, after the surface treatment, no cracks were generated in the laminated body, and the surface condition was improved. The second region 15a2 could be sufficiently formed on the surface layer of the baking electrode layer.

以上のように、実施例1、実施例2の結果に示すように、本実施の形態に係る積層セラミックコンデンサの製造方法を用いることにより、積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できると言える。積層体の割れ欠けを抑制しつつ、積層体に設けられた焼付電極層の表面を改質できる。 As described above, as shown in the results of Examples 1 and 2, by using the method for manufacturing the multilayer ceramic capacitor according to the present embodiment, the laminated ceramic capacitor is provided in the laminated body while suppressing cracking and chipping. It can be said that the surface of the baked electrode layer can be modified. The surface of the baking electrode layer provided on the laminated body can be modified while suppressing cracking and chipping of the laminated body.

表面処理を実施するに当たり、撹拌槽150内に投入される複数の積層体12の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/2以下とすることにより、メディアによる加工性を良好にすることができ、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりすることを防止できることが確認された。さらに、撹拌槽150内に投入される複数の積層体12の体積の合計を、撹拌槽150に投入される複数のメディアの体積の合計の1/3以下とすることにより、良好な表面状態を得られることが確認された。 In carrying out the surface treatment, the total volume of the plurality of laminated bodies 12 charged into the stirring tank 150 is set to 1/2 or less of the total volume of the plurality of media charged into the stirring tank 150. It was confirmed that the workability by the media can be improved, and that the corners of the laminated body 12 can be prevented from being cracked or the laminated body 12 can be chipped or cracked. Further, by making the total volume of the plurality of laminated bodies 12 charged into the stirring tank 150 1/3 or less of the total volume of the plurality of media charged into the stirring tank 150, a good surface condition can be obtained. It was confirmed that it could be obtained.

実施例1、2と比較例1、2とを比較して、撹拌槽150の振動数を、撹拌槽150の固有の振動数とすることにより、加工時間を短縮しても、積層体12の角部に亀裂が生じたり、積層体12が欠けたり割れたりすることを防止でき、かつ、焼付電極層の表面を改質できた。このことから、撹拌槽150の振動数を、撹拌槽150の固有の振動数とすることにより、複数の積層体および複数のメディアに効果的に振動を伝えることができ、効率よく表面処理を実施することができると言える。 By comparing Examples 1 and 2 with Comparative Examples 1 and 2 and setting the frequency of the stirring tank 150 to the unique frequency of the stirring tank 150, even if the processing time is shortened, the laminated body 12 It was possible to prevent cracks from occurring at the corners and chipping or cracking of the laminated body 12, and it was possible to modify the surface of the baking electrode layer. From this, by setting the frequency of the stirring tank 150 to the unique frequency of the stirring tank 150, the vibration can be effectively transmitted to a plurality of laminated bodies and a plurality of media, and the surface treatment can be efficiently performed. It can be said that it can be done.

上述した実施の形態1から3においては、積層セラミックコンデンサの内部構造が、実施の形態1から3に開示した構造に限定されず、適宜変更することができる。 In the above-described first to third embodiments, the internal structure of the multilayer ceramic capacitor is not limited to the structure disclosed in the first to third embodiments, and can be appropriately changed.

上述した実施の形態1から3においては、電子部品が積層セラミックコンデンである場合を例示して説明したが、これに限定されず、電子部品として圧電部品、サーミスタ、インダクタ等の外部電極を備える各種の電子部品を採用することができる。 In the above-described first to third embodiments, the case where the electronic component is a laminated ceramic condenser has been described as an example, but the present invention is not limited to this, and various electronic components including external electrodes such as piezoelectric components, thermistors, and inductors. Electronic components can be adopted.

以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 Although the embodiments of the present invention have been described above, the embodiments disclosed this time are exemplary in all respects and are not restrictive. The scope of the present invention is indicated by the claims and includes all modifications within the meaning and scope equivalent to the claims.

10,10A,10B 積層セラミックコンデンサ、12 積層体、12a 第1主面、12b 第2主面、12c 第1側面、12d 第2側面、12e 第1端面、12f 第2端面、13 誘電体層、14 内部電極層、15,15A,15B 第1外部電極、15a,15aA 第1焼付電極層15a1 第1領域、15a2 第2領域、15b,15c めっき層、15d,16d 樹脂層、16,16B 第2外部電極、16a 第2焼付電極層、16b,16c めっき層、16d 樹脂層、100 表面処理装置、110 第1ベース部、120 第2ベース部、130 第3ベース部、140 振動受板、141 第1内部電極層、142 第2内部電極層、145 載置部、150 撹拌槽、151 底部、152 周壁部、153 湾曲部、154 筒状部、155 軸部、156 フランジ部、160 駆動モータ、161 回転軸、170 偏心荷重、180 弾性部材、190 駆動モータ支持部、200 検知部、210 駆動モータ制御部。 10, 10A, 10B multilayer ceramic capacitor, 12 laminate, 12a first main surface, 12b second main surface, 12c first side surface, 12d second side surface, 12e first end surface, 12f second end surface, 13 dielectric layer, 14 Internal electrode layer, 15, 15A, 15B 1st external electrode, 15a, 15aA 1st baking electrode layer 15a1 1st region, 15a2 2nd region, 15b, 15c plating layer, 15d, 16d resin layer, 16, 16B second External electrode, 16a 2nd baking electrode layer, 16b, 16c plating layer, 16d resin layer, 100 surface treatment device, 110 1st base part, 120 2nd base part, 130 3rd base part, 140 vibration receiving plate, 141th 1 internal electrode layer, 142 second internal electrode layer, 145 mounting part, 150 stirring tank, 151 bottom part, 152 peripheral wall part, 153 curved part, 154 tubular part, 155 shaft part, 156 flange part, 160 drive motor, 161 Rotating shaft, 170 eccentric load, 180 elastic member, 190 drive motor support, 200 detector, 210 drive motor control.

Claims (2)

長さ方向に相対して位置する第1端面および第2端面、前記長さ方向に直交する幅方向に相対して位置する第1側面および第2側面、ならびに、前記長さ方向および前記幅方向に直交する高さ方向に相対して位置する第1主面および第2主面を含み、前記第1端面に金属、ガラスおよび空隙を含む第1焼付電極層が設けられ、前記第2端面に金属、ガラスおよび空隙を含む第2焼付電極層が設けられた複数の積層体と、複数のメディアとを容器に投入する工程と、
前記容器を加振することにより、前記複数の積層体および前記複数のメディアに振動エネルギーを付与する工程と、を備え、
前記容器として、底部と、前記底部の周縁に接続される周壁部と、を含むものを用い、
前記容器を振動させる前の状態における前記底部の中心軸を周方向に取り囲む環状の仮想軸を仮想した場合に、
前記複数の積層体および前記複数のメディアに振動エネルギーを付与する工程において、前記積層体および前記メディアが前記仮想軸の軸方向に沿って前記仮想軸を螺旋状に取り囲む螺旋状の軌跡を描くように、前記積層体および前記メディアに振動を付与することにより、前記第1焼付電極層および前記第2焼付電極層に、前記ガラスおよび前記空隙を含む第1領域と、前記第1焼付電極層および前記第2焼付電極層の表層側に位置しかつ前記第1領域を覆うように設けられ、金属緻密膜を含む第2領域と、を形成し、
前記容器に与える振動の周波数が、前記容器の固有振動数と共振する値であり、
前記容器内に投入される前記複数の積層体の体積の合計が、前記容器内に投入される前記複数のメディアの体積の合計の1/2以下であり、
前記メディアとして、球形形状を有し、タングステンを含むものを用いる、電子部品の製造方法。
The first and second end faces located relative to the length direction, the first side surface and the second side surface located relative to the width direction orthogonal to the length direction, and the length direction and the width direction. A first baking electrode layer including a first main surface and a second main surface located relative to each other in the height direction orthogonal to the above , and containing metal, glass and voids is provided on the first end surface, and the second end surface is provided with a first baking electrode layer. A step of charging a plurality of laminates provided with a second baking electrode layer containing metal, glass and voids, and a plurality of media into a container.
A step of applying vibration energy to the plurality of laminated bodies and the plurality of media by vibrating the container is provided.
As the container, a container including a bottom portion and a peripheral wall portion connected to the peripheral edge of the bottom portion is used.
When imagining an annular virtual axis that surrounds the central axis of the bottom in the circumferential direction in the state before the container is vibrated,
In the step of applying vibration energy to the plurality of laminated bodies and the plurality of media, the laminated body and the media draw a spiral locus that spirally surrounds the virtual axis along the axial direction of the virtual axis. By applying vibration to the laminate and the media, the first region including the glass and the voids, the first baking electrode layer, and the first baking electrode layer and the second baking electrode layer are subjected to vibration. It is located on the surface layer side of the second baking electrode layer and is provided so as to cover the first region, and forms a second region including a metal dense film.
The frequency of vibration applied to the container is a value that resonates with the natural frequency of the container.
The total volume of the plurality of laminates charged into the container is ½ or less of the total volume of the plurality of media charged into the container.
A method for manufacturing an electronic component, which uses a medium having a spherical shape and containing tungsten as the medium.
前記第1焼付電極層および前記第2焼付電極層として、Cu、Ag、Ni、Pd、Ag−Pd合金、およびAuのいずれかの金属を含むものを用いる、請求項1に記載の電子部品の製造方法。 The electronic component according to claim 1, wherein as the first seizure electrode layer and the second seizure electrode layer, one containing any metal of Cu, Ag, Ni, Pd, Ag—Pd alloy, and Au is used. Production method.
JP2016189409A 2016-09-28 2016-09-28 Manufacturing method of electronic parts Active JP6885010B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016189409A JP6885010B2 (en) 2016-09-28 2016-09-28 Manufacturing method of electronic parts
KR1020170114263A KR102079497B1 (en) 2016-09-28 2017-09-07 Medium and method of manufacturing electronic component
CN201710886311.6A CN107871605B (en) 2016-09-28 2017-09-26 The manufacturing method of medium and electronic component
US15/715,225 US10957489B2 (en) 2016-09-28 2017-09-26 Medium and method of manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016189409A JP6885010B2 (en) 2016-09-28 2016-09-28 Manufacturing method of electronic parts

Publications (2)

Publication Number Publication Date
JP2018056266A JP2018056266A (en) 2018-04-05
JP6885010B2 true JP6885010B2 (en) 2021-06-09

Family

ID=61837002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189409A Active JP6885010B2 (en) 2016-09-28 2016-09-28 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP6885010B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444006B2 (en) * 2020-09-19 2024-03-06 株式会社村田製作所 ceramic electronic components
JP7392616B2 (en) * 2020-09-19 2023-12-06 株式会社村田製作所 Manufacturing method of ceramic electronic components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3921946B2 (en) * 2001-01-23 2007-05-30 株式会社村田製作所 Manufacturing method of ceramic electronic component
KR101358977B1 (en) * 2005-12-22 2014-02-06 나믹스 코포레이션 Thermosetting conductive paste and multilayer ceramic component having external electrode which is formed by using such thermosetting conductive paste
JP2007223026A (en) * 2006-01-25 2007-09-06 Ee P C Aero Specialty Kk Vibration type polishing device
JP5445201B2 (en) * 2010-02-16 2014-03-19 株式会社村田製作所 Method for manufacturing ceramic electronic component and ceramic electronic component
JP5750974B2 (en) * 2011-03-30 2015-07-22 セイコーエプソン株式会社 Polishing media, method for producing polishing media, and polishing method
JP5737486B1 (en) * 2013-08-09 2015-06-17 新東工業株式会社 Polishing apparatus and polishing method

Also Published As

Publication number Publication date
JP2018056266A (en) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6747411B2 (en) Electronic parts
US10957489B2 (en) Medium and method of manufacturing electronic component
US10395827B2 (en) Electronic component
JP7103381B2 (en) Surface treatment equipment
JP6673273B2 (en) Electronic components
JP2017098542A (en) Capacitor and manufacturing method of the same
JP2018049883A (en) Multilayer ceramic electronic component
JP6885010B2 (en) Manufacturing method of electronic parts
JP5471586B2 (en) Chip-type electronic components
JP2017059630A (en) Laminate electronic component
JP2018137387A (en) Method for manufacturing multilayer ceramic electronic component
US6367134B1 (en) Method of producing a ceramic electronic part
JP3921946B2 (en) Manufacturing method of ceramic electronic component
KR102079497B1 (en) Medium and method of manufacturing electronic component
JP2016025287A (en) Method for manufacturing multilayer ceramic electronic component
JP3784293B2 (en) Manufacturing method of ceramic laminate
JP2010010457A (en) Method of manufacturing chip component
JP2017132079A (en) Printer and manufacturing method of electronic component
JP2019197845A (en) Manufacturing method of laminated ceramic electronic component
JP6848459B2 (en) Manufacturing method of multilayer ceramic capacitors
JP2010010424A (en) Method of manufacturing chip component
CN118254088A (en) Roller processing device and method for manufacturing electronic component
JP3356125B2 (en) Manufacturing method of ceramic electronic components
JP2996060B2 (en) Manufacturing method of ceramic parts
JP2019160963A (en) Manufacturing method of multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210224

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210308

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6885010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150