JP2019160963A - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP2019160963A
JP2019160963A JP2018044385A JP2018044385A JP2019160963A JP 2019160963 A JP2019160963 A JP 2019160963A JP 2018044385 A JP2018044385 A JP 2018044385A JP 2018044385 A JP2018044385 A JP 2018044385A JP 2019160963 A JP2019160963 A JP 2019160963A
Authority
JP
Japan
Prior art keywords
ceramic green
ceramic
internal electrode
electronic component
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018044385A
Other languages
Japanese (ja)
Inventor
中西 徹
Toru Nakanishi
徹 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018044385A priority Critical patent/JP2019160963A/en
Publication of JP2019160963A publication Critical patent/JP2019160963A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a manufacturing method of multilayer ceramic electronic component in which exfoliation between ceramic layers is less likely to occur, without specially increasing the pressing pressure.SOLUTION: In a manufacturing method of multilayer ceramic electronic component having a step of preparing a ceramic green sheet, a step of forming a conductive pattern for forming the internal electrode by coating the ceramic green sheet with conductive paste for internal electrode, a step of obtaining a lamination sheet by laminating ceramic green sheets and multiple ceramic green sheets where the conductive pattern for forming the internal electrode is formed, and a step of obtaining a lamination block by pressing the lamination sheet in the lamination direction, the ceramic green sheet composing the lamination sheet contains microcapsules including solvent.SELECTED DRAWING: Figure 5

Description

本発明は、たとえば、積層セラミックコンデンサ等を含む積層セラミック電子部品の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component including, for example, a multilayer ceramic capacitor.

一般的に、積層セラミック電子部品の製造工程では、セラミックグリーンシート同士をプレスにより接着させる工程が存在する(特許文献1参照)。   Generally, in the manufacturing process of a multilayer ceramic electronic component, there is a process of bonding ceramic green sheets together by pressing (see Patent Document 1).

より具体的には、たとえば、内部電極形成用導電パターンを有する複数のセラミックグリーンシートが、積み重ねられて成形型(図示せず)で挟まれ、静水圧プレスなどによって仮プレスおよび本プレスが行われた後、プレス圧力が開放される。これによって、内部電極形成用導電パターンを有する複数のセラミックグリーンシート同士が密着され、積層ブロックが得られる。   More specifically, for example, a plurality of ceramic green sheets having internal electrode forming conductive patterns are stacked and sandwiched between forming dies (not shown), and a temporary press and a main press are performed by an isostatic press or the like. After that, the press pressure is released. Thereby, the plurality of ceramic green sheets having the conductive pattern for forming the internal electrode are brought into close contact with each other, and a laminated block is obtained.

特開2009−277800号公報JP 2009-277800 A

しかしながら、上記のようなプレスにおいては、一般的に、セラミックグリーンシートと内部電極形成用導電パターンの界面のみを変形させる程度の圧力でプレスされることが多く、内部電極形成用導電パターンを有するセラミックグリーンシート同士の密着力には限界があり、隣接するセラミックグリーンシート間にボイドが生じ易かった。   However, in the above-described press, generally, the ceramic green sheet and the internal electrode forming conductive pattern are often pressed at a pressure that only deforms the interface, and the ceramic having the internal electrode forming conductive pattern is often pressed. There was a limit to the adhesion between green sheets, and voids were likely to occur between adjacent ceramic green sheets.

また、セラミックグリーンシート同士の密着力は、プレス圧力を大きくすることによって増加させることが可能であるけれども、プレス圧力が大き過ぎると、積層ブロックが大きく変形してしまい、品質を保証できる積層電子部品構造が得られなくなるという問題があった。   In addition, the adhesion between ceramic green sheets can be increased by increasing the pressing pressure, but if the pressing pressure is too high, the laminated block will be greatly deformed, and the laminated electronic component can guarantee the quality. There was a problem that the structure could not be obtained.

その結果、上記の問題が発生しない範囲のプレス圧力では、内部電極を有するセラミックグリーンシート同士の密着力を十分に確保することができないため、最終製品においてセラミック層間の剥がれ等が生じることがあった。   As a result, the press pressure within a range where the above-mentioned problems do not occur cannot sufficiently secure the adhesion between the ceramic green sheets having the internal electrodes, and therefore, there may occur peeling between the ceramic layers in the final product. .

また、単純に、接着成分を内部電極形成用導電パターンやセラミックグリーンシートに混ぜ込んで、内部電極形成用導電パターンを有するセラミックグリーンシート同士の密着力を増加させる方法も考えられる。しかし、この場合、製造工程の設備(成型機、印刷機、積層機)や補助資材(PETフィルム)に、内部電極形成用導電パターンを有するセラミックグリーンシート自体が付着し、シート破れが発生してしまう心配がある。   Further, a method of simply adding an adhesive component to the internal electrode forming conductive pattern or the ceramic green sheet to increase the adhesion between the ceramic green sheets having the internal electrode forming conductive pattern is also conceivable. However, in this case, the ceramic green sheet itself having the conductive pattern for internal electrode formation adheres to the manufacturing process equipment (molding machine, printing machine, laminating machine) and auxiliary materials (PET film), and sheet tearing occurs. There is a worry.

それゆえに、本発明の主たる目的は、プレス圧力を特別に上げなくても、セラミック層間の剥がれ等が生じ難い積層セラミック電子部品の製造方法を提供することである。   Therefore, a main object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component in which peeling between ceramic layers is unlikely to occur without specially increasing the pressing pressure.

本発明に係る積層セラミック電子部品の製造方法は、セラミックグリーンシートを準備する工程と、セラミックグリーンシート上に内部電極用導電性ペーストを塗布して内部電極形成用導電パターンを形成する工程と、セラミックグリーンシートおよび内部電極形成用導電パターンが形成されたセラミックグリーンシートを複数枚積層し、積層シートを得る工程と、積層シートを積層方向にプレスし、積層ブロックを得る工程と、を有する、積層セラミック電子部品の製造方法であって、積層シートを構成するセラミックグリーンシート中には、溶媒を内包するマイクロカプセルが含有されていること、を特徴とする、積層セラミック電子部品の製造方法である。   The method for manufacturing a multilayer ceramic electronic component according to the present invention includes a step of preparing a ceramic green sheet, a step of applying a conductive paste for internal electrodes on the ceramic green sheet to form a conductive pattern for forming internal electrodes, and a ceramic. A multilayer ceramic comprising: a step of laminating a plurality of ceramic green sheets on which green sheets and conductive patterns for forming internal electrodes are formed to obtain a laminated sheet; and a step of pressing the laminated sheet in the laminating direction to obtain a laminated block. A method of manufacturing a multilayer ceramic electronic component, wherein the ceramic green sheet constituting the multilayer sheet contains a microcapsule containing a solvent.

また、本発明に係る積層セラミック電子部品の製造方法は、積層ブロックをカットし、焼成前の積層体を得る工程と、焼成前の積層体を焼成し、焼成後の積層体を得る工程と、焼成後の積層体に外部電極を形成する工程と、を更に有していることが好ましい。   Moreover, the method for manufacturing a multilayer ceramic electronic component according to the present invention includes a step of cutting a multilayer block to obtain a laminate before firing, a step of firing the laminate before firing, and obtaining a laminate after firing, It is preferable to further include a step of forming external electrodes on the fired laminate.

また、本発明に係る積層セラミック電子部品の製造方法は、マイクロカプセルが、積層シートを積層方向にプレスする際に潰れ、積層時におけるセラミックグリーンシート同士の界面およびセラミックグリーンシートと内部電極形成用導電パターンとの界面に、マイクロカプセル内の溶媒が供給され、セラミックグリーンシート同士のバインダが相溶すると共に、内部電極形成用導電パターンのバインダとセラミックグリーンシートのバインダとが相溶する。   In addition, the method for producing a multilayer ceramic electronic component according to the present invention is such that the microcapsule is crushed when the laminated sheet is pressed in the laminating direction, the interface between the ceramic green sheets at the time of lamination, and the conductive for forming the ceramic green sheet and the internal electrode The solvent in the microcapsule is supplied to the interface with the pattern so that the binder between the ceramic green sheets is compatible, and the binder of the conductive pattern for forming the internal electrode is compatible with the binder of the ceramic green sheet.

また、本発明に係る積層セラミック電子部品の製造方法は、セラミックグリーンシートの断面におけるマイクロカプセルの面積比率が、1%以上20%以下であることが好ましい。   In the method for producing a multilayer ceramic electronic component according to the present invention, the area ratio of the microcapsules in the cross section of the ceramic green sheet is preferably 1% or more and 20% or less.

また、本発明に係る積層セラミック電子部品の製造方法は、溶媒が、n−オクタノールおよびエタノールのいずれか1つから選択されることが好ましい。   In the method for producing a multilayer ceramic electronic component according to the present invention, the solvent is preferably selected from any one of n-octanol and ethanol.

この発明によれば、プレス圧力を特別に上げなくても、セラミック層間の剥がれが生じ難い積層セラミック電子部品の製造方法が得られる。   According to the present invention, it is possible to obtain a method for manufacturing a multilayer ceramic electronic component in which peeling between ceramic layers hardly occurs without particularly increasing the press pressure.

本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明の実施の形態に係る積層セラミック電子部品として、積層セラミックコンデンサの一例を示す外観斜視図である。1 is an external perspective view showing an example of a multilayer ceramic capacitor as a multilayer ceramic electronic component according to an embodiment of the present invention. 図1の線II−IIにおける断面図である。It is sectional drawing in line II-II of FIG. 図1の線III−IIIにおける断面図である。It is sectional drawing in line III-III of FIG. 図1の線IV−IVにおける断面図である。It is sectional drawing in line IV-IV of FIG. この発明の実施の形態に係る積層セラミック電子部品の製造方法の一例を説明するためのフローチャートである。It is a flowchart for demonstrating an example of the manufacturing method of the multilayer ceramic electronic component which concerns on embodiment of this invention. この発明の実施の形態に係る積層セラミック電子部品の製造方法の一例を説明するための模式断面図である。It is a schematic cross section for demonstrating an example of the manufacturing method of the multilayer ceramic electronic component which concerns on embodiment of this invention. この発明の実施の形態に係る積層セラミック電子部品の製造方法を説明するための図であって、(A)はセラミックグリーンシートと内部電極形成用導電パターンとの界面の状態を示す模式拡大断面図であり、(B)はセラミックグリーンシート同士の界面の状態を示す模式拡大断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure for demonstrating the manufacturing method of the multilayer ceramic electronic component which concerns on embodiment of this invention, Comprising: (A) is a model expanded sectional view which shows the state of the interface of a ceramic green sheet and the conductive pattern for internal electrode formation (B) is a schematic enlarged cross-sectional view showing the state of the interface between the ceramic green sheets.

1.積層セラミック電子部品
この発明の実施の形態に係る積層セラミック電子部品について説明する。図1は、この発明の実施の形態に係る積層セラミック電子部品として、積層セラミックコンデンサの一例を示す外観斜視図である。図2は、図1の線II−IIにおける断面図であり、図3は、図1の線III−IIIにおける断面図である。図4は、図1の線IV−IVにおける断面図である。
1. Multilayer Ceramic Electronic Component A multilayer ceramic electronic component according to an embodiment of the present invention will be described. FIG. 1 is an external perspective view showing an example of a multilayer ceramic capacitor as a multilayer ceramic electronic component according to an embodiment of the present invention. 2 is a sectional view taken along line II-II in FIG. 1, and FIG. 3 is a sectional view taken along line III-III in FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.

以下、積層セラミック電子部品として、積層セラミックコンデンサを例にして説明する。なお、本実施の形態は、通常の2端子コンデンサを例にして説明するけれども、これに限定されるものではなく、多端子コンデンサにも適応することができる。   Hereinafter, a multilayer ceramic capacitor will be described as an example of the multilayer ceramic electronic component. Although the present embodiment will be described using a normal two-terminal capacitor as an example, the present embodiment is not limited to this and can be applied to a multi-terminal capacitor.

図1ないし図3に示すように、積層セラミックコンデンサ10は、直方体状の積層体12を含む。   As shown in FIGS. 1 to 3, the multilayer ceramic capacitor 10 includes a rectangular parallelepiped multilayer body 12.

積層体12は、積層された複数のセラミック層14と複数の内部電極層16とを有する。さらに、積層体12は、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。積層体12の寸法は、特に限定されない。ただし、積層体12は、長さ方向zの寸法が幅方向yの寸法よりも必ずしも長いとは限らない。   The multilayer body 12 includes a plurality of laminated ceramic layers 14 and a plurality of internal electrode layers 16. Furthermore, the laminate 12 includes a first main surface 12a and a second main surface 12b that are opposed to the lamination direction x, and a first side surface 12c and a second side surface that are opposed to the width direction y orthogonal to the lamination direction x. 12d, and a first end surface 12e and a second end surface 12f that are opposed to a length direction z orthogonal to the stacking direction x and the width direction y. The dimension of the laminated body 12 is not specifically limited. However, the laminated body 12 does not necessarily have the dimension of the length direction z longer than the dimension of the width direction y.

この積層体12には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。   The laminated body 12 is preferably rounded at corners and ridge lines. In addition, a corner | angular part is a part where three adjacent surfaces of a laminated body cross, and a ridgeline part is a part where two adjacent surfaces of a laminated body intersect.

セラミック層14は、複数枚のセラミック層14から構成される外層部14aと単数もしくは複数枚のセラミック層14とそれらの上に配置される複数枚の内部電極層16から構成される内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層16との間に位置する複数枚のセラミック層14、および第2の主面12bと最も第2の主面12bに近い内部電極層16との間に位置する複数枚のセラミック層14の集合体である。そして、両外層部14aに挟まれた領域が内層部14bである。   The ceramic layer 14 includes an outer layer portion 14a composed of a plurality of ceramic layers 14, an inner layer portion 14b composed of one or more ceramic layers 14, and a plurality of internal electrode layers 16 disposed thereon. including. The outer layer portion 14a is located on the first main surface 12a side and the second main surface 12b side of the laminate 12, and is formed between the first main surface 12a and the internal electrode layer 16 closest to the first main surface 12a. It is an aggregate of a plurality of ceramic layers 14 positioned between them, and a plurality of ceramic layers 14 positioned between the second main surface 12b and the internal electrode layer 16 closest to the second main surface 12b. The region sandwiched between both outer layer portions 14a is the inner layer portion 14b.

セラミック層14は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。 The ceramic layer 14 can be formed of a dielectric material, for example. As the dielectric material, for example, a dielectric ceramic containing a component such as BaTiO 3 , CaTiO 3 , SrTiO 3 , or CaZrO 3 can be used. When the above dielectric material is included as a main component, depending on the desired characteristics of the laminate 12, for example, a component having a lower content than the main component such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, etc. You may use what added.

なお、積層体12に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、PZT(チタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。   When a piezoelectric ceramic is used for the multilayer body 12, the multilayer ceramic electronic component functions as a ceramic piezoelectric element. Specific examples of the piezoelectric ceramic material include, for example, a PZT (lead zirconate titanate) ceramic material.

また、積層体12に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。   Moreover, when a semiconductor ceramic is used for the laminated body 12, the laminated ceramic electronic component functions as a thermistor element. Specific examples of the semiconductor ceramic material include spinel ceramic materials.

また、積層体12に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層16は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。   When a magnetic ceramic is used for the multilayer body 12, the multilayer ceramic electronic component functions as an inductor element. When functioning as an inductor element, the internal electrode layer 16 is a coiled conductor. Specific examples of the magnetic ceramic material include a ferrite ceramic material.

焼成後のセラミック層14の厚みは、0.5μm以上10μm以下であることが好ましい。   The thickness of the ceramic layer 14 after firing is preferably 0.5 μm or more and 10 μm or less.

図2に示すように、積層体12は、複数の内部電極層16として、たとえば略矩形状の複数の第1の内部電極層16aおよび複数の第2の内部電極層16bを有する。複数の第1の内部電極層16aおよび複数の第2の内部電極層16bは、積層体12の積層方向xに沿って等間隔に交互に配置されるように埋設されている。   As illustrated in FIG. 2, the multilayer body 12 includes, as the plurality of internal electrode layers 16, for example, a plurality of first internal electrode layers 16 a and a plurality of second internal electrode layers 16 b having a substantially rectangular shape. The plurality of first internal electrode layers 16 a and the plurality of second internal electrode layers 16 b are embedded so as to be alternately arranged at equal intervals along the stacking direction x of the stacked body 12.

第1の内部電極層16aの一端側には、積層体12の第1の端面12eに引き出された第1の引出電極部18aを有する。第2の内部電極層16bの一端側には、積層体12の第2の端面12fに引き出された第2の引出電極部18bを有する。具体的には、第1の内部電極層16aの一端側の第1の引出電極部18aは、積層体12の第1の端面12eに露出している。また、第2の内部電極層16bの一端側の第2の引出電極部18bは、積層体12の第2の端面12fに露出している。   One end side of the first internal electrode layer 16 a has a first extraction electrode portion 18 a that is extracted to the first end face 12 e of the multilayer body 12. On one end side of the second internal electrode layer 16b, there is a second extraction electrode portion 18b that is extracted to the second end surface 12f of the multilayer body 12. Specifically, the first extraction electrode portion 18 a on one end side of the first internal electrode layer 16 a is exposed on the first end face 12 e of the multilayer body 12. Further, the second lead electrode portion 18 b on one end side of the second internal electrode layer 16 b is exposed on the second end face 12 f of the multilayer body 12.

積層体12は、セラミック層14の内層部14bにおいて、第1の内部電極層16aと第2の内部電極層16bとが対向する対向電極部20aを含む。また、積層体12は、対向電極部20aの幅方向yの一端と第1の側面12cとの間および対向電極部20aの幅方向yの他端と第2の側面12dとの間に形成される積層体12の側部(Wギャップ)20bを含む。さらに、積層体12は、第1の内部電極層16aの第1の引出電極部18aとは反対側の端部と第2の端面12fとの間および第2の内部電極層16bの第2の引出電極部18bとは反対側の端部と第1の端面12eとの間に形成される積層体12の端部(Lギャップ)20cを含む。   The multilayer body 12 includes a counter electrode portion 20a in which the first internal electrode layer 16a and the second internal electrode layer 16b face each other in the inner layer portion 14b of the ceramic layer 14. The stacked body 12 is formed between one end in the width direction y of the counter electrode portion 20a and the first side surface 12c and between the other end in the width direction y of the counter electrode portion 20a and the second side surface 12d. The side part (W gap) 20b of the laminated body 12 is included. Further, the multilayer body 12 includes the second internal surface of the second internal electrode layer 16b between the end portion of the first internal electrode layer 16a opposite to the first extraction electrode portion 18a and the second end surface 12f. It includes an end portion (L gap) 20c of the multilayer body 12 formed between the end portion on the opposite side to the extraction electrode portion 18b and the first end face 12e.

内部電極層16は、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む、たとえば、Ag−Pd合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層16は、さらにセラミック層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極層16の厚みは、0.2μm以上2μm以下であることが好ましい。第1の内部電極層16aおよび第2の内部電極層16bの枚数は、特に限定されない。
The internal electrode layer 16 is made of, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy containing at least one of these metals such as an Ag—Pd alloy containing one of these metals. It contains an appropriate conductive material. The internal electrode layer 16 may further include dielectric particles having the same composition system as the ceramic contained in the ceramic layer 14.
The thickness of the internal electrode layer 16 is preferably 0.2 μm or more and 2 μm or less. The number of the first internal electrode layers 16a and the second internal electrode layers 16b is not particularly limited.

積層体12の第1の端面12e側および第2の端面12f側には、外部電極22が配置される。外部電極22は、第1の外部電極22aおよび第2の外部電極22bを有する。
第1の外部電極22aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第1の外部電極22aは、第1の内部電極層16aの第1の引出電極部18aと電気的に接続される。
第2の外部電極22bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第2の外部電極22bは、第2の内部電極層16bの第2の引出電極部18bと電気的に接続される。
External electrodes 22 are disposed on the first end surface 12 e side and the second end surface 12 f side of the multilayer body 12. The external electrode 22 has a first external electrode 22a and a second external electrode 22b.
The first external electrode 22a is disposed on the surface of the first end surface 12e of the multilayer body 12, and extends from the first end surface 12e to form the first main surface 12a, the second main surface 12b, and the first side surface. 12c and second side surface 12d are formed so as to cover each part. In this case, the first external electrode 22a is electrically connected to the first extraction electrode portion 18a of the first internal electrode layer 16a.
The second external electrode 22b is disposed on the surface of the second end surface 12f of the multilayer body 12, and extends from the second end surface 12f to the first main surface 12a, the second main surface 12b, and the first side surface. 12c and second side surface 12d are formed so as to cover each part. In this case, the second external electrode 22b is electrically connected to the second extraction electrode portion 18b of the second internal electrode layer 16b.

積層体12内においては、各対向電極部20aで第1の内部電極層16aと第2の内部電極層16bとがセラミック層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層16aが接続された第1の外部電極22aと第2の内部電極層16bが接続された第2の外部電極22bとの間に、静電容量を得ることができる。   In the laminated body 12, the electrostatic capacity is formed by the first internal electrode layer 16a and the second internal electrode layer 16b facing each other with the ceramic layer 14 in each counter electrode portion 20a. Therefore, a capacitance can be obtained between the first external electrode 22a to which the first internal electrode layer 16a is connected and the second external electrode 22b to which the second internal electrode layer 16b is connected. .

第1の外部電極22aは、図2に示すように、積層体12側から順に、第1の下地電極層24aと第1の下地電極層24aの表面に配置された第1のめっき層26aとを有する。同様に、第2の外部電極22bは、積層体12側から順に、第2の下地電極層24bと第2の下地電極層24bの表面に配置された第2のめっき層26bとを有する。   As shown in FIG. 2, the first external electrode 22a includes, in order from the stacked body 12 side, a first base electrode layer 24a and a first plating layer 26a disposed on the surface of the first base electrode layer 24a. Have Similarly, the second external electrode 22b includes a second base electrode layer 24b and a second plating layer 26b disposed on the surface of the second base electrode layer 24b in this order from the stacked body 12 side.

第1の下地電極層24aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
第2の下地電極層24bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
The first base electrode layer 24a is disposed on the surface of the first end surface 12e of the multilayer body 12, and extends from the first end surface 12e to form the first main surface 12a, the second main surface 12b, and the first main surface 12e. It is formed so as to cover a part of each of the side surface 12c and the second side surface 12d.
The second base electrode layer 24b is disposed on the surface of the second end surface 12f of the multilayer body 12, and extends from the second end surface 12f to form the first main surface 12a, the second main surface 12b, and the first main surface 12b. It is formed so as to cover a part of each of the side surface 12c and the second side surface 12d.

第1の下地電極層24aおよび第2の下地電極層24bは、それぞれ、焼付け層や薄膜層などから選ばれる少なくとも1つを含むが、ここでは焼付け層で形成された第1の下地電極層24aおよび第2の下地電極層24bについて説明する。   Each of the first base electrode layer 24a and the second base electrode layer 24b includes at least one selected from a baking layer, a thin film layer, and the like. Here, the first base electrode layer 24a formed of the baking layer is used. The second base electrode layer 24b will be described.

焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、焼付け層のガラスとしては、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、セラミック層14および内部電極層16と同時に焼成したものでもよく、セラミック層14および内部電極層16を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、10μm以上50μm以下であることが好ましい。   The baking layer includes glass and metal. Examples of the metal of the baking layer include at least one selected from Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, and the like. Moreover, as a glass of a baking layer, at least 1 chosen from B, Si, Ba, Mg, Al, Li etc. is included. The baking layer may be a plurality of layers. The baking layer is obtained by applying a conductive paste containing glass and metal to the laminated body 12 and baking it. The baking layer may be fired simultaneously with the ceramic layer 14 and the internal electrode layer 16. It may be baked after firing. The thickness of the thickest part in the baking layer is preferably 10 μm or more and 50 μm or less.

第1のめっき層26aは、第1の下地電極層24aを覆うように配置される。具体的には、第1のめっき層26aは、第1の下地電極層24aの表面の第1の端面12eに配置され、第1の下地電極層24aの表面の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。
第2のめっき層26bは、第2の下地電極層24bを覆うように配置される。具体的には、第2のめっき層26bは、第2の下地電極層24bの表面の第2の端面12fに配置され、第2の下地電極層24bの表面の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。
The first plating layer 26a is disposed so as to cover the first base electrode layer 24a. Specifically, the first plating layer 26a is disposed on the first end surface 12e on the surface of the first base electrode layer 24a, and the first main surface 12a and the first main surface 12a on the surface of the first base electrode layer 24a. Preferably, the second main surface 12b, the first side surface 12c, and the second side surface 12d are provided.
The second plating layer 26b is disposed so as to cover the second base electrode layer 24b. Specifically, the second plating layer 26b is disposed on the second end surface 12f on the surface of the second base electrode layer 24b, and the first main surface 12a and the second main surface 12a on the surface of the second base electrode layer 24b. Preferably, the second main surface 12b, the first side surface 12c, and the second side surface 12d are provided.

また、第1のめっき層26aおよび第2のめっき層26b(以下、単にめっき層ともいう)としては、たとえば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Niめっき層とSnめっき層の2層構造であることが好ましい。Niめっき層が、下地電極層の表面を覆うように設けられることで、下地電極層が積層セラミックコンデンサ10を実装する際のはんだによって侵食されることを防止することができる。また、Niめっき層の表面に、Snめっき層を設けることにより、積層セラミックコンデンサ10を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。   Further, as the first plating layer 26a and the second plating layer 26b (hereinafter also simply referred to as a plating layer), for example, at least selected from Cu, Ni, Sn, Ag, Pd, an Ag—Pd alloy, Au, and the like. Contains one. The plating layer may be formed of a plurality of layers. In this case, the plating layer preferably has a two-layer structure of a Ni plating layer and a Sn plating layer. By providing the Ni plating layer so as to cover the surface of the base electrode layer, the base electrode layer can be prevented from being eroded by the solder when the multilayer ceramic capacitor 10 is mounted. Further, by providing the Sn plating layer on the surface of the Ni plating layer, the wettability of the solder when the multilayer ceramic capacitor 10 is mounted can be improved and can be easily mounted.

めっき層一層あたりの厚みは、特に限定されないけれども、1μm以上15μm以下であることが好ましい。   The thickness per plating layer is not particularly limited, but is preferably 1 μm or more and 15 μm or less.

積層体12、第1の外部電極22aおよび第2の外部電極22bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極22aおよび第2の外部電極22bを含む積層セラミックコンデンサ10の積層方向xの寸法をT寸法とし、積層体12、第1の外部電極22aおよび第2の外部電極22bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、特に限定されないが、たとえば、長さ方向zのL寸法が0.4mm以上6mm以下、幅方向yのW寸法が0.2mm以上6mm以下、積層方向xのT寸法が0.2mm以上3mm以下であることが好ましい。
The multilayer ceramic capacitor 10 including the multilayer body 12, the first external electrode 22a, and the second external electrode 22b has a dimension Z in the length direction z, and the multilayer body 12, the first external electrode 22a, and the second external electrode. The dimension in the stacking direction x of the multilayer ceramic capacitor 10 including the electrode 22b is T, and the dimension in the width direction y of the multilayer ceramic capacitor 10 including the multilayer body 12, the first external electrode 22a and the second external electrode 22b is W. Dimension.
The dimensions of the multilayer ceramic capacitor 10 are not particularly limited. For example, the L dimension in the length direction z is 0.4 mm to 6 mm, the W dimension in the width direction y is 0.2 mm to 6 mm, and the T dimension in the stack direction x. Is preferably 0.2 mm or more and 3 mm or less.

2.積層セラミック電子部品の製造方法
次に、以上の構成からなる積層セラミック電子部品の製造方法の一実施の形態について説明する。図5は、本発明の実施の形態に係る積層セラミック電子部品の製造方法の一例を説明するためのフローチャートである。図6は、本発明の実施の形態に係る積層セラミック電子部品の製造方法の一例を説明するための模式断面図である。図7は、本発明の実施の形態に係る積層セラミック電子部品の製造方法を説明するための図であって、(A)はセラミックグリーンシートと内部電極形成用導電パターンとの界面の状態を示す模式拡大断面図であり、(B)はセラミックグリーンシート同士の界面の状態を示す模式拡大断面図である。ここでは、積層セラミックコンデンサ10の製造方法を例として説明する。
2. Next, an embodiment of a method for manufacturing a multilayer ceramic electronic component having the above configuration will be described. FIG. 5 is a flowchart for explaining an example of a method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention. FIG. 6 is a schematic cross-sectional view for explaining an example of a method for manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention. FIG. 7 is a diagram for explaining a method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention, wherein (A) shows the state of the interface between the ceramic green sheet and the conductive pattern for forming internal electrodes. It is a model expanded sectional view, (B) is a model expanded sectional view which shows the state of the interface of ceramic green sheets. Here, a method for manufacturing the multilayer ceramic capacitor 10 will be described as an example.

まず、工程S1で、溶媒を内包するマイクロカプセルが含有されているセラミックグリーンシートが準備される。具体的には、セラミック粉末(誘電体粉末)および添加粉末およびバインダ樹脂およびマイクロカプセルの溶解液が用意され、分散混合することでセラミックスラリー(誘電体スラリー)が得られる。したがって、セラミックスラリーは、マイクロカプセルを含有する。   First, in step S1, a ceramic green sheet containing microcapsules containing a solvent is prepared. Specifically, ceramic powder (dielectric powder), additive powder, binder resin and microcapsule solution are prepared and dispersed and mixed to obtain ceramic slurry (dielectric slurry). Accordingly, the ceramic slurry contains microcapsules.

マイクロカプセルは、カプセル膜材と、カプセル膜材の中に内包されている内包材とからなる。マイクロカプセルの直径は、例えば0.1μm以上10μm以下である。   A microcapsule is composed of a capsule membrane material and an encapsulation material encapsulated in the capsule membrane material. The diameter of the microcapsule is, for example, 0.1 μm or more and 10 μm or less.

内包材は、溶媒からなり、例えば、メタノール、エタノール、n−プロパノール、iso−プロパノール(IPA)、n−ブタノール、sec−ブタノール、n−オクタノール、ジアセトンアルコールベンジルアルコール、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、アセトン、メチルエチルケトン(MEK)、シクロヘキサノン、イソホロン、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、N−メチル−2−ピロリドン、酢酸メチル、酢酸nヘキシル、ジオキサン、テトラヒドロフラン、トルエン、キシレン、テルピネオール、ブチルカルビトールなどから選ばれる。これらの中でも、内包材としてはアルコール系溶媒が好ましい。アルコール系溶媒を用いることにより、少ない量の内包材でセラミックグリーンシート中のバインダ樹脂が溶解し、セラミックグリーンシートの表面の溶解だけで、密着力の向上効果を得ることができる。特に、n−オクタノールおよびエタノールのいずれか1つから選ばれることがより好ましく、本発明の効果をより顕著なものにすることができる。   The inner packaging material comprises a solvent, such as methanol, ethanol, n-propanol, iso-propanol (IPA), n-butanol, sec-butanol, n-octanol, diacetone alcohol benzyl alcohol, methyl cellosolve, ethyl cellosolve, butyl cellosolve. , Acetone, methyl ethyl ketone (MEK), cyclohexanone, isophorone, N, N-dimethylacetamide, N, N-dimethylformamide, N-methyl-2-pyrrolidone, methyl acetate, n-hexyl acetate, dioxane, tetrahydrofuran, toluene, xylene, terpineol , Butyl carbitol and the like. Among these, as the encapsulating material, an alcohol solvent is preferable. By using the alcohol-based solvent, the binder resin in the ceramic green sheet is dissolved with a small amount of the inner packaging material, and the effect of improving the adhesion can be obtained only by dissolving the surface of the ceramic green sheet. In particular, it is more preferably selected from any one of n-octanol and ethanol, and the effect of the present invention can be made more remarkable.

内包材である溶媒の量は、マイクロカプセル全質量に対する内包材比率(wt%)が、30wt%以上70wt%以下であることが望ましい。また、内包材である溶媒の量は、セラミックグリーンシートの断面におけるマイクロカプセルの面積比率によれば、1%以上20%以下であることが望ましい。これにより、積層セラミックコンデンサにおいて、セラミック層14間の剥がれを、より確実に抑制することができる。   As for the amount of the solvent that is the inner packaging material, the ratio of the inner packaging material (wt%) to the total mass of the microcapsules is desirably 30 wt% or more and 70 wt% or less. Further, the amount of the solvent as the encapsulating material is desirably 1% or more and 20% or less according to the area ratio of the microcapsules in the cross section of the ceramic green sheet. Thereby, in a multilayer ceramic capacitor, peeling between the ceramic layers 14 can be suppressed more reliably.

カプセル膜材は、例えば、ゼラチン、尿素樹脂、メラミン樹脂、ウレタン樹脂またはポリウレア樹脂などで形成される。カプセル膜材は、1Mpa以上の圧力で潰れることが好ましい。これにより、セラミックグリーンシートの積層時に、確実に内包材である溶媒を供給することができ、本発明の効果を確実なものにすることができる。   The capsule membrane material is made of, for example, gelatin, urea resin, melamine resin, urethane resin, or polyurea resin. The capsule membrane material is preferably crushed by a pressure of 1 Mpa or more. Thereby, the solvent which is an inclusion material can be reliably supplied at the time of lamination | stacking of a ceramic green sheet, and the effect of this invention can be made reliable.

セラミックスラリーは、PETなどの支持フィルム上にシート状に成型され、セラミックグリーンシートとされる。シート状に成型される方法としては種々の方法があり、例えば支持フィルムを移動させながら塗布ヘッドからセラミックスラリーを押し出し、シート状に成型してもよい。セラミックグリーンシートの厚みは、支持フィルムの移動速度およびセラミックスラリーの押し出し量により決定される。支持フィルムに塗布されたセラミックスラリーは、雰囲気乾燥や冷凍乾燥や遠赤外線などを組み合わせることによって乾燥され、セラミック層14となるセラミックグリーンシートが作製される。   The ceramic slurry is formed into a sheet shape on a support film such as PET to form a ceramic green sheet. There are various methods for forming into a sheet shape. For example, the ceramic slurry may be extruded from the coating head while moving the support film, and then formed into a sheet shape. The thickness of the ceramic green sheet is determined by the moving speed of the support film and the extrusion amount of the ceramic slurry. The ceramic slurry applied to the support film is dried by combining atmosphere drying, freeze drying, far-infrared rays, etc., and a ceramic green sheet to be the ceramic layer 14 is produced.

セラミックスラリーは、溶剤系であってもよいし、水系であってもよい。セラミックスラリーを水系塗料とする場合は、水溶性のバインダ樹脂や分散剤などを水に溶解させたセラミック原料が混合される。   The ceramic slurry may be solvent-based or water-based. When the ceramic slurry is used as a water-based paint, a ceramic raw material in which a water-soluble binder resin or a dispersant is dissolved in water is mixed.

次に、工程S2で、マイクロカプセルを含有しているセラミックグリーンシートの上に、内部電極層16を形成するための内部電極用導電性ペーストが、例えばスクリーン印刷法などによって所定のパターンに塗布され、内部電極形成用導電パターン31が形成された複数枚のセラミックグリーンシート30が準備される(図6(A)参照)。   Next, in step S2, an internal electrode conductive paste for forming the internal electrode layer 16 is applied to a predetermined pattern on the ceramic green sheet containing the microcapsules by, for example, a screen printing method or the like. A plurality of ceramic green sheets 30 on which internal electrode forming conductive patterns 31 are formed are prepared (see FIG. 6A).

さらに、内部電極形成用導電パターンが形成されていない複数枚の外層用セラミックグリーンシートが、準備される。外層用セラミックグリーンシートには、マイクロカプセルが含有されていなくてもよい。   Further, a plurality of outer-layer ceramic green sheets on which no internal electrode forming conductive pattern is formed are prepared. The outer layer ceramic green sheet may not contain microcapsules.

なお、セラミックスラリーおよび内部電極用導電性ペーストには、バインダ樹脂および溶媒が含まれるが、公知のバインダ樹脂や溶媒を用いてもよい。   The ceramic slurry and the internal electrode conductive paste contain a binder resin and a solvent, but a known binder resin or solvent may be used.

次に、工程S3で、内部電極形成用導電パターンが形成されていない外層用セラミックグリーンシート(マイクロカプセルは含有されていても含有されていなくてもよい)が所定枚数積層され、その上に、内部電極形成用導電パターン31が形成されたマイクロカプセルを含むセラミックグリーンシート30が順次積層され、その上に、内部電極形成用導電パターンが形成されていない外層用セラミックグリーンシート(マイクロカプセルは含有されていても含有されていなくてもよい)が所定枚数積層され、積層シート(マザー積層体ともいう)32が作製される(図6(B)参照)。   Next, in step S3, a predetermined number of outer layer ceramic green sheets (which may or may not contain microcapsules) in which the internal electrode forming conductive pattern is not formed are stacked, The ceramic green sheets 30 including the microcapsules on which the internal electrode forming conductive patterns 31 are formed are sequentially laminated, and the outer layer ceramic green sheets on which the internal electrode forming conductive patterns are not formed (microcapsules are contained). A predetermined number of sheets may be laminated to produce a laminated sheet (also referred to as a mother laminate) 32 (see FIG. 6B).

次に、工程S4で、積層シート32は、静水圧プレスや剛体プレスなどの手段により積層方向xに仮プレスされて仮圧着される(図6(C)参照)。この仮プレスの際に、図7(A)に示すように、内部電極形成用導電パターン31に接触している部分のセラミックグリーンシート30に含有されているマイクロカプセル40が潰れ、積層時におけるセラミックグリーンシート30と内部電極形成用導電パターン31との界面に、マイクロカプセル40内の溶媒が供給され、内部電極形成用導電パターン31のバインダ樹脂とセラミックグリーンシート30のバインダ樹脂とが相溶することになる。これにより、セラミックグリーンシート30と内部電極形成用導電パターン31との間に、セラミックグリーンシート30と内部電極形成用導電パターン31とが馴染んでいる部分34が形成される。   Next, in step S4, the laminated sheet 32 is temporarily pressed in the laminating direction x by means such as an isostatic press or a rigid press and is temporarily pressed (see FIG. 6C). At the time of this temporary pressing, as shown in FIG. 7A, the microcapsules 40 contained in the ceramic green sheet 30 in contact with the internal electrode forming conductive pattern 31 are crushed, and the ceramic at the time of lamination The solvent in the microcapsule 40 is supplied to the interface between the green sheet 30 and the internal electrode forming conductive pattern 31, and the binder resin of the internal electrode forming conductive pattern 31 and the binder resin of the ceramic green sheet 30 are compatible. become. As a result, a portion 34 where the ceramic green sheet 30 and the internal electrode forming conductive pattern 31 are familiar is formed between the ceramic green sheet 30 and the internal electrode forming conductive pattern 31.

その後、積層シート32は、静水圧プレスや剛体プレスなどの手段により本プレスされて、積層ブロック38とされる(図6(D)参照)。この本プレスの際に、図7(B)に示すように、内部電極形成用導電パターン31が形成されていない部分のセラミックグリーンシート30に含有されているマイクロカプセル40が潰れ、積層時におけるセラミックグリーンシート30同士の界面に、マイクロカプセル40内の溶媒が供給され、セラミックグリーンシート30同士のバインダ樹脂が相溶することになる。これにより、セラミックグリーンシート30同士の間に、セラミックグリーンシート30同士が馴染んでいる部分36が形成される。   Thereafter, the laminated sheet 32 is pressed by means such as a hydrostatic press or a rigid press to form a laminated block 38 (see FIG. 6D). At the time of this press, as shown in FIG. 7B, the microcapsules 40 contained in the ceramic green sheet 30 in the portion where the internal electrode forming conductive pattern 31 is not formed are crushed, and the ceramic at the time of lamination The solvent in the microcapsule 40 is supplied to the interface between the green sheets 30 and the binder resin between the ceramic green sheets 30 is compatible. Thereby, between the ceramic green sheets 30, a portion 36 in which the ceramic green sheets 30 are familiar with each other is formed.

この結果、プレス圧力を特別に上げなくても、セラミックグリーンシート30と内部電極形成用導電パターン31との密着力、および、セラミックグリーンシート30同士の密着力が飛躍的に向上することができる。そのため、積層セラミックコンデンサにおいてセラミック層14間の剥がれを抑制することが可能となる。   As a result, the adhesion between the ceramic green sheet 30 and the internal electrode forming conductive pattern 31 and the adhesion between the ceramic green sheets 30 can be dramatically improved without particularly increasing the pressing pressure. Therefore, it is possible to suppress peeling between the ceramic layers 14 in the multilayer ceramic capacitor.

また、本発明においては、接着成分を単純に内部電極形成用導電パターンやセラミックグリーンシートに混ぜ込んで、内部電極形成用導電パターンを有するセラミックグリーンシート同士の密着力を増加させる方法を採用した際に生じるシート破れも発生しない。   Further, in the present invention, when the adhesive component is simply mixed in the internal electrode forming conductive pattern or the ceramic green sheet to increase the adhesion between the ceramic green sheets having the internal electrode forming conductive pattern. No sheet tearing occurs.

その後、プレス圧力が開放される(図6(E)参照)。   Thereafter, the press pressure is released (see FIG. 6E).

なお、プレスする際は、金型に積層シート32を収め、例えば静水圧プレスや剛体プレスによりプレスを行う。また、セラミックグリーンシート30上に形成された内部電極形成用導電パターン31と、内部電極形成用導電パターン31が形成されていない部分のセラミックグリーンシート30との間には段差が生じ易くなるため、金型と積層シート32と間に弾性体を挟み、均一に圧力がかかるようにしてもよい。   In addition, when pressing, the lamination sheet 32 is stored in a metal mold | die, for example, it presses by an isostatic press or a rigid body press. Further, a step is likely to occur between the internal electrode forming conductive pattern 31 formed on the ceramic green sheet 30 and the portion of the ceramic green sheet 30 where the internal electrode forming conductive pattern 31 is not formed. An elastic body may be sandwiched between the mold and the laminated sheet 32 so that pressure is applied uniformly.

次に、工程S5で、積層ブロック38が所定の形状寸法にカットされ、焼成前の積層体が複数切り出される。具体的には、積層ブロック38をテーブル上に固定させるため、粘着シートなどが積層ブロック38の主面に貼られ、テーブルに固定される。積層ブロック38の端部が切除され、内部に埋設された内部電極形成用導電パターン31が露出させられる。位置合わせしながら、カット刃を積層ブロック38に押し当てることによって押し切りし、積層ブロック38が個々の焼成前の積層体に分割される。
なお、ダイサーによる分割であってもよいし、レーザーによる分割であってもよい。
Next, in step S5, the laminated block 38 is cut into a predetermined shape and a plurality of laminated bodies before firing are cut out. Specifically, in order to fix the laminated block 38 on the table, an adhesive sheet or the like is attached to the main surface of the laminated block 38 and fixed to the table. The end portion of the laminated block 38 is cut away to expose the internal electrode forming conductive pattern 31 embedded therein. While aligning, the cutting blade is pressed against the laminated block 38 to cut it, and the laminated block 38 is divided into individual laminates before firing.
In addition, the division | segmentation by a dicer may be sufficient and the division | segmentation by a laser may be sufficient.

このとき、焼成前の積層体に対してバレル研磨等を施し、稜線部や角部に丸みをつけてもよい。具体的には、焼成前の積層体を小型ポッドに研磨メディアとともに収容し、小型ポッドに外力をかけることによって、研磨メディアにより焼成前の積層体を研磨し、焼成前の積層体の稜線部や角部を丸めることで、稜線部や角部が一定の曲率半径を有するようになる。なお、このバレル研磨は、焼成前の積層体に対して行ってもよいし、焼成後の積層体に対して行ってもよい。   At this time, the laminated body before firing may be subjected to barrel polishing or the like to round the ridge line part or the corner part. Specifically, the laminate before firing is accommodated in the small pod together with the polishing media, and by applying an external force to the small pod, the laminate before firing is polished with the abrasive media, and the ridge line portion of the laminate before firing or By rounding the corners, the ridges and corners have a certain radius of curvature. This barrel polishing may be performed on the laminate before firing or may be performed on the laminate after firing.

次に、工程S6で、焼成前の積層体が焼成され、焼成後の積層体12(単に積層体12ともいう)が作成される。焼成後の積層体12は、内部に第1の内部電極層16aおよび第2の内部電極層16bが配置され、第1の内部電極層16aの第1の引出電極部18aが焼成後の積層体12の第1の端面12eに引き出され、第2の内部電極層16bの第2の引出電極部18bが焼成後の積層体12の第2の端面12fに引き出されている。   Next, in step S6, the laminate before firing is fired, and the fired laminate 12 (also simply referred to as laminate 12) is created. The fired laminate 12 has the first internal electrode layer 16a and the second internal electrode layer 16b disposed therein, and the first lead electrode portion 18a of the first internal electrode layer 16a is the fired laminate. The second extraction electrode portion 18b of the second internal electrode layer 16b is extracted to the second end surface 12f of the laminated body 12 after firing.

具体的には、焼成前の積層体が焼成装置にセットされる。まず、焼成前の積層体に含まれるバインダを加熱して除去する脱バインダ工程が行われる。脱バインダ工程では、焼成前の積層体のセラミックグリーンシートおよび内部電極形成用導電パターンに含まれるバインダ樹脂が除去される。この時、マイクロカプセルによって供給された溶媒も完全に除去される。
なお、炉内雰囲気は空気雰囲気で行われるけれども、N2、H2、H2Oなどのガスを適量混合して調整してもよい。
Specifically, the laminate before firing is set in a firing apparatus. First, a binder removal step of heating and removing the binder contained in the laminate before firing is performed. In the binder removal step, the binder resin contained in the ceramic green sheet and the internal electrode forming conductive pattern of the laminate before firing is removed. At this time, the solvent supplied by the microcapsules is also completely removed.
Although the atmosphere in the furnace is an air atmosphere, it may be adjusted by mixing an appropriate amount of gas such as N 2 , H 2 , H 2 O or the like.

次に、焼成前の積層体が焼結される焼成工程が行われる。焼成前の積層体は、設定された焼成温度で、所定時間加熱される。焼成前の積層体の焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、900℃以上1300℃以下であることが好ましい。なお、炉内雰囲気は、N2、H2、H2Oなどのガスを適量調整したものである。こうして、焼結された焼成後の積層体12が得られる。 Next, the baking process in which the laminated body before baking is sintered is performed. The laminate before firing is heated for a predetermined time at the set firing temperature. Although the firing temperature of the laminate before firing depends on the ceramic material and the material of the internal electrode conductive paste, it is preferably 900 ° C. or higher and 1300 ° C. or lower. Note that the furnace atmosphere is prepared by adjusting an appropriate amount of gas such as N 2 , H 2 , or H 2 O. In this way, the sintered laminated body 12 is obtained.

焼成後は、アニール処理することが好ましい。アニールはセラミック層14を再酸化する処理であり、これにより絶縁抵抗の寿命を長くすることができ、信頼性が向上する。アニール処理は、還元雰囲気より、高い酸素分圧雰囲気で行うことが好ましい。ただし、酸素濃度が高すぎると、内部電極層16が絶縁化する傾向になる。   After firing, it is preferable to anneal. Annealing is a process for re-oxidizing the ceramic layer 14, thereby extending the life of the insulation resistance and improving the reliability. The annealing treatment is preferably performed in an oxygen partial pressure atmosphere higher than the reducing atmosphere. However, if the oxygen concentration is too high, the internal electrode layer 16 tends to be insulated.

次に、工程S7で、第1の外部電極22aおよび第2の外部電極22bが、焼成後の積層体12の第1の端面12eおよび第2の端面12fに形成される。
具体的には、先ず、焼成後の積層体12の第1の端面12eおよび第2の端面12fに、下地電極層用ペーストが塗布されて焼付けられ、第1の外部電極22aの第1の下地電極層24aおよび第2の外部電極22bの第2の下地電極層24bが形成される。第1の下地電極層24aおよび第2の下地電極層24bの形成には、ディップ法またはスクリーン印刷法またはローラー塗布法などの方法が用いられるが、本実施の形態はディップ法で形成する。
Next, in step S7, the first external electrode 22a and the second external electrode 22b are formed on the first end surface 12e and the second end surface 12f of the fired laminate 12.
Specifically, first, the base electrode layer paste is applied and baked on the first end surface 12e and the second end surface 12f of the fired laminate 12, and the first base of the first external electrode 22a is baked. A second base electrode layer 24b of the electrode layer 24a and the second external electrode 22b is formed. For forming the first base electrode layer 24a and the second base electrode layer 24b, a dip method, a screen printing method, a roller coating method, or the like is used. In this embodiment mode, the dip method is used.

ディップ法は、テーブル上に下地電極層用ペーストを膜状に塗布し、下地電極層用ペースト膜を形成する。
ここで、焼成により内部電極層16が収縮し、積層体12の第1の端面12eおよび第2の端面12fに内部電極層16が露出していない場合は、第1の端面12eおよび第2の端面12fを研磨し内部電極層16を露出させておく。
In the dip method, a base electrode layer paste is applied in a film form on a table to form a base electrode layer paste film.
Here, when the internal electrode layer 16 is shrunk by firing and the internal electrode layer 16 is not exposed at the first end surface 12e and the second end surface 12f of the laminate 12, the first end surface 12e and the second end surface 12e are not exposed. The end face 12f is polished so that the internal electrode layer 16 is exposed.

次に、内部電極層16が露出した第1の端面12eが、テーブル上の下地電極層用ペースト膜に対向するように、積層体12が保持される。保持方法は、弾性体で積層体12の第1の側面12cおよび第2の側面12dを弾性保持してもよいし、粘着剤で積層体12の他方の第2の端面12fを保持してもよい。その後、テーブル上の下地電極層用ペースト膜に、積層体12の第1の端面12eが浸漬され、第1の端面12eが下地電極層用ペーストで覆われる。   Next, the laminated body 12 is held so that the first end face 12e where the internal electrode layer 16 is exposed faces the base electrode layer paste film on the table. As a holding method, the first side surface 12c and the second side surface 12d of the laminated body 12 may be elastically held by an elastic body, or the other second end face 12f of the laminated body 12 may be held by an adhesive. Good. Thereafter, the first end face 12e of the laminate 12 is immersed in the base electrode layer paste film on the table, and the first end face 12e is covered with the base electrode layer paste.

なお、下地電極層用ペーストで覆われた第1の端面12eを、下地電極層用ペースト膜が形成されていない平板に押し付けることによって、第1の端面12eを覆った余剰の下地電極層用ペーストが取り除かれるようにしてもよい。また、テーブル上の下地電極層用ペースト膜に複数回、浸漬してもよい。また、下地電極層用ペーストが過剰に濡れ上がる場合、積層体12に予め下地電極層用ペーストをはじくような処理をしておき、過剰な濡れ上がりを防止してもよい。   The excess base electrode layer paste covering the first end surface 12e is formed by pressing the first end surface 12e covered with the base electrode layer paste against a flat plate on which the base electrode layer paste film is not formed. May be removed. Moreover, you may immerse in the paste film | membrane for base electrode layers on a table in multiple times. When the base electrode layer paste is excessively wetted, the laminate 12 may be treated in advance to repel the base electrode layer paste to prevent excessive wettability.

同様にして、内部電極層16が露出した第2の端面12fが、下地電極層用ペーストで覆われる。   Similarly, the second end face 12f where the internal electrode layer 16 is exposed is covered with the base electrode layer paste.

次に、第1の下地電極層24aの表面に第1のめっき層26aが形成されると共に、第2の下地電極層24bの表面に第2のめっき層26bが形成される。なお、必要に応じて、第1の下地電極層24aと第1のめっき層26aとの間、および、第2の下地電極層24bと第2のめっき層26bとの間に、金属と樹脂とを含む樹脂電極層を設けてもよい。   Next, the first plating layer 26a is formed on the surface of the first base electrode layer 24a, and the second plating layer 26b is formed on the surface of the second base electrode layer 24b. If necessary, a metal and a resin are provided between the first base electrode layer 24a and the first plating layer 26a and between the second base electrode layer 24b and the second plating layer 26b. A resin electrode layer containing may be provided.

第1のめっき層26aおよび第2のめっき層26bの形成は、めっき液で満たされためっき浴、カソード電極およびアノード電極を準備し、めっき液内でカソード電極とアノード電極間にめっき電圧を印加し、積層体12に形成された第1の下地電極層24aおよび第2の下地電極層24bにカソード電極が接触するように通電することによって、第1の下地電極層24aおよび第2の下地電極層24b上に析出させることができる。   The first plating layer 26a and the second plating layer 26b are formed by preparing a plating bath filled with a plating solution, a cathode electrode and an anode electrode, and applying a plating voltage between the cathode electrode and the anode electrode in the plating solution. Then, the first base electrode layer 24a and the second base electrode are formed by energizing the first base electrode layer 24a and the second base electrode layer 24b formed in the stacked body 12 so that the cathode electrodes are in contact with each other. It can be deposited on layer 24b.

なお、めっき浴内に積層体12と共に導電メディアを入れて、導電メディアを介して積層体12に形成された第1の下地電極層24aおよび第2の下地電極層24bに通電させてもよい。なお、導通させる方法としては、種々の方法があり、振動により積層体12と導電メディアとを攪拌してめっきする振動めっき法、または、バレル内に入れられた導電メディアと積層体12とを回転攪拌させながらめっきする回転バレルめっき法、または、バレルの遠心力により積層体12を攪拌してめっきする遠心めっき法であってもよい。   Note that a conductive medium may be placed in the plating bath together with the laminated body 12, and the first ground electrode layer 24a and the second ground electrode layer 24b formed on the laminated body 12 may be energized via the conductive medium. In addition, there are various methods for conducting, and the vibration plating method in which the laminate 12 and the conductive media are stirred and plated by vibration, or the conductive media and the laminate 12 placed in the barrel are rotated. A rotating barrel plating method in which plating is performed while stirring, or a centrifugal plating method in which the laminate 12 is stirred and plated by a centrifugal force of the barrel may be used.

上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。   As described above, the multilayer ceramic capacitor 10 shown in FIG. 1 is manufactured.

3.実験例
次に、上述した本発明にかかる積層セラミック電子部品の製造方法の効果を確認するために、本発明の製造方法に基づき積層セラミックコンデンサを製造し、「誘電体グリーンシート断面中のマイクロカプセルの面積比率(%)」、「マイクロカプセルの平均直径(μm)」、「マイクロカプセル全質量に対する内包材比率(wt%)」、「剥がれ発生数(個)」および「ショート率(%)」の評価を行った。
3. Experimental Example Next, in order to confirm the effect of the above-described manufacturing method of the multilayer ceramic electronic component according to the present invention, a multilayer ceramic capacitor was manufactured based on the manufacturing method of the present invention. Area ratio (%) ”,“ average diameter of microcapsules (μm) ”,“ ratio of encapsulating material to total mass of microcapsules (wt%) ”,“ number of peeling occurrences (pieces) ”and“ short ratio (%) ” Was evaluated.

(a)実施例および比較例
実施例1ないし実施例9は、前述の積層セラミック電子部品の製造方法に従って、後に記載の仕様の積層セラミックコンデンサを作製した。特に、実施例1ないし実施例9は、誘電体粉末および電気特性を調整する添加粉末およびバインダ樹脂の溶解液が準備され、分散混合することによって誘電体スラリーが作成された。その誘電体スラリーに、マイクロカプセルがBaTiO3に対して0.04wt%〜1.64wt%添加された後、混合されてマイクロカプセルを含有している誘電体スラリーが作成された。この誘電体スラリーを用いて誘電体グリーンシートを成型した。
(A) Examples and Comparative Examples In Examples 1 to 9, monolithic ceramic capacitors having specifications described later were produced according to the above-described monolithic ceramic electronic component manufacturing method. In particular, in Examples 1 to 9, dielectric slurry was prepared by preparing and dispersing and mixing dielectric powder, additive powder for adjusting electrical characteristics, and binder resin solution. To the dielectric slurry, 0.04 wt% to 1.64 wt% of microcapsules were added to BaTiO 3 , and then mixed to prepare a dielectric slurry containing microcapsules. Using this dielectric slurry, a dielectric green sheet was molded.

比較例1は、従来の積層セラミック電子部品の製造方法に従って、後に記載の仕様の積層セラミックコンデンサを作製した。特に、比較例1は、誘電体粉末および電気特性を調整する添加粉末およびバインダ樹脂の溶解液が準備され、分散混合することによって誘電体スラリーが作成された。従って、この誘電体スラリーには、マイクロカプセルが含有されていない。この誘電体スラリーを用いて誘電体グリーンシートを成型した。   In Comparative Example 1, a multilayer ceramic capacitor having the specifications described later was manufactured according to a conventional method for manufacturing a multilayer ceramic electronic component. In particular, in Comparative Example 1, a dielectric slurry was prepared by preparing and dispersing and mixing a dielectric powder, an additive powder for adjusting electrical characteristics, and a binder resin solution. Therefore, the dielectric slurry does not contain microcapsules. Using this dielectric slurry, a dielectric green sheet was molded.

比較例2の積層セラミックコンデンサの仕様は、後に記載の通りである。特に、比較例2は、誘電体粉末および電気特性を調整する添加粉末およびバインダ樹脂の溶解液が準備され、分散混合することによって誘電体スラリーが作成された。この誘電体スラリーに、n−オクタノールが所定量添加された後、混合されて誘電体スラリーが作成された。従って、この誘電体スラリーには、マイクロカプセルが含有されていない。この誘電体スラリーを用いて誘電体グリーンシートを成型した。   The specifications of the multilayer ceramic capacitor of Comparative Example 2 are as described later. In particular, in Comparative Example 2, a dielectric slurry was prepared by preparing and dispersing and mixing a dielectric powder, an additive powder for adjusting electrical characteristics, and a binder resin solution. A predetermined amount of n-octanol was added to the dielectric slurry and mixed to prepare a dielectric slurry. Therefore, the dielectric slurry does not contain microcapsules. Using this dielectric slurry, a dielectric green sheet was molded.

積層セラミックコンデンサの仕様
・サイズL×W×T(設計値):3.2mm×2.5mm×2.5mm
・セラミック材料:BaTiO3
・静電容量:10μF
・定格電圧:25V
・内部電極層:Ni
・外部電極:下地電極層とめっき層とで構成
下地電極層は、Cuとガラスを含む電極層
めっき層は、Niめっき層とSnめっき層の2層構造
Specifications of Multilayer Ceramic Capacitor ・ Size L × W × T (design value): 3.2 mm × 2.5 mm × 2.5 mm
・ Ceramic material: BaTiO 3
・ Capacitance: 10μF
・ Rated voltage: 25V
Internal electrode layer: Ni
External electrode: composed of a base electrode layer and a plating layer The base electrode layer is an electrode layer containing Cu and glass. The plating layer is a two-layer structure of a Ni plating layer and a Sn plating layer.

(b)評価
実施例1ないし実施例9ならびに比較例1および比較例2に対して、「誘電体グリーンシート断面中のマイクロカプセルの面積比率(%)」、「マイクロカプセルの平均直径(μm)」、「マイクロカプセル1g中の内包材割合(wt%)」、「剥がれ発生数(個)」および「ショート率(%)」などが評価された。
(B) Evaluation For Example 1 to Example 9 and Comparative Example 1 and Comparative Example 2, “area ratio (%) of microcapsules in dielectric green sheet cross section”, “average diameter of microcapsules (μm)” ”,“ Ratio of encapsulating material in 1 g of microcapsule (wt%) ”,“ number of peelings (number) ”,“ short rate (%) ”and the like were evaluated.

「誘電体グリーンシート断面中のマイクロカプセルの面積比率(%)」は、誘電体グリーンシートを収束イオンビーム(FIB)装置で加工して誘電体グリーンシートの断面を出し、反射電子モードのSEM断面観察を行った。得られた画像から、誘電体グリーンシート断面中のマイクロカプセルの面積比率を求めた。そのとき、黒く写る粒子状態のものをマイクロカプセルとし、画像解析からそれぞれの粒子の面積を求めた。測定範囲は、40μm2を1視野として10視野とした。測定面積に対する全マイクロカプセルの面積を、「誘電体グリーンシート断面中のマイクロカプセルの面積比率(%)」とした。ただし、実施例1については、マイクロカプセルの量が少ないため、測定範囲を50視野とした。 The “area ratio (%) of microcapsules in the cross section of the dielectric green sheet” is obtained by processing the dielectric green sheet with a focused ion beam (FIB) device to obtain the cross section of the dielectric green sheet, and the SEM cross section in the reflected electron mode Observations were made. From the obtained image, the area ratio of the microcapsules in the cross section of the dielectric green sheet was determined. At that time, the particle state that appeared black was used as a microcapsule, and the area of each particle was obtained from image analysis. The measurement range was 10 fields with 40 μm 2 as one field. The area of all the microcapsules with respect to the measurement area was defined as “area ratio (%) of microcapsules in cross section of dielectric green sheet”. However, in Example 1, since the amount of microcapsules was small, the measurement range was 50 visual fields.

「マイクロカプセルの平均直径(μm)」は、用いたマイクロカプセルを別途SEMで観察して、100個の粒子の粒子径を計測し、その平均値を直径とした。   “The average diameter of microcapsules (μm)” was obtained by separately observing the used microcapsules with an SEM, measuring the particle diameter of 100 particles, and taking the average value as the diameter.

「マイクロカプセル全質量に対する内包材比率(wt%)」は、内包材の入ったマイクロカプセル質量を約5.0g測定した後、150℃で3時間加熱した。その後再度、質量を測定し、その質量減少率と元の内包材の入ったマイクロカプセル質量とから、マイクロカプセル全質量に対する内包材比率(wt%)を求めた。   The “ratio of the encapsulating material to the total mass of the microcapsule (wt%)” was measured at about 5.0 g of the microcapsule mass containing the encapsulating material and then heated at 150 ° C. for 3 hours. Thereafter, the mass was measured again, and the ratio of the encapsulating material (wt%) to the total mass of the microcapsule was determined from the mass reduction rate and the mass of the microcapsule containing the original encapsulating material.

「剥がれ発生数(個)」は、焼成後の積層体のWT面を10000個確認し、セラミック層間で1μm以上の剥離が発生しているものを、剥がれが発生しているとした。   The “number of occurrences of peeling (pieces)” was 10000 on the WT surface of the fired laminate, and peeling occurred when the peeling between the ceramic layers was 1 μm or more.

「ショート率(%)」は、外部電極のめっき層まで形成された10000個の積層セラミックコンデンサについて、測定選別機を用いて2.5Vの測定条件でショートしているか否かを確認した。   "Short-circuit rate (%)" confirmed whether or not 10,000 multilayer ceramic capacitors formed up to the plating layer of the external electrode were short-circuited under a measurement condition of 2.5 V using a measurement sorter.

評価結果が表1および表2に示される。   The evaluation results are shown in Tables 1 and 2.

Figure 2019160963
Figure 2019160963

Figure 2019160963
Figure 2019160963

表2より、比較例1および比較例2は、誘電体グリーンシート中にマイクロカプセルが含有されていないため、「剥がれ発生数(個)」および「ショート率(%)」が高いことが分かった。   From Table 2, it was found that Comparative Example 1 and Comparative Example 2 did not contain microcapsules in the dielectric green sheet, and thus “the number of occurrences of peeling (pieces)” and “short ratio (%)” were high. .

一方、表1より、実施例1ないし実施例9は、誘電体グリーンシート中にマイクロカプセルが含有されているため、「剥がれ発生数(個)」および「ショート率(%)」が低いことが分かった。   On the other hand, according to Table 1, Examples 1 to 9 have low “number of peelings (number)” and “short ratio (%)” because microcapsules are contained in the dielectric green sheet. I understood.

以上より、本発明にかかる積層セラミック電子部品の製造方法によれば、セラミックグリーンシート中に溶媒を内包するマイクロカプセルが含有されているため、マイクロカプセルが積層シートを積層方向にプレスする際に潰れ、積層時におけるセラミックグリーンシート界面やセラミックグリーンシートと内部電極層との界面に、マイクロカプセル内の溶媒が供給される。これによって、内部電極層およびセラミックグリーンシートのバインダが相溶し、密着力を飛躍的に向上させることができる。そのため、積層セラミック電子部品においてセラミックグリーンシート間の剥がれの生じることを抑制することが可能となることが確認された。   As described above, according to the method for manufacturing a multilayer ceramic electronic component according to the present invention, since the microcapsules containing the solvent are contained in the ceramic green sheet, the microcapsules are crushed when pressing the multilayer sheet in the stacking direction. The solvent in the microcapsule is supplied to the ceramic green sheet interface at the time of lamination or the interface between the ceramic green sheet and the internal electrode layer. As a result, the internal electrode layer and the binder of the ceramic green sheet are compatible with each other, and the adhesion can be improved dramatically. Therefore, it was confirmed that it was possible to suppress the peeling between the ceramic green sheets in the multilayer ceramic electronic component.

特に、マイクロカプセルの溶媒をn−オクタノールまたはエタノールとし、誘電体グリーンシートの断面におけるマイクロカプセルの面積比率を1%以上20%以下とすることで、誘電体層間の剥がれを完全に抑制できることが明らかとなった。   In particular, it is clear that peeling between the dielectric layers can be completely suppressed by using n-octanol or ethanol as the solvent of the microcapsules and setting the area ratio of the microcapsules in the cross section of the dielectric green sheet to 1% to 20%. It became.

なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
As described above, the embodiment of the present invention has been disclosed in the above description, but the present invention is not limited to this.
That is, various modifications can be made to the embodiment described above with respect to the mechanism, shape, material, quantity, position, arrangement, etc., without departing from the scope of the technical idea and object of the present invention. Which are included in the present invention.

10 積層セラミックコンデンサ
12 積層体
14 セラミック層
14a 外層部
14b 内層部
16 内部電極層
16a 第1の内部電極層
16b 第2の内部電極層
18a 第1の引出電極部
18b 第2の引出電極部
20a 対向電極部
20b 側部(Wギャップ)
20c 端部(Lギャップ)
22 外部電極
22a 第1の外部電極
22b 第2の外部電極
24a 第1の下地電極層
24b 第2の下地電極層
26a 第1のめっき層
26b 第2のめっき層
30 セラミックグリーンシート
31 内部電極形成用導電パターン
32 積層シート
34 セラミックグリーンシートと内部電極形成用導電パターンとが馴染んでいる部分
36 セラミックグリーンシート同士が馴染んでいる部分
38 積層ブロック
40 マイクロカプセル
x 積層方向
y 幅方向
z 長さ方向
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 12 Laminated body 14 Ceramic layer 14a Outer layer part 14b Inner layer part 16 Internal electrode layer 16a 1st internal electrode layer 16b 2nd internal electrode layer 18a 1st extraction electrode part 18b 2nd extraction electrode part 20a Opposite Electrode 20b Side (W gap)
20c End (L gap)
22 external electrode 22a first external electrode 22b second external electrode 24a first base electrode layer 24b second base electrode layer 26a first plating layer 26b second plating layer 30 ceramic green sheet 31 for internal electrode formation Conductive pattern 32 Laminated sheet 34 Part where ceramic green sheet and conductive pattern for internal electrode formation are familiar 36 Part where ceramic green sheet is familiar 38 Laminated block 40 Microcapsule x Laminating direction y Width direction z Length direction

Claims (5)

セラミックグリーンシートを準備する工程と、
前記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して内部電極形成用導電パターンを形成する工程と、
前記セラミックグリーンシートおよび前記内部電極形成用導電パターンが形成されたセラミックグリーンシートを複数枚積層し、積層シートを得る工程と、
前記積層シートを積層方向にプレスし、積層ブロックを得る工程と、
を有する、積層セラミック電子部品の製造方法であって、
前記積層シートを構成する前記セラミックグリーンシート中には、溶媒を内包するマイクロカプセルが含有されていること、
を特徴とする、積層セラミック電子部品の製造方法。
Preparing a ceramic green sheet;
Applying a conductive paste for internal electrodes on the ceramic green sheet to form a conductive pattern for forming internal electrodes;
Laminating a plurality of ceramic green sheets and ceramic green sheets on which the internal electrode forming conductive pattern is formed, to obtain a laminated sheet;
Pressing the laminated sheet in the laminating direction to obtain a laminated block;
A method for producing a multilayer ceramic electronic component comprising:
The ceramic green sheet constituting the laminated sheet contains microcapsules containing a solvent,
A method for producing a multilayer ceramic electronic component, characterized in that:
前記積層ブロックをカットし、焼成前の積層体を得る工程と、
前記焼成前の積層体を焼成し、焼成後の積層体を得る工程と、
前記焼成後の積層体に外部電極を形成する工程と、
を更に有すること、を特徴とする、請求項1に記載の積層セラミック電子部品の製造方法。
Cutting the laminated block to obtain a laminated body before firing;
Firing the laminate before firing, and obtaining a laminate after firing;
Forming an external electrode on the fired laminate;
The method for producing a multilayer ceramic electronic component according to claim 1, further comprising:
前記マイクロカプセルは、前記積層シートを積層方向にプレスする際に潰れ、積層時におけるセラミックグリーンシート同士の界面およびセラミックグリーンシートと内部電極形成用導電パターンとの界面に、前記マイクロカプセル内の溶媒が供給され、前記セラミックグリーンシート同士のバインダが相溶すると共に、前記内部電極形成用導電パターンのバインダと前記セラミックグリーンシートのバインダとが相溶すること、を特徴とする、請求項1または請求項2に記載の積層セラミック電子部品の製造方法。   The microcapsule is crushed when the laminated sheet is pressed in the laminating direction, and the solvent in the microcapsule is present at the interface between the ceramic green sheets and the interface between the ceramic green sheet and the internal electrode forming conductive pattern during lamination. The binder of the ceramic green sheets is supplied, and the binder of the conductive pattern for internal electrode formation and the binder of the ceramic green sheet are compatible with each other. The manufacturing method of the multilayer ceramic electronic component of 2. 前記セラミックグリーンシートの断面におけるマイクロカプセルの面積比率は、1%以上20%以下であること、を特徴とする、請求項1ないし請求項3のいずれかに記載の積層セラミック電子部品の製造方法。   4. The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein an area ratio of the microcapsules in a cross section of the ceramic green sheet is 1% or more and 20% or less. 5. 前記溶媒は、n−オクタノールおよびエタノールのいずれか1つから選択されること、を特徴とする、請求項1ないし請求項4のいずれかに記載の積層セラミック電子部品の製造方法。   The method for manufacturing a multilayer ceramic electronic component according to any one of claims 1 to 4, wherein the solvent is selected from any one of n-octanol and ethanol.
JP2018044385A 2018-03-12 2018-03-12 Manufacturing method of multilayer ceramic electronic component Pending JP2019160963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018044385A JP2019160963A (en) 2018-03-12 2018-03-12 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018044385A JP2019160963A (en) 2018-03-12 2018-03-12 Manufacturing method of multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2019160963A true JP2019160963A (en) 2019-09-19

Family

ID=67997170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018044385A Pending JP2019160963A (en) 2018-03-12 2018-03-12 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2019160963A (en)

Similar Documents

Publication Publication Date Title
US8867188B2 (en) Multilayer ceramic electronic component and fabricating method thereof
US20170301470A1 (en) Ceramic Electronic Component and Method of Producing the Same
US20170287643A1 (en) Method of Producing Multi-Layer Ceramic Electronic Component and Multi-Layer Ceramic Electronic Component
JP2017168746A (en) Electronic component and method of manufacturing electronic component
CN102568822A (en) Multilayer ceramic condenser and method of manufacturing the same
KR20110067509A (en) Paste compound for termination electrode and multilayer ceramic capacitor comprising the same and manufactuaring method thereof
US11538636B2 (en) Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
US11610734B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US11335503B2 (en) Ceramic capacitor having metal or metal oxide in side margin portions, and method of manufacturing the same
CN112185692B (en) Capacitor assembly
KR100887488B1 (en) Production method of multilayer ceramic electronic device
KR102620526B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
CN113035569A (en) Multilayer ceramic capacitor and method for manufacturing the same
KR102597153B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
JP2014078674A (en) Multilayered ceramic electronic component and method of manufacturing the same
CN108183025B (en) Method for manufacturing laminated ceramic electronic component
JP2019160963A (en) Manufacturing method of multilayer ceramic electronic component
US11721482B2 (en) Method of producing ceramic electronic component and ceramic electronic component
JP4702972B2 (en) Multilayer electronic component and manufacturing method thereof
JP2019197845A (en) Manufacturing method of laminated ceramic electronic component
JP3962714B2 (en) Manufacturing method of ceramic electronic component
JP4303020B2 (en) Manufacturing method of laminated parts
KR100863398B1 (en) Method for manufacturing multilayer electronic component
JP2018014407A (en) Manufacturing method of multilayer ceramic electronic component
JP2002260953A (en) Laminated electronic component