JP6881597B2 - 伝送線路及びアンテナモジュール - Google Patents
伝送線路及びアンテナモジュール Download PDFInfo
- Publication number
- JP6881597B2 JP6881597B2 JP2019554299A JP2019554299A JP6881597B2 JP 6881597 B2 JP6881597 B2 JP 6881597B2 JP 2019554299 A JP2019554299 A JP 2019554299A JP 2019554299 A JP2019554299 A JP 2019554299A JP 6881597 B2 JP6881597 B2 JP 6881597B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- signal
- ground pattern
- signal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/48—Earthing means; Earth screens; Counterpoises
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/0006—Particular feeding systems
- H01Q21/0075—Stripline fed arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
- H01Q21/061—Two dimensional planar arrays
- H01Q21/065—Patch antenna array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
- H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
- H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Waveguide Aerials (AREA)
Description
実施の形態1に係る伝送線路及びアンテナモジュールについて説明する。
まず、本実施の形態に係る伝送線路及びアンテナモジュールの基本構成について図面を用いて説明する。図1は、本実施の形態に係る伝送線路12及びアンテナモジュール10の外観を示す平面図である。図1においては、アンテナモジュール10が備える集積回路80の配置位置も破線で示されている。図2は、本実施の形態に係る伝送線路12及びアンテナモジュール10の基本構成を示す断面図である。図2には、図1のII−II線断面が示されている。図3は、本実施の形態に係る伝送線路12の信号パターン線路30の一方の端部である第一端部30a付近の構成を示す拡大断面図である。図3には、図2に示される破線枠IIIの内部が拡大されて示されている。図4は、本実施の形態に係る伝送線路12の信号パターン線路30の第一端部30a付近におけるグランドパターン導体50、中間グランドパターン導体40及び信号パターン線路30の形状を示す平面図である。図5Aは、本実施の形態に係る伝送線路12の信号パターン線路30の第一端部30a付近における信号パターン線路30及び中間グランドパターン導体40の相対位置を示す平面図である。図5Bは、本実施の形態に係る第一開口部41hの第一端縁41eを示す平面図である。図4及び図5A及び図5Bは、多層基板20の平面視における平面図であり、信号パターン線路30の中心軸Axが併せて示されている。図4及び図5Aには、図2に示される破線枠IIIの内部における信号パターン線路30などの平面図が示されている。図5Aにおいて、中間グランドパターン導体40が配置される領域がハッチングによって示されており、信号パターン線路30が配置される領域の輪郭が破線で示されている。
次に、本実施の形態に係る伝送線路の作用及び効果について説明する。
次に、実施の形態1の変形例に係る伝送線路について説明する。本変形例に係る伝送線路は、中間グランドパターン導体において生じる寄生容量を低減するための構成を有する点において、実施の形態1に係る伝送線路12と相違する。以下、本変形例に係る伝送線路の構成について、実施の形態1に係る伝送線路12との相違点を中心に図面を用いて説明する。
実施の形態2に係る伝送線路及びアンテナモジュールについて説明する。本実施の形態に係る伝送線路は、グランドパターン導体及び中間グランドパターン導体における信号ビアホール配線が貫通する部分の構成において、実施の形態1の変形例に係る伝送線路12aと相違し、その他の構成において一致する。以下、本実施の形態に係る伝送線路及びアンテナモジュールについて、実施の形態1の変形例との相違点を中心に説明する。
本実施の形態に係る伝送線路及びアンテナモジュールの構成について図面を用いて説明する。図13は、本実施の形態に係る伝送線路112及びアンテナモジュール110の構成を示す断面図である。図13には、図2に示される断面図と同様の断面における伝送線路112及びアンテナモジュール110の断面図が示されている。図14は、本実施の形態に係る伝送線路112の信号パターン線路30の他方の端部である第二端部30b付近の構成を示す拡大断面図である。図14には、図13に示される破線枠XIVの内部が拡大されて示されている。図15は、本実施の形態に係る伝送線路112の信号パターン線路30の第二端部30b付近におけるグランドパターン導体150、中間グランドパターン導体140及び信号パターン線路30の形状を示す平面図である。図16Aは、本実施の形態に係る伝送線路112の信号パターン線路30の端部における信号パターン線路30及び中間グランドパターン導体140の相対位置を示す平面図である。図16Bは、本実施の形態に係る第二開口部142hの第二端縁142eを示す平面図である。図15、図16A及び図16Bは、多層基板20の平面視における平面図であり、信号パターン線路30の中心軸Axが併せて示されている。図15及び図16Aには、図13に示される破線枠XIVの内部における信号パターン線路30などの平面図が示されている。図16Aにおいて、中間グランドパターン導体140が配置される領域がハッチングによって示されており、信号パターン線路30が配置される領域の輪郭が破線で示されている。
上述したように、本実施の形態に係る伝送線路112において、多層基板20の平面視において、中間グランドパターン導体140の第二開口部142hの端縁である第二端縁142eは、信号パターン線路30と重なる第二重複部142aを有する。本実施の形態においては、第二突出部142において、信号パターン線路30のストリップ線路部31と重なる。第二重複部142aと第二接続点30dとの間の距離D11は、第二端縁142eの第二重複部142a以外のいずれの部分と第二接続点30dとの間の距離D12より小さい。
以上、本発明に係る伝送線路及びアンテナモジュールについて、実施の形態1及び2を挙げて説明したが、本発明は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る伝送線路及びアンテナモジュールを内蔵した各種機器も本発明に含まれる。
12、12a、112、412、412A、412B、412D 伝送線路
20、420 多層基板
21、421 第一主面
22、422 第二主面
30、330、530、535D 信号パターン線路
30a、330a 第一端部
30b 第二端部
30c、330c 第一接続点
30d 第二接続点
31、331 ストリップ線路部
31a 広幅部
31b 狭幅部
32 コプレーナ線路部
35 パッド電極
38 信号層グランドパターン導体
38h、50h、52h、150h、439h、539h、541h 開口部
38s スリット部
40、40A、40j、140、240a、240b、240c、240d、240e、240f、240g、240h、240i、340、440、440A 中間グランドパターン導体
41、341 第一突出部
41a、241a、341a 第一重複部
41e、241e、341e 第一端縁
41h、241h、341h 第一開口部
41i、142i、150i、241i、341i 仮想の円
42h、142h 第二開口部
50、50B、150、450 グランドパターン導体
52、151、439、539、541 突出部
60 パッチアンテナ
72、72B、472、572 信号ビアホール線路
74、76、474、476、574 グランドビアホール導体
76a 第一グランドビアホール導体
76b 第二グランドビアホール導体
80、80C、80D 集積回路
82 半田バンプ
142 第二突出部
142a 第二重複部
142e 第二端縁
150e 端縁
430 中継パターン線路
430a 第三端部
430c 第三接続点
438、438D、538 表層グランドパターン導体
535 端子
540 内層グランドパターン導体
Claims (16)
- 誘電体で形成された多層基板と、
前記多層基板に配置される信号パターン線路と、
前記多層基板の積層方向において前記信号パターン線路と異なる位置に配置され、前記多層基板の平面視において前記信号パターン線路と重なるグランドパターン導体と、
前記多層基板の積層方向において前記信号パターン線路と前記グランドパターン導体との間に配置され、前記グランドパターン導体と電気的に接続される中間グランドパターン導体とを備え、
前記信号パターン線路は、前記信号パターン線路から前記多層基板の積層方向において前記中間グランドパターン導体から遠ざかる向きに延びる信号導体が接続される第一接続点を有し、
前記第一接続点は、前記信号パターン線路の一方の端部である第一端部に配置され、
前記中間グランドパターン導体には、前記多層基板の平面視において前記信号パターン線路の前記第一端部と重なる位置に開口している第一開口部が形成されており、
前記多層基板の平面視において、前記第一開口部の端縁である第一端縁は、前記信号パターン線路と重なる第一重複部を有し、前記第一重複部と前記第一接続点との間の距離は、前記第一端縁の前記第一重複部以外のいずれの部分と前記第一接続点との間の距離より小さい
伝送線路。 - 前記中間グランドパターン導体は、前記多層基板の平面視において前記信号パターン線路に沿って前記第一開口部の内側に向かって突出する第一突出部を有する
請求項1に記載の伝送線路。 - 前記多層基板の平面視において前記中間グランドパターン導体の前記信号パターン線路と重なる部分に配置され、前記中間グランドパターン導体と前記グランドパターン導体とを接続する第一グランドビアホール導体をさらに備える
請求項1又は2に記載の伝送線路。 - 前記多層基板の平面視において前記中間グランドパターン導体の前記信号パターン線路と重なる部分に配置され、前記中間グランドパターン導体と前記グランドパターン導体とを接続する第一グランドビアホール導体をさらに備え、
前記第一グランドビアホール導体は、前記第一突出部に配置される
請求項2に記載の伝送線路。 - 前記信号パターン線路は、
前記第一端部を含む広幅部と、
前記広幅部に接続され、前記広幅部より幅が狭い狭幅部とを含み、
前記第一突出部は、前記多層基板の平面視において、前記狭幅部と重なり、前記広幅部と重ならない
請求項2又は4に記載の伝送線路。 - 前記信号パターン線路に接続され、前記多層基板の積層方向に延びて前記第一開口部と異なる位置において前記中間グランドパターン導体を貫通する信号ビアホール線路をさらに備える
請求項1〜5のいずれか1項に記載の伝送線路。 - 前記中間グランドパターン導体には、前記信号ビアホール線路が貫通する第二開口部が形成され、
前記多層基板の平面視において、前記第二開口部の端縁である第二端縁は、前記信号パターン線路と重なる第二重複部を有し、前記第二重複部と、前記信号パターン線路における前記信号ビアホール線路が接続される第二接続点との間の距離は、前記第二端縁の前記第二重複部以外のいずれの部分と前記第二接続点との間の距離より小さい
請求項6に記載の伝送線路。 - 前記中間グランドパターン導体は、前記信号パターン線路に沿って前記第二開口部の内側に向かって突出する第二突出部を有する
請求項7に記載の伝送線路。 - 前記多層基板の平面視において、前記中間グランドパターン導体の前記信号パターン線路と重なる位置に配置され、前記中間グランドパターン導体と前記グランドパターン導体とを接続する第二グランドビアホール導体をさらに備える
請求項7又は8に記載の伝送線路。 - 前記多層基板の平面視において、前記中間グランドパターン導体の前記信号パターン線路と重なる位置に配置され、前記中間グランドパターン導体と前記グランドパターン導体とを接続する第二グランドビアホール導体をさらに備え、
前記第二グランドビアホール導体は、前記第二突出部に配置される
請求項8に記載の伝送線路。 - 前記多層基板の積層方向において前記信号パターン線路と同じ位置に配置される信号層グランドパターン導体をさらに備え、
前記信号パターン線路は、前記第一端部を含むストリップ線路部と、前記信号層グランドパターン導体に形成されるスリット部に配置されるコプレーナ線路部とを含む
請求項1〜10のいずれか1項に記載の伝送線路。 - 複数の前記信号パターン線路と、
複数の前記信号パターン線路にそれぞれ接続される複数の前記信号ビアホール線路とを備える
請求項6〜10のいずれか1項に記載の伝送線路。 - 請求項12に記載の伝送線路と、
前記伝送線路の複数の前記信号ビアホール線路にそれぞれ接続されるアレイ状に配列された複数のパッチアンテナとを備える
アンテナモジュール。 - 前記伝送線路の複数の前記信号パターン線路にそれぞれ接続される複数の端子を有する集積回路をさらに備える
請求項13に記載のアンテナモジュール。 - 前記多層基板は、第一主面と、前記第一主面の裏側に位置する第二主面とを有し、
前記集積回路は、前記第一主面に配置され、
前記複数のパッチアンテナは、前記第一主面に対して前記第二主面側に配置される
請求項14に記載のアンテナモジュール。 - 伝送線路と、当該伝送線路に接続されるパッチアンテナ及び集積回路の少なくとも一方とを備えるアンテナモジュールであって、
前記伝送線路は、
誘電体で形成された多層基板と、
前記多層基板に配置される信号パターン線路と、
前記多層基板の積層方向において前記信号パターン線路と異なる位置に配置され、前記多層基板の平面視において前記信号パターン線路と重なるグランドパターン導体と、
前記多層基板の積層方向において前記信号パターン線路と前記グランドパターン導体との間に配置され、前記グランドパターン導体と電気的に接続される中間グランドパターン導体と、
前記信号パターン線路の一方の端部に接続され、前記信号パターン線路から前記多層基板の積層方向において前記中間グランドパターン導体から遠ざかる向きに延びる信号ビアホール線路とを備え、
前記中間グランドパターン導体には、前記多層基板の平面視において前記一方の端部と重なる位置に開口している開口部が形成されており、
前記信号ビアホール線路は、前記積層方向に延びる他の線路を介さずに前記パッチアンテナ又は前記集積回路に接続されている
アンテナモジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017221195 | 2017-11-16 | ||
JP2017221195 | 2017-11-16 | ||
PCT/JP2018/042391 WO2019098311A1 (ja) | 2017-11-16 | 2018-11-16 | 伝送線路及びアンテナモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019098311A1 JPWO2019098311A1 (ja) | 2020-11-19 |
JP6881597B2 true JP6881597B2 (ja) | 2021-06-02 |
Family
ID=66540195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019554299A Active JP6881597B2 (ja) | 2017-11-16 | 2018-11-16 | 伝送線路及びアンテナモジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US11271278B2 (ja) |
JP (1) | JP6881597B2 (ja) |
CN (1) | CN111344897B (ja) |
WO (1) | WO2019098311A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088468B2 (en) * | 2017-12-28 | 2021-08-10 | Samsung Electro-Mechanics Co., Ltd. | Antenna module |
TWI699929B (zh) * | 2019-01-30 | 2020-07-21 | 友達光電股份有限公司 | 天線單元以及天線裝置 |
JP2021061313A (ja) * | 2019-10-07 | 2021-04-15 | 株式会社デンソー | 高周波線路接続構造 |
US20220094061A1 (en) * | 2020-09-24 | 2022-03-24 | Apple Inc. | Electronic Devices Having Co-Located Millimeter Wave Antennas |
US20240047846A1 (en) * | 2020-12-28 | 2024-02-08 | AMOSENSE Co.,Ltd | Antenna module |
US11837775B2 (en) * | 2021-04-21 | 2023-12-05 | Texas Instruments Incorporated | Microelectronic device package including antenna and semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3710652B2 (ja) | 1999-08-03 | 2005-10-26 | 三菱電機株式会社 | ストリップライン給電装置 |
JP3924527B2 (ja) * | 2002-03-28 | 2007-06-06 | 京セラ株式会社 | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
US6933450B2 (en) | 2002-06-27 | 2005-08-23 | Kyocera Corporation | High-frequency signal transmitting device |
JP3999177B2 (ja) * | 2003-08-29 | 2007-10-31 | 富士通株式会社 | 高周波回路基板 |
JP2013074256A (ja) * | 2011-09-29 | 2013-04-22 | Nec Corp | 多層配線基板及びその多層配線基板に実装された高周波回路 |
US9054403B2 (en) * | 2012-06-21 | 2015-06-09 | Raytheon Company | Coaxial-to-stripline and stripline-to-stripline transitions including a shorted center via |
US9196951B2 (en) * | 2012-11-26 | 2015-11-24 | International Business Machines Corporation | Millimeter-wave radio frequency integrated circuit packages with integrated antennas |
JP6013298B2 (ja) * | 2013-09-03 | 2016-10-25 | 日本電信電話株式会社 | 高周波伝送線路 |
JP6013297B2 (ja) * | 2013-09-03 | 2016-10-25 | 日本電信電話株式会社 | 高周波伝送線路 |
US10763566B2 (en) * | 2017-07-20 | 2020-09-01 | Apple Inc. | Millimeter wave transmission line structures |
-
2018
- 2018-11-16 JP JP2019554299A patent/JP6881597B2/ja active Active
- 2018-11-16 CN CN201880073295.1A patent/CN111344897B/zh active Active
- 2018-11-16 WO PCT/JP2018/042391 patent/WO2019098311A1/ja active Application Filing
-
2020
- 2020-05-15 US US16/874,743 patent/US11271278B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN111344897B (zh) | 2021-11-23 |
JPWO2019098311A1 (ja) | 2020-11-19 |
CN111344897A (zh) | 2020-06-26 |
US20200274221A1 (en) | 2020-08-27 |
US11271278B2 (en) | 2022-03-08 |
WO2019098311A1 (ja) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6881597B2 (ja) | 伝送線路及びアンテナモジュール | |
US20190252784A1 (en) | Antenna module | |
US11223120B2 (en) | Antenna module and antenna device | |
US9905915B2 (en) | Pattern antenna | |
JP6567475B2 (ja) | 無線装置 | |
JP2015023473A (ja) | アンテナ装置 | |
US20050134408A1 (en) | Circuit device and printed circuit board | |
US20210280980A1 (en) | Tapered Slot Antenna | |
WO2020054681A1 (ja) | アンテナおよび通信装置 | |
US10680336B2 (en) | Antenna device | |
WO2018185935A1 (ja) | 基板間接続構造 | |
EP1585184B1 (en) | Direct current cut structure | |
JP2014241482A (ja) | マイクロ波回路 | |
JP3008939B1 (ja) | 高周波回路基板 | |
US11769954B2 (en) | Method and apparatus for millimeter wave antenna array | |
US20210105030A1 (en) | Communication module | |
US9755313B2 (en) | Chip antenna for near field communication and method of manufacturing the same | |
US20130192865A1 (en) | Noise suppression structure | |
KR101349591B1 (ko) | 다이 스태킹 구조의 칩소자 | |
US20150288390A1 (en) | Radio module and method of manufacturing the same | |
JP2005123237A (ja) | カバーの製造方法とこれを用いたモジュール | |
US12027775B2 (en) | Method and apparatus for millimeter wave antenna array | |
US11310908B2 (en) | Circuit board, inductor, and radio apparatus | |
US10840575B2 (en) | Band pass filter including microstrip transmission line | |
US20230170619A1 (en) | Feeder line and antenna device using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6881597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |