JP6867263B2 - Bonded structure and semiconductor package - Google Patents
Bonded structure and semiconductor package Download PDFInfo
- Publication number
- JP6867263B2 JP6867263B2 JP2017185208A JP2017185208A JP6867263B2 JP 6867263 B2 JP6867263 B2 JP 6867263B2 JP 2017185208 A JP2017185208 A JP 2017185208A JP 2017185208 A JP2017185208 A JP 2017185208A JP 6867263 B2 JP6867263 B2 JP 6867263B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal terminal
- line conductor
- bonding
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、リード端子と線路導体との間に介在する接合材を含む接合構造および半導体パッケージに関する。 The present invention relates to a bonding structure and a semiconductor package including a bonding material interposed between a lead terminal and a line conductor.
光半導体素子等の半導体素子が実装される半導体パッケージとして、半導体素子が実装される基板と、基板に固定されたリード端子とを備えるものが知られている。基板に対する半導体素子の実装およびリード端子の固定は、例えば、誘電体基板等の絶縁性部材を介して行なわれる。 As a semiconductor package on which a semiconductor element such as an optical semiconductor element is mounted, a package including a substrate on which the semiconductor element is mounted and a lead terminal fixed to the substrate is known. The mounting of the semiconductor element on the substrate and the fixing of the lead terminal are performed, for example, via an insulating member such as a dielectric substrate.
この場合、半導体パッケージにおいて、誘電体基板に、金−スズまたはスズ−銀等のろう材を介して信号端子が接合されて、固定されている。信号端子は金属製のリードピン端子等である。誘電体基板の表面のうちろう材が接合される部分には金属層があらかじめ設けられる(例えば特許文献1を参照)。 In this case, in the semiconductor package, the signal terminals are joined and fixed to the dielectric substrate via a brazing material such as gold-tin or tin-silver. The signal terminal is a metal lead pin terminal or the like. A metal layer is provided in advance on the surface of the dielectric substrate to which the brazing material is bonded (see, for example, Patent Document 1).
半導体パッケージにおいて、信号端子と基板との電気的および機械的な接続の信頼性向上が求められている。また、そのような接続信頼の向上に有効な接合構造が求められている。 In a semiconductor package, it is required to improve the reliability of electrical and mechanical connection between a signal terminal and a substrate. Further, a joining structure effective for improving such connection reliability is required.
本発明の一つの態様の接合構造は、端部を有する金属端子と、該金属端子の前記端部が位置している線路導体と、金属粒子を含んでおり、前記金属端子の前記端部と前記線路導体との間に介在している接合材とを備えている。また、前記金属端子の前記端部と前記接合材との接合界面に沿って空隙が位置している。 The bonding structure of one embodiment of the present invention includes a metal terminal having an end portion, a line conductor in which the end portion of the metal terminal is located, and metal particles, and the end portion of the metal terminal. It is provided with a bonding material interposed between the line conductor. Further, a gap is located along the bonding interface between the end portion of the metal terminal and the bonding material.
本発明の一つの態様の半導体パッケージは、第1面および該第1面と反対側の第2面を有する基板と、前記基板の第1面側に位置する線路導体と、前記基板の前記第2面から前記第1面にかけて貫通しており、前記第1面側に端部を有する金属端子とを備えており、金属粒子を含んでおり、前記金属端子の前記端部と前記線路導体との間に介在している接合材とを備えている。また、前記金属端子の前記端部と前記線路導体との間に上記構成の接合構造を有している。 The semiconductor package according to one aspect of the present invention includes a substrate having a first surface and a second surface opposite to the first surface, a line conductor located on the first surface side of the substrate, and the first surface of the substrate. It penetrates from two surfaces to the first surface, has a metal terminal having an end on the first surface side, contains metal particles, and has the end of the metal terminal and the line conductor. It is equipped with a bonding material that is interposed between the two. Further, it has a bonding structure having the above configuration between the end portion of the metal terminal and the line conductor.
本発明の一つの態様の接合構造によれば、例えば接合材のクラック等の、熱応力による接合構造の機械的な破壊の可能性を低減することができる。 According to the joint structure of one aspect of the present invention, the possibility of mechanical destruction of the joint structure due to thermal stress such as cracks in the joint material can be reduced.
本発明の一つの態様の半導体パッケージによれば、上記構成の接合構造を有することから、金属端子と信号線路との機械的および電気的な接続信頼性が高い半導体パッケージを提供することができる。 According to the semiconductor package of one aspect of the present invention, since it has the bonding structure having the above configuration, it is possible to provide a semiconductor package having high mechanical and electrical connection reliability between the metal terminal and the signal line.
本発明の実施形態の接合構造および半導体パッケージについて、添付の図面を参照して説明する。図1は、本発明の実施形態の接合構造を示す断面図であり、図2は、図1のA部分を拡大して示す断面図であり、図3は、図1のB部分を拡大して示す断面図である。また、図4(a)は本発明の実施形態の半導体パッケージの斜視図であり、図4(b)は図4(a)の反対側から見た斜視図である。また、図5(a)は本発明の実施形態の半導体パッケージの平面図であり、図5(b)は図5(a)のX−X線における断面図である。 The bonded structure and the semiconductor package of the embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a joint structure according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing an enlarged portion A of FIG. 1, and FIG. 3 is an enlarged view of a portion B of FIG. It is sectional drawing which shows. Further, FIG. 4A is a perspective view of the semiconductor package according to the embodiment of the present invention, and FIG. 4B is a perspective view seen from the opposite side of FIG. 4A. 5 (a) is a plan view of the semiconductor package according to the embodiment of the present invention, and FIG. 5 (b) is a sectional view taken along line XX of FIG. 5 (a).
本発明の実施形態の接合構造Cは、端部1aを有する金属端子1と、線路導体2と、金属端子1の端部1aと線路導体2との間に介在している接合材3とを有している。接合材3によって金属端子1の端部1aと線路導体2とが互いに接合されている。また、金属端子1の端部1aと接合材3との接合界面に沿って空隙4が位置している。接合材3は導電性を有するものであるときに、接合材3を介して金属端子1と線路導体2とが互いに機械的および電気的に接続されている。
In the bonding structure C of the embodiment of the present invention, the
この接合構造Cは、例えば外部接続用の金属端子1と、半導体素子と電気的に接続される線路導体2と、金属端子1および線路導体2が所定の位置関係で配置される基板5を含む半導体パッケージにおける、金属端子1と線路導体2との接合材3を介した接合に用いられる。本発明の実施形態の半導体パッケージ10は、金属端子1と、線路導体2と、金属端子1と線路導体2との間に介在している接合材3と、金属端子1および線路導体2が配置されている基板5とを有し、さらに、金属端子1と線路導体2との間に上記実施形態の接合構造Cを有している。
The bonding structure C includes, for example, a
また、図4および図5に示す例において、半導体パッケージ10は、さらに、線路導体2が実際に配置されて基板5に固定されている絶縁板6と、絶縁板6に接合されているサブマウント7とを有している。基板5は、第1面5aおよび第1面と反対側の第2面5bを有し第1面5aと第2面5bとの間で基板5を厚み方向に貫通している貫通孔5cとを有している。リード端子1は、第2面5bから第1面5aにかけて、貫通孔5c内を通って基板5を貫通している。リード端子1の端部1aは第1面5a側に位置している。基板5の第1面5a側に絶縁板6が位置し、これにより基板5の第1面5a側に線路導体2が配
置されている。この、基板5の第1面5a側で、上記構成の接合構造Cを介して金属端子1の端部1aと線路導体2とが互いに接合されている。
Further, in the examples shown in FIGS. 4 and 5, the
この半導体パッケージ10は、例えば、光半導体素子等の半導体素子(図示せず)を気密封止するものである。半導体素子は、絶縁板6に搭載されるとともに線路導体2と電気的に接続される。基板5の、半導体素子が搭載された第1面5a側が金属製ケース(CAN
)(図示せず)で封止されれば、いわゆるTO(Transistor Outline)−CAN型の半導体パッケージが形成される。半導体素子が光半導体素子であるときには、光信号の入出力用の開口を有する金属ケースが用いられる。
The
) (Not shown), a so-called TO (Transistor Outline) -CAN type semiconductor package is formed. When the semiconductor element is an optical semiconductor element, a metal case having an opening for input / output of an optical signal is used.
実施形態の接合構造Cにおいて、金属端子1は、例えば上記のような半導体パッケージ10における外部接続用の導電路としての機能を有する。この場合、金属端子1は、細長い帯状または棒状等のリード(ピン)端子である。金属端子1は、例えば、鉄−ニッケル−コバルト合金、鉄−ニッケル合金または銅を含む合金材料等の金属材料からなる。金属端子1は、例えば鉄−ニッケル−コバルト合金からなる場合は、鉄−ニッケル−コバルト合金このインゴット(塊)に圧延加工、打ち抜き加工、切削加工およびエッチング加工等から適宜選択した金属加工を施すことによって製作することができる。
In the bonding structure C of the embodiment, the
金属端子1は、例えば図4および図5に示す例のように、複数の金属端子1が並んで基板5に固定されるものでもよい。図4および図5に示す例では、信号伝送用の一対の金属端子1が基板5を貫通して配置されている。それぞれの金属端子1は、基板5の第1面5a側に位置する端部1aを有している。
The
なお、図4および図5に示す例では、一対の金属端子1と並んで、接地端子8が配置されている。接地端子8は、金属端子1と同様の金属材料を用い、同様の方法で製作することができる。半導体パッケージ10における金属端子1および接地端子8の構成および機能の詳細については後述する。
In the examples shown in FIGS. 4 and 5, the
金属端子1は、例えば、長さが1.5〜22mmで直径が0.1〜1mmの線状である。信号伝送用の場合、一対の金属端子1の機械的強度、特性インピーダンス(以下、単にインピーダンスという)のマッチングおよび半導体パッケージ10としての小型化等を考慮すれば、それぞれの金属端子1の直径は0.15〜0.25mmとする。金属端子1の直径が0.15mm以上であれば、例えば半導体パッケージ10の取り扱い時における金属端子1の曲がり等を抑制することが容易であり、作業性の向上等において有利である。また、金属端子1の直径が0.25mm以下であれば、金属端子1が貫通する貫通孔5cの径を小さく抑えることができるため、基板5の小型化、つまりは半導体パッケージ10の小型化に対して有効である。
The
線路導体2は、例えば、半導体パッケージ10における半導体素子接続用の導体として機能を有している。半導体素子と線路導体2との電気的な接続は、ボンディングワイヤまたははんだ等の低融点ろう材を介して行なわれる。ボンディングワイヤの場合であれば、ボールボンド法等のボンディング法によって半導体素子(電極)と線路導体2とに順次、金ワイヤまたはアルミニウムワイヤ等のボンディングワイヤを接合することにより、半導体素子を線路導体2に電気的に接続させることができる。この線路導体2と金属端子1とが接合材3を介して互いに接合されて、半導体素子と外部電気回路とを電気的に接続する導電路が構成される。
The
前述したように、線路導体2は、例えば絶縁板6の表面に形成されている。この絶縁板6が基板5の第1面5a側に固定されて、線路導体2が基板5の第1面5a側に位置している。この第1面5a側において、線路導体2に金属端子1の端部1aが位置し、後述する接合材3を介して両者が互いに接合されている。
As described above, the
線路導体2は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム、白金、ロジウム、ニッケルおよびコバルト等の金属材料から適宜選択された金属材料またはこれらの金属材料を含む合金の金属材料により形成されている。線路導体2は、メタライズ層、めっき層および薄膜層等の形態で形成することができる。線路導体2は、前述したように絶縁板6に形成されたものであり、金、銅、ニッケル、銀等の薄膜層を含む
ものであるときには、チタン、クロム、タンタル、ニオブ、ニッケル−クロム合金、窒化タンタル等の密着金属層をさらに含むものでもよい。密着金属層は、絶縁板6と薄膜層との間に位置し、線路導体2の絶縁板6に対する密着性を向上させる機能を有する。
The
線路導体2の厚みは、例えば電気抵抗の低減および内部応力の抑制等を考慮して、0.1
〜5μm程度に設定される。また、密着金属層の厚みは、絶縁板6に対する密着性の向上および内部応力の抑制等を考慮して、0.01〜0.2μm程度に設定される。なお、線路導体
2は、密着金属層と薄膜層との間に、両者の相互拡散を抑制する拡散抑制層をさらに含んでいてもよい。拡散抑制層は、例えば、白金、パラジウム、ロジウム、ニッケル、チタン−タングステン合金等の金属材料により形成することができる。拡散抑制層の厚みは、例えば上記の相互拡散の抑制および線路導体2における電気抵抗の抑制等を考慮して、約0.05〜1μmに設定される。
The thickness of the
It is set to about 5 μm. The thickness of the adhesion metal layer is set to about 0.01 to 0.2 μm in consideration of improving the adhesion to the insulating
また、線路導体2は、メタライズ法によって絶縁板6の表面に配置されたものであるときには、例えば、タングステン、モリブデン、マンガン、銅、銀、金、白金およびパラジウム等の金属材料から適宜選択された金属材料を含んでいて構わない。この場合には、例えば、タングステンの粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、絶縁板6と焼成することによって線路導体2を形成することができる。
Further, when the
絶縁板6は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化ケイ素質焼結体またはガラスセラミック焼結体等のセラミックス絶縁材料によって形成されている。絶縁板6は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム、酸化ケイ素、酸化カルシウムおよび酸化マグネシウム等の原料粉末に適当な有機溶剤、溶媒を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法またはカレンダーロール法等によってシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1300〜1600℃の所定温度で焼成する。以上の工程によって絶縁板6を製作することができる。
The insulating
線路導体2がタングステン等のメタライズ層からなる場合には、メタライズ層(線路導体2)用の金属ペーストを絶縁板6となるグリーンシートの表面に所定パターンに印刷し、同時焼成する製造方法を用いてもよい。この場合には、絶縁板6と線路導体2とを一体的に製作することができる。そのため、線路導体2と絶縁板6との接合の強度および生産性等の向上に関しては有効である。
When the
金属端子1の端部1aと線路導体2との間に介在している接合材3は、例えば、銀、銅、金およびパラジウム等の金属材料またはこれらの金属材料を含む合金等の金属材料からなる金属粒子を含有している。金属粒子同士が互いに金属結合によって結合し合い、接合材3としてまとまった形状になっている。また、この金属粒子が金属端子1および線路導体2それぞれに含有されている金属成分と結合し合っている。これにより、金属端子1と線路導体2との接合材3を介した接合が行なわれている。
The
金属端子1の端部1aと接合材3との接合界面に沿って位置している空隙4は、例えば金属端子1と接合材3との間に生じる熱応力を吸収し、緩和する機能を有している。すなわち、金属端子1の端部1aと接合材3との接合界面に沿って空隙4が位置しているため、この空隙4において金属端子1の表面部分の変形が容易である。この変形により、例えば線路導体2または線路導体2が位置している基体である絶縁板6と金属端子との間に生じる熱応力を、吸収して緩和することができる。したがって、例えば接合材3のクラック等の、熱応力による接合構造Cの機械的な破壊の可能性を低減することができる。すなわち、金属端子1と線路導体2との電気的および機械的な接続の信頼性が高い接合構造Cを提供することができる。
The
空隙4は、上記の熱応力の緩和を考慮すれば、金属端子1と接合材3とが対向し合う接合界面のうち5〜30%程度の面積比で存在している。言い換えれば、接合材3は、金属端子1の端部に面している表面のうち5〜30%程度の面積の領域では、金属端子1と実際に接合されていなくて構わない。上記の面積比が5%程度以上であれば、熱応力を効果的に吸収し、緩和することができる。また、上記の面積比が30%以下であれば、接合材3の金属端子1に対する実際の接合面積を大きくして、両者間の接合強度を効果的に向上させることができる。
The
なお、空隙4は、図1および図2の例では一続きの比較的面積が大きいものであるが、これに限らず、より面積が小さいものが複数個分散して存在していても構わない。また、空隙4における金属端子1の端部1aの表面と接合材3との間の距離(つまり空隙4の高さ等の大きさ)は、熱応力の緩和の点では、任意の値に設定して構わない。すなわち、金属端子1と接合材3との間に、両者が直接に接合されていない隙間があればよい。空隙4の高さ等の大きさは、空隙4への水分等の腐食成分の入り込み抑制等を考慮すれば、いわゆるサブミクロンオーダーの狭いものにすればよい。
In the examples of FIGS. 1 and 2, the
空隙4の高さ等の大きさは、金属粒子の粒径、接合時の加熱温度等の接合条件、金属粒子の材料および接合時に接合材3に作用する重力等の外力の大きさおよび向き等の条件を適宜調整すればよい。例えば、絶縁板6に対する熱応力の緩和を大きくしたい場合は、空隙4の高さ等の大きさを大きくし、線路導体2と接合材3の接合部における放熱性を向上させればよい。
The size of the height of the
図2に示す例において、空隙4が、金属端子1の端部1aのうち線路導体2と接合材3を介して対向している領域(以下、下部領域ともいう)に位置している。この場合には、金属端子1および接合材3において熱応力が集中しやすい下部領域において、熱応力を効果的に緩和することができる。したがって、特に熱応力の緩和について有利であり、信頼性の向上に有効な接合構造Cとすることができる。
In the example shown in FIG. 2, the
空隙4について、下部領域に位置させるには、例えば、接合材3を介した金属端子1と線路導体2との接合時に、上記下部領域が下向きになるようにすればよい。詳細には以下のとおりである。
In order to position the
接合材3を介した金属端子1と線路導体2との接合は、例えば次のようにして行なわれる。まず、銀等の上記金属材料の粒子(実際には多数の粒子の集合物)を有機溶剤およびバインダとともに混練してペーストを作製する。次に、このペーストを間に挟んで金属端子1の端部1aを線路導体2の所定部位に位置合せし、ジグ等で仮固定する。その後、これらを電気炉等で加熱してペースト中の金属粒子同士を結合させる。このときに、バインダ成分間の重合等が生じるようにしてもよい。すなわち、接合材3は、金属粒子間の金属結合に加えて、有機成分の重合体による接合の作用を含んでいてもよい。上記バインダ成分を含有するペーストによる接合の温度は、例えば約200〜300℃に設定される。
The
このような接合時の金属粒子等の挙動から、金属端子1と線路導体2との接合時に上記下部領域が下向きであれば、言い換えれば重力により金属端子1(端部1a)から接合材3となるペーストが離れる方向に位置していれば、その重力の作用により接合材3(ペースト)の一部を金属端子1の端部1aから離して、両者間に空隙4となる隙間を生じさせることができる。この隙間が生じた状態で、金属粒子間の結合が生じるため、金属端子1の端部1aと線路導体2との間に空隙4を位置させることができる。
From the behavior of metal particles and the like at the time of such joining, if the lower region faces downward at the time of joining the
また、この時に、上記ペーストが互いに重合する有機成分を含有していれば、有機成分の重合体によってペーストが比較的低温で硬化するため、接合材3となるペーストの形状維持が容易である。そのため、空隙4を含んだ状態で、金属端子1の端部1aと接合材3との間の接合を行なわせることもできる。また、比較的低温で接合ができるため、金属端子1と線路導体2との接合材3を介した接合の作業性、ならびに接合構造Cおよび半導体パッケージCとしての生産性の向上についても有効である。
Further, at this time, if the pastes contain organic components that polymerize with each other, the paste is cured at a relatively low temperature by the polymer of the organic components, so that the shape of the paste to be the
また、接合材3における金属粒子は、金属粒子間の接合の容易さおよび接合の強度等を考慮したときに、1μm程度またはそれ未満の粒径である微小粒子(いわゆるサブミクロン粒子、サブナノ粒子、ナノ粒子)であってもよいし、微小粒子とミクロン単位の金属粒子との混合物であってもよい。接合材3となるペーストは、このような微小粒子を金属粒子として用いるときに、互いに重合し合う有機樹脂成分を含有していてもよい。このような有機樹脂成分としては、例えば重合性のカルボン酸誘導体等を挙げることができる。
Further, the metal particles in the
また、接合材3は、微小粒子である金属粒子を含有するものである必要はなく、銀または銅等の結晶粒子を金属粒子として含有する多結晶体であってもよい。この場合も、結晶粒子が重力に従い下方向に移動することで、空隙4を生じさせることができる。
Further, the
また、図2および図3に示す例おいて、空隙4が、金属端子1の端部1aのうち線路導体2と接合材3を介して対向している領域(上記の下部領域)のみに位置している。この場合にも、金属端子1および接合材3において熱応力が集中しやすい下部領域において、熱応力を効果的に緩和することができる。また、この場合には、下部領域以外には空隙4が存在していない。言い換えれば、下部領域を除く比較的広い領域において接合材3が金属端子1の端部1aに直接に接合されている。
Further, in the examples shown in FIGS. 2 and 3, the
つまり、熱応力の緩和を有効なものとしながら、接合材3の金属端子1に対する接合面積の確保も容易である。したがって、この場合には、熱応力の緩和および接合強度の向上について有利であり、金属端子1と線路導体2との接合強度および信頼性の向上に有効な接合構造Cとすることができる。
That is, it is easy to secure the bonding area of the
また、下部領域のみに空隙4が位置しているときには、その下部領域のほぼ全面に空隙4が存在していても構わない。このような空隙4が存在していても、下部領域以外では金属端子1に接合3が直接に接合されているので、接合材3と金属端子1の間の接合強度を有効に確保することは容易である。
Further, when the
下部領域のみに空隙4を位置させるには、例えば次のようにすればよい。すなわち、下部領域に空隙4を位置させる場合(下部領域以外に空隙4が位置していてもよい場合)と同様に、下部領域が下向きになるようにして、接合材3となる上記ペーストを間に挟んで金属端子1(端部1a)と線路号体2との加熱、接合を行なう。このときに、ペースト中の有機溶剤の含有率、金属粒子の粒径、粒度分布および含有率ならびに接合時の温度、接合に要する時間、接合後の冷却時間等の条件を適宜調整して、下部領域以外にペーストと金属端子1との間に隙間(空隙4)が生じないようにする。
To position the
なお、隙間が生じやすい条件は、例えば、ペーストの粘度が低い場合であり、粘度は例えば上記有機溶剤の含有率等で調整する。また、接合時の金属粒子の接合性が低く接合に要する時間が長い場合であり、この時間は、例えば上記金属粒子の粒径等で調整する。また、接合の温度が高い場合、つまり接合時に金属粒子の凝集や焼結しやすい場合であり、接合の温度を、金属粒子同士の金属結合に必要な温度を超えて、高くし過ぎないよう設定する。 The condition in which gaps are likely to occur is, for example, the case where the viscosity of the paste is low, and the viscosity is adjusted by, for example, the content of the organic solvent. Further, there is a case where the bondability of the metal particles at the time of bonding is low and the time required for bonding is long, and this time is adjusted by, for example, the particle size of the metal particles. In addition, when the bonding temperature is high, that is, when metal particles are likely to aggregate or sinter during bonding, the bonding temperature is set so as not to exceed the temperature required for metal bonding between metal particles. To do.
図6は、本発明の他の実施形態の接合構造における要部を拡大して示す断面図である。図6において図1〜図5と同様の部位には同様の符号を付している。図6に示す例では、空隙4内において露出する金属端子1の表面に、金属粒子と同じ金属材料からなる薄層9が位置している。薄層9は、例えば厚みが0.5μm〜10μm程度の層状の部位である。薄層
9は、空隙4に面する金属端子1の表面のほぼ全面に沿って位置しているものであってもよいし、接合材3が接している金属端子1の表面に位置していてもよい。このような薄層9が存在することにより、水分の付着による金属端子1の腐食等の可能性を効果的に低減することができる。
FIG. 6 is an enlarged cross-sectional view showing a main part of the joint structure of another embodiment of the present invention. In FIG. 6, the same parts as those in FIGS. 1 to 5 are designated by the same reference numerals. In the example shown in FIG. 6, a
薄層9は、例えば、接合材3(上記ペースト)を介した金属端子1と線路導体2との接合時の加熱の温度および時間等を調整することで生成させることができる。例えば、上記の接合温度を接合材3となるペーストの接合温度の上限(300℃等)程度に設定して、金
属端子1と線路導体2との接合を行なうようにすればよい。このときの熱で接合材3中の銀等の成分が金属端子1の端部1a表面に沿って濡れ拡がり、薄層9を形成する。
The
図7は、本発明の他の実施形態の接合構造を示す断面図である。図7において図1〜図5と同様の部位には同様の符号を付している。図7に示す例において、接合材3は、ピン端子1の先端(図7では右端)から線路導体2に対向している端部1aの広い範囲においてピン端子1に接合されていない。空隙4は、ピン端子1の先端部分に位置している。この場合には、ピン端子1の先端部の中央から端部1aに対向する線路導体2にかけて、接合材3が滑らかにフィレットを作っている。
FIG. 7 is a cross-sectional view showing a joining structure of another embodiment of the present invention. In FIG. 7, the same parts as those in FIGS. 1 to 5 are designated by the same reference numerals. In the example shown in FIG. 7, the joining
図7に示すような例では、上記フィレットの存在によって、接合材3の線路導体2に対する接合強度も向上させることができる。また、この例においても、接合材3と金属端子1の端部1a(先端部)との間に空隙4が位置しているため、空隙4部分における熱応力の緩和が容易である。したがって、接合材3を介した線路導体3と金属端子1との接合強度および接続信頼性の向上に有効な接合構造Cとすることができる。
In the example shown in FIG. 7, the presence of the fillet can also improve the bonding strength of the
また、上記の各例において、金属粒子が銀粒子であるときには、次のような点で有利である。すなわち、接合材3における熱伝導性(つまり、接合構造Cおよびこれを含む半導体パッケージ10の放熱性等)、線路導体2および金属端子1を含む信号の伝送路における電気抵抗の低減等に有利である。また、半導体素子の実装または金属ケースの接合等のための熱負荷工程においても再溶融しづらい、アウトガスが少ないという利点が挙げられる。
Further, in each of the above examples, when the metal particles are silver particles, it is advantageous in the following points. That is, it is advantageous for thermal conductivity in the bonding material 3 (that is, heat dissipation of the bonding structure C and the
この場合の銀粒子は、銀を99.9質量%以上含有する、いわゆる純銀であってもよく、微量の銅または金等の他の成分を含有するものでもよい。また、金属粒子の全部が銀粒子でなくてもよく、例えば銀粒子と銅粒子の両方が金属粒子に含まれていてもかまわない。 The silver particles in this case may be so-called pure silver containing 99.9% by mass or more of silver, or may contain a trace amount of other components such as copper or gold. Further, not all of the metal particles need to be silver particles, and for example, both silver particles and copper particles may be contained in the metal particles.
なお、金属粒子が銅粒子であるとき、または銅粒子を含むときには、金属粒子の全部が銀粒子であるときに比べて、イオンマイグレーションの可能性を低減すること、経済性を向上させること等においては有利である。 When the metal particles are copper particles or contain copper particles, the possibility of ion migration is reduced, the economic efficiency is improved, etc., as compared with the case where all the metal particles are silver particles. Is advantageous.
前述したように、本発明の実施形態の半導体パッケージは次の構成を有している。すなわち、本実施形態の半導体パッケージ10は第1面5aおよび第1面5aと反対側の第2面5bを有する基板5と、基板5の第1面5a側に位置する線路導体2と、基板5の第2面5bから第1面5aにかけて貫通しており、第1面5a側に端部1aを有する金属端子1と、金属粒子を含んでおり、金属端子1の端部1aと線路導体2との間に介在している接合材3とを有している。また、本実施形態の半導体パッケージ10は、金属端子1の端部1
aと線路導体2との間に、上記いずれかの構成の接合構造Cを有している。
As described above, the semiconductor package of the embodiment of the present invention has the following configuration. That is, the
A joint structure C having any of the above configurations is provided between a and the
上記形態の半導体パッケージ10によれば、上記いずれかの構成の接合構造Cを有することから、金属端子1と線路導体2との機械的および電気的な接続信頼性が高い半導体パッケージ10を提供することができる。
According to the
基板5の第1面5a側は、前述した金属ケースで封止される側である。基板5と金属ケースとの間に形成される空間内に、半導体素子および金属端子1の端部1aが封止される。また、図4および図5等に示す例では、基板5の貫通孔5c内に封止材(符号なし)が位置している。封止材は、金属端子1と貫通孔5cとの間の隙間を塞ぐ機能を有している。封止材は、ガラス材料またはセラミック材料等の絶縁材料からなる。このような絶縁材料の例としては、ホウケイ酸ガラス、ソーダガラス等のガラス、およびこれらのガラスに熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられる。この絶縁材料は、金属端子1におけるインピーダンスマッチング(比誘電率)および封止の信頼性等を考慮して、適宜選択することができる。
The
サブマウント7は、基板5の第1面5a上に設けられ、第1面5aに平行な基板搭載面を有する。半導体パッケージ10において、サブマウント7は、絶縁板6に搭載される電子部品が発生する熱を基板5へ伝導する機能等を有している。すなわち、サブマウント7は、半導体パッケージ10の外部に放熱する放熱材としての機能を有する。
The
サブマウント7は、基板5と一体に形成されていてもよく、冷却部材(例えば、ペルチェ素子など)を含んでいてもよい。サブマウント7が基板5と一体に形成されている場合、サブマウント7は、基板5と同様の金属材料からなる。これにより、半導体パッケージ10における放熱性が効果的に確保される。
The
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。 The present invention is not limited to the examples of the above embodiments, and various modifications can be made within the scope of the gist of the present invention.
例えば、図8に示すように、空隙4は接合材3に閉じられた空間に位置していてもよい。これにより、金属端子1と絶縁板6との間に生じる熱応力を緩和することができると同時に、水分の付着による金属端子1の腐食等の可能性を効果的に低減することができる。
For example, as shown in FIG. 8, the
1・・金属端子
1a・・端部
2・・線路導体
3・・接合材
4・・空隙
5・・基板
5a・・第1面
5b・・第2面
5c・・貫通孔
6・・絶縁板
7・・サブマウント
8・・接地端子
9・・薄層
10・・半導体パッケージ
1 ・ ・
10 ... Semiconductor package
Claims (6)
該金属端子の前記端部が位置している線路導体と、
金属粒子を含んでおり、前記金属端子の前記端部と前記線路導体との間に介在している接合材とを備えており、
前記金属端子の前記端部と前記接合材との接合界面に沿って空隙が位置している接合構造。 With metal terminals with ends,
With the line conductor where the end of the metal terminal is located,
It contains metal particles and includes a bonding material interposed between the end of the metal terminal and the line conductor.
A bonding structure in which voids are located along the bonding interface between the end of the metal terminal and the bonding material.
前記基板の前記第1面側に位置する線路導体と、
前記基板の前記第2面から前記第1面にかけて貫通しており、前記第1面側に端部を有する金属端子と、
金属粒子を含んでおり、前記金属端子の前記端部と前記線路導体との間に介在している接合材とを備えており、
前記金属端子の前記端部と前記線路導体との間に、請求項1〜請求項5のいずれか1項記載の接合構造を有している半導体パッケージ。 A substrate having a first surface and a second surface opposite to the first surface,
A line conductor located on the first surface side of the substrate and
A metal terminal that penetrates from the second surface to the first surface of the substrate and has an end on the first surface side.
It contains metal particles and includes a bonding material interposed between the end of the metal terminal and the line conductor.
A semiconductor package having the bonding structure according to any one of claims 1 to 5, between the end of the metal terminal and the line conductor.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017185208A JP6867263B2 (en) | 2017-09-26 | 2017-09-26 | Bonded structure and semiconductor package |
CN201811029028.2A CN109560062B (en) | 2017-09-26 | 2018-09-04 | Bonding structure and semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017185208A JP6867263B2 (en) | 2017-09-26 | 2017-09-26 | Bonded structure and semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062073A JP2019062073A (en) | 2019-04-18 |
JP6867263B2 true JP6867263B2 (en) | 2021-04-28 |
Family
ID=66177629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017185208A Active JP6867263B2 (en) | 2017-09-26 | 2017-09-26 | Bonded structure and semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6867263B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3708283B2 (en) * | 1997-04-23 | 2005-10-19 | 日本特殊陶業株式会社 | Wiring board |
JP4129212B2 (en) * | 2003-08-28 | 2008-08-06 | 京セラ株式会社 | Semiconductor element storage package and semiconductor device |
JP5361609B2 (en) * | 2009-08-25 | 2013-12-04 | 京セラ株式会社 | Electronic component mounting package and electronic device |
JP2014207389A (en) * | 2013-04-15 | 2014-10-30 | 株式会社東芝 | Semiconductor package |
-
2017
- 2017-09-26 JP JP2017185208A patent/JP6867263B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019062073A (en) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10727186B2 (en) | Power semiconductor device | |
JP6978509B2 (en) | Bonded structures, semiconductor packages and semiconductor devices | |
CN107993985B (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP6854810B2 (en) | Semiconductor device | |
JP6643975B2 (en) | Method for manufacturing semiconductor device | |
KR20160106065A (en) | Resistor and production method for resistor | |
KR20200135395A (en) | Manufacturing method of electronic component mounting module | |
US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
CN109560062B (en) | Bonding structure and semiconductor package | |
US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
US10290602B2 (en) | Semiconductor device and method of making semiconductor device | |
JP6927829B2 (en) | Bonded structure and semiconductor package | |
JP2017092389A (en) | Semiconductor device | |
JP6867263B2 (en) | Bonded structure and semiconductor package | |
JP2021005674A (en) | Electronic component module, electronic component unit, and manufacturing method of electronic component module | |
JP6927850B2 (en) | Bonded structure and semiconductor package | |
US11195776B2 (en) | Power module substrate and power module | |
JP6983119B2 (en) | Heat dissipation plate, semiconductor package and semiconductor device | |
CN107431047B (en) | Wiring substrate, electronic device, and electronic module | |
JP2006210576A (en) | Electronic component mounting board and electronic device | |
WO2012124539A1 (en) | Electronic component, and method for producing same | |
JP6538484B2 (en) | Circuit board and electronic device | |
JP6525855B2 (en) | Semiconductor device package and semiconductor device | |
JP2009158537A (en) | Package for housing semiconductor element | |
JP3838888B2 (en) | Semiconductor element storage package and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6867263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |