JP6854942B2

JP6854942B2 - Current detection circuit

Info

Publication number: JP6854942B2
Application number: JP2020067155A
Authority: JP
Inventors: 宇都宮　文靖; 文靖宇都宮
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2020-04-03
Filing date: 2020-04-03
Publication date: 2021-04-07
Anticipated expiration: 2036-03-25
Also published as: JP2020101572A

Description

本発明は、電流検出回路に関し、特に、電流測定抵抗に所定電流が流れたことを検出する電流検出回路に関する。 The present invention relates to a current detection circuit, and more particularly to a current detection circuit that detects that a predetermined current has flowed through a current measurement resistor.

図２に従来の電流検出回路２００の回路図を示す。
従来の電流検出回路２００は、電流流入端子２０３と、基準端子２０２と、電流測定抵抗２４１と、電流検出部２５１とを備えている。 FIG. 2 shows a circuit diagram of the conventional current detection circuit 200.
The conventional current detection circuit 200 includes a current inflow terminal 203, a reference terminal 202, a current measurement resistor 241 and a current detection unit 251.

電流検出部２５１は、電圧入力端子２０４と、基準端子電圧入力端子２０６と、基準電圧回路２０と、電圧比較回路２６１と、出力端子２０５とで構成されている。
電流流入端子２０３と基準端子２０２は、電流測定抵抗２４１を介して接続され、さらに、電圧入力端子２０４と基準端子電圧入力端子２０６にそれぞれ接続されている。 The current detection unit 251 includes a voltage input terminal 204, a reference terminal voltage input terminal 206, a reference voltage circuit 20, a voltage comparison circuit 261 and an output terminal 205.
The current inflow terminal 203 and the reference terminal 202 are connected via the current measurement resistor 241 and further connected to the voltage input terminal 204 and the reference terminal voltage input terminal 206, respectively.

基準電圧回路２０は、基準端子電圧入力端子２０６と電圧比較回路２６１のマイナス入力端子との間に設けられ、基準端子電圧入力端子２０６の電圧を基準とした基準電圧Ｖｒｅｆを電圧比較回路２６１のマイナス入力端子に供給する。電圧入力端子２０４は、電圧比較回路２６１のプラス入力端子に接続され、電圧比較回路２６１の出力は、出力端子２０５に接続されている。 The reference voltage circuit 20 is provided between the reference terminal voltage input terminal 206 and the minus input terminal of the voltage comparison circuit 261. The reference voltage Vref based on the voltage of the reference terminal voltage input terminal 206 is set to the minus of the voltage comparison circuit 261. Supply to the input terminal. The voltage input terminal 204 is connected to the positive input terminal of the voltage comparison circuit 261, and the output of the voltage comparison circuit 261 is connected to the output terminal 205.

上記のように構成された従来の電流検出回路２００は、以下のように動作する。
電流流入端子２０３から電流測定抵抗２４１を介して基準端子２０２へ測定電流が流れることにより、電流測定抵抗２４１の一端に発生した電圧が電圧入力端子２０４に入力され、この入力電圧と基準電圧Ｖｒｅｆとが電圧比較回路２６１で比較される。 The conventional current detection circuit 200 configured as described above operates as follows.
When the measured current flows from the current inflow terminal 203 to the reference terminal 202 via the current measuring resistor 241, the voltage generated at one end of the current measuring resistor 241 is input to the voltage input terminal 204, and the input voltage and the reference voltage Vref are combined. Is compared by the voltage comparison circuit 261.

測定電流が検出電流値に達すると、電圧入力端子２０４の電圧が基準電圧Ｖｒｅｆを超えるため電圧比較回路２６１の出力がハイレベルとなり、出力端子２０５からハイレベルの電流検出信号が出力される（例えば、特許文献１の図２を参照）。 When the measured current reaches the detected current value, the voltage of the voltage input terminal 204 exceeds the reference voltage Vref, so that the output of the voltage comparison circuit 261 becomes high level, and a high level current detection signal is output from the output terminal 205 (for example). , See FIG. 2 of Patent Document 1).

特開２００５−２４１４６３号公報Japanese Unexamined Patent Publication No. 2005-241463

上記のような従来の電流検出回路２００において、電圧比較回路２６１は、通常、少なくとも差動増幅回路とバッファ回路とを備えて構成されるため、電圧比較回路２６１における消費電流が大きい。 In the conventional current detection circuit 200 as described above, since the voltage comparison circuit 261 is usually configured to include at least a differential amplifier circuit and a buffer circuit, the current consumption in the voltage comparison circuit 261 is large.

また、小型化と低コスト化のため、電流測定抵抗２４１には、なるべく低い抵抗値の抵抗を採用するのが望ましい。しかし、電流測定抵抗２４１の抵抗値が低いと、測定電流が流れた際に電流測定抵抗２４１に発生する電圧が低くなることから、この電圧と比較される基準電圧回路２０の電圧Ｖｒｅｆも低い電圧値にする必要がある。このため、図示はしていないが、基準電圧回路２０は、内部で作成した一定電圧をブリーダ抵抗で１０分の１程度に分圧することで、０．１Ｖ以下の電圧の基準電圧Ｖｒｅｆを出力するよう構成される。このような低い電圧値の基準電圧Ｖｒｅｆをブリーダ抵抗を用いて生成するためには、電源端子とＧＮＤ端子間に接続されたブリーダ抵抗に電流を流さなければならず、消費電流の増加につながる。 Further, in order to reduce the size and cost, it is desirable to use a resistor having a resistance value as low as possible for the current measurement resistor 241. However, if the resistance value of the current measurement resistor 241 is low, the voltage generated in the current measurement resistor 241 when the measurement current flows is low, so that the voltage Vref of the reference voltage circuit 20 to be compared with this voltage is also low. Must be a value. Therefore, although not shown, the reference voltage circuit 20 outputs a reference voltage Vref having a voltage of 0.1 V or less by dividing the constant voltage created internally by a bleeder resistor to about 1/10. Is configured. In order to generate such a low voltage value reference voltage Vref using a bleeder resistor, a current must be passed through the bleeder resistor connected between the power supply terminal and the GND terminal, which leads to an increase in current consumption.

このように、従来の電流検出回路２００では、消費電流が非常に大きくなってしまうという課題がある。 As described above, the conventional current detection circuit 200 has a problem that the current consumption becomes very large.

本発明の電流検出回路は、電源端子と、ＧＮＤ端子と、測定電流入力端子と、出力端子と、ゲートが第２のＰＭＯＳトランジスタのドレインに共通接続され、ソースが前記電源端子に共通接続された第１乃至第３のＰＭＯＳトランジスタと、ゲートが前記第１のＰＭＯＳトランジスタのドレインに接続され、ソースが前記ＧＮＤ端子に接続された第１のＮＭＯＳトランジスタと、一端が前記第１のＰＭＯＳトランジスタのドレインに接続され、他端が前記第１のＮＭＯＳトランジスタのドレインに接続された第１の抵抗と、ドレインが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートが前記第１のＮＭＯＳトランジスタのドレインに接続され、前記第１のＮＭＯＳトランジスタのしきい値電圧よりも低いしきい値電圧を有する第２のＮＭＯＳトランジスタと、前記第２のＮＭＯＳトランジスタのソースと前記ＧＮＤ端子との間に接続された第２の抵抗と、ドレインが前記出力端子及び前記第３のＰＭＯＳトランジスタのドレインに接続され、ゲートが前記第２のＮＭＯＳトランジスタのゲートに接続され、前記第２のＮＭＯＳトランジスタのしきい値電圧と同じしきい値電圧を有する第３のＮＭＯＳトランジスタと、一端が前記測定電流入力端子及び前記第３のＮＭＯＳトランジスタのソースに接続され、他端が前記ＧＮＤ端子に接続された電流測定抵抗と、を備えることを特徴とする。 In the current detection circuit of the present invention, the power supply terminal, the GND terminal, the measurement current input terminal, the output terminal, and the gate are commonly connected to the drain of the second MIMO transistor, and the source is commonly connected to the power supply terminal. The first to third MIMO transistors, the first NMOS transistor whose gate is connected to the drain of the first epitaxial transistor and the source is connected to the GND terminal, and the drain of the first epitaxial transistor at one end. The first resistor, the other end of which is connected to the drain of the first NMOS transistor, and the drain is connected to the drain of the second MIMO transistor, and the gate is connected to the drain of the first NMOS transistor. A second NMOS transistor which is connected and has a threshold voltage lower than the threshold voltage of the first NMOS transistor, and a second connected between the source of the second NMOS transistor and the GND terminal. The resistance of 2 and the drain are connected to the output terminal and the drain of the third MIMO transistor, and the gate is connected to the gate of the second NMOS transistor, which is the same as the threshold voltage of the second NMOS transistor. It includes a third NMOS transistor having a threshold voltage, and a current measurement resistor having one end connected to the measurement current input terminal and the source of the third NMOS transistor and the other end connected to the GND terminal. It is characterized by that.

本発明の電流検出回路によれば、従来の電流検出回路と比べ、電源端子からＧＮＤ端子への電流パスを少なくすることができる。そのため、従来の電流検出回路よりも消費電流を削減することが可能となる。 According to the current detection circuit of the present invention, the current path from the power supply terminal to the GND terminal can be reduced as compared with the conventional current detection circuit. Therefore, it is possible to reduce the current consumption as compared with the conventional current detection circuit.

本実施形態の電流検出回路を示す回路図である。It is a circuit diagram which shows the current detection circuit of this embodiment. 従来の電流検出回路を示す回路図である。It is a circuit diagram which shows the conventional current detection circuit.

以下、本実施形態について図面を参照して説明する。
図１は、本実施形態の電流検出回路１００を示す回路図である。
本実施形態の電流検出回路１００は、電源端子１０１と、ＧＮＤ端子１０２と、測定電流入力端子１０３と、電流測定抵抗接続端子１０４と、出力端子１０５と、ＰＭＯＳトランジスタ１１３と、ＮＭＯＳトランジスタ１２３及び１２４と、電流測定抵抗１４１と、基準電圧回路１０とで構成されている。ＰＭＯＳトランジスタ１１３とＮＭＯＳトランジスタ１２３は、比較出力回路を構成する。 Hereinafter, the present embodiment will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a current detection circuit 100 of this embodiment.
The current detection circuit 100 of the present embodiment includes a power supply terminal 101, a GND terminal 102, a measurement current input terminal 103, a current measurement resistance connection terminal 104, an output terminal 105, a MIMO transistor 113, and an NMOS transistors 123 and 124. , A current measurement resistor 141, and a reference voltage circuit 10. The NMOS transistor 113 and the NMOS transistor 123 form a comparative output circuit.

電源端子１０１には、電源からプラスの電圧が供給され、ＧＮＤ端子１０２には、電源からマイナスの電圧が供給されている。
基準電圧回路１０は、ＰＭＯＳトランジスタ１１１及び１１２と、ＮＭＯＳトランジスタ１２１及び１２２と、抵抗１３１及び１３２とを備えて構成されている。 A positive voltage is supplied from the power supply to the power supply terminal 101, and a negative voltage is supplied from the power supply to the GND terminal 102.
The reference voltage circuit 10 includes a MOSFET transistors 111 and 112, an NMOS transistors 121 and 122, and resistors 131 and 132.

ＰＭＯＳトランジスタ１１１、１１２、及び１１３は、ゲートがＰＭＯＳトランジスタ１１２のドレインに共通接続され、ソースが電源端子１０１に共通接続されている。ＮＭＯＳトランジスタ１２１は、ゲートがＰＭＯＳトランジスタ１１１のドレインに接続され、ソースがＧＮＤ端子１０２に接続されている。抵抗１３１は、一端がＰＭＯＳトランジスタ１１１のドレインに接続され、他端がＮＭＯＳトランジスタ１２１のドレインに接続されている。ＮＭＯＳトランジスタ１２２は、ドレインがＰＭＯＳトランジスタ１１２のドレインに接続され、ゲートがＮＭＯＳトランジスタ１２１のドレインに接続されている。抵抗１３２は、ＮＭＯＳトランジスタ１２２のソースとＧＮＤ端子１０２との間に接続されている。 The gates of the epitaxial transistors 111, 112, and 113 are commonly connected to the drain of the epitaxial transistor 112, and the source is commonly connected to the power supply terminal 101. The gate of the NMOS transistor 121 is connected to the drain of the NMOS transistor 111, and the source is connected to the GND terminal 102. One end of the resistor 131 is connected to the drain of the NMOS transistor 111, and the other end of the resistor 131 is connected to the drain of the NMOS transistor 121. The drain of the NMOS transistor 122 is connected to the drain of the NMOS transistor 112, and the gate is connected to the drain of the NMOS transistor 121. The resistor 132 is connected between the source of the NMOS transistor 122 and the GND terminal 102.

ＮＭＯＳトランジスタ１２３は、ドレインが出力端子１０５及びＰＭＯＳトランジスタ１１３のドレインに接続され、ゲートがＮＭＯＳトランジスタ１２２のゲートに接続されている。電流測定抵抗接続端子１０４は、測定電流入力端子１０３及びＮＭＯＳトランジスタ１２３のソースに接続されている。電流測定抵抗１４１は、一端が電流測定抵抗接続端子１０４に接続され、他端がＧＮＤ端子１０２に接続されている。ＮＭＯＳトランジスタ１２４は、ゲートが抵抗１３１の一端に接続され、ドレインが電流測定抵抗接続端子１０４に接続され、ソースがＧＮＤ端子１０２に接続されている。 The drain of the NMOS transistor 123 is connected to the output terminal 105 and the drain of the NMOS transistor 113, and the gate is connected to the gate of the NMOS transistor 122. The current measurement resistor connection terminal 104 is connected to the source of the measurement current input terminal 103 and the NMOS transistor 123. One end of the current measurement resistor 141 is connected to the current measurement resistor connection terminal 104, and the other end is connected to the GND terminal 102. In the NMOS transistor 124, the gate is connected to one end of the resistor 131, the drain is connected to the current measurement resistor connection terminal 104, and the source is connected to the GND terminal 102.

ＮＭＯＳトランジスタ１２１及び１２４は、通常のしきい値電圧を有し、ＮＭＯＳトランジスタ１２２及び１２３のしきい値電圧は、ＮＭＯＳトランジスタ１２１及び１２４よりも低い。 The NMOS transistors 121 and 124 have a normal threshold voltage, and the threshold voltage of the NMOS transistors 122 and 123 is lower than that of the NMOS transistors 121 and 124.

上記のように構成された電流検出回路１００において、基準電圧回路１０では、しきい値電圧の低いＮＭＯＳトランジスタ１２２に流れる電流が、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１１とで構成されるカレントミラー回路により、ＰＭＯＳトランジスタ１１１のドレイン電流にコピーされる。このＰＭＯＳトランジスタ１１１のドレイン電流は、抵抗１３１を介して通常のしきい値電圧であるＮＭＯＳトランジスタ１２１に流れる。 In the current detection circuit 100 configured as described above, in the reference voltage circuit 10, the current flowing through the NMOS transistor 122 having a low threshold voltage is generated by the current mirror circuit composed of the MOSFET transistor 112 and the MOSFET transistor 111. It is copied to the drain current of the MOSFET transistor 111. The drain current of the NMOS transistor 111 flows through the resistor 131 to the NMOS transistor 121, which is a normal threshold voltage.

ここで、ＮＭＯＳトランジスタ１２２とＮＭＯＳトランジスタ１２１の駆動能力を同じにし、両ＮＭＯＳトランジスタが飽和動作している場合、両ＮＭＯＳトランジスタのオーバードライブ電圧が同じとなる。このため、抵抗１３１と抵抗１３２にかかる電圧の合計値が両ＮＭＯＳトランジスタのしきい値電圧の差となる。従って、ＮＭＯＳトランジスタ１２２と抵抗１３２との接続点Ｎに、両ＮＭＯＳトランジスタのしきい値電圧の差より低い電圧の基準電圧ＶＲＥＦを生成することができる。 Here, when the drive capabilities of the NMOS transistors 122 and the NMOS transistors 121 are made the same and both MOSFET transistors are saturated, the overdrive voltages of both MOSFET transistors are the same. Therefore, the total value of the voltages applied to the resistor 131 and the resistor 132 is the difference between the threshold voltages of both NMOS transistors. Therefore, a reference voltage VREF having a voltage lower than the difference between the threshold voltages of both MOSFET transistors can be generated at the connection point N between the NMOS transistor 122 and the resistor 132.

なお、抵抗１３１の抵抗値に対して抵抗１３２の抵抗値を低くすると、基準電圧ＶＲＥＦの電圧値を更に低くすることができる。
基準電圧ＶＲＥＦが抵抗１３２にかかることで流れる電流は、ＰＭＯＳトランジスタ１１２を介してＰＭＯＳトランジスタ１１３のドレイン電流にコピーされる。 If the resistance value of the resistor 132 is lowered with respect to the resistance value of the resistor 131, the voltage value of the reference voltage VREF can be further lowered.
The current that flows when the reference voltage VREF is applied to the resistor 132 is copied to the drain current of the epitaxial transistor 113 via the epitaxial transistor 112.

ＰＭＯＳトランジスタ１１３のドレイン電流よりもＮＭＯＳトランジスタ１２３が流せるドレイン電流が大きい場合、出力端子１０５は電流測定抵抗接続端子１０４の電圧となり、ＧＮＤ端子１０２の電圧に近い値となる。一方、ＰＭＯＳトランジスタ１１３のドレイン電流よりもＮＭＯＳトランジスタ１２３が流せるドレイン電流が小さい場合、出力端子１０５は電源端子１０１の電圧となる。 When the drain current that can be passed through the NMOS transistor 123 is larger than the drain current of the NMOS transistor 113, the output terminal 105 becomes the voltage of the current measurement resistance connection terminal 104, which is close to the voltage of the GND terminal 102. On the other hand, when the drain current that can be passed through the NMOS transistor 123 is smaller than the drain current of the NMOS transistor 113, the output terminal 105 becomes the voltage of the power supply terminal 101.

ここで例えば、ＰＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１３の駆動能力を同じに、ＮＭＯＳトランジスタ１２２とＮＭＯＳトランジスタ１２３の駆動能力を同じに、ＮＭＯＳトランジスタ１２１とＮＭＯＳトランジスタ１２４の駆動能力を同じに設定する。 Here, for example, the drive capabilities of the MPa transistor 111, the MPa transistor 112, and the NMOS transistor 113 are set to be the same, the drive capabilities of the NMOS transistor 122 and the NMOS transistor 123 are set to be the same, and the drive capabilities of the NMOS transistor 121 and the NMOS transistor 124 are set to be the same. To do.

これにより、基準電圧ＶＲＥＦよりも電流測定抵抗１４１の電圧が低い場合、ＰＭＯＳトランジスタ１１３のドレイン電流よりもＮＭＯＳトランジスタ１２３が流せるドレイン電流が大きくなるので、出力端子１０５からはＧＮＤ端子１０２の電圧に近い電圧が出力される。基準電圧ＶＲＥＦよりも電流測定抵抗１４１の電圧が高い場合、ＰＭＯＳトランジスタ１１３のドレイン電流よりもＮＭＯＳトランジスタ１２３が流せるドレイン電流が小さくなるので、出力端子１０５からは電源端子１０１の電圧が出力される。 As a result, when the voltage of the current measurement resistor 141 is lower than the reference voltage VREF, the drain current that can be passed through the NMOS transistor 123 is larger than the drain current of the epitaxial transistor 113, so that the voltage from the output terminal 105 is close to the voltage of the GND terminal 102. The voltage is output. When the voltage of the current measurement resistor 141 is higher than the reference voltage VREF, the drain current that can be passed through the NMOS transistor 123 is smaller than the drain current of the NMOS transistor 113, so that the voltage of the power supply terminal 101 is output from the output terminal 105.

また、ＮＭＯＳトランジスタ１２４には、ＰＭＯＳトランジスタ１１３のドレイン電流と同じ電流がコピーされる。このため、ＰＭＯＳトランジスタ１１３のドレイン電流は、ＮＭＯＳトランジスタ１２４へ流れ、電流測定抵抗１４１には流れない。従って、電流測定抵抗１４１には測定電流入力端子１０３から入力された電流のみが流れるため、測定電流以外の誤差電流の影響を排除できる。 Further, the same current as the drain current of the NMOS transistor 113 is copied to the NMOS transistor 124. Therefore, the drain current of the NMOS transistor 113 flows to the NMOS transistor 124 and does not flow to the current measurement resistor 141. Therefore, since only the current input from the measurement current input terminal 103 flows through the current measurement resistor 141, the influence of an error current other than the measurement current can be eliminated.

上述のような本実施形態の電流検出回路１００によれば、従来の電流検出回路のように、電源端子からＧＮＤ端子への電流パスを多く必要とする電圧比較回路を用いることなく、基準電圧ＶＲＥＦと電流測定抵抗を用いたＩ−Ｖ変換で発生した電圧とを比較し、電流測定抵抗に所定電流が流れたことを検出することが可能となる。したがって、消費電流を大幅に削減することができる。 According to the current detection circuit 100 of the present embodiment as described above, the reference voltage VREF does not use a voltage comparison circuit that requires many current paths from the power supply terminal to the GND terminal as in the conventional current detection circuit. It is possible to detect that a predetermined current has flowed through the current measurement resistor by comparing the voltage with the voltage generated by the IV conversion using the current measurement resistor. Therefore, the current consumption can be significantly reduced.

なお、本実施形態において、各ＰＭＯＳトランジスタや各ＮＭＯＳトランジスタの駆動能力が同じであるとして説明したが、これに限定されるものではない。例えば、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１３の駆動能力比とＮＭＯＳトランジスタ１２２とＮＭＯＳトランジスタ１２３の駆動能力比が同じであればよく、また例えば、ＮＭＯＳトランジスタ１２４の流す電流はＰＭＯＳトランジスタ１１３の流す電流と同じであれば良い。
また、抵抗１３２の抵抗値は、ＰＭＯＳトランジスタ１１２とＰＭＯＳトランジスタ１１１のミラー比に応じて変更すれば良い。 In the present embodiment, it has been described that the drive capability of each NMOS transistor and each NMOS transistor is the same, but the present invention is not limited to this. For example, the drive capacity ratio of the MPLS transistor 112 and 113 and the drive capacity ratio of the NMOS transistor 122 and the NMOS transistor 123 may be the same. For example, the current flowing through the NMOS transistor 124 is the same as the current flowing through the NMOS transistor 113. Anything is fine.
Further, the resistance value of the resistor 132 may be changed according to the mirror ratio of the epitaxial transistor 112 and the epitaxial transistor 111.

更に、本実施形態において、抵抗１３１や抵抗１３２にかかる電圧は、両ＮＭＯＳトランジスタのしきい値電圧の温度変化がほぼ等しいため、温度に対して変化しない。また、抵抗１３１と抵抗１３２を同じ材料とすることで、抵抗１３２にかかる電圧は温度に対して変化しない。よって、接続点Ｎに温度変化の少ない基準電圧ＶＲＥＦをＧＮＤ端子１０２基準で生成することができるという効果も得られる。 Further, in the present embodiment, the voltage applied to the resistor 131 and the resistor 132 does not change with respect to the temperature because the temperature changes of the threshold voltages of both NMOS transistors are substantially equal. Further, by using the same material for the resistor 131 and the resistor 132, the voltage applied to the resistor 132 does not change with respect to the temperature. Therefore, there is also an effect that a reference voltage VREF with a small temperature change can be generated at the connection point N with reference to the GND terminal 102.

１０基準電圧回路
１０１電源端子
１０２ＧＮＤ端子
１０３測定電流入力端子
１０４電流測定抵抗接続端子
１０５出力端子
１１１、１１２、１１３ＰＭＯＳトランジス
１２１、１２４ＮＭＯＳトランジスタ
１２２、１２３低しきい値ＮＭＯＳトランジスタ
１３１、１３２抵抗素子
１４１電流測定抵抗 10 Reference voltage circuit 101 Power supply terminal 102 GND terminal 103 Measurement current input terminal 104 Current measurement resistance connection terminal 105 Output terminal 111, 112, 113 CICS Transistor 121, 124 NMOS transistor 122, 123 Low threshold NMOS transistor 131, 132 Resistance element 141 Current measurement resistor

Claims

Power terminal and
GND terminal and
Measurement current input terminal and
Output terminal and
The gate is commonly connected to the drain of the second epitaxial transistor, and the source is commonly connected to the power supply terminal.
A first NMOS transistor whose gate is connected to the drain of the first MOSFET transistor and whose source is connected to the GND terminal.
A first resistor with one end connected to the drain of the first NMOS transistor and the other end connected to the drain of the first NMOS transistor.
A second drain is connected to the drain of the second NMOS transistor, the gate is connected to the drain of the first NMOS transistor, and has a threshold voltage lower than the threshold voltage of the first NMOS transistor. NMOS transistor and
A second resistor connected between the source of the second NMOS transistor and the GND terminal, and
The drain is connected to the output terminal and the drain of the third NMOS transistor, the gate is connected to the gate of the second NMOS transistor, and the same threshold voltage as the threshold voltage of the second NMOS transistor is applied. With a third NMOS transistor
A current measurement resistor with one end connected to the measurement current input terminal and the source of the third NMOS transistor and the other end connected to the GND terminal.
A current detection circuit comprising.

The current detection circuit according to claim 1, wherein the resistance value of the second resistor is a resistance value lower than that of the first resistor.