JP6844333B2 - 積層コイル部品の製造方法 - Google Patents

積層コイル部品の製造方法 Download PDF

Info

Publication number
JP6844333B2
JP6844333B2 JP2017044991A JP2017044991A JP6844333B2 JP 6844333 B2 JP6844333 B2 JP 6844333B2 JP 2017044991 A JP2017044991 A JP 2017044991A JP 2017044991 A JP2017044991 A JP 2017044991A JP 6844333 B2 JP6844333 B2 JP 6844333B2
Authority
JP
Japan
Prior art keywords
pattern
conductor
element body
laminated
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017044991A
Other languages
English (en)
Other versions
JP2018148174A (ja
Inventor
雄也 石間
雄也 石間
俊二 青木
俊二 青木
悠人 志賀
悠人 志賀
近藤 真一
真一 近藤
靖 松山
靖 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017044991A priority Critical patent/JP6844333B2/ja
Publication of JP2018148174A publication Critical patent/JP2018148174A/ja
Application granted granted Critical
Publication of JP6844333B2 publication Critical patent/JP6844333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、積層コイル部品の製造方法に関する。
素体と素体内でコイルを構成する導体とを備える積層コイル部品が知られている(例えば、特許文献1参照)。この積層コイル部品の製造方法は、印刷法によりキャリアフィルム上に内部電極ペースト層を形成すると共に、その周囲にセラミックグリーンシート層を形成することにより複合シートを用意する工程と、用意した複数の複合シートをセラミックグリーンシートに転写して積層する工程と、を含んでいる。
特開2001−307937号公報
特許文献1に記載の積層コイル部品の製造方法では、パターンを転写する際に転写不良が生じる場合があった。
本発明は、転写不良を抑制することができる積層コイル部品の製造方法を提供することを目的とする。
本発明に係る積層コイル部品の製造方法は、素体と素体内でコイルを構成する導体とを備える積層コイル部品の製造方法であって、第一基材上に、導体の構成材料を含む導体パターンを形成する工程と、第二基材上に、素体の構成材料を含み、導体パターンの形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する工程と、支持体上に、導体パターン及び素体パターンを転写して積層する工程と、積層する工程により得られた積層体を熱処理する工程と、を含む。
この積層コイル部品の製造方法では、導体パターンの形状に対応する領域が断続的に複数の箇所において除去された素体パターンが形成される。このような素体パターンによれば、導体パターンの形状に対応する領域が連続的に除去された素体パターンに比べて、導体パターンの形状に対応する領域により分断された領域間の接続強度を向上させることができる。したがって、素体パターンを転写する際に、一部領域が転写されずに第二基材上に残る転写不良を抑制することができる。
本発明に係る積層コイル部品の製造方法において、素体パターンを形成する工程では、素体パターンとして、複数の箇所のうち隣り合う2つの箇所の離間距離が、導体パターンの幅の0.5倍以上1.5倍以下となる素体パターンを形成してもよい。この場合、素体パターンにおける分断された領域間の接続強度を向上させながら、導体パターンの潰れを抑制することができる。
本発明に係る積層コイル部品の製造方法において、素体パターンを形成する工程では、素体パターンとして、導体パターンの形状に対応する領域が断続的に5箇所以下において除去された素体パターンを形成してもよい。この場合、素体パターンが導体パターンに重なる箇所が4箇所以下となることから、導体パターンの潰れを抑制することができる。
本発明に係る積層コイル部品の製造方法において、導体パターンを形成する工程では、導体パターンとして、所定方向に延在する第一パターン部分と、第一パターン部分の所定方向における両端部から延在すると共に、所定方向において互いに対向する一対の第二パターン部分と、を有する導体パターンを形成してもよい。このような導体パターンの形状によれば、素体パターンにおける分断された領域間の接続強度が低下し易い。このような場合でも、導体パターンの形状に対応する領域が断続的に複数の箇所において除去された素体パターンによれば、転写不良を抑制することができる。
本発明に係る積層コイル部品の製造方法において、素体パターンを形成する工程では、素体パターンとして、少なくとも第一パターン部分の形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成してもよい。このような素体パターンによれば、例えば、一対の第二パターン部分の形状に対応する領域が断続的に除去されると共に、第一パターン部分の形状に対応する領域が連続的に除去された素体パターンに比べて、分断された領域間の接続強度を向上させることができる。したがって、転写不良を抑制することができる。
本発明に係る積層コイル部品の製造方法において、導体パターンを形成する工程では、一対の導体パターンとして、互いに重ねた際に、少なくとも一部が互いに重なる一対の導体パターンを形成し、素体パターンを形成する工程では、素体パターンとして、一対の導体パターンが互いに重なる部分に対応する領域が断続的に複数の箇所において除去された素体パターンを形成し、導体パターン及び素体パターンを積層する工程では、積層方向において、素体パターンを一対の導体パターンの間に配置してもよい。この場合、一対の導体パターンが互いに重なる部分の間に素体パターンの除去されていない部分が配置される。したがって、素体パターンの除去されていない部分では、プレス時の圧力が局所的に高まる。この結果、素体パターンと導体パターンとの密着性を向上させることができる。
本発明に係る積層コイル部品の製造方法において、導体パターンを形成する工程では、一対の導体パターンとして、互いに重ねた際に、少なくとも一部が重なる一対の導体パターンを形成し、素体パターンを形成する工程では、一対の素体パターンとして、一対の導体パターンが重なる部分に対応する領域において、互いに重ねた際に、複数の箇所同士が互いにずれるように配置された一対の素体パターンを形成し、導体パターン及び素体パターンを積層する工程では、一対の導体パターン及び一対の素体パターンを積層してもよい。このように、少なくとも一部が互いに重なる一対の導体パターンが積層されたとしても、一対の素体パターンの除去されていない部分が互いにずれるので、積層高さのばらつきを抑制することができる。
本発明に係る積層コイル部品の製造方法において、導体パターンを形成する工程では、フォトリソグラフィ法により導体パターンを形成してもよく、素体パターンを形成する工程では、フォトリソグラフィ法により素体パターンを形成してもよい。この場合、印刷法による場合に比べて、導体パターン及び素体パターンを精度よく形成することができる。
本発明に係る積層コイル部品の製造方法によれば、転写不良を抑制することができる。
実施形態に係る積層コイル部品の製造方法により製造される積層コイル部品の斜視図である。 図1に示される積層コイル部品の分解斜視図である。 実施形態に係る積層コイル部品の製造方法を示すフローチャートである。 実施形態に係る積層コイル部品の製造方法を概念的に示す断面図である。 実施形態に係る積層コイル部品の製造方法を概念的に示す断面図である。 素体パターン及び導体パターンの平面図である。 素体パターン及び導体パターンの平面図である。 変形例に係る素体パターンの平面図である。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
[積層コイル部品]
図1及び図2を参照して、実施形態に係る積層コイル部品を説明する。図1は、実施形態に係る積層コイル部品の製造方法により製造される積層コイル部品の斜視図である。図2は、図1に示される積層コイル部品の分解斜視図である。
図1に示されるように、実施形態に係る積層コイル部品1は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。積層コイル部品1は、その外表面として、端面1a,1bと、側面1c,1d,1e,1fとを有している。端面1a,1bは、互いに対向している。側面1c,1dは、互いに対向している。側面1e,1fは、互いに対向している。以下では、端面1a,1bの対向方向を方向D1、側面1c,1dの対向方向を方向D2、及び、側面1e,1fの対向方向を方向D3とする。方向D1、方向D2、及び方向D3は互いに略直交している。
端面1a,1bは、側面1c,1dを連結するように方向D2に延在している。端面1a,1bは、側面1e,1fを連結するように方向D3にも延在している。側面1c,1dは、端面1a,1bを連結するように方向D1に延在している。側面1c,1dは、側面1e,1fを連結するように方向D3にも延在している。側面1e,1fは、側面1c,1dを連結するように方向D2に延在している。側面1e,1fは、端面1a,1bを連結するように方向D1にも延在している。側面1cは、例えば積層コイル部品1を図示しない他の電子機器(例えば、回路基材、又は電子部品)に実装する際、他の電子機器と対向する面である。
積層コイル部品1の方向D1における長さは、積層コイル部品1の方向D2における長さ及び積層コイル部品1の方向D3における長さよりも長い。積層コイル部品1の方向D2における長さと積層コイル部品1の方向D3における長さとは、互いに同等である。すなわち、本実施形態では、端面1a,1bは正方形状を呈し、側面1c,1d,1e,1fは、長方形状を呈している。積層コイル部品1の方向D1における長さは、積層コイル部品1の方向D2における長さ、及び積層コイル部品1の方向D3における長さと同等であってもよいし、これらの長さよりも短くてもよい。積層コイル部品1の方向D2における長さ及び積層コイル部品1の方向D3における長さは、互いに異なっていてもよい。
なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。
図1及び図2に示されるように、積層コイル部品1は、素体2と、実装用導体3,4と、複数のコイル導体5c,5dと、接続導体6,7と、スルーホール導体8と、を備えている。
素体2は、略直方体形状を呈し、端面1a,1b及び側面1cそれぞれの一部と、側面1d,1e,1fの全部とを構成している。素体2は、複数の素体層12a〜12dが方向D3において積層されることによって構成されている。具体的な積層構成については後述する。実際の素体2では、複数の素体層12a〜12dは、その層間の境界が視認できない程度に一体化されている。素体層12a〜12dは、例えば磁性材料(Ni−Cu−Zn系フェライト材料、Ni−Cu−Zn−Mg系フェライト材料、又はNi−Cu系フェライト材料等)により構成されている。素体層12a〜12dを構成する磁性材料には、Fe合金等が含まれていてもよい。素体層12a〜12dは、非磁性材料(ガラスセラミック材料、誘電体材料等)から構成されていてもよい。
実装用導体3,4は、方向D1において互いに離間して素体2の外表面に配置されている。実装用導体3,4は、例えば、同形状を呈している。実装用導体3,4は、例えば、方向D3から見てL字状を呈している。実装用導体3,4には、電解めっき又は無電解めっきが施されることにより、その外表面にはめっき層が形成されていてもよい。めっき層は、例えばNi、Sn、Auを含んでいる。
実装用導体3は、一体的に形成された導体部分3a,3bを有している。導体部分3a,3bは、矩形板状を呈している。導体部分3aは、端面1aに露出し、端面1aの一部を構成している。導体部分3bは、側面1cに露出し、側面1cの一部を構成している。実装用導体3は、方向D3から見てL字状を呈する複数の実装用導体層13が、方向D3において積層されることによって構成されている。実際の実装用導体3では、複数の実装用導体層13は、その層間の境界が視認できない程度に一体化されている。
実装用導体4は、一体的に形成された導体部分4a,4bを有している。導体部分4a,4bは、矩形板状を呈している。導体部分4aは、端面1bに露出し、端面1bの一部を構成している。導体部分4bは、側面1cに露出し、側面1cの一部を構成している。実装用導体4は、方向D3から見てL字状を呈する複数の実装用導体層14が、方向D3において積層されることによって構成されている。実際の実装用導体4では、複数の実装用導体層14は、その層間の境界が視認できない程度に一体化されている。
複数のコイル導体5c,5dは、互いに接続されて、素体2内でコイル10を構成している。コイル導体5c,5dは、端面1a,1b及び側面1c,1d,1e,1fから離間して配置されている。
コイル導体5cの一方の端部と接続導体6とは、方向D1において隣り合い、互いに接続されている。コイル導体5cの他方の端部とコイル導体5dの一方の端部とは、方向D3から見て重なり、スルーホール導体8によって接続されている。コイル導体5dの他方の端部と接続導体7とは、方向D1において隣り合い、互いに接続されている。コイル導体5cの一方の端部は、コイル10の一方の端部を構成し、コイル導体5dの他方の端部は、コイル10の他方の端部を構成している。
コイル導体5c,5dは、複数のコイル導体層15c,15dが、方向D3において積層されることによって構成されている。つまり、複数のコイル導体層15c,15dは、それぞれ方向D3から見て、全部が互いに重なるように配置されている。コイル導体5c,5dは、1つのコイル導体層15c,15dによって構成されていてもよい。なお、図2では、1つのコイル導体層15c,15dのみが示されている。実際のコイル導体5c,5dでは、複数のコイル導体層15c,15dは、その層間の境界が視認できない程度に一体化されている。
接続導体6は、方向D1に延在し、コイル10のコイル導体5cと導体部分3aとに接続されている。接続導体7は、方向D1に延在し、コイル導体5dと導体部分4aとに接続されている。接続導体6,7は、複数の接続導体層16,17が、方向D3において積層されることによって構成されている。なお、図2では、1つの接続導体層16,17のみが示されている。実際の接続導体6,7では、複数の接続導体層16,17は、その層間の境界が視認できない程度に一体化されている。
上述の実装用導体層13,14、コイル導体層15c,15d、及び接続導体層16,17は、導電材料(例えば、Ag又はPd)により構成されている。これらの各層は、同じ材料により構成されていてもよいし、異なる材料により構成されていてもよい。上述の実装用導体層13,14、コイル導体層15c,15d、接続導体層16,17は、断面略矩形状を呈している。
スルーホール導体8は、コイル導体5cの他方の端部とコイル導体5dの一方の端部とに接続されている。スルーホール導体8は、コイル導体5cの他方の端部とコイル導体5dの一方の端部との間に配置された素体層12bを方向D3において貫通している。スルーホール導体8は、導電材料(例えば、Ag又はPd)により構成されている。
積層コイル部品1は、方向D3において、側面1fから順に、2つの素体層12a、1つのユニットUb、3つのユニットUc、1つのユニットUb、3つのユニットUd、1つのユニットUb、及び2つの素体層12aが積層されることにより構成されている。なお、図2では、側面1f側の2つの素体層12a、及び側面1e側の2つの素体層12aについて、それぞれ1つが図示され、それぞれ他の1つの図示が省略されている。また、3つのユニットUc及び3つのユニットUdについて、それぞれ1つが図示され、それぞれ他の2つの図示が省略されている。
ユニットUbは、実装用導体層13,14と素体層12bとの組み合わせからなる。ユニットUbは、素体層12bと、実装用導体層13,14とが互いに組み合わされることにより構成されている。素体層12bには、実装用導体層13,14の形状に対応する形状を有し、実装用導体層13,14が嵌め込まれる欠損部R1、R2が設けられている。素体層12bと、実装用導体層13,14の全体とは、互いに相補的な関係を有している。
ユニットUcは、素体層12cと、実装用導体層13,14及びコイル導体層15cとの組み合わせからなる。素体層12cには、欠損部R1、R2と、コイル導体層15c及び接続導体層16の形状に対応する形状を有し、コイル導体層15c及び接続導体層16が嵌め込まれる複数(ここでは4)の欠損部Rcと、が設けられている。
ユニットUdは、素体層12dと、実装用導体層13,14及びコイル導体層15dとの組み合わせからなる。素体層12dには、欠損部R1、R2と、コイル導体層15d及び接続導体層17の形状に対応する形状を有し、コイル導体層15d及び接続導体層17が嵌め込まれる複数(ここでは4)の欠損部Rdと、が設けられている。
欠損部R1,R2,Rc,Rdの幅(以下、欠損部の幅)は、基本的に、実装用導体層13,14、コイル導体層15c,15d、及び接続導体層16,17の幅(以下、導体部の幅)よりも広くなるように設定される。素体層12b,12c,12dと、実装用導体層13,14、コイル導体層15c,15d及び接続導体層16,17との接着性向上のために、欠損部の幅は、敢えて導体部の幅よりも狭くなるように設定されてもよい。欠損部の幅から導体部の幅を引いた値は、例えば、−3μm以上10μm以下であることが好ましく、0μm以上10μm以下であることがより好ましい。
(積層コイル部品の製造方法)
図3〜図7を参照して、実施形態に係る積層コイル部品1の製造方法を説明する。図3は、実施形態に係る積層コイル部品の製造方法を示すフローチャートである。図4及び図5は、実施形態に係る積層コイル部品の製造方法を概念的に示す断面図である。図6及び図7は、素体パターン及び導体パターンの平面図である。図4及び図5の断面図は概念的に示されており、実際の積層コイル部品1の断面図とは必ずしも一致していない。実施形態に係る積層コイル部品1の製造方法では、複数の積層コイル部品1が並行して製造される。図4〜図7では、1つの積層コイル部品1に対応する部分のみが図示されている。
まず、図4(a)に示されるように、基材20上に素体形成層21を形成する(工程S1)。基材20は、例えばPETフィルムである。素体形成層21は、例えば、上述の素体層12a〜12dの構成材料、及び感光性材料を含む素体ペーストを基材20上に塗布することにより形成される。素体ペーストに含まれる感光性材料は、ネガ型及びポジ型のどちらであってもよく、公知のものを用いることができる。
続いて、図4(b)に示されるように、例えばCrマスクを用いたフォトリソグラフィ法により素体形成層21を露光及び現像し、後述の導体パターン32,33(図4(d)参照)の形状に対応する領域が除去された素体パターン22を基材20上に形成する(工程S2)。つまり、工程S2では、欠損部R1,R2となる欠損部23、及び欠損部Rc,Rdとなる欠損部24が設けられた素体パターン22が形成される。なお、本実施形態の「フォトリソグラフィ法」とは、感光性材料を含む加工対象の層を露光及び現像することにより、所望のパターンに加工するものであればよく、マスクの種類等に限定されない。
素体パターン22は、熱処理後に素体層12b〜12dとなる層である。工程S2では、熱処理後に素体層12bとなる素体パターン22として、導体パターン32の形状に対応する領域が連続的に除去された素体パターンを形成する。つまり、工程S2では、熱処理後に素体層12bとなる素体パターン22として、欠損部23が設けられた素体パターンを形成する。工程S2では、熱処理後に素体層12bとなる素体パターン22を、例えばそれぞれ異なる基材20上に3つ形成する。なお、各基材20は一体であってもよく、別体であってもよい。続いて、そのうち1つの素体パターン22に対し、スルーホール導体8が配置される予定の位置に、貫通孔を形成した後、貫通孔内に、例えばスルーホール導体8の構成材料を含む導体ペーストを充填する。貫通孔の形成は、レーザ加工、又はパンチによる機械加工により行ってもよいし、素体パターン22の形成と同時にフォトリソグラフィ法により行ってもよい。導体ペーストの充填は、例えばスクリーン印刷により行うことができる。
工程S2では、図6(a)に示されるように、熱処理後にユニットUc(図2参照)を構成する素体層12c(図2参照)となる素体パターン22として、図6(b)に示される導体パターン32の形状に対応する領域が連続的に除去されると共に、図6(b)に示される導体パターン33の形状に対応する領域が断続的に複数の箇所(例えば、5箇所以下。ここでは4箇所以下)において除去された素体パターンを形成する。つまり、工程S2では、熱処理後に素体層12cとなる素体パターン22として、図6(a)に示される欠損部23,24が設けられた素体パターンを形成する。熱処理後に素体層12cとなる素体パターン22は、導体パターン32の形状に対応する領域のうち、除去されずに残った部分25を有している。部分25は、隣り合う2つの欠損部24により挟まれている。ここでは、素体パターン22は、3つの部分25を有している。部分25は、互いに対応する素体パターン22と導体パターン33とを重ねた際に、導体パターン33と重なる。
工程S2では、熱処理後にユニットUcを構成する素体層12cとなる素体パターン22を、例えばそれぞれ異なる基材20上に3つ形成する。なお、各基材20は一体であってもよく、別体であってもよい。工程S2では、熱処理後に素体層12cとなる素体パターン22として、特に、後述の一対のパターン部分33a及び一方のパターン部分33bの形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する。工程S2では、熱処理後に素体層12cとなる3つの素体パターン22として、互いに重ねた際に、複数の箇所同士が互いにずれて配置された3つの素体パターン22を形成する。つまり、熱処理後に素体層12cとなる3つの素体パターン22は、互いに重ねた際に、部分25が互いに重ならないように形成される。これにより、同じ形状の導体パターン33が積層されたとしても、対応する素体パターン22の部分25が互いにずれて配置されるので、積層高さのばらつきを抑制することができる。
工程S2では、図7(a)に示されるように、熱処理後にユニットUd(図2参照)を構成する素体層12d(図2参照)となる素体パターン22として、図7(b)に示される導体パターン32の形状に対応する領域が連続的に除去されると共に、図7(b)に示される導体パターン33の形状に対応する領域が断続的に複数(例えば、5箇所以下。ここでは4箇所以下)の箇所において除去された素体パターンを形成する。つまり、工程S2では、熱処理後に素体層12dとなる素体パターン22として、図7(a)に示される欠損部23,24が設けられた素体パターンを形成する。熱処理後に素体層12dとなる素体パターン22は、導体パターン32の形状に対応する領域のうち、除去されずに残った部分25を有している。部分25は、隣り合う2つの欠損部24により挟まれている。ここでは、素体パターン22は、3つの部分25を有している。部分25は、互いに対応する素体パターン22と導体パターン33とを重ねた際に、導体パターン33と重なる。
工程S2では、熱処理後にユニットUdを構成する素体層12dとなる素体パターン22を、例えばそれぞれ異なる基材20上に3つ形成する。なお、各基材20は一体であってもよく、別体であってもよい。工程S2では、熱処理後に素体層12dとなる素体パターン22として、特に、後述の一対のパターン部分33a及び一方のパターン部分33bの形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する。工程S2では、熱処理後に素体層12dとなる3つの素体パターン22として、互いに重ねた際に、複数の箇所同士が互いにずれて配置された3つの素体パターン22を形成する。つまり、熱処理後に素体層12dとなる3つの素体パターン22は、互いに重ねた際に、部分25が互いに重ならないように形成される。これにより、同じ形状の導体パターン33が積層されたとしても、部分25が互いにずれて配置されるので、積層高さのばらつきを抑制することができる。
熱処理後に素体層12c,12dとなる素体パターン22では、上述の複数の箇所のうち隣り合う2つの箇所の離間距離L1(つまり、複数の欠損部24のうち隣り合う欠損部24の離間距離、又は部分25の長さ)は、導体パターン33の幅L2の0.5倍以上1.5倍以下である。熱処理後に素体層12c,12dとなる6つの素体パターン22は、互いに重ねた際に、部分25が重ならないように、欠損部24が設けられている。
一方、図4(c)に示されるように、基材30上に導体形成層31を形成する(工程S3)。基材30は、例えばPETフィルムである。導体形成層31は、例えば、上述の実装用導体層13,14、コイル導体層15c,15d、及び接続導体層16,17の構成材料、及び感光性材料を含む導体ペーストを基材30上に塗布することにより形成される。導体ペーストに含まれる感光性材料は、ネガ型及びポジ型のどちらであってもよく、公知のものを用いることができる。
続いて、図4(d)に示されるように、例えばCrマスクを用いたフォトリソグラフィ法により導体形成層31を露光及び現像し、導体パターン32,33を基材30上に形成する(工程S4)。導体パターン32は、熱処理後に実装用導体層13,14となる層である。導体パターン33は、熱処理後にコイル導体層15c,15d及び接続導体層16,17となる層である。
図6(b)及び図7(b)に示されるように、導体パターン33は、平面視で略矩形環状を呈し、コイル10(図1参照)のコイル軸を取り囲むように形成される。導体パターン33は、一対のパターン部分33aと、一対のパターン部分33bと、を有している。一対のパターン部分33aは、一方のパターン部分33bの方向D2における両端部から方向D1に延在すると共に、方向D2において互いに対向している。一対のパターン部分33bは、一方のパターン部分33aの方向D1における両端部から方向D2に延在すると共に、方向D1において互いに対向している。他方のパターン部分33aと、他方のパターン部分33bとは接続されておらず、離間している。つまり、他方のパターン部分33aと他方のパターン部分33bとの間は、略矩形環状を呈する導体パターン33の開口部に相当する。なお、導体パターン33は、例えば、略円環状、略楕円環状、もしくは略多角形環状等の略環状、直線状又はL字状を呈していてもよい。
上記工程S4では、熱処理後にユニットUbを構成する導体パターン32を、例えばそれぞれ異なる基材30上に3つ形成する。これら3つの導体パターン32は互いに同じ形状を呈している。また、上記工程S4では、熱処理後にユニットUcを構成する導体パターン32,33の組み合わせを、例えばそれぞれ異なる基材30上に3つ形成する。これら3つの導体パターン32,33の組み合わせは互いに同じ形状を呈している。また、上記工程S4では、熱処理後にユニットUdを構成する導体パターン32,33の組み合わせを、例えばそれぞれ異なる基材30上に3つ形成する。これら3つの導体パターン32,33の組み合わせは互いに同じ形状を呈している。なお、各基材30は一体であってもよく、別体であってもよい。
続いて、図4(e)に示されるように、上記工程S1で形成した素体形成層21を基材20から支持体40上に転写する(工程S5)。工程S5を複数回繰り返すことにより、支持体40上に複数の素体形成層21を積層してもよい。本実施形態では、工程S5を2回繰り返すことにより、支持体40上に素体形成層21を2層積層する。これらの素体形成層21は、熱処理後に素体層12aとなる。
続いて、導体パターン32,33及び素体パターン22を支持体40上に転写して、導体パターン32,33及び素体パターン22を方向D3において積層する。具体的には、まず、図4(f)に示されるように、上記工程S4で形成した導体パターン32,33を基材30から、上記工程S5において転写された素体形成層21上に転写する(工程S6)。次に、図4(g)に示されるように、上記工程S2で形成した素体パターン22を基材20から、上記工程S5において転写された素体形成層21上に転写する(工程S7)。素体パターン22の欠損部23,24に、上記工程S6で素体形成層21上に転写された導体パターン32,33が嵌め込まれる。部分25は、導体パターン33上に積層される。
図5(a)に示されるように、上記工程S6及び上記工程S7を交互に繰り返し実施し、素体パターン22及び導体パターン32,33を交互に積層する(工程S8)。これにより、熱処理後にユニットUb,Uc,Udとなる層が積層される。
具体的には、まず、熱処理後にユニットUbを構成する導体パターン32と、熱処理後にユニットUbを構成する素体層12bとなる素体パターン22とが積層される。続いて、熱処理後にユニットUcを構成する導体パターン32,33の組み合わせと、熱処理後にユニットUcを構成する素体層12cとなる素体パターン22とが、交互に3回ずつ積層される。続いて、熱処理後にユニットUbを構成する導体パターン32と、熱処理後にユニットUbを構成する素体層12bとなる素体パターン22のうち、上述のように、貫通孔を設け、導体ペーストを充填した素体パターン22が積層される。続いて、熱処理後にユニットUdを構成する導体パターン32,33の組み合わせと、熱処理後にユニットUdを構成する素体層12dとなる素体パターン22とが、交互に3回ずつ積層される。続いて、熱処理後にユニットUbを構成する導体パターン32と、熱処理後にユニットUbを構成する素体層12bとなる素体パターン22とが積層される。
続いて、図5(b)に示されるように、上記工程S1で形成した素体形成層21を基材20から、上記工程S8で積層した層上に転写する(工程S9)。工程S9を複数回繰り返すことにより、当該層上に素体形成層21を複数積層してもよい。本実施形態では、2回繰り返すことにより、当該層上に基材20から素体形成層21を2層積層する。これらの素体形成層21は、熱処理後に素体層12aとなる。
以上により、熱処理後に積層コイル部品1を構成する積層体50を支持体40上に形成する。なお、例えば、切断マークもしくはチップ(積層コイル部品1)の方向性を示すマークが設けられた層、又は着色層を必要に応じて更に積層し、積層体50としてもよい。
続いて、上記工程S6及び上記工程S7等により得られた積層体50を所定の大きさに切断する(工程S10)。なお、工程S10の前に、積層体50を方向D3にプレスしてもよい。プレス方法として、例えば、温間等方圧プレス(WIP)等の等方圧プレス、又は一軸プレスが用いられる。これにより、例えば、隣り合う導体パターン32,33及び素体パターン22を互いに密着させ、積層体50内に空隙が発生することを抑制することができる。積層体50では、積層方向で隣り合う一対の導体パターン33において、互いに重なる部分の間には、素体パターン22の部分25が配置される。したがって、部分25では、プレス時の圧力が局所的に高まる。この結果、素体パターン22と導体パターン33との密着性を向上させることができる。
続いて、切断された積層体50を熱処理する(工程S11)。具体的には、積層体50に対し、脱バインダ処理を行った後、熱処理を行う。熱処理温度は、例えば850〜900℃程度である。これにより、積層コイル部品1が得られる。必要に応じて、実装用導体3,4に電解めっき又は無電解めっきを施してもよい。
以上説明したように、本実施形態では、導体パターン33の形状に対応する領域が断続的に複数の箇所において除去された素体パターン22が形成される。このような素体パターン22によれば、導体パターン33の形状に対応する領域が連続的に除去された場合に比べて、導体パターン33の形状に対応する領域により分断された領域間の接続強度を向上させることができる。したがって、素体パターン22を転写する際に、一部領域が転写されずに基材20上に残る転写不良を抑制することができる。
上記工程S2では、素体パターン22として、複数の箇所のうち隣り合う2つの箇所の離間距離L1が、導体パターン33の幅L2の0.5倍以上1.5倍以下となる素体パターンを形成する。0.5倍以上とすることにより、素体パターン22における分断された領域間の接続強度を向上させることができる。また、1.5倍以下とすることにより、導体パターン33と重なる部分25の面積が小さくなるので、導体パターン33の潰れを抑制することができる。導体パターン33が潰れると、形成されるコイル導体5c,5dのコイル線径が小さくなる。つまり、コイル導体5c,5dのうち、導体パターン33の潰れた部分に対応して形成される部分の断面積が小さくなる。この結果、コイル10のQ値(quality factor)が低下する可能性がある。
上記工程S2では、素体パターン22として、導体パターン33の形状に対応する領域が断続的に5箇所以下において除去された素体パターンを形成する。このため、部分25が4つ以下となる。つまり、素体パターン22が導体パターン33に重なる箇所が4箇所以下となる。これにより、導体パターン33の潰れを抑制することができる。
上記工程S4では、導体パターン33として、一対のパターン部分33aと、一対のパターン部分33bと、を有する導体パターンを形成する。導体パターン33は、コイル10のコイル軸を取り囲むような略環状を呈しているので、素体パターン22における分断された領域間の接続強度が低下し易い。このような場合でも、素体パターン22では、導体パターン33の形状に対応する領域が断続的に複数の箇所において除去されているので、転写不良を抑制することができる。
上記工程S2では、素体パターン22として、少なくとも一方のパターン部分33a及び一方のパターン部分33bの形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する。このような素体パターン22によれば、導体パターン33が略環状を呈していても、分断された領域間の接続強度を向上させることができる。特に、一方のパターン部分33a及び一方のパターン部分33bは、略環状を呈する導体パターン33において、開口部(他方のパターン部分33aと他方のパターン部分33bとの間)の反対側に形成されている。素体パターン22では、導体パターン33に対応する形状により囲まれた領域において、他の領域との接続強度が低下し易く、特に、一方のパターン部分33a及び一方のパターン部分33bに対応する欠損部24の近傍で他の領域との接続強度が低下し易い。したがって、素体パターン22が、一方のパターン部分33a及び一方のパターン部分33bの形状に対応する領域に部分25を有することにより、効果的に転写不良を抑制することができる。
上記工程S2及び上記工程S4では、フォトリソグラフィ法により素体パターン22及び導体パターン32,33を形成するので、印刷法による場合に比べて、素体パターン22及び導体パターン32,33を精度よく形成することができる。
本発明は上述した実施形態に限らず、様々な変形が可能である。
図8は、変形例に係る素体パターンの平面図である。図8(a)は、熱処理後に素体層12cとなる素体パターン22の例であり、図8(b)は、熱処理後に素体層12dとなる素体パターン22の例である。図8(a)及び図8(b)に示されるように、素体パターン22は、導体パターン33の形状に対応する領域が断続的に複数の箇所において除去されていればよく、どの箇所において除去されていてもよい。つまり、部分25は、導体パターン33の形状に対応する領域のどの箇所に設けられていてもよい。また、部分25は、少なくとも1つ設けられればよい。
素体パターン22及び導体パターン32,33は、フォトリソグラフィ法によらず、例えば印刷法により形成されてもよい。なお、基材20,30は、一体であってもよく、別体であってもよい。
1…積層コイル部品、2…素体、3,4…実装用導体、5c,5d…コイル導体、6,7…接続導体、10…コイル、20…基材、21…素体形成層、22…素体パターン、30…基材、32,33…導体パターン、33a,33b…パターン部分、40…支持体、50…積層体。

Claims (8)

  1. 素体と前記素体内でコイルを構成する導体とを備える積層コイル部品の製造方法であって、
    第一基材上に、前記導体の構成材料を含む導体パターンを形成する工程と、
    第二基材上に、前記素体の構成材料を含み、前記導体パターンの形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する工程と、
    支持体上に、前記導体パターン及び前記素体パターンを転写して積層する工程と、
    前記積層する工程により得られた積層体を熱処理する工程と、を含む、積層コイル部品の製造方法。
  2. 前記素体パターンを形成する工程では、前記素体パターンとして、前記複数の箇所のうち隣り合う2つの箇所の離間距離が、前記導体パターンの幅の0.5倍以上1.5倍以下となる素体パターンを形成する、請求項1記載の積層コイル部品の製造方法。
  3. 前記素体パターンを形成する工程では、前記素体パターンとして、前記導体パターンの形状に対応する領域が断続的に5箇所以下において除去された素体パターンを形成する、請求項1又は2記載の積層コイル部品の製造方法。
  4. 前記導体パターンを形成する工程では、前記導体パターンとして、所定方向に延在する第一パターン部分と、前記第一パターン部分の前記所定方向における両端部から延在すると共に、前記所定方向において互いに対向する一対の第二パターン部分と、を有する導体パターンを形成する、請求項1〜3のいずれか一項記載の積層コイル部品の製造方法。
  5. 前記素体パターンを形成する工程では、前記素体パターンとして、少なくとも前記第一パターン部分の形状に対応する領域が断続的に複数の箇所において除去された素体パターンを形成する、請求項4記載の積層コイル部品の製造方法。
  6. 前記導体パターンを形成する工程では、一対の前記導体パターンとして、互いに重ねた際に、少なくとも一部が互いに重なる一対の導体パターンを形成し、
    前記素体パターンを形成する工程では、前記素体パターンとして、前記一対の導体パターンが互いに重なる部分に対応する領域が断続的に複数の箇所において除去された素体パターンを形成し、
    前記導体パターン及び前記素体パターンを積層する工程では、積層方向において、前記素体パターンを前記一対の導体パターンの間に配置する、請求項1〜5のいずれか一項記載の積層コイル部品の製造方法。
  7. 前記導体パターンを形成する工程では、一対の前記導体パターンとして、互いに重ねた際に、少なくとも一部が重なる一対の導体パターンを形成し、
    前記素体パターンを形成する工程では、一対の前記素体パターンとして、前記一対の導体パターンが重なる部分に対応する領域において、互いに重ねた際に、前記複数の箇所同士が互いにずれるように配置された一対の素体パターンを形成し、
    前記導体パターン及び前記素体パターンを積層する工程では、前記一対の導体パターン及び前記一対の素体パターンを積層する、請求項1〜6のいずれか一項記載の積層コイル部品の製造方法。
  8. 前記導体パターンを形成する工程では、フォトリソグラフィ法により前記導体パターンを形成し、
    前記素体パターンを形成する工程では、フォトリソグラフィ法により前記素体パターンを形成する、請求項1〜7のいずれか一項記載の積層コイル部品の製造方法。
JP2017044991A 2017-03-09 2017-03-09 積層コイル部品の製造方法 Active JP6844333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017044991A JP6844333B2 (ja) 2017-03-09 2017-03-09 積層コイル部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044991A JP6844333B2 (ja) 2017-03-09 2017-03-09 積層コイル部品の製造方法

Publications (2)

Publication Number Publication Date
JP2018148174A JP2018148174A (ja) 2018-09-20
JP6844333B2 true JP6844333B2 (ja) 2021-03-17

Family

ID=63591587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044991A Active JP6844333B2 (ja) 2017-03-09 2017-03-09 積層コイル部品の製造方法

Country Status (1)

Country Link
JP (1) JP6844333B2 (ja)

Also Published As

Publication number Publication date
JP2018148174A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US11217376B2 (en) Laminated electronic component
JP5482554B2 (ja) 積層型コイル
JP6870428B2 (ja) 電子部品
JP6962129B2 (ja) 積層コイル部品及びその製造方法
JP2012064683A (ja) 積層型コイル
US10847301B2 (en) Electronic component
CN108538570B (zh) 电子部件的制造方法
US11488761B2 (en) Laminated electronic component
US11139112B2 (en) Electronic component
JP6911369B2 (ja) 積層コイル部品の製造方法
JP7234552B2 (ja) 積層コイル部品
JP6844333B2 (ja) 積層コイル部品の製造方法
JP5585576B2 (ja) 電子部品の製造方法
JP7347037B2 (ja) 電子部品の製造方法
JP2012204475A (ja) 積層電子部品
US11594366B2 (en) Multilayer coil component and mounted structure of the multilayer coil component
JP6926518B2 (ja) 電子部品の製造方法
JP2016149427A (ja) 積層インピーダンス素子及び積層インピーダンス素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6844333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150