JP6828969B1

JP6828969B1 - 電源装置、情報処理システム、電源装置による判定方法及びプログラム

Info

Publication number: JP6828969B1
Application number: JP2019230764A
Authority: JP
Inventors: 亮太小澤
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2019-12-20
Filing date: 2019-12-20
Publication date: 2021-02-10
Anticipated expiration: 2039-12-20
Also published as: JP2021100321A

Abstract

【課題】冗長性を持たせた構成の電源装置であって、並列接続された電源の一部に不具合が発生したことを早急に判定することのできる電源装置を提供する。【解決手段】電源装置は、出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源と、前記複数の電源それぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源全体の出力電圧とに基づいて、前記複数の電源において不具合が発生した電源を判定する判定部と、を備える。【選択図】図３

Description

本発明は、電源装置、情報処理システム、電源装置による判定方法及びプログラムに関する。

情報処理システムなどを行う装置の中には、電力の供給に冗長性を持たせたものがある。
特許文献１には、関連する技術として、ＤＣ−ＤＣコンバータモジュールを複数個並列に接続して負荷に直流電源を供給する電源装置に関する技術が開示されている。

特開平０６−１２１５２４号公報

ところで、電源を（Ｎ＋１）個並列接続し冗長性を持たせた構成の電源装置では、電源装置から負荷へ電力を供給する配線における寄生インピーダンス、及び、電源装置と負荷との間に設けられるオアリング素子により電圧降下が生じる。この電圧降下分を調整する機能として、一般的に、リモートセンス機能やリモートセンシング機能などと呼ばれるものがある。リモートセンス機能は、負荷に印加される電圧を電源装置における制御部へフィードバックし、負荷に印加される電圧を目的の電圧に近づけるように電源装置の出力電圧を調整する機能である。

しかしながら、冗長性を持たせた構成の電源装置においてリモートセンス機能を用いる場合、並列接続された複数の電源のうちのある電源に何等かの不具合が生じ、電源装置の出力電圧が過電圧になると、負荷に供給される電圧も過電圧となる。そのため、並列接続された複数の電源のうちの正常な電源の出力電圧は、リモートセンス機能によって負荷に供給されている過電圧を基準に調整される。つまり、並列接続された複数の電源のうちの正常な電源は、目的の電圧を出力しているにも関わらず、リモートセンス機能によって出力電圧が目的の電圧よりも高くなったと認識し、出力電圧を低くするように動作する。その結果、並列接続されたすべての電源が目的の電圧よりも低い異常な電圧となり、電源装置は、負荷に対して必要な電力を供給することができなくなってしまう。

一般的に、冗長性を持たせた構成の電源装置を利用する製品では、高い信頼性が求められる。そのため、冗長性を持たせた構成の電源装置を利用する製品では、電源装置から負荷への電力の供給が停止することは許されない可能性がある。よって、冗長性を持たせた構成の電源装置において、並列接続された電源の一部に不具合が発生した場合であっても、電源装置から負荷へ所望の電圧を供給することができることが望ましい。
そのため、冗長性を持たせた構成の電源装置において、並列接続された電源の一部に不具合が発生したことを早急に判定することのできる技術が求められている。

本発明の各態様は、上記の課題を解決することのできる電源装置、情報処理システム、電源装置による判定方法及びプログラムを提供することを目的としている。

上記目的を達成するために、本発明の一態様によれば、電源装置は、出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源と、前記複数の電源それぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源全体の出力電圧とに基づいて、前記複数の電源において不具合が発生した電源を判定する判定部と、を備える。

上記目的を達成するために、本発明の別の態様によれば、情報処理システムは、上記の電源装置と、前記電源装置から電力が供給される情報処理装置と、を備える。

上記目的を達成するために、本発明の別の態様によれば、電源装置による判定方法は、出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源を備える電源装置による判定方法であって、前記複数の電源それぞれの出力電圧に基づいて、前記複数の電源において不具合が発生した電源を判定すること、を含む。

上記目的を達成するために、本発明の一態様によれば、プログラムは、出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源を備える電源装置のコンピュータに、前記複数の電源それぞれの出力電圧に基づいて、前記複数の電源において不具合が発生した電源を判定すること、を実行させる。

本発明の各態様によれば、冗長性を持たせた構成の電源装置において、並列接続された電源の一部に不具合が発生したことを早急に判定することができる。

本発明の一実施形態による情報処理システムの構成の一例を示す図である。本発明の一実施形態による情報処理システムの処理フローの一例を示す図である。本発明の実施形態による最小構成の電源装置を示す図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
本発明の一実施形態による情報処理システム１は、図１に示すように、電源装置１０、情報処理装置２０（負荷の一例）を備える。情報処理システム１は、電源装置１０から情報処理装置２０へ供給する電力に冗長性を持たせたシステムである。

電源装置１０は、情報処理装置２０へ電力を供給する装置である。
電源装置１０は、電源モジュール部１０１ａ１、１０１ａ２、・・・、１０１ａＮ、制御部１０２、電圧検出回路１０３を備える。
以下、電源モジュール部１０１ａ１、１０１ａ２、・・・、１０１ａＮを総称して、電源モジュール部１０１と呼ぶ。なお、図１では、電源モジュール部１０１ａ２〜１０１ａ（Ｎ−１）は省略されている。

電源モジュール部１０１ａ１は、電圧調整部１０１１ａ１（電源の一例）、電圧検出回路１０１２ａ１、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）スイッチ１０１３ａ１（スイッチの一例）を備える。

電源モジュール部１０１ａ２は、電圧調整部１０１１ａ２（電源の一例）、電圧検出回路１０１２ａ２、ＭＯＳＦＥＴスイッチ１０１３ａ２（スイッチの一例）を備える。
電源モジュール部１０１ａ（Ｎ−１）は、電圧調整部１０１１ａ（Ｎ−１）（電源の一例）、電圧検出回路１０１２ａ（Ｎ−１）、ＭＯＳＦＥＴスイッチ１０１３ａ（Ｎ−１）（スイッチの一例）を備える。

電源モジュール部１０１ａＮは、電圧調整部１０１１ａＮ（電源の一例）、電圧検出回路１０１２ａＮ、ＭＯＳＦＥＴスイッチ１０１３ａＮ（スイッチの一例）を備える。
なお、電圧調整部１０１１ａ１、１０１１ａ２、・・・、１０１１ａＮを総称して、電圧調整部１０１１（電源の一例）と呼ぶ。また、電圧検出回路１０１２ａ１、１０１２ａ２、・・・、１０１２ａＮを総称して、電圧検出回路１０１２と呼ぶ。また、ＭＯＳＦＥＴスイッチ１０１３ａ１、１０１３ａ２、・・・、１０１３ａＮを総称して、ＭＯＳＦＥＴスイッチ１０１３（スイッチの一例）と呼ぶ。

制御部１０２は、電圧制御部１０２１（第２制御部の一例）、過電圧制御部１０２２、スイッチ制御部１０２３（第１制御部の一例）を備える。
過電圧制御部１０２２は、演算部１０２２ａ（判定部の一例、第１制御部の一例、第２制御部の一例）、記憶部１０２２ｂを備える。

電圧調整部１０１１、電圧検出回路１０１２、ＭＯＳＦＥＴスイッチ１０１３のそれぞれは、第１端子、第２端子、第３端子を備える。電圧制御部１０２１は、第１端子、第２端子、第３端子、・・・、第（Ｎ＋２）端子を備える。過電圧制御部１０２２は、第１端子、第２端子、第３端子、第４端子、・・・、第（Ｎ＋３）端子を備える。スイッチ制御部は、第１端子、第２端子、・・・、第（Ｎ＋１）端子を備える。電圧検出回路１０３は、第１端子、第２端子、第３端子、第４端子を備える。情報処理装置２０は、第１端子を備える。

電圧調整部１０１１の第１端子のそれぞれは、外部から電圧を受ける端子である。電圧調整部１０１１ａ１の第２端子は、電圧検出回路１０１２ａ１の第１端子に接続される。電圧調整部１０１１ａ１の第３端子は、電圧制御部１０２１の第３端子に接続される。電圧調整部１０１１ａ２の第２端子は、電圧検出回路１０１２ａ２の第１端子に接続される。電圧調整部１０１１ａ２の第３端子は、電圧制御部１０２１の第４端子に接続される。電圧調整部１０１１ａＮの第２端子は、電圧検出回路１０１２ａＮの第１端子に接続される。電圧調整部１０１１ａＮの第３端子は、電圧制御部１０２１の第（Ｎ＋２）端子に接続される。

電圧検出回路１０１２ａ１の第２端子は、ＭＯＳＦＥＴスイッチ１０１３ａ１の第１端子に接続される。電圧検出回路１０１２ａ１の第３端子は、過電圧制御部１０２２の第４端子に接続される。電圧検出回路１０１２ａ２の第２端子は、ＭＯＳＦＥＴスイッチ１０１３ａ２の第１端子に接続される。電圧検出回路１０１２ａ２の第３端子は、過電圧制御部１０２２の第５端子に接続される。電圧検出回路１０１２ａＮの第３端子は、過電圧制御部１０２２の第（Ｎ＋３）端子に接続される。

ＭＯＳＦＥＴスイッチ１０１３の第２端子のそれぞれは、電圧検出回路１０３の第１端子に接続される。ＭＯＳＦＥＴスイッチ１０１３ａ１の第３端子は、スイッチ制御部１０２３の第２端子に接続される。ＭＯＳＦＥＴスイッチ１０１３ａ２の第３端子は、スイッチ制御部１０２３の第２端子に接続される。ＭＯＳＦＥＴスイッチ１０１３ａＮの第３端子は、スイッチ制御部１０２３の第（Ｎ＋１）端子に接続される。

電圧制御部１０２１の第１端子は、電圧検出回路１０３の第３端子に接続される。電圧制御部１０２１の第２端子は、過電圧制御部１０２２の第１端子に接続される。過電圧制御部１０２２の第２端子は、スイッチ制御部１０２３の第１端子に接続される。過電圧制御部１０２２の第３端子は、電圧検出回路１０３の第４端子に接続される。電圧検出回路１０３の第２端子は、情報処理装置２０の第１端子に接続される。

なお、電圧制御部１０２１の第１端子及び電圧検出回路１０３の第３端子は、リモートセンス線Ｌ１を介して接続される。また、電圧調整部１０１１の第３端子のそれぞれと電圧制御部１０２１の第３〜第（Ｎ＋２）端子のそれぞれは、電圧調整部制御線Ｌ２を介して接続される。また、電圧検出回路１０１２の第３端子のそれぞれと過電圧制御部１０２２の第４〜第（Ｎ＋３）端子のそれぞれは、電圧センス線Ｌ３を介して接続される。また、過電圧制御部１０２２の第３端子と電圧検出回路１０３の第４端子は、電圧センス線Ｌ４を介して接続される。また、ＭＯＳＦＥＴスイッチ１０１３の第３端子のそれぞれとスイッチ制御部１０２３の第２〜第（Ｎ＋１）端子のそれぞれは、ＭＯＳＦＥＴスイッチ制御線Ｌ５を介して接続される。

電圧調整部１０１１のそれぞれは、外部から受ける電圧から制御部１０２による制御に応じて調整した電圧を生成する。電圧調整部１０１１のそれぞれは、生成した電圧を、対応する電圧検出回路１０１２を介して対応するＭＯＳＦＥＴスイッチ１０１３（すなわち、接続されている電圧検出回路１０１２を介して、その電圧検出回路１０１２に接続されているＭＯＳＦＥＴスイッチ１０１３）に出力する。

電圧検出回路１０１２のそれぞれは、対応する電圧調整部１０１１が出力する電圧の値を検出する。電圧検出回路１０１２のそれぞれは、検出した電圧値を過電圧制御部１０２２に出力する。

ＭＯＳＦＥＴスイッチ１０１３のそれぞれは、電源モジュール部１０１を並列接続させ、電源モジュール部１０１のオアリングを実現するスイッチである。ＭＯＳＦＥＴスイッチ１０１３のそれぞれは、スイッチ制御部１０２３による制御に応じてオン状態（すなわち、閉状態）またはオフ状態（すなわち、開状態）となる。ＭＯＳＦＥＴスイッチ１０１３のそれぞれは、オン状態の場合、対応する電圧調整部１０１１が出力する電圧を、電圧検出回路１０３を介して情報処理装置２０に出力する。

過電圧制御部１０２２は、演算部１０２２ａ、記憶部１０２２ｂを備える。
演算部１０２２ａは、電圧検出回路１０１２ａ１〜１０１２ａｎのそれぞれが検出した出力端電圧Ｖｌと、出力端過電圧閾値Ｖｌｏｖとを比較する。また、演算部１０２２ａは、電圧検出回路１０３が検出した負荷端電圧Ｖｒと、負荷端過電圧閾値Ｖｒｏｖとを比較する。
演算部１０２２ａは、それらの比較結果に基づいて、出力端電圧Ｖｌおよび負荷端電圧Ｖｒが正常であるか否かを判定する。

例えば、演算部１０２２ａは、負荷端電圧Ｖｒが負荷端過電圧閾値Ｖｒｏｖを超えておらず、出力端電圧Ｖｌが出力端過電圧閾値Ｖｌｏｖを超えていないと判定した場合、出力端電圧Ｖｌおよび負荷端電圧Ｖｒが正常であると判断する。そして、演算部１０２２ａは、ＭＯＳＦＥＴスイッチ１０１３のそれぞれをＯＮ状態またはＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する。なお、このＯＦＦ状態にする指示は、出力端電圧Ｖｌおよび負荷端電圧Ｖｒが正常であると演算部１０２２ａが判断し、ＭＯＳＦＥＴスイッチ１０１３において電圧検出回路１０３側から電圧検出回路１０１２側へ電流が流れる可能性があると判定された場合、オアリング状態を維持するために、その感知された電流を流しているＭＯＳＦＥＴスイッチ１０１３のそれぞれをＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する。例えば、演算部１０２２ａは、ＭＯＳＦＥＴスイッチ１０１３それぞれについて、第１端子と第２端子の間電圧、すなわち、ソース−ドレイン間電圧を測定し、測定した電圧が所定のしきい値以下となった場合に（つまり、ソースの電位がドレインの電位よりも高く、電圧差が所定のしきい値以下となった場合に）、電圧検出回路１０３側から電圧検出回路１０１２側へ電流が流れる可能性があると判定する。

また、例えば、演算部１０２２ａは、負荷端電圧Ｖｒが負荷端過電圧閾値Ｖｒｏｖを超えていると判定した場合、負荷端にて過電圧異常が発生したと判定する。この場合、演算部１０２２ａは、電圧検出回路１０３が検出した負荷端電圧Ｖｒと電圧検出回路１０１２ａ１〜１０１２ａｎのそれぞれが検出した出力端電圧Ｖｌとの差電圧Ｖｄｉｆ（Ｖｄｉｆ＝Ｖｌ−Ｖｒ）を算出する。演算部１０２２ａは、算出した差電圧Ｖｄｉｆのそれぞれを比較する。演算部１０２２ａは、比較結果に基づいて、算出した差電圧Ｖｄｉｆの中で最も小さい差電圧Ｖｄｉｆを特定する。
そして、演算部１０２２ａは、最も小さい差電圧Ｖｄｉｆに対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する。また、演算部１０２２ａは、最も小さい差電圧Ｖｄｉｆに対応する電圧調整部１０１１を停止させる指示を電圧制御部１０２１に送信する。

また、例えば、演算部１０２２ａは、出力端電圧Ｖｌが出力端過電圧閾値Ｖｌｏｖを超えていると判定した場合、出力端にて過電圧異常が発生したと判定する。この場合、演算部１０２２ａは、その出力端電圧Ｖｌを検出した電圧検出回路１０１２に対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する。また、演算部１０２２ａは、その電圧検出回路１０１２に対応する電圧調整部１０１１を停止させる指示を電圧制御部１０２１に送信する。

記憶部１０２２ｂは、出力端過電圧閾値Ｖｌｏｖ及び負荷端過電圧閾値Ｖｒｏｖを予め記憶する。

電圧制御部１０２１は、演算部１０２２ａからの指示に応じて、最も小さい差電圧Ｖｄｉｆに対応する電圧調整部１０１１を停止させる。

スイッチ制御部１０２３は、演算部１０２２ａからの指示に応じて、最も小さい差電圧Ｖｄｉｆに対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる。

次に、情報処理システム１が行う並列接続された電源の一部に不具合が発生したことを検出する処理について説明する。
ここでは、図２に示す情報処理システム１の処理フローについて説明する。

以下の処理は、例えば、外部から情報処理システム１に開始情報が入力されることによって開始される。
演算部１０２２ａは、電圧検出回路１０１２ａ１〜１０１２ａｎのそれぞれが検出した出力端電圧Ｖｌを電圧センス線Ｌ３を介して取得する（ステップＳ１０１）。また、演算部１０２２ａは、電圧検出回路１０３が検出した負荷端電圧Ｖｒを電圧センス線Ｌ４を介して取得する（ステップＳ１０１）。

演算部１０２２ａは、電圧検出回路１０３が検出した負荷端電圧Ｖｒと、負荷端過電圧閾値Ｖｒｏｖとを比較する。演算部１０２２ａは、その比較結果に基づいて、負荷端電圧Ｖｒが正常であるか否かを判定する。
具体的には、演算部１０２２ａは、負荷端電圧Ｖｒが負荷端過電圧閾値Ｖｒｏｖを超えているか否かを判定する（ステップＳ１０２）。

演算部１０２２ａは、負荷端電圧Ｖｒが負荷端過電圧閾値Ｖｒｏｖを超えていないと判定した場合（ステップＳ１０２においてＮＯ）、ステップＳ１０１の処理に戻す。

また、演算部１０２２ａは、負荷端電圧Ｖｒが負荷端過電圧閾値Ｖｒｏｖを超えていると判定した場合（ステップＳ１０２においてＹＥＳ）、負荷端にて過電圧異常が発生したと判定する。この場合、演算部１０２２ａは、電圧検出回路１０３が検出した負荷端電圧Ｖｒと電圧検出回路１０１２ａ１〜１０１２ａｎのそれぞれが検出した出力端電圧Ｖｌとの差電圧Ｖｄｉｆ（Ｖｄｉｆ＝Ｖｌ−Ｖｒ）を算出する（ステップＳ１０３）。

演算部１０２２ａは、算出した差電圧Ｖｄｉｆのそれぞれを比較する（ステップＳ１０４）。演算部１０２２ａは、比較結果に基づいて、算出した差電圧Ｖｄｉｆの中で最も小さい差電圧Ｖｄｉｆを特定する。そして、演算部１０２２ａは、最も小さい差電圧Ｖｄｉｆに対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する（ステップＳ１０５）。スイッチ制御部１０２３は、演算部１０２２ａからのこの指示に応じて、最も小さい差電圧Ｖｄｉｆに対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる（ステップＳ１０５）。また、演算部１０２２ａは、最も小さい差電圧Ｖｄｉｆに対応する電圧調整部１０１１を停止させる指示を電圧制御部１０２１に送信する（ステップＳ１０５）。電圧制御部１０２１は、演算部１０２２ａからのこの指示に応じて、最も小さい差電圧Ｖｄｉｆに対応する電圧調整部１０１１を停止させる（ステップＳ１０５）。

また、演算部１０２２ａは、電圧検出回路１０１２ａ１〜１０１２ａｎのそれぞれが検出した出力端電圧Ｖｌと、出力端過電圧閾値Ｖｌｏｖとを比較する。演算部１０２２ａは、それらの比較結果に基づいて、出力端電圧Ｖｌが正常であるか否かを判定する。
具体的には、演算部１０２２ａは、出力端電圧Ｖｌが出力端過電圧閾値Ｖｌｏｖを超えているか否かを判定する（ステップＳ２０２）。

演算部１０２２ａは、出力端電圧Ｖｌが出力端過電圧閾値Ｖｌｏｖを超えていないと判定した場合（ステップＳ２０２においてＮＯ）、ステップＳ１０１の処理に戻す。

また、演算部１０２２ａは、出力端電圧Ｖｌが出力端過電圧閾値Ｖｌｏｖを超えていると判定した場合（ステップＳ２０２においてＹＥＳ）、出力端にて過電圧異常が発生したと判定する。この場合、演算部１０２２ａは、その出力端電圧Ｖｌを検出した電圧検出回路１０１２に対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる指示をスイッチ制御部１０２３に送信する（ステップＳ２０３）。スイッチ制御部１０２３は、演算部１０２２ａからのこの指示に応じて、電圧検出回路１０１２に対応するＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にさせる（ステップＳ２０３）。また、演算部１０２２ａは、その電圧検出回路１０１２に対応する電圧調整部１０１１を停止させる指示を電圧制御部１０２１に送信する（ステップＳ２０３）。電圧制御部１０２１は、演算部１０２２ａからのこの指示に応じて、電圧検出回路１０１２に対応する電圧調整部１０１１を停止させる（ステップＳ２０３）。

以上、本発明の一実施形態による情報処理システム１について説明した。
情報処理システム１において、電源装置１０は、出力にＭＯＳＦＥＴスイッチ１０１３を有する複数の電圧調整部１０１１であって、ＭＯＳＦＥＴスイッチ１０１３を介して並列に接続される複数の電圧調整部１０１１と、電圧調整部１０１１それぞれの出力電圧と、ＭＯＳＦＥＴスイッチ１０１３を介して並列接続された複数の電圧調整部１０１１全体の出力電圧とに基づいて、複数の電圧調整部１０１１において不具合が発生した電圧調整部１０１１電源を判定する演算部１０２２ａと、を備える。

こうすることで、電源装置１０は、冗長性を持たせた構成の電源装置において、並列接続された電源の一部に不具合が発生したことを早急に判定することができる。

また、情報処理システム１において、電源装置１０は、演算部１０２２ａが複数の電圧調整部１０１１において不具合が発生した電圧調整部１０１１を判定した場合、不具合が発生した電圧調整部１０１１の出力に接続されているＭＯＳＦＥＴスイッチ１０１３を切断させる。

こうすることで、電源装置１０は、Ｎ冗長構成で情報処理装置２０に接続され、リモートセンス機能を使用している電源モジュール部１０１ａ２〜１０１ａ（Ｎ−１）の中で、どの電圧調整部１０１１の出力が想定より高い出力電圧となっているかを演算部１０２２ａによって検出し、演算部１０２２ａからスイッチ制御部１０２３を介してオアリング用のＭＯＳＦＥＴスイッチ１０１３をＯＦＦ状態にして、異常となっている電源モジュール部１０１を給電経路から切り離すことで、負荷である情報処理装置２０への給電を継続することが可能となる。

その結果、電源装置１０は、冗長性を持たせた構成の電源装置１０において、並列接続された電圧調整部１０１１の一部に不具合が発生した場合であっても、電源装置１０から負荷である情報処理装置２０へ所望の電圧を供給することができる。

また、情報処理システム１において、電源装置１０は、演算部１０２２ａが複数の電圧調整部１０１１において不具合が発生した電圧調整部１０１１を判定した場合、不具合が発生した電圧調整部１０１１を停止させる。

こうすることで、電源装置１０は、Ｎ冗長構成で情報処理装置２０に接続され、リモートセンス機能を使用している電源モジュール部１０１ａ２〜１０１ａ（Ｎ−１）の中で、どの電圧調整部１０１１の出力が想定より高い出力電圧となっているかを演算部１０２２ａによって検出し、電圧調整部１０１１の出力電圧において過電圧保護をかけることで電源モジュール部１０１内の素子や周辺回路の保護が可能となる。

本発明の実施形態による最小構成の電源装置１０について説明する。
本発明の実施形態による最小構成の電源装置１０は、図３に示すように、複数の電源１０ａ、判定部１０ｂを備える。
複数の電源１０ａは、出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される。
判定部１０ｂは、複数の電源１０ａそれぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源１０ａ全体の出力電圧とに基づいて、前記複数の電源１０ａにおいて不具合が発生した電源を判定する。

こうすることで、電源装置１０は、冗長性を持たせた構成の電源装置であって、並列接続された電源の一部に不具合が発生したことを早急に判定することができる。

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

例えば、本発明の一実施形態における処理は、図２に示すように、ステップＳ１０２〜ステップＳ１０５の処理と、ステップＳ２０１〜ステップＳ２０２の処理とを並列に、すなわち、演算部１０２２ａが並列処理するものとして説明した。
しかしながら、本発明の別の実施形態における処理は、演算部１０２２ａが直列に処理するもの、すなわち、ステップＳ１０２〜ステップＳ１０５の処理を行った後にステップＳ２０１〜ステップＳ２０２の処理を行うもの、または、ステップＳ２０１〜ステップＳ２０２の処理を行った後にステップＳ１０２〜ステップＳ１０５の処理を行うものであってもよい。

本発明の実施形態について説明したが、上述の情報処理システム１、電源装置１０、情報処理装置２０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図４は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

コンピュータ５は、図４に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の情報処理システム１、電源装置１０、情報処理装置２０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。なお、プログラムには、ＢＩＯＳ１４１、ＢＭＣファームウェア１３１が含まれる。

ストレージ８の例としては、ＨＤＤ（ＨａｒｄＤｉｓｋＤｒｉｖｅ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（ＣｏｍｐａｃｔＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。

１・・・情報処理システム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・電源装置
１０ａ・・・電源
１０ｂ・・・判定部
２０・・・情報処理装置
１０１、１０１ａ１、１０１ａ２、・・・、１０１ａＮ・・・電源モジュール部
１０２・・・制御部
１０３、１０１２、１０１２ａ１、１０１２ａ２、・・・、１０１２ａＮ・・・電圧検出回路
１０１１、１０１１ａ１、１０１１ａ２、・・・、１０１１ａＮ・・・電圧調整部
１０１３、１０１３ａ１、１０１３ａ２、・・・、１０１３ａＮ・・・ＭＯＳＦＥＴスイッチ
１０２１・・・電圧制御部
１０２２・・・過電圧制御部
１０２２ａ・・・演算部
１０２２ｂ・・・記憶部
１０２３・・・スイッチ制御部

Claims

出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源と、
前記複数の電源それぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源全体の出力電圧とに基づいて、前記複数の電源において不具合が発生した電源を判定する判定部と、
を備える電源装置。
前記判定部は、
前記複数の電源それぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源全体の出力電圧との差電圧に基づいて、前記複数の電源において不具合が発生した電源を判定する、
請求項１に記載の電源装置。
前記判定部は、
前記複数の電源それぞれの出力電圧と、前記スイッチを介して並列接続された前記複数の電源全体の出力電圧との差電圧のうち最も小さい差電圧に対応する電源において不具合が発生した電源を判定する、
請求項２に記載の電源装置。
前記判定部が前記複数の電源において不具合が発生した電源を判定した場合、前記不具合が発生した電源の出力に接続されている前記スイッチを切断させる第１制御部、
を備える請求項１から請求項３の何れか一項に記載の電源装置。
前記判定部が前記複数の電源において不具合が発生した電源を判定した場合、前記不具合が発生した電源を停止させる第２制御部、
請求項１から請求項４の何れか一項に記載の電源装置。
請求項１から請求項５の何れか一項に記載の電源装置と、
前記電源装置から電力が供給される情報処理装置と、
を備える情報処理システム。
出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源を備える電源装置による判定方法であって、
前記複数の電源それぞれの出力電圧に基づいて、前記複数の電源において不具合が発生した電源を判定すること、
を含む電源装置による判定方法。
出力にスイッチを有する電源であって、前記スイッチを介して並列に接続される複数の電源を備える電源装置のコンピュータに、
前記複数の電源それぞれの出力電圧に基づいて、前記複数の電源において不具合が発生した電源を判定すること、
を実行させるプログラム。