JP6828246B2 - 電子情報記憶媒体、情報処理方法、及び情報処理プログラム - Google Patents

電子情報記憶媒体、情報処理方法、及び情報処理プログラム Download PDF

Info

Publication number
JP6828246B2
JP6828246B2 JP2016023546A JP2016023546A JP6828246B2 JP 6828246 B2 JP6828246 B2 JP 6828246B2 JP 2016023546 A JP2016023546 A JP 2016023546A JP 2016023546 A JP2016023546 A JP 2016023546A JP 6828246 B2 JP6828246 B2 JP 6828246B2
Authority
JP
Japan
Prior art keywords
initial response
swp
response data
update area
external device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016023546A
Other languages
English (en)
Other versions
JP2017142655A (ja
Inventor
佑介 渡辺
佑介 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016023546A priority Critical patent/JP6828246B2/ja
Publication of JP2017142655A publication Critical patent/JP2017142655A/ja
Application granted granted Critical
Publication of JP6828246B2 publication Critical patent/JP6828246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

外部機器との間で通信可能なICチップ等の電子情報記憶媒体の技術分野に関する。
従来のICチップは、記憶領域がROM(Read Only Memory)とわずかな不揮発性メモリで構成されていたが、近年、全ての記憶領域が不揮発性メモリで構成されるICチップが増えている。こうしたICチップにおいて不揮発性メモリは、原則的に内容が書き換えられず、プログラム(OS(Operating System)等)を記憶する非更新領域と、頻繁に内容が書き換えられ、プログラムで使用するデータ等を記憶する更新領域とに区別して運用される。
一方で、ICチップは外部機器(例えば、ICチップリーダライタ)から、不揮発性メモリの更新領域に記憶されたデータに対するデータ書き換えコマンドと書き換えデータを受信すると、ICチップのCPUあるいはシーケンサによる書き換え処理手続きを経て、更新領域のデータを書き換える。一般に、更新領域の書き換えには、数ミリ秒の時間が必要である。ICチップのCPUあるいはシーケンサは、書き換え終了までに必要な時間あるいは書き換え終了を示す信号を受信した後、書き換えたデータをベリファイし、書き換え結果の正常/異常を外部機器へ返信する。
また、一般的なICチップには偽造や鍵漏洩を防止するためのプログラムやセンサーが組み込まれているため、使用している最中に発生した物理的な衝撃や信号ノイズによって動作が中断する場合がある。接触式ICチップは、外部機器の電極から電源を供給され、電極を通じて信号を送受信しているため、電極の接点不良や電極に印加されるノイズが動作停止の原因となる。また、非接触式ICチップは外部機器に近づくことにより、磁界をエネルギーとして無結線状態で動作する。このため、非接触式ICチップは、外部機器から離れて、動作に必要なエネルギーの供給を受けなくなると動作が途中で中断する。書き込み処理が停止すると、書き込み途中であったメモリ上のデータの信頼性が損なわれるため、それ以降継続してICチップを使用することが不可能になってしまう。
特許文献1に開示されたICチップでは、書き換え処理を実施する際に、書き換え対象領域のデータを退避させた後に、書き換え処理を実行し、書き換え処理が正常に終了しなかった場合には、動作可能となった時点で、書き換え対象領域を退避データによって書き戻し、退避していたデータを消去するという更新処理を行うことにより、データの信頼性を保持している。
特開2008−9521号公報
一方で、ICチップ等の通信規格では、ICチップは初期応答要求から規定時間内に初期応答データを返さなければならない旨が定められている。具体的には、ISO/IEC7816(以下、ISO7816という)では初期応答要求から40000外部クロック以内に応答する必要があり、SWP(Single Wire Protocol)では初期応答要求から700μs以内に応答する必要がある。ICチップは、この規定時間内に初期応答データを返信しなければ、外部機器との通信を確立することができない。しかしながら、更新領域に記憶されている初期応答データを返信する場合、更新領域が更新処理中であると規定時間内に返信することができない。特許文献1に開示されたICチップであっても、書き戻しデータが少量であれば、動作可能となった時点において書き戻し処理を実行する方式が有効な場合もあるが、書き戻しデータが一定量を超えると、規定時間を超えてしまうため、ICチップが外部機器との通信を確立することができなくなる。
そこで、本発明は、ICチップ等の電子情報記憶媒体における不揮発性メモリが更新処理中などのためプロセッサが更新領域から初期応答データを読み出すことができない場合に初期応答要求が発生したとしても、外部機器との通信を確立することができる電子情報記憶媒体等を提供することを目的とする。
上記課題を解決するために、請求項に記載の発明は、プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体であって、前記プロセッサは、前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信し、次いで、前記更新領域についてアクセス可能化処理を行い、前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きすることを特徴とする。
請求項に記載の発明は、請求項1に記載の電子情報記憶媒体であって、前記不揮発性メモリは、前記更新処理の対象とならない非更新領域を更に有し、前記SWPに応じたダミーの初期応答データは、前記非更新領域に記憶されており、前記プロセッサは、前記外部機器から初期応答要求を受信した際に、前記更新領域に記憶された前記初期応答データを読み出すことができない場合、前記非更新領域に記憶されている前記SWPに応じたダミーの初期応答データを読み出して、前記外部機器に送信することを特徴とする。
請求項に記載の発明は、請求項1に記載の電子情報記憶媒体であって、前記更新処理の対象とならない非更新領域を有するROM(Read Only Memory)を更に備え、前記SWPに応じたダミーの初期応答データは、前記非更新領域に記憶されており、前記プロセッサは、前記外部機器から初期応答要求を受信した際に、前記更新領域に記憶された前記初期応答データを読み出すことができない場合、前記非更新領域に記憶されている前記SWPに応じたダミーの初期応答データを読み出して、前記外部機器に送信することを特徴とする。
請求項に記載の発明は、請求項1に記載の電子情報記憶媒体であって、前記プロセッサは、前記外部機器から前記SWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記SWPに応じた初期応答データを読み出すことができない場合、乱数を生成することにより前記SWPに応じたダミーの初期応答データを生成し、当該外部機器に送信することを特徴とする。
請求項に記載の発明は、プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体による情報処理方法であって、前記プロセッサが、前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信する送信工程と、前記送信工程の後に、前記プロセッサが、前記更新領域についてアクセス可能化処理を行うアクセス可能化工程と、前記プロセッサが、前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きする上書き工程と、を含むことを特徴とする。
請求項に記載の発明は、プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体における前記プロセッサを、前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信する送信手段、前記SWPに応じたダミーの初期応答データの送信後に、前記更新領域についてアクセス可能化処理を行うアクセス可能化手段、前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きする上書き手段、として機能させることを特徴とする。
本発明によれば、プロセッサが不揮発性メモリの更新領域にアクセスできない場合に初期応答要求が発生したとしても、ダミーの初期応答データを規定時間内に送信することから、外部機器との通信を確立することができる。
本実施形態に係る通信システムSの概要構成例を示す図である。 本実施形態に係る携帯端末1の概要構成例を示すブロック図である。 本実施形態に係るSIMカード18の概要構成例を示すブロック図である。 本実施形態に係る不揮発性メモリ183の記憶領域200の概要構成例を示す図である。 CPU181が初期応答要求を受け付けた場合の動作例を示すフローチャートである。
以下、図面を参照して本発明の実施形態について詳細に説明する。以下に説明する実施形態は、通信システムに対して本発明を適用した場合の実施の形態である。
まず、図1等を参照して、本実施形態に係る通信システムSの構成及び機能概要を説明する。
[1.通信システムSの構成]
図1は、本実施形態に係る通信システムSの概要構成例を示す図である。図1に示すように、通信システムSは、携帯端末1、決済処理端末2、及びホストサーバ3(ホストコンピュータ)等を備えて構成される。ホストサーバ3は、インターネットにより構成される通信ネットワークNWに接続されている。携帯端末1は、無線通信回線(例えば、3G(3rd Generation)回線又はWi−Fi(Wireless Fidelity)回線等)、及び通信ネットワークNWを介してホストサーバ3に接続可能になっており、ホストサーバ3によるサービスの提供を受ける。決済処理端末2は、例えば店舗に設置され、例えばオンライン決済時に専用線を介してホストサーバ3に接続可能になっている。また、決済処理端末2は、当該決済処理端末2に接続された読取器(例えば、ICカードリーダライタ)により発せられる電波により携帯端末1との間で無線通信(例えばNFCの規格で規定される非接触通信)を行いつつ取引の決済処理等を行うことが可能になっている。
[2.携帯端末1の構成]
図2は、本実施形態に係る携帯端末1の概要構成例を示すブロック図である。図2に示すように、携帯端末1は、制御部11(コンピュータの一例)、記憶部12、無線通信部13、表示部14、入力部15、及びICカードインターフェース16、CLF19等を備えて構成され、これらの構成要素はバス17を介して相互に接続される。なお、携帯端末1は、例えば携帯電話機やスマートフォン等である。
制御部11は、CPU(Central Processing Unit)、ROM(Read Only Memory)、及びRAM(Random Access Memory)等により構成される。記憶部12は、例えばフラッシュメモリ等の不揮発性メモリにより構成される。上記ROMまたは記憶部12には、オペレーティングシステム(OS)及びミドルウェアが記憶される。また、記憶部12には、携帯端末1にインストールされたAPI(Application Program Interface)及びアプリケーションソフトウェア(アプリケーションプログラム言語から構成されるソフトウェア)等が記憶される。APIは、アプリケーションソフトウェアからオペレーティングシステムの機能を利用するためのインターフェースである。アプリケーションソフトウェアは、例えば所定のサーバからダウンロード可能なプログラムである。
無線通信部13は、アンテナを有し、移動体通信網における基地局との間で行われる無線通信を制御する。表示部14は、例えばタッチパネル方式の表示パネルを有し、表示パネルへの表示制御、及びユーザからの操作指示の受け付けを行う。入力部15は、ユーザからの操作指示を入力するための操作ボタンを有し、操作ボタンに応じた信号を制御部11に出力する。ICカードインターフェース16は、制御部11とSIMカード18との間のインターフェース、及び制御部11とCLF19にとの間のインターフェースを担う。
SIMカード18は、UICC(Universal Integrated Circuit Card)の一つであり、例えば、従来のSIM(Subscriber Identity Module)をベースに機能を拡張された接触型ICチップを搭載する。CLF19は、外部の決済処理端末2に接続された読取器と電波により通信(例えばNFCの規格で規定される非接触通信)するための非接触型ICチップ(例えばNFCモジュール)である。CLF19には、非接触通信のフィールド内で当該通信を行うためのアンテナが接続されている。なお、CLF19は、携帯端末1のOSにより操作可能になっている。
[3.ICチップCの構成]
図3は、本実施形態に係るSIMカード18に搭載されるICチップCの概要構成例を示すブロック図である。図3に示すように、ICチップCは、CPU181(「プロセッサ」の一例)、RAM182、不揮発性メモリ183、及びI/O回路184等を備え、これらの構成要素はバス185を介して相互に接続される。
不揮発性メモリ183は、例えばフラッシュメモリであるが、EEPROMであってもよい。不揮発性メモリ183は、図4に示す記憶領域200を有する。記憶領域200は、CPU181による更新処理の対象となる更新領域210と、更新処理の対象とならない非更新領域220から構成される。非更新領域220は、不揮発性メモリ183上のCPU181により更新可能な領域であるが、SIMカード18のライフサイクルにおいて更新されることが想定されない領域である。すなわち、不揮発性メモリ183の記憶領域200には、更新が想定される領域(市場で書き換えが行われる領域)と更新が想定されない領域(市場で書き換えが行われない領域)が存在する。例えば、更新領域210には、OSや各種プログラムが使用するデータ等が記憶される。一方、非更新領域220には、OS、ミドルウェア及び各種プログラム等が記憶される。
また、更新領域210には、ISO7816の通信規格に基づきICカードインターフェース16(「外部機器」の一例)から初期応答要求(例えば、C2リセット信号)を受け付けた場合に返信するデータである初期応答データ(ISO7816用)211と、SWPの通信規格に基づきCLF19(「外部機器」の一例)から初期応答要求を受け付けた場合に返信するデータである初期応答データ(SWP用)212が記憶される。
なお、更新領域210には、CPU181が初期応答データ211、212を読み出せない場合がある。例えば、CPU181による更新処理中である場合や、データの書き換え中に電源が断たれ、値が定まらない状態(安定処理が必要な状態)である場合などである。CPU181はこのような場合に初期応答要求を受け付けると、初期応答データ211、212を読み出せずに、通信規格で定められた規定時間内に初期応答データ211、212を返信することができない。すなわち、通信を確立することができない。
そこで、CPU181が初期応答データ211、212を読み出せない場合であっても、初期応答データを規定時間内に返信することができるように、本実施形態では、非更新領域220にダミーの初期応答データを記憶させる。具体的には、非更新領域220は、初期応答データ(ISO7816用)211のダミーであるダミー初期応答データ(ISO7816用)221と、初期応答データ(SWP用)212のダミーであるダミー初期応答データ(SWP用)222を記憶する。なお、ダミー初期応答データ(ISO7816用)221の値は、初期応答データ(ISO7816用)211と同じ値である。一方、ダミー初期応答データ(SWP用)222については、SWPの通信規格上、初期応答データは固定値ではなく、セッション毎に乱数データを出力することになっている(セッション中は同じ乱数データを使用する)ため、任意の乱数を示す値が記憶される。
I/O回路184は、ISO7816等によって定められた、C1〜C8の8個の接続端子を有する。ここで、C1端子は電源端子(VCC)であり、C5端子はグランド端子(GND)である。また、C2端子は、リセット端子(RST)であり、C3端子は、クロック端子(CLK)である。また、C7端子は、CPU181と制御部11との間の通信のために用いられる。また、C6端子は、CPU181とCLF19との間の通信のために用いられる。なお、上述したように、CPU181とCLF19間の通信プロトコルには、SWP(Single Wire Protocol)が適用される。
そして、CPU181は、CLF19からのコマンドを受信すると、当該コマンドに応じたコマンド処理を実行し、当該処理の結果を示す応答をCLF19へ行う(返信する)。また、CPU181は、制御部11からのコマンドを受信すると、当該コマンドに応じたコマンド処理を実行し、当該処理の結果を示す応答を制御部11へ行う。
[3.ICチップCの動作]
次に、図5を参照して、CPU181が初期応答要求を受け付けた場合の動作例を説明する。図5は、当該動作例を示すフローチャートである。
まず、CPU181は、ICカードインターフェース16からISO7816の通信規格に基づく初期応答要求を受け付けたか否かを判定する(ステップS1)。CPU181は、ISO7816の通信規格に基づく初期応答要求を受け付けていないと判定した場合には(ステップS1:NO)、ステップS6の処理に移行する。一方、CPU181は、ISO7816の通信規格に基づく初期応答要求を受け付けたと判定した場合には(ステップS1:YES)、次いで、更新領域210の初期応答データ(ISO7816用)211を読み出し可能か否かを判定する(ステップS2)。このとき、CPU181は、初期応答データ(ISO7816用)211を読み出し可能であると判定した場合には(ステップS2:YES)、更新領域210の初期応答データ(ISO7816用)211を読み出し、ICカードインターフェース16に送信して(ステップS3)、ステップS6の処理に移行する。一方、CPU181は、初期応答データ(ISO7816用)211を読み出し可能でないと判定した場合には(ステップS2:NO)、非更新領域220に記憶されているダミー初期応答データ(ISO7816用)221を読み出し、ICカードインターフェース16に送信する(ステップS4)。次いで、CPU181は、更新領域210をアクセス可能化処理し(ステップS5)、ステップS6の処理に移行する。アクセス可能化処理とは、CPU181が更新領域にアクセス(読み出し、書き込み)することができるようにする処理である。
次に、CPU181は、CLF19からSWPの通信規格に基づく初期応答要求を受け付けたか否かを判定する(ステップS6)。CPU181は、SWPの通信規格に基づく初期応答要求を受け付けていないと判定した場合には(ステップS6:NO)、ステップS1の処理に移行する。一方、CPU181は、SWPの通信規格に基づく初期応答要求を受け付けたと判定した場合には(ステップS6:YES)、次いで、更新領域210の初期応答データ(SWP用)212を読み出し可能か否かを判定する(ステップS7)。このとき、CPU181は、初期応答データ(SWP用)212を読み出し可能であると判定した場合には(ステップS7:YES)、更新領域210の初期応答データ(SWP用)212を読み出し、CLF19に送信して(ステップS8)、ステップS1の処理に移行する。一方、CPU181は、初期応答データ(SWP用)212を読み出し可能でないと判定した場合には(ステップS7:NO)、非更新領域220に記憶されているダミー初期応答データ(SWP用)222を読み出し、CLF19に送信する(ステップS9)。次いで、CPU181は、更新領域210をアクセス可能化処理する(ステップS10)。次いで、CPU181は、ダミー初期応答データ(SWP用)222で、更新領域210の初期応答データ(SWP用)212を上書きし(ステップS11)、ステップS1の処理に移行する。これにより、ダミー初期応答データ(SWP用)222と、初期応答データ(SWP用)212は同じ値となる。
以上説明したように、本実施形態におけるICチップC(「電子情報記憶媒体」の一例)は、CPU181(「プロセッサ」の一例)と、CPU181による更新処理の対象となる更新領域210と更新処理の対象とならない非更新領域220を有する不揮発性メモリ183とを備え、ICカードインターフェース16(「外部機器」の一例)やCLF19(「外部機器」の一例)との間で通信可能であり、CPU181は、ICカードインターフェース16やCLF19から初期応答要求を受信した際に、更新領域210に記憶された初期応答要求に応じて送信する初期応答データ211、212を読み出すことができない場合、ダミーの初期応答データ221、222をICカードインターフェース16やCLF19に送信する。
また、ダミーの初期応答データ221、222は、非更新領域220に記憶されており、CPU181は、ICカードインターフェース16やCLF19から初期応答要求を受信した際に、更新領域210に記憶された初期応答データ211、212を読み出すことができない場合、非更新領域220に記憶されているダミーの初期応答データ221、222を読み出して、ICカードインターフェース16やCLF19に送信する。
したがって、本実施形態のICチップCによれば、CPU181が不揮発性メモリ183の更新領域210にアクセスできない場合に初期応答要求が発生したとしても、ダミーの初期応答データ221、222を規定時間内に送信することから、ICカードインターフェース16やCLF19との通信を確立することができる。
特にISO7816とSWPに対応するICチップではISO7816とSWPはお互いに独立して初期応答要求が発生する。仮にISO7816の初期応答送信後に更新領域210のメモリ復旧を行う場合でもその間にSWPの初期応答要求が発生する可能性がある。その場合、メモリ復旧の対象エリアに初期応答データ(SWP用)212が格納されていると当該対象エリアにアクセスできずメモリ復旧後にアクセスするとSWPの初期応答の返送の規定時間を越えてしまう可能性がある。そのため、メモリ復旧が必要と判断した場合には双方のダミーの初期応答データに切り替えて対応することでメモリ復旧中の初期応答要求にも対応することが可能となる。
[4.変形例]
次に、上記実施形態の変形例について説明する。なお、以下に説明する変形例は適宜組み合わせることができる。
[4.1.変形例1]
上記実施形態では、非更新領域220にダミー初期応答データ(SWP用)を記憶させることとしたが、非更新領域220にダミー初期応答データ(SWP用)を記憶させずに、CPU181がSWPの通信規格に基づく初期応答要求を受け付けた際、初期応答データ(SWP用)を読み出し可能でないと判定した場合に、乱数を生成して、当該乱数をダミー初期応答データ(SWP用)として送信することとしてもよい。すなわち、CPU181は、図5のステップS9の処理の代わりに、乱数を生成して、当該乱数をダミー初期応答データ(SWP用)として送信する。これにより、非更新領域220にダミー初期応答データ(SWP用)を記憶させなくとも、CPU181が更新領域210にアクセスできない場合にSWPの通信規格に基づく初期応答要求が発生したとしても、ダミー初期応答データ(SWP用)を規定時間内に送信することから、通信を確立することができる。
[4.2.変形例2]
上記実施形態では、2つの通信規格(ISO7816とSWP)による通信を確立するためにそれぞれについて初期応答データ及びダミー初期応答データを記憶することとしたが、使用する通信規格の数に応じて、初期応答データ及びダミー初期応答データをそれぞれ記憶することができる。
例えば、ISO7816の通信規格のみ使用する場合には、更新領域210に初期応答データ(ISO7816用)211を記憶させ、非更新領域220にダミー初期応答データ(ISO7816用)221を記憶させることとし(初期応答データ(SWP用)212及びダミー初期応答データ(SWP用)222を記憶させない)、図5のフローチャートでは、ステップS6の処理に移行する場合(ステップS1で「NO」判定した場合、ステップS3、S5を終了した場合)には、ステップS1の処理に移行することとする。また、ISO7816及びSWPに加えて、3つ目の通信規格を使用する場合には、当該3つめの通信規格に応じた初期応答データを更新領域210に記憶させ、当該3つめの通信規格に応じたダミーの初期応答データを非更新領域220に記憶させることとする。
[4.3.変形例3]
更新領域210の初期応答データ(ISO7816用)211又は初期応答データ(SWP用)212が読み出し不可能な場合(ステップ2:NO、ステップS7:NO)に、それぞれ非更新領域220のダミー初期応答データ(ISO7816用)221又はダミー初期応答データ(SWP用)222を読み出して送信した場合、当該送信したダミー初期応答データをRAM182にコピーしておき、以降、初期応答要求を受け付けた際には、RAM182上のダミー初期応答データを送信することとしてもよい。これにより、例えば、ダミー初期応答データ(ISO7816用)221をRAM182にコピーしておくことにより、SWPに関するコマンドの実行中に書き換えが発生し、初期応答データ(ISO7816用)211が読み出しできない場合に、ISO7816の通信規格に基づく初期応答要求を受け付けたとしても即時にRAM182上のダミー初期応答データ(ISO7816用)221を送信することができる。
また、CPU181は、更新領域210へのアクセスが不可能な状態になった場合に、非更新領域220のダミー初期応答データ(ISO7816用)221及びダミー初期応答データ(SWP用)222を、RAM182にコピーすることとし、この状態で初期応答要求を受け付けた際には、当該初期応答要求の通信規格(ISO7816か、SWPか)に対応するRAM182上のダミー初期応答データ(ISO7816用)221又はダミー初期応答データ(SWP用)222を送信することとしてもよい。これにより、更新領域に210にアクセスが不可能な状態であっても、初期応答要求を受け付けた際に即座に初期応答データを送信することができる。
更にまた、CPU181が初期応答要求を受け付けた際に、当該初期応答要求の通信規格(ISO7816か、SWPか)に応じた初期応答データ211、212又はダミー初期応答データ221、222をRAM182にコピーしておくこととし(更新領域210の初期応答データ211、212が読み込み不可能な場合にはダミー初期応答データ221、222をコピーし、一方、更新領域210の初期応答データ211、212が読み込み可能な場合には初期応答データ211、212をコピーする)、同一セッション中に再度初期応答要求を受け付けた場合には、当該初期応答要求の通信規格に応じたRAM182上の初期応答データ211、212又はダミー初期応答データ221、222を送信することとしてもよい。つまり、CPU181は、初期応答要求を受け付けた場合にRAM182上の出力領域に初期応答データ211、212又はダミー初期応答データ221、222をコピーしておいて出力することとする。これは、初期応答データは電源が切れない限り(同一電源セッションの間)、RAM182上にコピーした同じ初期応答データを送信するという考え方に基づく。これにより、同一電源セッションにおいて初期応答要求を受け付けた際に通信規格に応じた同一の初期応答データを送信することができ、外部機器との通信を円滑に行うことができる。
[4.4.変形例4]
上記実施形態では、ダミー初期応答データ(ISO7816用)221とダミー初期応答データ(SWP用)222を非更新領域220に記憶させることとしたが、これに代えて、ICチップC内にROMを更に設けて、当該ROMにダミー初期応答データ(ISO7816用)221とダミー初期応答データ(SWP用)222を記憶させることとしてもよい。そして、CPU181は、ステップS2の処理において、更新領域210の初期応答データ(ISO7816用)211を読み出し可能でないと判定した場合には(ステップS2:NO)、ICチップC内のROMに記憶されているダミー初期応答データ(ISO7816用)221を読み出し、ICカードインターフェース16に送信したり(ステップS4)、また、ステップS7の処理において、更新領域210の初期応答データ(SWP用)212を読み出し可能でないと判定した場合には(ステップS7:NO)、ICチップC内のROMに記憶されているダミー初期応答データ(SWP用)222を読み出し、CLF19に送信したりしてもよい(ステップS9)。
S 通信システム
1 携帯端末
11 制御部
12 記憶部
13 無線通信部
14 表示部
15 入力部
16 ICカードインターフェース
17 バス
18 SIMカード
C ICチップ
181 CPU
182 RAM
183 不揮発性メモリ
200 記憶領域
210 更新領域
211 初期応答データ(ISO7816用)
212 初期応答データ(SWP用)
220 非更新領域
221 ダミー初期応答データ(ISO7816用)
222 ダミー初期応答データ(SWP用)
184 I/O回路
2 決済処理端末
3 ホストサーバ

Claims (6)

  1. プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体であって、
    前記プロセッサは、前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信し、次いで、前記更新領域についてアクセス可能化処理を行い、前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きすることを特徴とする電子情報記憶媒体。
  2. 請求項1に記載の電子情報記憶媒体であって、
    前記不揮発性メモリは、前記更新処理の対象とならない非更新領域を更に有し、
    前記SWPに応じたダミーの初期応答データは、前記非更新領域に記憶されており、
    前記プロセッサは、前記外部機器から初期応答要求を受信した際に、前記更新領域に記憶された前記初期応答データを読み出すことができない場合、前記非更新領域に記憶されている前記SWPに応じたダミーの初期応答データを読み出して、前記外部機器に送信することを特徴とする電子情報記憶媒体。
  3. 請求項1に記載の電子情報記憶媒体であって、
    前記更新処理の対象とならない非更新領域を有するROM(Read Only Memory)を更に備え、
    前記SWPに応じたダミーの初期応答データは、前記非更新領域に記憶されており、
    前記プロセッサは、前記外部機器から初期応答要求を受信した際に、前記更新領域に記憶された前記初期応答データを読み出すことができない場合、前記非更新領域に記憶されている前記SWPに応じたダミーの初期応答データを読み出して、前記外部機器に送信することを特徴とする電子情報記憶媒体。
  4. 請求項1に記載の電子情報記憶媒体であって、
    前記プロセッサは、前記外部機器から前記SWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記SWPに応じた初期応答データを読み出すことができない場合、乱数を生成することにより前記SWPに応じたダミーの初期応答データを生成し、当該外部機器に送信することを特徴とする電子情報記憶媒体。
  5. プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体による情報処理方法であって、
    前記プロセッサが、前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信する送信工程と、
    前記送信工程の後に、前記プロセッサが、前記更新領域についてアクセス可能化処理を行うアクセス可能化工程と、
    前記プロセッサが、前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きする上書き工程と、
    を含むことを特徴とする情報処理方法。
  6. プロセッサと、前記プロセッサによる更新処理の対象となる更新領域を有する不揮発性メモリとを備え、外部機器との間で通信可能な電子情報記憶媒体における前記プロセッサを、
    前記外部機器からSWPに応じた初期応答要求を受信した際に、前記更新領域に記憶された前記外部機器からの前記SWPに応じた初期応答要求に応じて送信する初期応答データが前記更新処理中の領域に記憶されていて読み出すことができない場合、前記SWPに応じたダミーの初期応答データを前記外部機器に送信する送信手段、
    前記SWPに応じたダミーの初期応答データの送信後に、前記更新領域についてアクセス可能化処理を行うアクセス可能化手段、
    前記SWPに応じたダミーの初期応答データにより、前記更新領域に記憶された前記SWPに応じた初期応答データを上書きする上書き手段、
    として機能させることを特徴とする情報処理プログラム。
JP2016023546A 2016-02-10 2016-02-10 電子情報記憶媒体、情報処理方法、及び情報処理プログラム Active JP6828246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016023546A JP6828246B2 (ja) 2016-02-10 2016-02-10 電子情報記憶媒体、情報処理方法、及び情報処理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016023546A JP6828246B2 (ja) 2016-02-10 2016-02-10 電子情報記憶媒体、情報処理方法、及び情報処理プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020161822A Division JP2020205120A (ja) 2020-09-28 2020-09-28 電子情報記憶媒体、情報処理方法、及び情報処理プログラム

Publications (2)

Publication Number Publication Date
JP2017142655A JP2017142655A (ja) 2017-08-17
JP6828246B2 true JP6828246B2 (ja) 2021-02-10

Family

ID=59627931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016023546A Active JP6828246B2 (ja) 2016-02-10 2016-02-10 電子情報記憶媒体、情報処理方法、及び情報処理プログラム

Country Status (1)

Country Link
JP (1) JP6828246B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3955804A4 (en) * 2019-04-18 2022-11-23 Abbott Diabetes Care Inc. SYSTEMS, DEVICES AND METHODS FOR HANDLING WIRELESS COMMUNICATIONS IN AN ANALYTICAL MONITORING ENVIRONMENT

Also Published As

Publication number Publication date
JP2017142655A (ja) 2017-08-17

Similar Documents

Publication Publication Date Title
JP4896837B2 (ja) 携帯可能電子装置および携帯可能電子装置の制御方法
US10673486B2 (en) Device and method for controlling transaction between short-range wireless communication reader and external electronic device
US20100251261A1 (en) Method and Device for Automatically Selecting an Application That Can Be Implemented by Said Device
KR101783526B1 (ko) Ic 카드, 전자 장치 및 휴대 가능 전자 장치
JP6828246B2 (ja) 電子情報記憶媒体、情報処理方法、及び情報処理プログラム
JP6181018B2 (ja) Icカード、icモジュール、及び携帯端末
JP5754287B2 (ja) Icチップ、icチップにおける処理方法、uim、携帯端末、及びicチップ用処理プログラム
JP2006252079A (ja) 情報記録媒体、情報通信システム、情報通信方法及び情報通信プログラム
JP2020205120A (ja) 電子情報記憶媒体、情報処理方法、及び情報処理プログラム
JP2008310596A (ja) 携帯可能電子装置および携帯可能電子装置の制御方法
JP5823109B2 (ja) 携帯可能電子装置、及び携帯可能電子装置の制御方法
JP2012093857A (ja) Icチップ、icチップにおけるメモリ初期化方法、icチップ用処理プログラム、携帯端末
JP6946027B2 (ja) Icカード、携帯可能電子装置、プログラム、処理装置及び処理システム
KR101749517B1 (ko) 스마트카드 리더기
JP7433886B2 (ja) Icカード及びicカードの制御プログラム
JP6092342B2 (ja) 非接触式携帯可能電子装置、及び非接触式携帯可能電子装置の発行方法
JP6307938B2 (ja) Icチップ、コマンド実行方法、及びicチップ用プログラム
JP2013164686A (ja) Icカードおよび携帯可能電子装置
JP6819201B2 (ja) 電子情報記憶媒体、icカード、設定情報送信方法、及び設定情報送信プログラム
JP6686725B2 (ja) 電子情報記憶媒体、情報処理方法、及び情報処理プログラム
US20240134651A1 (en) Download method of program to settlement terminal and settlement terminal
JP6863032B2 (ja) 電子情報記憶媒体、icカード、活性化制御方法、及びプログラム
JP6260344B2 (ja) 識別子決定装置、識別子決定方法、及び識別子決定プログラム
JP2020187774A (ja) 電子情報記憶媒体、icカード、設定情報送信方法、及び設定情報送信プログラム
JP6281302B2 (ja) 情報処理装置、icカード、及びデータ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150