JP6823528B2 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP6823528B2
JP6823528B2 JP2017081214A JP2017081214A JP6823528B2 JP 6823528 B2 JP6823528 B2 JP 6823528B2 JP 2017081214 A JP2017081214 A JP 2017081214A JP 2017081214 A JP2017081214 A JP 2017081214A JP 6823528 B2 JP6823528 B2 JP 6823528B2
Authority
JP
Japan
Prior art keywords
wafer
chip
protective layer
resin
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017081214A
Other languages
Japanese (ja)
Other versions
JP2018182115A (en
Inventor
淳機 横山
淳機 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2017081214A priority Critical patent/JP6823528B2/en
Publication of JP2018182115A publication Critical patent/JP2018182115A/en
Application granted granted Critical
Publication of JP6823528B2 publication Critical patent/JP6823528B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ウエーハを個々のチップに分割し、チップの側面にプラズマ加工を行うウエーハの加工方法に関する。 The present invention relates to a method for processing a wafer in which a wafer is divided into individual chips and plasma processing is performed on the side surface of the chip.

ウエーハなどの被加工物においては、その表面の格子状の分割予定ラインによってそれぞれ区画された領域にデバイスが形成されている。ウエーハを個々のチップに分割するためには、例えば、レーザビームの照射によるアブレーション加工や切削ブレードによる切削加工でウエーハを分割する方法がある。また、分割予定ラインに沿ってレーザビームをウエーハの上面側から照射してウエーハの内部に改質層を形成し、強度の低下した分割予定ラインに沿って外力を付与して改質層を起点にウエーハを個々のチップに分割する方法もある。 In a workpiece such as a wafer, a device is formed in a region defined by a grid-like division schedule line on the surface thereof. In order to divide the wafer into individual chips, for example, there is a method of dividing the wafer by ablation processing by irradiation of a laser beam or cutting processing by a cutting blade. In addition, a laser beam is irradiated from the upper surface side of the wafer along the planned division line to form a modified layer inside the wafer, and an external force is applied along the planned division line with reduced strength to start from the modified layer. There is also a method of dividing the wafer into individual chips.

アブレーション加工を実施する際には、レーザビームが照射された領域に熱エネルギーが集中してデブリが発生することから、デブリがウエーハに付着しないようにウエーハの上面に保護層を形成しておき、アブレーション加工が終了したら保護層を除去している。
また、アブレーション加工によりウエーハを分割した後、チップの側面を鏡面にするために、プラズマエッチングを実施している。切削加工によりウエーハを分割した場合や、レーザビームをウエーハの内部に位置づけ改質層を形成したのち、ウエーハに外力を加えて改質層を起点に分割した場合においても、上記同様、チップの側面を鏡面にするために、プラズマエッチングを実施している。
When performing ablation processing, heat energy is concentrated in the area irradiated with the laser beam and debris is generated. Therefore, a protective layer is formed on the upper surface of the wafer to prevent debris from adhering to the wafer. When the ablation process is completed, the protective layer is removed.
Further, after the wafer is divided by ablation processing, plasma etching is performed in order to make the side surface of the chip a mirror surface. Even when the wafer is divided by cutting, or when the laser beam is positioned inside the wafer to form a modified layer and then an external force is applied to the wafer to divide the wafer from the modified layer, the side surface of the chip is similarly divided. Plasma etching is performed to make the surface mirror.

個々のチップに分割された状態のウエーハをプラズマエッチングする際には、チップの下面をテープに貼着するとともに、チップの上面にマスクとなる保護層を形成する必要があり、例えばスピンコートによってウエーハの上面に液状樹脂を塗布して保護層を形成している。また、下記の特許文献においては、ローラを用いて液状樹脂をウエーハの上面に保護層を形成する方法が提案されており、スピンコートで保護層を形成する場合よりも液状樹脂の塗布量を抑えることが可能となっている。 When plasma etching a wafer divided into individual chips, it is necessary to attach the lower surface of the chip to tape and form a protective layer as a mask on the upper surface of the chip. For example, the wafer must be spin-coated. A liquid resin is applied to the upper surface of the wafer to form a protective layer. Further, in the following patent documents, a method of forming a protective layer of a liquid resin on the upper surface of a wafer by using a roller is proposed, and the amount of the liquid resin applied is suppressed as compared with the case of forming the protective layer by spin coating. It is possible.

特開2014−155883号公報Japanese Unexamined Patent Publication No. 2014-155883

しかし、分割されたチップの側面をプラズマエッチングするためには、チップ単位で保護層を形成する必要がある。上記スピンコートによって保護層を形成する場合においては、隣り合うチップの間の隙間に液状樹脂が進入してチップの側面にも保護層を形成してしまう。また、上記ローラによって保護層を形成する方法においても、ウエーハの上面の全面に対してローラが転動しながら液状樹脂を塗布するため、隣り合うチップの間の隙間に液状樹脂が進入するおそれがある。そして、チップの側面に保護層が形成されると、プラズマエッチングを実施してもチップの側面が所望の鏡面に仕上がらないという問題がある。 However, in order to plasma etch the side surface of the divided chip, it is necessary to form a protective layer for each chip. When the protective layer is formed by the spin coating, the liquid resin enters the gap between the adjacent chips and forms the protective layer on the side surface of the chips. Further, also in the method of forming the protective layer by the roller, since the liquid resin is applied to the entire upper surface of the wafer while the roller rolls, the liquid resin may enter the gap between the adjacent chips. is there. When the protective layer is formed on the side surface of the chip, there is a problem that the side surface of the chip is not finished to a desired mirror surface even if plasma etching is performed.

本発明は、上記の事情に鑑みてなされたものであり、分割されたチップの側面にプラズマエッチングを容易に行うことができるようにすることを目的としている。 The present invention has been made in view of the above circumstances, and an object of the present invention is to enable plasma etching to be easily performed on the side surfaces of the divided chips.

本発明は、分割予定ラインによって区画されデバイスが形成されたウエーハを分割予定ラインに沿って分割して形成されたチップの側面をプラズマ加工してチップの抗折強度を高めるウエーハの加工方法であって、ウエーハの下面にテープを貼着しウエーハの上面側から該分割予定ラインに沿ってウエーハを個々のチップに分割する分割工程と、該分割工程で分割された該チップの上方から樹脂を噴霧し該チップの上面に保護層を形成する保護層形成工程と、該保護層が形成された該チップの側面をプラズマエッチングするプラズマエッチング工程と、該プラズマエッチング工程を実施した後に該保護層を除去する保護層除去工程と、を備えた。 The present invention is a method for processing a wafer in which a wafer partitioned by a planned division line and a device is formed is divided along a planned division line and the side surface of the chip is plasma-processed to increase the bending strength of the chip. Then, a tape is attached to the lower surface of the wafer and the wafer is divided into individual chips along the planned division line from the upper surface side of the wafer, and the resin is sprayed from above the divided chips in the division step. A protective layer forming step of forming a protective layer on the upper surface of the chip, a plasma etching step of plasma etching the side surface of the chip on which the protective layer is formed, and a plasma etching step of removing the protective layer after performing the plasma etching step. The protective layer removal step is provided.

本発明に係るウエーハの加工方法は、分割予定ラインによって区画されデバイスが形成されたウエーハを分割予定ラインに沿って分割して形成されたチップの側面をプラズマ加工してチップの抗折強度を高めるウエーハの加工方法であって、ウエーハの下面にテープを貼着しウエーハの上面側から分割予定ラインに沿ってウエーハを個々のチップに分割する分割工程と、分割工程で分割されたチップの上方から樹脂を噴霧しチップの上面に保護層を形成する保護層形成工程と、保護層が形成されたチップの側面をプラズマエッチングするプラズマエッチング工程と、プラズマエッチング工程を実施した後に保護層を除去する保護層除去工程とを備えたため、チップに向けて噴霧された樹脂の表面張力によって、各チップの上面に保護層を形成し、チップとチップとの間に樹脂が入り込むのを防いでチップの側面のみを露出させることができる。したがって、各チップの上下面のみをマスクすることができ、チップの側面に対してプラズマエッチングを容易に行うことができる。 In the wafer processing method according to the present invention, the side surface of the chip formed by dividing the wafer partitioned by the planned division line and forming the device along the scheduled division line is plasma-processed to increase the bending strength of the chip. In the processing method of the wafer, a tape is attached to the lower surface of the wafer and the wafer is divided into individual chips along the planned division line from the upper surface side of the wafer, and from above the divided chips in the dividing process. A protective layer forming step of spraying resin to form a protective layer on the upper surface of the chip, a plasma etching step of plasma etching the side surface of the chip on which the protective layer is formed, and protection for removing the protective layer after performing the plasma etching step. Since it is provided with a layer removal step, a protective layer is formed on the upper surface of each chip by the surface tension of the resin sprayed toward the chip to prevent the resin from entering between the chips and only the side surface of the chip. Can be exposed. Therefore, only the upper and lower surfaces of each chip can be masked, and plasma etching can be easily performed on the side surface of the chip.

ウエーハの一例の構成を示す斜視図である。It is a perspective view which shows the structure of an example of a wafer. 分割工程を示す断面図である。It is sectional drawing which shows the division process. 保護層形成工程を示す断面図である。It is sectional drawing which shows the protective layer formation process. 保護層形成工程を示す一部拡大断面図である。It is a partially enlarged sectional view which shows the protection layer formation process. プラズマエッチング工程を示す断面図である。It is sectional drawing which shows the plasma etching process. 保護層除去工程を示す断面図である。It is sectional drawing which shows the protective layer removal process.

図1に示すウエーハWは、被加工物の一例であって、円形板状の基板を有し、格子状の分割予定ラインSによって区画された複数の領域にIC、LSI等のデバイスDがそれぞれ形成されている。ウエーハWは、デバイスDが形成された上面が表面Waとなっており、その表面Waと反対側の下面が裏面Wbとなっている。以下では、ウエーハWを分割予定ラインSに沿って分割して形成されたチップの側面をプラズマ加工してチップの抗折強度を高めるウエーハの加工方法について説明する。 The wafer W shown in FIG. 1 is an example of a workpiece, which has a circular plate-shaped substrate, and devices D such as ICs and LSIs are respectively in a plurality of regions partitioned by grid-like division schedule lines S. It is formed. In the wafer W, the upper surface on which the device D is formed is the front surface Wa, and the lower surface opposite to the front surface Wa is the back surface Wb. Hereinafter, a method for processing a wafer in which the side surface of the chip formed by dividing the wafer W along the planned division line S is plasma-processed to increase the bending strength of the chip will be described.

(1)分割工程
まず、図2(a)に示すように、中央部が開口した環状のリングフレーム1の下面に伸張可能なテープ2を貼着し、リングフレーム1の中央部から露出したテープ2にウエーハWの裏面Wb側を貼着して表面Waを上向きに露出させる。このようにして、テープ2を介してリングフレーム1とウエーハWとが一体となったワークセットWSを形成する。
(1) Dividing Step First, as shown in FIG. 2A, an extendable tape 2 is attached to the lower surface of an annular ring frame 1 having an open central portion, and a tape exposed from the central portion of the ring frame 1 is attached. The back surface Wb side of the wafer W is attached to No. 2 to expose the front surface Wa upward. In this way, the work set WS in which the ring frame 1 and the wafer W are integrated is formed via the tape 2.

ワークセットWSを形成したら、例えば、ウエーハWを切削する切削手段10を用いて、図1に示した分割予定ラインSに沿ってウエーハWの上面側(表面Wa側)から切削を行う。切削手段10は、回転可能なスピンドル11と、スピンドル11の先端に装着された切削ブレード12とを備えており、スピンドル11が回転することにより切削ブレード12も回転する構成となっている。 After the work set WS is formed, for example, cutting is performed from the upper surface side (surface Wa side) of the wafer W along the scheduled division line S shown in FIG. 1 by using the cutting means 10 for cutting the wafer W. The cutting means 10 includes a rotatable spindle 11 and a cutting blade 12 attached to the tip of the spindle 11, and the cutting blade 12 is also rotated by the rotation of the spindle 11.

ワークセットWSを例えばX方向に移動させつつ、切削手段10は、切削ブレード12を回転させながら、図1に示した分割予定ラインSに沿ってウエーハWの表面Waからテープ2に至るまで切削ブレード12を切り込ませて切削する。すなわち、切削ブレード12によってウエーハWを厚み方向にフルカット(完全切断)する。全ての分割予定ラインSに沿って切削ブレード12で切削することにより、図2(b)に示すように、ウエーハWを個々のチップ3に分割する。 While moving the work set WS in the X direction, for example, the cutting means 10 rotates the cutting blade 12 and cuts the cutting blade from the surface Wa of the wafer W to the tape 2 along the scheduled division line S shown in FIG. 12 is cut and cut. That is, the wafer W is fully cut (completely cut) in the thickness direction by the cutting blade 12. By cutting with the cutting blade 12 along all the scheduled division lines S, the wafer W is divided into individual chips 3 as shown in FIG. 2 (b).

ウエーハWの裏面Wbにはテープ2が貼着されているため、ウエーハWを完全に切断した後も各チップ3がばらばらになることはなく、ウエーハWの形状が維持される。全ての分割予定ラインSに沿ってウエーハWを分割した後は、各チップ3に付着した切削屑を洗浄したのち、例えばエキスパンド装置等を用いて、テープ2を拡張させ隣り合うチップ3の間隔を拡げて隙間4を形成する。 Since the tape 2 is attached to the back surface Wb of the wafer W, the chips 3 do not come apart even after the wafer W is completely cut, and the shape of the wafer W is maintained. After dividing the wafer W along all the scheduled division lines S, the cutting chips adhering to each chip 3 are washed, and then the tape 2 is expanded by using, for example, an expanding device to reduce the distance between the adjacent chips 3. Expand to form a gap 4.

(2)保護層形成工程
分割工程を実施した後、図3に示すように、例えば、分割工程で分割されたチップ3の上方から樹脂23を噴霧する樹脂供給ノズル20の下方にワークセットWSを移動させる。樹脂供給ノズル20は、スプレーノズルであり、その先端には、液状の樹脂23を噴霧させるための噴射口21を備えている。樹脂供給ノズル20には、樹脂供給源22が接続されている。樹脂供給ノズル20は、旋回可能となっており、ワークセットWSの上方側に移動したり、ワークセットWSの上方側から退避したりすることが可能となっている。また、樹脂供給ノズル20は、鉛直方向に昇降可能となっており、噴射口21の高さ位置を調整することができる。なお、樹脂供給ノズル20は、噴射口21から樹脂23を霧状に噴射可能な構成であればよく、特にその構成は限られない。
(2) Protective Layer Forming Step After performing the dividing step, for example, as shown in FIG. 3, the work set WS is placed below the resin supply nozzle 20 that sprays the resin 23 from above the chip 3 divided in the dividing step. Move it. The resin supply nozzle 20 is a spray nozzle, and the tip thereof is provided with an injection port 21 for spraying the liquid resin 23. A resin supply source 22 is connected to the resin supply nozzle 20. The resin supply nozzle 20 is rotatable so that it can be moved to the upper side of the work set WS or retracted from the upper side of the work set WS. Further, the resin supply nozzle 20 can be raised and lowered in the vertical direction, and the height position of the injection port 21 can be adjusted. The resin supply nozzle 20 may have a configuration in which the resin 23 can be injected in a mist form from the injection port 21, and the configuration is not particularly limited.

ワークセットWSを、鉛直方向のワークセットWSの中心を軸として例えば矢印B方向に500rpm〜800rpmの回転速度で回転させる。続いて、樹脂供給ノズル20は、ワークセットWSの上方側において旋回しつつ、噴射口21からチップ3に向けて樹脂23を噴霧する。樹脂供給ノズル20は、ワークセットWSを保持する保持テーブルの上面に対して平行に旋回しているが、ワークセットWSを保持する保持テーブルの外側から中心を通過して反対の外側に向けて直線状に樹脂供給ノズル20を移動させてもよい。樹脂23は、例えばポリビニルアルコール(PVA)やポリビニルピロリドン(PVP)等を主成分とする水溶性樹脂を用いる。なお、樹脂23は、ある程度粘度を有しているものが好ましい。 The work set WS is rotated around the center of the work set WS in the vertical direction at a rotation speed of 500 rpm to 800 rpm, for example, in the direction of arrow B. Subsequently, the resin supply nozzle 20 sprays the resin 23 from the injection port 21 toward the chip 3 while turning on the upper side of the work set WS. The resin supply nozzle 20 is swiveled parallel to the upper surface of the holding table that holds the workpiece WS, but passes through the center from the outside of the holding table that holds the workpiece WS and is straight toward the opposite outside. The resin supply nozzle 20 may be moved in the same manner. As the resin 23, for example, a water-soluble resin containing polyvinyl alcohol (PVA), polyvinylpyrrolidone (PVP), or the like as a main component is used. The resin 23 preferably has a certain viscosity.

ここで、樹脂供給ノズル20の噴射口21から下方に噴霧された樹脂23は、図4に示すように、小微粒子23aと大微粒子23bとを含む微小液滴となっている。かかる微小液滴がチップ3の上面に滴下されると、チップ3の上面に付着した微小液滴の表面張力によって、複数の小微粒子23aと大微粒子23bとが互いに引き合ってチップ3の上面において保護層24として形成される。保護層24は、チップ3の縁で留まってチップの縁から樹脂23が隙間4に流下しない程度の量の樹脂23を供給することによりチップ3の上面を覆って形成しており、後述するプラズマエッチングを行うときのマスクとなる。また、小微粒子23aと大微粒子23bとを含む微小液滴となってチップ3の上面に滴下される樹脂23は、樹脂供給ノズル20の噴射口21から下方向に小さい勢いで噴出されることが好ましく、図示の例では、小微粒子23aと大微粒子23bとを含む微小液滴がチップ3の上に降り注がれている。 Here, the resin 23 sprayed downward from the injection port 21 of the resin supply nozzle 20 is a fine droplet containing small fine particles 23a and large fine particles 23b, as shown in FIG. When such fine particles are dropped on the upper surface of the chip 3, the surface tension of the fine particles adhering to the upper surface of the chip 3 attracts the plurality of small particles 23a and the large particles 23b to each other and protects them on the upper surface of the chip 3. It is formed as a layer 24. The protective layer 24 is formed by covering the upper surface of the chip 3 by supplying an amount of the resin 23 that stays at the edge of the chip 3 and does not allow the resin 23 to flow down into the gap 4 from the edge of the chip. It serves as a mask when etching. Further, the resin 23, which is formed into fine particles containing the small particles 23a and the large particles 23b and is dropped on the upper surface of the chip 3, may be ejected downward from the injection port 21 of the resin supply nozzle 20 with a small force. Preferably, in the illustrated example, microdroplets containing the small particles 23a and the large particles 23b are poured onto the chip 3.

保護層形成工程では、樹脂供給ノズル20によって樹脂23をチップ3の上面に向けて
噴霧するため、隣り合うチップ3の隙間4に樹脂23が入り込むおそれがなく、隙間4の幅方向全体が露出した状態を維持したまま、チップ3の上面にのみ保護層24を形成することができる。つまり、各チップ3の側面3aに保護層24が形成されるおそれがない。もっとも、実際には、図4に示すように、隣り合うチップ3の隙間4に例えば小微粒子23aが入り込むこともありうるが、隙間4に入り込めるのは極めて少量であるため、プラズマエッチングの妨げとはならない。全てのチップ3の上面に保護層24を形成したら、保護層形成工程を終了する。
In the protective layer forming step, since the resin 23 is sprayed toward the upper surface of the chip 3 by the resin supply nozzle 20, there is no possibility that the resin 23 enters the gap 4 of the adjacent chips 3, and the entire width direction of the gap 4 is exposed. The protective layer 24 can be formed only on the upper surface of the chip 3 while maintaining the state. That is, there is no possibility that the protective layer 24 is formed on the side surface 3a of each chip 3. However, in reality, as shown in FIG. 4, for example, small particles 23a may enter the gap 4 of adjacent chips 3, but since the amount of fine particles 23a that can enter the gap 4 is extremely small, it hinders plasma etching. Must not be. When the protective layer 24 is formed on the upper surfaces of all the chips 3, the protective layer forming step is completed.

上記樹脂供給ノズル20には、図示しないエアー供給源を接続して樹脂23とエアーとを混合させた2流体を噴射口21から噴霧させる構成にしてもよい。この場合、樹脂供給ノズル20の噴射口21をチップ3の上面に接近させた位置に移動させて、保護層形成工程を実施することが好ましい。これにより、樹脂23をチップ3に向けて噴霧する際に、隙間4に樹脂23が入り込んだとしてもエアーによって隙間4から樹脂23を吹き飛ばすことができるため、チップ3の側面3aに保護層24が形成されるのを確実に防ぐことができる。 An air supply source (not shown) may be connected to the resin supply nozzle 20 to spray two fluids in which the resin 23 and air are mixed from the injection port 21. In this case, it is preferable to move the injection port 21 of the resin supply nozzle 20 to a position close to the upper surface of the chip 3 to carry out the protective layer forming step. As a result, when the resin 23 is sprayed toward the chip 3, even if the resin 23 enters the gap 4, the resin 23 can be blown off from the gap 4 by air, so that the protective layer 24 is provided on the side surface 3a of the chip 3. It can be reliably prevented from being formed.

(3)プラズマエッチング工程
保護層形成工程を実施した後、例えば、図5に示すプラズマエッチング装置30にワークセットWSを搬送して、チップ3の側面3aをプラズマエッチングする。プラズマエッチング装置30は、プラズマエッチングが行われる処理空間301を内部に有するチャンバ300を備えている。チャンバ300内には、下部電極ユニット31と、上部電極ユニット34とが上下方向において対向して配設されている。
(3) Plasma Etching Step After performing the protective layer forming step, for example, the work set WS is conveyed to the plasma etching apparatus 30 shown in FIG. 5, and the side surface 3a of the chip 3 is plasma-etched. The plasma etching apparatus 30 includes a chamber 300 having a processing space 301 in which plasma etching is performed. In the chamber 300, the lower electrode unit 31 and the upper electrode unit 34 are arranged so as to face each other in the vertical direction.

下部電極ユニット31は、ウエーハWを保持する静電チャックテーブル310と、静電チャックテーブル310の内部に配設された電極311とを備えている。電極311には直流電源32が接続されており、電極311に直流電圧を印加することにより、クーロン等の静電力によって静電チャックテーブル310上にウエーハWを吸着させることができる。 The lower electrode unit 31 includes an electrostatic chuck table 310 for holding the wafer W, and electrodes 311 arranged inside the electrostatic chuck table 310. A DC power supply 32 is connected to the electrode 311. By applying a DC voltage to the electrode 311, the wafer W can be adsorbed on the electrostatic chuck table 310 by an electrostatic force such as Coulomb.

上部電極ユニット34は、チャンバ300の上部を貫通して配設された支持部340と、支持部340の下部に連結されたガス供給部341とを備えている。ガス供給部341の下面には、処理空間301に反応ガス(エッチングガス36)を噴射するための噴射口342が形成されている。支持部340には、図示しない昇降機構が接続されており、支持部340とともにガス供給部341を上下方向に昇降させることができる。噴射口342は、支持部340及びガス供給部341の内部に形成された流路343を通じて反応ガス供給源35に接続されている。反応ガス供給源35には、例えばSF系などのフッ素を含むエッチングガス36が充填されている。 The upper electrode unit 34 includes a support portion 340 arranged so as to penetrate the upper portion of the chamber 300, and a gas supply portion 341 connected to the lower portion of the support portion 340. An injection port 342 for injecting a reaction gas (etching gas 36) into the processing space 301 is formed on the lower surface of the gas supply unit 341. An elevating mechanism (not shown) is connected to the support portion 340, and the gas supply portion 341 can be moved up and down together with the support portion 340 in the vertical direction. The injection port 342 is connected to the reaction gas supply source 35 through a flow path 343 formed inside the support portion 340 and the gas supply portion 341. The reaction gas supply source 35 is filled with an etching gas 36 containing fluorine, for example, SF 6 system.

下部電極ユニット31は、高周波電源33に接続されている。また、上部電極ユニット34は、接地されている。下部電極ユニット31および上部電極ユニット34に高周波電圧が印加されることで、処理空間301においてエッチングガス36がプラズマ化される。高周波電圧としては、エッチング種をウエーハWに引き込むことができる周波数、パワーに調節すればよい。チャンバ300の下部には、真空ポンプなどの排気源37に連通する排気口302が形成されており、排気口302から使用済みのエッチングガス36を排出することができる。 The lower electrode unit 31 is connected to the high frequency power supply 33. Further, the upper electrode unit 34 is grounded. By applying a high frequency voltage to the lower electrode unit 31 and the upper electrode unit 34, the etching gas 36 is turned into plasma in the processing space 301. The high frequency voltage may be adjusted to a frequency and power that can draw the etching type into the wafer W. An exhaust port 302 communicating with an exhaust source 37 such as a vacuum pump is formed in the lower part of the chamber 300, and the used etching gas 36 can be discharged from the exhaust port 302.

プラズマエッチング装置30を用いてウエーハWに対してプラズマエッチングを行う際には、ワークセットWSをチャンバ300の内部に搬入し、静電チャックテーブル310でテープ2を介してウエーハWを吸着保持してチップ3の上面を上向きにさせる。続いて、ガス供給部341を下降させ、その状態で反応ガス供給源35から流路343にエッチングガス36を供給し、ガス供給部341の噴射口342からエッチングガス36を噴射させ、高周波電源33からガス供給部341と静電チャックテーブル310との間に高周波電圧を印加してエッチングガス36をプラズマ化させる。 When plasma etching is performed on the wafer W using the plasma etching apparatus 30, the work set WS is carried into the chamber 300, and the wafer W is adsorbed and held by the electrostatic chuck table 310 via the tape 2. The upper surface of the chip 3 is turned upward. Subsequently, the gas supply unit 341 is lowered, and in that state, the etching gas 36 is supplied from the reaction gas supply source 35 to the flow path 343, and the etching gas 36 is injected from the injection port 342 of the gas supply unit 341 to inject the etching gas 36 to the high frequency power supply 33. A high frequency voltage is applied between the gas supply unit 341 and the electrostatic chuck table 310 to turn the etching gas 36 into plasma.

プラズマは、処理空間301において各チップ3に接触して作用する。つまり、分割されたチップ3の間の隙間4を通じて、チップ3の側面3aがプラズマエッチングされる。このとき、チップ3の下面にはテープ2が貼着され、チップ3の上面には保護層24がマスクとして形成されているため、デバイスDへのダメージを軽減することができる。また、隣り合うチップ3の隙間4に図4に示した小微粒子23aが入り込んでいたとしてもプラズマエッチングによって除去される。プラズマエッチング中は、処理空間301内が所定圧に保持され、排気源37によって排気口302から使用済みのエッチングガス36が排気される。そして、あらかじめ設定した処理時間が経過すると、チップ3の側面3aが鏡面に仕上げられ、チップ3の抗折強度が高めることができる。 The plasma acts in contact with each chip 3 in the processing space 301. That is, the side surface 3a of the chip 3 is plasma-etched through the gap 4 between the divided chips 3. At this time, since the tape 2 is attached to the lower surface of the chip 3 and the protective layer 24 is formed as a mask on the upper surface of the chip 3, damage to the device D can be reduced. Further, even if the small particles 23a shown in FIG. 4 are included in the gap 4 of the adjacent chips 3, they are removed by plasma etching. During plasma etching, the inside of the processing space 301 is maintained at a predetermined pressure, and the used etching gas 36 is exhausted from the exhaust port 302 by the exhaust source 37. Then, when the preset processing time elapses, the side surface 3a of the chip 3 is finished to be a mirror surface, and the bending strength of the chip 3 can be increased.

(4)保護層除去工程
プラズマエッチング工程を実施した後に、図6に示すように、例えば洗浄装置40にワークセットWSを搬送して、チップ3の上面から保護層24を除去する。洗浄装置40は、ワークセットWSを保持し回転可能なスピンナーテーブル41と、スピンナーテーブル41の上方側に配設された洗浄水供給ノズル44とを少なくとも備えている。
(4) Protective Layer Removal Step After performing the plasma etching step, as shown in FIG. 6, for example, the work set WS is conveyed to the cleaning device 40 to remove the protective layer 24 from the upper surface of the chip 3. The cleaning device 40 includes at least a spinner table 41 that holds and rotates the work set WS, and a cleaning water supply nozzle 44 that is arranged above the spinner table 41.

スピンナーテーブル41の上面は、テープ2を介してウエーハWを吸引保持する保持面42となっており、保持面42には図示しない吸引源が接続されている。スピンナーテーブル41の下部には、鉛直方向の軸心を有する回転軸43が接続され、回転軸43には、図示しないモータが接続されている。モータが駆動されて回転軸43が回転すると、スピンナーテーブル41を所定の回転速度で回転させることができる。洗浄水供給ノズル44の下面には、洗浄水47を下方に供給するための供給口45を備えており、供給口45には洗浄水供給源46が接続されている。 The upper surface of the spinner table 41 is a holding surface 42 that sucks and holds the wafer W via the tape 2, and a suction source (not shown) is connected to the holding surface 42. A rotating shaft 43 having an axial center in the vertical direction is connected to the lower part of the spinner table 41, and a motor (not shown) is connected to the rotating shaft 43. When the motor is driven and the rotation shaft 43 rotates, the spinner table 41 can be rotated at a predetermined rotation speed. A supply port 45 for supplying the washing water 47 downward is provided on the lower surface of the washing water supply nozzle 44, and a washing water supply source 46 is connected to the supply port 45.

スピンナーテーブル41でワークセットWSを保持したら、モータが回転軸43を回転させ、スピンナーテーブル41を例えば矢印B方向に回転させる。このとき、洗浄水供給ノズル44の供給口45からウエーハWの中央に向けて洗浄水47を供給する。洗浄水47は、回転するウエーハWに発生する遠心力によって径方向外側に流れていき、チップ3の上面の保護層24を洗い流して除去する。なお、洗浄水47としては、例えば純水を用いることができる。 After holding the work set WS on the spinner table 41, the motor rotates the rotating shaft 43 to rotate the spinner table 41 in the direction of arrow B, for example. At this time, the cleaning water 47 is supplied from the supply port 45 of the cleaning water supply nozzle 44 toward the center of the wafer W. The washing water 47 flows outward in the radial direction by the centrifugal force generated in the rotating wafer W, and the protective layer 24 on the upper surface of the chip 3 is washed away and removed. As the washing water 47, for example, pure water can be used.

このように、本発明に係るウエーハの加工方法は、ウエーハWの裏面Wbにテープ2を貼着しウエーハWの表面Wa側から分割予定ラインSに沿ってウエーハWを個々のチップ3に分割する分割工程と、分割されたチップ3の上方から樹脂23を噴霧しチップ3の上面に保護層24を形成する保護層形成工程と、保護層24が形成されたチップ3の側面3aをプラズマエッチングするプラズマエッチング工程と、保護層24を除去する保護層除去工程とを備えたため、チップ3に向けて噴霧された樹脂23の表面張力によって、各チップ3の上面に保護層24を形成し、隣り合うチップ3の隙間4に樹脂23が入り込むのを防いでチップ3の側面3aのみを露出させることができる。このように、本発明によれば、各チップ3の上下面のみをマスクすることが可能となり、チップ3の側面3aに対してプラズマエッチングを容易に行うことができる。 As described above, in the method for processing a wafer according to the present invention, the tape 2 is attached to the back surface Wb of the wafer W, and the wafer W is divided into individual chips 3 along the planned division line S from the front surface Wa side of the wafer W. The dividing step, the protective layer forming step of spraying the resin 23 from above the divided chip 3 to form the protective layer 24 on the upper surface of the chip 3, and the side surface 3a of the chip 3 on which the protective layer 24 is formed are plasma-etched. Since the plasma etching step and the protective layer removing step of removing the protective layer 24 are provided, the protective layer 24 is formed on the upper surface of each chip 3 by the surface tension of the resin 23 sprayed toward the chip 3, and is adjacent to each other. It is possible to prevent the resin 23 from entering the gap 4 of the chip 3 and expose only the side surface 3a of the chip 3. As described above, according to the present invention, it is possible to mask only the upper and lower surfaces of each chip 3, and plasma etching can be easily performed on the side surface 3a of the chip 3.

上記実施形態に示す分割工程では、切削ブレード12によるダイシングによってウエーハWを個々のチップ3に分割したが、この場合に限定されない。分割工程は、透過性の波長を有するレーザビームをウエーハWの内部に位置づけ改質層を形成したのち、ウエーハWに外力を加えて改質層を起点に分割するようにしてもよい。 In the dividing step shown in the above embodiment, the wafer W is divided into individual chips 3 by dicing with the cutting blade 12, but the present invention is not limited to this case. In the dividing step, a laser beam having a transmissive wavelength may be positioned inside the wafer W to form a modified layer, and then an external force may be applied to the wafer W to divide the modified layer as a starting point.

また、分割工程は、アブレーション加工によりウエーハWをフルカットして個々のチップ3に分割してもよい。この場合は、ウエーハWの表面Waに保護層をあらかじめ形成してからウエーハWを分割するとよい。その後は、保護層を洗浄により除去し、個々のチップ3の上面に新しい保護層を形成してからプラズマエッチング工程、保護層除去工程を順次実施する。 Further, in the dividing step, the wafer W may be fully cut by ablation processing and divided into individual chips 3. In this case, it is advisable to form a protective layer in advance on the surface Wa of the wafer W and then divide the wafer W. After that, the protective layer is removed by cleaning, a new protective layer is formed on the upper surface of each chip 3, and then a plasma etching step and a protective layer removal step are sequentially performed.

1:リングフレーム 2:テープ 3:チップ 3a:側面 4:隙間
10:切削手段 11:スピンドル 12:切削ブレード
20:樹脂供給ノズル 21:噴射口 22:樹脂供給源
23:樹脂 23a:小微粒子 23b:大微粒子 24:保護層
30:プラズマエッチング装置 300:チャンバ 301:処理空間 302:排気口
31:下部電極ユニット 310:静電チャックテーブル 311:電極
32:直流電源 33:高周波電源
34:上部電極ユニット 340:支持部 341:ガス供給部 342:噴射口
35:反応ガス供給源 36:エッチングガス 37:排気源
40:洗浄装置 41:スピンナーテーブル 42:保持面 43:回転軸
44:洗浄水供給ノズル 45:供給口 46:洗浄水供給源 47:洗浄水
1: Ring frame 2: Tape 3: Chip 3a: Side surface 4: Gap 10: Cutting means 11: Spindle 12: Cutting blade 20: Resin supply nozzle 21: Injection port 22: Resin supply source 23: Resin 23a: Small particles 23b: Large fine particles 24: Protective layer 30: Plasma etching device 300: Chamber 301: Processing space 302: Exhaust port 31: Lower electrode unit 310: Electrostatic chuck table 311: Electrode 32: DC power supply 33: High frequency power supply 34: Upper electrode unit 340 : Support part 341: Gas supply part 342: Injection port 35: Reaction gas supply source 36: Etching gas 37: Exhaust source 40: Cleaning device 41: Spinner table 42: Holding surface 43: Rotating shaft 44: Cleaning water supply nozzle 45: Supply port 46: Washing water supply source 47: Washing water

Claims (1)

分割予定ラインによって区画されデバイスが形成されたウエーハを分割予定ラインに沿って分割して形成されたチップの側面をプラズマ加工してチップの抗折強度を高めるウエーハの加工方法であって、
ウエーハの下面にテープを貼着しウエーハの上面側から該分割予定ラインに沿ってウエーハを個々のチップに分割する分割工程と、
該分割工程で分割された該チップの上方から樹脂を噴霧し該チップの上面に保護層を形成する保護層形成工程と、
該保護層が形成された該チップの側面をプラズマエッチングするプラズマエッチング工程と、
該プラズマエッチング工程を実施した後に該保護層を除去する保護層除去工程と、を備えたウエーハの加工方法。
This is a wafer processing method in which the side surface of the chip formed by dividing the wafer partitioned by the planned division line and the device is formed is plasma-processed along the planned division line to increase the bending strength of the chip.
A division process in which tape is attached to the lower surface of the wafer and the wafer is divided into individual chips from the upper surface side of the wafer along the planned division line.
A protective layer forming step of spraying resin from above the chip divided in the dividing step to form a protective layer on the upper surface of the chip,
A plasma etching step of plasma etching the side surface of the chip on which the protective layer is formed, and
A method for processing a wafer, comprising a protective layer removing step of removing the protective layer after performing the plasma etching step.
JP2017081214A 2017-04-17 2017-04-17 Wafer processing method Active JP6823528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017081214A JP6823528B2 (en) 2017-04-17 2017-04-17 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017081214A JP6823528B2 (en) 2017-04-17 2017-04-17 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2018182115A JP2018182115A (en) 2018-11-15
JP6823528B2 true JP6823528B2 (en) 2021-02-03

Family

ID=64275980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017081214A Active JP6823528B2 (en) 2017-04-17 2017-04-17 Wafer processing method

Country Status (1)

Country Link
JP (1) JP6823528B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5893952B2 (en) * 2012-02-22 2016-03-23 株式会社ディスコ Laser processing method of wafer using chuck table
JP6113019B2 (en) * 2013-08-07 2017-04-12 株式会社ディスコ Wafer division method
JP6377449B2 (en) * 2014-08-12 2018-08-22 株式会社ディスコ Wafer division method
JP2017041574A (en) * 2015-08-21 2017-02-23 株式会社ディスコ Wafer processing method

Also Published As

Publication number Publication date
JP2018182115A (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP2016207737A (en) Division method
KR102044042B1 (en) Wafer machining method
US9330976B2 (en) Wafer processing method
JP5881464B2 (en) Wafer laser processing method
JP7418905B2 (en) Workpiece processing method
JP6295094B2 (en) Wafer processing method
JP2010207723A (en) Resin film forming apparatus
JP2016157892A (en) Wafer processing method
JP2010267638A (en) Coating method for protective film and laser beam machining method for wafer
TW201811478A (en) Laser treatment device and laser scrap removal device
JP6137798B2 (en) Laser processing apparatus and protective film coating method
JP6700800B2 (en) Blade cover
JP6823528B2 (en) Wafer processing method
KR20180108473A (en) Processing method
JP7154697B2 (en) Workpiece processing method
JP2006108428A (en) Wafer dividing method
JP6713214B2 (en) Device wafer processing method
TWI602226B (en) Etching apparatus and method for dividing a semiconductor wafer
JP2016129194A (en) Wafer processing method
TW201812880A (en) Wafer processing method capable of performing plasma etching without decreasing quality of devices
JP2014225519A (en) Processing method
KR102644401B1 (en) Method for processing a workpiece
JP6199582B2 (en) Protective film forming device
KR20200034597A (en) Processing method of a wafer
JP2019096812A (en) Processing method of workpiece

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210108

R150 Certificate of patent or registration of utility model

Ref document number: 6823528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250