JP6823103B2 - Mounting method and mounting device - Google Patents
Mounting method and mounting device Download PDFInfo
- Publication number
- JP6823103B2 JP6823103B2 JP2019080816A JP2019080816A JP6823103B2 JP 6823103 B2 JP6823103 B2 JP 6823103B2 JP 2019080816 A JP2019080816 A JP 2019080816A JP 2019080816 A JP2019080816 A JP 2019080816A JP 6823103 B2 JP6823103 B2 JP 6823103B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- chip
- chip component
- bonding head
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 79
- 230000008569 process Effects 0.000 claims description 48
- 230000007246 mechanism Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 34
- 238000001816 cooling Methods 0.000 claims description 26
- 238000002788 crimping Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000032258 transport Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 24
- 229920005989 resin Polymers 0.000 description 19
- 239000011347 resin Substances 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 17
- 238000012546 transfer Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000004907 flux Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67138—Apparatus for wiring semiconductor or solid state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/755—Cooling means
- H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7565—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/759—Means for monitoring the connection process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、集積回路などのチップ部品を半導体ウエハまたは回路基板などに実装する実装方法および実装装置に関する。 The present invention relates to a mounting method and a mounting device for mounting a chip component such as an integrated circuit on a semiconductor wafer or a circuit board.
近年、エレクトロニクス製品の軽量化および小型化に伴って回路基板のパターンがファインピッチ化(高精度化・微細化)される傾向にある。ファインピッチ化に伴って回路基板に実装する部品点数も増加する傾向にある。そこで、回路基板への実装時間を短縮するために、1枚の回路基板に複数台のボンディングヘッドを備えた実装装置でチップを実装している。つまり、回路基板上の電極部分に塗布または転写された非導電性樹脂(NCP)、非導電性フィルム(NCF)または異方導電性フィルム(ACF)などの上にチップ部品を実装して仮圧着している。 In recent years, as electronic products have become lighter and smaller, circuit board patterns have tended to have finer pitches (higher precision and miniaturization). As the pitch becomes finer, the number of parts mounted on the circuit board tends to increase. Therefore, in order to shorten the mounting time on the circuit board, the chip is mounted by a mounting device provided with a plurality of bonding heads on one circuit board. That is, the chip component is mounted on a non-conductive resin (NCP), a non-conductive film (NCF), an anisotropic conductive film (ACF), or the like coated or transferred to the electrode portion on the circuit board and temporarily crimped. doing.
当該仮圧着された基板を後工程に搬送し、専用のボンディングヘッドによりチップ部品を加熱して非導電性フィルム(NCF)などを加熱硬化させて本圧着している(特許文献1)。 The temporarily crimped substrate is conveyed to a subsequent process, and the chip parts are heated by a dedicated bonding head to heat-cure a non-conductive film (NCF) or the like for main crimping (Patent Document 1).
しかしながら、従来の実装装置では、仮圧着工程および本圧着工程ごとに個別のボンディングヘッドを設ける必要があり、装置構成が大型化し、十分な設置スペースを確保しなければならないといった不都合が生じている。 However, in the conventional mounting device, it is necessary to provide individual bonding heads for each of the temporary crimping process and the main crimping process, which causes a disadvantage that the device configuration becomes large and a sufficient installation space must be secured.
また、仮圧着時の接着力が不十分な場合、仮圧着工程から本圧着工程に搬送する過程で、回路基板の電極からチップ部品が剥がれたり位置ズレを起こしたりするといった問題が生じている。 Further, when the adhesive force at the time of temporary crimping is insufficient, there is a problem that the chip component is peeled off from the electrode of the circuit board or the position is displaced in the process of transporting from the temporary crimping process to the main crimping process.
本発明はこのような事情に鑑みてなされたものであって、半導体ウエハや回路基板などにチップ部品を高速かつ精度よく実装することが可能な実装方法および実装装置を提供することを主たる目的としている。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a mounting method and a mounting device capable of mounting chip components on a semiconductor wafer, a circuit board, or the like at high speed and with high accuracy. There is.
そこで、本発明者は、上記不都合および問題を解決するために、複数台の本圧着用のボンディングヘッドを備えた実装装置を作成して1枚の回路基板にチップ部品を高速に本圧着させる実験およびシミュレーションを行って鋭意検討した結果、次のような新たな知見を得た。 Therefore, in order to solve the above inconveniences and problems, the present inventor has created an experiment in which a mounting device including a plurality of bonding heads for main crimping is created and chip components are main crimped onto one circuit board at high speed. As a result of diligent examination by conducting simulations, the following new findings were obtained.
すなわち、本圧着用のボンディングヘッドを2台設置して交互に回路基板にチップ部品を実装する実験を繰り返した。しかしながら、回路基板の電極部位からチップ部品が剥がれたり、接続不良が生じたりしていた。そこで、当該接続不良などの原因を究明すべく、回路基板への実装直前のチップ部品の裏面を観察すると、電極表面を被覆しているフラックスが消滅していた。また、チップ部品によっては、フラックスの消滅だけではなく、バンプ先端部の半田が溶融または変形しているものが含まれていた。 That is, the experiment in which two bonding heads for main crimping were installed and chip components were alternately mounted on the circuit board was repeated. However, chip parts were peeled off from the electrode parts of the circuit board, and poor connection occurred. Therefore, when observing the back surface of the chip component immediately before mounting on the circuit board in order to investigate the cause of the poor connection, the flux covering the electrode surface disappeared. Further, depending on the chip component, not only the flux disappears but also the solder at the tip of the bump is melted or deformed.
さらに、チップ部品の温度が高いままであると、チップ部品と回路基板との間に介在させるNCFなどの樹脂の硬化が過剰に促進される。すなわち、チップ部品のバンプと回路基板の電極のみを互いに接触させつつも、その間を封止するために余剰な樹脂を排出する必要があるにも関わらず、排出前に樹脂が硬化してしまい接触不良が生じさせていた。 Further, if the temperature of the chip component remains high, the curing of the resin such as NCF interposed between the chip component and the circuit board is excessively promoted. That is, while only the bumps of the chip parts and the electrodes of the circuit board are brought into contact with each other, the resin is cured before being discharged even though it is necessary to discharge the excess resin in order to seal between them. It was causing defects.
したがって、本発明は、上述の問題およびこれらの新規な問題を解決することを目的とする。 Therefore, it is an object of the present invention to solve the above-mentioned problems and these novel problems.
この発明は、このような目的を達成するために、次のような構成をとる。 In order to achieve such an object, the present invention has the following configuration.
すなわち複数個の回路パターンが形成された基板に、前記基板の上部に配置された複数のボンディングヘッドによりチップ部品を実装する実装方法であって、
個々のボンディングヘッドが前記基板にチップ部品を実装する過程で、
前記基板を移動して、チップ部品を保持したボンディングヘッドの直下に前記基板の所定位置を配し、所定時間をかけて当該チップ部品を加熱しながら本圧着する実装過程と、
前記本圧着後に前記ボンディングヘッドを上昇させるとともに所定温度まで冷却する冷却過程を備え、
一つのボンディングヘッドが実装過程の間に、他のボンディングヘッドが冷却過程となることを繰り返し行うもので、
冷却過程のボンディングヘッドの下部に、次に実装するチップ部品を供給することを特徴とする。
That is, it is a mounting method in which chip components are mounted on a substrate on which a plurality of circuit patterns are formed by a plurality of bonding heads arranged on the upper part of the substrate .
In the process of mounting chip components on the board, each bonding head
And moving the substrate, and distribution of the predetermined position of the substrate directly below the bonding head holding the chip component, the mounting process of the bonding while heating the chip components over a predetermined time period,
A cooling process is provided in which the bonding head is raised and cooled to a predetermined temperature after the main crimping .
During one of the bonding head is mounted process, in which the other bonding head is repeated to be a cooling process,
The bottom of the bonding head of the cooling process, then characterized by subjected feeding the chip components to be mounted.
(作用・効果) この方法によれば、先行するボンディングヘッドが、基板にチップ部品を実装および本圧着している間、他のボンディングヘッドが、所定の温度まで積極的に冷却される。したがって、次に実装および本圧着を実行するボンディングヘッドによってチップ部品を保持して実装するまでの間に、当該チップ部品のバンプ先端部の半田が、本圧着時の加熱温度に近い温度で加熱されることがない。すなわち、チップ部品のバンプ先端の半田の溶融、変形、およびフラックスの消滅などを回避することができ、ひいては、基板への接続不良を解消することができる。 (Action / Effect) According to this method, the other bonding heads are positively cooled to a predetermined temperature while the preceding bonding head mounts the chip component on the substrate and the main crimping is performed. Therefore, the solder at the bump tip of the chip component is heated at a temperature close to the heating temperature at the time of the main crimping until the chip component is held and mounted by the bonding head that performs the next mounting and the main crimping. There is no such thing. That is, it is possible to avoid melting and deformation of the solder at the tip of the bump of the chip component, disappearance of the flux, and the like, and it is possible to eliminate the connection failure to the substrate.
なお、上記方法において、実装過程の間、認識機構を移動させながら、次にチップ部品の実装を行う実装部位の基板に設けられたアライメントマークを認識させてアライメント座標を求めることが好ましい。 In the above method, it is preferable to obtain the alignment coordinates by recognizing the alignment mark provided on the substrate of the mounting portion where the chip component is mounted next while moving the recognition mechanism during the mounting process.
この方法によれば、先行するボンディングヘッドが基板へのチップ部品の本圧着を完了すると、次に実装処理を行うボンディングヘッドと基板の実装部位とのアライメントを短時間で実施することができる。したがって、実装処理のタクトタイムを短縮することができる。 According to this method, when the preceding bonding head completes the main crimping of the chip component to the substrate, the alignment between the bonding head to be mounted next and the mounting portion of the substrate can be performed in a short time. Therefore, the takt time of the implementation process can be shortened.
また、この方法で、冷却過程のボンディングヘッドにおいて、チップ部品の吸着を行うアタッチメントツールの、チップ部品吸着前の表面を観察することが望ましい。更に、前記表面の観察を、チップ部品のアライメントマークを認識する認識機構が行っても良い。 Further, it is desirable to observe the surface of the attachment tool that adsorbs the chip component in the bonding head in the cooling process before adsorbing the chip component by this method. Further, the surface may be observed by a recognition mechanism that recognizes the alignment mark of the chip component.
この方法によれば、アタッチメントツールへの樹脂付着などを起因とする、実装時のチップ部品の破損や位置ズレを防ぐことができる。 According to this method, it is possible to prevent damage and misalignment of the chip parts during mounting due to resin adhesion to the attachment tool and the like.
チップ部品のアライメントマークを認識する認識機構を用いた場合においては、前記アタッチメントツールと、前記アタッチメントツールに吸着されたチップ部品の位置ズレ量を測定しても良い。 When a recognition mechanism that recognizes the alignment mark of the chip component is used, the amount of misalignment between the attachment tool and the chip component adsorbed on the attachment tool may be measured.
更に、前記位置ズレ量に応じて、前記アタッチメントツールへのチップ部品の吸着位置を補正しても良い。 Further, the suction position of the chip component to the attachment tool may be corrected according to the amount of the positional deviation.
この方法により、実装時にアタッチメントツールに樹脂が付着することを防ぐことが出来る。 By this method, it is possible to prevent the resin from adhering to the attachment tool at the time of mounting.
また、実装過程では、基板を保持する保持ステージを移動させて実装位置のアライメントを行うことが好ましい。 Further, in the mounting process, it is preferable to move the holding stage that holds the substrate to align the mounting position.
この方法によれば、保持ステージを移動させてボンディングヘッドを固定させることができる。つまり、ボンディングヘッドの移動時に発生しているチップ部品の保持位置のズレを回避することができる。換言すれば、保持位置のズレに伴う実装位置のズレを回避することができる。 According to this method, the holding stage can be moved to fix the bonding head. That is, it is possible to avoid the deviation of the holding position of the chip component that occurs when the bonding head is moved. In other words, it is possible to avoid the deviation of the mounting position due to the deviation of the holding position.
なお、上記方法において、1台の保持ステージに複数枚の前記基板を所定間隔をおいて整列配置し、
前記実装過程では、少なくとも2台のボンディングヘッドの組を、互いに異なる基板の同一部位にチップ部品を実装して本圧着し、
冷却過程では、他のボンディングヘッドを冷却することが好ましい。
In the above method, a plurality of the substrates are arranged and arranged at predetermined intervals on one holding stage.
In the mounting process, at least two sets of bonding heads are main-bonded by mounting chip components on the same parts of different substrates.
In the cooling process, it is preferable to cool the other bonding head.
この方法によれば、少なくとも2台のボンディングヘッドの組によって同時に複数枚の基板にチップ部品が実装されるので、実装処理のタクトタイムをさらに短縮することができる。 According to this method, chip components are mounted on a plurality of substrates at the same time by a pair of at least two bonding heads, so that the tact time of the mounting process can be further shortened.
また、この発明は、このような目的を達成するために、次のような構成をとる。 Further, the present invention has the following configuration in order to achieve such an object.
すなわち、複数個の回路パターンが形成された基板にチップ部品を実装する実装装置であって、
チップ部品をピックアップするピックアップ機構と、前記ピックアップ機構から受け渡されたチップ部品を搬送するチップスライダを有するチップ部品供給部と、
前記基板を保持する保持ステージと、前記保持ステージを移動させる駆動機構と、前記保持ステージの上部に配置され、前記保持ステージ上の基板の所定位置にチップ部品を実装および本圧着する複数のボンディングヘッドと、前記ボンディングヘッドを加熱するヒータと、前記ボンディングヘッドを冷却する冷却機構とを有したチップ部品実装部と、
前記チップ部品供給部と前記チップ部品実装部の動作を制御する制御部とを備え、
前記チップスライダは前記ピックアップ機構と複数のボンディングヘッドとの間を往復移動する機能を有し、
前記チップスライダが冷却中のボンディングヘッドの下部にチップ部品を供給する機能を有する。
That is, it is a mounting device that mounts chip components on a board on which a plurality of circuit patterns are formed.
A pickup mechanism that picks up chip components, a chip component supply unit that has a chip slider that conveys chip components delivered from the pickup mechanism, and a chip component supply unit.
A holding stage configured to hold the substrate, a driving mechanism for moving said holding stage being located above the holding stage, multiple bonding to implement and the bonding chip components in a predetermined position of the substrate on the holding stage A chip component mounting portion having a head, a heater for heating the bonding head, and a cooling mechanism for cooling the bonding head .
A control unit that controls the operation of the chip component supply unit and the chip component mounting unit is provided.
It said chip slider has a function of reciprocally moving between said pick-up mechanism and a plurality of the bonding head,
It has a function of supplying chip parts in the lower portion of the tip slider Bonn loading head during cooling.
(作用・効果) この構成によれば、先行するボンディングヘッドが基板にチップ部品を実装および本圧着している間に、他のボンディングヘッドおよびヒータを冷却することができる。したがって、上記方法を好適に実施することができる。 (Action / Effect) According to this configuration, other bonding heads and heaters can be cooled while the preceding bonding head mounts the chip component on the substrate and main crimps. Therefore, the above method can be preferably carried out.
なお、上記構成において、ボンディングヘッドに保持されているチップ部品のアライメントマークと基板に設けられたアライメントマークを認識する認識機構を備え
前記制御部は、先行するボンディングヘッドが基板にチップ部品を実装および本圧着している間、認識機構を走査させて次にチップ部品の実装を行う基板の実装予定部位に設けられたアライメントマークを認識させてアライメント座標を求めることが好ましい。
In the above configuration, the control unit includes a recognition mechanism for recognizing the alignment mark of the chip component held on the bonding head and the alignment mark provided on the substrate. In the control unit, the preceding bonding head mounts the chip component on the substrate. During the main crimping, it is preferable to scan the recognition mechanism to recognize the alignment mark provided at the planned mounting portion of the substrate on which the chip component is mounted, and obtain the alignment coordinates.
この構成によれば、先行するボンディングヘッドが基板へのチップ部品の本圧着を完了すると、次に実装処理を行うボンディングヘッドと基板の実装部位とのアライメントを短時間で実施することができる。したがって、実装処理のタクトタイムを短縮することができる。 According to this configuration, when the preceding bonding head completes the main crimping of the chip component to the substrate, the alignment between the bonding head to be mounted next and the mounting portion of the substrate can be performed in a short time. Therefore, the takt time of the implementation process can be shortened.
また、前記ボンディングヘッドがチップ部品を吸着するアタッチメントツールを備え、観察機構を備え、前記制御部が、前記観察機構を用いて、チップ部品を吸着していない状態の前記アタッチメントツールの表面を観察する機能を備えることが望ましい。その際、チップ部品のアライメントマークを認識する認識機構が、前記表面を観察しても良い。 Further, the bonding head is provided with an attachment tool for adsorbing chip parts, and an observation mechanism is provided, and the control unit observes the surface of the attachment tool in a state where the chip parts are not adsorbed by using the observation mechanism. It is desirable to have a function. At that time, the recognition mechanism that recognizes the alignment mark of the chip component may observe the surface.
この構成によれば、アタッチメントツールへの樹脂付着などを起因とする、実装時のチップ部品の破損や位置ズレを防ぐことができる。 According to this configuration, it is possible to prevent damage and misalignment of chip parts during mounting due to resin adhesion to the attachment tool and the like.
更に、前記制御部が、チップ部品のアライメントマークを認識する認識機構を用いて、前記アタッチメントツールと、前記アタッチメントツールに吸着されたチップ部品の位置ズレ量を測定する機能を備えることも望ましい。 Further, it is also desirable that the control unit has a function of measuring the amount of misalignment between the attachment tool and the chip component adsorbed on the attachment tool by using a recognition mechanism that recognizes the alignment mark of the chip component.
ここで、チップ部品を搬送し、前記アタッチメントツールに受け渡す、チップ部品受け渡し機構を備え、前記制御部が、前記位置ズレ量に応じて、チップ部品受け渡し機構において、チップ部品の位置補正を行う機能を備えることが更に望ましい。 Here, a function comprising a chip component delivery mechanism for transporting the chip component and delivering it to the attachment tool, and the control unit correcting the position of the chip component in the chip component delivery mechanism according to the amount of the positional deviation. It is more desirable to provide.
この構成によれば、実装時にアタッチメントツールに樹脂が付着することを防ぐことが出来る。 According to this configuration, it is possible to prevent the resin from adhering to the attachment tool at the time of mounting.
本発明の実装方法および実装装置によれば、回路基板にチップ部品を高速かつ精度よく実装および本圧着させることができる。 According to the mounting method and mounting device of the present invention, chip components can be mounted and crimped on a circuit board at high speed and with high accuracy.
以下、図面を参照して本発明の一実施例を説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の実施例に係る実装装置の概略構成を示す斜視図である。 FIG. 1 is a perspective view showing a schematic configuration of a mounting device according to an embodiment of the present invention.
実装装置は、図1および図3に示すように、チップ部品供給部1、チップ部品実装部2および制御部3などから構成されている。
As shown in FIGS. 1 and 3, the mounting device includes a chip
チップ部品供給部1は、マガジン載置ステージ4、ウエハ搬送機構5、ピックアップステージ6、ピックアップ機構7およびチップスライダ8などから構成されている。
The chip
マガジン載置ステージ4は、ダイシング処理された半導体ウエハWD(以下、単に「ウエハ」という)を所定間隔をおいて多段に収納したマガジン9を載置される。ウエハWDエキスパンド処理によって個片に分断されてチップ部品Cとなる。チップ部品Cは、ダイシングテープによって接着保持されている。 The magazine mounting stage 4 mounts a magazine 9 in which dicing-processed semiconductor wafers WD (hereinafter, simply referred to as “wafers”) are stored in multiple stages at predetermined intervals. The wafer is divided into individual pieces by the WD expanding process to form chip parts C. The chip component C is adhesively held by a dicing tape.
ウエハ搬送機構5は、マガジン9からウエハWDを搬出してピックアップステージ6に載置する。すなわち、レール10にスライド移動可能な可動台11から片持ち支持されたアーム12の先端にクランプ13を備えている。当該可動台は11、サーボモータで正逆駆動されるネジ軸によってネジ送り駆動されるように構成されている。
The wafer transfer mechanism 5 carries out the wafer WD from the magazine 9 and places it on the
ピックアップステージ6は、ダイシングテープに接着保持されたウエハWDを吸着保持する。
The
ピックアップ機構7は、前後左右(図中のXY軸方向)に移動可能であるとともに、昇降可能(Z軸方向)な下向きのピックアップノズル14を備えている。つまり、ピックアップ機構7は、ピックアップノズル14によって吸着保持したチップ部品Cをチップスライダ8に受け渡すように構成されている。
The
チップスライダ8は、後述するボンディングヘッド21a、21bの個数に対応させた台数を備えている。したがって、本実施例では、2台のチップスライダ8a、8bを上下2段に備えている。各チップスライダ8a、8bは、図2に示すように、チップ部品Cを吸着保持した吸着板16によって、ピックアップ機構7側の受け取り位置からボンディングヘッド21a、21bの下方の受け渡し位置までをそれぞれが往復移動する。すなわち、吸着板16を備え、かつ、レール17にスライド移動可能に支持された可動台18が、サーボモータ19で正逆駆動されるネジ軸20によってネジ送り駆動されるように構成されている。チップスライダ8は、タクトタイムに余裕があれば、1台のチップスライダでそれぞれのボンディングヘッド21a、21bにチップ部品Cを受け渡してもよい。
The chip slider 8 includes a number corresponding to the number of bonding heads 21a and 21b described later. Therefore, in this embodiment, two
チップ部品実装部2は、ボンディングヘッド21a、21b、2視野カメラ22および保持ステージ23などから構成されている。
The chip
ボンディングヘッド21a、21bは、保持ステージ23を跨いで基台24に立設された門型フレーム25の梁部分にシリンダやボールネジなどの昇降機構26を介して装着されている。また、ボンディングヘッド21a、21bは、縦Z軸周り回転可能に構成されている。つまり、ボンディングヘッド21a、21bは、図中のθ方向の位置合わせが可能になっている。
The bonding heads 21a and 21b are attached to the beam portion of the portal frame 25 erected on the
さらに、ボンディングヘッド21a、21bは、図3に示すように、金属製のツールからなる本体30の下部から順にセラミック製のホルダ31、断熱ブロック33、セラミックヒータ34およびアタッチメントツール35で構成されている。なお、アタッチメントツール35は、セラミックヒータ34に吸着固定されており、チップ部品Cの形状に応じた専用のツールを自動交換可能になっている。
Further, as shown in FIG. 3, the bonding heads 21a and 21b are composed of a
セラミックヒータ34には、例えば、熱電対、測温抵抗体などの温度検出器36が設けられている。つまり、セラミックヒータ34から受ける熱を温度検出器36で検出し、その検出結果を制御部3に送信する。
The
セラミックヒータ34の発熱部分の上端面にエアーが流通して排出される流路37が、本体30まで貫通している。また、流路37には、バルブVを備えた耐圧ホース38を介してエアー供給源39に連通接続されている。
A
つまり、エアー供給手段39から供給されたエアーは、流路37を通じて開口部37aから排出される。したがって、セラミックヒータ34の発熱部から発せられる熱がエアー循環により奪われ、セラミックヒータ34およびアタッチメントツール35の両方を含むボンディングヘッド21a、21bを急速に冷却することができる。また、外部に設けたノズルからセラミックヒータ34およびアタッチメントツール35の両方にエアーを吹き付けて冷却すれば、冷却時間をさらに短縮することができる。
That is, the air supplied from the air supply means 39 is discharged from the opening 37a through the
なお、ボンディングヘッド21a、21bは、本体30からアタッチメントツール35にかけて貫通孔40が形成されており、当該貫通孔40と外部の真空源41とが電磁弁Vを介して連通接続されている。
The bonding heads 21a and 21b have a through
2視野カメラ22は、チップ部品Cを実装する基板の回路パターンに付されたアライメントマークとチップ部品Cに付されたアライメントマークを画像認識し、画像データを制御部3に送信する。すなわち、2視野カメラ22は、保持ステージ23とチップ部品Cの間で水平移動するように構成されている。なお、本実施例においては、チップ部品Cを実装する基板としてウエハWを用いているが、基板はウエハに限定されるものではなく、耐熱性樹脂等を基材とするフレキシブルプリント基板や、セラミックスやガラス等を基材とするリジッドプリント基板であっても良い。
The two-
保持ステージ23は、基台に24に設置され、前後左右(図中のXY方向)に水平移動するように構成されている。
The holding
制御部3は、使用する樹脂、例えば、非導電性樹脂(NCP)、非導電性フィルム(NCF)または異方導電性フィルム(ACF)ごと応じた設定条件が入力される。例えば、加熱時間、セラミックヒータ34の冷却温度などが入力されている。これら入力条件と温度検出器36から検出される検出結果とに基づいて、セラミックヒータ34に通電する電流を調整、温度制御およびエアー供給源39からのエアーの供給のオン・オフ切り替え、流量などの制御を行なっている。例えば、温度検出器36実測値と設定値を比較し、求まる温度偏差に応じて温度を制御する。また、装置全体を統括的に制御している。具体的な制御については、以下の動作説明において詳述する。
The
次に、図4のフローチャートに沿って上述の実装装置を用いて複数個の回路パターンの形成されたチップ部品を実装および本圧着する一連の動作について説明する。 Next, a series of operations of mounting and main crimping a chip component on which a plurality of circuit patterns are formed will be described using the above-mentioned mounting device according to the flowchart of FIG.
先ず、実験やシミュレーションによって、1回目の実装処理を行って加熱状態にあるボンディングヘッド21a、21bが、次のチップ部品Cを吸着してから実装部位に下降するまでの間で、チップ部品Cの下端の半田が溶融または変化しない温度およびフラックスが消滅しない温度(冷却温度)を予め求める。また、チップ部品CをウエハWに実装および本圧着するために昇温した温度から冷却温度までにセラミックヒータ34およびアタッチメントツール35の温度が低下するまでの時間を求める。すなわち、図5に示すように、チップ部品Cの実装時間、冷却時間を含む1台のボンディングヘッド21a、21bの単一処理時間と温度プロファイルのデータを取得し、そのデータを元に制御部3の記憶部に記憶する(ステップS1)。例えば、220℃まで樹脂を加熱し、樹脂のチップ部品Cの接着が安定し始めるガラス転移点の120℃まで低下した時点でボンディングヘッド21a、21bを上昇させて冷却を開始する。
First, by experiments and simulations, the bonding heads 21a and 21b, which are in a heated state after the first mounting process, adsorb the next chip component C and descend to the mounting site. The temperature at which the solder at the lower end does not melt or change and the temperature at which the flux does not disappear (cooling temperature) are determined in advance. Further, the time until the temperature of the
条件設定が完了し、装置を作動すると、制御部3は、ウエハ搬送機構5によってマガジン9からウエハWDを搬出させてピックアップステージ6に載置させる。その後、制御部3は、条件設定された単一処理時間に基づいて、ボンディングヘッド21a、21bの作動を切り替えながら、実装処理を開始する(ステップS2)。
When the condition setting is completed and the device is operated, the
ピックアップ機構7が、吸着したチップ部品Cをチップスライダ8a、8bの順番に受け渡す。以後、ボンディングヘッド21a、21bの並列処理が実行される(ステップS2)。
The
先ず、ボンディングヘッド21aによる実装処理が実行される。
First, the mounting process by the
チップスライダ8aが、先行してボンディングヘッド21aの下方の受け渡し位置に移動する。ボンディングヘッド21aは、図6に示すように、下降してチップ部品Cを吸着する(ステップS3a)。同時に、2視野カメラ22が、ボンディングヘッド21aに保持されたチップ部品CとウエハWとの間に移動してくる。その後、チップスライダ8aは、次のチップ部品Cを受け取るために、ピックアップ機構7側へ移動する。
The
図7に示すように、2視野カメラ22によってウエハWの回路パターンに付されたアライメントマークとチップ部品Cに付されたアライメントマークを画像認識し、画像データを制御部3に送信する。
As shown in FIG. 7, the two-
制御部3は、当該画像データを利用しアライメント処理を行うために駆動機構を作動制御する(ステップS4a)。すなわち、制御部3は、両アライメンマークの位置座標を求める。さらに,回路パターンのアライメントマークの位置座標からチップ部品Cのアライメントマークの位置座標までの方向および距離を算出し、保持ステージ23のみを移動させてアライメントする。他方のボンディングヘッド21aは、縦軸周りに回転してアライメントされる。
The
アライメント処理が完了すると、図8に示すように、ボンディングヘッド21aを所定高さまで下降させて回路パターン上の樹脂にチップ部品Cを実装する(ステップS5a)。このとき、他方のボンディングヘッド21bの下方に2視野カメラ22が移動してくる。この段階において、ボンディングヘッド21bのアタッチメントツール35のチップ吸着面の表面に汚れがあると、チップ部品Cを吸着した際に、チップ部品Cに無用な応力が加わることになり、実装時の破損や位置ズレが起こる懸念がある。そこで、画像認識手段を用いて、アタッチメントツール35の表面状態を観察して、樹脂等の付着やキズの有無を判断する機能を制御手段3に付加してもよく、画像認識手段として2視野カメラ22を用いても良い。その際、付着物やキズが許容範囲以内と判断したら次のステップに移行する。
When the alignment process is completed, as shown in FIG. 8, the
図9に示すように、ボンディングヘッド21aのセラミックヒータ34によってアタッチメントツール35を加熱し、チップ部品Cを所定温度で所定時間をかけて加熱する。つまり、チップ部品Cを介して樹脂を加熱硬化させてチップ部品CをウエハWの回路パターンに本圧着する(ステップS6a)。
As shown in FIG. 9, the
ボンディングヘッド21aが、本圧着処理を行っている間、チップスライダ8bからボンディングヘッド21bにチップ部品Cが受け渡される(ステップS3b)。なお、この段階でチップ部品Cが、ボンディングヘッド21bのアタッチメントツール35の所定の位置に吸着されていないと、実装段階でチップ部品Cからはみ出した樹脂がアタッチメントツール35に付着する可能性が生じる。アタッチメントツール35への樹脂の付着は前述のとおり、チップ部品C実装時の破損や位置ズレの原因となる。そこで、チップスライダ8bが次のチップ部品Cを受け取るために、ピックアップ機構7側に移動すれば、2視野カメラ22の位置が、ボンディングヘッド21bに保持されたチップ部品CとウエハWとの間となることから、2視野カメラ22によりチップ部品Cがアタッチメントツール35の所定位置に吸着されているか否か、その位置ズレ量を測定することが可能となる。この位置ズレ量を補正するために、ピックアップ機構7からチップスライダ8bへの受け渡し段階または/およびチップスライダ8bからボンディングヘッド21bへの受け渡し時の、チップ部品Cの位置補正を行うような機能を制御手段3に付加しても良い。
While the
本圧着処理が完了し、図10に示すように、ボンディングヘッド21aが上昇する(ステップS7b)。当該ボンディングヘッド21aのセラミックヒータ34をオフにして、エアー供給源39からエアーを供給して当該ボンディングヘッド21aを所定の温度まで冷却させる(ステップS8a)。
This crimping process is completed, and as shown in FIG. 10, the
ボンディングヘッド21aの上昇と同時に、図11に示すように、保持ステージ23を予め決めた方向および所定距離だけ移動させる。図12に示すように、2視野カメラ22によってウエハWの回路パターンに付されたアライメントマークとボンディングヘッド21bに保持されているチップ部品Cに付されたアライメントマークを画像認識し、画像データを制御部3に送信する。制御部3は、当該画像データに基づいて、保持ステージ23およびボンディングヘッド21bのアライメントを行う(ステップS4b)。
At the same time as the
このとき、冷却処理中のボンディングヘッド21aの下方に、新たしいチップ部品Cが
搬送されてくる。
At this time, a new chip component C is conveyed below the
ボンディングヘッド21bのアライメント処理が完了すると、図13に示すように、ボンディングヘッド21bが、所定高さまで下降し始める(ステップS5b)。同時に、ボンディングヘッド21aの下方に2視野カメラ22が移動してくる。
この段階において、画像認識手段を用いて、ボンディングヘッド21aのアタッチメントツール35表面状態を観察して、樹脂等の付着やキズの有無を判断する機能を制御手段3に付加してもよく、画像認識手段として2視野カメラ22を用いても良い。その際、付着物やキズが許容範囲以内と判断したら次のステップに移行する。
When the alignment process of the
At this stage, the control means 3 may be provided with a function of observing the surface state of the
図14に示すように、ボンディングヘッド21bによってウエハWの回路パターン上にチップ部位Cが実装および本圧着がされる(ステップS6b)。他方のボンディングヘッド21aにチップ部品Cが、チップスライダ8aにより受け渡される。その後、チップスライダ8aが次のチップ部品Cを受け取るために、ピックアップ機構7側に移動すれば、2視野カメラ22により、チップ部品Cがアタッチメンボンディングへッド21aのアタッチメントツール35の所定位置に吸着されているか否か、その位置ズレ量を測定することが可能となる。ここで、位置ズレ量を補正するために、ピックアップ機構7からチップスライダ8aへの受け渡し段階または/およびチップスライダ8aからボンディングヘッド21bへの受け渡し時の、チップ部品Cの位置補正を行うような機能を制御手段3に付加しても良い。
As shown in FIG. 14, the chip portion C is mounted and main crimped on the circuit pattern of the wafer W by the
図15に示すように、ボンディングヘッド21bによる本圧着処理が完了すると、当該ボンディングヘッド21bを上昇させるとともに、保持ステージ23を予め決めた方向および所定距離だけ移動させる(ステップS7b)。一方のボンディングヘッド21bの冷却処理が開始されると(ステップS8b)、他方のボンディングヘッド21aのアライメント処理が開始される。
As shown in FIG. 15, when the main crimping process by the
以上で2台のボンディングヘッド21a、21bを利用して本圧着処理が完了し、以後、ステップS9a、S9bにおいて、実装予定数に達するまでカウントされ、同じサイクルでウエハWに形成された回路パターンの個数分の本圧着処理が繰り返し実行される。
As described above, the main crimping process is completed using the two
上記実施例装置によれば、一方のボンディングヘッド21bがウエハWの回路パターンにチップ部品Cを実装および本圧着している間、先行して本圧着処理を完了したボンディングヘッド21aの内部にエアー供給源39からエアーを供給して積極的に冷却することができる。すなわち、チップ部品Cのバンプの半田を溶融または変形させることもなければ、回路基板上の樹脂を不用意に硬化させることなく、ボンディングヘッド21a、21bを交互に切り替えて、連続的にチップ部品CをウエハWの回路パターンに精度よく実装することができる。
According to the above-described apparatus, air is supplied to the inside of the
本発明は上述した実施例のものに限らず、次のように変形実施することもできる。 The present invention is not limited to the above-described embodiment, and can be modified as follows.
(1)上記実施例装置において、ボンディングヘッド21a、21bのいずれか一方が、ウエハWの回路パターンにチップ部品Cを実装している間、2視野カメラ22を走査し、他方のボンディングヘッドが、次にチップ部品Cを実装する予定の回路パターンのアライメントマークのみを先に認識させておいてもよい。この構成によれば、待機時間を利用して一方のアライメントマークのみの画像処理させることができるので、制御部3への画像処理の負担を軽減できるとともに、処理時間を短縮することができる。
(1) In the above-described apparatus, while one of the bonding heads 21a and 21b mounts the chip component C on the circuit pattern of the wafer W, the two-
(2)上記実施例装置において、図17に示すように、1台の保持ステージ23に複数枚の回路基板を所定ピッチをおいて整列配置し、2台一組のボンディングヘッドが同時に、回路基板の同一部位にチップ部品Cを実装可能にしてもよい。この構成によれば、上記実施例の2倍の速度でチップ部品Cを回路基板に実装することができる。
(2) In the above-described apparatus, as shown in FIG. 17, a plurality of circuit boards are arranged and arranged on one holding
(3)上記実施例装置において、温度検出器36でボンディングヘッド21a、21bの温度を検出し、当該検出結果に応じてエアーの供給量などを調整し、冷却時間を一定に保つよう構成してもよい。
(3) In the above-described apparatus, the
(4)上記実施例装置において、図18に示すように、回路基板上の実装エリアを3つに区画し、左右のエリアを各ボンディングヘッド21a、21bの実装エリアに割当て、中央のエリアを両ボンディングヘッド21a、21bが利用して実装可能な共用エリアにすることもできる。 (4) In the above-described apparatus, as shown in FIG. 18, the mounting area on the circuit board is divided into three, the left and right areas are assigned to the mounting areas of the bonding heads 21a and 21b, and the central area is both. It can also be a common area that can be mounted by using the bonding heads 21a and 21b.
すなわち、各ボンディングヘッド21a、21bに割り当てられた実装エリアに、不良回路パターンの箇所にバッドマークが付されて実装できない部位がある。当該不良回路パターンに実装予定であったチップ部品Cを共用エリアに実装することにより、両ボンディングヘッド21a、21bの実装数を均等に保つことができる。 That is, in the mounting area assigned to the bonding heads 21a and 21b, there is a portion where the defective circuit pattern is marked with a bad mark and cannot be mounted. By mounting the chip component C that was planned to be mounted in the defective circuit pattern in the common area, the number of mountings of both bonding heads 21a and 21b can be kept equal.
(4)上記実施例装置では、1台に保持ステージ23に対して配備されるボンディングヘッド21a、21bは、2台に限定されない。すなわち、2台以上であればよい。
(4) In the above-described apparatus, the number of bonding heads 21a and 21b arranged for the holding
1 … チップ部品供給部
2 … チップ部品実装部
3 … 制御部
21a… ボンディングヘッド
21b… ボンディングヘッド
22 … 2視野カメラ
30 … 本体
31 … ホルダ
32 … ヒータベース
33 … 断熱ブロック
34 … セラミックヒータ
35 … アタッチメントツール
36 … 温度検出器
37 … 流路
39 … エアー供給源
C … チップ部品
1 ... Chip
Claims (14)
個々のボンディングヘッドが前記基板にチップ部品を実装する過程で、
前記基板を移動して、チップ部品を保持したボンディングヘッドの直下に前記基板の所定位置を配し、所定時間をかけて当該チップ部品を加熱しながら本圧着する実装過程と、
前記本圧着後に前記ボンディングヘッドを上昇させるとともに所定温度まで冷却する冷却過程を備え、
一つのボンディングヘッドが実装過程の間に、他のボンディングヘッドが冷却過程となることを繰り返し行うもので、
冷却過程のボンディングヘッドの下部に、次に実装するチップ部品を供給することを特徴とする実装方法。 It is a mounting method in which chip components are mounted on a board on which a plurality of circuit patterns are formed by a plurality of bonding heads arranged on the upper part of the board.
In the process of mounting chip components on the board, each bonding head
A mounting process in which the substrate is moved, a predetermined position of the substrate is placed directly under the bonding head holding the chip component, and the chip component is heated and crimped over a predetermined time.
A cooling process is provided in which the bonding head is raised and cooled to a predetermined temperature after the main crimping.
One bonding head repeats the cooling process while the other bonding head is in the mounting process.
A mounting method characterized in that a chip component to be mounted next is supplied to the lower part of the bonding head in the cooling process.
前記実装過程の間、認識機構を移動させながら、次にチップ部品の実装を行う実装部位の基板に設けられたアライメントマークを認識させてアライメント座標を求めることを特徴とする実装方法。 In the mounting method according to claim 1,
A mounting method characterized in that, while moving the recognition mechanism during the mounting process, the alignment mark provided on the substrate of the mounting portion where the chip component is mounted next is recognized and the alignment coordinates are obtained.
冷却過程のボンディングヘッドにおいて、チップ部品の吸着を行うアタッチメントツールの、チップ部品吸着前の、表面を観察することを特徴とする実装方法。 In the implementation method according to claim 1 or 2.
A mounting method characterized by observing the surface of an attachment tool that adsorbs chip parts in a bonding head in the cooling process before adsorbing the chip parts.
チップ部品のアライメントマークを認識する認識機構が、前記表面の観察も行うことを特徴とする実装方法。 In the mounting method according to claim 3,
A mounting method characterized in that a recognition mechanism that recognizes alignment marks of chip components also observes the surface.
チップ部品のアライメントマークを認識する認識機構が、チップ部品の吸着を行うアタッチメントツールと、前記アタッチメントツールに吸着されたチップ部品の位置ズレ量を測定することを特徴とする実装方法。 In the implementation method according to any one of claims 1 to 4,
A mounting method characterized in that a recognition mechanism that recognizes an alignment mark of a chip component measures an attachment tool that adsorbs the chip component and the amount of misalignment of the chip component adsorbed on the attachment tool.
前記位置ズレ量に応じて、前記アタッチメントツールへのチップ部品の吸着位置を補正することを特徴とする実装方法。 In the mounting method according to claim 5,
A mounting method characterized in that the suction position of a chip component on the attachment tool is corrected according to the amount of the positional deviation.
前記実装過程は、基板を保持する保持ステージを移動させて実装位置のアライメントを行うことを特徴とする実装方法。 In the implementation method according to claim 1 to 6,
The mounting process is a mounting method characterized in that a holding stage for holding a substrate is moved to align mounting positions.
1台の保持ステージに複数枚の前記基板を所定間隔をおいて整列配置し、前記実装過程では、少なくとも2台のボンディングヘッドの組を、互いに異なる基板の同一部位にチップ部品を実装して本圧着し、冷却過程では、他のボンディングヘッドを冷却することを特徴とする実装方法。 In the implementation method according to any one of claims 1 to 7.
A plurality of the boards are arranged and arranged at a predetermined interval on one holding stage, and in the mounting process, at least two bonding head sets are mounted on the same parts of different boards. A mounting method characterized by crimping and cooling other bonding heads in the cooling process.
チップ部品をピックアップするピックアップ機構と、前記ピックアップ機構から受け渡されたチップ部品を搬送するチップスライダを有するチップ部品供給部と、
前記基板を保持する保持ステージと、前記保持ステージを移動させる駆動機構と、前記保持ステージの上部に配置され、前記保持ステージ上の基板の所定位置にチップ部品を実装および本圧着する複数のボンディングヘッドと、前記ボンディングヘッドを加熱するヒータと、前記ボンディングヘッドを冷却する冷却機構とを有したチップ部品実装部と、
前記チップ部品供給部と前記チップ部品実装部の動作を制御する制御部とを備え、
前記チップスライダは前記ピックアップ機構と複数のボンディングヘッドとの間を往復移動する機能を有し、
前記チップスライダが冷却中のボンディングヘッドの下部にチップ部品を供給する機能を有する実装装置。 A mounting device that mounts chip components on a board on which a plurality of circuit patterns are formed.
A pickup mechanism that picks up chip components, a chip component supply unit that has a chip slider that conveys chip components delivered from the pickup mechanism, and a chip component supply unit.
A holding stage that holds the substrate, a drive mechanism that moves the holding stage, and a plurality of bonding heads that are arranged above the holding stage and mount and main-crimp chip components at predetermined positions on the substrate on the holding stage. A chip component mounting unit having a heater for heating the bonding head and a cooling mechanism for cooling the bonding head.
A control unit that controls the operation of the chip component supply unit and the chip component mounting unit is provided.
The chip slider has a function of reciprocating between the pickup mechanism and a plurality of bonding heads.
A mounting device having a function of supplying chip components to the lower part of a bonding head in which the chip slider is cooling.
前記ボンディングヘッドに保持されているチップ部品のアライメントマークと基板に設けられたアライメントマークを認識する認識機構を備え前記制御部は、先行するボンディングヘッドが基板にチップ部品を実装および本圧着している間、認識機構を走査させて次にチップ部品の実装を行う基板の実装予定部位に設けられたアライメントマークを認識させてアライメント座標を求めることを特徴とする実装装置。 The mounting device according to claim 9.
The control unit is provided with a recognition mechanism for recognizing the alignment mark of the chip component held on the bonding head and the alignment mark provided on the substrate. In the control unit, the preceding bonding head mounts the chip component on the substrate and crimps the chip component. A mounting device characterized in that the recognition mechanism is scanned for a while, and the alignment mark provided at the planned mounting site of the substrate on which the chip component is mounted is recognized to obtain the alignment coordinates.
前記ボンディングヘッドがチップ部品を吸着するアタッチメントツールを備え、
観察機構を備え、
前記制御部が、前記観察機構を用いて、チップ部品を吸着するアタッチメントツールの表面をチップ部品を吸着していない状態で観察する機能を備えたことを特徴とする実装装置。 The mounting device according to claim 9 or 10.
The bonding head is provided with an attachment tool for adsorbing chip parts.
Equipped with an observation mechanism
The mounting device is characterized in that the control unit has a function of observing the surface of an attachment tool for sucking chip parts in a state where the chip parts are not sucked by using the observation mechanism.
チップ部品のアライメントマークを認識する認識機構が、前記表面を観察する機能も備えることを特徴とする実装装置。 The mounting device according to claim 11.
A mounting device characterized in that a recognition mechanism that recognizes alignment marks of chip components also has a function of observing the surface.
前記制御部が、チップ部品のアライメントマークを認識する認識機構を用いて、前記アタッチメントツールと、前記アタッチメントツールに吸着されたチップ部品の位置ズレ量を測定する機能を備えたことを特徴とする実装装置。 The mounting device according to claim 11 or 12 .
The mounting is characterized in that the control unit has a function of measuring the amount of misalignment between the attachment tool and the chip component adsorbed on the attachment tool by using a recognition mechanism that recognizes the alignment mark of the chip component. apparatus.
チップ部品を搬送し、前記アタッチメントツールに受け渡す、チップ部品受け渡し機構を備え、前記制御部が、前記位置ズレ量に応じて、チップ部品受け渡し機構において、チップ部品の位置補正を行う機能を備えたことを特徴とする実装装置。 The mounting device according to claim 13.
It is provided with a chip component delivery mechanism that transports chip components and delivers them to the attachment tool, and the control unit has a function of correcting the position of the chip components in the chip component delivery mechanism according to the amount of the positional deviation. A mounting device characterized by that.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069628 | 2013-03-28 | ||
JP2013069628 | 2013-03-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017052153A Division JP6518709B2 (en) | 2013-03-28 | 2017-03-17 | Mounting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019114819A JP2019114819A (en) | 2019-07-11 |
JP6823103B2 true JP6823103B2 (en) | 2021-01-27 |
Family
ID=51624105
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015508510A Pending JPWO2014157134A1 (en) | 2013-03-28 | 2014-03-25 | Mounting method and mounting apparatus |
JP2017052153A Active JP6518709B2 (en) | 2013-03-28 | 2017-03-17 | Mounting device |
JP2019080816A Active JP6823103B2 (en) | 2013-03-28 | 2019-04-22 | Mounting method and mounting device |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015508510A Pending JPWO2014157134A1 (en) | 2013-03-28 | 2014-03-25 | Mounting method and mounting apparatus |
JP2017052153A Active JP6518709B2 (en) | 2013-03-28 | 2017-03-17 | Mounting device |
Country Status (4)
Country | Link |
---|---|
JP (3) | JPWO2014157134A1 (en) |
KR (1) | KR102232636B1 (en) |
TW (1) | TWI619181B (en) |
WO (1) | WO2014157134A1 (en) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016152661A1 (en) * | 2015-03-20 | 2016-09-29 | 東レエンジニアリング株式会社 | Bonding tool cooling device, bonding device provided with same, and bonding tool cooling method |
JP6499286B2 (en) * | 2015-06-15 | 2019-04-10 | 株式会社Fuji | Component mounter |
JP6705668B2 (en) * | 2016-03-11 | 2020-06-03 | ファスフォードテクノロジ株式会社 | Die bonding apparatus and semiconductor device manufacturing method |
JP2017183616A (en) * | 2016-03-31 | 2017-10-05 | 東レエンジニアリング株式会社 | Bonding tool cooling device and bonding device comprising the same, and bonding tool cooling method |
KR20180072035A (en) | 2016-12-20 | 2018-06-29 | 삼성전자주식회사 | Bonding apparatus |
JP6781677B2 (en) * | 2017-08-01 | 2020-11-04 | 芝浦メカトロニクス株式会社 | Electronic component mounting equipment and mounting method, and package component manufacturing method |
KR102432998B1 (en) * | 2018-07-24 | 2022-08-18 | 가부시키가이샤 신가와 | Electronic component mounting device |
CN110890293A (en) * | 2018-09-11 | 2020-03-17 | Pyxis Cf私人有限公司 | Semiconductor device chip mounting device and chip mounting method |
JP7159337B2 (en) * | 2018-10-09 | 2022-10-24 | ヤマハ発動機株式会社 | Component mounter |
JP6667879B1 (en) * | 2018-12-19 | 2020-03-18 | アサヒ・エンジニアリング株式会社 | Electronic component mounting equipment |
KR102122042B1 (en) * | 2019-02-19 | 2020-06-26 | 세메스 주식회사 | Chip bonder and apparatus for processing a substrate having the same |
KR102267950B1 (en) * | 2019-06-17 | 2021-06-22 | 세메스 주식회사 | Die bonding method |
CN112566485B (en) * | 2019-09-25 | 2022-05-13 | 芝浦机械电子装置株式会社 | Mounting device for electronic component |
KR20230041776A (en) * | 2020-09-02 | 2023-03-24 | 가부시키가이샤 신가와 | Semiconductor device manufacturing device and manufacturing method |
CN114466526A (en) * | 2021-11-02 | 2022-05-10 | 深圳市智链信息技术有限公司 | Chip fixing device of wireless receiving signal amplifier |
WO2023139685A1 (en) * | 2022-01-19 | 2023-07-27 | 株式会社新川 | Electronic component mounting device and electronic component mounting method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252212A (en) * | 1993-02-24 | 1994-09-09 | Hitachi Ltd | Bonding machine |
JP3255024B2 (en) * | 1996-07-08 | 2002-02-12 | 松下電器産業株式会社 | Bonding equipment for workpieces with bumps |
JP3497078B2 (en) * | 1998-03-31 | 2004-02-16 | 株式会社日立ハイテクインスツルメンツ | Die bonder |
JP4002431B2 (en) * | 2001-12-21 | 2007-10-31 | シャープ株式会社 | Semiconductor laser device manufacturing method and semiconductor laser device manufacturing apparatus |
JP4043253B2 (en) * | 2002-02-21 | 2008-02-06 | 松下電器産業株式会社 | Component mounting equipment |
JP3848893B2 (en) * | 2002-04-02 | 2006-11-22 | 松下電器産業株式会社 | Component pressing and joining device to substrate and joining method |
JP2005142460A (en) * | 2003-11-10 | 2005-06-02 | Sony Corp | Bonding apparatus and method |
JP4518240B2 (en) * | 2004-01-26 | 2010-08-04 | セイコーエプソン株式会社 | Piezoelectric device manufacturing method and piezoelectric device manufacturing apparatus |
JP4642565B2 (en) * | 2005-06-29 | 2011-03-02 | 東レエンジニアリング株式会社 | Mounting method and mounting apparatus |
JP4828298B2 (en) * | 2006-05-11 | 2011-11-30 | ヤマハ発動機株式会社 | Component mounting method and component mounting apparatus |
JP2009212254A (en) * | 2008-03-04 | 2009-09-17 | Toray Eng Co Ltd | Chip mounting method and chip mounting apparatus |
JP2010212505A (en) * | 2009-03-11 | 2010-09-24 | Toshiba Corp | Bonding device of semiconductor device and manufacturing method of semiconductor device |
WO2010110165A1 (en) | 2009-03-23 | 2010-09-30 | 東レエンジニアリング株式会社 | Mounting apparatus and mounting method |
-
2014
- 2014-03-25 JP JP2015508510A patent/JPWO2014157134A1/en active Pending
- 2014-03-25 WO PCT/JP2014/058178 patent/WO2014157134A1/en active Application Filing
- 2014-03-25 KR KR1020157030537A patent/KR102232636B1/en active IP Right Grant
- 2014-03-27 TW TW103111517A patent/TWI619181B/en active
-
2017
- 2017-03-17 JP JP2017052153A patent/JP6518709B2/en active Active
-
2019
- 2019-04-22 JP JP2019080816A patent/JP6823103B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR102232636B1 (en) | 2021-03-25 |
JPWO2014157134A1 (en) | 2017-02-16 |
WO2014157134A1 (en) | 2014-10-02 |
JP6518709B2 (en) | 2019-05-22 |
TW201448067A (en) | 2014-12-16 |
JP2019114819A (en) | 2019-07-11 |
JP2017118147A (en) | 2017-06-29 |
TWI619181B (en) | 2018-03-21 |
KR20150136510A (en) | 2015-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6823103B2 (en) | Mounting method and mounting device | |
JP6928134B2 (en) | Electronic component mounting equipment and mounting method, and package component manufacturing method | |
JP2007266423A (en) | System, apparatus and method for mounting electronic component | |
WO2015038074A1 (en) | System and method for positioning a semiconductor chip with a bond head, thermal bonding system and method | |
JP6717630B2 (en) | Electronic component mounting equipment | |
JP4482598B2 (en) | BONDING DEVICE, BONDING DEVICE CORRECTION AMOUNT CALCULATION METHOD, AND BONDING METHOD | |
JP2019192820A (en) | Workpiece processing apparatus and ball mounting apparatus | |
US10285317B2 (en) | Component mounter | |
US20180174871A1 (en) | Bonding apparatus | |
JP5874428B2 (en) | Calibration target jig and semiconductor manufacturing apparatus | |
JP5851719B2 (en) | Method of mounting conductive ball on workpiece using mask | |
JP2008130636A (en) | Method for manufacturing ultrasonic flip-chip loading | |
JP2021027207A (en) | Ball loading apparatus and ball loading method | |
KR102252732B1 (en) | Die bonding method and die bonding apparatus | |
JP6942829B2 (en) | Electronic component mounting device | |
JP7451342B2 (en) | Board working equipment | |
JP7202115B2 (en) | Mounting equipment and mounting method | |
US11387211B2 (en) | Bonding apparatus and bonding method | |
JP5447131B2 (en) | Electronic component mounting state inspection apparatus and electronic component mounting state inspection method | |
TWI460776B (en) | Method for applying soldering material on conductive pillar of wafer and apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6823103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |