JP6821322B2 - 画像処理装置および画像処理方法 - Google Patents

画像処理装置および画像処理方法 Download PDF

Info

Publication number
JP6821322B2
JP6821322B2 JP2016083000A JP2016083000A JP6821322B2 JP 6821322 B2 JP6821322 B2 JP 6821322B2 JP 2016083000 A JP2016083000 A JP 2016083000A JP 2016083000 A JP2016083000 A JP 2016083000A JP 6821322 B2 JP6821322 B2 JP 6821322B2
Authority
JP
Japan
Prior art keywords
image data
value
correction
gradation value
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016083000A
Other languages
English (en)
Other versions
JP2017194504A5 (ja
JP2017194504A (ja
Inventor
良輔 ▲高▼橋
良輔 ▲高▼橋
木村 卓士
卓士 木村
金井 泉
泉 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016083000A priority Critical patent/JP6821322B2/ja
Publication of JP2017194504A publication Critical patent/JP2017194504A/ja
Publication of JP2017194504A5 publication Critical patent/JP2017194504A5/ja
Application granted granted Critical
Publication of JP6821322B2 publication Critical patent/JP6821322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像処理装置および画像処理方法に関する。
アクティブマトリクス型有機EL表示装置の表示素子(画素回路)は、有機EL素子と薄膜トランジスタ(TFT)を有する。そして、表示素子に印加する電圧を制御することにより、有機EL素子に流れる電流が制御され、有機EL素子の発光輝度が制御される。
図14は、表示素子に入力する電圧(入力電圧)と表示素子の発光輝度との関係の一例を示す。図14には、表示素子の回路も示されている。有機EL素子の発光輝度(発光量)は、有機EL素子に流れる電流にほぼ比例する。そのため、入力電圧と発光輝度の関係は、TFTのV−I特性に近似する。具体的には、図14に示すように、表示素子の発光輝度は、TFTの閾値電圧Vth付近から立ち上がる。
そのため、TFTの電気特性(閾値電圧Vthなど)が表示素子間でばらつくと、入力電圧と発光輝度の関係が表示素子間でばらつき、表示画像(画面に表示された画像)に輝度ムラが生じる。TFTの電気特性などのような表示素子の特性のばらつきは、例えば、表示素子の製造上の問題によって生じる。また、表示素子の特性は、表示素子の周囲の温度の変化、表示素子の経年劣化、等によって変化する。そのため、表示素子の特性のばらつきは、表示素子の周囲の温度の変化、表示素子の経年劣化、等によっても生じる。
輝度ムラを低減する技術は、例えば、特許文献1に開示されている。特許文献1に開示の技術では、画面における複数の領域にそれぞれ対応する複数の補正値が予め用意され、複数の補正値を用いて画像データが補正される。
しかしながら、表示素子間で特性(入力電圧と発光輝度の関係など)が異なる場合には、特許文献1に開示の技術を用いても、輝度ムラを十分に低減できないことがある。有機EL表示装置などの自発光型表示装置では、表示素子間で特性が異なる場合が多い。そのため、自発光型表示装置では、特許文献1に開示の技術を用いても、輝度ムラを十分に低減できないことが多い。
ここで、10ビット(階調値=0〜1023)の階調表現が可能な有機EL表示装置において、階調値1の表示輝度(画面の輝度)が他の表示素子のそれよりも高い表示素子(高輝度素子)が存在し、各表示素子が階調値1に対応する表示を行う場合を考える。この場合には、高輝度素子の表示輝度が他の表示素子の表示輝度よりも高い輝度ムラが生じる。そして、この場合には、高輝度素子の階調値を補正しても、輝度ムラを低減することはできない。高輝度素子の表示輝度が低下するように高輝度素子の階調値を補正する場合には、高輝度素子の補正後の階調値として0以外の階調値を選択することはできない。そして、高輝度素子の階調値が0に補正されると、高輝度素子が消灯し、高輝度素子の表示輝度が他の表示素子の表示輝度よりも低い輝度ムラが生じる。
特開2006−184305号公報
本発明は、表示画像の輝度ムラを高精度に低減することができる技術を提供することを目的とする。
本発明の第1の態様は、
第1補正値を用いて表示装置の表示ムラを低減するように第1ビット数の入力画像データを補正することにより、前記第1ビット数の第1補正画像データを生成する第1補正手段と、
前記第1補正手段で使用可能な所定の第1補正値に基づいて、前記表示ムラが前記第1補正手段よりも高い分解能で低減され、且つ、前記第1補正画像データで表現できない階調値である特定階調値に対応した表示が、前記表示装置の表示素子と、その周囲の表示素子とによって実現されるように、前記第1ビット数の第1補正画像データを前記第1ビット数よりも多い第2ビット数の第1補正画像データに補正し、
前記第2ビット数の第1補正画像データに、ビット数を前記第2ビット数から前記第1ビット数へ変換する変換処理と、前記変換処理に起因した階調値の誤差を周囲の画素を用いて軽減する誤差軽減処理と、を施すことにより、
第2補正画像データを生成する第2補正手段と、
を有することを特徴とする画像処理装置である。

本発明の第2の態様は、
第1補正値を用いて表示装置の表示ムラを低減するように第1ビット数の入力画像データを補正することにより、前記第1ビット数の第1補正画像データを生成する第1補正ステップと、
前記第1補正ステップで使用可能な所定の第1補正値に基づいて、前記表示ムラが前記第1補正ステップよりも高い分解能で低減され、且つ、前記第1補正画像データで表現できない階調値である特定階調値に対応した表示が、前記表示装置の表示素子と、その周囲の表示素子とによって実現されるように、前記第1ビット数の第1補正画像データを前記第1ビット数よりも多い第2ビット数の第1補正画像データに補正し、
前記第2ビット数の第1補正画像データに、ビット数を前記第2ビット数から前記第1ビット数へ変換する変換処理と、前記変換処理に起因した階調値の誤差を周囲の画素を用いて軽減する誤差軽減処理と、を施すことにより、
第2補正画像データを生成する第2補正ステップと、
を有することを特徴とする画像処理方法である。
本発明の第3の態様は、上述した画像処理方法の各ステップをコンピュータに実行させるためのプログラムである。
本発明によれば、表示画像の輝度ムラを高精度に低減することができる。
実施例1に係るシステムの構成例を示す図 実施例1に係る画像表示装置の構成例を示すブロック図 実施例1に係る1DLUTの一例を示す図 実施例1に係る表示画像の一例を示す図 実施例1に係る2DLUTの一例を示す図 実施例1に係るビット変換部の処理フローの一例を示すフローチャート 実施例1に係る第1補正画像データの一例を示す図 実施例1に係る第3補正画像データの一例を示す図 実施例1に係るディザマトリクスの一例を示す図 実施例1に係るディザ処理部の処理の具体例を示す図 実施例2に係る画像表示装置の構成例を示すブロック図 実施例3に係る画像表示装置の構成例を示すブロック図 実施例3に係る誤差拡散処理部の処理の具体例を示す図 表示素子の表示特性の一例を示す図
<実施例1>
以下、本発明の実施例1について説明する。なお、以下では、本実施例に係る画像処理装置が画像表示装置内に設けられている例を説明するが、画像処理装置は画像表示装置と
は別体の装置であってもよい。図1は、本実施例に係るシステムの構成例を示す図である。本実施例に係るシステムは、画像表示装置100と画像出力装置200を有する。画像出力装置200は、SDI(Serial Digital Interface)ケーブルを用いて画像表示装置100に接続されている。なお、画像表示装置100と画像出力装置200の接続方法は特に限定されない。SDIケーブルとは異なるケーブルを用いて画像表示装置100と画像出力装置200が互いに接続されてもよい。画像表示装置100と画像出力装置200の間で無線通信が行えるように、画像表示装置100と画像出力装置200が無線で互いに接続されてもよい。
画像出力装置200は、画像表示装置100へ画像データOU_SIGを出力する。本実施例では、画像出力装置200は、SDIケーブルを介して画像表示装置100へ、画像データOU_SIGを出力する。本実施例では、画像データOU_SIGは非圧縮の画像データである。画像出力装置200としては、パーソナルコンピュータ、記憶装置、等を使用することができる。画像データOU_SIGを記憶する記憶媒体としては、磁気ディスク、光ディスク、半導体メモリ、等を使用することができる。なお、画像データOU_SIGは特に限定されない。画像データOU_SIGは圧縮された画像データであってもよい。
画像表示装置100は、入力画像データ(画像表示装置100に入力された画像データ)に画像処理を施し、画像処理が施された後の画像データに基づく画像を画面に表示する。本実施例では、画像出力装置200から出力された画像データOU_SIGが画像表示装置100に入力される。画像表示装置100としては、有機EL表示装置、液晶表示装置、プラズマ表示装置、等を使用することができる。本実施例に係る画像処理装置が画像表示装置100とは別体の装置ある場合には、画像処理装置としてパーソナルコンピュータなどを使用することができる。
図2は、画像表示装置100の構成例を示すブロック図である。画像表示装置100は、入力部101、LUT記憶部102、第1補正部103、第2補正部107、及び、表示部106を有する。
入力部101は、入力画像データを取得する。本実施例では、入力部101は、SDI通信規格の端子とその処理回路で構成される。入力部101は、入力部101に入力された画像データOU_SIGにビット変換処理、フォーマット変換処理、等を施すことにより、画像データIM_DATAを生成する。そして、入力部101は、画像データIM_DATAを第1補正部103へ出力する。「画像データOU_SIG」を「入力画像データ」と呼ぶこともできるし、「画像データIM_DATA」を「入力画像データ」と呼ぶこともできる。
本実施例では、12ビットの画像データOU_SIGが入力部101に入力された場合に、入力部101により、画像データのビット数を12ビットから10ビットへ変換するビット変換処理が行われる。また、YCbCr形式の画像データOU_SIGが入力部101に入力された場合に、入力部101により、画像データのデータフォーマットをYCbCr形式からRGB形式へ変換するフォーマット変換処理が行われる。本実施例では、簡単のために、R値、G値、及び、B値のいずれか1つの種類についての処理を説明する。
なお、入力部101に入力される画像データOU_SIGのビット数は12ビットより多くても少なくてもよい。画像データOU_SIGのデータフォーマットはYCbCr形式に限られない。入力部101から出力される画像データIM_DATAのビット数は10ビットより多くても少なくてもよい。画像データIM_DATAのデータフォーマット
はRGB形式に限られない。また、画像データOU_SIGが所望のビット数且つ所望のデータフォーマットを有する場合には、ビット変換処理、フォーマット変換処理、等は省略されてもよい。そして、入力部101は、画像データOU_SIGと同じ画像データIM_DATAを第1補正部103へ出力してもよい。
LUT記憶部102は、画像表示装置100の表示特性に基づく補正値(第1補正値)を記憶する記憶部である。第1補正値は、表示素子間での表示特性のばらつきに起因した表示ムラを低減する補正値である。表示ムラは、表示輝度(画面の輝度)のムラである輝度ムラと、表示色(画面の色)のムラである色ムラとの少なくとも一方を含む。LUT記憶部102としては、磁気ディスク、光ディスク、半導体メモリ、等を使用することができる。
本実施例では、LUT記憶部102は、画像データIM_DATAの階調値を入力値とし、且つ、第1補正値を出力値とする1DLUT(1次元ルックアップテーブル;第1入出力情報)を記憶する。LUT記憶部102は、表示部106が有する複数の表示素子にそれぞれ対応する複数の1DLUTを記憶する。例えば、表示部106が水平方向1920個×垂直方向1200個の計230400個の表示素子を有する場合には、LUT記憶部102は、230400個の表示素子にそれぞれ対応する230400個の1DLUTを記憶する。本実施例では、1DLUTは5個の格子点を有する。各格子点には、画像データIM_DATAの取り得る階調値と、当該階調値を補正する第1補正値とが対応付けられている。階調値に対応する第1補正値は、例えば、当該階調値に対応する基準輝度(理想的な輝度)へ表示素子の輝度(表示輝度)を近づける補正値である。基準輝度は、「理想的な表示素子の輝度」とも言うこともできる。
なお、LUT記憶部102は、画像表示装置100(本実施例に係る画像処理装置)に内蔵された記憶装置であってもよいし、画像表示装置100(本実施例に係る画像処理装置)に対して着脱可能な記憶装置であってもよい。また、1DLUTの格子点の数は、5つより多くても少なくてもよい。また、第1入出力情報として、関数が使用されてもよい。また、2つ以上の表示素子を含む表示素子群が複数設定されていてもよい。そして、複数の表示素子群にそれぞれ対応する複数の第1入出力情報が用意されてもよい。即ち、表示素子群に含まれる2つ以上の表示素子の間で第1入出力情報が共通していてもよい。
図3は、1DLUTの一例を示す模式図である。図3の1DLUTは、10ビットの複数の階調値のうち5つの階調値0,8,24,64,128にそれぞれ対応する5つの格子点を有する。階調値0に対応する格子点には第1補正値data0が、階調値8に対応する格子点には第1補正値data8が、階調値24に対応する格子点には第1補正値data24が対応付けられている。そして、階調値64に対応する格子点には第1補正値data64が、階調値128に対応する格子点には第1補正値data128が格納されている。本実施例では第1補正値は−4以上且つ+4以下の整数である。また、本実施例では、表示素子は薄膜トランジスタ(TFT)を有する。例えば、画像表示装置100は有機EL表示装置である。そして、階調値0とは異なる4つの階調値8,24,64,128の最小値(階調値8)は、基準の(理想的な)TFTの閾値電圧に対応する。
なお、第1補正値の取り得る値は、−4以上且つ+4以下の範囲より狭くても広くてもよい。また、格子点の数は5個より多くても少なくてもよい。また、格子点に対応する階調値は階調値0,8,24,64,128に限られない。また、階調値0とは異なる最小の階調値は、基準のTFTの閾値電圧に対応する階調値より大きくても小さくてもよい。
階調値が均一な画像データを表示する場合には、各表示素子の輝度が同じ輝度に制御されることが望ましい。しかしながら、表示素子間で表示特性がばらついている場合(表示
特性の個体差が存在する場合)には、表示素子間で輝度がばらつくことがある。即ち、輝度ムラが生じることがある。表示部106が複数の色のそれぞれについて複数の表示素子を有する場合には、或る色に対応する表示素子間での表示特性のばらつきが他の色に対応する表示素子間での表示特性のばらつきと異なることがある。その場合には、或る色に対応する輝度分布(表示輝度の分布)として他の色に対応する輝度分布と異なる輝度分布が得られることがある。色間で輝度分布が異なると、色ムラが生じる。
図4は、各表示素子が階調値8に応じた表示を行った場合の表示画像(画面に表示された画像)の一例を示す。図4において、画面領域Aは、画面の一部の領域であり、4つの表示素子A1〜A4からなる。画面領域Bは、画面の一部の領域であり、4つの表示素子B1〜B4からなる。ここでは、階調値8に対応する基準輝度が0.0025[cd/m]であるとする。
輝度が基準輝度と等しい表示素子に対応する階調を補正する必要は無い。図4において、表示素子A1〜A4の輝度は全て0.0025[cd/m]である。そのため、表示素子A1〜A4に対応する階調値を補正する必要は無い。一方、輝度が基準輝度よりも高い複数の表示素子からなる領域が部分的に存在する場合、輝度が基準輝度よりも低い複数の表示素子からなる領域が部分的に存在する場合、等においては、それら部分的な領域において輝度ムラが生じる。図4において、表示素子B1の輝度は0.010[cd/m]であり、表示素子B2,B3の輝度は0.0075[cd/m]であり、表示素子B4の輝度は0.0050[cd/m]である。即ち、表示素子B1〜B4の輝度は基準輝度よりも高く、表示素子B1〜B4の間で輝度がばらついている。そのため、画面領域Bにおいて輝度ムラが生じる。そこで、本実施例では、表示素子の輝度を基準輝度に近づける補正値を、当該表示素子に対応する第1補正値として用意する。具体的には、輝度が基準輝度より高い表示素子に対応する第1補正値として、当該表示素子の輝度を低減する補正値を用意し、輝度が基準輝度より低い表示素子に対応する第1補正値として、当該表示素子の輝度を高める補正値を用意する。より具体的には、輝度が基準輝度より高い表示素子に対応する第1補正値として、負の補正値を用意し、輝度が基準輝度より低い表示素子に対応する第1補正値として、正の補正値を用意する。
第1補正部103は、入力部101から画像データIM_DATAを取得し、LUT記憶部102から1DLUTを取得する。そして、第1補正部103は、取得した1DLUT(第1補正値)を用いて、取得した画像データIM_DATAを補正する。それにより、画像データ(第1補正画像データ)PC_DATAが生成される。第1補正部103は、生成した画像データPC_DATAを、第2補正部107へ出力する。
本実施例では、簡単のために、画像データIM_DATAの画素と、表示素子とが1対1で対応する例を説明する。そのため、「表示素子に対応する1DLUT」は「画素に対対応する1DLUT」と言うこともできる。本実施例では、画素毎に、その画素に対応する1DLUTを用いて、当該画素の階調値が補正される。具体的には、1DLUTの複数の格子点のうち、画像データIM_DATAの階調値に対応する格子点から第1補正値が取得される。画像データIM_DATAの階調値に対応する格子点が存在しない場合がある。その場合には、画像データIM_DATAの階調値に近い階調値に対応する複数の格子点を用いた補間(線形補間など)によって、画像データIM_DATAの階調値に対応する第1補正値が取得される。そして、取得された第1補正値を用いて、画像データIM_DATAの階調値が補正される。
本実施例では、以下の式1を用いて、画像データIM_DATAの階調値が算出される。式1において、「PC_DATA(x,y)」は、画像データPC_DATAの複数の階調値のうち、座標(水平位置,垂直位置)=(x,y)の画素の階調値である。「IM
_DATA(x,y)」は、画像データIM_DATAの複数の階調値のうち、座標(x,y)の画素の階調値である。「cValue(x,y)」は、階調値IM_DATA(x,y)に応じて得られた第1補正値である。

PC_DATA(x,y)=IM_DATA(x,y)+cValue(x,y)
・・・(式1)
なお、画素と表示素子の対応関係は特に限定されない。1つの画素に複数の表示素子が対応してもよい。その場合には、例えば、複数の表示素子にそれぞれ対応する複数の第1補正値の代表値(最大値、最小値、平均値、中間値、最頻値、等)が、1つの画素に対応する第1補正値として使用される。複数の画素に1つの表示素子が対応してもよい。その場合には、例えば、1つの表示素子に対応する第1補正値が、複数の画素のそれぞれに対応する第1補正値として使用される。また、第1補正値は、階調値に加算するオフセット値に限られない。第1補正値として、階調値に乗算するゲイン値が使用されてもよい。
第2補正部107は、第1補正部103によって使用され得る所定の第1補正値に基づいて、特定階調値に対応した表示が、表示素子と、その周囲の表示素子とによって実現されるように、画像データPC_DATAを補正する。それにより、画像データ(第2補正画像データ)OU_DATAが生成される。第2補正部107は、生成した画像データOU_DATAを、表示部106へ出力する。特定階調値は、表示特性に応じた階調値(例えば、表示特性を考慮して得られるべき階調値)であり、且つ、画像データPC_DATAの取り得ない階調値である。所定の第1補正値は特に限定されないが、本実施例では、基準のTFTの閾値電圧に対応する階調値を補正する第1補正値data8が所定の第1補正値として使用される例を説明する。なお、画像データOU_DATAは、表示部106へ出力されずに、記憶部に記録されてもよい。
第2補正部107について詳細に説明する。図2に示すように、本実施例では、第2補正部107は、ビット変換部104とディザ処理部105を有する。
ビット変換部104は、2DLUT(2次元ルックアップテーブル;第2入出力情報)を取得する。2DLUTは、画像データPC_DATAの階調値と、所定の第1補正値data8との組み合わせを入力値とする。そして、2DLUTは、画像データPC_DATAの階調値を補正する第2補正値、または、画像データPC_DATAの階調値を第2補正値を用いて補正することで得られる階調値を、出力値とする。例えば、LUT記憶部102に2DLUTが予め記録されており、LUT記憶部102から2DLUTが取得される。本実施例では、取得された2DLUTに基づいて画像データPC_DATAが補正される。なお、第2入出力情報として、関数が使用されてもよい。
ビット変換部104は、所定の第1補正値data8に基づいて、画像データPC_DATAのビット数を、第1ビット数(10ビット)から、第1ビット数よりも多い第2ビット数へ変換する。それにより、画像データ(第3補正画像データ)LC_DATAが生成される。具体的には、ビット変換部104は、2DLUTに基づいて画像データPC_DATAを補正することにより、画像データLC_DATAを生成する。画像データLC_DATAは、例えば、表示特性に応じた階調値を有する画像データである。ビット変換部104は、生成した画像データLC_DATAを、ディザ処理部105へ出力する。第2ビット数は特に限定されないが、本実施例では、第2ビット数が12ビットである場合の例を説明する。
図5は、2DLUTの一例を示す模式図である。図5の2DLUTは、画像データPC_DATAの階調値(10ビット)と、所定の第1補正値data8との組み合わせを入
力値とする。そして、図5の2DLUTは、画像データLC_DATAの階調値(12ビット)を出力値とする。
図6は、ビット変換部104の処理フローの一例を示すフローチャートである。ビット変換部104は、画像データPC_DATAの全ての画素について、図6のS101〜S107の処理を繰り返す。
まず、S101にて、ビット変換部104は、座標(x,y)の画素に対応する1DLUTであるPC_LUT(x,y)を、LUT記憶部102から取得する。次に、S102にて、ビット変換部104は、画像データPC_DATAの画素(x,y)の階調値である階調値PC_DATA(x,y)を、入力階調値pValueとして設定する。そして、S103にて、ビット変換部104は、PC_LUT(x,y,data8)を、入力補正値cValueとして設定する。PC_LUT(x,y,data8)は、PC_LUT(x,y)によって示された第1補正値であり、階調値8に対応する第1補正値data8である。
次に、S104にて、ビット変換部104は、入力階調値pValueと入力補正値cValueの組み合わせが2DLUTの入力値として使用されているか否かを判断する。入力階調値pValueと入力補正値cValueの組み合わせが2DLUTの入力値として使用されている場合には、S105へ処理が進められる。入力階調値pValueと入力補正値cValueの組み合わせが2DLUTの入力値として使用されていない場合には、S106へ処理が進められる。
S105にて、ビット変換部104は、入力階調値pValueと入力補正値cValueの組み合わせに対応する出力値2DLUT(pValue,cValue)(12ビットの階調値)を、仮階調値outputTmpとして、2DLUTから取得する。S106にて、ビット変換部104は、入力階調値pValueのビット数を10ビットから12ビットに変換することにより、仮階調値outputTmpを生成する。S106では、階調値に対応する輝度は変換されない。具体的には、S106では、入力階調値pValueに対し、下位2ビットとして0が追加される。そして、S107にて、ビット変換部104は、S105またはS106の処理により得られた仮階調値outputTmpを、画像データLC_DATAの画素(x,y)の階調値である階調値LC_DATA(x,y)として設定する。
なお、2DLUTの出力値として、画像データPC_DATAの階調値を画像データLC_DATAの階調値に補正する補正値(第2補正値)が使用されてもよい。その場合には、2DLUTから第2補正値が取得され、取得された第2補正値を用いて画像データPC_DATAの階調値が画像データLC_DATAの階調値へ補正されてもよい。また、2DLUTの出力値として、画像データOU_DATAの階調値、画像データPC_DATAの階調値を画像データOU_DATAの階調値に補正する補正値(第2補正値)、等が使用されてもよい。その場合には、第1ビットから第2ビットへのビット数の変換、ディザ処理部105の処理、等は不要となる。
有機EL表示装置などの画像表示装置では、低い階調値の範囲である低階調範囲において、表示特性が良好でないことが多い。特に、階調値が階調数(画像データの取り得る階調値の数)の0.1%未満である階調範囲において、表示特性が良好でないことが多い。「表示特性が良好でない」とは、例えば、「表示特性が基準の特性(基準のTFTに対応する表示特性など)と大きく異なる」ことを意味する。例えば、画像データのビット数が10ビットである場合には、階調数が1024である。そのため、階調値が1.024(=1024×0.001)未満である階調範囲において、表示特性が良好でないことが多
い。即ち、階調値が1以下である階調範囲において、表示特性が良好でないことが多い。
そのため、図5の2DLUTでは、入力階調値pValue=1のみが入力値とされている。なお、2DLUTでは、階調値1とは異なる他の階調値が入力値として使用されてもよい。2DLUTの入力値として使用される階調値の数を増やすことにより、2DLUTを用いた補正(所定の第1補正値data8に基づく補正)の精度を向上することができる。
また、本実施例では、階調値に対応する輝度が基準輝度よりも高い表示特性を有する表示素子に対応する画素が、補正の対象とされる。そのため、図5の2DLUTでは、入力補正値cValue=負の値(−1〜−4)のみが入力値とされている。「入力補正値cValue=負の値」は、「階調値に対応する輝度が基準輝度よりも高い表示特性を有する表示素子に対応する」ということを意味する。また、「入力補正値cValue=負の値」は、「階調値を下げる補正が必要とされる」、「画像データPC_DATAの補正を行わない場合に基準輝度よりも高い輝度で表示される」、等も意味する。また、図5の2DLUTでは、入力階調値が一定である場合において、負の値である第1補正値が小さいほど小さい値が出力値(画像データLC_DATAの階調値)として使用されている。これは、表示素子の表示特性において、階調値に対応する輝度(基準輝度に対する相対値)が、負の値である第1補正値が小さいほど高いためである。
従って、本実施例では、以下の条件1,2の両方を満たす画素の階調値のみが、所定の第1補正値data8に基づいて補正される。なお、条件1,2の一方のみが考慮されてもよいし、条件1,2が考慮されなくてもよい。他の条件が考慮されてもよい。

条件1:階調値に対応する輝度が基準輝度よりも高い表示特性を有する表示素子に対応する。
条件2:画像データPC_DATAの階調値が画像データPC_DATAの取り得る階調値の数の0.1%未満である。
図7は、図4の画面領域B(4つの表示素子B1〜B4からなる領域)に対応する画像データPC_DATAを示す。図7に示すように、4つの表示素子B1〜B4の全てにおいて、画像データPC_DATAの階調値は1である。そして、表示素子B1の第1補正値data8は−4であり、表示素子B2の第1補正値data8は−3であり、表示素子B3の第1補正値data8は−3であり、表示素子B4の第1補正値data8は−2である。ここで、4つの表示素子B1〜B4の間で第1補正値data8がばらついているのは、4つの表示素子B1〜B4の間で表示特性がばらついているためである。上述したように、表示素子の表示特性において、階調値に対応する輝度(基準輝度に対する相対値)は、負の値である第1補正値が小さいほど高い。そのため、4つの表示素子B1〜B4に同じ階調値を割り当てた場合には、4つの表示素子B1〜B4の間で表示輝度がばらつく。
図8は、図4の画面領域Bに対応する画像データLC_DATAを示す。具体的には、図8は、図7の階調値を図5の2DLUTを用いて補正することで得られた階調値を示す。表示素子B1については、補正前の階調値が1(10ビット)であり、且つ、第1補正値data8が−4であるため、補正後の階調値として1(12ビット)が得られる。表示素子B2については、補正前の階調値が1(10ビット)であり、且つ、第1補正値data8が−3であるため、補正後の階調値として2(12ビット)が得られる。表示素子B3については、補正前の階調値が1(10ビット)であり、且つ、第1補正値data8が−3であるため、補正後の階調値として2(12ビット)が得られる。そして、表
示素子B4については、補正前の階調値が1(10ビット)であり、且つ、第1補正値data8が−2であるため、補正後の階調値として3(12ビット)が得られる。
図8に示すように、4つの表示素子B1〜B4の全てにおいて、画像データLC_DATAの階調値は4未満である。即ち、4つの表示素子B1〜B4の全てにおいて、画像データLC_DATAの階調値は、10ビットの階調値1未満である。これは、補正前の階調値に対応する輝度よりも低い輝度に補正後の階調値が対応することを意味する。本実施例では、画像データLC_DATAは、表示特性に応じた階調値を有する。そのため、画像データLC_DATAの階調値が10ビットの階調値1未満であることは、表示素子に10ビットの階調値1が割り当てられた場合に基準輝度よりも高い輝度での表示が行われることを意味する。
ディザ処理部105は、ビット数を第2ビット数(12ビット)から第1ビット数(10ビット)に変換する変換処理と、変換処理に起因した階調値の誤差を周囲の画素を用いて軽減する誤差軽減処理とを、画像データLC_DATAに施す。それにより、画像データOU_DATAが生成される。ディザ処理部105は、生成した画像データOU_DATAを、表示部106へ出力する。
本実施例では、ディザ処理部105は、所定のフィルタを用いたフィルタ処理である誤差軽減処理を画像データLC_DATAに施すことにより、画像データ(第4補正画像データ)LC_DATA_DITHを生成する。上記「フィルタ処理」は「ディザ処理」と呼ばれ、「所定のフィルタ」は「ディザマトリクス」と呼ばれる。ディザマトリクスのサイズは特に限定されないが、本実施例では、水平方向2画素×垂直方向2画素の計4画素を参照するディザマトリクスが使用される例を説明する。本実施例では、複数の画素群(水平方向2画素×垂直方向2画素の計4画素からなる画素群)のそれぞれについてディザ処理が行われる。その結果、画像全体にディザ処理が施される。
本実施例のディザ処理では、ディザマトリクスで参照された4つ画素のそれぞれについて、以下の式2を用いて、画像データLC_DATA_DITHの階調値が算出される。式2において、「LC_DATA_DITH(x,y)」は、画像データLC_DATA_DITHの複数の階調値のうち、座標(x,y)の画素の階調値である。「LC_DATA(x,y)」は、画像データLC_DATAの複数の階調値のうち、座標(x,y)の画素の階調値である。そして、「dithMtx(x,y)」は、ディザマトリクスの複数の要素(補正値)のうち、座標(x,y)の画素に対応する要素である。なお、ディザマトリクスの要素は、階調値に加算するオフセット値に限られない。要素として、階調値に乗算するゲイン値が使用されてもよい。

LC_DATA_DITH(x,y)
=LC_DATA(x,y)+dithMtx(x,y)
・・・(式2)
そして、ディザ処理部105は、画像データLC_DATA_DITHに変換処理を施すことにより、画像データOU_DATAを生成する。本実施例では、変換処理として、ビット(下位2ビット)の切り捨てによりビット数を第2ビット数から第1ビット数へ変換する処理が行われる。なお、変換処理はこれに限られない。変換処理として、ビットの繰り上げによりビット数を第2ビット数から第1ビット数へ変換する処理、ビットの四捨五入によりビット数を第2ビット数から第1ビット数へ変換する処理、等が行われてもよい。
図9は、ディザマトリクスの一例を示す。図9のディザマトリクスにおいて、1行1列
目の要素dithMtx11は2であり、1行2列目の要素dithMtx12は1であり、2行1列目の要素dithMtx21は0であり、2行2列目の要素dithMtx22は1である。各要素のビット数は、12ビット(第2のビット数)である。
図10は、ディザ処理部105の処理の具体例を示す模式図である。図10は、図4の画面領域Bに対応する処理を示す。図10では、図8に示す画像データLC_DATAと同じ画像データLC_DATAが使用されている。また、図10では、図9に示すディザマトリクスと同じディザマトリクスが使用されている。
1行1列目の階調値LC_DATA(1,1)は1であり、1行1列目の要素dithMtx(1,1)は2である。そのため、図10では、1行1列目の階調値LC_DATA_DITH(1,1)として、3(=1+2)が得られる。1行2列目の階調値LC_DATA(2,1)は2であり、1行2列目の要素dithMtx(2,1)は1である。そのため、図10では、1行2列目の階調値LC_DATA_DITH(2,1)として、3(=2+1)が得られる。2行1列目の階調値LC_DATA(1,2)は2であり、2行1列目の要素dithMtx(1,2)は0である。そのため、図10では、2行1列目の階調値LC_DATA_DITH(1,2)として、2(=2+0)が得られる。そして、2行2列目の階調値LC_DATA(2,2)は3であり、2行2列目の要素dithMtx(2,2)は3である。そのため、図10では、2行2列目の階調値LC_DATA_DITH(2,2)として、6(=2+2)が得られる。
そして、画像データLC_DATA_DITHの階調値3,3,2,6の下位2ビットを切り捨てることにより、画像データOU_DATAの階調値0,0,0,1が得られる。
ここで、図7に示すように、4つの表示素子B1〜B4の全てにおいて、画像データPC_DATAの階調値は1である。そして、本実施例では、図10に示すように、3つの表示素子B1,B2,B4において、画像データPC_DATAの階調値1が画像データOU_DATAの階調値0に低減される。その結果、画像データPC_DATAを補正しない場合の輝度に比べ低い輝度に、画面領域Bの表示輝度を低減することができる。また、表示素子B3については、画像データOU_DATAの階調値として1が使用される。そのため、表示素子B1,B2,B4の位置における表示輝度が下がりすぎることが、表示素子B3からの光によって抑制される。その結果、画面領域Bにおける表示輝度を基準輝度に近づけることができ、画面領域Bにおける輝度ムラを低減することができる。そして、画面全体について上述した処理が行われることにより、画面全体の輝度ムラを低減することができる。また、表示部106が複数の色のそれぞれについて複数の表示素子を有する場合には、複数の色のそれぞれについて輝度ムラを低減する上記処理が行われることにより、色ムラを低減することもできる。
表示部106は、画像データOU_DATAに応じた表示を行う。表示部106としては、有機EL表示パネル、液晶表示パネル、プラズマ表示パネル、等を使用することができる。表示部106は、例えば、画像データOU_DATAの各階調値に応じた電流を各表示素子に供給する。それにより、画像データOU_DATAに応じた表示が行われる。
以上述べたように、本実施例によれば、特定階調値に対応した表示が、表示素子と、その周囲の表示素子とによって実現されるように、画像データが補正される。それにより、表示画像の輝度ムラを高精度に低減することができる。
<実施例2>
以下、本発明の実施例2について説明する。実施例1では画像全体にディザ処理を施す
例を説明した。本実施例では、ディザ処理を施す画像領域を限定する例を説明する。なお、以下では、実施例1と異なる構成や処理について説明し、実施例1と同様の構成や処理についての説明は省略する。図11は、本実施例に係る画像表示装置300の構成例を示すブロック図である。図11において、図2(実施例1)と同じ機能部には、図2と同じ符号が付されている。
ディザ処理部305は、実施例1のディザ処理部105と同様に、ディザ処理と変換処理を画像データLC_DATAに施すことにより、画像データOU_DATAを生成する。但し、本実施例では、ディザ処理部305は、複数の画素のそれぞれが所定の条件を満たす場合に限って、当該複数の画素を参照するディザ処理を行う。本実施例でも、1回のディザ処理において、水平方向2画素×垂直方向2画素の計4画素が参照される。そのため、本実施例では、複数の画素群のそれぞれについて、その画素群に含まれる4つの画素のそれぞれが所定の条件を満たすか否かが判断される。そして、所定の条件を満たす4つの画素からなる画素群に対してのみディザ処理が施される。
所定の条件は特に限定されない。しかし、輝度ムラの低減という観点から、所定の条件は、輝度ムラの要因となる条件であることが好ましい。例えば、所定の条件は、実施例1で述べた条件1と条件2の少なくとも一方を含むことが好ましい。本実施例では、実施例1で述べた条件1が所定の条件として使用される例を説明する。
本実施例では、ディザ処理部305は、LUT記憶部102から1DLUTを取得し、画素群に含まれる4つの画素のそれぞれについて、その画素に対応する第1補正値が負の値であるか否かを判断する。そして、ディザ処理部305は、4つの画素の全ての第1補正値が負の値である画素群に対してディザ処理を施す。一方、ディザ処理部305は、第1補正値が負の値でない画素を含む画素群については、ディザ処理を省略し、画像データLC_DATAの階調値を画像データLC_DATA_DITHの階調値として採用する。このように、本実施例では、4つの画素の全ての第1補正値が負の値である画素群のみが、ディザ処理の対象として選択(判断)される。
以上述べたように、本実施例によれば、複数の画素のそれぞれが所定の条件を満たす場合に限って、当該複数の画素を参照するディザ処理が行われる。それにより、表示画像の輝度ムラを高精度に低減することができるだけでなく、画像処理装置の処理負荷を低減することもできる。
<実施例3>
以下、本発明の実施例3について説明する。実施例1,2では、誤差軽減処理としてディザ処理が行われる例を説明した。本実施例では、ディザ処理とは異なる誤差軽減処理が行われる例を説明する。なお、以下では、実施例1と異なる構成や処理について説明し、実施例1と同様の構成や処理についての説明は省略する。図12は、本実施例に係る画像表示装置400の構成例を示すブロック図である。図12において、図2(実施例1)と同じ機能部には、図2と同じ符号が付されている。画像表示装置400は、ディザ処理部105の代わりに誤差拡散処理部405を有する。
誤差拡散処理部405は、画素毎に、変換処理と、それに起因した階調値の誤差に基づいて、変換処理が施されていない周囲の画素の階調値を補正する誤差拡散処理とを行うことにより、画像データLC_DATAから画像データOU_DATAを生成する。そして、誤差拡散処理部405は、生成した画像データOU_DATAを、表示部106へ出力する。以後、「変換処理が施されていない周囲の画素」を「未処理周辺画素」と記載する。本実施例では、変換処理として、ビットの切り捨てによりビット数を第2ビット数から第1ビット数へ変換する処理が行われる。そして、誤差拡散処理としては、変換処理によ
り切り捨てられたビットに相当する階調値を未処理周辺画素の階調値に加算する処理が行われる。但し、未処理周辺画素が存在しない場合には、誤差拡散処理は省略される。なお、変換処理は特に限定されない。ビットの繰り上げが行われた場合には、誤差拡散処理において、繰り上げのために加算されたビットに相当する階調値が、未処理周辺画素から減算されればよい。
本実施例では、画像の上端のラインから下端のラインへ処理対象のラインが順に切り替えられる。1ラインの処理においては、ラインの左端の画素から右端の画素へ処理対象の画素が順に切り替えられる。そして、処理対象の画素に対して右側に隣接する画素が、未処理周辺画素として使用される。そのため、本実施例では、右端の画素に対する変換処理により切り捨てられたビットに相当する階調値は、他の画素の階調値に加算されることなく削除される。なお、処理対象の画素の選択順は特に限定されない。また、未処理周辺画素は、変換処理が施されておらず、且つ、処理対象の画素の周囲に存在する画素であればよく、処理対象の画素に対して右側に隣接する画素に限られない。例えば、未処理周辺画素は、処理対象の画素に対して下側に隣接する画素であってもよい。
図13は、誤差拡散処理部405の処理の具体例を示す模式図である。図13は、画素I,J,Kに対応する処理を示す。画素Iは左端の画素であり、画素Jは画素Iの右隣の画素であり、画素Kは画素Jの右隣の画素である。図13に示すように、画素I,J,Kの全てにおいて、画像データLC_DATAの階調値は3(12ビット)である。
まず、画素Iの階調値3(12ビット)の下位2ビットを切り捨てることにより、画素Iの階調値3(12ビット)が階調値0(10ビット)に補正される。そして、画素Iの階調値3(12ビット)の下位2ビットを画素Jの階調値3(12ビット)に加算することにより、画素Jの階調値3(12ビット)が階調値6(12ビット)に補正される。
次に、画素Jの階調値6(12ビット)の下位2ビットを切り捨てることにより、画素Jの階調値6(12ビット)が階調値1(10ビット)に補正される。そして、画素Jの階調値6(12ビット)の下位2ビットを画素Kの階調値3(12ビット)に加算することにより、画素Kの階調値3(12ビット)が階調値5(12ビット)に補正される。
次に、画素Kの階調値5(12ビット)の下位2ビットを切り捨てることにより、画素Kの階調値5(12ビット)が階調値1(10ビット)に補正される。そして、画素Kの階調値5(12ビット)の下位2ビットが、画素Kの右隣の画素の階調値に加算される。画素Kが右端の画素である場合には、画素Kの階調値5(12ビット)の下位2ビットは削除される。
上記処理が全ての画素について行われることにより、画像データOU_DATAが生成される。そして、上記処理により、変換処理に起因した階調値の誤差を周囲の画素に拡散することができる。
以上述べたように、本実施例においても、変換処理に起因した階調値の誤差を周囲の画素に拡散することができる。その結果、特定階調値に対応した表示が、表示素子と、その周囲の表示素子とによって実現されるように、画像データが補正され、表示画像の輝度ムラを高精度に低減することができる。
<その他の実施例>
本発明は、上述の実施例の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また
、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
100,300,400 画像表示装置 103:第1補正部
104:ビット変換部 105,305:ディザ処理部
107:第2補正部 405:誤差拡散処理部

Claims (12)

  1. 第1補正値を用いて表示装置の表示ムラを低減するように第1ビット数の入力画像データを補正することにより、前記第1ビット数の第1補正画像データを生成する第1補正手段と、
    前記第1補正手段で使用可能な所定の第1補正値に基づいて、前記表示ムラが前記第1補正手段よりも高い分解能で低減され、且つ、前記第1補正画像データで表現できない階調値である特定階調値に対応した表示が、前記表示装置の表示素子と、その周囲の表示素子とによって実現されるように、前記第1ビット数の第1補正画像データを前記第1ビット数よりも多い第2ビット数の第1補正画像データに補正し、
    前記第2ビット数の第1補正画像データに、ビット数を前記第2ビット数から前記第1ビット数へ変換する変換処理と、前記変換処理に起因した階調値の誤差を周囲の画素を用いて軽減する誤差軽減処理と、を施すことにより、
    第2補正画像データを生成する第2補正手段と、
    を有することを特徴とする画像処理装置。
  2. 前記第1ビット数の第1補正画像データの階調値と、前記所定の第1補正値との組み合わせを入力値とし、且つ、当該階調値を補正する第2補正値、または、当該階調値を前記第2補正値を用いて補正することで得られる階調値を出力値とする入出力情報を取得する取得手段を更に有し、
    前記第2補正手段は、前記入出力情報に基づいて前記第1ビット数の第1補正画像データを補正する
    ことを特徴とする請求項1に記載の画像処理装置。
  3. 前記表示装置の表示素子は、画素回路に、駆動トランジスタである薄膜トランジスタを含み、
    前記所定の第1補正値は、仮想上の基準となる薄膜トランジスタの閾値電圧に対応する階調値を補正する第1補正値である
    ことを特徴とする請求項1または2に記載の画像処理装置。
  4. 前記第2補正手段は、階調値に対応する輝度が基準輝度よりも高い表示素子に対応する、という条件を少なくとも満たす画素の階調値を、前記所定の第1補正値に基づいて補正
    する
    ことを特徴とする請求項1〜3のいずれか1項に記載の画像処理装置。
  5. 前記第1ビット数の第1補正画像データの階調値は、0以上、且つ、前記第1ビット数の第1補正画像データで表現可能な階調値の数の値から1を減算した値以下の整数であり、
    前記第2補正手段は、前記第1ビット数の第1補正画像データの階調値が前記第1補正画像データで表現可能な階調値の前記数の値の0.1%未満である、という条件を少なくとも満たす画素の階調値を、前記所定の第1補正値に基づいて補正する
    ことを特徴とする請求項1〜4のいずれか1項に記載の画像処理装置。
  6. 前記第2補正手段は、
    所定のフィルタを用いたフィルタ処理である前記誤差軽減処理を前記第2ビット数の補正画像データに施
    前記誤差軽減処理を施した前記第2ビット数の第1補正画像データに前記変換処理を施すことにより、
    前記第2補正画像データを生成する
    ことを特徴とする請求項1〜5のいずれか1項に記載の画像処理装置。
  7. 前記第2補正手段は、複数の画素のそれぞれが所定の条件を満たす場合に、当該複数の画素を参照するフィルタ処理を行う
    ことを特徴とする請求項に記載の画像処理装置。
  8. 前記第1ビット数の第1補正画像データの階調値は、0以上、且つ、前記第1ビット数の第1補正画像データで表現可能な階調値の数の値から1を減算した値以下の整数であり、
    前記所定の条件は、
    階調値に対応する輝度が基準輝度よりも高い表示素子に対応する、という条件と、
    前記第1ビット数の第1補正画像データの階調値が前記第1ビット数の第1補正画像データで表現可能な階調値の前記数の値の0.1%未満である、という条件と、
    の少なくとも一方を含む
    ことを特徴とする請求項に記載の画像処理装置。
  9. 前記第2補正手段は、画素毎に、前記変換処理と、それに起因した階調値の誤差に基づいて前記変換処理が施されていない周囲の画素の階調値を補正する前記誤差軽減処理とを行うことにより、前記第2ビット数の第1補正画像データから前記第2補正画像データを生成する
    ことを特徴とする請求項1〜8のいずれか1項に記載の画像処理装置。
  10. 前記変換処理は、ビットの切り捨てによりビット数を前記第2ビット数から前記第1ビット数へ変換する処理であり、
    前記誤差軽減処理は、前記変換処理により切り捨てられたビットに相当する階調値を前記変換処理が施されていない画素の階調値に加算する処理である
    ことを特徴とする請求項に記載の画像処理装置。
  11. 第1補正値を用いて表示装置の表示ムラを低減するように第1ビット数の入力画像データを補正することにより、前記第1ビット数の第1補正画像データを生成する第1補正ステップと、
    前記第1補正ステップで使用可能な所定の第1補正値に基づいて、前記表示ムラが前記第1補正ステップよりも高い分解能で低減され、且つ、前記第1補正画像データで表現で
    きない階調値である特定階調値に対応した表示が、前記表示装置の表示素子と、その周囲の表示素子とによって実現されるように、前記第1ビット数の第1補正画像データを前記第1ビット数よりも多い第2ビット数の第1補正画像データに補正し、
    前記第2ビット数の第1補正画像データに、ビット数を前記第2ビット数から前記第1ビット数へ変換する変換処理と、前記変換処理に起因した階調値の誤差を周囲の画素を用いて軽減する誤差軽減処理と、を施すことにより、
    第2補正画像データを生成する第2補正ステップと、
    を有することを特徴とする画像処理方法。
  12. 請求項11に記載の画像処理方法の各ステップをコンピュータに実行させるためのプログラム。
JP2016083000A 2016-04-18 2016-04-18 画像処理装置および画像処理方法 Active JP6821322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016083000A JP6821322B2 (ja) 2016-04-18 2016-04-18 画像処理装置および画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016083000A JP6821322B2 (ja) 2016-04-18 2016-04-18 画像処理装置および画像処理方法

Publications (3)

Publication Number Publication Date
JP2017194504A JP2017194504A (ja) 2017-10-26
JP2017194504A5 JP2017194504A5 (ja) 2019-05-23
JP6821322B2 true JP6821322B2 (ja) 2021-01-27

Family

ID=60155553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016083000A Active JP6821322B2 (ja) 2016-04-18 2016-04-18 画像処理装置および画像処理方法

Country Status (1)

Country Link
JP (1) JP6821322B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3816673B2 (ja) * 1998-07-28 2006-08-30 日本放送協会 立体画像の階調表示制御方法および装置
JP4855648B2 (ja) * 2004-03-30 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機el表示装置
JP4770619B2 (ja) * 2005-09-29 2011-09-14 ソニー株式会社 表示画像補正装置、画像表示装置、表示画像補正方法
JP2007286294A (ja) * 2006-04-17 2007-11-01 Sony Corp 焼き付き補正装置、自発光表示装置及びプログラム
JP4450012B2 (ja) * 2007-05-11 2010-04-14 ソニー株式会社 有機elパネルの表示補正回路
KR20090058694A (ko) * 2007-12-05 2009-06-10 삼성전자주식회사 유기 발광 표시 장치의 구동 장치 및 구동 방법
JP2009265260A (ja) * 2008-04-23 2009-11-12 Fujitsu Ltd 表示方法および表示装置
JP2013073172A (ja) * 2011-09-29 2013-04-22 Alpine Electronics Inc 輝度むら低減装置および輝度むら低減方法
JP6103804B2 (ja) * 2011-11-10 2017-03-29 三菱電機株式会社 映像表示装置
JP6082953B2 (ja) * 2012-04-16 2017-02-22 株式会社Joled 表示装置の製造方法

Also Published As

Publication number Publication date
JP2017194504A (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
US10657870B2 (en) Method and device for display color adjustment
CN107452327B (zh) 显示装置及用于对显示装置的像素进行补偿的模块和方法
US9196204B2 (en) Image processing apparatus and image processing method
TW201413693A (zh) 顯示器,影像處理單元以及顯示方法
JPWO2006080237A1 (ja) 表示装置
KR20110026225A (ko) 데이터 처리 장치, 이를 갖는 표시 시스템 및 데이터 처리 방법
CN106297728B (zh) 图像处理设备和图像处理方法
JPWO2011013404A1 (ja) 画像表示装置および画像表示方法
JP2014122997A (ja) 表示装置、画像処理装置、表示方法、および電子機器
KR20160054141A (ko) 표시장치 및 그의 구동방법
AU2013383810B2 (en) Color conversion method, gray scale value correction apparatus, computer program and display apparatus
JP2007065182A (ja) 表示装置
CN109313878B (zh) 显示装置和显示装置控制方法
WO2012176685A1 (ja) 表示装置、補正方法、プログラム及び記録媒体
US10373584B2 (en) Device and method for display color adjustment
US11138953B1 (en) Method for performing dynamic peak brightness control in display module, and associated timing controller
JP2010109794A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP6821322B2 (ja) 画像処理装置および画像処理方法
KR102566785B1 (ko) 표시 장치 및 이의 구동 방법
JP6174032B2 (ja) 画像表示装置、画像表示装置の制御方法、制御プログラムおよび記録媒体
JP2009003180A (ja) 表示方法及び表示装置
US20170116899A1 (en) Display device and display signal generation device
JP2011027944A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
KR101806117B1 (ko) 데이터 처리 방법 및 이를 수행하는 표시 장치
KR102456725B1 (ko) 표시장치, 멀티비전 시스템 및 그 컨트롤러

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R151 Written notification of patent or utility model registration

Ref document number: 6821322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151