JP6820682B2 - 基板の分離方法及び半導体素子 - Google Patents

基板の分離方法及び半導体素子 Download PDF

Info

Publication number
JP6820682B2
JP6820682B2 JP2016149327A JP2016149327A JP6820682B2 JP 6820682 B2 JP6820682 B2 JP 6820682B2 JP 2016149327 A JP2016149327 A JP 2016149327A JP 2016149327 A JP2016149327 A JP 2016149327A JP 6820682 B2 JP6820682 B2 JP 6820682B2
Authority
JP
Japan
Prior art keywords
substrate
region
separating
along
altered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016149327A
Other languages
English (en)
Other versions
JP2018018999A (ja
Inventor
嘉克 森島
嘉克 森島
大祐 河口
大祐 河口
佳祐 荒木
佳祐 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Tamura Corp
Original Assignee
Hamamatsu Photonics KK
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK, Tamura Corp filed Critical Hamamatsu Photonics KK
Priority to JP2016149327A priority Critical patent/JP6820682B2/ja
Publication of JP2018018999A publication Critical patent/JP2018018999A/ja
Application granted granted Critical
Publication of JP6820682B2 publication Critical patent/JP6820682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、基板の分離方法及び半導体素子に関する。
β−Ga結晶は(100)面を非常に劈開性の強い劈開面として有するため、β−Ga結晶からなるGa基板は、ブレードダイシングによる分離時に、この(100)面に沿って劈開が生じやすいという性質を有する。
一般に、劈開の発生を防ぐために切断レートを低下させるという手段を取り得るが、Ga基板の劈開を防ぐためには、切断レートを非常に小さく(例えば、0.1〜0.3mm/sec)設定する必要があり、切断工程に非常に長い時間を費やしてしまう。
また、従来、レーザー光により基板内部に改質領域を形成し、分離する方法が知られている(例えば、特許文献1、2参照)。改質領域は、基板の切断予定ラインに沿ってレーザー光の集光点を移動させることにより形成される領域であり、改質領域が適切に形成されている場合は、基板に外力を加えることにより、切断予定ラインに沿って基板を割ることができる。
特開2008−68319号公報 国際公開第2008/146744号
しかしながら、Ga系基板のような強い劈開面を有する基板を分離する場合には、特許文献1、2に記載されているような方法では、外力を加えて分離する際に、分離する面と異なる面が劈開するおそれが高い。
本発明の目的の1つは、Ga系基板のような強い劈開面を有する基板を、劈開を発生させずに高速で分離することのできる基板の分離方法、及びその方法により基板を分離して得られる半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、下記[1]〜[5]の基板の分離方法を提供する。また、本発明の他の態様は、上記目的を達成するために、下記[6]、[7]の半導体素子を提供する。
[1]第1の面に素子部が搭載された基板の内部の分離予定面に沿ってレーザー光の集光点を走査させて、前記分離予定面に沿って連続し、前記基板の前記第1の面の反対側の第2の面に達する変質領域を形成する工程と、ウェットエッチングにより、前記基板から前記変質領域を選択的に除去して空隙を形成する工程と、前記空隙を形成した後、前記第1の面と前記空隙との間の領域にレーザー光の集光点を走査させて、前記領域を除去する工程と、前記領域を除去した後、前記分離予定面に沿って前記基板を分離する工程と、を含む、基板の分離方法。
[2]前記第1の面と前記変質領域の間の領域の厚さが20μm以上かつ50μm以下となるように、前記変質領域を形成する、上記[1]に記載の基板の分離方法。
[3]前記基板がGa系基板である、上記[1]又は[2]に記載の基板の分離方法。
[4]前記ウェットエッチングは、フッ化水素酸又はアルカリエッチャントをエッチャントとして用いて実施される、上記[3]に記載の基板の分離方法。
[5]第1の面に素子部が搭載されたGa系基板の内部の分離予定面に沿ってレーザー光の集光点を走査させて、前記分離予定面に沿って連続し、少なくとも前記Ga系基板の前記第1の面の反対側の第2の面に達する変質領域を形成する工程と、ウェットエッチングにより、前記Ga系基板から前記変質領域を選択的に除去して空隙を形成する工程と、前記空隙を形成した後、前記分離予定面に沿って前記Ga系基板を分離する工程と、を含み、前記Ga系基板の主面及び分離予定面が(100)面以外の面であり、前記レーザー光のパルス幅が10ps以下である、基板の分離方法。
[6]Ga系単結晶からなる基板と、前記基板上に形成された素子部と、を有し、前記基板が、露出したGa単結晶の劈開面を有さず、前記基板の側面の全面に連続したレーザー加工による凹凸が存在し、前記縞状の凹凸が、前記基板の側面の上端から厚さ20μm以上かつ50μm以下の領域を除いた領域に形成された、半導体素子。
[7]前記凹凸の最大高低差が3μm以下である、上記[6]に記載の半導体素子。
本発明の一態様によれば、Ga系基板のような強い劈開面を有する基板を、劈開を発生させずに高速で分離することのできる基板の分離方法、及びその方法により基板を分離して得られる半導体素子を提供することができる。
図1は、第1の実施の形態に係る基板の分離予定面の位置を模式的に示す平面図である。 図2(a)〜(f)は、第1の実施の形態に係る基板の分離方法を示す垂直断面図である。 図3(a)〜(c)は、変質領域の形成を詳細に説明するための基板の垂直断面図である。 図4(a)〜(g)は、第2の実施の形態に係る基板の分離方法を示す垂直断面図である。 図5は、実施例に係る、劈開が生じた後の基板の断面の光学顕微鏡写真である。 図6(a)は、実施例に係る、ウェットエッチングにより変質領域を除去した基板のブレイク前の上面写真であり、図6(b)は、そのブレイク及びエキスパンド後の上面写真である。 図7(a)は、実施例に係る、ウェットエッチングにより変質領域が除去され、ブレイクされた基板の側面のSEM像である。図7(b)は、図7(a)の空隙の上端周辺を拡大したSEM像である。 図8(a)は、実施例に係る、第1の面と変質領域の間の領域の厚さを15μmとしたときの、ウェットエッチング直後の基板の上面写真である。図8(b)は、変質領域の間の領域の厚さを20μmとしたときの、ウェットエッチング直後の基板の上面写真である。
[第1の実施の形態]
本実施の形態では、Ga系基板のような強い劈開面を有する基板を、劈開を発生させずに高速で分離する方法について述べる。
ここで、Ga系基板とは、β型の(AlGaIn(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)単結晶を母結晶とするβ−Ga系単結晶からなる基板であり、Cu、Ag、Zn、Cd、Al、In、Si、Ge、Sn、Mg、Nb、Fe等の不純物を含んでいてもよい。
Ga系基板は、(100)面に強い劈開性を有し、主面の面方位によらず、(100)面での劈開が生じやすい。このため、本実施の形態に係る基板の分離方法は、Ga系基板の主面の面方位に依らず有効であるが、主面が(100)面以外の面である場合には、分離の際に特に劈開が生じやすいため、特に有効である。
図1は、第1の実施の形態に係る基板10の分離予定面11の位置を模式的に示す平面図である。分離予定面11は、典型的には、基板10の厚さ方向に平行な面であり、図1に示されるように、基板10内に格子を形成するように並んでいる。基板10の表面の格子状に区切られた領域上には、LED等の素子部が各々形成され、基板10が分離予定面11に沿って分離された後、基板10とその上の素子部からなる複数の半導体素子が得られる。
(基板の分離方法)
図2(a)〜(f)は、第1の実施の形態に係る基板10の分離方法を示す垂直断面図である。
まず、図2(a)に示されるように、分離予定面11により区画される基板10の第1の面10a上に素子部20を形成する。ここで、素子部20は、発光素子、ダイオード、トランジスタ、その他の回路素子等の半導体素子の基板を除いた部分である。
次に、図2(b)に示されるように、基板10の内部の分離予定面11に沿ってレーザー光の集光点を走査させて、変質領域12を形成する。
図3(a)〜(c)は、変質領域12の形成を詳細に説明するための基板10の垂直断面図である。図3(a)、(b)は、分離予定面11に沿った基板10の断面を表す。
図3(a)に示されるように、集光レンズ等により集光されたレーザー光13を、集光点14が分離予定面11を移動するように走査させ、分離予定面11に沿って連続した変質領域12を形成する。
なお、基板10がGa系基板である場合、(100)面に強い劈開性を有するため、分離予定面11が(100)面以外の面である場合には劈開が問題となることが多い。このため、基板10がGa系基板である場合は、分離予定面11が(100)面以外の面である場合に、本実施の形態に係る基板の分離方法は特に有効である。
変質領域12は、レーザー光13を照射された基板10を構成する結晶が、多光子吸収過程を経て変質した領域である。ここで、結晶に加えられるエネルギーが小さすぎると変質領域12は形成されない。一方、エネルギーが大きすぎると基板10を構成する結晶が除去(アブレーション)されてしまい、Ga系基板のような強い劈開面を有する基板10は、アブレーションと同時に劈開が生じるおそれが高い。
変質領域12を形成するためのレーザー光13は超短パルスレーザー光であり、例えば、基板10がGa系基板である場合、走査速度(スキャンスピード)が100mm/sec、周波数が200kHz、中心波長が1030nm、パルス幅が10ps以下、好ましくは数百fs〜10psである。
そして、図3(b)に示されるように、分離予定面11に沿った集光点14の走査を続け、基板10の第1の面10a及び第2の面10bに達する、分離予定面11に沿って連続した変質領域12を形成する。なお、図3(a)、(b)に示した集光点14の走査の経路は一例であり、集光点14の走査の経路は限定されない。
図3(c)は、分離予定面11に垂直な基板10の垂直断面図であり、形成された変質領域12が基板10の第1の面10a及び第2の面10bに達していることを示している。
後のウェットエッチングの工程において変質領域12を除去する必要があるため、変質領域12はエッチャントの侵入口を確保するために第2の面10bに達していなければならず、また、全ての領域をエッチングするために分離予定面11に沿って連続していなければならない。ウェットエッチングの工程の詳細については後述する。
変質領域12を形成した後、図2(c)に示されるように、基板10の素子部20側に、ワックス等の接着剤21を用いてサファイア基板等の支持基板22を貼り付ける。
次に、図2(d)に示されるように、ウェットエッチングにより、基板10から変質領域12を選択的に除去して空隙15を形成する。エッチャント23には、例えば、基板10がGa系基板である場合、フッ化水素酸や、KOH、NaOH等のアルカリエッチャントを用いることができる。
次に、図2(e)に示されるように、基板10の第2の面10b側に、耐有機溶剤特性と耐熱特性を有するダイシングシート24を貼り付け、基板10を保持した状態で、接着剤21を除去して支持基板22を剥離する。
例えば、接着剤21がワックスである場合、加熱して軟化させた後、アセトン等の有機溶剤で溶解させて除去することができる。なお、ダイシングシート24以外の部材を用いて基板10を保持してもよい。
次に、図2(f)に示されるように、基板10に外力を加えて基板10を分離予定面11に沿って完全に分離させて(ブレイク工程)、複数の半導体素子1を得た後、半導体素子1間の間隔を広げる(エキスパンド工程)。
なお、図2(e)までの工程を経て、基板10が分離予定面11に沿って完全には分離されておらず、基板10の僅かな部分が分離予定面11上に残っていた場合であっても、変質領域12が適切に形成され、ウェットエッチングにより除去されていれば、上記のブレイク工程により、劈開を生じることなく基板10は分離予定面11に沿って分離される。
[第2の実施の形態]
本発明の実施の形態は、ウェットエッチング工程における素子部へのダメージを防ぐために、第1の実施の形態の基板の分離工程に新たな工程が追加されている。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
(基板の分離方法)
図4(a)〜(g)は、第2の実施の形態に係る基板10の分離方法を示す垂直断面図である。
まず、図4(a)に示されるように、分離予定面11により区画される基板10の第1の面10a上に素子部20を形成する。
次に、図4(b)に示されるように、基板10の内部の分離予定面11に沿ってレーザー光の集光点を走査させて、変質領域16を形成する。変質領域16は、第1の実施の形態の変質領域12と異なり、基板10の第1の面10aに達しないように形成される。なお、レーザー光による形成方法や、レーザー光の条件については、第1の実施の形態の変質領域12のものと同じである。
次に、図4(c)に示されるように、基板10の素子部20側に、ワックス等の接着剤21を用いてサファイア基板等の支持基板22を貼り付ける。
次に、図4(d)に示されるように、ウェットエッチングにより、基板10から変質領域16を選択的に除去して空隙17を形成する。このとき、空隙17は基板10の第1の面10aに達していないため、空隙17に入り込んだエッチャント23が空隙17から基板10と接着剤21との界面に侵入し、素子部20にダメージを与えるおそれがない。
この工程において、エッチャント23の空隙17からの侵入を効果的に防ぐためには、基板10の第1の面10aと空隙17との間の領域の厚さが20μm以上であることが好ましい。このため、第1の面10aと変質領域16の間の領域の厚さが20μm以上となるように変質領域16を形成することが好ましい。
なお、基板10の側方(外周部分)の基板10と接着剤21との界面にエッチャント23が侵入するおそれはあるが、外周部分に位置する素子部20がダメージを受けても大きな問題にはならない。
次に、図4(e)に示されるように、基板10の第2の面10b側に、耐有機溶剤特性と耐熱特性を有するダイシングシート24を貼り付け、基板10を保持した状態で、接着剤21を除去して支持基板22を剥離する。
次に、図4(f)に示されるように、基板10の第1の面10aと空隙17との間の領域に超短パルスレーザー光であるレーザー光18の集光点を走査させて、その領域を除去(アブレーション)する。この工程では、基板10を構成する結晶を変質させるのではなく、除去するため、このレーザー光18の条件は変質領域16を形成するためのレーザー光の条件と異なる。
例えば、基板10がGa系基板である場合、レーザー光18の走査速度は10mm/sec、周波数は200kHzである。この場合、変質領域16を形成するためのレーザー光と周波数は同じであるが、走査速度が遅いために、単位体積あたりのレーザー光により加えられるエネルギーが大きくなる。
この工程において、劈開面における劈開の発生を効果的に防ぐためには、基板10の第1の面10aと空隙17との間の領域の厚さが50μm以下であることが好ましく、30μm以下であることがより好ましい。また、レーザーアブレーションは50μm程度の深さまでしかできないという問題もある。このため、第1の面10aと変質領域16の間の領域の厚さが50μm以下となるように変質領域16を形成することが好ましく、30μm以下となるように変質領域16を形成することがより好ましい。
次に、図4(g)に示されるように、基板10に外力を加えて基板10を分離予定面11に沿って完全に分離させて(ブレイク工程)、複数の半導体素子1を得た後、半導体素子1間の間隔を広げる(エキスパンド工程)。
なお、図4(f)に示されるアブレーション工程を省いて図4(g)に示されるブレイク工程を実施した場合、劈開が生じる可能性が高い。
(実施の形態の効果)
上記第1の実施の形態によれば、Ga系基板のような強い劈開面を有する基板を、劈開を発生させずに高速で分離することができる。さらに、第2の実施の形態によれば、第1の実施の形態のウェットエッチング工程において素子部がダメージを受けるおそれがある場合には、これを防ぐことができる。
また、第1及び第2の実施の形態によれば、変質領域12及び変質領域16の厚さ(図3(c)における横方向の幅)は、およそ2〜3μmと非常に薄くすることができる。このため、基板10上の分離予定面11を挟んで隣接する素子部20の間隔を小さく(例えば30μm)することができる。一方、ダイシングにより基板を切断する場合には、ダイシングブレードの幅等を考慮して、素子部の間隔が200μm程度は必要になる。例えば、2インチの基板上に300μm×300μmの素子部を格子状に配置する場合、本実施の形態の方法によれば、ダイシングによる場合と比較して、1枚の基板からおよそ4倍程度の個数の半導体素子を得ることができる。
また、第1及び第2の形態の方法によれば、ウェットエッチングの工程以外はほとんど時間を要さず、また、ウェットエッチングの工程は複数枚の基板10に対して同時に処理を行うことができるため、1枚あたりの処理時間を短縮することができる。このため、第1及び第2実施の形態の方法によれば、例えば、基板10が直径2インチのGa系基板である場合には、実質的に1枚あたり1時間程度で基板10を分離することができる。一方、ダイシングによりGa系基板を切断する場合には、劈開の発生を防ぐために切断レートを非常に小さく(例えば、0.1〜0.3mm/sec)設定する必要があり、1枚の直径2インチのGa系基板を切断するためにおよそ7.5時間を要する。
上記実施の形態に係る基板10として、(−201)面を主面とするβ−Ga結晶からなるGa基板を用いて、劈開を生じることなく基板10を分離するための条件を検証した。
まず、変質領域12を形成するためのレーザー光のパルス幅を20ps以上に設定したところ、変質領域12を形成する工程において、変質領域12を起点に劈開が発生した。
次に、レーザー光のパルス幅を1〜2psに設定したところ、光学顕微鏡による観察により、劈開が発生することなく変質領域12が適切に形成されることが確認された。このときの変質領域12の厚さは、2〜3μmであった。
次に、変質領域12を形成した後、上記実施の形態におけるウェットエッチング工程を省き、変質領域12を除去せずに基板10に外力を加えて分離(ブレイク)を試みたところ、劈開面である(100)面に沿って劈開が生じ、分離予定面11に沿って分離することはできなかった。
図5は、劈開が生じた後の基板10の断面の光学顕微鏡写真である。変質領域12を除去せずに基板10に外力を加えた場合に劈開が生じるのは、β−Ga結晶の劈開性の強さの他に、変質領域の性質がSi基板等の他の基板と異なることが原因である可能性がある。すなわち、Ga基板の場合、Si基板等と比較して、結晶を変質させても強度の低下が小さく、分離しにくい可能性がある。このため、上記実施の形態は、レーザー加工による変質によって強度が低下しにくい結晶からなる基板の分離に特に効果的であるといえる。
図6(a)は、上記実施の形態に従い、ウェットエッチングにより変質領域12を除去した基板10のブレイク前の上面写真であり、図6(b)は、そのブレイク及びエキスパンド後の上面写真である。
図6(a)、(b)は、劈開が生じることなく基板10が分離されていることを示している。また、ブレイク後の基板10の縁近傍に、ダイシングによる切断時に見られるようなチッピング(表面の剥がれ)はほとんど見られなかった。少なくとも、縁からの長さが5μm以上のチッピングは発生しない。
図7(a)は、上記第1の実施の形態に従い、ウェットエッチングにより変質領域12が除去され、ブレイクされた基板10の側面のSEM(Scanning Electron Microscope)像である。図7(a)の基板10の中央近傍の厚さ方向に沿った線状の空隙は、紙面に垂直な方向に延びる空隙15であり、この空隙15に沿ったブレイクは行われていない。また、図7(b)は、図7(a)の空隙15の上端周辺を拡大したSEM像である。
図7(a)、(b)に示されるように、分離後の半導体素子1の基板10の側面には、ほぼ全面に渡って、レーザー加工による連続した細かい縞状の凹凸が見られる。この縞状の凹凸は、空隙15に沿って基板10のブレイクが行われることにより、基板10の側面に現れるものであり、レーザー加工を用いた分離を行った場合に現れる特徴的なものである。この縞模様のうち、黒く写っている部分が窪んだ部分であり、レーザーの集光点14の中心部分が走査された部分である。
図7(a)、(b)に示される基板10においては、分離予定面11上の集光点14の基板10の面内方向のピッチが、基板10の厚さ方向のピッチよりも長かった。このため、厚さ方向に沿った線状の空隙15が分離予定面11上に並んで形成され、縞状の凹凸が基板10の側面に形成された。
このような分離後の基板10の側面の凹凸の最大高低差は、集光点14のスポット径(変質領域12の厚さ)よりも小さくなる。集光点14のスポット径は2〜3μmであるため、凹凸の最大高低差は3μm以下であり、通常は1μm以下になる。なお、基板10は変質領域12を除去してから分離されるため、半導体素子1の基板10の凹凸を有する側面は変質しておらず、単結晶からなる。
上記第2の実施の形態の方法を用いて基板10を分離した場合は、基板10の上面近傍の領域がレーザーアブレーションにより分離されるため、図7(a)、(b)に示される縞状の凹凸は、基板10の側面の上端近傍を除いた領域に形成される。例えば、レーザーアブレーションにより分離される領域が、基板10の上面から厚さ20μm以上かつ50μm以下の領域である場合は、図7(a)、(b)に示される縞状の凹凸は、基板10の側面の上端から厚さ20μm以上かつ50μm以下の領域を除いた領域に形成される。
なお、変質領域12が基板1の厚さ方向に不連続に形成された場合は、分離後の基板10の側面の変質領域12が形成されなかった領域には縞状の凹凸が形成されない。もっとも、変質領域12が不連続である場合には、ウェットエッチングにより一部の変質領域12しか除去することができないため、分離の際に劈開面である(100)面に沿って劈開が生じ、分離予定面11に沿って分離することができない。
また、ブレードダイシングにより基板を分離した場合は、ブレードのパス数に応じて基板の断面(分離後の基板の側面)には横縞が入る。また、ブレードの厚みによって、断面がテーパー状になる。
次に、第2の実施の形態の変質領域16を形成する場合の、第1の面10aと変質領域16の間の領域の厚さとエッチャント23の空隙17からの侵入しやすさとの関係について検証した。ここで、素子部20の代用として検証用にSiO膜を基板10の第1の面10a上に形成し、変質領域16を挟んで隣接するSiO膜の間隔を40μm、接着剤21としてのワックスの厚さを5μmとした。
図8(a)は、第1の面10aと変質領域16の間の領域の厚さを15μmとしたときの、ウェットエッチング直後の基板10の一例の上面写真であり、エッチャント23が空隙17から基板10と接着剤21との界面に侵入し、素子部20としてのSiO膜にダメージを与える場合があることを示している。
図8(b)は、変質領域16の間の領域の厚さを20μmとしたときの、ウェットエッチング直後の基板10の上面写真であり、エッチャント23が空隙17から侵入しておらず、素子部20としてのSiO膜がダメージを受けていないことを示している。変質領域16の間の領域の厚さを20μmとしたときには、検証を行ったいずれの基板10においても素子部20としてのSiO膜にダメージは確認されなかった。
また、第1の面10aと変質領域16の間の領域の厚さを22.5μm、25μmとしたときも、素子部20としてのSiO膜にダメージは確認されなかった。
以下の表1は、上記第2の実施の形態における図4(f)に示されるアブレーション工程の加工条件とアブレーション後の基板10の状態との関係の評価結果をしめす。
表1の「厚さ」は、基板10の第1の面10aと空隙17との間の領域の厚さを指す。また、「パルス幅」、「エネルギー」、「走査速度」は、それぞれアブレーション工程におけるレーザー光の出力条件である。また、「パス」は、アブレーション工程においてレーザー加工を施す回数である。
「評価」は、アブレーション後の基板10の状態の評価であって、「○」は状態がよいこと、「◎」は特に状態がよいこと、「△」は分離可能ではあったが比較的状態がよくないことを表す。
条件3によるアブレーションでは、レーザー処理時に基板10を保持しているダイシングシート24が焼け、基板10の裏面が汚れてしまった。これは、レーザー光のエネルギーが高すぎたことによると考えられる。
条件6によるアブレーションでは、アブレーション後の基板10を分離に比較的大きな外力が必要であった。これは、パルス発振されるレーザー光の走査速度が速すぎて、アブレーションされた領域の基板10の表面に平行な方向の間隔が広くなったためと考えられる。
表1に示される評価結果は、分離しやすい状態の基板10を得るためには、アブレーション工程におけるレーザー光の「パルス幅」、「エネルギー」、「走査速度」が、それぞれ1.1〜1.5ps、2.5〜5μJ、10mm/s以下であることが好ましく、「厚さ」が25μm以下であることが好ましいことを示している。また、アブレーション工程に費やされる時間を短縮するためには、「パス」が2以下であることが好ましい。
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
1…半導体素子、 10…基板、 10a…第1の面、 10b…第2の面、 11…分離予定面、 12、16…変質領域、 13、18…レーザー光、 14…集光点、 15、17…空隙、 20…素子部、 23…エッチャント

Claims (7)

  1. 第1の面に素子部が搭載された基板の内部の分離予定面に沿ってレーザー光の集光点を走査させて、前記分離予定面に沿って連続し、前記基板の前記第1の面の反対側の第2の面に達する変質領域を形成する工程と、
    ウェットエッチングにより、前記基板から前記変質領域を選択的に除去して空隙を形成する工程と、
    前記空隙を形成した後、前記第1の面と前記空隙との間の領域にレーザー光の集光点を走査させて、前記領域を除去する工程と、
    前記領域を除去した後、前記分離予定面に沿って前記基板を分離する工程と、
    を含む、基板の分離方法。
  2. 前記第1の面と前記変質領域の間の領域の厚さが20μm以上かつ50μm以下となるように、前記変質領域を形成する、
    請求項1に記載の基板の分離方法。
  3. 前記基板がGa系基板である、
    請求項1又は2に記載の基板の分離方法。
  4. 前記ウェットエッチングは、フッ化水素酸又はアルカリエッチャントをエッチャントとして用いて実施される、
    請求項3に記載の基板の分離方法。
  5. 第1の面に素子部が搭載されたGa系基板の内部の分離予定面に沿ってレーザー光の集光点を走査させて、前記分離予定面に沿って連続し、少なくとも前記Ga系基板の前記第1の面の反対側の第2の面に達する変質領域を形成する工程と、
    ウェットエッチングにより、前記Ga系基板から前記変質領域を選択的に除去して空隙を形成する工程と、
    前記空隙を形成した後、前記分離予定面に沿って前記Ga系基板を分離する工程と、
    を含み、
    前記Ga系基板の主面及び分離予定面が(100)面以外の面であり、
    前記レーザー光のパルス幅が10ps以下である、
    基板の分離方法。
  6. Ga系単結晶からなる基板と、
    前記基板上に形成された素子部と、
    を有し、
    前記基板が、露出したGa単結晶の劈開面を有さず、
    前記基板の側面に縞状の凹凸が存在し、
    前記縞状の凹凸が、前記基板の側面の上端から厚さ20μm以上かつ50μm以下の領域を除いた領域に形成された、
    半導体素子。
  7. 前記縞状の凹凸の最大高低差が3μm以下である、
    請求項6に記載の半導体素子。
JP2016149327A 2016-07-29 2016-07-29 基板の分離方法及び半導体素子 Active JP6820682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016149327A JP6820682B2 (ja) 2016-07-29 2016-07-29 基板の分離方法及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016149327A JP6820682B2 (ja) 2016-07-29 2016-07-29 基板の分離方法及び半導体素子

Publications (2)

Publication Number Publication Date
JP2018018999A JP2018018999A (ja) 2018-02-01
JP6820682B2 true JP6820682B2 (ja) 2021-01-27

Family

ID=61082041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016149327A Active JP6820682B2 (ja) 2016-07-29 2016-07-29 基板の分離方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP6820682B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022102475A (ja) * 2020-12-25 2022-07-07 浜松ホトニクス株式会社 レーザ加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249418A (ja) * 1986-04-23 1987-10-30 Hitachi Ltd 分離方法
CN102623373B (zh) * 2007-05-25 2015-07-15 浜松光子学株式会社 切断用加工方法
JP5939752B2 (ja) * 2011-09-01 2016-06-22 株式会社ディスコ ウェーハの分割方法
JP2013188785A (ja) * 2012-03-15 2013-09-26 Mitsuboshi Diamond Industrial Co Ltd 被加工物の加工方法および分割方法
JP2014203954A (ja) * 2013-04-04 2014-10-27 株式会社タムラ製作所 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2018018999A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP5232375B2 (ja) 半導体発光素子の分離方法
JP4781661B2 (ja) レーザ加工方法
JP4829781B2 (ja) レーザ加工方法及び半導体チップ
JP5312761B2 (ja) 切断用加工方法
JP5537081B2 (ja) 加工対象物切断方法
TWI476085B (zh) Processing object cutting method
KR101282509B1 (ko) 레이저 가공 방법 및 반도체 칩
JP5138219B2 (ja) レーザ加工方法
JP4907965B2 (ja) レーザ加工方法
KR100853057B1 (ko) 레이저 가공 방법
JP5162163B2 (ja) ウェーハのレーザ加工方法
JP5476063B2 (ja) 加工対象物切断方法
JP6223801B2 (ja) 光デバイスウェーハの加工方法
JP2007317935A (ja) 半導体基板、基板割断方法、および素子チップ製造方法
KR20150099428A (ko) 웨이퍼의 가공 방법
JP2005109432A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2006173520A (ja) レーザ割断方法および該方法により割断可能な被割断部材
JP6820682B2 (ja) 基板の分離方法及び半導体素子
JP2016111119A (ja) 光デバイスの加工方法
JP5598801B2 (ja) レーザーダイシング方法、チップの製造方法およびレーザー加工装置
JP2019126838A (ja) 切断方法、及び、チップ
JP2020142964A (ja) ガラス基板製造方法
JP2013118413A (ja) Ledチップ
JP2013118277A (ja) Ledパターン付き基板の加工方法
JP2018182135A (ja) 加工対象物切断方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200901

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210105

R150 Certificate of patent or registration of utility model

Ref document number: 6820682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250