JP6814292B2

JP6814292B2 - 撮像装置

Info

Publication number: JP6814292B2
Application number: JP2019527651A
Authority: JP
Inventors: 浩平景下; 榎本　一仁; 一仁榎本
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2017-07-06
Filing date: 2018-06-27
Publication date: 2021-01-13
Anticipated expiration: 2038-06-27
Also published as: JPWO2019009153A1; WO2019009153A1

Description

本開示は撮像装置に関し、特に、インターフェイス仕様を変更可能な撮像装置に関する。

カメラ等の撮像装置は、放送用カメラ、産業用カメラ、監視カメラなど、その用途により種々のものもが存在する。また、そのデジタルインターフェイス仕様も多様化しており、種々のインターフェイス仕様が存在する。カメラのデジタルインターフェイスとしては、例えば、広帯域のカメラリンク（ＣａｍｅｒａＬｉｎk）インターフェイス、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）３．０規格に従うインターフェイス、また、イーサネット技術を利用したＧｉｇＥＶｉｓｉｏｎ（登録商標）規格に従う、長距離伝送が可能なギガビットイーサネット（ＧｉｇＥ）インターフェイス等がある。

特開２０１２-８９９２０号公報（特許文献１）は、撮像素子を取り付けた基板を交換し、再接続するだけで、撮像素子に対応した機能が実現する撮像装置を、開示している。

特開２０１２-８９９２０号公報

インターフェイス仕様は、カメラの用途や設置場所、伝送帯域、伝送距離、コスト等の様々な要因により決定されるが、一端、カメラを購入すると、そのインターフェイス仕様の変更は、一般的には、ほぼ不可能であるという課題がある。

本開示の課題は、インターフェイス仕様を変更可能な撮像装置を提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、撮像装置は、インターフェイス部に結合されるカメラヘッド部を有する。前記カメラヘッド部は、ＦＰＧＡから構成されたイメージ信号処理回路を有し、前記ＦＰＧＡの構成データ及び制御プログラムは、前記インターフェイス部に設けられたリードオンリメモリに格納される。

上記撮像装置によれば、前記カメラヘッド部に結合される前記インターフェイス部は、インターフェイス仕様の異なる複数のインターフェイス部から選択された１つとすることにより、インターフェイス仕様を変更可能である。

実施例１に係る撮像装置を説明するための図である。実施例１に係る第１インターフェイス部を説明するための図である。実施例１に係る第２インターフェイス部を説明するための図である。実施例１に係る第３インターフェイス部を説明するための図である。実施例１に係る外部端子の電位とインターフェイスの種類との関係を説明する図である。図１のカメラヘッド部１０と図２のインタ―フェイス部２０とを結合させた構成を示す図である。変形例に係るカメラヘッド部を示す図である。実施例２に係る固体映像装置(カメラ)のブロック図である。

以下、実施例、変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

図１は、実施例１に係る撮像装置を説明するための図である。

撮像装置１は、カメラヘッド部１０と、インターフェイス部２０と、を含む。カメラヘッド部１０は、光学部１１と、信号処理部１２と、第１コネクタ部１３と、マウント部１４を含む。インターフェイス部２０は、撮像装置１の画像信号の出力部２１を構成し、第1コネクタと結合されるべき第２コネクタ２３を含む。

光学部１１は、入射光を受けるレンズ１１ａと、レンズ１１ａを通して受けた入射光を映像に係る電気信号へ変換する固体撮像素子１１ｂと、を含む。固体撮像素子１１ｂから出力された電気信号は、信号処理部１２へ供給される。固体撮像素子１１ｂは、例えば、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）イメージセンサやＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサなどを採用することが可能である。この例では、固体撮像素子１１ｂから、赤色Ｒ、緑色Ｇ、青色Ｂの３原色に変換された電気信号がフレーム毎に、信号処理部１２に供給される。

信号処理部１２は、固体撮像素子１１ｂから出力された電気信号を種々の映像処理を施すイメージ信号処理回路１２ａを含む。イメージ信号処理回路１２ａは、例えば、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）からなるプログラム可能な半導体集積回路装置を用いることが可能である。ＦＰＧＡは、外部から供給される構成データ及び制御プログラムにより、その回路構成、回路動作、及び動作手順などを、所望に変更することが可能な半導体集積回路装置である。イメージ信号処理回路１２ａは、固体撮像素子１１ｂから出力された電気信号を受ける信号処理回路１２ｂと、インターフェイスモード信号ＭＤを信号処理回路１２ｂへ供給するインターフェイスモード判別回路１２ｃと、を有する。

第１コネクタ部１３は、インターフェイス部２０に設けられた第２コネクタ２３に結合されるものであり、信号処理回路１２ｂの第１バス１３ａと、インターフェイスモード判別回路１２ｃに結合された第１ないし第４外部端子（複数の外部端子）１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４と、を有する。インターフェイスモード判別回路１２ｃは、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４の電圧レベルを識別して、インターフェイスモード信号ＭＤを信号処理回路１２ｂへ供給する。第１バス１３ａは、例えば、データバス、アドレスバス、制御バスを含む。

インターフェイス部２０は、カメラヘッド１０に対して、取り換え可能に構成されており、カメラヘッド部１０とインターフェイス部２０とは、数カ所、例えば、２カ所ないし４カ所において、螺子等の固定部材により、固定することが可能な構成とされている。

マウント部１４は、インターフェイス部２０の取り換え後のカメラ位置調整を不要とするために、カメラヘッド部１０側に設けられている。

次に、インターフェイス部２０の構成について、図２―図４を用いて説明する。

図２は、実施例１に係る第１インターフェイス部を説明するための図である。図２のインターフェイス部２０の出力部２１ａは、広帯域のカメラリンク（ＣａｍｅｒａＬｉｎk）向けのインターフェイスを提供する。出力部２１ａは、第２コネクタ２３を含む。第２コネクタ２３は、信号処理回路１２ｂの第１バス１３ａに接続されるべき第２バス２３ａと、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４と接続されるべき第５ないし第８外部端子（複数の外部端子）２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４と、を含む。第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４は、電位設定回路２４に結合されており、第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４のおのおの電位は、電位設定回路２４の設定により制御される。第２バス２３ａは、第１バス１３ａと同様に、例えば、データバス、アドレスバス、制御バスを含む。

第２バス２３ａには、不揮発性記憶装置とされるリードオンリメモリＲＯＭ１と、出力回路２５ａとが結合され、出力回路２５ａには第１インターフェイスコネクタ２６ａが結合される。

出力回路２５ａ及び第１インターフェイスコネクタ２６ａは、カメラリンク向けのインターフェイス出力信号および接続を可能とする。

不揮発性記憶装置とされるリードオンリメモリＲＯＭ１は、イメージ信号処理回路１２ａを構成するＦＰＧＡの構成データ及び制御プログラムを格納しており、図２の場合には、カメラリンク向けのインターフェイス出力信号および接続を可能とする第１構成データ及び制御プログラムを格納する。

図２に示される第１インターフェイス部２０が図１に示されるカメラヘッド部１０に接続され、撮像装置１の電源が印加されると、インターフェイスモード判別回路１２ｃが電位設定回路２４により設定された第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４の電位を、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４を介して受信する。これにより、インターフェイスモード判別回路１２ｃが、カメラリンクに対応するインターフェイスモード信号ＭＤを信号処理回路１２ｂに出力し、信号処理回路１２ｂはＲＯＭ１からカメラリンクに対応する第１構成データ及び制御プログラムを、第２バス２３ａ及び第１バス１３ａを介して、ロードする。これにより、信号処理回路１２ｂは、カメラリンク向けの回路構成、回路動作、及び動作手順など実行することが可能になる。

図３は、実施例１に係る第２インターフェイス部を説明するための図である。図３のインターフェイス部２０の出力部２１ｂは、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）３．０規格向けのインターフェイスを提供する。出力部２１ｂは、第２コネクタ２３を含む。第２コネクタ２３は、信号処理回路１２ｂの第１バス１３ａに接続されるべき第２バス２３ａと、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４と接続されるべき第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４と、を含む。第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４は、電位設定回路２４に結合されており、第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４のおのおの電位は、電位設定回路２４の設定により制御される。第２バス２３ａは、第１バス１３ａと同様に、例えば、データバス、アドレスバス、制御バスを含む。

第２バス２３ａには、不揮発性記憶装置とされるリードオンリメモリＲＯＭ２と、出力回路２５ｂとが結合され、出力回路２５ｂには第２インターフェイスコネクタ２６ｂが結合される。

出力回路２５ｂ及び第２インターフェイスコネクタ２６ｂは、ＵＳＢ３．０向けのインターフェイス出力信号および接続を可能とする。

不揮発性記憶装置とされるリードオンリメモリＲＯＭ２は、イメージ信号処理回路１２ａを構成するＦＰＧＡの構成データ及び制御プログラムを格納しており、図３の場合には、ＵＳＢ３．０向けのインターフェイス出力信号および接続を可能とする第２構成データ及び制御プログラムを格納する。

図３に示される第１インターフェイス部２０が図１に示されるカメラヘッド部１０に接続され、撮像装置１の電源が印加されると、インターフェイスモード判別回路１２ｃが電位設定回路２４により設定された第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４の電位を、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４を介して受信する。これにより、インターフェイスモード判別回路１２ｃが、ＵＳＢ３．０に対応するインターフェイスモード信号ＭＤを信号処理回路１２ｂに出力し、信号処理回路１２ｂはＲＯＭ２からＵＳＢ３．０に対応する第２構成データ及び制御プログラムを、第２バス２３ａ及び第１バス１３ａを介して、ロードする。これにより、信号処理回路１２ｂは、ＵＳＢ３．０向けの回路構成、回路動作、及び動作手順など実行することが可能になる。

図４は、実施例１に係る第３インターフェイス部を説明するための図である。図４のインターフェイス部２０の出力部２１ｃは、ギガビットイーサネット（ＧｉｇＥ）向けのインターフェイスを提供する。出力部２１ｃは、第２コネクタ２３を含む。第２コネクタ２３は、信号処理回路１２ｂの第１バス１３ａに接続されるべき第２バス２３ａと、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４と接続されるべき第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４と、を含む。第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４は、電位設定回路２４に結合されており、第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４のおのおの電位は、電位設定回路２４の設定により制御される。第２バス２３ａは、第１バス１３ａと同様に、例えば、データバス、アドレスバス、制御バスを含む。

第２バス２３ａには、不揮発性記憶装置とされるリードオンリメモリＲＯＭ３と、出力回路２５ｃとが結合され、出力回路２５ｃには第２インターフェイスコネクタ２６ｃが結合される。

出力回路２５ｃ及び第２インターフェイスコネクタ２６ｃは、ＧｉｇＥ向けのインターフェイス出力信号および接続を可能とする。

不揮発性記憶装置とされるリードオンリメモリＲＯＭ３は、イメージ信号処理回路１２ａを構成するＦＰＧＡの構成データ及び制御プログラムを格納しており、図４の場合には、ＧｉｇＥ向けのインターフェイス出力信号および接続を可能とする第３構成データ及び制御プログラムを格納する。

図４に示される第３インターフェイス部２０が図１に示されるカメラヘッド部１０に接続され、撮像装置１の電源が印加されると、インターフェイスモード判別回路１２ｃが電位設定回路２４により設定された第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４の電位を、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４を介して受信する。これにより、インターフェイスモード判別回路１２ｃが、ＧｉｇＥに対応するインターフェイスモード信号ＭＤを信号処理回路１２ｂに出力し、信号処理回路１２ｂはＲＯＭ３からＧｉｇＥに対応する第３構成データ及び制御プログラムを、第２バス２３ａ及び第１バス１３ａを介して、ロードする。これにより、信号処理回路１２ｂは、ＧｉｇＥ向けの回路構成、回路動作、及び動作手順など実行することが可能になる。

図５は、実施例１に係る外部端子の電位とインターフェイスの種類との関係を説明する図である。図５は、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４に供給される電位と対応するインターフェイスの種類とを示している。なお、図１―図４で説明された様に、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４は、電位設定回路２４により電位が設定された第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４に結合されるので、図５は、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４の電位として説明する。ここで、ピン番号（Ｎｏ．）は、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４を、ピン番号１、ピン番号２、ピン番号３、ピン番号４として説明する。また、図５では、インターフェイスの多様化や将来的に考案される新インターフェイスを考慮し、予約された外部端子として、ピン番号５、ピン番号６も記載しているが、その電位については、不定「・・・」として記載している。

図５に示されるように、インターフェイスをカメラリンクとする場合、例えば、ピン番号１、ピン番号２、ピン番号３、ピン番号４は、すべて、接地電位（ＧＮＤ）の様なロー（ＬＯＷ）レベルとされる。インターフェイスをＵＳＢ３．０とする場合、例えば、ピン番号１、ピン番号２、ピン番号３、ピン番号４は、電源電位（ＶＣＣ）の様なハイ（ＨＩＧＨ）レベル、ロー（ＬＯＷ）レベル、ロー（ＬＯＷ）レベル、ロー（ＬＯＷ）レベル、とされる。インターフェイスをＧｉｇＥとする場合、例えば、ピン番号１、ピン番号２、ピン番号３、ピン番号４は、ロー（ＬＯＷ）レベル、ハイ（ＨＩＧＨ）レベル、ロー（ＬＯＷ）レベル、ロー（ＬＯＷ）レベルとされる。また、カメラリンク、ＵＳＢ３．０、及びＧｉｇＥ以外の他の好ましいインターフェイスＸＸＸが将来的に考案され、それを採用する場合、例えば、ピン番号１、ピン番号２、ピン番号３、ピン番号４は、ロー（ＬＯＷ）レベル、ロー（ＬＯＷ）レベル、ハイ（ＨＩＧＨ）レベル、ロー（ＬＯＷ）レベル、とされる。

以上の様に、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４の電位とインターフェイスとの関係を定義することにより、インターフェイスモード判別回路１２ｃは、所望のインターフェイスに従うインターフェイスモード信号ＭＤを、信号処理回路１２ｂへ供給することが出来る。

図６は、図１のカメラヘッド１０と図２のインタ―フェイス部２０とを結合させた構成を示す図である。なお、図６では、第１ないし第４外部端子１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４のそれぞれが、第５ないし第８外部端子２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４に接続されているが、その記号は、図面の簡素可能ため、省略されている。

図６に示されるように、図１のカメラヘッド１０に図２のインタ―フェイス部２０を結合させることで、カメラリンクインターフェイスに従う撮像装置１が提供可能である。図示されないが、図１のカメラヘッド部１０に図３のインタ―フェイス部２０を結合させることで、ＵＳＢ３．０インターフェイスに従う撮像装置１が提供可能である。また、同様に、図１のカメラヘッド部１０に図４のインタ―フェイス部２０を結合させることで、ＧｉｇＥインターフェイスに従う撮像装置１が提供可能である。

この様に、図１のカメラヘッド１０に、図２―図４に示されるインタ―フェイス部２０のいずれか１つを選択して接続することにより、所望のインターフェイス仕様を有する撮像装置１を提供可能である。

なお、カメラヘッド部１０とインターフェイス部２０とは、数カ所、例えば、２カ所ないし４カ所において、螺子等の固定部材により、固定することが可能である。

実施例１によれば、以下の効果を得ることが可能である。

１）撮像装置１は、撮像素子および信号処理部を有するカメラヘッド部１０と、画像出力部であるインターフェイス部２０とで構成し、インターフェイス部２０は容易に取替出来る構造とする。インターフェイス部２０は、インターフェイス仕様の異なる複数のインターフェイス部（図２-図４参照）から選択された所望の１つである。これにより、顧客が撮像装置１の様なカメラシステムにおいて、部分的に異なるインターフェイス部２０を必要とする場合や、将来的なカメラシステムのアップグレードにおけるインターフェイス部２０の変更を容易に行うことが可能である。

２）カメラヘッド部１０とインターフェイス部２０を別々に生産することで、撮像装置１の生産性の向上、および、在庫管理において効率を向上することが出来る。

３）カメラヘッド部１０内で、信号処理等に使用されるイメージ信号処理回路１２ａはＦＰＧＡで構成する。この場合、ＦＰＧＡの構成データ及び制御プログラムは、インターフェイス部２０内に設けられた不揮発性記憶装置（ＲＯＭ、ＲＯＭ２、ＲＯＭ３）に記憶させる。そして、ＦＰＧＡの構成データ及び制御プログラムを、インターフェイス部２０内に設けられた不揮発性記憶装置（ＲＯＭ、ＲＯＭ２、ＲＯＭ３）からカメラヘッド部１０内のイメージ信号処理回路１２ａ（ＦＰＧＡ）にロードする。これにより、カメラヘッド部１０側の処理負荷を低減することが可能である。この構成により、カメラヘッド部１０は、インターフェイス部２０のインターフェイスの種類・仕様に関わらず、共通設計が可能である。

４）インターフェイス部２０のみ購入し、顧客自身でインターフェイス部２０を取替出来るため、顧客にとって、コストの低減が出来る。

５）カメラヘッド部１０が有するカメラ基本性能は変わりないため、インターフェイス部２０を変更した場合において、撮像装置１の評価時間の短縮が出来る。

(カメラヘッド部１０の変形例)
図７は、変形例に係るカメラヘッド部を示す図である。図１のカメラヘッド部１０は、１つの固体撮像素子１１ｂを採用したものであるが、図７のカメラヘッド１０ａは、３つの固体撮像素子１１ｂ１、１１ｂ２、１１ｂ３を有する。固体撮像素子１１ｂ１は、例えば、赤色Ｒ用のＣＣＤイメージセンサであり、固体撮像素子１１ｂ２は、例えば、緑色Ｇ用のＣＣＤイメージセンサであり、固体撮像素子１１ｂ３は、例えば、青色Ｂ用のＣＣＤイメージセンサである。

レンズ１１ａからの入射光は、例えば、ダイクロイックプリズムで赤色Ｒ、緑色Ｇ、青色Ｂに分光して、各色用のＣＣＤイメージセンサ１１ｂ１、１１ｂ２、１１ｂ３へ入力される。ＣＣＤイメージセンサ１１ｂ１、１１ｂ２、１１ｂ３から出力された電気信号は、信号処理回路１２ｂへ供給される。他の構成は、図１と同様であり、説明を省略する。

このように、３つの固体撮像素子１１ｂ１、１１ｂ２、１１ｂ３を有するカメラヘッド部１０ａにおいても、図２―図４に示されるインタ―フェイス部２０のいずれか１つを選択して接続することにより、実施例１と同様な効果を得ることが可能である。

なお、上述したインターフェイス判別は、コネクタのピンのＨＩＧＨ／ＬＯＷで判別しているが、次の実施例２ではコンフィグＲＯＭデータそのもので判別することができ、何れの判別方法を用いてもよい。

図７は、実施例２に係る固体映像装置(カメラ)のブロック図である。固体映像装置(カメラ)の基板構成は、図７のブロック図以外の場合もあるが、一例として示す。

固体撮像装置(カメラ)７１の基板構成は、撮像素子基板７２と、撮像素子基板７２に接続された撮像素子駆動基板７３と、撮像素子駆動基板７３に接続されたインターフェイス基板７５と、を含む。撮像素子基板７２には、ＣＣＤやＣＭＯＳなどの光電変換素子（撮像素子）が搭載される。撮像素子駆動基板７３には、光電変換素子を駆動や制御を行うための、ＦＰＧＡ（Ｆｉｅｌｄ-Ｐｒｏｇｒａｍｍａｂｌｅ-Ｇａｔｅ-Ａｒｒａｙ）７４が搭載される。ＦＰＧＡ７４は、光電変換素子からの映像信号を処理する信号処理回路の機能も有する。インターフェイス基板７５は、固体撮像装置７１から出力する映像データをインターフェイス仕様に合わせたデータへ変換する。インターフェイス仕様は、例えば、カメラリンク、ＵＳＢ３．０、または、ギガビットイーサネット（ＧｉｇＥ）などである。インターフェイス基板７５は、また、ＦＰＧＡ７４のコンフィグＲＯＭ７６を有する。なお、撮像素子基板７２と撮像素子駆動基板７３とは、実施例１のカメラヘッド部１０と見做すことが出来る。また、インターフェイス基板７５は、実施例１のインターフェイス部２０と見做すことが出来る。コンフィギュＲＯＭ７６は、実施例１のリードオンメモリ（ＲＯＭ１、ＲＯＭ２、ＲＯＭ３）と見做すことが出来る。

固体撮像装置７１からのデータは、各インターフェイスに合わせたインタフェースケーブル７７を介して、装置７８に伝送され、装置７８で種々の処理を行う。装置２７は、例えば、パーソナルコンピュータなどの映像処理装置である。

実施例２において、図８に示されるように、ＦＰＧＡ７４のコンフィグＲＯＭ７６は、ＦＰＧＡ７４が搭載されている撮像素子駆動基板７３には搭載せずに、インターフェイス基板７５に搭載される。

固体撮像装置７１に電源が投入された後、インターフェイス基板７５に搭載されたコンフィグＲＯＭ７６より、ＦＰＧＡ７４へプログラムを送り、ＦＰＧＡ７４のコンフィギュレーションを行う。

ＦＰＧＡ７４のコンフィギュレーションが終わると、ＣＣＤやＣＭＯＳなどの光電変換素子（撮像素子）などの設定を行い、ＣＣＤやＣＭＯＳなどの光電変換素子（撮像素子）から画像データを取得し、ＦＰＧＡ７４で画像処理などを行う。

画像処理されたデータは、固体撮像装置７１からの出力インターフェイスに合わせた処理を行い、インターフェイス基板７５に転送され、固体撮像装置７１からデータとして出力される。

インターフェイス基板７５に搭載しているコンフィグＲＯＭ７６に、インターフェイスに合わせたプログラムを書き込んでおけば、インターフェイス基板７５を交換するだけで、所望のインターフェイスのプログラムでＦＰＧＡ７４がコンフィギュレーションして動作を開始する。インターフェイス基板７５は、例えば、カメラリンク用のインターフェイス基板、ＵＳＢ３．０用のインターフェイス基板、または、ギガビットイーサネット（ＧｉｇＥ）用のインターフェイス基板等の複数のインターフェイス基板から選択した１つを利用すればよい。

同じＣＣＤやＣＭＯＳなどの光電変換素子（撮像素子）を使い、違うインターフェイスで出力したい場合、そのインターフェイスに合わせたインターフェイス基板７５と、そのインターフェイス基板７５に搭載されているコンフィグＲＯＭ７６に、ＦＰＧＡ７４のプログラムを書き込んでおけばよい。そして、インターフェイス基板７５を入れ替えれば、インターフェイスを変えた固体撮像装置７１となる。

また、実施例２では、インターフェイスを変えるだけでなく、同じインターフェイスを使用する時でも、プログラムのバージョンを変える場合にも使用する事が出来る。同じインターフェイス基板７５に搭載されているＦＰＧＡ７４のコンフィグＲＯＭ７６に違うバージョンのプログラムを書き込んでおき、インターフェイス基板７５を交換すれば、プログラムのバージョンを変えて使用する事が出来る。

実施例２によれば、固体撮像装置と外部装置のインターフェイスを変える時に、固体撮像装置のインターフェイス基板のみを交換するだけで、各種のインターフェイスに対応した固体撮像装置の出力が出来るようになる。

また、同じインターフェイスでも、ＦＰＧＡ７４内の処理が変わった時や、ＣＣＤやＣＭＯＳなどの光電変換素子（撮像素子）の駆動方法が変わった時など、ＦＰＧＡプログラムのバージョンアップを変えるときにも、プログラムの書き換えを行わなくとも、インターフェイス基板の入れ替えで対応する事が出来る。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。

リードオンリメモリＲＯＭ１、ＲＯＭ２及びＲＯＭ３やコンフィグＲＯＭ７６は、電気的に書込みおよび消去が可能な不揮発性記憶装置であるフラッシュメモリにより構成することが可能である。

１：撮像装置１０：カメラヘッド部２０：インターフェイス部１１：光学部１２：信号処理部１２ａ：イメージ信号処理回路（ＦＰＧＡ）１２ｂ：信号処理回路１２ｃ：インターフェイスモード判別回路１３：第１コネクタ部１３ｂ１、１３ｂ２、１３ｂ３、１３ｂ４：第１ないし第４外部端子１４：マウント部２１：出力部２３：第２コネクタ２３ｂ１、２３ｂ２、２３ｂ３、２３ｂ４：第５ないし第８外部端子２４：電位設定回路ＲＯＭ１、ＲＯＭ２、ＲＯＭ３：リードオンリメモリ７１：固体撮像装置(カメラ)７２：撮像素子基板７３：撮像素子駆動基板７４：ＦＰＧＡ７５：インターフェイス基板７６：ＦＰＧＡ７４のコンフィグＲＯＭ

Claims

ＦＰＧＡから構成されたイメージ信号処理回路を含むカメラヘッド部と、
前記カメラヘッド部に結合され、前記カメラヘッド部から送信された信号を出力するインターフェイスを有するインターフェイス部と、を有し、
前記インターフェイス部は、当該インターフェイスの信号出力および接続を可能とする、前記ＦＰＧＡの構成データ及び制御プログラムを格納するメモリと、当該インターフェイス部のインターフェイスの種類に対応した電位を前記カメラヘッド部へ出力する電位設定回路を含み、
前記カメラヘッド部のイメージ信号処理回路は、前記電位設定回路から受信した電位に基づいて、インターフェイスの種類を判定するインターフェイスモード判別回路を有し、
前記カメラヘッド部は、前記インターフェイスモード判別回路が判別したインターフェイスの信号出力および接続を可能とする、ＦＰＧＡの構成データ及び制御プログラムを、前記インターフェイス部のメモリからロードする
ことを特徴とする撮像装置。
前記インターフェイス部のメモリは、前記ＦＰＧＡの制御プログラムと異なるバージョンの制御プログラムを格納し、
前記カメラヘッド部は、前記異なるバージョンの制御プログラムを、前記インターフェイス部のメモリからロードする
ことを特徴とする請求項１の撮像装置。