JP2012089920A

JP2012089920A - 撮像装置

Info

Publication number: JP2012089920A
Application number: JP2010232598A
Authority: JP
Inventors: Hironori Takano; 博典高埜; Atsushi Sasa; 敦佐々; Kazuhiro Tanabe; 一宏田辺
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2010-10-15
Filing date: 2010-10-15
Publication date: 2012-05-10

Abstract

【課題】ＦＰＧＡ回路等のハードウェアや、ソフトウェアを交換することなく、撮像素子を取り付けた基板を交換し、再接続するだけで、撮像素子に対応した機能が実現する撮像装置を提供する。
【解決手段】センサー基板とメイン基板とを接続する共通のインターフェースを設け、センサー基板は、撮像素子の種類を特定するための識別信号を出力し、メイン基板には識別信号に応じて映像処理を切り替えるＦＰＧＡが取り付けられ、前記メイン基板のＦＰＧＡは、異なる撮像素子若しくは異なる撮像素子を取り付けたセンサー基板毎に、それぞれ異なる処理モジュールを搭載し、前記識別信号に応じて前記処理モジュールを切り替えて前記出力信号データを映像処理する撮像装置である。
【選択図】図４

Description

本発明は撮像装置に関わり、特に、撮像素子を実装するセンサー基板のインターフェース共通化に関するものである。

カメラ等の撮像装置を構成する重要な部品として、入射光を映像信号に変換する撮像素子がある。一般に、撮像素子は、プリント回路基板（以下、基板と称する）に取り付けるようにして構成される（例えば、特許文献１参照。）。撮像素子から出力される映像信号等のデータの形式は、撮像素子の種類によって異なる。例えば、撮像素子の出力映像信号データの形式は、パラレル１２［bit］出力である場合もあり、シリアル出力である場合もある。
従って、例えば、監視カメラ等の撮像装置を設計するにあたっては、まず使用する撮像素子を決定する。そして、決定した撮像素子用のインターフェースを設計し、基板製作をする必要があった。異なる撮像素子を使用する場合には、その都度、新たに設計を行う必要があった。

図５は、従来の撮像装置の構成の一部を示すブロック図である。５０１は撮像素子、５０２は撮像素子５０１を取り付けたセンサー基板、５０３は撮像素子５０１専用のＩＳＰ（Image Signal Processor）、５０４はＩＳＰ５０３を取り付けたメイン基板、５０５は撮像素子５０１とは異なる機能を有する撮像素子、５０６は撮像素子５０５を取り付けたセンサー基板である。ＩＳＰ５０３は、例えば、ＦＰＧＡで構成される。
図５におけるように、センサー基板５０２を介して、撮像素子５０１から出力された映像信号を処理する場合には、ＦＰＧＡ（Field Programmable Gate Array）からなるＬＳＩ（Large Scale Integration）５０３を用いる必要がある。ＩＳＰ５０３の場合には、その撮像素子５０１に対して専用でなければならない。また、ＦＰＧＡを用いる場合には、各撮像素子に対応したＦＰＧＡ回路を設計する必要がある。従って、撮像素子５０１とは機能の異なる撮像素子５０５が、センサー基板５０６を介して、ＩＳＰ５０３を取り付けたメイン基板５０４に映像信号を出力しても、メイン基板５０４およびＩＳＰ５０３は、入力された映像信号を処理できない。

さらに、近年、監視カメラにおいても、画質の高精細（High-Definition：ＨＤ）化（本明細書では、以降、ＨＤ化と称する）が進んでおり、撮像素子のも高精細なものになってきている。高精細画像となると、撮像素子から出力される映像信号は、ＬＶＤＳ（Low voltage differential signaling）のような差動信号が一般的となっている。
また、撮像素子は、各メーカが、それぞれ、特徴の異なるものを生産しているので、より多画素の撮像素子を選択したり、画素数よりも感度の良い撮像素子を選択したりするなど、求める仕様によって選択する撮像素子も異なる。

特開２００１−１５７０９４号公報

上述のように、撮像装置のＨＤ化が進むと、撮像素子の出力映像信号は差動信号が一般的となってくる。従って、差動信号の処理ができるならば、後は内部信号処理で済むため、インターフェースの共通化を行うことができる。
共通化を行うためには、撮像素子専用のＩＳＰを使用することはできないので、ＦＰＧＡを用いる。しかし、撮像素子が異なれば、基板の共通化できた場合でも、それの撮像素子専用にＦＰＧＡの回路を構成し、撮像素子を取り付けた基板を交換して接続するたびに、それぞれの撮像素子に対応したＦＰＧＡ回路を書き込む（コンフィグレーションする）必要がある。また、場合によっては制御するソフトウェアも交換する必要がある。
本発明の目的は、ＦＰＧＡ回路等のハードウェアや、ソフトウェアを交換することなく、撮像素子を取り付けた基板を交換し、再接続するだけで、撮像素子に対応した機能が実現する撮像装置を提供することにある。

上記の目的を達成するために、本発明の撮像装置は、撮像素子と、当該撮像素子を取り付けたセンサー基板と、前記撮像素子の出力信号データを処理するメイン基板を有する撮像装置において、前記センサー基板と前記メイン基板とを接続する共通のインターフェースを設け、前記センサー基板は、前記取り付けた撮像素子の種類を特定するための識別信号を出力し、前記メイン基板は、前記識別信号に応じて映像処理を切り替えるＦＰＧＡが取り付けられ、前記メイン基板のＦＰＧＡは、異なる撮像素子若しくは異なる撮像素子を取り付けたセンサー基板毎に、それぞれ異なる処理モジュールを搭載し、前記識別信号に応じて前記処理モジュールを切り替えて前記出力信号データを映像処理することを特徴とする。

本発明によれば、センサー基板毎に異なるインターフェースを設計や製作をしなければならないことや、異なるＦＰＧＡ回路を書き込まなければならない問題を解消できる。
また本発明によって、異なる撮像素子を用いても、センサー基板に識別信号を設けることにより、映像信号を処理するハードウェアやＦＰＧＡ基板を交換することなく、基板を変えるだけでそのまま使用することが可能である。これによって基板共通化ができ、コストメリットも出すことができる。また、ＦＰＧＡ回路のハードウェアやソフトウェアを交換することなく、撮像素子を取り付けた基板（センサー基板）を交換し、ＦＰＧＡを取り付けた基板（メイン基板）と再接続するだけで、撮像素子に対応した機能が実現する撮像装置を提供することにある。

本発明の撮像装置の一実施例の構成を示すブロック図である。本発明の撮像装置の一実施例の一部の構成を示すブロック図である。本発明の撮像装置の一実施例における、撮像素子およびＦＰＧＡの入出力信号について説明するための図である。本発明の撮像装置の一実施例におけるＦＰＧＡの内部構成を示すブロック図である。従来の撮像装置の構成の一部を示すブロック図である。

本発明の撮像装置は、撮像素子を取り付けるセンサー基板とＦＰＧＡを取り付けるメイン基板間のインターフェースを共通化し、かつＦＰＧＡには異なる撮像素子毎に映像処理する複数の処理モジュールを予め搭載し、共通のＦＰＧＡを製作する。そして、撮像素子を取り付けるセンサー基板とＦＰＧＡを取り付けるメイン基板間のインターフェースを共通化する。かつ、撮像素子を取り付けたセンサー基板から、基板識別用の信号を出力させ、その出力信号をＦＰＧＡが識別する。ＦＰＧＡ側では、識別信号に応じて、映像処理する処理モジュールを切り替える。この結果センサー基板のインターフェースが異なっても、識別された撮像素子に対応しているセンサー基板の映像信号データが処理できるようにする。即ち、撮像素子に対応して切り替え可能なように汎用的にＦＰＧＡを構成し、さらに識別信号を受信して識別可能にし、その識別信号に対応してＦＰＧＡの内部処理を切り替えるようにするものである。

以下に、本発明の一実施形態を図面等を用いて説明する。なお、以下の説明は、本発明の一実施形態を説明するためのものであり、本願発明の範囲を制限するものではない。従って、当業者であればこれらの各要素若しくは全要素をこれと均等なものに置換した実施形態を採用することが可能であり、これらの実施形態も本願発明の範囲に含まれる。
なお、各図の説明において、従来の技術を説明した図５を含め、同一の機能を有する構成要素には同一の参照番号を付し、重複を避けるため、できるだけ説明を省略する。

図１によって、本発明の撮像装置の一実施例を説明する。図１は、本発明の撮像装置の一実施例の構成を示すブロック図である。本発明の１００は撮像装置、１０１は被写体からの光を映像信号に変換して出力する撮像素子、１０２は撮像装置１０１が取り付けられ、撮像素子１０１から映像信号を出力するためのインターフェース機能を備えるセンサー基板、１０３はセンサー基板１０２から入力された映像信号に種々の映像処理を施すＩＳＰ機能を備えたＦＰＧＡ、１０４はＦＰＧＡ１０３を取り付けたメイン基板、１０５はＬＶＤＳ方式の他、ＴＭＤＳ（Transition Minimized Differential Signaling）方式等で外部に映像信号を出力するためのインターフェース機能を備える補助回路である。ＦＰＧＡ１０３は、撮像素子が撮像した映像に主々の映像処理を施す映像処理部である。なお、センサー基板１０２とメイン基板１０４、および、メイン基板１０４と補助回路１０５間は、例えば、フレキシブルケーブルで接続される。

図２によって、本発明の撮像装置の一実施例を説明する。図２は、本発明の撮像装置の一実施例の一部の構成を示すブロック図である。
センサー基板１０２を介して、撮像素子１０１から映像信号が出力される。メイン基板１０４に取り付けられたＩＳＰ機能を備えたＦＰＧＡ１０３には、メイン基板１０４を介して映像信号を入力される。ＦＰＧＡは、入力された映像信号を処理し、再びメイン基板１０４を介して、外部（例えば、補助回路）に出力する。
今、図２の撮像装置が、撮像素子１０１を取り付けたセンサー基板１０２から、撮像素子２０５を取り付けたセンサー基板２０６に入れ替えられた場合には、同様に、センサー基板２０６を介して、撮像素子２０５から映像信号が出力される。メイン基板１０４に取り付けられたＩＳＰ機能を備えたＦＰＧＡ１０３は、メイン基板１０４を介して映像信号を入力され、入力された映像信号を処理し、再びメイン基板１０４を介して、外部（例えば、補助回路）に出力する。

このように、本発明の撮像装置は、センサー基板を入れ替えた場合でも、入れ替えたセンサー基板に取り付けられた撮像素子の機能に対応する撮像装置として動作する。
即ち、本発明の撮像装置に使用するＩＳＰ機能を備えたＦＰＧＡ１０３は、異なる種類の撮像装置および異なる撮像装置を取り付けたセンサー基板を接続し、それぞれの映像信号を処理可能である。
このため、異なる種類のそれぞれのセンサー基板は、センサー基板および撮像素子の種類を特定可能な基板識別信号（識別信号および基板信号）を出力し、メイン基板１０４に取り付けられたＦＰＧＡ１０３に出力する。ＦＰＧＡ１０３は、入力された識別信号に基づいて、メイン基板１０４の入力を切り替え、必要な映像信号のデータを入力し、入力された識別信号に対応した映像処理を実行し、メイン基板１０４を介して、外部（例えば、補助回路）に出力する。

図３によって、本発明の撮像装置の一実施例についてさらに説明する。図３は、本発明の撮像装置の一実施例における、撮像素子およびＩＳＰの入出力信号について説明するための図である。３１１は撮像素子１０１に入力するクロック、３１２は撮像素子１０１に入力するＨ／Ｖ、３１３は撮像素子１０１から出力する映像信号、３１４は撮像素子１０１に入力するシリアル通信、３１５は撮像素子１０１に入力する電源、３１６はセンサー基板１０２から出力する識別信号、３５１は撮像素子２０５に入力するクロック、３５２は撮像素子２０５に入力するＨ／Ｖ、３５３は撮像素子２０５から出力する映像信号、３５４は撮像素子２０５に入力するシリアル通信、３５５は撮像素子２０５に入力する電源、３５６はセンサー基板２０６から出力する識別信号、３３１は撮像素子１０１または２０５に出力するクロック、３３２は撮像素子１０１または２０５に出力するＨ／Ｖ、３３３は撮像素子１０１または２０５から入力される映像信号、３３４はＦＰＧＡ１０３と撮像素子１０１間またはＦＰＧＡ１０３と２０５間で相互に入出力するシリアル通信、３３５は撮像素子１０１または２０５に出力する電源、３３６はセンサー基板１０２または２０６から入力される識別信号である。

図３において、撮像素子は、一般的に次（１）〜（５）のようなインターフェースを持っている。即ち、（１）映像信号出力、（２）クロック入力、（３）水平／垂直同期信号（Ｈ／Ｖ）入力、（４）シリアル通信、（５）電源（ＧＮＤを含む）である。
ここで、インターフェース（１）に係る映像信号は、撮像素子で受けた光をデジタルデータに変換したものである。またインターフェース（２）に係るクロックは、撮像素子を駆動させるための信号である。またインターフェース（３）に係るＨ／Ｖ信号は、映像の同期をとるための信号である。またインターフェース（４）に係るシリアル通信信号は、撮像素子の制御をするために用いる信号である。またインターフェース（５）に係る電源は、撮像素子に電力を供給する。

図３において、撮像装素子１０１を取り付けたセンサー基板１０２がＦＰＧＡ１０３に接続される構成の撮像装置では、撮像素子１０１は、ＦＰＧＡ１０３から、３７．１２５［MHz］のクロック３１１、Ｈ／Ｖ３１２、およびシリアル通信３１４を入力され、かつ電源３１５の供給を受ける。また、撮像素子１０１は、ＦＰＧＡ１０３に、映像信号３１３をＬＶＤＳパラレル１２［bit］の形式で出力する。また、撮像素子１０１は、入力された制御信号（シリアル通信）に対応する応答信号（シリアル通信）３１４を出力する。さらに、センサー基板１０２は、自身のセンサー基板を特定させるための識別信号３１６を出力する。

次に図３において、撮像装素子２０５を取り付けたセンサー基板２０６がＦＰＧＡ１０３に接続される構成の撮像装置では、撮像素子２０５は、ＦＰＧＡ１０３から、２７［MHz］のクロック３５１、Ｈ／Ｖ３５２、およびシリアル通信３５４を入力され、かつ電源３５５の供給を受ける。また、撮像素子２０５は、ＦＰＧＡ１０３に、映像信号３５３をＬＶＤＳシリアル２［bit］の形式で出力する。また、撮像素子２０５は、入力された制御信号（シリアル通信）に対応する応答信号（シリアル通信）３３４を出力する。さらに、センサー基板２０６は、自身のセンサー基板を特定させるための識別信号３５６を出力する。

図３の実施例のように、撮像素子によって映像信号は、１０［bit］パラレルや出力、１２［bit］パラレル出力（撮像素子１０１）であったり、シリアル出力（撮像素子１０５）であったりする。また、クロックも周波数が２７［MHz］であったり（撮像素子１０５）、３７．１２５［MHz］であったり（撮像素子１０１）と、異なる周波数になる。

なお、本発明では、ＦＰＧＡ１０３の物理的なインターフェースは、対応させたい撮像素子の信号を確実に接続できる汎用的なＩＳＰ機能を備えるＦＰＧＡである。例えば、撮像素子１０１の映像出力が、ＬＶＤＳの１２［bit］パラレル出力であり、撮像素子１０５の映像出力が、ＬＶＤＳのシリアル２［bit］であった場合には、ＦＰＧＡの映像信号入力３３３は、ＬＶＤＳの１２［bit］パラレルが入力できるようにする。このとき、パラレルとシリアルの違いがあったとしても、同じＬＶＤＳならば、ＦＰＧＡ１０３の映像信号３３３の入力ピンを共通化しても良い。
撮像素子１０１を接続するときは、１２［bit］パラレルの全て使用し、撮像素子１０５を接続するときは１２［bit］パラレルのうちの２［bit］を使用すれば良い。
他の信号線も同様で、例えばクロックならば周波数ごとに接続させることはなく、クロックとして１本のみ接続すれば良い。

なお、図３の実施例では、識別するセンサー基板が２種類であるため、識別信号はＨＩ、ＬＯのいずれかで良く、センサー基板１０２は、識別信号としてＬＯを出力し、センサー基板２０６は、識別信号としてＨＩを出力する。
センサー基板１０２（若しくはセンサー基板２０６）は、これら撮像素子１０１（若しくは撮像素子２０５）とＦＰＧＡ１０３間の入出力とは別に、基板識別用の信号（基板信号および識別信号）をＦＰＧＡ１０３に出力する。基板信号は、単純に、ＨＩ（High）かＬＯ（Low）かの信号である。また識別信号は、センサー基板を識別できる情報分の信号線を出す。例えば共通化させたい基板が２種類ならば、１［bit］の識別信号とする。共通化させたい基板が４種類までならば２［bit］の識別信号とする。

ＦＰＧＡ１０３は、センサー基板１０２若しくはセンサー基板２０６から入力される識別信号３３６に応じて、インターフェースから出力するクロック３３１の周波数を２７［MHz］（撮像素子２０５）か、３７．１２５［MHz］（撮像素子１０１）に切り替える。また、Ｈ／Ｖ３３２およびシリアル通信３３４を切り替える（本実施例では同一として切り替えない）。さらに、出力電源を切換える。
撮像素子によっては、供給する電源の電圧も異なる。例えば、撮像素子１０１では、必要な電圧が、３．３［Ｖ］、１．８［Ｖ］、１．２［Ｖ］である。一方、撮像素子２０５では、必要な電圧が、２．７［Ｖ］と１．８［Ｖ］である。このような場合には、電源回路（図示せず）は、３．３［Ｖ］をセンサー基板１０２若しくは２０６に供給し、センサー基板１０２、２０６は、供給された３．３［Ｖ］から必要な電圧に変換して撮像素子１０１若しくは撮像素子２０５に供給する。

ＦＰＧＡ１０３の内部の回路構成の一実施例を図４に示す。図４は、本発明の撮像装置の一実施例におけるＦＰＧＡの内部構成を示すブロック図である。４０１は撮像素子１０１に対応するモジュール、４０２は撮像素子２０５に対応するモジュール、４０３はセレクタ、４０４は共通モジュールである。なお、撮像素子に供給する電源電力については省略している。
ＦＰＧＡ１０３には、まず、撮像素子の種類に応じた処理モジュール４０１若しくは４０２を前段に入れる。その前段部分で、撮像素子から受けたデータを共通フォーマットのＲＡＷデータに変換する。ＲＡＷデータになった後は、共通モジュール４０４で処理をする。

撮像素子に応じた処理のために、モジュール４０１かモジュール４０２のどちらを使用するかは、センサー基板から出力されている識別信号を用いることにより、選択する。即ち、ＬＯの識別信号がセレクタ４０３入力された場合には、撮像素子１０１であると認識し、セレクタ４０３は、撮像素子１０１用のモジュール４０１からの出力ＲＡＷ信号を共通モジュール４０４に出力する。逆に、ＨＩの識別信号がセレクタ４０３入力された場合には、出力されていれば、撮像素子２０５であると認識し、セレクタ４０３は、撮像素子２０５用のモジュール４０２からの出力ＲＡＷ信号を共通モジュール４０４に出力する。

同様にクロックに関しても、識別信号を用いることにより出力する周波数を切り替えることが可能である。それ以外に、水平同期信号や垂直同期信号（Ｈ／Ｖ信号）、シリアル通信も、識別信号で判断し、撮像素子に応じた信号を出力させることが可能である。

また、ＦＰＧＡ１０３は、起動時にコンフィグレーション（書き込み）を行う必要がある。従って、コンフィグレーション用のＦＰＧＡデータ（ソフトウェア）を別途メモリへ保存しておく必要がある。従来は、センサー基板と１対１でＦＰＧＡが構成されていた。即ち、異なるセンサー基板（撮像素子）ごとに別のＦＰＧＡが構成されていた。しかし、本発明では、あらかじめ共通のＦＰＧＡ１０３に、識別信号を用いて処理を切り替える方式を行う。この結果、ＦＰＧＡをコンフィグレーションするデータを複数持つ必要はなく、１つのＦＰＧＡデータを保存するだけで済む。
また、ＦＰＧＡでデータの処理をした後は、必要ならばＤＳＰ（Digital Signal Processor）等の別のプロセッサを用いて、さらに別の処理を行っても良い。最終的に映像はＮＴＳＣ（National Television System Committee）方式等のアナログ信号として出力したり、Ｈ．２６４形式やＭＰＥＧ（Moving Picture Experts Group）４に圧縮してネットワーク上へ出力する場合もある。

上記実施例によれば、異なる撮像素子を用いても、基板に識別信号を設けることにより、映像信号を処理するＦＰＧＡ等のハードウェアやソフトウェアを入れ替えることなく、基板を変えるだけでそのまま使用することが可能である。これによって基板共通化ができ、コストメリットも出すことができる。また、ＦＰＧＡ回路のハードウェアやソフトウェアを交換することなく、再書き込みを行うことなく、撮像素子を取り付けた基板（センサー基板）を交換し、ＦＰＧＡを取り付けた基板（メイン基板）と再接続するだけで、撮像素子に対応した機能が実現する撮像装置を提供することにある。

１０１：撮像素子、１０２：センサー基板、１０３：ＦＰＧＡ、１０４：メイン基板、１０５：補助回路、２０５：撮像素子、２０６：センサー基板、３１１：クロック、３１２：Ｈ／Ｖ、３１３：映像信号、３１４：シリアル通信、３１５：電源、３１６：識別信号、３３１：クロック、３３２：Ｈ／Ｖ、３３３：映像信号、３３４：シリアル通信、３３５：電源、３３６：識別信号、３５１：クロック、３５２：Ｈ／Ｖ、３５３：映像信号、３５４：シリアル通信、３５５：電源、３５６：識別信号、４０１：撮像素子１０１に対応するモジュール、４０２：撮像素子２０５に対応するモジュール、４０３：セレクタ、４０４：共通モジュール、５０１：撮像素子、５０２：センサー基板、５０３：ＩＳＰ、５０４：メイン基板、５０５：撮像素子、５０６：センサー基板。

Claims

撮像素子と、当該撮像素子を取り付けたセンサー基板と、前記撮像素子の出力信号データを処理するメイン基板を有する撮像装置において、前記センサー基板と前記メイン基板とを接続する共通のインターフェースを設け、前記センサー基板は、前記取り付けた撮像素子の種類を特定するための識別信号を出力し、前記メイン基板は、前記識別信号に応じて映像処理を切り替えるＦＰＧＡが取り付けられ、前記メイン基板のＦＰＧＡは、異なる撮像素子若しくは異なる撮像素子を取り付けたセンサー基板毎に、それぞれ異なる処理モジュールを搭載し、前記識別信号に応じて前記処理モジュールを切り替えて前記出力信号データを映像処理することを特徴とする撮像装置。