JP2013187705A5 - - Google Patents

Claims (11)

1. デジタル信号を出力する複数のデジタル信号出力部と、
   前記複数のデジタル信号出力部の出力端子が接続されたブロック配線と、
   入力端子が前記ブロック配線と接続されたバッファ回路と、
   を含む組を複数有し、
   一の前記組に含まれる前記バッファ回路の出力端子は、
   別の一の前記組に含まれる前記ブロック配線と接続されること、を特徴とする信号伝送装置。
2. 前記デジタル信号出力部は、Ａ／Ｄ変換部を含むことを特徴とする請求項１に記載の信号伝送装置。
3. 前記デジタル信号出力部は、前記Ａ／Ｄ変換部から出力されたデジタル信号を保持するメモリ部を有することを特徴とする請求項２に記載の信号伝送装置。
4. 前記メモリ部は、出力インピーダンスを調整する出力インピーダンス調整部を含むことを特徴とする請求項３に記載の信号伝送装置。
5. 前記バッファ回路は、出力インピーダンスを調整する出力インピーダンス調整部を含むことを特徴とする請求項１〜４のいずれかに記載の信号伝送装置。
6. 前記バッファ回路は、クロック信号と同期して、前記デジタル信号を出力することを特徴とする請求項１〜５のいずれかに記載の信号伝送装置。
7. 前記一の組に含まれる前記バッファ回路の前記出力端子は、前記別の一の組に含まれる前記ブロック配線および前記別の一の組に含まれる前記複数のデジタル信号出力部に接続されることを特徴とする請求項１〜６のいずれかに記載の信号伝送装置。
8. 前記デジタル信号出力部は、前記デジタル信号を保持するメモリ部と、前記メモリ部と前記ブロック配線との接続と非接続とを切り替えるスイッチとを有し、
   前記一の組の前記バッファ回路の前記出力端子が、前記別の一の組の前記スイッチと接続されることを特徴とする請求項１〜７のいずれかに記載の信号伝送装置。
9. 請求項１〜８のいずれかに記載の信号伝送装置と、
   行列状に設けられた複数の画素と、を有し、
   前記複数のデジタル信号出力部の各々は、前記画素の列に対応して設けられたことを特徴とする光電変換装置。
10. 請求項１〜８のいずれかに記載の信号伝送装置と、
    行列状に設けられた複数の画素と、を有し、
    前記画素の各々が、前記デジタル信号出力部を含むことを特徴とする光電変換装置。
11. 請求項９または１０に記載の撮像装置と、
    前記撮像装置から出力された信号を処理して画像データを生成する映像信号処理部と、をさらに備えたことを特徴とする撮像システム。