JP6810651B2 - 電子制御装置、論理回路の制御方法 - Google Patents
電子制御装置、論理回路の制御方法 Download PDFInfo
- Publication number
- JP6810651B2 JP6810651B2 JP2017085365A JP2017085365A JP6810651B2 JP 6810651 B2 JP6810651 B2 JP 6810651B2 JP 2017085365 A JP2017085365 A JP 2017085365A JP 2017085365 A JP2017085365 A JP 2017085365A JP 6810651 B2 JP6810651 B2 JP 6810651B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- calculation
- unit
- circuit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 99
- 238000012545 processing Methods 0.000 claims description 415
- 230000008569 process Effects 0.000 claims description 81
- 238000012546 transfer Methods 0.000 claims description 45
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000004891 communication Methods 0.000 description 25
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
- G06F15/7882—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for self reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
- G05D1/00—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot
- G05D1/0088—Control of position, course or altitude of land, water, air, or space vehicles, e.g. automatic pilot characterized by the autonomous decision making process, e.g. artificial intelligence, predefined behaviours
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
Description
本発明の第2の態様による論理回路の制御方法は、送信される回路データを用いて再構成されて演算を実行する演算部、および前記演算部が演算対象とする演算対象データを格納する格納部が構成される部分再構成可能な論理回路の制御方法であって、再構成の完了後の前記演算部である次回演算部にかかる前記演算対象データである次回演算対象データが得られると、前記次回演算部の再構成が完了しているか否かにかかわらず、前記格納部への前記次回演算対象データの送信を開始することと、前記次回演算部は再構成が完了すると前記次回演算対象データを用いて演算を行うこととを含む。
以下、図1〜図11を参照して、本発明にかかる電子制御装置である自律走行制御装置の第1の実施の形態を説明する。
図1は、自律走行制御装置2を含む車載システム1のシステム構成図である。車載システム1は、車両100に搭載され、車両100の外界状況をカメラにより認識するカメラ情報取得部101と、車両100の外界状況をレーダにより認識するレーダ情報取得部102と、衛星航法システム、たとえばGPSの受信機を用いて車両100の位置を検出する自車位置情報取得部103とを備える。車載システム1はさらに、車両100の自動運転を設定するための自動運転設定部104と、OTA(Over−The−Air)により車載システム1の情報を更新するための無線通信部105を備える。
図3は、自律走行制御装置2の機能構成図である。自律走行制御装置2は、第1通信インタフェース201A、第2通信インタフェース201B、処理制御部202、再構成回路203、再構成管理部204、データベース管理部(以下、DB管理部)205、演算部206、処理情報データベース(以下、処理情報DB)3、演算データベース(以下、演算DB)4、結果データベース(以下、試験DB)5、および回路データベース(以下、回路DB)6を有する。以下では、第1通信インタフェース201A、第2通信インタフェース201Bをまとめて、「通信インタフェース201」と呼ぶ。通信インタフェース201は、図2の通信インタフェース256により実現される。処理情報DB3および回路DB6は、フラッシュメモリ254により実現される。
図4は、処理情報DB3の一例を示す図である。処理情報DB3は、処理制御部202によって参照され、収集したセンサ情報や、自動運転設定情報に対して実施する処理内容が格納されるデータベースである。処理情報DB3は、処理回数301、および処理情報302のフィールドを有する。処理回数301には、演算部206が演算を行う回数および処理制御部202が処理を行う回数の和が格納される。処理情報302には、複数の処理情報、たとえば処理情報1〜処理情報5から構成され、処理の名称およびそれぞれの処理に対応する演算部206の回路の名称が格納される。ただし、処理が処理制御部202において実行される場合は「回路:無」が格納される。
図5は、演算DB管理情報211の一例を示す図である。演算DB管理情報211は、回路種別401、総演算データ数402、1演算データサイズ403、書込データ数404、および読出データ数405のフィールドを有する。回路種別401のフィールドには、演算部206に処理を実施させる論理回路の種別情報が格納される。総演算データ数402のフィールドには、演算部206に実施させる所定の処理に必要な演算データの総数が格納される。1演算データサイズ403のフィールドには、演算部206に複数の演算を実施させる場合において、1つの演算に使用するデータサイズが格納される。書込データ数404のフィールドには、演算DB4に書き込まれたデータ数が格納される。読出データ数405のフィールドには、演算DB4から読み出されたデータ数が格納される。
図6は、結果DB管理情報212の一例を示す図である。結果DB管理情報212は、回路種別501、総結果データ数502、1結果データサイズ503、書込データ数504、および読出データ数505のフィールドを備える。回路種別501のフィールドには、実行結果を取得した演算部206の論理回路の種別情報が格納される。総結果データ数502のフィールドには、所定の処理を実行した演算部206の結果データの総数が格納される。1結果データサイズ503のフィールドには、演算部206から複数の演算結果を取得する場合において、1つの演算結果を格納するために必要な記憶領域のサイズが格納される。書込データ数504のフィールドには、結果DB5に書き込まれたデータ数が格納される。読出データ数505のフィールドには、結果DB5から読み出されたデータ数が格納される。
図7は、状態管理情報213の一例を示す図である。状態管理情報213は、演算部206、演算DB4、および結果DB5の状態を示す。状態管理情報213は、演算部206の状態を示す回路種別601と再構成状態602のフィールド、演算DB4の状態を示す演算種別603と演算DB状態604のフィールド、結果DB5の状態を示す結果種別605と結果DB状態606のフィールドを備える。回路種別601のフィールドには、演算部206の論理回路の種別情報が格納される。再構成状態602のフィールドには、演算部206の再構成の状態、すなわち再構成の完了を示す「完了」または再構成中であることを示す「再構成中」が格納される。
図8は、処理制御部202の動作を示すフローチャートである。以下に説明する各ステップの実行主体は、自律走行制御装置2のCPU251である。処理制御部202は、所定の処理周期Tごとに以下のフローチャートで示される動作を実行する。
図9は、再構成回路203の動作を示すフローチャートである。以下に説明するように再構成回路203は、再構成管理部204、DB管理部205、および演算部206の協調動作により動作する。再構成回路203は、処理制御部202から回路データを受信するたびに以下のフローチャートで示される動作を実行する。
図10は、自律走行制御装置2のある処理周期Tにおける動作を示すタイミングチャートである。図10に示す例では、処理制御部202は図4に記載した処理情報DB3を参照して動作する。図10は図示左から右に向かって時間が経過している。図10の左端に示すように、図10には上から処理制御部202の動作状態、状態管理情報213の符号601〜606の各フィールドの値、再構成指示21の送信状態、再構成完了通知22の送信状態、演算データ23の送信状態、演算DB4の入出力、演算部206の動作、結果DB5の入出力、および結果データ24の送信状態を示している。
図11は、第1の実施の形態における自律走行制御装置2と、従来の自律走行制御装置(以下、従来自律走行制御装置)の比較を示すタイミングチャートである。従来自律走行制御装置は、演算DB4および結果DB5を備えず、従来演算部は従来処理制御部から演算データを直接受信し、結果データを直接出力する。図11は図示中ほどよりも少し下の記載した時刻情報により上半分と下半分に分断される。図11の上半分には、図10に示すいくつかの要素をそのまま示している。図11の下半分には、従来自律走行制御装置における従来の処理制御部(以下、従来処理制御部)および従来の演算部(従来演算部)の動作タイミングを示す。ただしここでは、従来自律走行制御装置も図4に示した処理情報DB3の記述に従って動作することとする。
(1)自律走行制御装置2は、再構成されて演算を実行する演算部206、および演算部206が演算対象とする演算データを格納する演算DB4が構成される部分再構成可能な再構成回路203と、演算部206を再構成させるための回路データ、および演算データを再構成回路203の演算DB4に送信する処理制御部202とを備える。処理制御部202は、たとえば演算処理P1にかかる演算データが得られると、演算部206の再構成が完了しているか否かにかかわらず、演算DB4への演算データの送信を開始する。演算部206は、演算DB4に格納される演算データを用いて演算を行う。
処理制御部202は、図8のステップS803において回路データの転送を開始すると演算データの入手可能性を判断し、入手できる場合はすぐに演算データの転送を開始した。すなわち上述した実施の形態では、回路データの転送を開始した直後に演算データの転送が開始される場合があった。しかし、演算データの転送は回路データの転送開始からあらかじめ定めた時間が経過したことを条件として演算データの転送を開始してもよい。
処理制御部202は、回路データの送信と演算データの送信とを略同時に開始してもよい。
図12は、上述した実施の形態における図8に代わって本変形例における処理制御部202の動作を表すフローチャートである。ただし図12では主に図8との相違点を記載しており、省略している部分は図8の動作と同様である。また図8と同一の処理を行うステップには、同一のステップ番号を付している。
この変形例2によれば、回路データの送信と演算データの送信とを略同時に開始し、演算データの演算DB4への転送を少しでも早く完了させることができる。
処理制御部202は、回路データと演算データの両方を送信可能な場合に、後続する処理に要する時間に基づき回路データおよび演算対象データのどちらの送信を優先するかを決定してもよい。
図13は、上述した実施の形態における図8に代わって本変形例における処理制御部202の動作を表すフローチャートである。ただし図13では主に図8との相違点を記載しており、省略している部分は図8の動作と同様である。また図8と同一の処理を行うステップには、同一のステップ番号を付している。
(1)処理制御部202は、回路データおよび演算対象データの両方を再構成回路203に送信可能な場合は、回路データの送信に要する時間、および演算対象データの送信に要する時間に基づき、回路データおよび演算対象データのどちらの送信を優先するかを決定する。そのため長い転送時間を要するデータを先に送信し、演算部206の再構成完了後の演算開始までの時間を短縮することができる。
処理制御部202は、回路データと演算データの両方を送信可能な場合に、後続する処理に要する時間に基づき演算データを優先して送信してもよい。
図14は、上述した実施の形態における図8に代わって本変形例における処理制御部202の動作を表すフローチャートである。また図8と同一の処理を行うステップには、同一のステップ番号を付している。
演算部206において連続して処理が行われる場合は、結果DB5に格納された結果データを処理制御部202に転送することなく、次に構成された演算部206への入力としてもよい。その場合は、演算DB4と結果DB5とが一時的に役割を入れ替えることで対応が可能である。たとえば演算処理Q1と演算処理Q2を演算部206において続けて処理する場合を例に説明する。演算部206は、演算処理Q1の演算結果を結果DB5に格納する。演算処理Q1について全ての演算結果を結果DB5に格納すると、演算部206は演算処理Q2を実行するために再構成を開始する。この再構成が完了すると、演算部206は結果DB5から演算処理Q1の結果データ、すなわち演算処理Q2の演算データを読み取り処理を開始する。そして演算部206は、演算処理Q2の演算結果を演算DB4に出力する。本変形例によれば、演算部206において連続して処理が行われる場合に再構成回路203においてデータをキャッシュするので処理制御部202による読み書きを一部省略し、処理を高速化できる。
図15〜図17を参照して、本発明にかかる電子制御装置である自律走行制御装置の第2の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、処理制御部が、処理制御部202における演算処理を管理する内部処理管理部と、再構成回路における演算処理を管理する外部処理管理部とを備える点で、第1の実施の形態と異なる。
図15は、第2の実施の形態における自律走行制御装置2の機能構成図である。第1の実施の形態との違いは、処理制御部202が内部処理管理部230と外部処理管理部240とをさらに備える点である。内部処理管理部230および外部処理管理部240は、CPU251がROM252に格納されたプログラムを実行することにより実現される。内部処理管理部230および外部処理管理部240は、処理IDの情報を共有しており、いずれか一方が処理IDの値を変更すると他方でも処理IDの値が変更される。
図16は、内部処理管理部230の動作を示すフローチャートである。内部処理管理部230は、所定の処理周期Tごとに以下のフローチャートで示される動作を実行する。また図8と同一の処理を行うステップには、同一のステップ番号を付す。以下では主に図8と異なる点を説明する。以下に説明するフローチャートの書くステップの実施主体はCPU251である。図16に示すフローチャートを開始する直前に、処理制御部202により処理IDには「1」が代入されている。
図17は、外部処理管理部240の動作を示すフローチャートである。外部処理管理部240は、所定の処理周期Tごとに以下のフローチャートで示される動作を実行する。また図8と同一の処理を行うステップには、同一のステップ番号を付す。以下では主に図8と異なる点を説明する。以下に説明するフローチャートの書くステップの実施主体はCPU251である。図17に示すフローチャートを開始する直前に、処理制御部202により処理IDには「1」が代入されている。
(1)処理制御部202は、内部処理管理部230と外部処理管理部240とを備える。内部処理管理部230および外部処理管理部240は並列に処理を実行する。外部処理管理部240は現在の処理ID以降で最初に演算部206で実行される演算を特定する。そして外部処理管理部240は、回路データの転送を開始するとともに、演算部206において次に演算対象とする演算データが入手可能であるかを判断して入手可能な場合には演算データの転送を開始する。
2…自律走行制御装置
3…処理情報データベース
4…演算データベース
5…結果データベース
6…回路データベース
21…再構成指示
22…再構成完了通知
23…演算データ
24…結果データ
202…処理制御部
203…再構成回路
204…再構成管理部
205…データベース管理部
206…演算部
211…演算データベース管理情報
212…結果データベース管理情報
213…状態管理情報
212…管理情報
213…状態管理情報
230…内部処理管理部
240…外部処理管理部
Claims (14)
- 再構成されて演算を実行する演算部、および前記演算部が演算対象とする演算対象データを格納する格納部が構成される部分再構成可能な論理回路と、
前記演算部を再構成させるための回路データ、および前記演算対象データを前記論理回路に送信する処理制御部とを備え、
前記処理制御部は、再構成の完了後の前記演算部である次回演算部にかかる前記演算対象データである次回演算対象データが得られると、前記次回演算部の再構成が完了しているか否かにかかわらず、前記格納部への前記次回演算対象データの送信を開始し、
再構成が完了した前記次回演算部は前記次回演算対象データを用いて演算を行う電子制御装置。 - 請求項1に記載の電子制御装置において、
前記次回演算対象データが前記演算部以外の処理により生成される場合は、前記処理制御部は前記処理が完了すると前記次回演算対象データが得られると判断する電子制御装置。 - 請求項1に記載の電子制御装置において、
前記処理制御部は、前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合は、前記回路データを優先して前記論理回路に送信し、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合とは、前記演算部における前記演算が完了しており、かつ、前記格納部から前記演算対象データがすべて読みだされ、かつ前記次回演算対象データが得られる場合である、電子制御装置。 - 請求項1に記載の電子制御装置において、
前記処理制御部は、前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合は、前記回路データの前記論理回路への送信に要する時間である回路データ転送時間、および前記演算対象データの前記論理回路への送信に要する時間である演算データ転送時間に基づき、前記回路データおよび前記演算対象データのいずれを先に送信する先送信データとし、他方を後に送信する後送信データとするかを決定し、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合とは、前記演算部における前記演算が完了しており、かつ、前記格納部から前記演算対象データがすべて読みだされ、かつ前記次回演算対象データが得られる場合である、電子制御装置。 - 請求項4に記載の電子制御装置において、
前記処理制御部は、前記回路データ転送時間と前記演算データ転送時間との差に基づき後送信待機時間を決定し、
前記処理制御部は、前記先送信データを送信した後に、前記後送信待機時間だけ待機した後に前記後送信データを送信する電子制御装置。 - 請求項5に記載の電子制御装置において、
前記処理制御部は、前記回路データの送信の完了と前記演算対象データの送信の完了が同時になるように前記後送信待機時間を決定する電子制御装置。 - 請求項1に記載の電子制御装置において、
前記論理回路には、前記演算部の演算結果を格納する結果格納部がさらに構成され、
前記処理制御部は、前記結果格納部に前記演算部の演算結果が格納されると、前記演算部の再構成のための前記回路データの送信を開始する電子制御装置。 - 送信される回路データを用いて再構成されて演算を実行する演算部、および前記演算部が演算対象とする演算対象データを格納する格納部が構成される部分再構成可能な論理回路の制御方法であって、
再構成の完了後の前記演算部である次回演算部にかかる前記演算対象データである次回演算対象データが得られると、前記次回演算部の再構成が完了しているか否かにかかわらず、前記格納部への前記次回演算対象データの送信を開始することと、
前記次回演算部は再構成が完了すると前記次回演算対象データを用いて演算を行うこととを含む論理回路の制御方法。 - 請求項8に記載の論理回路の制御方法において、
前記次回演算対象データが前記演算部以外の処理により生成される場合は、前記処理が完了すると前記次回演算対象データが得られると判断する論理回路の制御方法。 - 請求項8に記載の論理回路の制御方法において、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合は、前記回路データを優先して前記論理回路に送信し、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合とは、前記演算部における前記演算が完了しており、かつ、前記格納部から前記演算対象データがすべて読みだされ、かつ前記次回演算対象データが得られる場合である、論理回路の制御方法。 - 請求項8に記載の論理回路の制御方法において、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合は、前記回路データの前記論理回路への送信に要する時間である回路データ転送時間、および前記演算対象データの前記論理回路への送信に要する時間である演算データ転送時間に基づき、前記回路データおよび前記演算対象データのいずれを先に送信する先送信データとし、他方を後に送信する後送信データとするかを決定し、
前記回路データおよび前記演算対象データの両方を前記論理回路に送信可能な場合とは、前記演算部における前記演算が完了しており、かつ、前記格納部から前記演算対象データがすべて読みだされ、かつ前記次回演算対象データが得られる場合である、論理回路の制御方法。 - 請求項11に記載の論理回路の制御方法において、
前記回路データ転送時間と前記演算データ転送時間との差に基づき後送信待機時間を決定し、
前記先送信データを送信した後に、前記後送信待機時間だけ待機した後に前記後送信データを送信する論理回路の制御方法。 - 請求項8に記載の論理回路の制御方法において、
前記論理回路には、前記演算部の演算結果を格納する結果格納部がさらに構成され、
前記結果格納部に前記演算部の演算結果が格納されると、前記演算部の再構成のための前記回路データを送信する論理回路の制御方法。 - 請求項12に記載の論理回路の制御方法において、
前記回路データの送信の完了と前記演算対象データの送信の完了が同時になるように前記後送信待機時間を決定する電子制御装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017085365A JP6810651B2 (ja) | 2017-04-24 | 2017-04-24 | 電子制御装置、論理回路の制御方法 |
CN201880025847.1A CN110520855B (zh) | 2017-04-24 | 2018-03-22 | 电子控制装置、逻辑电路的控制方法 |
US16/606,830 US11132329B2 (en) | 2017-04-24 | 2018-03-22 | Electronic control device and method of controlling logic circuit |
DE112018001595.5T DE112018001595T5 (de) | 2017-04-24 | 2018-03-22 | Elektronische Steuervorrichtung und Verfahren zum Steuern einer logischen Schaltung |
PCT/JP2018/011517 WO2018198616A1 (ja) | 2017-04-24 | 2018-03-22 | 電子制御装置、論理回路の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017085365A JP6810651B2 (ja) | 2017-04-24 | 2017-04-24 | 電子制御装置、論理回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018186332A JP2018186332A (ja) | 2018-11-22 |
JP6810651B2 true JP6810651B2 (ja) | 2021-01-06 |
Family
ID=63918915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017085365A Active JP6810651B2 (ja) | 2017-04-24 | 2017-04-24 | 電子制御装置、論理回路の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11132329B2 (ja) |
JP (1) | JP6810651B2 (ja) |
CN (1) | CN110520855B (ja) |
DE (1) | DE112018001595T5 (ja) |
WO (1) | WO2018198616A1 (ja) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7020673B2 (en) | 2001-01-19 | 2006-03-28 | Sony Corporation | Reconfigurable arithmetic device and arithmetic system including that arithmetic device and address generation device and interleave device applicable to arithmetic system |
JP3846196B2 (ja) | 2001-01-19 | 2006-11-15 | ソニー株式会社 | 演算装置および並列演算装置 |
US8281297B2 (en) * | 2003-02-05 | 2012-10-02 | Arizona Board Of Regents | Reconfigurable processing |
JP4720436B2 (ja) * | 2005-11-01 | 2011-07-13 | 株式会社日立製作所 | リコンフィギュラブルプロセッサまたは装置 |
JPWO2007074583A1 (ja) * | 2005-12-27 | 2009-06-04 | パナソニック株式会社 | 再構成可能な演算器を持つプロセッサ |
JP3877002B2 (ja) * | 2006-01-05 | 2007-02-07 | 富士ゼロックス株式会社 | 情報処理システムおよび情報処理方法 |
JP2007228052A (ja) | 2006-02-21 | 2007-09-06 | Nec Engineering Ltd | 再構成データ制御回路および再構成データ制御方法 |
JP2006333496A (ja) | 2006-06-22 | 2006-12-07 | Fuji Xerox Co Ltd | プログラマブル論理回路装置および情報処理システム |
JP5373620B2 (ja) * | 2007-11-09 | 2013-12-18 | パナソニック株式会社 | データ転送制御装置、データ転送装置、データ転送制御方法及び再構成回路を用いた半導体集積回路 |
US20110216247A1 (en) * | 2008-05-06 | 2011-09-08 | Hideshi Nishida | Signal processing device, signal processing method, integrated circuit for signal processing, and television receiver |
CN102567281B (zh) * | 2011-12-16 | 2014-10-15 | 北京大学深圳研究生院 | 可重构调度算子阵列结构、集成电路阵列结构及控制模块 |
JP5994679B2 (ja) * | 2013-02-26 | 2016-09-21 | 株式会社ソシオネクスト | 処理装置、及び処理装置の制御方法 |
CN105659287B (zh) * | 2013-08-28 | 2018-08-17 | 株式会社理光 | 图像处理装置、图像处理方法和成像系统 |
US20160025497A1 (en) * | 2014-07-24 | 2016-01-28 | Harman International Industries, Incorporated | Pre-caching of navigation content based on cellular network coverage |
JP6685694B2 (ja) | 2015-10-28 | 2020-04-22 | キヤノン株式会社 | 画像形成装置、情報処理装置及びその制御方法並びにコンピュータプログラム、記録媒体 |
JP6713410B2 (ja) * | 2016-11-21 | 2020-06-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US11334263B2 (en) * | 2018-01-11 | 2022-05-17 | Intel Corporation | Configuration or data caching for programmable logic device |
FR3086412B1 (fr) * | 2018-09-20 | 2020-10-30 | Amadeus Sas | Recalcul des resultats de recherche precalcules |
-
2017
- 2017-04-24 JP JP2017085365A patent/JP6810651B2/ja active Active
-
2018
- 2018-03-22 US US16/606,830 patent/US11132329B2/en active Active
- 2018-03-22 DE DE112018001595.5T patent/DE112018001595T5/de active Pending
- 2018-03-22 WO PCT/JP2018/011517 patent/WO2018198616A1/ja active Application Filing
- 2018-03-22 CN CN201880025847.1A patent/CN110520855B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018186332A (ja) | 2018-11-22 |
DE112018001595T5 (de) | 2020-01-02 |
CN110520855B (zh) | 2023-01-20 |
US11132329B2 (en) | 2021-09-28 |
WO2018198616A1 (ja) | 2018-11-01 |
US20200050580A1 (en) | 2020-02-13 |
CN110520855A (zh) | 2019-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021518591A (ja) | 機械知覚および高密度アルゴリズム集積回路を実装するためのシステムおよび方法 | |
CN110036370B (zh) | 电子控制装置、电子控制系统和电子控制方法 | |
US20240045722A1 (en) | Accelerating table lookups using a decoupled lookup table accelerator in a system on a chip | |
US20180150386A1 (en) | Multi-processor and multi-processor system | |
JP6810651B2 (ja) | 電子制御装置、論理回路の制御方法 | |
JP6109340B2 (ja) | 情報機器 | |
US11878704B2 (en) | Electronic control device and control method | |
CN110915138B (zh) | 电子控制装置和电路的重构方法 | |
US20220300445A1 (en) | Electronic Control Unit, Vehicle Comprising the Electronic Control Unit and Computer-Implemented Method | |
US20220058020A1 (en) | Electronic control device and control method | |
WO2020059347A1 (ja) | 電子制御装置 | |
JP6781089B2 (ja) | 電子制御装置、電子制御システム、電子制御装置の制御方法 | |
US8320150B2 (en) | Structure and method for backing up and restitution of data | |
JP7201381B2 (ja) | 電子制御装置、並列処理方法 | |
KR102253414B1 (ko) | Cnn-rnn 아키텍처 전환형 연산 가속장치 설계 방법 | |
US11755806B2 (en) | Systems and methods for executing a programmable finite state machine that accelerates fetchless computations and operations of an array of processing cores of an integrated circuit | |
JP2007329760A (ja) | プログラマブル論理デバイス、回路情報入力制御装置および半導体装置 | |
US20230134744A1 (en) | Execution State Management | |
CN116561049A (zh) | 一种基于片内处理器配置码流的fpga及码流配置方法 | |
US20230050062A1 (en) | Simd data path organization to increase processing throughput in a system on a chip | |
US20090144461A1 (en) | Method and system for configuration of a hardware peripheral | |
JP2024046296A (ja) | 制御システム及びソフトウェア更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6810651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |