CN102567281B - 可重构调度算子阵列结构、集成电路阵列结构及控制模块 - Google Patents
可重构调度算子阵列结构、集成电路阵列结构及控制模块 Download PDFInfo
- Publication number
- CN102567281B CN102567281B CN201110422976.4A CN201110422976A CN102567281B CN 102567281 B CN102567281 B CN 102567281B CN 201110422976 A CN201110422976 A CN 201110422976A CN 102567281 B CN102567281 B CN 102567281B
- Authority
- CN
- China
- Prior art keywords
- module
- data
- restructural
- control
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种可重构调度算子阵列结构和集成电路阵列结构,其中可重构调度算子阵列结构包括接口模块、控制模块和功能模块,其中功能模块,分别与接口模块、控制模块连接,用于从数据输入接口接收数据,并根据控制信号确定是否判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果确定判断,则判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果接收的数据满足执行函数复用控制或存储同步控制的条件,则根据所述控制信号执行函数复用控制或者存储同步控制中的一种操作。本发明实施例公开的可重构调度算子的阵列结构能够实现函数复用控制和存储同步控制的功能,提高了对数据流的控制能力和控制效率。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种可重构调度算子阵列结构、集成电路阵列结构及函数复用控制模块、存储同步控制模块。
背景技术
如图1所示为现有技术中一种基于可重构算子的阵列结构100,该阵列结构100包括算术类可重构算子101、路径类可重构算子102、调度类可重构算子103、DSP类可重构算子104、存储类可重构算子105和分布在所述可重构算子模块周围的多个输入输出接口106。通过输入输出接口106将实现某种特定功能的配置信息加载到该阵列结构中,对该阵列结构中的可重构算子的连接关系和各个可重构算子实现的功能进行配置,使该阵列结构实现所述的某种特定功能。
图示中的阵列结构100具有良好的规整性和通用性。其中,规整性是指阵列结构中的可重构算子模块由有限的几类可重构算子组成,各类可重构算子之间按照统一的方式进行通信,统一的方式进行布局,比如所有可重构算子采用按照类型以列为单位,分布式交叉排列的布局方式。通用性是指该阵列结构能够像CPU等处理器一样支持多种应用的实现需求,而不是针对一个或几个应用而特定开发的系统。规整性和通用性使用户只需要改变加载到阵列结构中的配置信息即可以使阵列结构满足实现不同应用的需求,使阵列结构具有良好的编程性和扩展性。
然而,该阵列系统中不能实现函数复用和存储同步。函数复用是指有的函数体有多组输入参数,但是在同一时刻只能让一组参数输入该函数体执行运算,待所有的运算都完成并且需要输出的运算结果都输出之后,另一组输入参数才可以输入该函数体进行运算,即这些输入参数有先后之分。因此需要一个控制单元,对向该函数体提供输入参数的多选器进行控制,使该多选器能够选择正确的数据送入该函数体作为运算参数。存储同步是指有的存储单元的数据来源(生产者)和去向(消费者)是不同的执行体,并且整个系统在运行过程中对该存储单元需要进行多次读写操作。在时间上,生产者和消费者是同时执行的,为了不让这两者之间发生冲突,即对于该存储单元不发生读写错误。需要使用控制单元,以保证在同一时刻,对于该存储单元的读或者写操作不会同时发生。
发明内容
本发明要解决的主要技术问题是提供一种可重构调度算子阵列结构和集成电路阵列结构,实现函数复用控制和存储同步控制的功能。
为解决上述技术问题,本发明提供一种可重构调度算子阵列结构,包括接口模块、控制模块和功能模块,其中:
所述接口模块,包括用于输入数据的数据输入接口,以及用于输出数据的数据输出接口;
所述控制模块,与所述数据输入接口连接,接收控制信息并根据所述控制信息生成控制信号,所述控制信号发送给所述功能模块;
所述功能模块,分别与所述接口模块、控制模块连接,用于从数据输入接口接收数据,并根据控制信号确定是否判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果确定判断,则判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果接收的数据满足执行函数复用控制或存储同步控制的条件,则根据所述控制信号执行函数复用控制或者存储同步控制中的一种操作,然后将数据输出到数据输出接口。
一实施例中,所述控制信息包括用于确定所述功能模块实现的具体功能的配置信息以及作为所述功能模块实现具体功能时的执行条件的判断数据信息;
所述接口模块还包括配置信息传输链接口;
所述控制模块包括存储单元和逻辑控制单元;所述配置信息经所述配置信息传输链接口输入到所述存储单元存储;所述逻辑控制单元调用所述配置信息并接收从所述数据输入接口输入的判断数据,根据所述配置信息和判断数据生成所述控制信号。
一实施例中,所述功能模块包括一个调度功能类可重构调度算子以及至少一个逻辑运算类可重构调度算子;
所述逻辑运算类可重构调度算子的输入与所述数据输入接口相连接,用于接收一路或多路数据的有效标识信息并进行逻辑运算从而判断接收的数据是否全部同时有效;
所述调度功能类可重构调度算子的输入与所有逻辑运算类可重构调度算子的输出连接,用于根据配置信息将所有与其连接的逻辑运算类可重构调度算子的输入数据进行运算,实现函数复用控制或存储同步控制中的一种操作。
一实施例中,所述逻辑控制单元与所述逻辑运算类可重构调度算子连接,用于向所述逻辑运算类可重构调度算子输出所述控制信号,所述控制信号确定所述逻辑运算类可重构调度算子是否判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;所述逻辑控制单元与所述调度功能类可重构调度算子相连接,用于向所述调度功能类可重构调度算子输出所述控制信号,所述控制信号确定所述调度功能类可重构调度算子执行函数复用控制操作或者存储同步控制操作中的一种操作。
一实施例中,所述判断接收的数据是否满足执行函数复用控制或存储同步控制的条件包括:判断接收的数据是否全部有效。
一实施例中,所述判断接收的数据是否全部有效包括:所述接收的数据均包含1字节的有效标识信息,所述逻辑运算类可重构调度算子对所有输入数据的1字节的有效标识信息进行按位与操作。
一实施例中,所述逻辑运算类可重构调度算子为按位与逻辑运算类可重构调度算子。
一实施例中,所述调度功能类可重构调度算子和逻辑运算类可重构调度算子均为可重构调度算子。
一实施例中,所述接口模块还包括配置时钟接口单元、电源接口单元、地接口单元中的一种或至少一种以上。
本发明还公开了一种集成电路阵列结构,包括可重构算术算子、可重构路径算子、可重构调度算子和可重构存储算子,其中所述可重构调度算子为上述的可重构调度算子阵列结构中的可重构调度算子。
一种函数复用控制模块,包括输入数据选择器、函数体以及上述的可重构调度算子阵列结构,所述可重构调度算子阵列结构与数据选择器连接,数据选择器与函数体连接,所述逻辑运算类可重构调度算子判断函数形式参数是否全部有效,如果全部有效,则功能模块处理逻辑运算类可重构调度算子的运算结果,然后输出控制信号给输入数据选择器,数据选择器执行数据选择操作,发送一组形式参数给函数体进行运算。
一种存储同步控制模块,包括阻塞功能的路径类算子、函数体以及上述的可重构调度算子阵列结构,所述可重构调度算子阵列结构与阻塞功能的路径类算子连接,阻塞功能的路径类算子与函数体连接,所述逻辑运算类可重构调度算子判断函数形式参数是否全部有效,如果全部有效并且存储器的读或写功能全部可用时,功能模块处理逻辑运算类可重构调度算子的运算结果,然后输出控制信号给阻塞功能的路径类算子,阻塞功能的路径类算子启动函数体进行函数运算。
与现有技术相比,本发明实施例公开的可重构调度算子的阵列结构和集成电路阵列结构,能够实现函数复用控制和存储同步控制的功能,提高了对数据流的控制能力和控制效率,同时节约了电路资源。
附图说明
图1为现有技术中一种基于可重构算子的阵列结构;
图2为本发明实施例提供的一种可重构调度算子阵列结构;
图3为本发明实施例提供的逻辑运算类可重构调度算子工作原理图;
图4为本发明实施例提供的一种函数复用控制模块示意图;
图5为本发明实施例提供的一种存储同步控制模块示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图和实施例对本发明作进一步的详细描述。
请参阅图2所示,图2为本发明实施例提供的一种可重构调度算子阵列结构200,其包括接口模块201、控制模块202和功能模块203。
其中,接口模块201包括用于输入数据的数据输入接口2011,以及用于输出数据的数据输出接口2012。
逻辑控制模块202,与数据输入接口2011连接,用于接收控制信息并根据控制信息生成控制信号,所述控制信号发送给所述功能模块203。
功能模块203,分别与接口模块201、控制模块202连接,用于从数据输入接口2011接收数据,并根据控制信号确定是否判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果确定判断,则判断接收的数据是否满足执行函数复用控制或存储同步控制的条件;如果接收的数据满足执行函数复用控制或存储同步控制的条件,则根据所述控制信号执行函数复用控制或者存储同步控制中的一种操作,然后将数据输出到数据输出接口2012。其中,判断接收的数据是否满足执行函数复用控制或存储同步控制的条件包括:判断接收的数据是否全部有效。
进一步的,接口模块201还包括配置信息传输链接口2013,本实施例中控制信息包括用于确定功能模块203实现的具体功能的配置信息以及作为功能模块203实现具体功能时的执行条件的判断数据信息。
进一步的,逻辑控制模块202包括存储单元2021和逻辑控制单元2022。配置信息经所述配置信息传输链接口输入到存储单元2021存储。逻辑控制单元2022调用配置信息并接收从所述数据输入接口2011输入的判断数据,根据所述配置信息和判断数据生成控制信号。
功能模块203根据配置信息执行不同的功能,可实现的功能包括函数复用控制和存储同步控制。
请参阅图2所示,功能模块203包括一个调度功能类可重构调度算子2031以及至少一个逻辑运算类可重构调度算子2032,逻辑运算类可重构调度算子2032的输入与接口模块201的数据输入接口2011相连接,用于接收一路或多路数据的有效标识信息并进行逻辑运算从而判断接收的数据是否全部同时有效。优选的,逻辑运算类可重构调度算子2032为按位与(ANDNV)逻辑运算类可重构调度算子。
可重构调度算子之间、可重构调度算子与其他类可重构算子之间数据通信的协议为握手协议,即每个数据都包含1字节的有效标识信息(valid)和1字节的消费反馈信息ack。当valid为1时,表示该数据有效,可参与运算,当valid为0时,该数据无效,不可参与运算;当ack为1时,表示该数据被消费掉,即已经参与过某个运算,否则该数据没有被消费掉,即仍在等待参与某个运算。可重构算子在当前时钟周期内是否要输出结果是由其当前输入数据是否有效,且上次生产的数据是否被消费决定的,必须是输入数据有效且输出数据被消费,即输入数据valid为高且输出数据的ack也为高,否则不输出结果。这样保证了数据传输过程中的正确性,同时无需集中的同步控制单元,系统具有较好的扩展性。
如图3所示,301为其他类型的可重构算子,例如算术类、DSP类等等。302为执行逻辑运算功能的逻辑运算类可重构调度算子。301输入到302的是其输出数据的valid信号,位宽1字节,302最多能连接若干的301的valid信号。302将所有输入的valid信号进行逻辑与运算,判断是否所有的valid信号都为1,也即是判断是否所有的301的输出数据都为有效,若全部有效,则逻辑运算类可重构调度算子302输出1字节的高电平,否则逻辑运算类可重构调度算子输出1字节低电平。
调度功能类可重构调度算子2031的输入与所有逻辑运算类可重构调度算子2032的输出连接,用于根据配置信息将所有与其连接的逻辑运算类可重构调度算子的输入数据进行运算,实现函数复用控制或存储同步控制中的一种操作。
请参阅图2所示,逻辑控制单元与逻辑运算类可重构调度算子连接,用于向所述逻辑运算类可重构调度算子输出控制信号,控制信号确定逻辑运算类可重构调度算子是否判断接收的数据是否满足执行函数复用控制或存储同步控制的条件。
逻辑控制单元还与调度功能类可重构调度算子相连接,用于向调度功能类可重构调度算子输出控制信号,控制信号确定调度功能类可重构调度算子执行函数复用控制操作或者存储同步控制操作中的一种操作。其中判断接收的数据是否全部有效包括:接收的数据均包含1字节的有效标识信息,逻辑运算类可重构调度算子对所有输入数据的1字节的有效标识信息进行按位与操作。
本发明实施例公开的可重构调度算子的阵列结构,能够实现函数复用控制和存储同步控制的功能,提高了对数据流的控制能力和控制效率,同时节约了电路资源。
根据上述可重构调度算子的阵列结构,本发明还公开了一种集成电路阵列结构,包括可重构算术算子、可重构路径算子、可重构调度算子和可重构存储算子,其中所述可重构调度算子为上述的可重构调度算子阵列结构中的可重构调度算子。
请参阅图4所示,图4为本发明实施例提供的一种函数复用控制模块,包括输入数据选择器、函数体、多路数据分发器以及可重构调度算子阵列结构,可重构调度算子阵列结构与输入数据选择器连接,输入数据选择器与函数体连接,所述逻辑运算类可重构调度算子判断函数体的多组形式参数是否分别有效,如果至少有一组有效,则功能模块处理逻辑运算类可重构调度算子的运算结果,然后输出控制信号给输入数据选择器,输入数据选择器执行数据选择操作,发送一组形式参数给函数体进行运算。每组运算返回值的有效标识信息都发送到所述逻辑运算类可重构调度算子并进行处理,处理的结果发送给功能模块,功能模块根据此结果向多路数据分发器发送控制信号,使其进行返回值分发操作。
请参阅图5所示,图5为本发明实施例提供的一种存储同步控制模块,包括存储单元、执行阻塞功能的路径类算子、函数体以及可重构调度算子阵列结构,可重构调度算子阵列结构与阻塞功能的路径类算子连接,阻塞功能的路径类算子与函数体连接,逻辑运算类可重构调度算子判断函数体的形式参数是否全部有效,如果全部有效并且存储器的读和写功能全部可用时,功能模块处理逻辑运算类可重构调度算子的运算结果,然后输出控制信号给阻塞功能的路径类算子,阻塞功能的路径类算子启动进行函数运算。当所有的函数返回值都有效,且所有需要写入存储单元的中间变量都有效,即除存储写入操作外所有操作均运行完成时,再延时至少一个周期供写入存储单元的操作。待写入操作完成之后,功能模块发送锁存信号给存储单元,使其读和写操作均不可用,等待下一次调度操作。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (7)
1.一种存储同步控制模块,其特征在于,包括第一存储单元、阻塞功能的路径类算子模块、函数体模块以及可重构调度算子模块阵列结构;
所述可重构调度算子模块阵列结构包括接口模块、控制模块和功能模块;
所述接口模块包括用于输入数据的第一数据输入接口、第二数据输入接口以及用于输出数据的数据输出接口;
所述控制模块与所述第一数据输入接口连接,从第一数据输入接口接收控制信息,根据控制信息生成控制信号,并将所述控制信号发送给所述功能模块;
所述功能模块分别与所述第二数据输入接口、数据输出接口和控制模块连接,用于从第二数据输入接口接收数据,并根据控制模块输出的控制信号确定执行存储同步控制,并输出数据至数据输出接口;
所述功能模块包括一个调度功能类可重构调度算子模块以及至少一个逻辑运算类可重构调度算子模块,所述逻辑运算类可重构调度算子模块的输入与所述第二数据输入接口相连接,用于接收一路或多路数据;
所述可重构调度算子模块阵列结构与阻塞功能的路径类算子模块连接,所述阻塞功能的路径类算子模块与函数体模块连接;
所述存储同步控制模块执行调度操作,所述调度操作具体包括:所述逻辑运算类可重构调度算子模块判断函数体模块的形式参数是否全部有效,如果全部有效并且存储器的读或写功能全部可用时,功能模块处理逻辑运算类可重构调度算子模块的运算结果,然后输出控制信号给所述阻塞功能的路径类算子模块,所述阻塞功能的路径类算子模块启动进行函数运算,当所有的函数返回值都有效和所有需要写入第一存储单元的中间变量都有效,并且除存储写入操作外所有操作均运行完成时,再延时至少一个周期供写入第一存储单元的操作;
待写入操作完成之后,功能模块发送锁存信号给第一存储单元,使其读和写操作均不可用,等待下一次调度操作。
2.根据权利要求1所述的存储同步控制模块,其特征在于,所述控制信息包括配置信息和判断数据;所述配置信息用于控制功能模块实现存储同步控制运算功能,所述判断数据用于控制功能模块判断实现具体运算功能时的执行条件。
3.根据权利要求2所述的存储同步控制模块,其特征在于,所述控制模块从第一数据输入接口接收判断数据,根据判断数据生成控制信号,并将根据判断数据生成的控制信号输出到逻辑运算类可重构调度算子模块,控制逻辑运算类可重构调度算子模块对接收的一路或多路数据进行逻辑运算;所述控制模块从第一数据输入接口接收配置信息,根据配置信息生成控制信号,将根据配置信息生成的控制信号输出到调度功能类可重构调度算子模块,控制调度功能类可重构调度算子模块执行存储同步控制功能。
4.根据权利要求3所述的存储同步控制模块,其特征在于,所述控制模块包括第二存储单元和逻辑控制单元;所述配置信息经所述第一数据输入接口输入到所述第二存储单元存储;所述逻辑控制单元从所述第二存储单元读取所述配置信息。
5.根据权利要求1所述的存储同步控制模块,其特征在于,功能模块判断接收的数据是否满足执行存储同步控制的条件,具体包括:判断接收的数据是否全部有效。
6.根据权利要求5所述的存储同步控制模块,其特征在于,所述判断接收的数据是否有效包括:所述接收的数据均包含1字节的有效标识信息,所述逻辑运算类可重构调度算子模块对所有输入数据的1字节的有效标识信息进行按位与操作。
7.根据权利要求1至6任一项所述的存储同步控制模块,其特征在于,所述逻辑运算类可重构调度算子模块为按位与逻辑运算类可重构调度算子模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110422976.4A CN102567281B (zh) | 2011-12-16 | 2011-12-16 | 可重构调度算子阵列结构、集成电路阵列结构及控制模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110422976.4A CN102567281B (zh) | 2011-12-16 | 2011-12-16 | 可重构调度算子阵列结构、集成电路阵列结构及控制模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102567281A CN102567281A (zh) | 2012-07-11 |
CN102567281B true CN102567281B (zh) | 2014-10-15 |
Family
ID=46412727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110422976.4A Active CN102567281B (zh) | 2011-12-16 | 2011-12-16 | 可重构调度算子阵列结构、集成电路阵列结构及控制模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102567281B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6810651B2 (ja) * | 2017-04-24 | 2021-01-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置、論理回路の制御方法 |
CN112667525A (zh) * | 2020-12-23 | 2021-04-16 | 北京浪潮数据技术有限公司 | 一种持久性内存的已用空间度量方法及组件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764685A (zh) * | 2009-10-26 | 2010-06-30 | 广州杰赛科技股份有限公司 | 实现sms4算法的加解密系统 |
CN102129495A (zh) * | 2011-03-07 | 2011-07-20 | 北京大学深圳研究生院 | 一种降低可重构算子阵列结构功耗的方法 |
CN102163247A (zh) * | 2011-04-02 | 2011-08-24 | 北京大学深圳研究生院 | 一种可重构算子的阵列结构 |
-
2011
- 2011-12-16 CN CN201110422976.4A patent/CN102567281B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101764685A (zh) * | 2009-10-26 | 2010-06-30 | 广州杰赛科技股份有限公司 | 实现sms4算法的加解密系统 |
CN102129495A (zh) * | 2011-03-07 | 2011-07-20 | 北京大学深圳研究生院 | 一种降低可重构算子阵列结构功耗的方法 |
CN102163247A (zh) * | 2011-04-02 | 2011-08-24 | 北京大学深圳研究生院 | 一种可重构算子的阵列结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102567281A (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9317637B2 (en) | Distributed hardware device simulation | |
CN102929836B (zh) | 一种航天专用asic芯片系统 | |
CN101819556B (zh) | 一种信号处理板 | |
CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
US8689228B2 (en) | Identifying data communications algorithms of all other tasks in a single collective operation in a distributed processing system | |
CA2627492A1 (en) | Modular avionics system of an aircraft | |
US10713404B1 (en) | Customizable debug and profile monitoring of reconfigurable systems | |
CN112199173B (zh) | 双核cpu实时操作系统数据处理方法 | |
CN105244065B (zh) | 一种基于fpga技术的核电站dcs控制站架构 | |
CN104408002B (zh) | 串口主从通信控制系统及方法 | |
CN110399221A (zh) | 数据处理方法、系统及终端设备 | |
EP0158320B1 (en) | Processing apparatus with hierarchical structure | |
Pilato et al. | A runtime adaptive controller for supporting hardware components with variable latency | |
CN101727423B (zh) | 可重配置fpga上可抢占硬件多任务系统及其实现方法 | |
CN110704364A (zh) | 基于现场可编程门阵列的自动化动态重构方法及系统 | |
CN101751373A (zh) | 基于单一指令集微处理器运算单元的可配置多核/众核系统 | |
CN102981827A (zh) | 一种基于中间件的显示界面数据处理方法及平台 | |
CN102567281B (zh) | 可重构调度算子阵列结构、集成电路阵列结构及控制模块 | |
CN102621960A (zh) | 一种基于ARM-Linux的编译型PAC | |
CN103677917A (zh) | 基于fpga重配置技术的可定制嵌入式处理系统 | |
CN103246623A (zh) | Soc计算设备扩展系统 | |
CN103003769A (zh) | 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法 | |
CN110096474A (zh) | 一种基于可重构计算的高性能弹性计算架构及方法 | |
CN201662798U (zh) | 一种端口映射设备转换装置及控制系统 | |
CN104836710A (zh) | 一种基于分布式系统一主多从通信的方法与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170601 Address after: 214000 Jiangsu Province, Wuxi New District Wu Zhenze Road No. 18 Wuxi Software Park Sagittarius B Building Room 202 Patentee after: Jiangsu run Stone Technology Co., Ltd. Address before: 518055 Guangdong city in Shenzhen Province, Nanshan District City Xili Shenzhen University North Campus Patentee before: Shenzhen Graduate School of Peking University |