JP6809996B2 - Simulated target generator and simulated target generation method - Google Patents
Simulated target generator and simulated target generation method Download PDFInfo
- Publication number
- JP6809996B2 JP6809996B2 JP2017142101A JP2017142101A JP6809996B2 JP 6809996 B2 JP6809996 B2 JP 6809996B2 JP 2017142101 A JP2017142101 A JP 2017142101A JP 2017142101 A JP2017142101 A JP 2017142101A JP 6809996 B2 JP6809996 B2 JP 6809996B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- baseband
- simulated target
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
本発明は模擬目標発生装置および模擬目標発生方法に関し、例えば、レーダ・シミュレーション・システムおよびレーダ・シミュレーション方法に用いる模擬目標発生装置および模擬目標発生方法に好適に利用できるものである。 The present invention relates to a simulated target generator and a simulated target generation method, and can be suitably used for, for example, a simulated target generator and a simulated target generation method used in a radar simulation system and a radar simulation method.
レーダ装置は、外部に向けて送信波を送信し、この送信波が反射した反射波を受信することで、反射の原因である物体との距離および方向や、この物体との相対速度などを解析することが出来る。 The radar device transmits a transmitted wave to the outside and receives the reflected wave reflected by this transmitted wave to analyze the distance and direction to the object that is the cause of the reflection and the relative velocity to this object. Can be done.
レーダ装置の動作確認を、反射の原因である物体を設置せずに行うシミュレーション方法が知られている。このようなシミュレーション方法では、模擬目標発生装置が用いられる場合がある。模擬目標発生装置は、レーダ装置または類する発生装置から送信される送信波を受信し、この送信波に所定の処理を加えた模擬目標波を生成してレーダ装置に向けて送信する。例えば、レーダ装置または類する発生装置が送信波を送信してから模擬目標波を受信するまでの時間を適宜に調整することで、レーダ装置および模擬目標の間の距離を表現することが可能である。また、模擬目標波の周波数を、送信波の周波数からシフトすることで、レーダ装置および模擬目標の間の相対速度を表現することが可能である。 A simulation method is known in which the operation of a radar device is confirmed without installing an object that causes reflection. In such a simulation method, a simulated target generator may be used. The simulated target generator receives a transmitted wave transmitted from a radar device or a similar generator, generates a simulated target wave obtained by adding a predetermined process to the transmitted wave, and transmits the simulated target wave to the radar device. For example, the distance between the radar device and the simulated target can be expressed by appropriately adjusting the time from the transmission of the transmitted wave to the reception of the simulated target wave by the radar device or a similar generator. .. Further, by shifting the frequency of the simulated target wave from the frequency of the transmitted wave, it is possible to express the relative speed between the radar device and the simulated target.
模擬目標発生装置は、DRFM(Digital Radio Frequency Memory:デジタル無線周波数メモリ)装置を用いて構成される場合がある。DRFM装置は、レーダ装置または類する発生装置から受信した送信波をデジタル受信信号にA/D(Analog/Digital:アナログ・デジタル)変換し、デジタル受信信号に所定の処理を施してデジタル模擬目標信号を生成し、デジタル模擬目標信号を模擬目標波にD/A(Digital/Analog:デジタル・アナログ)変換し、模擬目標波をレーダ装置に向けて送信する。DRFM装置は、デジタル受信信号またはデジタル模擬目標信号をメモリに格納することで、模擬目標波を送信するタイミングを調整することが出来る。 The simulated target generator may be configured by using a DRFM (Digital Radio Frequency Memory) device. The DRFM device converts the transmitted wave received from a radar device or a similar generator into a digital received signal by A / D (Analog / Digital: analog / digital), and performs a predetermined process on the digital received signal to obtain a digital simulated target signal. Generated, the digital simulated target signal is D / A (Digital / Analog) converted into a simulated target wave, and the simulated target wave is transmitted to the radar device. The DRFM device can adjust the timing of transmitting the simulated target wave by storing the digital received signal or the digital simulated target signal in the memory.
上記に関連して、特許文献1(特許第3242587号)には、レーダ模擬信号発生器に係る発明が開示されている。このレーダ模擬信号発生器は、受信手段と、第1波形メモリ手段と、第1信号処理手段と、第1送信手段とを含む。ここで、受信手段は、レーダパルス信号を受信する。第1波形メモリ手段は、受信手段で受信したレーダパルス信号を記録する。第1信号処理手段は、第1波形メモリ手段に記録されているレーダパルス信号の信号処理を行う。第1送信手段は、波形メモリ手段に記録されている信号処理後のレーダパルス信号を送信する。第1信号処理手段は、第1波形メモリ手段に記録されているレーダパルス信号を時間軸方向で圧縮し、第1波形メモリ手段に記録されているレーダパルス信号の周波数を上昇させる圧縮手段を含む。 In relation to the above, Patent Document 1 (Patent No. 3242587) discloses an invention relating to a radar simulated signal generator. This radar simulated signal generator includes a receiving means, a first waveform memory means, a first signal processing means, and a first transmitting means. Here, the receiving means receives the radar pulse signal. The first waveform memory means records the radar pulse signal received by the receiving means. The first signal processing means performs signal processing of the radar pulse signal recorded in the first waveform memory means. The first transmission means transmits the radar pulse signal after signal processing recorded in the waveform memory means. The first signal processing means includes a compression means that compresses the radar pulse signal recorded in the first waveform memory means in the time axis direction and raises the frequency of the radar pulse signal recorded in the first waveform memory means. ..
また、特許文献2(特許第4413757号)には、レーダエコー生成装置に係る発明が開示されている。このレーダエコー生成装置は、レーダからのレーダ波を受けて、遅延を与えて返送する。このレーダエコー生成装置は、分岐手段と、第1の発振器と、第2の発振器と、第1のメモリ手段と、第2のメモリ手段と、再生手段とを備える。ここで、分岐手段は、受信したレーダ波のRF入力を第1の信号と第2の信号に分岐する。第1の発振器は、レーダ波の帯域より低い周波数を有する発振波を発生する。第2の発振器は、レーダ波の帯域より高い周波数を有する発振波を発生する。第1のメモリ手段は、第1の信号を第1の発振器の発振波でダウンコンバージョンした信号を記憶し、遅延を与えて、出力する。第2のメモリ手段は、第2の信号を第2の発振器の発振波でダウンコンバージョンした信号を記憶し、第1のメモリ手段が与える遅延量と同じ量の遅延を与えて、出力する。再生手段は、第1と第2のメモリ手段の出力を、それぞれのダウンコンバージョンに用いた発振波を用いてアップコンバージョンし、同相で合成して出力する。 Further, Patent Document 2 (Patent No. 4413757) discloses an invention relating to a radar echo generator. This radar echo generator receives the radar wave from the radar, delays it, and returns it. This radar echo generator includes a branching means, a first oscillator, a second oscillator, a first memory means, a second memory means, and a reproduction means. Here, the branching means branches the RF input of the received radar wave into a first signal and a second signal. The first oscillator generates an oscillating wave having a frequency lower than the radar wave band. The second oscillator generates an oscillating wave having a frequency higher than the radar wave band. The first memory means stores a signal in which the first signal is down-converted by the oscillation wave of the first oscillator, gives a delay, and outputs the signal. The second memory means stores a signal obtained by down-converting the second signal with the oscillation wave of the second oscillator, gives a delay of the same amount as the delay amount given by the first memory means, and outputs the signal. The reproduction means up-converts the outputs of the first and second memory means using the oscillating waves used for the respective down-conversions, synthesizes them in the same phase, and outputs them.
DRFMを用いる模擬目標発生装置の一つの課題は、DRFMの帯域幅に制限があることである。DRFMの帯域幅はA/D変換におけるサンプリングレートに依存し、サンプリングレートが高いほど帯域幅を広くすることができる。しかしながら、現実には、サンプリングレートには上限があるのでDRFMの帯域幅には制限がある。近年のレーダ装置には、レーダ波の周波数を高速に切り替える周波数ホッピング機能を有するものがあり、DRFMの帯域幅の制限は、模擬目標発生装置の実装において大きな制約になっている。 One problem with simulated target generators using DRFM is that the bandwidth of DRFM is limited. The bandwidth of the DRFM depends on the sampling rate in the A / D conversion, and the higher the sampling rate, the wider the bandwidth can be. However, in reality, there is an upper limit to the sampling rate, so the bandwidth of the DRFM is limited. Some radar devices in recent years have a frequency hopping function for switching the frequency of radar waves at high speed, and the limitation of the bandwidth of DRFM has become a major limitation in the implementation of the simulated target generator.
特許文献1では、レーダ装置からの送信波をA/D変換しており、帯域幅の広いレーダに対応出来ない。
In
特許文献2では、レーダ装置からの送信波を分配し、帯域幅を分割した2つのDRFMを用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術では、この特許文献に開示されている技術では、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大に制約がある。 In Patent Document 2, the transmission wave from the radar device is distributed, processing is performed using two DRFMs in which the bandwidth is divided, and then the bandwidth is expanded by synthesizing the waves. However, according to the inventor's examination, in the technique disclosed in this patent document, in the technique disclosed in this patent document, the bandwidth depends on the accuracy of the synthesizer because the synthesizer is used. , There are restrictions on bandwidth expansion.
レーダ装置が送信する送信波が、A/D処理が困難となる広帯域幅の任意の周波数を有する場合にも適用可能な、汎用性を有する模擬目標発生装置および模擬目標発生方法を提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Provided are a simulated target generator and a simulated target generation method having versatility, which can be applied even when the transmitted wave transmitted by the radar device has an arbitrary frequency having a wide band width that makes A / D processing difficult. Other challenges and novel features will become apparent from the description and accompanying drawings herein.
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers used in (the embodiment for carrying out the invention). These numbers are added to clarify the correspondence between the description (claims) and (forms for carrying out the invention). However, those numbers must not be used to interpret the technical scope of the invention described in (Claims).
一実施の形態によれば、模擬目標発生装置(4、4A〜4E)は、任意のレーダ装置(2)または類する発生装置が送信する送信波信号(205)を、所定のシミュレーションシナリオ(301、302、303)に基づいて変換して、レーダ装置(2)または類する発生装置に向けて送信する模擬目標波(401)を生成する。この模擬目標発生装置(4、4A〜4E)は、DDS(Direct Digital Synthesizer:ダイレクト・デジタル・シンセサイザ)装置(6A〜6D)と、DRFM装置(5A、5B)とを具備する。ここで、DDS装置(6A〜6D)は、シミュレーションシナリオ(301、302、303)に基づいてベースバンド信号(691、711)を生成出力する。DRFM装置(5A、5B)は、送信波信号(205)およびベースバンド信号(691、711)に基づいて前記模擬目標波(401)を生成出力する。シミュレーションシナリオ(301、302、303)は、遅延信号(301)と、振幅信号(302)と、相対速度信号(303)のうち、1つ以上を含む。遅延信号(301)は、レーダ装置(2)または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号(205)に対する模擬目標波(401)の遅延時間として表す。振幅信号(302)は、模擬目標波(401)の信号強度の変化を表す。相対速度信号(303)は、レーダ装置(2)または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。DRFM装置(5A、5B)は、局所基準発振器(510)と、第1ミキサ(520)と、周波数変換回路(540)と、第2ミキサ(550)と、第1メモリ(560)と、第3ミキサ(570)と、第4ミキサ(590)とを具備する。ここで、局所基準発振器(510)は、局所基準周波数を有する局所基準信号(511)を生成する。第1ミキサ(520)は、送信波信号(205)を局所基準信号(511)の局所基準周波数で周波数ダウンコンバートして、第1中間周波数を有する第1IF(Intermediate Frequency:中間周波数)信号(531)を生成する。周波数変換回路(540)は、所定の基準クロック周波数を有する基準クロック信号(202)をレーダ装置(2)または前記類する発生装置から入力し、基準クロック信号(202)を、所定のベースバンド周波数を有するベースバンド周波数信号(541)に変換する。第2ミキサ(550)は、第1ミキサ(520)の後段に接続されて、第1IF信号(531)をベースバンド周波数信号(541)のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第1LoIF(Local Intermediate Frequency:局所中間周波数)信号(551)を生成する。第1メモリ(560)は、遅延信号(301)を入力し、かつ、第2ミキサ(550)の後段に接続されて、第1LoIF信号(551)を格納し、第1LoIF信号(551)に対して遅延時間だけ遅延した第2LoIF信号(561)として出力する。第3ミキサ(570)は、第1メモリ(560)の後段に接続されて、ベースバンド信号(691、711)を第2LoIF信号(561)が有する第2LoIF周波数で周波数アップコンバートして、第2中間周波数を有する第2IF信号(571)を生成する。第4ミキサ(590)は、第3ミキサ(570)の後段に接続されて、局所基準信号(511)の局所基準周波数で第2IF信号(571)を周波数アップコンバートして、模擬目標波(401)を生成する。DDS装置(6A〜6D)は、波形生成装置(610)と、ベースバンド信号生成装置(62、63、64、620、630、640、650、660、670、680、690)とを具備する。ここで、波形生成装置(610)は、振幅信号(302)および相対速度信号(303)を入力し、ベースバンド信号(691、711)の周波数および振幅をそれぞれ制御するための周波数制御信号(611)および振幅制御信号(612)を生成する。ベースバンド信号生成装置(62、63、64、620、630、640、650、660、670、680、690)は、波形生成装置(610)の後段に接続されて、かつ、遅延信号(310)を入力し、遅延時間並びに波形生成装置(610)に制御された周波数および振幅を有するベースバンド信号(691、711)を生成する。 According to one embodiment, the simulated target generators (4, 4A-4E) transmit a transmitted wave signal (205) transmitted by an arbitrary radar device (2) or similar generator to a predetermined simulation scenario (301, It transforms based on 302, 303) to generate a simulated target wave (401) to be transmitted towards the radar device (2) or similar generator. The simulated target generators (4, 4A to 4E) include a DDS (Direct Digital Synthesizer) device (6A to 6D) and a DRFM device (5A, 5B). Here, the DDS apparatus (6A to 6D) generates and outputs baseband signals (691, 711) based on the simulation scenarios (301, 302, 303). The DRFM device (5A, 5B) generates and outputs the simulated target wave (401) based on the transmitted wave signal (205) and the baseband signal (691, 711). The simulation scenario (301, 302, 303) includes one or more of a delay signal (301), an amplitude signal (302), and a relative velocity signal (303). The delay signal (301) represents the change in distance from the radar device (2) or similar generator to the virtual simulated target as the delay time of the simulated target wave (401) with respect to the transmitted wave signal (205). The amplitude signal (302) represents a change in the signal strength of the simulated target wave (401). The relative velocity signal (303) represents a change in relative velocity between the radar device (2) or similar generator and a virtual simulated target. The DRFM apparatus (5A, 5B) includes a local reference oscillator (510), a first mixer (520), a frequency conversion circuit (540), a second mixer (550), a first memory (560), and a first. It includes a 3 mixer (570) and a 4th mixer (590). Here, the local reference oscillator (510) generates a local reference signal (511) having a local reference frequency. The first mixer (520) frequency-downconverts the transmitted wave signal (205) at the local reference frequency of the local reference signal (511), and has a first IF (Intermediate Frequency) signal (531) having an first intermediate frequency. ) Is generated. The frequency conversion circuit (540) inputs a reference clock signal (202) having a predetermined reference clock frequency from the radar device (2) or the above-mentioned generator, and inputs the reference clock signal (202) to a predetermined baseband frequency. It is converted into a baseband frequency signal (541) having. The second mixer (550) is connected to the subsequent stage of the first mixer (520), and the first IF signal (531) is frequency down-converted to the base band frequency of the base band frequency signal (541) to obtain a local intermediate frequency. A first LoIF (Local Intermediate Frequency) signal (551) having a LoIF (Local Intermediate Frequency) signal is generated. The first memory (560) inputs the delay signal (301) and is connected to the subsequent stage of the second mixer (550) to store the first LoIF signal (551) and to the first LoIF signal (551). It is output as a second LoIF signal (561) delayed by the delay time. The third mixer (570) is connected to the subsequent stage of the first memory (560), frequency-upconverts the baseband signals (691, 711) at the second LoIF frequency of the second LoIF signal (561), and second. A second IF signal (571) having an intermediate frequency is generated. The fourth mixer (590) is connected to the subsequent stage of the third mixer (570), frequency-upconverts the second IF signal (571) at the local reference frequency of the local reference signal (511), and simulates the target wave (401). ) Is generated. The DDS devices (6A to 6D) include a waveform generator (610) and a baseband signal generator (62, 63, 64, 620, 630, 640, 650, 660, 670, 680, 690). Here, the waveform generator (610) inputs an amplitude signal (302) and a relative velocity signal (303), and a frequency control signal (611) for controlling the frequency and amplitude of the baseband signals (691, 711), respectively. ) And the amplitude control signal (612). The baseband signal generators (62, 63, 64, 620, 630, 640, 650, 660, 670, 680, 690) are connected to the subsequent stage of the waveform generator (610) and the delay signal (310). Is input to generate a baseband signal (691, 711) with a delay time and a controlled frequency and amplitude in the waveform generator (610).
一実施の形態によれば、模擬目標発生方法は、DDS装置(6A〜6D)が、所定のシミュレーションシナリオ(301、302、303)に基づいてベースバンド信号(691、711)を生成出力することと、DRFM装置(5A、5B)が、任意のレーダ装置(2)または類する発生装置が送信する送信波信号(205)およびベースバンド信号(691、711)に基づいて模擬目標波(401)を生成出力することとを具備する。シミュレーションシナリオ(301、302、303)は、遅延信号(301)と、振幅信号(302)と、相対速度信号(303)のうち、1つ以上を含む。遅延信号(301)は、レーダ装置(2)または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号(205)に対する模擬目標波(401)の遅延時間として表す。振幅信号(302)は、模擬目標波(401)の信号強度の変化を表す。相対速度信号(303)は、レーダ装置(2)または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。模擬目標波(401)を生成出力すること(S103〜S107)は、局所基準発振器(510)が、局所基準周波数を有する局所基準信号(511)を生成することと、第1ミキサ(520)が、送信波信号(205)を局所基準信号(511)の局所基準周波数で周波数ダウンコンバートして、第1中間周波数を有する第1IF信号(531)を生成すること(S103)と、周波数変換回路(540)が、所定の基準クロック周波数を有する基準クロック信号(202)をレーダ装置(2)または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号(541)に基準クロック信号(202)を変換することと、第2ミキサ(550)が、第1IF信号(531)をベースバンド周波数信号(541)のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第1LoIF信号(551)を生成すること(S104)と、第1メモリ(560)が、遅延信号(301)を入力し、第1LoIF信号(551)を格納し、第1LoIF信号(551)に対して遅延時間だけ遅延した第2LoIF信号(561)として出力することと、第3ミキサ(570)が、ベースバンド信号(691、711)が有するベースバンド周波数で第2LoIF信号(561)を周波数アップコンバートして、第2中間周波数を有する第2IF信号(571)を生成すること(S106)と、第4ミキサ(590)が、局所基準信号(511)の局所基準周波数で第2IF信号(571)を周波数アップコンバートして、模擬目標波(401)を生成すること(S107)とを具備する。ベースバンド信号(691、711)を生成出力することは、波形生成装置(610)が、振幅信号(302)および相対速度信号(303)を入力し、ベースバンド信号(691、711)の周波数および振幅をそれぞれ制御するための周波数制御信号(611)および振幅制御信号(612)を生成すること(S101)と、ベースバンド信号生成装置(62、63、64、620、630、640、650、660、670、680、690)が、遅延信号(310)を入力し、遅延時間ならびに波形生成装置(610)に制御された周波数および振幅を有するベースバンド信号(691、711)を生成すること(S102)とを具備する。 According to one embodiment, in the simulated target generation method, the DDS apparatus (6A to 6D) generates and outputs baseband signals (691, 711) based on predetermined simulation scenarios (301, 302, 303). And the DRFM device (5A, 5B) produces a simulated target wave (401) based on the transmitted wave signal (205) and baseband signal (691, 711) transmitted by any radar device (2) or similar generator. It is provided to generate and output. The simulation scenario (301, 302, 303) includes one or more of a delay signal (301), an amplitude signal (302), and a relative velocity signal (303). The delay signal (301) represents the change in distance from the radar device (2) or similar generator to the virtual simulated target as the delay time of the simulated target wave (401) with respect to the transmitted wave signal (205). The amplitude signal (302) represents a change in the signal strength of the simulated target wave (401). The relative velocity signal (303) represents a change in relative velocity between the radar device (2) or similar generator and a virtual simulated target. To generate and output the simulated target wave (401) (S103 to S107), the local reference oscillator (510) generates the local reference signal (511) having the local reference frequency, and the first mixer (520) generates and outputs the local reference signal (511). , The transmission wave signal (205) is frequency down-converted at the local reference frequency of the local reference signal (511) to generate the first IF signal (531) having the first intermediate frequency (S103), and the frequency conversion circuit (S103). 540) inputs a reference clock signal (202) having a predetermined reference clock frequency from the radar device (2) or the above-mentioned generator, and inputs the reference clock signal to the baseband frequency signal (541) having a predetermined baseband frequency. (202) is converted, and the second mixer (550) frequency-downconverts the first IF signal (531) to the baseband frequency of the baseband frequency signal (541), and the first LoIF signal having a local intermediate frequency. (S104) and the first memory (560) input the delay signal (301), store the first LoIF signal (551), and delay time with respect to the first LoIF signal (551). The second LoIF signal (561) is output as a delayed second LoIF signal (561), and the third mixer (570) up-converts the second LoIF signal (561) at the baseband frequency of the baseband signals (691, 711). The second IF signal (571) having the second intermediate frequency is generated (S106), and the fourth mixer (590) frequency-upconverts the second IF signal (571) at the local reference frequency of the local reference signal (511). Then, the simulated target wave (401) is generated (S107). To generate and output the baseband signal (691, 711), the waveform generator (610) inputs the amplitude signal (302) and the relative velocity signal (303), and the frequency of the baseband signal (691, 711) and Generating a frequency control signal (611) and an amplitude control signal (612) to control the amplitude (S101), and a baseband signal generator (62, 63, 64, 620, 630, 640, 650, 660, respectively). , 670, 680, 690) input a delay signal (310) to generate a baseband signal (691, 711) with a delay time and a controlled frequency and amplitude in the waveform generator (610) (S102). ) And.
前記一実施の形態によれば、送信波よりも低い周波数帯域でA/D処理を行うので、より広い帯域を有する送信波に対応する模擬目標波を生成することが出来る。 According to the above embodiment, since the A / D processing is performed in a frequency band lower than the transmitted wave, it is possible to generate a simulated target wave corresponding to the transmitted wave having a wider band.
添付図面を参照して、本発明による模擬目標発生装置および模擬目標発生方法を実施するための形態を以下に説明する。 A mode for carrying out the simulated target generator and the simulated target generation method according to the present invention will be described below with reference to the accompanying drawings.
本発明の課題をより詳細に説明するために、図1A、図1Bおよび図2を参照して、まず関連技術について説明する。 In order to explain the subject of the present invention in more detail, the related technology will be described first with reference to FIGS. 1A, 1B and 2.
図1Aは、関連技術によるDRFM装置100の一構成例を示すブロック回路図である。上述のとおり、特許文献1(特許第3242587号)および特許文献2(特許第4413757号)では、DRFM装置を用いて模擬目標波を発生させる。
FIG. 1A is a block circuit diagram showing a configuration example of a
図1Aに示すDRFM装置100の構成要素について説明する。DRFM装置100は、入力110と、A/D変換回路120と、メモリ130と、信号処理器140と、D/A変換回路150とを備える。
The components of the
DRFM装置100の各構成要素の接続関係について説明する。入力110は、A/D変換回路120の前段に接続されている。メモリ130は、A/D変換回路120の後段に接続されている。D/A変換回路150は、メモリ130の後段に接続されている。出力160は、D/A変換回路150の後段に接続されている。信号処理器140は、メモリ130との間でデータの送受信が行えるように接続されている。
The connection relationship of each component of the
DRFM装置100の各構成要素の動作について説明する。A/D変換回路120は、入力110を介して、アナログ信号を入力する。A/D変換回路120は、入力したアナログ信号を、デジタル信号に変換して、メモリ130に向けて出力する。メモリ130は、A/D変換回路120から受信したデジタル信号を格納する。信号処理器140は、メモリ130からデジタル信号を読み出し、所定の信号処理を行い、処理されたデジタル信号をメモリ130に書き込む。メモリ130は、処理されたデジタル信号をD/A変換回路150に向けて出力する。D/A変換回路150は、処理されたデジタル信号をアナログ信号に変換し、出力160を介して出力する。
The operation of each component of the
図1Bを参照して、DRFM装置100が模擬目標発生装置として機能することを説明する。図1Bは、DRFM装置100が入力する入力波101と、出力する出力波102との関係の一例を示すグラフである。図1Bのグラフは、2つのグラフを含んでいる。一方のグラフは、破線で描かれており、DRFM装置100が入力110から入力する入力波101を示している。他方のグラフは、実線で描かれており、DRFM装置100が出力160から出力する出力波102を示している。図1Bのグラフにおいて、横軸は時間を示し、縦軸は信号強度を示している。
It will be described that the
任意のレーダ装置または類する発生装置から送信される送信波信号を入力波101として入力110から入力し、この送信波信号に信号処理器140で遅延を与え、出力波102を模擬目標波として出力160からレーダ装置に向けて出力することで、DRFM装置100は模擬目標発生装置として機能する。このとき、レーダ装置に、送信波信号を送信してから模擬目標波を受信するまでの遅延時間に対応する距離だけ離れた位置に目標が存在すると認識させることが出来る。また、送信波信号の周波数に、信号処理器140で変化を与えれば、ドップラ効果を表現することが可能となり、レーダ装置に、目標との間の相対速度の変化を認識させることが出来る。図1Bの例では、出力波102の周波数は、入力波101の周波数よりも低い。このような場合、目標がレーダ装置から遠ざかっているとレーダ装置に認識させることが出来る。
A transmission wave signal transmitted from an arbitrary radar device or a similar generator is input from the input 110 as an input wave 101, a delay is given to this transmission wave signal by the
図2は、別の関連技術によるDRFM装置100Aの一構成例を示すブロック回路図である。図2に示したDRFM装置100Aの構成要素について説明する。DRFM装置100Aは、入力110Aと、分配器(同位相)171と、ミキサ172と、第1ローカル発振器173と、低帯域用DRFM装置174と、ミキサ175と、ミキサ176と、第2ローカル発振器177と、高帯域用DRFM装置178と、ミキサ179と、合成器(同位相)180と、出力160Aとを備えている。
FIG. 2 is a block circuit diagram showing a configuration example of a DRFM device 100A according to another related technique. The components of the DRFM device 100A shown in FIG. 2 will be described. The DRFM device 100A includes an input 110A, a distributor (in-phase) 171, a
図2に示したDRFM装置100Aの構成要素の接続関係について説明する。入力110Aは、分配器(同位相)171の入力に接続されている。分配器(同位相)171の第1出力は、ミキサ172の第1入力に接続されている。分配器(同位相)171の第2出力は、ミキサ176の第1入力に接続されている。第1ローカル発振器173の出力は、ミキサ172の第2入力に接続されている。第2ローカル発振器177の出力は、ミキサ176の第2入力に接続されている。ミキサ172の出力は、低帯域用DRFM装置174の入力に接続されている。ミキサ176の出力は、高帯域用DRFM装置178の入力に接続されている。低帯域用DRFM装置174の出力は、ミキサ175の第1入力に接続されている。高帯域用DRFM装置178の出力は、ミキサ179の第1入力に接続されている。ミキサ175の第2入力は、第1ローカル発振器173の出力に接続されている。ミキサ179の第2入力は、第2ローカル発振器177の出力に接続されている。ミキサ175の出力は、合成器(同位相)180の第1入力に接続されている。ミキサ179の出力は、合成器(同位相)180の第2入力に接続されている。合成器(同位相)180の出力は、出力160Aに接続されている。
The connection relationship of the components of the DRFM device 100A shown in FIG. 2 will be described. The input 110A is connected to the input of the distributor (in-phase) 171. The first output of the distributor (in-phase) 171 is connected to the first input of the
図2に示すDRFM装置100Aの動作について説明する。図2に示すDRFM装置100Aは、レーダ装置からの送信波を入力110Aから入力し、分配器(同位相)171により分配し、低帯域用DRFM装置174と、高帯域用DRFM装置178とを用いて処理を行った後、合成器180(同位相)で合成し、出力160Aから出力することで、帯域幅の拡大を実現している。ここで、図2のDRFM装置100Aの低帯域側回路部では、まず、低帯域用DRFM装置174の前段に接続されているミキサ172が、第1ローカル発振器173が生成する第1発振波で、分配された送信波をダウンコンバージョンする。次に、低帯域用DRFM装置174の後段に接続されているミキサ175が、処理された送信波を、同じ第1発振波でアップコンバージョンする。同様に、図2のDRFM装置100Aの高帯域側回路部では、まず、高帯域用DRFM装置178の前段に接続されているミキサ176が、第2ローカル発振器177が生成する第2発振波で、分配された送信波をダウンコンバージョンする。次に、高帯域用DRFM装置178の後段に接続されているミキサ179が、処理された送信波を、同じ第2発振波でアップコンバージョンする。
The operation of the DRFM device 100A shown in FIG. 2 will be described. The DRFM device 100A shown in FIG. 2 receives the transmitted wave from the radar device from the input 110A, distributes it by the distributor (in-phase) 171 and uses the low-
図1AのDRFM装置100でも、図2のDRFM装置100Aでも、レーダ装置または類する発生装置から送信された送信波信号をA/D変換する。このとき、標本化定理により、送信波信号の周波数の2倍の周波数で標本化を行う必要がある。A/D変換回路120が処理できる周波数には物理的な上限があり、送信波信号がこの上限周波数の半値を超える周波数を有する場合には、A/D変換回路120を備えるDRFM装置100、100Aを模擬目標発生装置として使用することが出来ない。そして、レーダ装置の送信波信号の周波数は今後さらに高くなることが予想される。
Both the
また、図2のDRFM装置100Aは、レーダ装置からの送信波を分配し、帯域幅を分割した2つのDRFM装置174、178を用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術は、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大の幅に制約がある。
Further, the DRFM device 100A of FIG. 2 distributes the transmitted wave from the radar device, performs processing using the two
一実施形態による模擬目標発生装置では、上記の課題を解決するために、ベースバンド変調なしの狭帯域の送信波信号の周波数を所定の局所基準周波数で周波数ダウンコンバートし、より低い周波数を有する中間信号を生成し、この中間信号をA/D変換する。また、この中間信号を用いてベースバンド信号を中間周波数に変換した後、同じ局所基準周波数で周波数アップコンバートすることで、送信波信号に対応する模擬目標波を生成する。 In the simulated target generator according to one embodiment, in order to solve the above problem, the frequency of the narrow band transmission wave signal without baseband modulation is frequency down-converted to a predetermined local reference frequency, and an intermediate having a lower frequency. A signal is generated, and this intermediate signal is A / D converted. Further, after converting the baseband signal to an intermediate frequency using this intermediate signal, the frequency is up-converted at the same local reference frequency to generate a simulated target wave corresponding to the transmitted wave signal.
また、一実施形態による模擬目標発生装置では、レーダ装置から入力する高周波信号は、ベースバンド変調なしの送信波のみとすることにより、特定のレーダ装置への依存性を抑制する。 Further, in the simulated target generator according to one embodiment, the high frequency signal input from the radar device is only the transmitted wave without baseband modulation, so that the dependence on the specific radar device is suppressed.
さらに、一実施形態による模擬目標発生装置では、ベースバンド変調による波形を変更する処理を行うDDS装置を、周波数を処理するDRFM装置から分離することで、DDS装置をDRFM装置よりもさらに低い周波数帯域で行うことが可能となる。 Further, in the simulated target generator according to one embodiment, the DDS device that performs the process of changing the waveform by baseband modulation is separated from the DRFM device that processes the frequency, so that the DDS device has a lower frequency band than the DRFM device. It becomes possible to do it with.
(第1実施形態)
図3Aを参照して、一実施形態による模擬目標発生装置4を用いるレーダ・シミュレーション・システム1の全体的な構成について説明する。図3Aは、一実施形態によるレーダ・シミュレーション・システム1の一構成例を示すブロック回路図である。
(First Embodiment)
The overall configuration of the
図3Aのレーダ・シミュレーション・システム1の構成要素について説明する。レーダ・シミュレーション・システム1は、レーダ装置2と、上位計算機3と、模擬目標発生装置4とを備える。なお、レーダ装置2は、類する他の送信波発生装置に置き換えることも可能である。
The components of the
レーダ装置2は、アンテナ210と、受信機220と、信号処理器230と、基準発振器240と、周波数変換器250とを備える。周波数変換器250は、PLL(Phased Lock Loop:位相同期)回路251と、可変PLL回路252と、ミキサ253と、ミキサ254とを備える。
The radar device 2 includes an antenna 210, a receiver 220, a
模擬目標発生装置4は、アンテナ410を備える。なお、模擬目標発生装置4が備えるその他の構成要素については、後述する。
The
図3Aのレーダ・シミュレーション・システム1の構成要素の接続関係について説明する。レーダ装置2と、模擬目標発生装置4との間は、複数の電気信号を送受信出来るように、電気的に接続されている。具体的には、レーダ装置2は、模擬目標発生装置4に向けて、基準クロック信号202、送信波周波数信号203、ベースバンド変調信号204および送信波信号205を送信する。その他、模擬目標発生装置4は、アンテナ410を介して模擬目標波401を無線信号として送信し、レーダ装置2はアンテナ210を介してこの模擬目標波401を受信波201として受信する。
The connection relationship of the components of the
また、上位計算機3と、模擬目標発生装置4との間は、別の複数の電気信号を送受信できるように、電気的に接続されている。具体的には、上位計算機3は、模擬目標発生装置4に向けて、遅延信号301、振幅信号302および相対速度信号303のうち、1以上を送信する。なお、遅延信号301、振幅信号302および相対速度信号303をまとめて、シミュレーションシナリオ信号とも呼ぶ。言い換えれば、上位計算機3が送信するシミュレーションシナリオ信号は、遅延信号301、振幅信号302および相対速度信号303のうち、少なくとも1つを含む。
Further, the
図3Bを参照して、本実施形態によるレーダ・シミュレーション・システム1の動作、すなわち本実施形態によるレーダ・シミュレーション方法について説明する。図3Bは、一実施形態によるレーダ・シミュレーション方法の一構成例を示すフローチャートである。図3Bのフローチャートは、第0ステップS0〜第6ステップS6の、合計7の工程を備える。図3Bのフローチャートは、第0ステップS0から開始する。第0ステップS0の次に、第1ステップS1が実行される。
The operation of the
第1ステップS1において、レーダ装置2が、送信波信号205を生成して模擬目標発生装置4に向けて送信する。ここで、送信波信号205は、本来、レーダ装置2が外部に向けて送信するレーダ波とは異なり、ベースバンド変調を行う前の信号であることが好ましい。ただし、周波数ホッピングについては、送信波信号205にもレーダ波と同様に施されることが好ましい。このとき、レーダ装置2の内部では、基準クロック信号202、送信波周波数信号203およびベースバンド変調信号204も生成される。したがって、これらの信号は、レーダ装置2の構成に大掛かりな変更を施すことなく、模擬目標発生装置4に提供することが可能となる。なお、レーダ装置2の動作の開始および終了は、上位計算機3によって制御されても良い。第1ステップS1の次に、第2ステップS2が実行される。
In the first step S1, the radar device 2 generates a
第2ステップS2において、上位計算機3が、所定のシミュレーションシナリオに基づいて、遅延信号301、振幅信号302および相対速度信号303のうち、1つ以上を生成し、模擬目標発生装置4に向けて送信する。ここで、シミュレーションシナリオとは、レーダ装置2に認識させる仮想的な模擬目標の移動経路や速度の変化などに係る情報の集合である。なお、第2ステップS2は、第1ステップS1と同時に実行されても良いし、第1ステップS1の前に実行されても良い。第2ステップS2の次に、第3ステップS3が実行される。
In the second step S2, the
第3ステップS3において、模擬目標発生装置4が、レーダ装置2から送信波信号205を受信し、上位計算機3から遅延信号301、振幅信号302および相対速度信号303を受信する。模擬目標発生装置4は、さらに、レーダ装置2から、基準クロック信号202、送信波周波数信号203およびベースバンド変調信号204を読み取る。模擬目標発生装置4は、送信波信号205、遅延信号301、振幅信号302、相対速度信号303、基準クロック信号202、送信波周波数信号203およびベースバンド変調信号204に基づいて、模擬目標波401を生成し、アンテナ410を介してレーダ装置2に向けて送信する。第3ステップS3の次に、第4ステップS4が実行される。
In the third step S3, the
第4ステップS4において、レーダ装置2が、アンテナ210を介して、模擬目標波401を受信波201として受信する。レーダ装置2は、受信波201を処理して、その結果を表す信号を外部に出力しても良い。第4ステップS4の次に、第5ステップS5が実行される。
In the fourth step S4, the radar device 2 receives the
第5ステップS5において、上位計算機3が、シミュレーションが完了したかどうかを判定する。一例として、事前に用意されたシミュレーションシナリオが終了した時点でシミュレーションが完了したと判定しても良い。シミュレーションが完了していない場合(NO)は、第5ステップS5の次に、第1ステップS1が再度実行される。シミュレーションが完了している場合(YES)は、第5ステップの次に、第6ステップS6が実行されて、図3Bのフローチャートは終了する。
In the fifth step S5, the
レーダ装置2の構成要素の動作について説明する。受信機220は、受信波201を、信号処理器230で処理可能な受信信号に変換する。信号処理器230は、受信信号を処理するとともに、送信波周波数信号203およびベースバンド変調信号204を生成する。ただし、受信信号の処理と、送信波周波数信号203およびベースバンド変調信号204の生成とは、独立した別々の処理であっても良い。基準発振器240は、基準クロック信号202を生成する。周波数変換器250は、基準クロック信号202および送信波周波数信号203に基づいて送信波信号205を生成する。
The operation of the components of the radar device 2 will be described. The receiver 220 converts the received
レーダ装置2が生成する各信号について説明する。基準クロック信号202は、レーダ装置2に固有のクロック信号である。模擬目標発生装置4は、レーダ装置2と同期的に動作するために、基準クロック信号202を読み出す。
Each signal generated by the radar device 2 will be described. The
送信波信号205は、本来的にはレーダ装置2が目標に向けて無線送信する信号である。妨害や干渉を防ぐために、レーダ装置2が送信波信号205の周波数を、定期的または周期的に、変化させる技術が知られている。このような技術は、周波数ホッピングと呼ばれる。送信波周波数信号203は、送信波信号205の周波数の変化を模擬目標発生装置4に伝達するための信号である。
The transmitted
また、送信波信号205に含まれるパルス信号のパルス幅やパルス振幅、パルス内の周波数や位相を変化させる技術が知られている。このような技術は、ベースバンド変調と呼ばれる。ベースバンド変調信号204は、送信波信号205のパルス幅やパルス振幅、パルス内の周波数や位相等の変化を模擬目標発生装置4に伝達するための信号である。
Further, a technique for changing the pulse width and pulse amplitude of the pulse signal included in the transmitted
上位計算機3が生成する各信号について説明する。遅延信号301は、模擬目標波401の、送信波信号205に対する遅延時間の変化を表す信号である。模擬目標波401の、送信波信号205に対する遅延時間は、レーダ装置2から、仮想的な模擬目標までの距離に比例する。言い換えれば、遅延時間を適宜に調整することで、レーダ装置2から、仮想的な模擬目標までの距離を、シミュレーションシナリオに沿って変動させることが出来る。
Each signal generated by the
振幅信号302は、模擬目標波401の振幅の変化、すなわち信号強度の変化を表す信号である。模擬目標波401の信号強度は、レーダ装置2から仮想的な模擬目標までの距離や、仮想的な模擬目標の表面における、送信波に対する反射率などに応じて変化する。すなわち、この距離が大きければ大きいほど、模擬目標波401の信号強度は弱くなる。また、反射率が低ければ低いほど、模擬目標波401の信号強度は弱くなる。
The amplitude signal 302 is a signal representing a change in the amplitude of the
相対速度信号303は、模擬目標波401に対する相対速度の変化を表す信号である。模擬目標波401の周波数は、レーダ装置2から仮想的な模擬目標までの距離が変化する際に、ドップラ効果によって変化する。すなわち、レーダ装置2および模擬目標の間の相対速度の大きさおよび方向に応じて、模擬目標波401の周波数は変化する。より具体的には、レーダ装置2および模擬目標が互いに近づいて両者の間の距離が短くなる場合に、模擬目標波401の周波数は高くなる。反対に、レーダ装置2および模擬目標が互いに遠のいて両者の間の距離が長くなる場合に、模擬目標波401の周波数は低くなる。
The relative velocity signal 303 is a signal representing a change in the relative velocity with respect to the
図4Aを参照して、一実施形態による模擬目標発生装置4Aについて説明する。図4Aは、一実施形態による模擬目標発生装置4Aの一構成例を示すブロック回路図である。なお、図4Aの模擬目標発生装置4Aは、図3Aの模擬目標発生装置4に対応する。
A simulated target generator 4A according to an embodiment will be described with reference to FIG. 4A. FIG. 4A is a block circuit diagram showing a configuration example of the simulated target generator 4A according to the embodiment. The simulated target generator 4A of FIG. 4A corresponds to the
模擬目標発生装置4Aの構成要素について説明する。模擬目標発生装置4Aは、入力501、502、503、601、602、603および604と、DRFM装置5Aと、DDS装置6Aと、出力504と、図示しないアンテナ410とを備える。ここで、DRFM装置5AおよびDDS装置6Aは分離可能であることが好ましい。 The components of the simulated target generator 4A will be described. The simulated target generator 4A includes inputs 501, 502, 503, 601, 602, 603 and 604, a DRFM device 5A, a DDS device 6A, an output 504, and an antenna 410 (not shown). Here, it is preferable that the DRFM device 5A and the DDS device 6A are separable.
DRFM装置5Aの構成要素について説明する。DRFM装置5Aは、局所基準発振器510と、第1のミキサ520と、A/D変換回路530と、周波数変換回路540と、第2のミキサ550と、第1のメモリ560と、第3のミキサ570と、D/A変換回路580と、第4のミキサ590とを備える。
The components of the DRFM device 5A will be described. The DRFM device 5A includes a local reference oscillator 510, a
DDS装置6Aの構成要素について説明する。DDS装置6Aは、波形生成装置610と、第2のメモリ620と、DDS回路630と、減衰器640と、出力605とを備える。ここで、第2のメモリ620、DDS回路630および減衰器640をまとめて、ベースバンド信号生成装置とも呼ぶ。
The components of the DDS device 6A will be described. The DDS device 6A includes a
模擬目標発生装置4Aの構成要素の接続関係について説明する。送信波信号205を入力する入力501は、第1のミキサ520の入力に接続されている。遅延信号301を入力する入力502は、第1のメモリ560の入力に接続されている。入力502は、さらに、第2のメモリ620の入力にも接続されている。基準クロック信号202を入力する入力503は、周波数変換回路540の入力に接続されている。入力503は、さらに、DDS回路630の入力にも接続されている。ベースバンド変調信号204を入力する入力601は、第2のメモリ620の入力に接続されている。送信波周波数信号203を入力する入力602は、波形生成装置610の入力に接続されている。振幅信号302を入力する入力604は、波形生成装置610の入力に接続されている。相対速度信号303を入力する入力603は、波形生成装置610の入力に接続されている。
The connection relationship of the components of the simulated target generator 4A will be described. The input 501 for inputting the
波形生成装置610の出力は、さらに、DDS回路630の入力にも接続されている。波形生成装置610の出力は、さらに、減衰器640の入力にも接続されている。
The output of the
第2のメモリ620の出力は、DDS回路630の入力に接続されている。言い換えれば、DDS回路630は、第2のメモリ620の後段に接続されている。
The output of the
DDS回路630の出力は、減衰器640の入力に接続されている。言い換えれば、減衰器640は、DDS回路630の後段に接続されている。
The output of the
減衰器640の出力は、出力605に接続されている。出力605は、第3のミキサ570の入力に接続されている。言い換えれば、DRFM装置5Aは、出力605を介して、DDS装置6Aの後段に接続されている。
The output of the
局所基準発振器510の出力は、第1のミキサ520の入力に接続されている。局所基準発振器510の出力は、第4のミキサ590の入力にも接続されている。周波数変換回路540の出力は、第2のミキサ550の入力に接続されている。
The output of the local reference oscillator 510 is connected to the input of the
第1のミキサ520の出力は、A/D変換回路530の入力に接続されている。言い換えれば、A/D変換回路530は第1のミキサ520の後段に接続されている。
The output of the
A/D変換回路530の出力は、第2のミキサ550の入力に接続されている。言い換えれば、第2のミキサ550はA/D変換回路530の後段に接続されている。
The output of the A /
第2のミキサ550の出力は、第1のメモリ560の入力に接続されている。言い換えれば、第1のメモリ560は、第2のミキサ550の後段に接続されている。
The output of the
第1のメモリ560の出力は、第3のミキサ570の入力に接続されている。言い換えれば、第3のミキサ570は、第1のメモリ560の後段に接続されている。
The output of the
第3のミキサ570の出力は、D/A変換回路580の入力に接続されている。言い換えれば、D/A変換回路580は、第3のミキサ570の後段に接続されている。
The output of the
D/A変換回路580の出力は、第4のミキサ590の入力に接続されている。言い換えれば、第4のミキサ590は、D/A変換回路580の後段に接続されている。
The output of the D /
第4のミキサ590の出力は、出力504に接続されている。出力504は、図3Aのアンテナ410に接続されている。
The output of the
図4B、図5Aおよび図5Bを参照して、本実施形態による模擬目標発生装置4Aの動作、すなわち本実施形態による模擬目標発生方法について説明する。図4Bは、一実施形態による模擬目標発生方法の一構成例を示すフローチャートである。なお、図4Bのフローチャートの内容は、図3Bの第3ステップS3に含まれる。図5Aおよび図5Bは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。 The operation of the simulated target generator 4A according to the present embodiment, that is, the simulated target generation method according to the present embodiment will be described with reference to FIGS. 4B, 5A, and 5B. FIG. 4B is a flowchart showing a configuration example of a simulated target generation method according to an embodiment. The contents of the flowchart of FIG. 4B are included in the third step S3 of FIG. 3B. 5A and 5B are graphs showing an example of the frequency relationship of each intermediate signal generated by the simulated target generator according to the embodiment.
図4Bのフローチャートは、第0ステップS100〜第8ステップS108の、合計9の工程を含む。図4Bのフローチャートは、第0ステップS100から開始する。第0ステップS100の次には、第1ステップS101が実行される。 The flowchart of FIG. 4B includes a total of nine steps of the 0th step S100 to the 8th step S108. The flowchart of FIG. 4B starts from the 0th step S100. After the 0th step S100, the 1st step S101 is executed.
第1ステップS101において、波形生成装置610が、送信波周波数信号203、振幅信号302および相対速度信号303に基づいて、ベースバンド信号691の波形を表す波形信号を生成する。ここで、波形信号は、ベースバンド信号691の波形そのものを定義する情報のみならず、ベースバンド信号691の周波数の変化や、ベースバンド信号691の振幅の変化などに係る情報をも含む。より具体的には、波形信号は、周波数制御信号611および振幅制御信号612を含む。言い換えれば、波形生成装置610は、ベースバンド信号691の周波数を制御するための周波数制御信号611を生成し、また、ベースバンド信号691の振幅を制御するための振幅制御信号612を生成する。なお、周波数の変化に係る情報は送信波周波数信号203および相対速度信号303から得られ、振幅の変化に係る情報は振幅信号302から得られる。第1ステップS101の次には、第2ステップS102が実行される。
In the first step S101, the
第2ステップS102において、波形生成装置610が、ベースバンド変調信号204、基準クロック信号202および波形信号に基づいて、ベースバンド信号691を生成する。より詳細には、まず、第2のメモリ620がベースバンド変調信号204および遅延信号301を格納する。次に、DDS回路630が基準クロック信号202および周波数制御信号611を入力して、基準クロック信号202の周波数および周波数制御信号611で定義されるドップラ周波数に対応したクロック信号により、第2のメモリ620からベースバンド変調信号204を読み出して中間ベースバンド信号を生成する。次に、減衰器640が、振幅制御信号612に応じて中間ベースバンド信号の振幅を調整し、ベースバンド信号691を出力する。第2ステップS102の次に、第3ステップS103が実行される。
In the second step S102, the
第3ステップS103において、第1のミキサ520が、送信波信号205を、局所基準周波数で周波数ダウンコンバートして、第1中間周波数を有する第1IF(Intermediate Frequency:中間周波数)信号531を生成する。したがって、第1IF信号531の周波数は、送信波信号205の周波数から局所基準周波数を差し引いた周波数である。このとき、送信波信号205に周波数ホッピングが施されていれば、第1IF信号531はその周波数変更信号を含む。
In the third step S103, the
ここで、第1のミキサ520は、局所基準周波数を、Lo(Local reference:局所基準)信号511として入力する。Lo信号511は、局所基準発振器510によって常時生成されることが好ましい。
Here, the
送信波信号205、Lo信号402および第1のIF信号531の、それぞれの周波数の関係を、図5Aに示す。図5Aの横軸は、周波数を表す。
The relationship between the frequencies of the
本実施形態では、第1のIF信号531を、A/D変換回路530でアナログ・デジタル変換する。第3ステップS103の次に、第4ステップS104が実行される。
In the present embodiment, the first IF
第4ステップS104において、第2のミキサ550が、第1IF信号531を、ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第1LoIF(Local Intermediate Frequency:局所中間周波数)信号551を生成する。したがって、第1のLoIF信号551の周波数は、第1IF信号531の周波数から、ベースバンド周波数を差し引いた周波数である。ここで、第2のミキサ550は、ベースバンド周波数を、ベースバンド周波数信号541として入力する。本実施形態では、周波数変換回路540が、基準クロック信号202の周波数を変換して、ベースバンド周波数信号541を生成する。基準クロック信号202の周波数がベースバンド周波数に等しい場合は、周波数変換回路540は省略可能である。
In the fourth step S104, the
第1のIF信号531、ベースバンド周波数信号541および第1のLoIF信号551の、それぞれの周波数の関係を、図5Aに示す。
The relationship between the frequencies of the first IF
なお、本実施形態では、第2のミキサ550の前段にA/D変換回路530が接続されているので、第2のミキサ550はデジタル信号を処理するミキサである。第4ステップS104の次に、第5ステップS105が実行される。
In the present embodiment, since the A /
第5ステップS105において、第1のメモリ560が、第1のLoIF信号551に遅延を加えて、第2のLoIF信号561を生成する。第1のメモリ560は、この遅延に係る情報を、遅延信号301として入力する。第5ステップS105の次に、第6ステップS106が実行される。
In the fifth step S105, the
第6ステップS106において、第3のミキサ570が、第2のLoIF信号561およびベースバンド信号691のミキシングを行って第2のIF信号571を生成する。このとき、第2のIF信号571の周波数は、第2のLoIF信号561の周波数と、ベースバンド信号691の周波数との和である。言い換えれば、第3のミキサ570は、第2のLoIF信号561を、ベースバンド信号691の周波数で周波数アップコンバートしている。さらに言い換えれば、第3のミキサ570は、ベースバンド信号691を、第2のLoIF信号561の周波数で周波数アップコンバートしている。その結果、第2のIF信号571の周波数は、第1のIF信号531の周波数に等しい。
In the sixth step S106, the
ベースバンド信号691、第2のLoIF信号561および第2のIF信号571の、それぞれの周波数の関係を、図5Bに示す。図5Bの横軸は、周波数を表す。
The relationship between the frequencies of the baseband signal 691, the
なお、DDS装置6AおよびDRFM装置5Aは、それぞれが同じ遅延信号301を入力することで、第3のミキサ570が入力するベースバンド信号691および第2のLoIF信号561の遅延量が一致する。
By inputting the same delay signal 301 to each of the DDS device 6A and the DRFM device 5A, the delay amounts of the baseband signal 691 and the
本実施形態では、第3のミキサ570はデジタル信号処理を行う。その後、第3のミキサ570の後段に接続されたD/A変換回路580が、第2のIF信号571をデジタル・アナログ変換する。第6ステップS106の次に、第7ステップS107が実行される。
In this embodiment, the
第7ステップS107において、第4のミキサ590が、アナログ信号に変換された第2のIF信号571と、Lo信号511とをミキシングして、模擬目標波401を生成する。このとき、模擬目標波401の周波数は、第2のIF信号571の周波数と、局所基準周波数との和である。言い換えれば、第4のミキサ590は、第2のIF信号571を、局所基準周波数で周波数アップコンバートしている。さらに言い換えれば、第4のミキサ590は、Lo信号511を、第2のIF信号571の周波数で周波数アップコンバートしている。その結果、模擬目標波401の周波数は、送信波信号205と同じ帯域に含まれる。第2のIF信号571、Lo信号511および模擬目標波401の、それぞれの周波数の関係を、図5Bに示す。
In the seventh step S107, the
本実施形態によれば、どんなに広い周波数帯域を有する信号でも、特に、高速な周波数ホッピングを行い非常に広い周波数帯域を含む信号でも処理できる理想的なA/D変換回路を用いて送信波信号205をそのままの周波数帯域で処理した場合と同じ模擬目標波401が得られる。
According to the present embodiment, the transmitted
第7ステップS107の次に、第8ステップS108が実行されて、図4Bのフローチャートは終了する。 After the seventh step S107, the eighth step S108 is executed, and the flowchart of FIG. 4B ends.
このように動作することで、本実施形態による模擬目標発生装置4および模擬目標発生方法では、遅延、信号歪、ドップラシフト、などの影響を再現した模擬目標波401を生成することが出来る。
By operating in this way, the
本実施形態による模擬目標発生装置4および模擬目標発生方法では、DRFM装置5Aから分離したDDS装置6Aでベースバンド変調の処理を行うことで、ベースバンド変調に係るサンプリング周波数を低減することが可能となり、ベースバンド信号691への波形処理が容易になる。
In the
(第2実施形態)
図6を参照して、別の実施形態による模擬目標発生装置4Bについて説明する。図6は、一実施形態による模擬目標発生装置4Bの一構成例を示すブロック回路図である。なお、図6の模擬目標発生装置4Bは、図3Aの模擬目標発生装置4に対応する。
(Second Embodiment)
A simulated target generator 4B according to another embodiment will be described with reference to FIG. FIG. 6 is a block circuit diagram showing a configuration example of the simulated target generator 4B according to the embodiment. The simulated target generator 4B of FIG. 6 corresponds to the
図6の模擬目標発生装置4Bは、図4Aの模擬目標発生装置4Aと、以下の点で異なる。すなわち、図4AのDRFM装置5Aを、図6のDRFM装置5Bに置き換える。ここで、図4AのDDS装置6Aと、図6のDDS装置6Aとは、同じ構成である。 The simulated target generator 4B of FIG. 6 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DRFM device 5A of FIG. 4A is replaced with the DRFM device 5B of FIG. Here, the DDS device 6A of FIG. 4A and the DDS device 6A of FIG. 6 have the same configuration.
図6のDRFM装置5Bは、図4AのDRFM装置5Aと、以下の2つの相違点で異なる。第1の相違点として、A/D変換回路530が、第2のミキサ550の後段に接続されており、かつ、A/D変換回路530の出力が第1のメモリ560の入力に接続されている。また、第1のミキサ520の出力が、第2のミキサ550の入力に接続されている。第2のミキサ550は、アナログ信号処理を行う。
The DRFM device 5B of FIG. 6 differs from the DRFM device 5A of FIG. 4A in the following two differences. The first difference is that the A /
第2の相違点として、D/A変換回路580が、第1のメモリ560の前段に接続されており、かつ、D/A変換回路の580の出力が第3のミキサ570の入力に接続されている。また、第3のミキサ570の出力が、第4のミキサ590の入力に接続されている。第3のミキサ570は、アナログ信号処理を行う。
The second difference is that the D /
言い換えれば、図6の模擬目標発生装置4Bは、図4Aの模擬目標発生装置4Aの、A/D変換回路530およびD/A変換回路580の位置を変えたものである。この場合でも、模擬目標発生装置4Bは、模擬目標発生装置4Aと同様に、模擬目標波401を生成できる。
In other words, the simulated target generator 4B of FIG. 6 has the positions of the A /
本実施形態による模擬目標発生装置4Bのその他の構成および動作は、図4Aに示した模擬目標発生装置4Aの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4B according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.
(第3実施形態)
図7を参照して、さらに別の実施形態による模擬目標発生装置4Cについて説明する。図7は、一実施形態による模擬目標発生装置4Cの一構成例を示すブロック回路図である。なお、図7の模擬目標発生装置4Cは、図3Aの模擬目標発生装置4に対応する。
(Third Embodiment)
A simulated target generator 4C according to still another embodiment will be described with reference to FIG. 7. FIG. 7 is a block circuit diagram showing a configuration example of the simulated target generator 4C according to the embodiment. The simulated target generator 4C of FIG. 7 corresponds to the
図7の模擬目標発生装置4Cは、図4Aの模擬目標発生装置4Aと、以下の点で異なる。すなわち、図4AのDDS装置6Aを、図7のDDS装置6Bに置き換える。ここで、図4AのDRFM装置5Aと、図7のDRFM装置5Aとは、同じ構成である。 The simulated target generator 4C of FIG. 7 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the DDS device 6B of FIG. Here, the DRFM device 5A of FIG. 4A and the DRFM device 5A of FIG. 7 have the same configuration.
図7のDDS装置6Bは、図4AのDDS装置6Aと、以下の点で異なる。すなわち、第2のメモリ620が、減衰器640の後段に接続されている。また、ベースバンド変調信号204を入力する入力601が、DDS回路630の入力に接続されている。さらに、第2のメモリ620が、減衰器640の出力信号に遅延を加えて、ベースバンド信号691として出力605に出力している。ここで、減衰器640の出力信号も、中間ベースバンド信号と呼んでも良い。
The DDS device 6B of FIG. 7 differs from the DDS device 6A of FIG. 4A in the following points. That is, the
言い換えれば、図7の模擬目標発生装置4Cは、図4Aの模擬目標発生装置4Aの、第2のメモリ620の位置を変えたものである。模擬目標発生装置4Bは、模擬目標発生装置4Aと同様に、模擬目標波401を生成できる。
In other words, the simulated target generator 4C of FIG. 7 is a modified position of the
本実施形態による模擬目標発生装置4Cのその他の構成および動作は、図4Aに示した模擬目標発生装置4Aの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4C according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.
(第4実施形態)
図8を参照して、さらに別の実施形態による模擬目標発生装置4Dについて説明する。図8は、一実施形態による模擬目標発生装置4Dの一構成例を示すブロック回路図である。なお、図8の模擬目標発生装置4Dは、図3Aの模擬目標発生装置4に対応する。
(Fourth Embodiment)
A simulated target generator 4D according to still another embodiment will be described with reference to FIG. FIG. 8 is a block circuit diagram showing a configuration example of the simulated target generator 4D according to the embodiment. The simulated target generator 4D of FIG. 8 corresponds to the
図8の模擬目標発生装置4Dは、図4Aの模擬目標発生装置4Aと、以下の点で異なる。すなわち、図4AのDDS装置6Aを、図8のDDS装置6Cに置き換える。ここで、図4AのDRFM装置5Aと、図8のDRFM装置5Aとは、同じ構成である。
The simulated target generator 4D of FIG. 8 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the
図8のDDS装置6Cは、図4AのDDS装置6Aと、以下の点で異なる。すなわち、第2のメモリ620を、並列に接続された複数のメモリ621〜62Nを備えるメモリ群62に置き換え、DDS回路630を、並列に接続された複数のDDS回路631〜63Nを備えるDDS回路群63に置き換え、減衰器640を、並列に接続された複数の減衰器641〜64Nを備える減衰器群64に置き換え、合成回路710を追加する。ここで、ベースバンド変調信号204を入力する入力601は、複数のメモリ621〜62Nのそれぞれの入力に接続されている。複数のメモリ621〜62Nのそれぞれの出力は、複数のDDS回路631〜63Nのそれぞれの入力に接続されている。複数のDDS回路631〜63Nのそれぞれの出力は、複数の減衰器641〜64Nのそれぞれの入力に接続されている。複数の減衰器641〜64Nのそれぞれの出力は、合成回路710の入力に接続されている。合成回路710の出力は、出力605に接続されている。
The
言い換えれば、図8のDDS装置6Cは、図4AのDDS装置6Aが備える第2のメモリ620、DDS回路630および減衰器640を、それぞれ複数に並列化して複雑化したものである。このような構成によって、複数の中間ベースバンド信号を生成し、合成回路710でこれらの中間ベースバンド信号を合成して、複雑な波形を有するベースバンド信号711を生成することが可能となる。
In other words, the
本実施形態による模擬目標発生装置4Dのその他の構成および動作は、図4Aに示した模擬目標発生装置4Aの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4D according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.
(第5実施形態)
図9を参照して、さらに別の実施形態による模擬目標発生装置4Eについて説明する。図9は、一実施形態による模擬目標発生装置4Eの一構成例を示すブロック回路図である。なお、図9の模擬目標発生装置4Eは、図3Aの模擬目標発生装置4に対応する。
(Fifth Embodiment)
A simulated target generator 4E according to still another embodiment will be described with reference to FIG. FIG. 9 is a block circuit diagram showing a configuration example of the simulated target generator 4E according to the embodiment. The simulated target generator 4E of FIG. 9 corresponds to the
図9の模擬目標発生装置4Eは、図4Aの模擬目標発生装置4Aと、以下の点で異なる。すなわち、図4AのDDS装置6Aを、図9のDDS装置6Dに置き換える。ここで、図4AのDRFM装置5Aと、図9のDRFM装置5Aとは、同じ構成である。
The simulated target generator 4E of FIG. 9 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the
図9のDDS装置6Dは、アナログ信号としてのベースバンド変調信号204Aを入力して、ベースバンド信号691を出力する。
The
図9のDDS装置6Dの構成要素について説明する。DDS装置6Dは、波形生成装置610と、ドップラ周波数発振器650と、A/D変換回路660と、振幅変化装置670と、第5のミキサ680と、第3のメモリ690とを備える。ここで、ドップラ周波数発振器650、A/D変換回路660、振幅変化装置670、第5のミキサ680および第3のメモリ690をまとめて、ベースバンド信号生成装置とも呼ぶ。
The components of the
DDS装置6Dの構成要素の接続関係について説明する。波形生成装置610の入力には、送信波周波数信号203を入力する入力602と、振幅信号302を入力する入力603とが接続されている。波形生成装置610の出力には、ドップラ周波数発振器650の入力と、A/D変換回路660の入力と、振幅変化装置670の入力とが接続されている。ドップラ周波数発振器650の入力には、波形生成装置610の出力と、相対速度信号303を入力する入力604とが接続されている。ドップラ周波数発振器650の出力は、第5のミキサ680の入力に接続されている。ベースバンド変調信号204Aを入力する入力601は、A/D変換回路660の入力に接続されている。A/D変換回路660の出力は、振幅変化装置670の入力に接続されている。振幅変化装置670の出力は、第5のミキサ680の入力に接続されている。第5のミキサ680の出力は、第3のメモリ690の入力に接続されている。第3のメモリ690の出力は、出力605に接続されている。遅延信号301を入力する入力502は、メモリ690の入力に接続されている。
The connection relationship of the components of the
DDS装置6Dの動作について説明する。まず、波形生成装置610は、図4Aの場合と同様に、波形信号としての周波数制御信号611および振幅制御信号612を生成する。次に、ベースバンド信号生成装置において、ドップラ周波数発振器650は、ベースバンド波形信号と、相対速度信号303とを入力して、ドップラ周波数を有するドップラ周波数信号613を生成する。A/D変換回路660は、アナログ信号としてのベースバンド変調信号204Aをアナログ・デジタル変換して、デジタル信号としての変調回路信号を生成する。振幅変化装置670は、デジタル信号としてのベースバンド変調信号204Aの振幅を、振幅制御信号612に応じて調整する。第5のミキサ680は、ドップラ周波数信号613と、振幅を調整された変調回路信号とをミキシングし、遅延を加える前の中間ベースバンド信号を生成する。第3のメモリ690は、中間ベースバンド信号に遅延を加えたベースバンド信号691を生成する。
The operation of the
図9のDDS装置6Dは、このような構成および動作により、DDS回路を用いずに、アナログ信号として入力したベースバンド変調信号204に基づいて、他の実施形態と同様にベースバンド信号691を生成することが出来る。
With such a configuration and operation, the
以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。特に、DRFM装置5A、5Bと、DDS装置6A〜6Dとは、自由に組み合わせることが可能である。 Although the invention made by the inventor has been specifically described above based on the embodiment, the present invention is not limited to the embodiment and can be variously modified without departing from the gist thereof. Needless to say. In addition, the features described in the above-described embodiments can be freely combined within a technically consistent range. In particular, the DRFM devices 5A and 5B and the DDS devices 6A to 6D can be freely combined.
1 レーダ・シミュレーション・システム
100、100A DRFM装置
101 入力波
102 出力波
110、110A 入力
120 A/D(アナログ・デジタル)変換回路
130 メモリ
140、140A 信号処理器
141 FFT回路
142 周波数変更手段
143 逆FFT回路
150 D/A変換回路
160、160A 出力
171 分配器(同位相)
172 ミキサ
173 第1ローカル発振器
174 低帯域用DRFM装置
175 ミキサ
176 ミキサ
177 第2ローカル発振器
178 高帯域用DRFM装置
179 ミキサ
180 合成器(同位相)
2 レーダ装置
201 受信波
202 基準クロック信号
203 送信波周波数信号
204 ベースバンド変調信号
205 送信波信号
210 アンテナ
220 受信機
230 信号処理器
240 基準発振器
250 周波数変換器
251 PLL回路
252 可変PLL回路
253 ミキサ
254 ミキサ
3 上位計算機
301 遅延信号
302 振幅信号
303 相対速度信号
4、4A 模擬目標発生装置
401 模擬目標波
410 アンテナ
5A DRFM装置
501 入力
502 入力
503 入力
504 出力
510 局所基準発振器
511 Lo信号
520 ミキサ
530 A/D変換回路
531 IF信号
540 周波数変換回路
541 ベースバンド周波数信号
550 ミキサ
551 LoIF信号
560 メモリ
561 LoIF信号
570 ミキサ
580 D/A変換回路
590 ミキサ
6A DDS装置
601 入力
602 入力
603 入力
604 入力
605 出力
610 波形生成装置
611 周波数制御信号
612 振幅制御信号
613 ドップラ周波数信号
62 メモリ群
620、621〜62N メモリ
63 DDS回路群
630、631〜63N DDS回路
64 減衰器群
640、641〜64N 減衰器
650 ドップラ周波数発振器
651 ドップラ周波数信号
660 A/D変換回路
670 振幅変化装置
680 ミキサ
690 メモリ
691 ベースバンド信号
710 合成回路
711 ベースバンド信号
1
172
2
Claims (8)
前記シミュレーションシナリオに基づいてベースバンド信号を生成出力するDDS(Direct Digital Synthesizer:ダイレクト・デジタル・シンセサイザ)装置と、
前記送信波信号および前記ベースバンド信号に基づいて前記模擬目標波を生成出力するDRFM(Digital Radio Frequency Memory)装置と
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、1つ以上
を含み、
前記DRFM装置は、
局所基準周波数を有する局所基準信号を生成する局所基準発振器と、
前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、第1中間周波数を有する第1IF(Intermediate Frequency:中間周波数)信号を生成する第1ミキサと、
所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、基準クロック信号を、所定のベースバンド周波数を有するベースバンド周波数信号に変換する周波数変換回路と、
前記第1ミキサの後段に接続されて、前記第1IF信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第1LoIF(Local Intermediate Frequency:局所中間周波数)信号を生成する第2ミキサと、
前記遅延信号を入力し、かつ、前記第2ミキサの後段に接続されて、前記第1LoIF信号を格納し、前記第1LoIF信号に対して前記遅延時間だけ遅延した第2LoIF信号として出力する第1メモリと、
前記第1メモリの後段に接続されて、前記ベースバンド信号を前記第2LoIF信号が有する第2LoIF周波数で周波数アップコンバートして、第2中間周波数を有する第2IF信号を生成する第3ミキサと、
前記第3ミキサの後段に接続されて、前記局所基準信号の前記局所基準周波数で前記第2IF信号を周波数アップコンバートして、前記模擬目標波を生成する第4ミキサと
を具備し、
前記DDS装置は、
前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成する波形生成装置と、
前記波形生成装置の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成するベースバンド信号生成装置と
を具備する
模擬目標発生装置。 A simulated target generator that converts a transmitted wave signal transmitted by an arbitrary radar device or similar generator based on a predetermined simulation scenario to generate a simulated target wave transmitted to the radar device or the similar generator. And
A DDS (Direct Digital Synthesizer) device that generates and outputs a baseband signal based on the simulation scenario, and a direct digital synthesizer device.
It is provided with a DRFM (Digital Radio Frequency Memory) device that generates and outputs the simulated target wave based on the transmitted wave signal and the baseband signal.
The simulation scenario is
A delay signal representing a change in the distance from the radar device or the like generator to a virtual simulated target as a delay time of the simulated target wave with respect to the transmitted wave signal.
An amplitude signal representing a change in the signal strength of the simulated target wave and
Containing one or more of the relative velocity signals representing the change in relative velocity between the radar device or similar generator and the virtual simulated target.
The DRFM device is
A local reference oscillator that produces a local reference signal with a local reference frequency,
A first mixer that generates a first IF (Intermediate Frequency) signal having a first intermediate frequency by frequency down-converting the transmitted wave signal at the local reference frequency of the local reference signal.
A frequency conversion circuit that inputs a reference clock signal having a predetermined reference clock frequency from the radar device or the similar generator and converts the reference clock signal into a baseband frequency signal having a predetermined baseband frequency.
A first LoIF (Local Intermediate Frequency) signal having a local intermediate frequency, which is connected to the subsequent stage of the first mixer and frequency down-converts the first IF signal at the baseband frequency of the baseband frequency signal. With a second mixer that produces
A first memory that inputs the delay signal and is connected to the subsequent stage of the second mixer to store the first LoIF signal and output it as a second LoIF signal delayed by the delay time with respect to the first LoIF signal. When,
A third mixer connected to the subsequent stage of the first memory and up-converting the baseband signal at the second LoIF frequency of the second LoIF signal to generate a second IF signal having a second intermediate frequency.
It is provided with a fourth mixer which is connected to the subsequent stage of the third mixer and up-converts the second IF signal at the local reference frequency of the local reference signal to generate the simulated target wave.
The DDS device is
A waveform generator that inputs the amplitude signal or the relative velocity signal and generates a frequency control signal or an amplitude control signal for controlling the frequency or amplitude of the baseband signal, respectively.
A baseband signal generator connected to a subsequent stage of the waveform generator and inputting the delay signal to generate the baseband signal having the delay time and the frequency and amplitude controlled by the waveform generator. A simulated target generator equipped with.
前記第1ミキサの後段に接続され、かつ、前記第2ミキサの前段に接続されて、前記第1IF信号をA/D(アナログ・デジタル)変換する第1A/D変換回路と、
前記第3ミキサの後段に接続され、かつ、前記第4ミキサの後段に接続されて、前記第2IF信号をD/A(デジタル・アナログ)変換するD/A変換回路と
をさらに具備する
模擬目標発生装置。 In the simulated target generator according to claim 1,
A first A / D conversion circuit that is connected to the subsequent stage of the first mixer and is connected to the front stage of the second mixer to perform A / D (analog / digital) conversion of the first IF signal.
A simulated target further comprising a D / A conversion circuit connected to the subsequent stage of the third mixer and connected to the subsequent stage of the fourth mixer to perform D / A (digital-to-analog) conversion of the second IF signal. Generator.
前記第2ミキサの後段に接続され、かつ、前記第1メモリの前段に接続されて、前記第1LoIF信号をA/D変換する第1A/D変換回路と、
前記第1メモリの後段に接続され、かつ、前記第3ミキサの前段に接続されて、前記第2LoIF信号をD/A変換するD/A変換回路と
をさらに具備する
模擬目標発生装置。 In the simulated target generator according to claim 1,
A first A / D conversion circuit that is connected to the subsequent stage of the second mixer and is connected to the front stage of the first memory to perform A / D conversion of the first LoIF signal.
A simulated target generator further comprising a D / A conversion circuit connected to the subsequent stage of the first memory and connected to the front stage of the third mixer to perform D / A conversion of the second LoIF signal.
前記ベースバンド信号生成装置は、
前記遅延信号およびベースバンド変調信号を入力して格納する第2メモリと、
前記基準クロック信号および前記周波数制御信号を入力し、かつ、前記第2メモリの後段に接続されて、中間ベースバンド信号を生成するDDS回路と、
前記DDS回路の後段に接続されて、前記中間ベースバンド信号の振幅を減衰して前記ベースバンド信号を生成する減衰器と
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A second memory for inputting and storing the delay signal and the baseband modulation signal, and
A DDS circuit that inputs the reference clock signal and the frequency control signal and is connected to the subsequent stage of the second memory to generate an intermediate baseband signal.
A simulated target generator including an attenuator connected to a subsequent stage of the DDS circuit to attenuate the amplitude of the intermediate baseband signal to generate the baseband signal.
前記ベースバンド信号生成装置は、
前記基準クロック信号、ベースバンド変調信号および前記周波数制御信号を入力して第1中間ベースバンド信号を生成するDDS回路と、
前記DDS回路の後段に接続されて、かつ、前記振幅制御信号を入力し、前記振幅制御信号に応じて前記第1中間ベースバンド信号の振幅を減衰した第2中間ベースバンド信号を生成する減衰器と、
前記減衰器の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延を有する前記ベースバンド信号を生成する第2メモリと
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A DDS circuit that inputs the reference clock signal, the baseband modulation signal, and the frequency control signal to generate a first intermediate baseband signal, and
An attenuator connected to the subsequent stage of the DDS circuit, inputting the amplitude control signal, and generating a second intermediate baseband signal in which the amplitude of the first intermediate baseband signal is attenuated according to the amplitude control signal. When,
A simulated target generator connected to the subsequent stage of the attenuator and including a second memory for inputting the delay signal and generating the baseband signal having the delay.
前記ベースバンド信号生成装置は、
メモリ群と、
前記メモリ群の後段に接続されたDDS回路群と、
前記DDS回路群の後段に接続された減衰器群と、
前記減衰器群の後段に接続された合成回路と
を具備し、
前記メモリ群は、
複数のメモリ
を具備し、
前記DDS回路群は、
前記複数のメモリの後段にそれぞれ接続された複数のDDS回路
を具備し、
前記減衰器群は、
前記複数のDDS回路の後段にそれぞれ接続された複数の減衰器
を具備し、
前記複数のメモリのそれぞれは、前記遅延信号およびベースバンド変調信号を入力して格納し、
前記複数のDDS回路のそれぞれは、前段に接続された前記それぞれのメモリから前記遅延信号および前記ベースバンド変調信号を入力し、かつ、前記基準クロック信号および前記周波数制御信号を入力し、第1中間ベースバンド信号を生成し、
前記複数の減衰器のそれぞれは、前段に接続された前記それぞれのDDS回路から前記第1中間ベースバンド信号を入力し、前記振幅制御信号に基づいて前記第1中間ベースバンド信号の振幅を減衰して第2中間ベースバンド信号を生成し、
前記合成回路は、前記複数の減衰器から複数の前記第2中間ベースバンド信号を合成して前記ベースバンド信号を生成する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
Memory group and
The DDS circuit group connected to the subsequent stage of the memory group and
The attenuator group connected to the subsequent stage of the DDS circuit group and
It is provided with a synthesis circuit connected to the subsequent stage of the attenuator group.
The memory group
Equipped with multiple memories
The DDS circuit group is
A plurality of DDS circuits connected to the subsequent stages of the plurality of memories are provided.
The attenuator group
A plurality of attenuators connected to each of the subsequent stages of the plurality of DDS circuits are provided.
Each of the plurality of memories inputs and stores the delay signal and the baseband modulation signal, and stores the delay signal and the baseband modulation signal.
Each of the plurality of DDS circuits inputs the delay signal and the baseband modulation signal from the respective memory connected to the previous stage, and inputs the reference clock signal and the frequency control signal, and the first intermediate Generate a baseband signal,
Each of the plurality of attenuators inputs the first intermediate baseband signal from the respective DDS circuit connected to the previous stage, and attenuates the amplitude of the first intermediate baseband signal based on the amplitude control signal. Generates a second intermediate baseband signal
The synthesis circuit is a simulated target generator that synthesizes a plurality of the second intermediate baseband signals from the plurality of attenuators to generate the baseband signal.
前記ベースバンド信号生成装置は、
前記周波数制御信号および前記相対速度信号を入力して、ドップラ周波数を有するドップラ周波数信号を生成するドップラ周波数発振器と、
アナログ信号としてのベースバンド変調信号をデジタル信号としてのベースバンド変調信号にA/D変換する第2A/D変換回路と、
デジタル信号としての前記ベースバンド変調信号の振幅を、前記振幅制御信号に応じて調整する振幅変化装置と、
前記ドップラ周波数信号と、振幅を調整された前記ベースバンド変調信号とをミキシングして中間ベースバンド信号を生成する第5のミキサと、
前記遅延信号に対応する前記遅延を前記中間ベースバンド信号に加えて前記ベースバンド信号を生成する第3メモリと
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A Doppler frequency oscillator that inputs the frequency control signal and the relative velocity signal to generate a Doppler frequency signal having a Doppler frequency.
A second A / D conversion circuit that A / D converts a baseband modulation signal as an analog signal into a baseband modulation signal as a digital signal,
An amplitude changer that adjusts the amplitude of the baseband modulated signal as a digital signal according to the amplitude control signal, and
A fifth mixer that mixes the Doppler frequency signal and the amplitude-adjusted baseband modulation signal to generate an intermediate baseband signal.
A simulated target generator including a third memory that generates the baseband signal by adding the delay corresponding to the delay signal to the intermediate baseband signal.
DRFM装置が、任意のレーダ装置または類する発生装置が送信する送信波信号および前記ベースバンド信号に基づいて模擬目標波を生成出力することと
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、1つ以上
を含み、
前記模擬目標波を生成出力することは、
局所基準発振器が、局所基準周波数を有する局所基準信号を生成することと、
第1ミキサが、前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、中間周波数を有する第1IF信号を生成することと、
周波数変換回路が、所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号に変換することと、
第2ミキサが、前記第1IF信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第1LoIF信号を生成することと、
第1メモリが、前記遅延信号を入力し、前記第1LoIF信号を格納し、前記第1LoIF信号に対して前記遅延時間だけ遅延した第2LoIF信号として出力することと、
第3ミキサが、前記ベースバンド信号の前記ベースバンド周波数で前記第2LoIF信号を周波数アップコンバートして、前記中間周波数を有する第2IF信号を生成することと、
第4ミキサが、前記局所基準信号の前記局所基準周波数で前記第2IF信号を周波数アップコンバートして、前記模擬目標波を生成することと
を具備し、
前記ベースバンド信号を生成出力することは、
波形生成装置が、前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成することと、
ベースバンド信号生成装置が、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成することと
を具備する
模擬目標発生方法。
The DDS device generates and outputs a baseband signal based on a predetermined simulation scenario.
The DRFM device comprises generating and outputting a simulated target wave based on a transmitted wave signal transmitted by an arbitrary radar device or a similar generator and the baseband signal.
The simulation scenario is
A delay signal representing a change in the distance from the radar device or the like generator to a virtual simulated target as a delay time of the simulated target wave with respect to the transmitted wave signal.
An amplitude signal representing a change in the signal strength of the simulated target wave and
Containing one or more of the relative velocity signals representing the change in relative velocity between the radar device or similar generator and the virtual simulated target.
Generating and outputting the simulated target wave
The local reference oscillator produces a local reference signal with a local reference frequency,
The first mixer frequency-downconverts the transmitted wave signal at the local reference frequency of the local reference signal to generate a first IF signal having an intermediate frequency.
A frequency conversion circuit inputs a reference clock signal having a predetermined reference clock frequency from the radar device or the similar generator and converts it into a baseband frequency signal having a predetermined baseband frequency.
The second mixer frequency-downconverts the first IF signal at the baseband frequency of the baseband frequency signal to generate a first LoIF signal having a local intermediate frequency.
The first memory inputs the delay signal, stores the first LoIF signal, and outputs the second LoIF signal as a second LoIF signal delayed by the delay time with respect to the first LoIF signal.
The third mixer frequency-upconverts the second LoIF signal at the baseband frequency of the baseband signal to generate a second IF signal having the intermediate frequency.
The fourth mixer comprises up-converting the second IF signal at the local reference frequency of the local reference signal to generate the simulated target wave.
Generating and outputting the baseband signal
The waveform generator inputs the amplitude signal or the relative velocity signal and generates a frequency control signal or an amplitude control signal for controlling the frequency or amplitude of the baseband signal, respectively.
A simulated target generation method comprising: the baseband signal generator inputting the delay signal and generating the baseband signal having the delay time and a controlled frequency and amplitude in the waveform generator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142101A JP6809996B2 (en) | 2017-07-21 | 2017-07-21 | Simulated target generator and simulated target generation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142101A JP6809996B2 (en) | 2017-07-21 | 2017-07-21 | Simulated target generator and simulated target generation method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019020368A JP2019020368A (en) | 2019-02-07 |
JP6809996B2 true JP6809996B2 (en) | 2021-01-06 |
Family
ID=65353512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142101A Active JP6809996B2 (en) | 2017-07-21 | 2017-07-21 | Simulated target generator and simulated target generation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6809996B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021004626A1 (en) * | 2019-07-09 | 2021-01-14 | Siemens Industry Software And Services B.V. | A method to simulate continuous wave lidar sensors |
BR112022005582A2 (en) * | 2019-09-24 | 2022-06-21 | Elbit Systems Ew And Sigint Elisra Ltd | System and method for signal relaying |
CN113433517B (en) * | 2021-06-24 | 2024-03-22 | 中国人民解放军海军大连舰艇学院 | Protection system and method for complex waveform radar radio frequency echo simulation |
CN116699529B (en) * | 2023-08-01 | 2023-10-20 | 西安擎飞电子科技有限公司 | Low-storage-resource-consumption full-pulse storage DRFM method and system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2667637B2 (en) * | 1994-05-16 | 1997-10-27 | 防衛庁技術研究本部長 | Radar / target wave simulator |
US6067041A (en) * | 1998-10-15 | 2000-05-23 | Northrop Grumman Corporation | Moving target simulator |
JP2002328160A (en) * | 2001-04-27 | 2002-11-15 | Mitsubishi Electric Corp | Digital rf memory |
JP4805976B2 (en) * | 2008-06-02 | 2011-11-02 | 財団法人 リモート・センシング技術センター | Radar test equipment |
CN104391283A (en) * | 2014-12-01 | 2015-03-04 | 无锡市雷华科技有限公司 | Radar target simulation method and system |
-
2017
- 2017-07-21 JP JP2017142101A patent/JP6809996B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019020368A (en) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6809996B2 (en) | Simulated target generator and simulated target generation method | |
US11300659B2 (en) | Radar target simulator and method for radar target simulation | |
CN105790760B (en) | Make the system and method for multiple oscillator synchronizations by using the frequency signal transmission of reduction | |
JP6720019B2 (en) | Simulated target generation device and method | |
JP2018084545A (en) | Simulated target generation device and simulated target generation method | |
KR101355537B1 (en) | System and method for wideband transmission and reception for ground moving target indicator and synthetic aperture radar | |
US12000956B2 (en) | Method for operating a testing device for testing a distance sensor operating with electromagnetic waves, and corresponding testing device | |
JP2009258051A (en) | Pseudo target signal generator | |
KR20150049070A (en) | Fmcw radar using iq demodulator and operating method thereof | |
CN112578343A (en) | Method and apparatus for wideband and fast chirp generation for radar systems | |
KR20020035148A (en) | Local oscillation signal supply method and circuit therefor | |
US20080144595A1 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
CN110651196A (en) | Method and apparatus for compensating phase noise | |
CN110988821B (en) | Radar target simulator and control method thereof | |
EP1887685A2 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
KR102257290B1 (en) | Simulation signal generating apparatus and simulation signal generating method | |
JP4413757B2 (en) | Radar echo generator | |
WO2021181598A1 (en) | Radar device | |
KR102011961B1 (en) | Variable local oscillation apparatus, method thereof and apparatus for jamming signal using the same | |
JP3074603B2 (en) | Fading simulator | |
US20210141056A1 (en) | Target signal generation | |
JP2009159604A (en) | Signal generating device, transmitter and transmitter-receiver | |
JP2021032658A (en) | Self-diagnosis device | |
JP2004032446A (en) | Local oscillation signal generating circuit and radio device using it | |
Hobden et al. | 5ghz chirp signal generator for broadband fmcw radar applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200110 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6809996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |