JP6801918B2 - 温度制御回路 - Google Patents

温度制御回路 Download PDF

Info

Publication number
JP6801918B2
JP6801918B2 JP2018055847A JP2018055847A JP6801918B2 JP 6801918 B2 JP6801918 B2 JP 6801918B2 JP 2018055847 A JP2018055847 A JP 2018055847A JP 2018055847 A JP2018055847 A JP 2018055847A JP 6801918 B2 JP6801918 B2 JP 6801918B2
Authority
JP
Japan
Prior art keywords
temperature
voltage
peltier element
fet
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018055847A
Other languages
English (en)
Other versions
JP2019168903A (ja
Inventor
千弘 原田
千弘 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2018055847A priority Critical patent/JP6801918B2/ja
Publication of JP2019168903A publication Critical patent/JP2019168903A/ja
Application granted granted Critical
Publication of JP6801918B2 publication Critical patent/JP6801918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Temperature (AREA)

Description

本発明は、ペルチェ素子を用いた温度制御回路に関する。
従来から、レーザーダイオードや論理回路等の温度制御対象物の温度を制御するために、ペルチェ素子が用いられている。例えば、特許文献1では、温度制御対象物の温度を検出し、検出温度と任意の設定温度との差に応じてデューティ比の異なるパルスを生成する温度制御回路が提案されている。この生成されたパルスに基づいてペルチェ素子を駆動することで、温度制御対象物の温度が一定に保たれる。特許文献2では、電源投入時に、検出温度と設定温度との差が大きい程、検出温度が設定温度となる時定数が大きくなるようにペルチェ素子へ電流を流す温度制御回路が提案されている。
また、複写機等の画像形成装置において、温度検知手段の検知結果に基づいてヒータへの通電のデューティを変化させる技術が知られている。特許文献3には、ヒータのオンオフ制御を行うためのオンオフコントローラと、PID(Proportional-Integral-Differential)制御を行うためのPIDコントローラ及びPWM(Pulse Width Modulation)駆動回路を有する制御回路が開示されている。PID制御では、目標温度と検知温度との偏差に応じてデューティを算出し、算出されたデューティに基づいてPWM駆動回路を通じてヒータが点灯される。また、定着温度が閾値よりも低いときにはオンオフ制御を行い、定着温度が閾値に達した時点でPID制御によるPWM方式に切り替えることが記載されている。
特開平05−216545号公報 特開2003−273447号公報 特開2008−122757号公報
引用文献1に記載のペルチェ素子による温度制御技術では、ペルチェ素子への直流電圧の印加にPWM方式を採用し、直流電圧の印加のためのパルス幅の算出法としてPID制御が用いられている。PWMは、周期を一定とし、入力信号の大きさに応じてパルス幅のデューティサイクル(パルス幅のHとLの比)を変える制御方式である。PWM方式では、FET(パワートランジスタ)を飽和領域で使用するため電力損失が軽減され電源の負担が軽くなるものの、パルスによるノイズの発生や、ペルチェ素子をパルス駆動するため温度が平衡になりづらいという問題がある。
一方、特許文献2では、電源投入後にレーザーダイオードの温度が安定するまで、ペルチェ素子に印加される直流電圧が変更される。このようなアナログ方式は、PWM方式に比べ発生ノイズが低く、温度追従性と温度制御精度に優れる。しかしながら、消費電流が大きく、電源に負担がかかるという問題がある。
本開示の目的は、上述した問題を鑑み、消費電流を低減し、高精度な温度制御が可能な温度制御技術を提供することにある。
本発明の一態様に係る温度制御回路は、温度制御対象物を加熱・冷却するペルチェ素子と、前記温度制御対象物の温度を検出する温度センサと、前記温度センサにより検出された検出温度と目標温度とを比較する温度比較部と、前記目標温度に到達するまでは前記検出温度と前記目標温度との偏差に応じたデューティ比のパルス電圧を生成するPWM方式で、前記目標温度に到達した後は前記偏差に応じた直流電圧を決定するアナログ方式に切り替える制御部と、前記パルス電圧又は前記直流電圧に基づいて前記ペルチェ素子を駆動する駆動部とを備える。
本発明によれば、消費電流を低減し、高精度な温度制御が可能な温度制御技術を提供することができる。
実施の形態に係る温度制御回路の構成を示すブロック図である。 図1の制御部の構成を示すブロック図である。 図1の駆動部の構成を示す回路図である。 時間t(s)に対する、ペルチェ素子に流れる電流値I(A)と検出温度T(℃)の関係を示すグラフである。
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。
本発明は、ペルチェ素子を用いた温度制御回路に関する。実施の形態に係る温度制御回路は、温度制御対象物の検出温度と目標温度とを比較し、目標温度に到達するまでは検出温度と目標温度との偏差に応じたデューティ比のパルス電圧を生成するPWM方式で、目標温度に到達した後は該偏差に応じた直流電圧を決定するアナログ方式に切り替える。このパルス電圧又は直流電圧に基づいてペルチェ素子を駆動することで、消費電流を低減し、高精度な温度制御が可能となる。実施の形態に係る温度制御回路は、レーザ光の波長や発光パワーを管理する必要があるレーザ機器や、CPU、医療機器等の温度制御に用いられる。
図1は、実施の形態に係る温度制御回路10の構成を示す図である。図1に示す例では、温度制御対象物としてLD(レーザーダイオード)2が用いられ、温度センサとしてサーミスタ3が用いられている。なお、LD2、サーミスタ3は例示であり、限定するものではない。温度制御回路10は、LD2の検出温度を目標温度と比較してその偏差を求め、この求めた偏差に基づきLD2の加熱又は冷却を行う。図1に示すように、温度制御回路10は、レーザーダイオード(LD)モジュール1、温度比較部5、制御部6、駆動部7を備える。
LDモジュール1には、LD2、サーミスタ3、ペルチェ素子4が内蔵されている。ペルチェ素子4は、供給される電流の向きにより、加熱又は冷却効果を得ることができる温度制御素子である。LD2は、ペルチェ素子4の上に実装されている。LD2の近傍には、サーミスタ3が配置される。サーミスタ3は、LD2の温度を検出するための温度検出素子である。サーミスタ3は、温度により抵抗値が変化し、LD2の温度変化に比例した電圧を温度比較部5へ送信する。
温度比較部5は、サーミスタ3により検出された検出温度と任意に設定された目標温度とを比較すする。温度比較部5には、目標温度となる目標電圧が予め与えられている。温度比較部5は、目標電圧とサーミスタ3から送信される電圧との電位差を制御部6へと送信する。温度比較部5の回路構成例としては差動増幅器が挙げられる。この場合、温度比較部5には、目標電圧がリファレンス電圧として与えられ、サーミスタ3から入力される電圧とリファレンス電圧との差を増幅する。検出温度と目標温度の偏差が大きいほど、温度比較部5から出力される電圧も大きくなる。
制御部6は、LD2の検出温度が目標温度に到達するまで(検出温度<目標温度)は検出温度と目標温度との偏差に応じたデューティ比のパルス電圧を生成するPWM方式を採用する。また、制御部6は、LD2の検出温度が目標温度に到達した後は該偏差に応じた直流電圧を決定するアナログ方式を採用する。制御部6については後に詳述する。
駆動部7は、制御部6からのパルス電圧又は直流電圧に基づいてペルチェ素子4を駆動する。制御部6からは、パルス電圧又は直流電圧に応じた供給電圧が駆動部7に供給される。駆動部7は、該供給電圧によってペルチェ素子4に電流を流す。また、駆動部7は、特定の条件に従って、ペルチェ素子4に流す電流の向きを変える。
ペルチェ素子4は電流を流すと一方の面が熱を吸収し反対面に発熱が起こる。電流の向きを逆転させると温度関係も反転する。上述したように、LDモジュール1内部では、ペルチェ素子4上にLD2、サーミスタ3が配置されているため、LD2及びサーミスタ3はペルチェ素子4と等しい温度となる。この一連の動作によりサーミスタ3が温度比較部5に設定されている目標温度となるようにペルチェ素子4が制御され、LD2の温度が一定に保たれる。
図2に、制御部6の構成を示す。図2に示すように、制御部6は、切替部11、パルス生成部12、PID制御部13を有している。制御部6では、検出温度と目標温度との大小関係から加熱か冷却かを決定し、また、検出温度と目標温度との偏差の大きさ(絶対値)からペルチェ素子4に印加する供給電圧を決定する。
検出温度と目標温度が離れているほど温度比較部5が出力する電圧は大きくなり、ペルチェ素子4に大電流が流れる。実施の形態では、このような場合にPWM方式とすることで消費電流を減らし、電源負担を軽くする。そして、検出温度が目標温度に達した後は、リニアリティに優れたアナログ方式に切り替わる。
切替部11は、温度比較部5から入力される電圧に応じて、パルス生成部12とPID制御部13とを切り替えて動作させる。切替部11には閾値が与えられており、入力された電圧が閾値よりも大きければ目標温度に到達していないと判断し、パルス生成部12に切替える。パルス生成部12が動作した場合、ペルチェ素子4の駆動方式はPWM方式となる。PWM方式では、検出温度と目標温度との偏差に応じて、所定の周期内においてペルチェ素子4に電流を流す時間(デューティ)が算出され、パルス電圧が生成される。
一方、入力された電圧が閾値よりも小さければ、切替部11は目標温度に達したと判断し、PID制御部13に切り替える。PID制御部13が動作した場合、ペルチェ素子4の駆動方式はアナログ方式に移行する。アナログ方式では、検出温度と目標温度との偏差に応じて、ペルチェ素子4に印加される直流電圧が直接決定される。PID制御部13は、比例回路、積分回路、微分回路の構成を有する。PID制御部13は、PID制御のアルゴリズムに基づいて、検出温度と目標温度との偏差から直流電圧を算出する。
なお、比例回路+積分回路+微分回路の構成を有するPID制御部13に限定されず、目標とする精度や制御対象によって、P制御を行う比例回路のみ、PI制御を行う比例回路+積分回路等の他の可変制御を実現可能な構成を用いてもよい。また、温度比較部5、制御部6は、オペアンプを含むアナログ回路、ADコンバータとCPUの組合せ、あるいは、FPGA(field-programmable gate array)により幅広く実現可能であり、特に限定するものではない。
図3に、駆動部7の構成を示す。図3では、FET(Field Effect Transistor)とオペアンプを使用した構成例が示される。なお、FETの代わりにパワートランジスタ等の他のスイッチング素子を用いてもよい。温度比較部5での電圧極性はサーミスタ3の抵抗値に依存する。この電圧極性に基づいて、ペルチェ素子4による加熱/冷却が選択される。
図3に示すように、駆動部7は、切替回路20と駆動回路30とを含む。切替回路20は、FET21、FET22、オペアンプ23を含む。切替回路20は、ペルチェ素子4に流す電流の極性を切り替える。駆動回路30は、FET31、FET32、オペアンプ33、オペアンプ34を含む。駆動回路30は、制御部6からのパルス電圧又は直流電圧に基づいてペルチェ素子4に印加する供給電圧を決定する。
駆動部7には、ペルチェ素子4に電流を双方向に流すことができるように、FETを用いたH型のブリッジが形成されている。Hブリッジは、2つのFET(21と31、22と32)を電源とグランドとの間に直列に接続した2つの直列回路を有している。それぞれの直列回路のFET間(FET21とFET31との間、FET22とFET32との間)の接続点N1、N2の間に橋渡しするようにペルチェ素子4が接続される。
オペアンプ23のマイナス入力端子(−)は制御部6に接続されており、プラス入力端子(+)は接地されている。また、オペアンプ23のマイナス入力端子(−)には、FET22のゲートが抵抗を介して接続されている。オペアンプ23の出力端子は、FET21のゲートに抵抗を介して接続されている。オペアンプ23は、制御部6で決定された加熱か冷却かに従って、FET21とFET22のいずれか一方をオンとすることにより、ペルチェ素子4に流れる電流の向きを決定する。サーミスタ3による検出温度が目標温度より低い場合は加熱、検出温度が目標温度以上の場合は冷却となる。
オペアンプ33、オペアンプ34のそれぞれのプラス入力端子(+)は制御部6に接続されている。オペアンプ33の出力端子はFET32のゲートに接続され、オペアンプ34の出力端子はFET31のゲートに接続されている。また、オペアンプ33のマイナス入力端子(−)はFET32のソースに接続され、オペアンプ34のマイナス入力端子(−)はFET31のソースに接続されている。
ペルチェ素子4に流れる電流値は、オペアンプ33とFET32、オペアンプ34とFET31により決定される。オペアンプ33とFET32で決定される電流の向きとオペアンプ34とFET31により決定される電流の向きは、互いに逆方向となる。すなわち、上述した2つの直列回路のうち、一方の直列回路の電源側のFETと他方の直列回路のGND側のFETだけをオンとすることでペルチェ素子4に一方の方向に電流が流れ、各直列回路の反対側のFETだけをオンとすればペルチェ素子4に反対方向の電流が流れる。電流の流れる方向により、ペルチェ素子4の加熱と冷却が切り替わる。
検出温度と目標温度とが離れている場合には、FET31又はFET32のゲート−ソース間電圧を増大させ、ペルチェ素子4に出力する電流を増大させる。ペルチェ素子4の加熱/冷却性能は電流値に依存するため、検出温度と目標温度との偏差が大きいほど急速に加熱/冷却が行われる。検出温度が目標温度に近づいた場合は、FET31又はFET32のゲート−ソース間電圧を低下させ、ペルチェ素子4への出力電流を低下させる。
実施の形態のように、駆動部7にFETを用いた場合、直流電圧の値を変化させるアナログ方式では、FETのドレイン−ソース間電圧が飽和電圧以下の領域ではFETが動作せず、温度制御が困難になるという欠点を持つ。そこで、上述したように、実施の形態では、オペアンプ33、オペアンプ34のマイナス入力端子(−)はそれぞれFET32、FET31のソースに接続され、ソースフォロワとなっている。これにより、ゲート−ソース間電圧が維持され、飽和領域での動作となり、温度制御不能領域をなくすことが可能となる。
図4は、時間t(s)に対する、ペルチェ素子4に流れる電流値I(A)と検出温度T(℃)の関係を示している。図4において、横軸が時間t(s)を示しており、縦軸が電流値I(A)と検出温度T(℃)を示している。また、実線が検出温度を示しており、一点鎖線が電流値を示している。Ttは、目標温度である。
図4に示すように、目標温度Ttに達するまでは消費電流が低いPWM方式を採用し、目標温度Ttに到達した後に温度追従性と温度制御精度に優れたアナログ方式に切り替えている。このため、検出温度が目標温度から離れており消費電流が増える条件下、例えば、装置の起動時や環境温度が大きく変化した大電流が必要な時には、PWM方式で消費電流を抑制することができる。また、目標温度に到達した後には、アナログ方式で高精度の温度制御が可能となり、両方式のメリットを生かした温度制御回路を実現することが可能となる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。実施の形態では、検出温度が目標温度に達したか否かでPWM方式とアナログ方式を切り替えたが、これに限定されず、検出温度と目標温度との偏差が大きい場合はPWM方式で、該偏差が小さい場合はアナログ方式としてもよい。
この場合、温度比較部5には、上述した目標温度と共に、下側設定温度と上側設定温度とが予め設定されうる。検出温度が下側設定温度に達するまではPWM方式とし、下側設定温度から上側設定温度まではアナログ方式とし、上側設定温度を超えた場合は再度PWM方式として、LD2の温度が目標温度となるようにペルチェ素子4に流れる電流値を制御する。例えば、検出温度が目標温度に対して±3℃より離れている場合にPWM方式に、±3℃以内であればアナログ方式が採用される。
また、パルス生成部12によるデューティ比の演算にPID制御をはじめとした種々の可変制御を用いることも可能である。
1 LDモジュール
2 LD
3 サーミスタ
4 ペルチェ素子
5 温度比較部
6 制御部
7 駆動部
10 温度制御回路
11 切替部
12 パルス生成部
13 PID制御部
20 切替回路
21 FET
22 FET
23 オペアンプ
30 駆動回路
31 FET
32 FET
33 オペアンプ
34 オペアンプ

Claims (4)

  1. 温度制御対象物を加熱・冷却するペルチェ素子と、
    前記温度制御対象物の温度を検出する温度センサと、
    目標温度と下側設定温度と上側設定温度とが設定され、前記温度センサにより検出された検出温度と目標温度、下側設定温度、上側設定温度とをそれぞれ比較する温度比較部と、
    前記検出温度が前記下側設定温度よりも低い温度から前記下側設定温度に達するまでは前記検出温度と前記目標温度との偏差に応じたデューティ比のパルス電圧を生成するPWM方式とし、前記下側設定温度から前記上側設定温度までは前記偏差に応じた直流電圧を決定するアナログ方式とし、前記上側設定温度を超えた場合は前記PWM方式とする制御部と、
    前記パルス電圧又は前記直流電圧に基づいて前記ペルチェ素子を駆動する駆動部と、
    を備える温度制御回路。
  2. 前記駆動部は、前記ペルチェ素子に流れる電流値を決定する駆動回路を備え、
    前記駆動回路は、ソースフォロワ構成のトランジスタを含む、
    請求項1に記載の温度制御回路。
  3. 前記駆動回路は、演算増幅器をさらに含み、
    前記トランジスタのソースが、前記演算増幅器のマイナス入力端子に接続されている、
    請求項2に記載の温度制御回路。
  4. 前記制御部は、可変制御を行って前記パルス電圧及び/又は前記直流電圧を決定する、
    請求項1〜3のいずれか1項に記載の温度制御回路。
JP2018055847A 2018-03-23 2018-03-23 温度制御回路 Active JP6801918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018055847A JP6801918B2 (ja) 2018-03-23 2018-03-23 温度制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018055847A JP6801918B2 (ja) 2018-03-23 2018-03-23 温度制御回路

Publications (2)

Publication Number Publication Date
JP2019168903A JP2019168903A (ja) 2019-10-03
JP6801918B2 true JP6801918B2 (ja) 2020-12-16

Family

ID=68106839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018055847A Active JP6801918B2 (ja) 2018-03-23 2018-03-23 温度制御回路

Country Status (1)

Country Link
JP (1) JP6801918B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3224010A2 (en) 2014-11-25 2017-10-04 Corning Incorporated Apparatus and method of manufacturing ceramic honeycomb body
CN116026486B (zh) * 2023-01-29 2024-03-12 中国长江电力股份有限公司 一种可人机交互的多输出温度变送器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125223A (ja) * 1984-07-13 1986-02-04 Fujitsu Ltd 温度制御装置
JPH05241668A (ja) * 1992-03-02 1993-09-21 Oki Electric Ind Co Ltd 温度制御回路
JP2003316449A (ja) * 2002-04-19 2003-11-07 Nes:Kk 温度制御回路
JP2004031418A (ja) * 2002-06-21 2004-01-29 Mitsubishi Electric Corp 光デバイスの温度制御装置
JP4360619B2 (ja) * 2004-01-19 2009-11-11 古河電気工業株式会社 温度制御装置、温度制御方法、及びプログラム
JP4674241B2 (ja) * 2008-01-28 2011-04-20 小島プレス工業株式会社 成形金型の加熱方法並びに樹脂成形品の製造方法
JP2014231933A (ja) * 2013-05-28 2014-12-11 パナソニック株式会社 冷却制御回路及びそれを備える静電霧化装置

Also Published As

Publication number Publication date
JP2019168903A (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
US6205790B1 (en) Efficient thermoelectric controller
JP3685005B2 (ja) ペルチェ素子の動作検出装置
JP4433720B2 (ja) 発光素子の温度制御回路
JP6801918B2 (ja) 温度制御回路
EP3297105B1 (en) Driver circuit for a laser diode
US6727752B2 (en) Modulation scheme for switching amplifiers to reduce filtering requirements and crossover distortion
US7294983B2 (en) Motor drive circuit
JP6229630B2 (ja) 温度制御装置、およびレーザ加工装置
US7024864B2 (en) Bipolar current source based on a unipolar power supply
JP2006315317A (ja) 射出成形機の温度制御装置
US10763642B2 (en) Driver circuit and processing device
WO2018096828A1 (ja) ゲート駆動装置
JP5127866B2 (ja) ペルチェ素子の駆動装置および駆動方法
JP4341497B2 (ja) 光送信器
JP2013219980A (ja) 負荷駆動装置
JP4715469B2 (ja) 波長変換レーザ温度制御回路
JP5622031B2 (ja) 電動パワーステアリング装置
JP6312089B2 (ja) ペルチェ素子駆動装置、ペルチェ素子駆動方法
JP2020096222A5 (ja)
JP2005237049A (ja) 界磁電流補正制御装置
JP2571884Y2 (ja) 温度制御回路
US20070153846A1 (en) Temperature control of optic device
JP2003316449A (ja) 温度制御回路
JP2015125615A (ja) 温度制御回路
JP2005006432A (ja) 磁気軸受制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6801918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150