JP6786420B2 - シリコンウェーハの平坦化処理方法 - Google Patents

シリコンウェーハの平坦化処理方法 Download PDF

Info

Publication number
JP6786420B2
JP6786420B2 JP2017034773A JP2017034773A JP6786420B2 JP 6786420 B2 JP6786420 B2 JP 6786420B2 JP 2017034773 A JP2017034773 A JP 2017034773A JP 2017034773 A JP2017034773 A JP 2017034773A JP 6786420 B2 JP6786420 B2 JP 6786420B2
Authority
JP
Japan
Prior art keywords
silicon wafer
flattening
main surface
electrode
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017034773A
Other languages
English (en)
Other versions
JP2018141188A (ja
Inventor
荒木 浩司
浩司 荒木
治生 須藤
治生 須藤
壽一 嶋田
壽一 嶋田
越田 信義
信義 越田
大平 筆宝
大平 筆宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2017034773A priority Critical patent/JP6786420B2/ja
Publication of JP2018141188A publication Critical patent/JP2018141188A/ja
Application granted granted Critical
Publication of JP6786420B2 publication Critical patent/JP6786420B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)

Description

本発明はシリコンウェーハの平坦化処理方法に関し、例えば半導体デバイス形成用基板として好適なシリコンウェーハの平坦化処理方法に関するものである。
半導体デバイスの高品質化が進む中で、シリコンウェーハに要求される品質水準も高くなってきている。特にデバイスを形成する表面・表層の品質は重要であり、パーティクルや金属汚染フリーだけでなく、ダメージレスや高平坦度であることが要求される。
一般的に、単結晶シリコンインゴットをスライスして得られたシリコンウェーハは、その後、ラップ、研削、ケミカルエッチング、粗研磨、仕上げ研磨、および、洗浄を経て、所望の品質となるように制御されている。
即ち、前記各加工工程を経ることによって、シリコンウェーハのソー段差(ワイヤーを用いたスライス時に面内に生じる段差)や、破砕層(加工によって導入された変質領域)を除去すると共に、面内の厚さばらつき(GlobalBackside Ideal Range:GBIR)が修正される。
この際、各加工工程の合計取り代量は、φ300mmシリコンウェーハにおいて、片面40μm以上必要な場合もあり、最終的な狙い厚さに応じて単結晶シリコンインゴットを予め厚くスライスしておく必要がある。そのため、加工にも時間がかかり、コスト面で影響が大きいという問題がある。
このような事情により、安価で、かつ短時間に、ソー段差やGBIRを修正するシリコンウェーハの平坦化処理方法が必要とされている。
例えば、SiCウェーハの平坦化処理方法として、陽極酸化を利用した研磨方法が特許文献1において提案されている。
具体的には、電解液の存在下で被加工物を陽極とし、表面に酸化膜を形成する陽極酸化プロセスと、酸化膜を溶解液に接触させて溶解除去する溶解プロセスとを含み、電解液と溶解液を混合した処理液を用いて両プロセスを同時に進行させる形状創成エッチング方法が提案されている。また形状創成エッチング方法により粗加工した後、電解液の存在下で被加工物を陽極とし、表面に酸化膜を形成する陽極酸化プロセスと、モース硬度が被加工物と酸化膜の中間硬度を有する研磨材料を用いて、酸化膜を選択的に研磨除去する研磨プロセスとを含み、両プロセスを同時に進行させて平坦化加工する研磨方法を用いて仕上げ研磨することが提案されている。
特開2014−187131号公報
ところで、シリコンウェーハの平坦化処理方法では、安価で、かつ短時間に、ソー段差やGBIRを修正し、シリコンウェーハの面内全体を均一に平坦化することができ、シリコンウェーハの基準面を形成できるシリコンウェーハの平坦化処理方法が求められている。
このシリコンウェーハの平坦化処理方法に、特許文献1記載の発明を適用した場合には陰極に棒状の工具電極が用いられているため、シリコンウェーハの全面を平坦化することが困難であり、シリコンウェーハの一主面を基準面として形成することが困難であるという技術的課題があった。
本発明者らは、上記技術的課題を解決するために、前記陽極酸化法を用いることを前提に、シリコンウェーハの面内全体を均一に、平坦化することができ、かつシリコンウェーハの基準面を形成することができるシリコンウェーハの平坦化処理方法を鋭意研究し、本発明を完成するに至った。
本発明の目的は、前記陽極酸化法を用い、より短時間に、シリコンウェーハの面内全体を均一に平坦化することができ、シリコンウェーハの一主面に基準面を形成するシリコンウェーハの平坦化処理方法を提供することにある。
上記目的を達成するためになされたシリコンウェーハの平坦化処理方法は、単結晶シリコンインゴットをスライスして得られたシリコンウェーハを陽極とし、前記シリコンウェーハの直径の少なくとも103%の外形寸法を有する平板状の平坦化電極を陰極として、電解液内に前記シリコンウェーハと前記平坦化電極を収容し、前記平坦化電極を前記シリコンウェーハの一の主面に対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの一の主面表面の凹凸部上にポーラスシリコン層を形成する一の主面陽極酸化工程と、前記平坦化電極をシリコンウェーハの一の主面に接触させて、前記ポーラスシリコン層を除去する工程と、を備えるシリコンウェーハの平坦化処理方法であって、前記シリコンウェーハの一の主面陽極酸化工程と前記ポーラスシリコン層の除去工程を同時に行うことにより、あるいは前記シリコンウェーハの一の主面陽極酸化工程と前記ポーラスシリコン層の除去工程とを順次繰り返し行うことにより、前記シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成する前記基準面形成工程を備えることを特徴としている。
このように本発明にあっては、平板状の平坦化電極がシリコンウェーハよりも大きな外形寸法を有している。この平坦化電極をシリコンウェーハの一の主面に接触させて、シリコンウェーハの一の主面に形成されたポーラスシリコン層の全体を除去するため、シリコンウェーハの一の主面表面を、短時間に平坦化することができ、前記一の主面を基準面となすことができる。しかも、陽極酸化法を用いているため取り代量を抑制でき、しかもコストの抑制も図ることができる。
また、ポーラスシリコン層の形成と除去を同時あるいは順次繰り返し行っても良く、ポーラスシリコン層の形成と除去を同時に行う場合には、加工時間をより短縮化することができる。
尚、前記凹凸部とは、シリコンウェーハの厚さ(ウェーハ表面から裏面までの距離)の最大値と最小値の差が2μmを超えるものをいう。
ここで、単結晶シリコンインゴットをスライスして得られたシリコンウェーハの他の主面が導電性の弾性パッドに載置された状態で、前記シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成する前記基準面形成工程が行われることが望ましい。
このように、シリコンウェーハが導電性の弾性パッドに載置された状態で所定の処理がなされることにより、シリコンウェーハに変形の無い状態でシリコンウェーハの基準面形成工程がなされるため、うねりの無い平坦な面を得ることができる。
また、前記基準面形成工程において、シリコンウェーハの一の主面表面の凹凸部上に形成された前記凸部上部のポーラスシリコン層を除去し、前記ポーラスシリコン層が除去された前記凸部上部に、再びポーラスシリコン層を形成し、前記ポーラスシリコン層を除去することを繰り返し、シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成することが望ましい。
このように、前記凹凸部上に形成された前記凸部上部のポーラスシリコン層を除去し、再び前記凸部上部にポーラスシリコン層を形成し、形成された前記ポーラスシリコン層を除去することを繰り返し行うため、スライス時に発生するソー段差やGBIRを効率的に修正することができる。
また、前記基準面形成工程において、前記平坦化電極がシリコンウェーハの一の主面表面の凹部最低面に形成されたポーラスシリコン層に接触するまでは、少なくとも凹部最低面に形成されたポーラスシリコン層を残存させながら、前記凸部上部のポーラスシリコン層を除去し、前記平坦化電極がシリコンウェーハの一の主面表面の凹部最低面に形成されたポーラスシリコン層に接触したときは、逆極性の電圧を印加することで、前記凹部最低面に形成されたポーラスシリコン層を除去することが望ましい。
このような方法によれば、前記凹部最低面に形成されたポーラスシリコン層は、前記平板状の平坦化電極が接触するまで除去されないため、取り代量と加工処理時間の増加を抑制しながらシリコンウェーハを平坦化することができる。
また、前記基準面形成工程後、前記シリコンウェーハを陽極とし、前記平坦化電極を陰極として、電解液内に前記シリコンウェーハと前記平坦化電極を収容し、前記平坦化電極を前記シリコンウェーハの他の主面に対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの他の主面表面にポーラスシリコン層を形成する他の主面陽極酸化工程と、前記平坦化電極をシリコンウェーハの他の主面に接触させて、前記ポーラスシリコン層を除去する工程を同時に行うことにより、あるいは前記シリコンウェーハの他の主面陽極酸化工程と前記ポーラスシリコン層の除去工程を順次繰り返し行うことにより、前記シリコンウェーハの他の主面表面を平坦化し、前記シリコンウェーハの一の主面から一定寸法離間した対向面を形成する対向面形成工程とを備えることが望ましい。
このように、前記シリコンウェーハの一の主面に対向する他の主面についても、同様な処理を行うことにより、一定の厚さのシリコンウェーハを得ることができる。
また、基準面として形成された前記一の主面が、導電性の弾性パッドに載置された状態で、前記対向面形成工程がなされることが望ましい。
前記シリコンウェーハの他の主面についても、一の主面と同様に、導電性の弾性パッドに載置された状態で、所定の処理がなされることにより、変形の無い状態でシリコンウェーハの基準面、対向面が形成されるため、うねりの無い平坦なかつ基準面と対向面が平行なシリコンウェーハを得ることができる。
また、前記対向面形成工程において、シリコンウェーハの他の主面表面の凹凸部上に形成された前記凸部上部のポーラスシリコン層を除去し、前記ポーラスシリコン層が除去された前記凸部上部に、再びポーラスシリコン層を形成し、前記ポーラスシリコン層を除去することを繰り返し、シリコンウェーハの他の主面表面を平坦化することが望ましい。
このように、前記シリコンウェーハの他の主面表面についても、前記凸部上部のポーラスシリコン層を除去するため、シリコンウェーハの一の主面と同様に、スライス時に発生するソー段差やGBIRを効率的に修正することができる。
また、前記対向面形成工程において、前記平坦化電極がシリコンウェーハの他の主面表面の凹部最低面に形成されたポーラスシリコン層に接触するまでは、少なくとも凹部最低面に形成されたポーラスシリコン層を残存させながら、前記凸部上部のポーラスシリコン層を除去し、前記平坦化電極がシリコンウェーハの一の主面表面の凹部最低面に形成されたポーラスシリコン層に接触したときは、逆極性の電圧を印加することで、前記凹部最低面に形成されたポーラスシリコン層を除去することが望ましい。
このような方法によれば、シリコンウェーハの一の主面と同様に、前記凹部最低面に形成されたポーラスシリコン層は、前記平板状の平坦化電極が接触するまで除去されないため、取り代量と加工処理時間の増加を抑制しながらシリコンウェーハを平坦化することができる。
また、前記シリコンウェーハの一の主面表面陽極酸化工程と前記シリコンウェーハの他の主面表面陽極酸化工程において形成される、ポーラスシリコン層の多孔率は40〜90%であることが望ましい。
このような多孔率に制御することによって、平板状の平坦化電極(陰極)を用いたポーラスシリコン層の除去効率が向上する。多孔率が40%未満の場合、平板状の平坦化電極(陰極)の接触によってはポーラスシリコン層が除去できない場合がある。また、多孔率が90%を超える場合、当該多孔率を有するポーラスシリコン層の形成に時間がかかる、もしくは、凹部最低面のポーラスシリコン層が除去されやすくなるなど、所望の箇所以外でポーラスシリコン層が除去されるおそれがあり、好ましくない。
また、前記平坦化電極は、金属製の電極部からなり、前記電極部を前記シリコンウェーハの一の主面あるいは他の主面に、対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成し、前記電極部をシリコンウェーハの一の主面あるいは他の主面に接触させて、前記ポーラスシリコン層を除去することが望ましい。
このように、金属製の電極部からなる前記平坦化電極を、前記シリコンウェーハの一の主面あるいは他の主面に対向させ、電圧を印加し、前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成し、その後、前記平坦化電極をシリコンウェーハの一の主面に接触させて、前記ポーラスシリコン層を除去しても良い。
また、前記平坦化電極を、前記シリコンウェーハの一の主面あるいは他の主面に接触させ、電圧を印加し、前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成すると共に、前記ポーラスシリコン層を除去しても良い。
尚、前記平坦化電極のシリコンウェーハと対向する表面には、周期的な溝が形成されていることが望ましい。このように溝が形成されているため、シリコンウェーハ全面を電解液に浸漬させることができ、ポーラスシリコン層の形成速度を向上させることができる
また、前記平坦化電極は、金属製の電極部と、前記電極部の外側に設けられた研磨パッドとを有し、前記研磨パッドが前記シリコンウェーハの一の主面あるいは他の主面と接触し、前記電極部が前記シリコンウェーハの一の主面あるいは他の主面に非接触の状態で、前記電極部に電圧を印加し、前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成すると同時に、前記ポーラスシリコン層の除去を行うことが望ましい。
このように研磨パッドが設けられた平板状の平坦化電極を用いれば、ポーラスシリコン層の除去速度を向上することができ、スライス時に発生するソー段差やGBIRをより効率的に修正でき、より短時間に、シリコンウェーハを平坦化することができる。
前記平坦化電極の研磨パッドは、複数の研磨パット部から構成され、前記研磨パット部の間には溝が形成されていることが望ましい。
このように溝が形成されているため、シリコンウェーハ全面を電解液に浸漬させることができ、ポーラスシリコン層の形成速度を向上させることができる。
なお、夫々の研磨パッド部は、矩形形状、あるいは六角形状に形成され、弾性率が10GPa以下、表面粗さ(Ra)が0.1〜10μmであることが好ましい。
このような研磨パッドを用いることで、除去速度をさらに向上できるだけでなく、凹部最低面に形成されたポーラスシリコン層を除去することなく、凸部に形成されたポーラスシリコン層を除去することができるため、取り代量を確実に低減することができる。
また、前記平坦化電極の外径は、前記シリコンウェーハの直径の少なくとも103%の外形寸法を有する。即ち、平板状の平坦化電極の外形寸法は、前記シリコンウェーハの直径の103%以上になされている。
平板状の平坦化電極の外周部においては、電界集中によって、その領域における陽極酸化の進行が加速されるため、シリコンウェーハの平坦性が悪化するおそれがある。これを防止するため、平板状の平坦化電極(陰極)の外形寸法をシリコンウェーハの直径よりも3%以上大きくし、電界集中の影響を受け難くすることで平坦性をより向上させることが好ましい。
尚、平板状の平坦化電極(陰極)の外形寸法(外径)の上限は、装置に入る大きさであれば、特に限定されるものではないが、好ましくはシリコンウェーハの直径の150%以下である。
また、前記平坦化電極のポーラスシリコン層への接触圧力は、1〜100kPaとすることが望ましい。
陽極酸化工程において形成されるポーラスシリコン層は脆いため、平板状の平坦化電極を1〜100kPaで接触させることにより、ポーラスシリコン層を除去することができる。
尚、接触圧力は、特に10〜30kPaとすることが好ましい。このような接触圧力にすることで、シリコンウェーハに負荷を与えることなく、シリコンウェーハ表面の凹凸部上に形成された前記凸部上部のポーラスシリコン層を確実に除去することができる。
更に、前記平坦化電極をポーラスシリコン層に接触させ、かつ前記平坦化電極を回転させることによってポーラスシリコン層が除去されることが望ましい。
ポーラスシリコン層の除去が、回転する平板状の平坦化電極によってなされるため、ポーラスシリコン層の除去速度を向上させることができる。なお、回転数は5〜100rpm、より好ましくは、10〜60rpmとすることが好ましい。このような回転数とすることで、所望の領域のポーラスシリコン層を確実に除去することができる。また、前記平坦化電極が回転することによって、ポーラスシリコン層を均一に除去することができる。
また、前記電圧の印加によって生じる電流密度は、10〜300mA/cmあることが望ましい。
このような電流密度にすることによって、ポーラスシリコン層をより効率的に形成することができる。なお、電流密度が10mA/cm未満の場合、ポーラスシリコン層の形成速度が遅くなり、平坦化に時間を要するため、好ましくない。また、300mA/cmを超える場合、ポーラスシリコン層が形成されないため、好ましくない。
また、前記電流密度は、反応の進行に伴い変化させることが望ましい。電流密度を変化させることによって、平坦性をより向上することができる。
前記電流密度が高いとポーラスシリコン層の形成速度が上がるが、ポーラスシリコン層厚の面内均一性が不十分となる場合があるため、シリコンウェーハの主面の凹凸が2μm以下になった際に、電流密度を200mA/cm以下にすることが好ましい。より好ましくは、凹凸が5μm以下になった際に、電流密度を200mA/cm以下にするのが良い。
本発明の実施に用いられるシリコンウェーハの平坦化処理装置の概略構成図である。 図1に示した一の平坦化電極を示す図であって、(a)は平面図、(b)は(a)のII−II断面図、(c)は変形例を示す平面図である。 図1に示した平坦化電極の変形例を示す図であって、(a)は平面図、(b)は(a)のI−I断面図である。 本発明にかかるシリコンウェーハの平坦化処理方法の第1の実施形態を示す図である。 第1の実施形態における平坦化処理の状態を示す図である。 第1の実施形態におけるポーラスシリコン層の形成と除去の状況を示す概略図である。 第1の実施形態におけるシリコンウェーハの他の主面の平坦化処理を説明するための概略図である。 第1の実施形態におけるシリコンウェーハの他の主面の平坦化処理の状態を示す概略図である。 本発明にかかる第2の実施形態におけるシリコンウェーハの一の主面の平坦化処理の状態を示す図である。 第2の実施形態におけるシリコンウェーハの他の主面の平坦化処理を説明するための概略図である。 第2の実施形態におけるシリコンウェーハの他の主面の平坦化処理の状態を示す概略図である。
本発明にかかるシリコンウェーハの平坦化処理方法に用いられる平坦化処理装置の構成について、図1、図2に基づいて説明する。
図1において、符号1は、シリコンウェーハ平坦化処理装置であり、電解液Aを収容する電解液収容槽2と、前記電解液収容槽2の底面部2aに設けられ、シリコンウェーハWと接触する金属板3と、前記シリコンウェーハWを挟んで前記金属板3と対向配置された平板状の平坦化電極4とを備えている。
前記金属板3は銅などの金属からなり、電解液収容槽2の吸引路2bと連通する貫通穴3aが設けられている。
前記吸引路2bは,前記吸引路2aを介して、図示しない減圧装置に連結され、前記減圧装置が吸引することにより、前記シリコンウェーハWが金属板3上に密着固定されるように構成されている。
また、前記金属板3は電源5の陽極に接続され、前記金属板3が陽極としてシリコンウェーハWに電圧が印加される。
尚、前記金属板3の代わりに、図4(b)に示すように、貫通穴6aを有する導電性の弾性パッド6を用いても良い。また前記金属板3の上面に、導電性の弾性パッド6を載置しても良い。この弾性パッド6としては、弾性率が10〜1000MPaを用いるのが好ましい。この弾性率が10MPa未満の場合には、陰極側からシリコンウェーハへ加えられる接触圧力が解放され易くなるため好ましくなく、また弾性率が1000MPaを超える場合には、シリコンウェーハとの密着性が悪くなるため好ましくない。
また、図2(b)に示すように、前記平坦化電極4は、基体4aと、前記基体4aに設けられた、白金等の金属で形成された電極部4bとを備えている。
前記電極部4bは、図1に示すように、電源5の陰極に接続される。したがって、平坦化電極4が陰極として、一方前記金属板3が陽極として、シリコンウェーハWに電圧が印加される。
この平坦化電極4は平板状に形成され、その外径D1はシリコンウェーハWの外径(直径)D2よりも大きな寸法に形成され、シリコンウェーハWの全領域を包含するように構成されている。具体的には、平板状の平坦化電極4の外径寸法は、前記シリコンウェーハWの直径D2の103%以上になされている。
これは、平板状の平坦化電極4の外周部における電界集中の影響を抑制し、シリコンウェーハW面内における陽極酸化の進行を均一になすためである。尚、平板状の平坦化電極(陰極)の外径D1の上限は、装置に収容される大きさであれば、特に限定されるものではないが、好ましくはシリコンウェーハの直径の150%以下である。
また、前記平坦化電極4の基体4aの上面には回転軸7が設けられ、前記回転軸7により平坦化電極4が所定回転数で回転可能に形成されている。具体的には、前記平坦化電極4は、少なくとも100rpmで回転可能に構成されている。
更に、図示しないが、電極部4bを前記シリコンウェーハWと対向(所定の距離をおいて配置)あるいは接触させるため、平坦化電極4を上下移動させるための昇降機構が設けられている。
この昇降機構により、電極部4bを前記シリコンウェーハWに対向(所定の距離をおいて配置)あるいは接触した状態になして陽極酸化工程を行い、また電極部4bを前記シリコンウェーハWに接触した状態で、前記ポーラスシリコン層を除去する除去工程を行うことができる。
また、図2(c)に示すように、電極部4bのシリコンウェーハ対向面側に溝4dを形成しても良い。
このように溝が形成されている場合には、電極部4bをシリコンウェーハWに接触した状態になして陽極酸化工程を行った際、シリコンウェーハ全面を電解液により浸漬させることができ、ポーラスシリコン層の形成速度をより向上させることができる。
尚、前記溝の幅、間隔は適宜選定することができるが、電極部4bのシリコンウェーハ対向面側に所定の幅、所定の間隔で、規則的に配列されているのが好ましい。
次に、図3に基づいて、平坦化電極の変形例について説明する。
この平坦化電極は、図2に示した平坦化電極と異なり、電極部4bのシリコンウェーハと対向する面に研磨パッド4cが設けられている。即ち、図3に示すように、前記平坦化電極4は、基体4aと、前記基体4aに設けられた、白金等の金属で形成された電極部4bと、電極部4bのシリコンウェーハと対向する面に設けられた研磨パッド4cとを備えている。
前記研磨パッド4cは、矩形形状の複数の研磨パッド部4c1を有し、複数の研磨パッド部4c1が前記基体4a(電極部4b)に所定の間隔をもって配置されている。その結果、平坦化電極4のシリコンウェーハWと対向する面には、前記研磨パッド4cによって格子状の溝4dが形成される。
このように、前記平坦化電極4に、溝4dを有する研磨パッド4cを用いることにより、シリコンウェーハW全面が効率的に電解液に浸漬し、ポーラスシリコン層の形成速度を向上させることができる。また、研磨パッド4cが設けられた平坦化電極4を用いれば、ポーラスシリコン層の除去速度をより向上させることができる。
尚、前記溝4dの幅、間隔は適宜選定することができるが、電極部4bのシリコンウェーハ対向面側に所定の幅、所定の間隔で、規則的に配列されているのが好ましい。特に、研磨パッド4cの一つの研磨パッド部4c1を六角形状に形成し、前記研磨パッド部4c1をハニカム状に配置し、規則的な溝となるように形成しても良い。
この研磨パッド4cは弾性率が10GPa以下、表面粗さ(Ra)が0.1〜10μmであることが好ましい。前記弾性率、表面粗さ(Ra)を有する研磨パッド4cを用いることで、除去速度をさらに向上できるだけでなく、凹部最低面に形成されたポーラスシリコン層を除去することなく、前記凸部上部のポーラスシリコン層を除去することができるため、取り代量を確実に低減することができる。
また、前記平坦化電極4の基体4aの上面には回転軸7が設けられ、前記回転軸により平坦化電極4が所定回転数で回転可能に形成されている。具体的には、前記平坦化電極4は、少なくとも100rpmで回転可能に構成されている。
このように前記平坦化電極4が回転することにより、ポーラスシリコン層を均一に、かつ短時間に、効率よく除去することができる。
更に、図示しないが、電極部4bを前記シリコンウェーハWと対向(所定の距離をおいて配置)あるいは接触させるため、電極部4bを上下移動させるための昇降機構が設けられている。
この昇降機構により、研磨パッド4cを前記シリコンウェーハWに接触した状態になし、電極部4bは前記シリコンウェーハWに対向した(所定の距離をおいて離間した)状態になり、陽極酸化とポーラスシリコン層の除去を同時に行うことができる。
尚、この平坦化電極において、陽極酸化を行う際、研磨パッド4cを前記シリコンウェーハWに離間した状態(非接触の状態)にして陽極酸化工程を行い、その後、研磨パッド4cを前記シリコンウェーハWに接触した状態にして、ポーラスシリコン層の除去を行っても良い。
また、電解液Aとしては、フッ酸水溶液を用いることができる。
この電解液Aは図1に示すように電解液収容槽2内に収容される。そして、電解液収容槽2内に収容された電解液Aに、前記平坦化電極4は浸漬される。
更に、シリコンウェーハWとしては、単結晶シリコンインゴットをスライスして得られた、表面に凹凸部を有するシリコンウェーハWが用いられる。
尚、前記凹凸部とは、シリコンウェーハの厚さ(ウェーハ表面から裏面までの距離)の最大値と最小値の差が2μmを超えるものをいう。
次に、本発明にかかるシリコンウェーハの平坦化処理方法の第1の実施形態について、図4乃至図7に基づいて説明する。ここでは、図2に示した平坦化電極4を用い、更に導電性の弾性パッド6を用い、更に陽極酸化工程とポーラスシリコン層の除去工程を繰り返し行う平坦化処理について説明する。
まず、単結晶シリコンインゴットをスライスし、シリコンウェーハWを得る。
このシリコンウェーハWは、図4に示すように、ソー段差(ワイヤーを用いたスライス時に面内に生じる段差)や破砕層(加工によって導入された変質領域)を含む凹凸部Wa,Wbと、厚さばらつきWcと、反りWdを有する。
このシリコンウェーハWの一面(他の主面)を、図4(b)に示すように、電解液A内の導電性の弾性パッド6上に載置し、シリコンウェーハWの形状を強制的に変形させない程度に前記貫通穴6a、吸引路2bを介して減圧装置(図示せず)により吸着し、シリコンウェーハWの一面(他の主面)を弾性パッド6上に固定する。
電源5の陽極に接続された弾性パッド6は導電性を有しているため、弾性パッド6上に固定されたシリコンウェーハWは陽極とされる。一方、電源5の陰極に接続された平坦化電極4は陰極とされる。
そして、図4(b)に示すように、前記平坦化電極4(電極部4b)を前記シリコンウェーハWの一の主面に対向させ(非接触状態とし)、電圧を印加し、一の主面の陽極酸化を行う。即ち、前記シリコンウェーハの一の主面表面にポーラスシリコン層PSを形成する。このポーラスシリコン層PSは、図6(a)に示すように、シリコンウェーハの一の主面表面の全領域の前記凹凸部Wa上に、略一定の厚さで形成される。
この際の電流密度は、ポーラスシリコン層PSの多孔率が40〜90%になるように、電流密度が10〜300mA/cmの範囲で調整される。
また、前記平坦化電極4は、上記したように、前記シリコンウェーハの一の主面表面に接触しないように、所定の間隔をおいて配置するのが好ましいが、シリコンウェーハの一の主面表面に接触するように配置しても良い。平坦化電極4をシリコンウェーハの一の主面表面に接触しないように、所定の間隔をおいて配置した場合、ポーラスシリコン層を、より均一に形成することができる。一方、平坦化電極4を接触するように配置した場合、ポーラスシリコン層の形成速度をさらに向上することができる。
前記ポーラスシリコン層PSが形成された後、前記平坦化電極4の研磨パッド4cをシリコンウェーハWに接触させて、前記平坦化電極4を回転させながら、ポーラスシリコン層の除去を行う(図5参照)。
この平坦化電極4のポーラスシリコン層PS(シリコンウェーハ)に対する接触圧力は、1kPa以上100kPa未満に設定される。接触圧力が1kPa未満である場合には、ポーラスシリコン層PSが除去し難くなり好ましくなく、100kPa以上となると、シリコンウェーハの形状が強制的に変形され易くなる(接触圧力によって、シリコンウェーハの形状が強制的に平坦形状となり易くなる)ため好ましくない。
ここで、図2に示したように、平坦化電極4の外径のD1は、シリコンウェーハWの直径D2よりも3%以上大きく形成されている。その結果、平坦化電極4の外周部における電界集中による、陽極酸化の進行が抑制され、シリコンウェーハWの外周部における平坦性を良好なものになすことができる。
前記したポーラスシリコン層PSの形成、除去は繰り返し行われる。
具体的にポーラスシリコン層の形成、除去について説明すると、図6(a)に示すように、シリコンウェーハWの一主面の凹凸部Waにポーラスシリコン層PSが形成され、図6(b)に示すように、前記平坦化電極4によって、凹凸部Waの上部のポーラスシリコン層PSが除去され、前記凹凸部Waは小さくなる。
再び、図6(c)(d)に示すように、シリコンウェーハWに電圧を印加し、陽極酸化を行い、高さが小さくなった前記凹凸部Wa(主にポーラスシリコン層PSが除去された領域)に、ポーラスシリコン層PSを形成する。そして、前記平坦化電極4によって、ポーラスシリコン層PSを再び除去し、更に凹凸部Waを小さくし、徐々に平坦化を行う。
このように、前記したポーラスシリコン層の形成、除去を繰り返し、凹凸部Waを徐々に小さくし、シリコンウェーハWの一の主面の平坦化を行い、基準面を形成する。
特に、図6(a)〜(d)に示すように、前記平坦化電極4がシリコンウェーハWの一の主面の凹部最低面に形成されたポーラスシリコン層PSに接触するまでは、少なくとも凹部最低面に形成されたポーラスシリコン層を残存させながら、ポーラスシリコン層を徐々に除去することが好ましい。
これは、凹部最底面に形成されたポーラスシリコン層を除去した場合、その後の陽極酸化によって、ポーラスシリコン層が除去された凹部最底面に、新たにポーラスシリコン層が形成され、凹凸部Waを小さくすることが難しくなるためである。
一方、凹部最底面に形成されたポーラスシリコン層を残存させた場合、その後の陽極酸化によって、ポーラスシリコン層が残存した領域には、新たにポーラスシリコン層が形成されず(ポーラスシリコン層の形成領域は、ポーラスシリコン層の非形成領域に比べて、その形成速度が遅い)、凹部最底面以外のポーラスシリコン層を除去することで、凹凸部Waを、除去したポーラスシリコン層の厚さ分小さくすることができる。
尚、平坦化電極4が凹部最低面に形成されたポーラスシリコン層PSに接触したか否かは、例えば、平坦化電極の接触抵抗の変化をモニターすることで判定できる。
また、電流密度は、反応の進行に伴い、変化させることが好ましい。これは 電流密度が高いとポーラスシリコン層の形成速度が上がるが、ポーラスシリコン層厚の面内均一性が不十分となる場合がある。
よって、凸部の高さが2μmに近づいた場合に、電流密度を下げて、ポーラスシリコン層厚の面内均一性を向上させることが好ましい。具体的には、シリコンウェーハの主面の凹凸が2μm以下になった際に、電流密度を200mA/cm以下にすることが好ましい。より好ましくは、凹凸が5μm以下になった際に、電流密度を200mA/cm以下にするのが良い。
そして、シリコンウェーハWの一の主面の平坦化は、シリコンウェーハWの厚さばらつきが1μm以下となるまで行う。厚さばらつきは、例えば、KLA−Tencor社製のWaferSightで測定することが可能である。
最後に、図6(e)に示すように、凹部最低面に形成されたポーラスシリコン層を残存した状態で、極性を反転させることで凹部最低面に残存したポーラスシリコン層を除去する。
このように極性を反転させることで、シリコンウェーハWの一の主面に形成されるポーラスシリコン層の多孔率が変化し、除去することができる。極性を反転させると、ポーラスシリコン層の腐食反応が進む。この腐食反応は、極性を反転させる前の陽極酸化に比べ、ポーラスシリコン層の局所的な腐食(溶出)が優先的に生ずる面方位依存性がない。そのため、ポーラスシリコン層の構造は不均一となり、多孔率が高くなる。このような層は、例えばライトエッチングで簡単に除去することができる。なお、極性反転の効果はシリコンウェーハの導電型に依存し、P型に比べてN型の方が、腐食反応が進み易いため、極性反転の適用はN型基板に対してより有効である。
尚、この工程は、後の工程において両面研磨加工などを行う場合には、DSP加工によりポーラスシリコン層を除去できるため、省略することもできる。
図7(a)に示すようにシリコンウェーハWの一の主面の平坦化が終了した後、図7(b)に示すようにシリコンウェーハWを反転し、シリコンウェーハWの一の主面を、導電性の弾性パッド6上に載置する。
その後、図8(a)に示すように、シリコンウェーハWの形状を強制的に変形させない程度に前記貫通穴6a、吸引路2bを介して減圧装置(図示せず)により吸着し、シリコンウェーハWの一面(一の主面)を弾性パッド6上に固定する。
そして、シリコンウェーハWの一の主面と同様の処理方法により、シリコンウェーハの他の主面表面にポーラスシリコン層を形成する陽極酸化を行う(図8(a)参照)。
その後、シリコンウェーハWの一の主面と同様の処理方法により、前記平坦化電極4をシリコンウェーハWへ接触させて前記ポーラスシリコン層PSを除去する。
前記したポーラスシリコン層PSを形成、除去は繰り返し行われ、凹凸部Wbを徐々に小さくし、シリコンウェーハWの他の主面の平坦化を行う。
また、シリコンウェーハWの一の主面と同様に、前記平坦化電極4がシリコンウェーハWの他の主面の凹部最低面に形成されたポーラスシリコン層PSに接触するまでは、少なくとも凹部最低面に形成されたポーラスシリコン層を残存させながら、ポーラスシリコン層を徐々に除去することが好ましい。
そして、シリコンウェーハWの他の主面の平坦化は、シリコンウェーハWの厚さばらつきが1μm以下となるまで行う。即ち、シリコンウェーハWの他の主面の平坦化は、シリコンウェーハWの一の主面を基準面として、シリコンウェーハWの厚さばらつきが1μm以下となるまで行われる。
最後に、シリコンウェーハWの一の主面と同様に、極性を反転させることで凹部最低面に残留したポーラスシリコン層PSを除去する。このように、極性を反転させることで、シリコンウェーハWの他の主面に形成されるポーラスシリコン層PSの多孔率が変化し、除去される。このシリコンウェーハの他の主面表面を平坦化処理により、前記シリコンウェーハの一の主面から一定寸法離間した対向面(他の主面)が形成される。
次に、本発明にかかるシリコンウェーハの平坦化処理方法の第2の実施形態について、図9乃至図11に基づいて説明する。
この第2の実施形態では、導電性の弾性パッド6を用いることなく、金属板3を用い、また、図3に示した研磨パッド4cを有する平坦化電極4を用い、陽極酸化工程とポーラスシリコン層の除去工程を同時に行う平坦化処理について説明する。即ち、第1の実施形態にあっては、導電性の弾性パッド6上にシリコンウェーハを載置し、シリコンウェーハWの形状を強制的に変形させることなく平坦化処理を行ったが、この第2の実施形態にあっては、導電性の弾性パッド6を用いることなく、金属板3上にシリコンウェーハを載置した。また、図3に示した研磨パッドを有する平坦化電極4を用い、研磨パッド4cをシリコンウェーハに接触させ(電極部4bは非接触状態)、陽極酸化とポーラスシリコン除去を同時に行う平坦化処理を行った。
尚、陽極酸化工程は、前記した第1の実施形態と同様であるため、その詳細な説明は省略する。
具体的には、図9(a)に示すようなシリコンウェーハWの一面(他の主面)を、図9(b)に示すように金属板3上に載置し、減圧装置(図示せず)により吸着し、シリコンウェーハWの一面(他の主面)を金属板3上に固定する。
尚、シリコンウェーハWの形状は、金属板3が平坦な面であるため、強制的に変形させられる。
金属板3上に固定されたシリコンウェーハWは、電源5の陽極に接続された金属板3を介して陽極とされる。一方、平板状の平坦化電極4は陰極とされる。
そして、図9(c)に示すように、ポーラスシリコン層PSの形成と除去を同時に行い、シリコンウェーハWの一主面の凹凸部Waを小さくし、平坦化を行う。
この第2の実施形態にあっては、研磨パッド4cがシリコンウェーハWに接触し、電極部4bがシリコンウェーハWに非接触の状態におかれるため、ポーラスシリコンを形成する陽極酸化と、ポーラスシリコンの除去とを同時に行うことができる。
このようにポーラスシリコン層PSの形成と除去を同時に行いながら、凹凸部Waを徐々に小さくし、シリコンウェーハWの一の主面の平坦化を行い、基準面を形成する。
尚、図2に示した平板状の平坦化電極4においても、電極部4bがシリコンウェーハWに接触状態におかれるが、ポーラスシリコンを形成する陽極酸化と、ポーラスシリコンの除去とを同時に行うこともできる。
そして、シリコンウェーハWの一の主面の平坦化は、シリコンウェーハWの厚さばらつきが1μm以下となるまで行う。
最後に、極性を反転させることで凹部最低面に残留したポーラスシリコン層PSを除去する。このように、極性を反転させることで、シリコンウェーハWの一の主面に形成されるポーラスシリコン層PSは、腐食反応が進み多孔率が高くなるため除去し易くなる。
図9(c)に示すような平坦化処理装置による、シリコンウェーハWの一の主面の平坦化処理が終了した後、図10(a)に示すように平坦化処理装置から取り出す。
そして、図10(b)に示すようにシリコンウェーハWを反転し、シリコンウェーハWの一の主面を、金属板3上に載置する。
その後、減圧装置(図示せず)により吸着し、シリコンウェーハWの一面(他の主面)を金属板3上に固定する。このときシリコンウェーハWの形状は、金属板3が平坦な面であるため、金属板3によって強制的に変形させられる。
その後、シリコンウェーハWの一の主面と同様の処理方法により、図11(a)に示すように、シリコンウェーハの他の主面表面にポーラスシリコン層を形成する陽極酸化と、ポーラスシリコン層の除去を同時に行う。
前記したポーラスシリコン層の形成と除去を同時に行いながら、凹凸部Wbを徐々に小さくし、シリコンウェーハWの他の主面の平坦化を行う。
そして、シリコンウェーハWの他の主面の平坦化は、シリコンウェーハWの厚さばらつきが1μm以下となるまで行う。
最後に、シリコンウェーハWの一の主面と同様に、極性を反転させることで凹部最低面に残留したポーラスシリコン層を除去する。このように、極性を反転させることで、シリコンウェーハWの他の主面に形成されるポーラスシリコン層の多孔率が変化し、除去される。
このシリコンウェーハの他の主面表面の平坦化処理により、このときシリコンウェーハWの形状は、金属板3が平坦な面であるため、金属板3によって強制的に変形させられ、この主面から一定寸法離間した対向面(他の主面)が形成される。
尚、シリコンウェーハWは、強制的に形状が変形した状態で、ポーラスシリコン層の形成、除去が行われるため、シリコンウェーハ全体のうねりを除去することができず、図11(b)に示すように、うねりを有するシリコンウェーハとなる。したがって、上記したように導電性を有する弾性パッドを用いることがより好ましい。
第1、2の実施形態のシリコンウェーハの平坦化処理方法によれば、シリコンウェーハの外形寸法よりも大きな平板状の平坦化電極を用いて、平坦化電極をシリコンウェーハの一の主面全面に接触させて、前記ポーラスシリコン層を除去するため、シリコンウェーハの一の主面の面内全体を均一に平坦化することができ、前記シリコンウェーハの一の主面を基準面として形成することができる。
尚、ポーラスシリコン層を形成する工程と、ポーラスシリコン層を選択的に研磨除去する工程とを同時に進行させる場合に比べて、これらの工程を繰り返し行うことで、面内におけるポーラスシリコン層の形成自体を均一化することができ、面内全体を均一に平坦化することができる。
また、このシリコンウェーハの平坦化処理方法によれば、シリコンウェーハW表面の凹凸部Wa、Wbを陽極酸化によってポーラスシリコン層化することができ、従来の機械研磨に比べて低圧で平坦化処理できるため、破砕層の導入を抑制することができる。しかも、従来の機械研磨に比べて、シリコンウェーハを短時間で平坦化することができる。
また、ポーラスシリコン層の除去は、平板状の平坦化電極をシリコンウェーハへ接触させて行われるため、加工時間を短時間にすることができ、かつ、取り代量の増加を抑制することができる。
また、導電性の弾性パッド6上にシリコンウェーハWを載置した場合には、シリコンウェーハWの形状を強制的に変形させることなく平坦化処理を行うため、ソー段差、厚さばらつきの修正のみならず、反りの修正も行うことができる。
(実施例1)
図1に示す平坦化処理装置を用い、単結晶インゴットからスライスして得られたφ300mmシリコンウェーハ(Pタイプ基板抵抗1〜2Ω・cm)を前記装置に設置した。
陽極となるシリコンウェーハWは、金属板3に接触しており(弾性パッド無し)、裏面吸着で固定した。電解液として20%のフッ化水素酸を用い、平坦化電極4(陰極)の材質は白金で、平坦化電極4(陰極)のシリコンウェーハの対向面は凹凸の無い平面形状であり、その直径をシリコンウェーハの直径の110%とした。
また、電流密度は、200mA/cmとし、平坦化電極(陰極)を回転させることなく、ポーラスシリコン層に面圧10kPaで接触させて、ポーラスシリコン層の形成と除去を同時に行い、多孔率70%のポーラスシリコン層の形成と除去を行った。そして、凹凸部が1μm未満となるまでポーラスシリコン層の除去を行った。
尚、ポーラスシリコン層の除去は、平坦化電極(陰極)を、ポーラスシリコン層に押さえつけ、ポーラスシリコン層を崩すことによって、除去した。また、シリコンウェーハ表面の凹凸部が平坦化された段階(凹凸部が1μm未満となり、凹部最低面のポーラスシリコン層に電極が接触する段階)で、陽極と陰極とを逆にして電圧を印加した後、フッ酸と硝酸の混酸溶液など一般的な方法でライトエッチングすることで、ポーラスシリコン層を全て除去した。
その後、同様にして、前記シリコンウェーハの表面を平坦化処理した後、前記表面の平坦化処理と同様な平坦化処理をシリコンウェーハの裏面について行った。
そして、シリコンウェーハのソー段差(ワイヤーを用いたスライス時に面内に生じる段差)をKLA−Tencor社製P−15で測定した。測定点は、スライス時に発生するソー段差の最も大きい位置とし、測定長は5mmとした。また、シリコンウェーハ面内の厚さばらつき(GlobalBackside Ideal Range:GBIR)をKLA−Tencor社製のWafer Sightで測定した。また、取り代量は、陽極酸化前後のシリコンウェーハの厚さを比較することで測定した。
その結果、実施例1では、表1に示すように、処理時間は20分、取り代量は38μm、ソー段差は1μm未満、GBIRは2μmであった。
(実施例2)
実施例1では、平坦化電極(陰極)をシリコンウェーハに接触させながらポーラスシリコン層の形成と除去を同時に行ったが、実施例2では、平坦化電極(陰極)とシリコンウェーハを一定の距離を置いて(接触させずに)対抗させ、電流をONにしてポーラスシリコン層を形成した後、電流をOFFにして平坦化電極(陰極)をポーラスシリコン層へ接触させて除去することで、ポーラスシリコン層の形成と、ポーラスシリコン層の除去を繰り返し行った。尚、通電(ON)時間を5分、非通電(OFF)時間を5分とし、4サイクル(総通電時間20分)行った。その他の条件は実施例1と同一とした。
その結果を表1に示す。
(実施例3)
実施例2では、平坦化電極4(陰極)を回転させることなく、ポーラスシリコン層の形成と、ポーラスシリコン層の除去を繰り返し行った。この実施例3では、平坦化電極(陰極)とシリコンウェーハを一定の距離を置いて対抗させ、電流をONにしてポーラスシリコン層を形成した後、電流をOFFにし、かつ平坦化電極(陰極)を30rpmで回転させながら、平坦化電極(陰極)をポーラスシリコン層へ接触させて除去することで、ポーラスシリコン層の形成と、ポーラスシリコン層の除去を繰り返し行った。その他の条件は実施例2と同一とした。その結果を表1に示す。
(実施例4)
実施例1では、平坦化電極4(陰極)の材質は白金で、平坦化電極4(陰極)のシリコンウェーハの対向面は凹凸の無い平面形状のものを用いたが、実施例4では、図3に示すような研磨パッドが設けられた平坦化電極4(陰極)を用いた。
具体的には、研磨パッドはポリ塩化ビニルからなり、矩形形状の研磨パッド部が格子状に配列され、弾性率が4GPa、表面粗さ(Ra)が1μmのものを用いた。また、この一つの研磨パッド部は、断面が一辺9mmの正方形であり、各研磨パッド部の間の間隔は9mm、深さ1mmに設定されている。
そして、研磨パッドをシリコンウェーハに接触させ(平坦化電極はシリコンウェーハと非接触の状態で)、かつ平坦化電極(陰極)を30rpmで回転させながら、ポーラスシリコン層の形成と除去を同時に行った。その他の条件は実施例1と同一とした。その結果を表1に示す。
(実施例5)
実施例4では、研磨パッドをシリコンウェーハに接触させ、かつ平坦化電極(陰極)を30rpmで回転させながら、ポーラスシリコン層の形成と除去を同時に行ったが、実施例5では、研磨パッドとシリコンウェーハを一定の距離を置いて対抗させ、電流をONにしてポーラスシリコン層を形成した後、電流をOFFにし、かつ平坦化電極(陰極)を30rpmで回転させながら、研磨パッドをポーラスシリコン層へ接触させて除去することで、ポーラスシリコン層の形成とポーラスシリコン層の除去を繰り返し行った。その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例6)
実施例4では、平坦化電極4(陰極)として外径がシリコンウェーハの外径比で110%のものを用いたが、実施例6では、外径比で103%の平坦化電極4(陰極)を用いた。
その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例7)
実施例4では、平坦化電極4(陰極)として外径がシリコンウェーハの外径比で110%のものを用いたが、実施例7では、外径比で105%の平坦化電極4(陰極)を用いた。
その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例8)
実施例4では、平坦化電極4(陰極)として外径がシリコンウェーハの外径比で110%のものを用いたが、実施例8は、外径比で108%の平坦化電極4(陰極)を用いた。
その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例9)
実施例4では、平坦化電極4(陰極)として外径がシリコンウェーハの外径比で110%のものを用いたが、実施例9は外径比で112%の平坦化電極4(陰極)を用いた。
その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例10)
実施例4では、平坦化電極4(陰極)として外径がシリコンウェーハの外径比で110%のものを用いたが、実施例10は外径比で120%の平坦化電極4(陰極)を用いた。
その他の条件は実施例4と同一とした。その結果を表1に示す。
(実施例11)
実施例4では、弾性パッドを用いることなく、平坦化電極(陰極)を接触させ、かつ平坦化電極(陰極)を30rpmで回転させながら、ポーラスシリコン層の形成と除去を同時に行った。実施例11では、図4に示すような弾性パッドを用いて、ポーラスシリコン層の形成と除去を同時に行った。その他の条件は実施例4と同一とした。尚、弾性パッドとして、弾性率100MPaの導電性の弾性パッドを用いた。
その結果を表1に示す。
(比較例1)
実施例4では、図3に示すような研磨パッドが設けられた平坦化電極4(陰極)を用いたが、比較例1では、特許文献1(特開2014−187131号公報)に記載された棒状の電極(先端部が半球状に形成されたもの)に、研磨パッドを設け、実施例4と同一の条件で処理を行った。尚、ウェーハの外径に対する電極の外径の比は、20%とした。その結果を表1に示す。
(比較例2)
比較例2では、従来の研磨方法による平坦化処理を行った。加工条件(ラップ、研削、ケミカルエッチングの3つの工程)として、ラップ(砥粒♯1000)処理を15分、研削(砥石#8000)処理を15分、ケミカルエッチング(1μmエッチング)処理を5分行った。
その結果を表1に示す。
(比較例3)
実施例4では、ウェーハの外径に対する電極の外径の比が110%の平坦化電極4(陰極)を用いたが、比較例3では、ウェーハの外径に対する電極の外径の比が50%の平坦化電極4(陰極)を用いた。その他の条件は実施例4と同一とした。その結果を表1に示す。
(比較例4)
実施例4では、ウェーハの外径に対する電極の外径の比が110%の平坦化電極4(陰極)を用いたが、比較例4では、ウェーハの外径に対する電極の外径の比が100%の平坦化電極4(陰極)を用いた。その他の条件は実施例4と同一とした。その結果を表1に示す。
(比較例5)
実施例4では、ウェーハの外径に対する電極の外径の比が110%の平坦化電極4(陰極)を用いたが、比較例5ではウェーハの外径に対する電極の外径の比が102%の平坦化電極4(陰極)を用いた。その他の条件は実施例4と同一とした。その結果を表1に示す。
(比較例6)
実施例5では、ウェーハの外径に対する電極の外径の比が110%の平坦化電極4(陰極)を用いたが、比較例6ではウェーハの外径に対する電極の外径の比が102%の平坦化電極4(陰極)を用いた。その他の条件は実施例5と同一とした。その結果を表1に示す。
Figure 0006786420
実施例1乃至11の結果から明らかなように、いずれも従来の機械加工(比較例2)に比べ、取り代量およびGBIR、処理時間の改善が確認された。尚、比較例1にあっては、シリコンウェーハが電極の形状に沿って加工されてしまうため、平坦面の加工、特に基準面の形成には適さないことが確認された。また比較例2乃至比較例6にあっては、GBIRを2以下とするには、取り代量が45μm以上となり、処理時間が30分を超えるものがあった。
また、実施例1と実施例2、実施例4と実施例5の結果から明らかなように、陽極酸化工程とポーラスシリコン層の除去工程を順次繰り返し行った場合、これらの工程を同時に行った場合に比べ、処理時間がわずかに長くなるものの、GBIRが小さくなることが確認された。
また、実施例3と実施例5の結果から明らかなように、陰極に研磨パッドを設けて研磨した場合、陰極を接触させてポーラスシリコン層を除去した場合に比べ、GBIRがより小さくなることが確認された。また、実施例2、3の結果より、電極を回転させることにより、処理時間が短く、かつ、GBIRが小さくなることが確認された。
実施例4乃至実施例10、比較例3乃至比較例6の結果より、電極の外径が103%以上において、取り代量が減少し、GBIRは従来加工レベル同等もしくはそれ以下となることが確認された。
実施例4の結果より、棒状電極による加工(比較例1)に比べ、取り代量およびGBIR、処理時間の改善が確認された。なお、半球形状の端部を有する棒状電極を用いた場合、上記したように、端部の形状に沿ってウェーハが加工されることから、平坦化が困難であった。
更に、実施例4と実施例11の条件で加工したシリコンウェーハのワープ(Warp:反り評価)を、KLA−Tencor社製のWafer Sightにて評価した。
その結果、実施例4のワープ(Warp)は20μm、実施例11は15μmであり、両者問題ないレベルであったが、導電性の弾性パッドにシリコンウェーハを載置することで、ワープ(Warp)の改善が確認された。
以上説明したように、本発明を適用することにより、従来加工条件よりも少ない取り代量および加工時間にてシリコンウェーハ表面のソー段差を1μm未満に修正でき、且つ、GBIRを同等以上の水準まで修正できることが認められた。このように、本発明によれば、加工工程を簡素化できるためコスト削減が可能であり、かつ、シリコンウェーハの平坦性を向上することができる。
1 シリコンウェーハ平坦化処理装置
2 電解液収容液
2a 底面部
2b 吸引路
3 金属板
3a 貫通穴
4 平坦化電極
4a 基体
4b 電極部
4c 研磨パッド
5 電源
6 弾性パッド
6a 貫通穴
7 回転軸
A 電解液
D1 平坦化電極の外径
D2 シリコンウェーハの外径
PS ポーラスシリコン層
W シリコンウェーハ
Wa シリコンウェーハの一の主面の凹凸部
Wb シリコンウェーハの他の主面の凹凸部

Claims (13)

  1. 単結晶シリコンインゴットをスライスして得られたシリコンウェーハを陽極とし、前記シリコンウェーハの直径の少なくとも103%の外形寸法を有する平板状の平坦化電極を陰極として、電解液内に前記シリコンウェーハと前記平坦化電極を収容し、前記平坦化電極を前記シリコンウェーハの一の主面に対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの一の主面表面の凹凸部上にポーラスシリコン層を形成する一の主面陽極酸化工程と、前記平坦化電極をシリコンウェーハの一の主面に接触させて、前記ポーラスシリコン層を除去する工程と、を備えるシリコンウェーハの平坦化処理方法であって、
    前記シリコンウェーハの一の主面陽極酸化工程と前記ポーラスシリコン層の除去工程を同時に行うことにより、あるいは前記シリコンウェーハの一の主面陽極酸化工程と前記ポーラスシリコン層の除去工程とを順次繰り返し行うことにより、前記シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成する前記基準面形成工程を備えることを特徴とするシリコンウェーハの平坦化処理方法。
  2. 単結晶シリコンインゴットをスライスして得られたシリコンウェーハの他の主面が導電性の弾性パッドに載置された状態で、
    前記シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成する前記基準面形成工程が行われることを特徴とする請求項1記載のシリコンウェーハの平坦化処理方法。
  3. 前記基準面形成工程において、
    シリコンウェーハの一の主面表面の凹凸部上に形成された前記凸部上部のポーラスシリコン層を除去し、前記ポーラスシリコン層が除去された前記凸部上部に、再びポーラスシリコン層を形成し、前記ポーラスシリコン層を除去することを繰り返し、
    シリコンウェーハの一の主面表面を平坦化し、前記シリコンウェーハの一の主面に基準面を形成することを特徴とする請求項1に記載のシリコンウェーハの平坦化処理方法。
  4. 前記基準面形成工程において、
    前記平坦化電極がシリコンウェーハの一の主面表面の凹部最低面に形成されたポーラスシリコン層に接触するまでは、少なくとも凹部最低面に形成されたポーラスシリコン層を残存させながら、前記凸部上部のポーラスシリコン層を除去し、
    前記平坦化電極がシリコンウェーハの一の主面表面の凹部最低面に形成されたポーラスシリコン層に接触したときは、逆極性の電圧を印加することで、前記凹部最低面に形成されたポーラスシリコン層を除去することを特徴とする特徴とする請求項3記載のシリコンウェーハの平坦化処理方法。
  5. 前記基準面形成工程後、
    前記シリコンウェーハを陽極とし、前記平坦化電極を陰極として、電解液内に前記シリコンウェーハと前記平坦化電極を収容し、前記平坦化電極を前記シリコンウェーハの他の主面に対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの他の主面表面にポーラスシリコン層を形成する他の主面陽極酸化工程と、
    前記平坦化電極をシリコンウェーハの他の主面に接触させて、前記ポーラスシリコン層を除去する工程を同時に行うことにより、
    あるいは前記シリコンウェーハの他の主面陽極酸化工程と前記ポーラスシリコン層の除去工程を順次繰り返し行うことにより、
    前記シリコンウェーハの他の主面表面を平坦化し、前記シリコンウェーハの一の主面から一定寸法離間した対向面を形成する対向面形成工程と、
    を備えることを特徴とする請求項1に記載のシリコンウェーハの平坦化処理方法。
  6. 前記シリコンウェーハの一の主面表面陽極酸化工程と前記シリコンウェーハの他の主面表面陽極酸化工程において形成される、ポーラスシリコン層の多孔率は40〜90%であること特徴とする請求項1乃至請求項5のいずれかに記載のシリコンウェーハの平坦化処理方法。
  7. 前記平坦化電極は、金属製の電極部からなり、
    前記電極部を前記シリコンウェーハの一の主面あるいは他の主面に、対向あるいは接触させ、電圧を印加し、前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成し、
    前記電極部をシリコンウェーハの一の主面あるいは他の主面に接触させて、前記ポーラスシリコン層を除去することを特徴とする請求項1乃至請求項5のいずれかに記載のシリコンウェーハの平坦化処理方法。
  8. 前記平坦化電極は、金属製の電極部と、前記電極部の外側に設けられた研磨パッドとを有し、
    前記研磨パッドが前記シリコンウェーハの一の主面あるいは他の主面と接触し、前記電極部が前記シリコンウェーハの一の主面あるいは他の主面に非接触の状態で、前記電極部に電圧を印加し、
    前記シリコンウェーハの一の主面表面あるいは他の主面表面の凹凸部上にポーラスシリコン層を形成すると同時に、前記ポーラスシリコン層の除去を行うことを特徴とする請求項1乃至請求項5のいずれかに記載のシリコンウェーハの平坦化処理方法。
  9. 前記平坦化電極の研磨パッドは、複数の研磨パット部から構成され、前記研磨パット部の間には溝が形成されていることを特徴とする請求項8に記載のシリコンウェーハの平坦化処理方法。
  10. 前記平坦化電極のポーラスシリコン層への接触圧力は、1〜100kPaとすることを特徴とする請求項1乃至請求項9のいずれかに記載のシリコンウェーハの平坦化処理方法。
  11. 前記平坦化電極をポーラスシリコン層に接触させ、かつ前記平坦化電極を回転させることによってポーラスシリコン層が除去されることを特徴とする請求項1乃至請求項10のいずれかに記載のシリコンウェーハの平坦化処理方法。
  12. 前記電圧の印加によって生じる電流密度は、10〜300mA/cmあることを特徴とする請求項1乃至請求項11のいずれかに記載のシリコンウェーハの平坦化処理方法。
  13. 前記電流密度は、反応の進行に伴い変化させることを特徴とする請求項12に記載のシリコンウェーハの平坦化処理方法。
JP2017034773A 2017-02-27 2017-02-27 シリコンウェーハの平坦化処理方法 Active JP6786420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017034773A JP6786420B2 (ja) 2017-02-27 2017-02-27 シリコンウェーハの平坦化処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017034773A JP6786420B2 (ja) 2017-02-27 2017-02-27 シリコンウェーハの平坦化処理方法

Publications (2)

Publication Number Publication Date
JP2018141188A JP2018141188A (ja) 2018-09-13
JP6786420B2 true JP6786420B2 (ja) 2020-11-18

Family

ID=63527648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017034773A Active JP6786420B2 (ja) 2017-02-27 2017-02-27 シリコンウェーハの平坦化処理方法

Country Status (1)

Country Link
JP (1) JP6786420B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4094889A1 (en) * 2021-05-25 2022-11-30 Denso Corporation Surface processing method for sic substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023106084A (ja) * 2022-01-20 2023-08-01 株式会社デンソー チャック装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3517665A1 (de) * 1985-05-15 1986-11-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum polieren von siliciumscheiben
JP6188152B2 (ja) * 2014-02-27 2017-08-30 国立大学法人大阪大学 Si基板の平坦化加工方法及びその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4094889A1 (en) * 2021-05-25 2022-11-30 Denso Corporation Surface processing method for sic substrate

Also Published As

Publication number Publication date
JP2018141188A (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
KR100963722B1 (ko) 기판 탑재대 및 그 표면 처리 방법
JP2008023617A (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
KR20110008068A (ko) 실리콘 웨이퍼의 엣지 에칭 방법
JP2007053178A (ja) シリコンウェーハの製造方法
US8597084B2 (en) Textured platen
JP2021027359A (ja) 陽極酸化を援用した研磨方法
TW201321129A (zh) 電場輔助化學機械拋光系統及其方法
TW200426938A (en) Process for fabricating a silicon wafer
JP2015189633A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP2009124153A (ja) ポリシングされたエッジ部を備えた半導体ウェハの製造方法
JP6786420B2 (ja) シリコンウェーハの平坦化処理方法
US9196501B2 (en) Method for chemical planarization and chemical planarization apparatus
JP5065772B2 (ja) プラズマ処理装置用部材およびその製造方法
JP2017028162A5 (ja) 単結晶SiC基板の製造方法
TWM458275U (zh) 藍寶石拋光墊修整器
TW201904720A (zh) 化學機械研磨系統與方法
JP7281502B2 (ja) 研磨パッドドレッサーおよびその製造方法
CN106711018B (zh) 半导体晶圆表面加工方法
TW201434583A (zh) 藍寶石拋光墊修整器及其製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2014017358A (ja) 炭化珪素基板およびその製造方法
JP2016155697A (ja) 炭化ケイ素基板、炭化ケイ素基板の平坦化処理方法及びその製造装置
TWI574298B (zh) Semiconductor wafer surface processing method
US20220384185A1 (en) SURFACE PROCESSING APPARATUS AND SURFACE PROCESSING METHOD FOR SiC SUBSTRATE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201028

R150 Certificate of patent or registration of utility model

Ref document number: 6786420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250