JP6772673B2 - Manufacturing method of semiconductor devices - Google Patents
Manufacturing method of semiconductor devices Download PDFInfo
- Publication number
- JP6772673B2 JP6772673B2 JP2016166302A JP2016166302A JP6772673B2 JP 6772673 B2 JP6772673 B2 JP 6772673B2 JP 2016166302 A JP2016166302 A JP 2016166302A JP 2016166302 A JP2016166302 A JP 2016166302A JP 6772673 B2 JP6772673 B2 JP 6772673B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- radiating plate
- resin body
- heat
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000011347 resin Substances 0.000 claims description 65
- 229920005989 resin Polymers 0.000 claims description 65
- 239000003795 chemical substances by application Substances 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 37
- 238000000576 coating method Methods 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 23
- 238000000465 moulding Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 description 20
- 238000007689 inspection Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本明細書では、2個以上の半導体素子を備える半導体装置の製造方法を開示する。 This specification discloses a method for manufacturing a semiconductor device including two or more semiconductor elements.
2個以上の半導体素子を封止している樹脂製の本体の両面に金属製の放熱板が露出している半導体装置が知られている。そのような半導体装置が、例えば特許文献1と2に開示されている。
A semiconductor device in which metal heat radiating plates are exposed on both sides of a resin main body that seals two or more semiconductor elements is known. Such semiconductor devices are disclosed, for example, in
特許文献1は、その半導体装置の製造方法も開示している。先ず、第1放熱板の表面にトランジスタとダイオード(即ち、2個の半導体素子)を、相互間に距離を隔てた位置関係で固定する。そして、第1放熱板との間で2個の半導体素子を挟んだ状態で第1放熱板の表面と対面するように、第2放熱板を配置する。第2放熱板を配置した後に、第1放熱板と第2放熱板の互いに対面する表面(内側表面)にプライマ(下塗り剤)を塗布する。下塗り剤を塗布した後に、第1放熱板と第2放熱板の間に樹脂を充填し、複数個の半導体素子を封止する樹脂体を成形する。なお、塗布する下塗り剤は流動性を備えており、第1放熱板と第2放熱板の間に間隙に侵入することから、第2放熱板を配置した後に塗布することができる。 Patent Document 1 also discloses a method for manufacturing the semiconductor device. First, a transistor and a diode (that is, two semiconductor elements) are fixed to the surface of the first heat radiating plate in a positional relationship with a distance between them. Then, the second heat radiating plate is arranged so as to face the surface of the first heat radiating plate with the two semiconductor elements sandwiched between the first heat radiating plate. After arranging the second heat radiating plate, a primer (primer) is applied to the surfaces (inner surfaces) of the first heat radiating plate and the second heat radiating plate facing each other. After applying the primer, a resin is filled between the first heat radiating plate and the second heat radiating plate to form a resin body for sealing a plurality of semiconductor elements. Since the undercoating agent to be applied has fluidity and penetrates into the gap between the first heat radiating plate and the second heat radiating plate, it can be applied after the second heat radiating plate is arranged.
下塗り剤を塗布した後に塗布した下塗り剤を検査したいという要望がある。例えば、塗布した下塗り剤内に気泡が存在しているか否かを検査したいという要望がある。しかし、従来の製造方法では、第2放熱板を配置した後に下塗り剤を塗布するので、塗布した下塗り剤を観察しようにも、第2放熱板によって視界が遮られ、第1放熱板の内側表面に塗布した下塗り剤を観察することが困難である。特に、第1放熱板の内側表面のうち、半導体素子と半導体素子の間に位置する領域は、半導体素子によっても視界が遮られるので、当該領域に塗布した下塗り剤を観察することはさらに困難である。即ち、従来の製造方法では、半導体素子と半導体素子の間の領域に塗布した下塗り剤の観察が非常に困難である。 There is a desire to inspect the applied undercoat after applying the undercoat. For example, there is a desire to inspect whether or not air bubbles are present in the applied primer. However, in the conventional manufacturing method, the undercoating agent is applied after the second heat radiating plate is arranged. Therefore, even when observing the applied undercoating agent, the view is blocked by the second heat radiating plate and the inner surface of the first heat radiating plate is applied. It is difficult to observe the primer applied to. In particular, in the inner surface of the first heat radiating plate, the region located between the semiconductor elements is obstructed by the semiconductor element, so that it is more difficult to observe the undercoating agent applied to the region. is there. That is, in the conventional manufacturing method, it is very difficult to observe the undercoating agent applied to the region between the semiconductor elements.
本明細書で開示する技術では、半導体素子と半導体素子の間の領域に塗布した下塗り剤の観察を容易にする。観察が容易となれば、塗布後の下塗り剤の検査も可能となる。 The techniques disclosed herein facilitate observation of the primer applied to the region between the semiconductor elements. If it becomes easy to observe, it becomes possible to inspect the primer after application.
本明細書で開示する半導体装置の製造方法は、第1放熱板の表面に、2個以上の半導体素子を、相互間に距離を隔てた位置関係で固定する第1固定工程と、その第1固定工程の後に、第1放熱板の表面(第2放熱板と向かい合う面であり、本明細書では内側表面という)に、下塗り剤を塗布する塗布工程と、その塗布工程の後に、第1放熱板との間で2個以上の半導体素子を挟んだ状態で第1放熱板と対面するように、第2放熱板を配置する配置工程と、2個以上の半導体素子を、直接または導電材を介して、第2放熱板の表面(第1放熱板と向かい合う面であり、本明細書では内側表面という)に固定する第2固定工程と、第1放熱板の内側表面と第2放熱板の内側表面の間に樹脂を充填し、2個以上の半導体素子を封止する樹脂体を成形する成形工程を備えている。上記において、2個以上の半導体素子の発熱部と第1放熱板の間の距離より、2個以上の半導体素子の発熱部と第2放熱板の間の距離が長くすることを特徴とする。なお、第1放熱板の内側表面に下塗り剤を塗布するという説明は、第1放熱板の内側表面のうちで半導体素子が固定されていない領域に下塗り剤を塗布することを意味する。 The method for manufacturing a semiconductor device disclosed in the present specification includes a first fixing step of fixing two or more semiconductor elements on the surface of a first heat radiation plate in a positional relationship separated from each other, and a first fixing step thereof. After the fixing step, a coating step of applying an undercoating agent to the surface of the first heat radiating plate (the surface facing the second heat radiating plate, which is referred to as an inner surface in the present specification), and after the coating step, the first heat dissipation. The arrangement process of arranging the second heat radiating plate so as to face the first heat radiating plate with two or more semiconductor elements sandwiched between the plates, and the two or more semiconductor elements directly or with a conductive material. Through the second fixing step of fixing to the surface of the second heat radiating plate (the surface facing the first heat radiating plate, which is referred to as the inner surface in the present specification), and the inner surface of the first heat radiating plate and the second heat radiating plate. It is provided with a molding step of filling a resin between the inner surfaces and molding a resin body for sealing two or more semiconductor elements. In the above, the distance between the heat generating portion of the two or more semiconductor elements and the second heat radiating plate is longer than the distance between the heat generating portion of the two or more semiconductor elements and the first heat radiating plate. The description that the undercoating agent is applied to the inner surface of the first heat radiating plate means that the undercoating agent is applied to a region of the inner surface of the first heat radiating plate to which the semiconductor element is not fixed.
上記の構成を備えていると、塗布工程後に、第2放熱板によって遮られることなく第1放熱板の内側表面を観察できる状態が得られる。第1放熱板の内側表面のうち、半導体素子と半導体素子の間に位置する領域も観察できる。観察後に第2放熱板の配置工程を実施することができる。塗布した下塗り剤を検査してから、第2放熱板の配置工程を実施することができる。 With the above configuration, it is possible to obtain a state in which the inner surface of the first heat radiating plate can be observed without being blocked by the second heat radiating plate after the coating step. On the inner surface of the first heat radiating plate, a region located between the semiconductor elements can also be observed. After the observation, the process of arranging the second heat radiating plate can be carried out. After inspecting the applied primer, the process of arranging the second heat radiating plate can be carried out.
本明細書に開示する技術では、第1放熱板と第2放熱板の双方に下塗り剤を塗布することよりも、第1放熱板に塗布した下塗り剤の観察を優先する。半導体装置が発熱すると、金属と樹脂との熱膨張率の違いにより、第1放熱板と樹脂体、ならびに第2放熱板と樹脂体の間に、放熱板と樹脂体を剥離させようとする応力が作用する。その応力により第1放熱板と樹脂体とが剥離すると、第1放熱板と半導体素子の固定箇所にも応力が作用し、半導体素子がダメージを受ける虞がある。本技術では、第2放熱板の配置工程より前に塗布工程を実施するので、塗布した下塗り剤を検査することができる。塗布が不完全なために第1放熱板と樹脂体が剥離する現象が生じづらい。 In the technique disclosed in the present specification, the observation of the undercoating agent applied to the first heat radiating plate is prioritized over the application of the undercoating agent to both the first heat radiating plate and the second heat radiating plate. When the semiconductor device generates heat, the stress of peeling the heat radiating plate and the resin body between the first heat radiating plate and the resin body and between the second heat radiating plate and the resin body due to the difference in the coefficient of thermal expansion between the metal and the resin. Works. When the first heat radiating plate and the resin body are separated from each other due to the stress, the stress also acts on the fixed portion between the first heat radiating plate and the semiconductor element, and the semiconductor element may be damaged. In the present technology, since the coating process is performed before the process of arranging the second heat radiating plate, the applied undercoating agent can be inspected. Since the coating is incomplete, the phenomenon that the first heat radiating plate and the resin body are peeled off is unlikely to occur.
その一方において、第2放熱板には下塗り剤を塗布しない。第2放熱板が導電材を介して半導体素子に固定されている場合、半導体素子の発熱部と第1放熱板の間の距離より、半導体素子の発熱部と第2放熱板の間の距離が長くなる。この場合、第2放熱板と樹脂体が剥離しても、それに起因する応力は半導体素子に作用しづらく、半導体素子はダメージを受けにくい。即ち、第1放熱板と樹脂体が剥離することは半導体素子のダメージの要因となるが、第2放熱板と樹脂体が剥離することは半導体素子のダメージの要因となりづらい。 On the other hand, no undercoating agent is applied to the second heat radiating plate. When the second heat radiating plate is fixed to the semiconductor element via the conductive material, the distance between the heat generating portion of the semiconductor element and the second heat radiating plate is longer than the distance between the heat generating portion of the semiconductor element and the first heat radiating plate. In this case, even if the second heat radiating plate and the resin body are peeled off, the stress caused by the peeling is unlikely to act on the semiconductor element, and the semiconductor element is not easily damaged. That is, the peeling of the first heat radiating plate and the resin body causes damage to the semiconductor element, but the peeling of the second heat radiating plate and the resin body is unlikely to cause damage to the semiconductor element.
半導体素子が第2放熱板に直接固定されている場合でも、その半導体素子の発熱部と一方の放熱板の間の距離と、その半導体素子の発熱部と他方の放熱板の間の距離が相違することがある。半導体素子の発熱部から放熱板までの距離が相違する場合は、その距離が短い側の放熱板を第1放熱板とし、その距離が長い側の放熱板を第2放熱板とする。発熱部から第1放熱板までの距離より、発熱部から第2放熱板までの距離が長い場合、第1放熱板と樹脂体の間に作用する応力は、第2放熱板と樹脂体の間に作用する応力より大きい。第1放熱板と樹脂体は剥離しやすく、第2放熱板と樹脂体は剥離しづらい。本技術では、第2放熱板には下塗り剤を塗布しない。第2放熱板と樹脂体は剥離しづらいことから、第2放熱板に下塗り剤を塗布しなくても問題は生じない。 Even when the semiconductor element is directly fixed to the second heat radiating plate, the distance between the heat generating portion of the semiconductor element and one heat radiating plate and the distance between the heat generating portion of the semiconductor element and the other heat radiating plate may be different. .. When the distances from the heat generating portion of the semiconductor element to the heat radiating plate are different, the heat radiating plate on the side with the short distance is referred to as the first heat radiating plate, and the heat radiating plate on the side with the long distance is referred to as the second heat radiating plate. When the distance from the heat generating portion to the second heat radiating plate is longer than the distance from the heat generating portion to the first heat radiating plate, the stress acting between the first heat radiating plate and the resin body is between the second heat radiating plate and the resin body. Greater than the stress acting on. The first heat radiating plate and the resin body are easily peeled off, and the second heat radiating plate and the resin body are hard to be peeled off. In this technique, no undercoating agent is applied to the second heat radiating plate. Since the second heat radiating plate and the resin body are difficult to peel off, no problem occurs even if the undercoating agent is not applied to the second heat radiating plate.
実際に、第1放熱板の内側表面に塗布された下塗り剤が観察可能となることによるメリットは、第2放熱板の内側表面に下塗り剤を塗布しなくなるデメリットよりも大きい。 Actually, the merit of being able to observe the undercoating agent applied to the inner surface of the first heat radiating plate is greater than the demerit of not applying the undercoating agent to the inner surface of the second heat radiating plate.
最初に、以下に説明する実施例の特徴を列記する。
特徴1:第2固定工程では、2個以上の半導体素子のそれぞれを、導電材を介して、第2放熱板に固定する。
特徴2:放熱板を平面視すると、各導電材の面積が、各導電材に固定されている各半導体素子の面積より小さい。
特徴3:第1放熱板における半導体素子が固定されている領域の面積は、第2放熱板における導電材が固定されている領域の面積より大きい。
特徴4:半導体素子が直接に固定されているとともにその固定面積が大きい第1放熱板の内側表面には下塗り剤を塗布して第1放熱板と樹脂体の剥離を防止する。半導体素子が導電材を介して固定されているとともにその固定面積が小さい第2放熱板の内側表面には下塗り剤を塗布しない。
First, the features of the examples described below are listed.
Feature 1: In the second fixing step, each of two or more semiconductor elements is fixed to the second heat radiating plate via a conductive material.
Feature 2: When the heat radiating plate is viewed in a plan view, the area of each conductive material is smaller than the area of each semiconductor element fixed to each conductive material.
Feature 3: The area of the region where the semiconductor element is fixed in the first heat radiating plate is larger than the area of the region where the conductive material is fixed in the second heat radiating plate.
Feature 4: The semiconductor element is directly fixed and the inner surface of the first heat radiating plate having a large fixed area is coated with an undercoating agent to prevent the first heat radiating plate and the resin body from peeling off. The undercoating agent is not applied to the inner surface of the second heat radiating plate in which the semiconductor element is fixed via the conductive material and the fixed area thereof is small.
(実施例)
図面を参照して、実施例の半導体装置20を説明する。本明細書が開示する技術は、電気自動車100に車載する半導体装置20に適用される。図1は、電気自動車100の電力系のブロック図である。電気自動車100は、バッテリ101と、システムメインリレー102と、電圧コンバータ103と、インバータ104と、走行用のモータ105を備えている。バッテリ101とモータ105は、システムメインリレー102と電圧コンバータ103とインバータ104を介して、接続されている。バッテリ101の電力が、電圧コンバータ103とインバータ104を介して、モータ105に供給される。これにより、モータ105が駆動して、電気自動車100が走行する。この場合、電圧コンバータ103は、バッテリ101からの直流電力を昇圧し、インバータ104は、電圧コンバータ103からの直流電力を交流電力に変換する。
(Example)
The
一方、電気自動車100の制動時には、モータ105により発電された電力が、電圧コンバータ103とインバータ104を介して、バッテリ101に供給される。これにより、モータ105により発電された電力は、バッテリ101に充電される。この場合、インバータ104は、モータ105からの交流電力を直流電力に変換し、電圧コンバータ103は、インバータ104からの直流電力を降圧する。なお、インバータ104の回路構成はよく知られているので、図1では、インバータ104の回路構成の図示を省略する。また、インバータ104の原理もよく知られているので、説明を省略する。
On the other hand, when the
電圧コンバータ103について説明する。電圧コンバータ103は、2個のダイオード21,51と、2個のIGBT(Insulated Gate Bipolar Transistorの略)22,52と、2個のコンデンサ(符号省略)と、リアクトル(符号省略)を備えている。2個のIGBT22,52は、直列に接続されている。ダイオード21は、IGBT22と並列に接続されている。具体的には、ダイオード21のカソード電極とIGBT22のコレクタ電極が接続されており、ダイオード21のアノード電極とIGBT22のエミッタ電極が接続されている。ダイオード51も同様に、IGBT52と並列に接続されている。各コンデンサとリアクトルは、図1に示すように、電圧コンバータ103の回路を構成する。電圧コンバータ103の原理はよく知られているので、説明は省略する。
The
ダイオード21とIGBT22の並列回路は、半導体装置20として実現される。半導体装置20は、出力端子41,42と、ゲート端子43を備えている。並列回路の一端(即ち、IGBT22のコレクタ電極)は、出力端子41に接続されており、他端(即ち、IGBT22のエミッタ電極)は、出力端子42に接続されている。ゲート端子43は、IGBT22のゲート電極に接続されている。ゲート端子43は、IGBT22のスイッチングを制御するための制御装置(不図示)に接続される。ダイオード51とIGBT52の並列回路も、同様に、半導体装置50として実現される。
The parallel circuit of the
図2及び図3を参照して、半導体装置20について説明する。図2は、半導体装置20の平面図であり、図3は、図2のIII−III線における断面図である。なお、図中には、XYZ座標が示されている。以下では、XYZ座標を適宜に利用して、半導体装置20の構成を説明する。
The
半導体装置20は、ダイオード21とIGBT22を封止している樹脂体28と、ダイオード21とIGBT22からの熱を放熱するための放熱板23,24と、出力端子41,42と、ゲート端子43と、を備えている。放熱板23,24は、金属(例えば、銅)により作られている。放熱板23,24は、平行に配置されており、互いに対面している。樹脂体28のX軸方向における両面のうちの一方の面からは、第1放熱板23の外側表面が露出しており、第1放熱板23の当該外側表面以外の部分は、樹脂体28に覆われている。樹脂体28の両面のうちの他方の面からも、第1放熱板23と同様に、第2放熱板24の外側表面が露出している。半導体装置20は、図示しない2個の冷却器により挟まれる。各冷却器は、絶縁板(不図示)を介して、樹脂体28の一対の外側表面の一方に対面する。これにより、各冷却器が、絶縁板を介して、各放熱板と接触し、ダイオード21とIGBT22からの熱が各冷却器に伝達する。
The
第1放熱板23の内側表面には、ダイオード21のカソード電極21aが、はんだ31aにより接続されている。この内側表面には、IGBT22のコレクタ電極22aが、はんだ32aにより接続されている。ダイオード21とIGBT22は、互いに距離を隔てて配置されている。なお、第1放熱板23と出力端子41は、1枚の金属板から成形されている。即ち、第1放熱板23は、ダイオード21とIGBT22から出力端子41への電流経路の一部を兼ねている。
The
第2放熱板24の内側表面には、ブロック状の導電材25を介して、ダイオード21のアノード電極21bが接続されている。導電材25の下面は、はんだ31bによりアノード電極21bに接続されており、導電材25の上面は、はんだ31cにより第2放熱板24に接続されている。また、第2放熱板24の内側表面には、さらに、導電材26を介して、IGBT22のエミッタ電極22bが接続されている。導電材26は、導電材25と同様に、はんだ32b,32cにより、エミッタ電極22bと第2放熱板24のそれぞれと接続されている。なお、第2放熱板24と出力端子42は、1枚の金属板から成形されている。即ち、第2放熱板24は、ダイオード21及びIGBT22から出力端子42への電流経路の一部を兼ねている。
The
IGBT22のゲート電極(符号省略)は、ワイヤ(不図示)を介して、ゲート端子43と接続されている。ゲート電極は、IGBT22のエミッタ電極22bが位置する面と同一面上に位置している。導電材26は、ゲート電極と重ならないように、エミッタ電極22bと接続されている。導電材26は、エミッタ電極22bと第2放熱板24を接続するとともに、ゲート電極とゲート端子43を接続するワイヤを配索する空間を第2放熱板24とIGBT22との間に確保することを目的とする。
The gate electrode (reference numeral omitted) of the
また、エミッタ電極22bが位置する面から観察すると(即ち、第1放熱板23を平面視すると)、導電材26の面積は、IGBT22の面積よりも小さい(図2参照)。第1放熱板23を平面視すると、導電材25の面積も、ダイオード21の面積よりも小さく、導電材25は、ダイオード21の幅の内側に配置されている。この関係により、第1放熱板と第2放熱板の互いに対面する内側表面において、2個の半導体素子(21及び22)が接続されてない第1放熱板23の面積は、2個の導電材(25及び26)が接続されていない第2放熱板24の面積より小さい。さらに、図3に示すように、ダイオード21とIGBT22の間の距離L1は、導電材25,26の間の距離L2よりも小さい。
Further, when observed from the surface where the
第1放熱板23の内側表面のうち、ダイオード21とIGBT22が固定されていない領域には、下塗り剤33が塗布されている。以下、下塗り剤33が塗布されている領域を塗布領域と呼ぶ。下塗り剤33は、金属と樹脂を密着させるためのものであり、例えばポリアミド樹脂を主成分とする。第1放熱板23と樹脂体28は、下塗り剤33により密着している。なお、図3では、塗布領域のうちダイオード21とIGBT22の間の領域に、符号23aを付し、当該領域23aに塗布されている下塗り剤に、符号33aを付す。また、塗布領域のうち領域23a以外の領域に、符号23bを付し、当該領域23bに塗布されている下塗り剤に、符号33bを付す。なお、第2放熱板24には、下塗り剤が塗布されていない。
The primer 33 is applied to the region of the inner surface of the first
下塗り剤33aは、塗布領域23aだけでなく、ダイオード21と塗布領域23a(即ち、第1放熱板23)との境界にも塗布されている。これにより、当該境界も樹脂体28に密着する。さらに、下塗り剤33aは、この境界からX軸方向に延びるダイオード21の側面と、ダイオード21の導電材25が接続されている側の面(即ち、アノード電極21bが位置する面)のうち導電材25が接続されていない領域にも、塗布されている。これにより、ダイオード21の金属部分(例えば、電極)が樹脂体28に密着する。さらに、下塗り剤33aは、ダイオード21の導電材25が接続されていない領域とはんだ31bとの境界にも塗布されている。これにより、はんだ31bが樹脂体28に密着する。
The
下塗り剤33aは、同様に、IGBT22と塗布領域23aとの境界、IGBT22の側面とエミッタ電極22bが位置する側面のうち導電材26が接続されていない領域、及び、当該領域とはんだ32bとの境界にも塗布されている。なお、下塗り剤33bも、同様に、2個の半導体素子(21及び22)と第1放熱板23との境界、2個の半導体素子の各境界から延びる各側面及び各電極が位置する面、及び、各電極が位置する面と各はんだとの境界にも、塗布されている。
Similarly, the
ダイオード21及びIGBT22は、電流が流れることにより発熱する。2個の半導体素子(21及び22)からの熱は、放熱板23,24と、樹脂体28に伝達し、各部材23,24,28を膨張させる。各部材23,24,28が膨張すると、金属と樹脂との熱膨張率の違いにより、第1放熱板23と樹脂体28、ならびに第2放熱板24と樹脂体28の間に、各放熱板23,24が樹脂体28から剥離しようとする応力が作用する。第1放熱板23と樹脂体28の間(即ち、塗布領域23a及び当該領域23aと半導体素子の境界)には、下塗り剤33が塗布されているので、その応力により樹脂体28から第1放熱板23が剥離することが防止される。これにより、その応力が第1放熱板23と半導体素子を接続しているはんだ31a,32aに作用することが防止され、半導体素子がダメージを受けることが防止される。
The
また、半導体素子の電極が位置する面と、当該面とはんだとの境界にも、下塗り剤が塗布される。これにより、半導体素子の電極が位置する面が樹脂体28から剥離することが防止され、当該剥離により半導体素子がダメージを受けることが防止される。
The primer is also applied to the surface on which the electrodes of the semiconductor element are located and the boundary between the surface and the solder. As a result, the surface on which the electrodes of the semiconductor element are located is prevented from peeling from the
一方、第2放熱板24と樹脂体28の間には、下塗り剤が塗布されていない。しかし、第2放熱板24は、2個の導電材(25及び26)を介して、2個の半導体素子と接続されている。第2放熱板24が樹脂体28から剥離しても、膨張による応力は、第2放熱板24と導電材の間のはんだ(31c及び32c)に作用し、導電材と半導体素子の間のはんだ(31b及び32b)に作用しにくい。また、第1放熱板23と第2放熱板24の間において、発熱源である半導体素子と第2放熱板24の間の距離が、導電材の存在により、半導体素子と第1放熱板23の間の距離より長い。膨張による応力は、発熱源から近い第1放熱板23との間よりも、発熱源から遠い第2放熱板24との間で、小さくなる。即ち、第2放熱板24が樹脂体28から剥離しても、導電材と半導体素子の間のはんだに作用する応力は小さい。第2放熱板24が樹脂体28から剥離しても、半導体素子はダメージを受けにくい。
On the other hand, no undercoating agent is applied between the second
第1放熱板23の剥離は、半導体素子のダメージの主要因である。第1放熱板23に下塗り剤33を塗布することで、第1放熱板23の剥離は、第2放熱板24の剥離よりも優先的に防止される。詳しくは後述するが、剥離の防止が必要な第1放熱板23に下塗り剤33を塗布することは、半導体装置20の製造工程において、下塗り剤33を観察することを容易とする。
The peeling of the first
また、第1放熱板23の内側表面のうち、2個の半導体素子が接続されてない領域の面積は、第2放熱板24の内側表面のうち、2個の導電材が接続されていない領域の面積より小さい。即ち、第2放熱板24と樹脂体28の間の接触面積は、第1放熱板23と樹脂体28の間の接触面積より大きい。このため、膨張による応力に起因して第2放熱板24の樹脂体28との接触面に作用する力は、その応力に起因して第1放熱板23の樹脂体28との接触面に作用する力より小さい。作用する力が小さいので、第2放熱板24は、第1放熱板23より樹脂体28から剥離し難い。第2放熱板24に下塗り剤を塗布せず、第1放熱板23にのみ下塗り剤33を塗布したとしても、半導体素子のダメージを防止することができる。
Further, the area of the area where the two semiconductor elements are not connected on the inner surface of the first
また、第2放熱板24に下塗り剤を塗布せず、第1放熱板23にのみ下塗り剤33を塗布することにより、第2放熱板24と樹脂体28の間の密着が、第1放熱板23と樹脂体28の間の密着より、脆弱となる。これにより、膨張による応力が発生すると、第2放熱板24が第1放熱板23よりも先に剥離し得る。第2放熱板24が先に剥離することにより、半導体素子のダメージの主要因となる第1放熱板23の剥離が生じ難くなる。半導体素子のダメージを防止することができる。
Further, by applying the undercoating agent 33 only to the first
図4から図6を参照して、半導体装置20の製造方法について説明する。半導体装置20の製造方法は、第1固定工程と、塗布工程と、検査工程と、配置工程と、第2固定工程と、成形工程と、を備える。図4〜図6は、各工程における製造途中の半導体装置20を図3と同様の方向から見た断面図である。なお、図4〜図6では、出力端子41,42、ゲート端子43の図示を省略している。
A method of manufacturing the
図4は、第1固定工程を示す。第1固定工程では、ダイオード21が、はんだ31aにより、第1放熱板23の表面に固定され、IGBT22が、ダイオード21から離れた位置で、はんだ32aにより、第1放熱板23の表面に固定される。ダイオード21及びIGBT22が固定された表面は、第1放熱板23の内側表面である。そして、導電材25,26のそれぞれが、はんだ31b,32bにより、ダイオード21及びIGBT22のそれぞれに固定される。また、第1固定工程では、ゲート端子43とIGBT22のゲート電極をワイヤで接続するワイヤボンディングも実行される。
FIG. 4 shows the first fixing step. In the first fixing step, the
図5は、塗布工程及び検査工程を示す。塗布工程は、第1固定工程の後に実施される。塗布工程では、第1放熱板の内側表面のうちの塗布領域23a,23bに下塗り剤33が塗布される。下塗り剤33は、上述したように、各境界及び2個の半導体素子(21及び22)の各面にも、塗布される。
FIG. 5 shows a coating process and an inspection process. The coating step is carried out after the first fixing step. In the coating step, the primer 33 is applied to the
検査工程は、塗布工程の後に実施される。検査工程では、塗布領域23a,23bに塗布された下塗り剤33の検査が実施される。この検査は、下塗り剤33内の気泡の有無を確認するものである。下塗り剤33内に気泡が無いことは、第1放熱板23と樹脂体28が設計通りに密着することを意味する。この検査は、図中の矢印で示すように、第1放熱板23を平面視で観察することにより実施される。塗布工程の後では、平面視において、塗布領域23a,23bを遮る部材が存在しないので、塗布領域23a,23bを観察することが容易である。特にダイオード21とIGBT22の間の塗布領域23aは、第2放熱板24が配置されると、第2放熱板24と2個の半導体素子(21及び22)により視界が遮られ、観察することが困難である。塗布工程の後では、半導体素子同士の間の距離L1は、導電材同士の間の距離L2よりも小さく、第2放熱板24も配置されていないので、塗布領域23aを観察できる状態が得られる。塗布工程の後に検査工程を実施することにより、塗布領域23aを容易に観察することができる。
The inspection step is carried out after the coating step. In the inspection step, the undercoating agent 33 applied to the
図6は、配置工程及び第2固定工程を示す。配置工程は、検査工程(即ち、塗布工程)の後に実施される。配置工程では、第1放熱板23との間で2個の半導体素子(21及び22)を挟んだ状態で第1放熱板23と対面するように、第2放熱板24が配置される。第2固定工程は、配置工程の後に実施される。第2固定工程では、導電材25,26のそれぞれが、はんだ31c,32cにより、第2放熱板24に固定される。
FIG. 6 shows a placement step and a second fixing step. The placement step is performed after the inspection step (ie, the coating step). In the arranging step, the second
成形工程は、第2固定工程の後に実施される。成形工程では、樹脂体28の外形が模られた金型に、図6に示す製造途中の半導体装置20を収容し、当該金型に樹脂を充填することにより、樹脂体28が成形される。即ち、成形工程では、第1放熱板23の内側表面と第2放熱板24の内側表面の間に樹脂が充填され、2個の半導体素子(21及び22)が樹脂体28により封止される。成形工程が終了すると、半導体装置20が完成する(図3参照)。
The molding step is carried out after the second fixing step. In the molding step, the
この製造方法によれは、塗布工程の後に、塗布領域23a,23bを観察できる状態が得られ、検査工程を実施することができる。そして、検査工程の後に配置工程を実施することができる。
According to this manufacturing method, a state in which the
以下、実施例で示した技術に関する留意点を述べる。半導体装置20は、導電材25,26を備えていなくてもよい。即ち、2個の半導体素子(21及び22)は、第2放熱板24に直接に固定されていてもよい。この場合、2個の半導体素子は、半導体素子の発熱部と第1放熱板23の間の距離より、その発熱部と第2放熱板24の間の距離が長くなるように、第2放熱板24に固定される。別言すれば、第1放熱板23と第2放熱板24の間において、半導体素子の発熱部が第1放熱板23の位置する側に片寄っている。これにより、第2放熱板24と樹脂体28の間に作用する応力よりも、第1放熱板23と樹脂体28の間に作用する応力の方が小さくなり、実施例と同様の効果が得られる。
The points to be noted regarding the techniques shown in the examples will be described below. The
各導電材25,26は、塗布工程及び検査工程の後に、各半導体素子に固定されてもよい。この場合、各半導体素子の電極が位置する面と、当該面とはんだとの境界に、下塗り剤33が塗布されなくてもよい。一般的に言えば、少なくとも第1放熱板の内側表面に下塗り剤が塗布されればよい。
The
ダイオード21及びIGBT22が、「2個以上の半導体素子」の一例である。半導体素子の種類は、ダイオードとIGBTに限らない。例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistorの略)でもよい。また、実施例の技術は、実施例の構成に限らず、2個以上のIGBTを備える半導体装置、IGBTとダイオードを含む3個以上の半導体素子を備える半導体装置等にも適用可能である。
The
ダイオード21のアノード電極21b及びIGBT22のエミッタ電極22bが第1放熱板23に接続されており、カソード電極21a及びコレクタ電極22aが第2放熱板24に接続されていてもよい。
The
第2放熱板24と樹脂体28の間に、第2放熱板24が樹脂体28から剥離することを防止するための防止手段が設けられてもよい。防止手段は、例えば、第2放熱板24の内側表面に設けられる溝、突条又はディンプル等の構造である。この構造は、第2放熱板24と樹脂体28の間の接触面積を増やすことにより、第2放熱板24と樹脂体28の間の密着性を高める。
A preventive means for preventing the second
実施例の技術は、1個の半導体素子を備える半導体装置にも適用可能である。即ち、1個の半導体素子を備える半導体装置において、半導体素子の発熱部との距離が近い第1放熱板の内側表面に下塗り剤を塗布し、当該発熱部との距離が遠い第2の放熱板の内側表面に下塗り剤を塗布しなくてもよい。本変形例でも、実施例と同様に、放熱板の樹脂体からの剥離による半導体素子のダメージを防止しつつ、下塗り剤の観察を容易とすることができる。 The technique of the embodiment can also be applied to a semiconductor device including one semiconductor element. That is, in a semiconductor device including one semiconductor element, an undercoating agent is applied to the inner surface of a first heat radiating plate that is close to the heat generating portion of the semiconductor element, and a second heat radiating plate that is far from the heat generating portion. It is not necessary to apply an undercoating agent to the inner surface of the. In this modified example as well, as in the embodiment, it is possible to facilitate the observation of the undercoat agent while preventing damage to the semiconductor element due to peeling of the heat radiating plate from the resin body.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.
20:半導体装置
21:ダイオード
22:IGBT
23:第1放熱板
24:第2放熱板
25,26:導電材
28:樹脂体
31a−31c、32a−32c:はんだ
33a,33b:下塗り剤
41,42:出力端子
43:ゲート端子
20: Semiconductor device 21: Diode 22: IGBT
23: First heat radiating plate 24: Second
Claims (1)
前記第1固定工程の後に、前記第1放熱板の内側表面に、下塗り剤を塗布する塗布工程と、
第2放熱板の表面に前記下塗り剤を塗布することなく、前記塗布工程の後に、前記第1放熱板との間で前記2個以上の半導体素子を挟んだ状態で前記第1放熱板と対面するように、前記第2放熱板を配置する配置工程と、
前記2個以上の半導体素子を、直接または導電材を介して、前記第2放熱板の内側表面に固定する第2固定工程と、
前記下塗り剤を塗布した前記第1放熱板の前記内側表面と前記下塗り剤を塗布していない前記第2放熱板の前記内側表面の間に樹脂を充填し、前記2個以上の半導体素子を封止する樹脂体を成形する成形工程と、
を備えており、
前記2個以上の半導体素子の発熱部と前記第1放熱板の間の距離より前記2個以上の半導体素子の前記発熱部と前記第2放熱板の間の距離を長くすることを特徴とする半導体装置の製造方法。 The first fixing step of fixing two or more semiconductor elements on the surface of the first heat radiating plate in a positional relationship separated from each other.
After the first fixing step, a coating step of applying an undercoating agent to the inner surface of the first heat radiating plate, and
Without applying the undercoating agent to the surface of the second heat radiating plate, after the coating step, the first heat radiating plate is faced with the two or more semiconductor elements sandwiched between the first heat radiating plate. The arrangement step of arranging the second heat radiating plate and
A second fixing step of fixing the two or more semiconductor elements to the inner surface of the second heat radiating plate directly or via a conductive material.
A resin is filled between the inner surface of the first heat radiating plate coated with the undercoat agent and the inner surface of the second heat radiating plate not coated with the undercoating agent to seal the two or more semiconductor elements. The molding process of molding the resin body to be stopped and
Is equipped with
Manufacture of a semiconductor device characterized in that the distance between the heat generating portion of the two or more semiconductor elements and the second heat radiating plate is longer than the distance between the heat generating portion of the two or more semiconductor elements and the first heat radiating plate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166302A JP6772673B2 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166302A JP6772673B2 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method of semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018032835A JP2018032835A (en) | 2018-03-01 |
JP6772673B2 true JP6772673B2 (en) | 2020-10-21 |
Family
ID=61303559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016166302A Expired - Fee Related JP6772673B2 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method of semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6772673B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7155748B2 (en) * | 2018-08-22 | 2022-10-19 | 株式会社デンソー | semiconductor equipment |
JP7228485B2 (en) * | 2019-06-28 | 2023-02-24 | 日立Astemo株式会社 | Semiconductor device and its manufacturing method |
-
2016
- 2016-08-26 JP JP2016166302A patent/JP6772673B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018032835A (en) | 2018-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8421235B2 (en) | Semiconductor device with heat spreaders | |
US9497873B2 (en) | Power module including first and second sealing resins | |
US9111900B2 (en) | Power semiconductor device and method for producing a power semiconductor device | |
US11227808B2 (en) | Power module and method for fabricating the same, and power conversion device | |
US10566316B2 (en) | Semiconductor device and power conversion apparatus | |
JP5565147B2 (en) | Manufacturing method of semiconductor module | |
EP3026701B1 (en) | Power module and manufacturing method thereof | |
US10943859B2 (en) | Semiconductor device | |
JP7014012B2 (en) | Semiconductor devices, manufacturing methods for semiconductor devices, and power conversion devices | |
US11587797B2 (en) | Semiconductor device, method for manufacturing the same, and power converter | |
US11908778B2 (en) | Semiconductor module | |
US11916001B2 (en) | Semiconductor power module and power conversion device | |
JP6772673B2 (en) | Manufacturing method of semiconductor devices | |
WO2016203743A1 (en) | Semiconductor device | |
WO2020262097A1 (en) | Semiconductor device and method for manufacturing same | |
JPWO2020105556A1 (en) | Semiconductor device, power conversion device and manufacturing method of semiconductor device | |
US20220392819A1 (en) | Semiconductor device and method of manufacturing the same | |
US10861713B2 (en) | Semiconductor device | |
JP6316221B2 (en) | Semiconductor device | |
WO2020148879A1 (en) | Semiconductor device, production method for semiconductor device, and power conversion device | |
WO2022049997A1 (en) | Element package and semiconductor device | |
WO2021153447A1 (en) | Semiconductor device | |
WO2019171666A1 (en) | Semiconductor device, electric power converter and method for producing semiconductor device | |
JP2023168060A (en) | Semiconductor device and manufacturing method thereof | |
JP2023078915A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200914 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6772673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |