JP6751359B2 - 指紋検出装置 - Google Patents

Description

本発明は、指紋検出装置及び表示装置に関する。

液晶表示装置等の表示装置を備える電子機器に指紋検出装置が設けられることがある。指紋検出装置は、接触した指が有する指紋の凹凸を検出することで指紋の形状を検出する。指紋センサの検出結果は、例えば、個人認証等に用いられる。例えば、特許文献１の指紋検出装置は、絶縁性基板上に、指紋検出のための検出電極と、駆動回路と、検出回路とが設けられている。

特開２００２−２４５４４３号公報

指紋検出装置が搭載される電子機器において、指紋を検出するための検出面の反対側に、画像を表示する表示機能などの機能面を設ける場合がある。特許文献１では、スイッチング素子の上に検出電極が設けられているため、透明基板側を指紋検出のための検出面とすることができず、検出面の配置が制限される可能性がある。

本発明は、検出面とは反対側の面を有効に利用することが可能な指紋検出装置及び表示装置を提供することを目的とする。

本発明の一態様の指紋検出装置は、第１面と、前記第１面の反対側の第２面とを有し、前記第１面が、接触又は近接する物体の凹凸を検出するための検出面である基板と、前記基板の前記第２面側に設けられ、静電容量変化に基づいて接触又は近接する指の凹凸を検出するための検出電極と、前記基板の前記第２面側に設けられ、前記検出電極に駆動信号を供給する駆動回路と、を有する。

本発明の一態様の表示装置は、第１面と、前記第１面の反対側の第２面とを有し、前記第２面が、接触又は近接する物体の凹凸を検出するための検出面である第１基板と、画像を表示させるための表示面を有し、前記表示面と反対側の面が前記第１基板の前記第１面と対向する第２基板と、前記第１基板の前記第１面側に設けられ、前記第２面に接触又は近接する指の凹凸を検出するための検出電極と、前記第１基板と前記第２基板の間において、前記第１面に対して前記検出電極よりも離れた位置に設けられ、前記第２基板の前記表示面に画像を表示する表示機能層と、を有する。

本発明の一態様の指紋検出装置は、第１面と、前記第１面の反対側の第２面とを有する基板と、前記基板の前記第１面側に設けられ、前記第２面に接触又は近接する指の凹凸を検出するための第１検出電極と、前記基板の前記第１面側において、前記第１面に対して前記第１検出電極よりも離れた位置に設けられ、前記第１面側に接触又は近接する指の凹凸を検出するための第２検出電極と、を有する。

図１は、第１の実施形態に係る指紋検出装置の一構成例を示すブロック図である。 図２は、自己静電容量方式の指紋検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。 図３は、自己静電容量方式の指紋検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。 図４は、自己静電容量方式の指紋検出の等価回路の例を示す説明図である。 図５は、自己静電容量方式の指紋検出の駆動信号及び検出信号の波形の一例を表す図である。 図６は、検出部による指紋検出の仕組みを示す模式図である。 図７は、第１の実施形態に係る指紋検出装置の平面図である。 図８は、第１の実施形態に係る指紋検出装置の概略断面構造を表す断面図である。 図９は、検出電極及びスイッチング素子の配置を模式的に示す平面図である。 図１０は、検出電極を拡大して示す平面図である。 図１１は、図１０のＸＩ−ＸＩ’線に沿った断面図である。 図１２は、第１の実施形態に係る指紋検出装置のタイミング波形図である。 図１３は、第２の実施形態に係る検出電極を拡大して示す平面図である。 図１４は、図１３のＸＩＶ−ＸＩＶ’線に沿った断面図である。 図１５は、第２の実施形態の変形例に係る検出電極を拡大して示す平面図である。 図１６は、第３の実施形態に係る検出電極を拡大して示す平面図である。 図１７は、図１６のＸＶＩＩ−ＸＶＩＩ’線に沿った断面図である。 図１８は、第４の実施形態に係る検出電極を拡大して示す平面図である。 図１９は、図１８のＸＩＸ−ＸＩＸ’線に沿った断面図である。 図２０は、第５の実施形態に係る表示装置の一構成例を示すブロック図である。 図２１は、第５の実施形態に係る表示装置の概略断面構造を表す断面図である。 図２２は、基本的な画素回路を示す回路図である。 図２３は、第５の実施形態に係る表示装置の平面構造を表す平面図である。 図２４は、１つの副画素に対応する部分を拡大して示す平面図である。 図２５は、図２４のＸＸＶ−ＸＸＶ’線に沿った断面図である。 図２６は、図２４のＸＸＶＩ−ＸＸＶＩ’線に沿った断面図である。 図２７は、指紋検出動作の一動作例を示すタイミング波形図である。 図２８は、第６の実施形態に係る表示装置の、１つの副画素に対応する部分を拡大して示す平面図である。 図２９は、図２８のＸＸＩＸ−ＸＸＩＸ’線に沿った断面図である。 図３０は、第７の実施形態に係る表示装置の断面構造を示す断面図である。 図３１は、第７の実施形態の変形例に係る表示装置の断面構造を示す断面図である。 図３２は、第８の実施形態に係る指紋検出装置の断面構造を模式的に示す模式断面図である。 図３３は、第８の実施形態に係る指紋検出装置の平面構造を表す平面図である。 図３４は、第１検出電極及び第２検出電極を拡大して示す平面図である。 図３５は、図３４のＸＸＸＶ−ＸＸＸＶ’線に沿った断面図である。 図３６は、図３４のＸＸＸＶＩ−ＸＸＸＶＩ’線に沿った断面図である。 図３７は、第８の実施形態に係る指紋検出装置の一動作例を示すタイミング波形図である。 図３８は、第８の実施形態の第１変形例に係る指紋検出装置の、第１検出電極及び第２検出電極を拡大して示す平面図である。 図３９は、第８の実施形態の第２変形例に係る指紋検出装置の、第１検出電極及び第２検出電極を拡大して示す平面図である。 図４０は、第９の実施形態の表示機器の断面構造を模式的に示す模式断面図である。 図４１は、第９の実施形態の表示機器の、指紋検出動作の使用状態を説明するための斜視図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１の実施形態）
図１は、第１の実施形態に係る指紋検出装置の一構成例を示すブロック図である。図１に示すように、指紋検出装置１は、指紋検出部３０と、制御部１１と、ゲートドライバ１２と、検出電極ドライバ１４と、検出部４０とを備えている。

指紋検出部３０は、後述するように、ゲートドライバ１２から供給される走査信号Ｖｓｃａｎに従って、１検出ラインずつ順次走査して検出を行う。指紋検出部３０は、自己静電容量方式の検出原理に基づいて、接触又は近接する物体の凹凸を検出することで、指紋を検出する。

制御部１１は、ゲートドライバ１２、検出電極ドライバ１４、検出部４０に対してそれぞれ制御信号を供給し、これらが互いに同期して動作するように制御する回路である。

ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、指紋検出部３０の検出駆動の対象となる１検出電極ブロックを順次選択する機能を有している。

検出電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、指紋検出部３０の検出駆動の対象となる検出電極２５に駆動信号Ｖｆを供給する回路である。

検出部４０は、制御部１１から供給される制御信号と、指紋検出部３０から供給される検出信号Ｖｄｅｔに基づいて、細かいピッチで指の接触又は近接の有無を検出する回路である。この検出部４０は、例えば、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４６とを備える。検出タイミング制御部４７は、制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４６とが同期して動作するように制御する。

検出信号増幅部４２は、指紋検出部３０から供給される検出信号Ｖｄｅｔを増幅する。なお、検出信号増幅部４２は、低域通過アナログフィルタであるアナログＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）を備えていてもよい。アナログＬＰＦは、検出信号Ｖｄｅｔに含まれる高い周波数成分（ノイズ成分）を除去して出力する。

Ａ／Ｄ変換部４３は、駆動信号Ｖｆに同期したタイミングで、検出信号増幅部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。

信号処理部４４は、デジタルフィルタを備えている。デジタルフィルタは、Ａ／Ｄ変換部４３の出力信号に含まれる、駆動信号Ｖｆをサンプリングした周波数以外の周波数成分（ノイズ成分）を低減する。信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、指紋検出部３０に対する指の接触又は近接の有無を検出する論理回路である。

座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、その検出座標を求める論理回路である。座標抽出部４５は、検出座標を合成部４６に出力する。合成部４６は、指紋検出部３０の各検出電極２５から出力される検出信号Ｖｄｅｔを組み合わせて、接触又は近接する物体の形状を示す二次元情報を生成する。

上述のとおり、指紋検出部３０は、静電容量型の指紋検出の基本原理に基づいて動作する。ここで、図２から図５を参照して、自己静電容量方式の指紋検出の基本原理について説明する。図２は、自己静電容量方式の指紋検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。図３は、自己静電容量方式の指紋検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。図４は、自己静電容量方式の指紋検出の等価回路の例を示す説明図である。図５は、自己静電容量方式の指紋検出の駆動信号及び検出信号の波形の一例を表す図である。以下では、指が検出電極等に接触又は近接している状態をタッチ状態という。

図２左図は、タッチではない状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１が充電される。図２右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１との接続がオフされ、スイッチＳＷ２により、検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷はコンデンサＣｃｒを介して放電される。

図３左図は、タッチ状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１に加え、検出電極Ｅ１に近接している指により生じる容量Ｃｘ２も充電される。図３右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１がオフされ、スイッチＳＷ２により検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷と容量Ｃｘ２の電荷とがコンデンサＣｃｒを介して放電される。

ここで、図２右図に示す放電時（タッチではない状態）におけるコンデンサＣｃｒの電圧変化特性に対して、図３右図に示す放電時（タッチ状態）におけるコンデンサＣｃｒの電圧変化特性は、容量Ｃｘ２が存在するために、明らかに異なる。したがって、自己静電容量方式では、コンデンサＣｃｒの電圧変化特性が、容量Ｃｘ２の有無により、異なることを利用して、タッチの有無を判定している。

具体的には、検出電極Ｅ１に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇ（図５参照）が印加される。図４に示す電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動（波形Ｖ_３、Ｖ_４）に変換する。

上述のように、検出電極Ｅ１はスイッチＳＷ１及びスイッチＳＷ２でコンデンサＣｃｒから切り離すことが可能な構成となっている。図５において、時刻Ｔ_０１のタイミングで交流矩形波Ｓｇは電圧Ｖ_０に相当する電圧レベルを上昇させる。このときスイッチＳＷ１はオンしておりスイッチＳＷ２はオフしている。このため検出電極Ｅ１の電圧も電圧Ｖ_０に上昇する。次に時刻Ｔ_１１のタイミングの前にスイッチＳＷ１をオフとする。このとき検出電極Ｅ１はフローティング状態であるが、検出電極Ｅ１の容量Ｃｘ１（図２参照）、あるいは検出電極Ｅ１の容量Ｃｘ１にタッチによる指の容量Ｃｘ２を加えた容量（Ｃｘ１＋Ｃｘ２、図３参照）によって、検出電極Ｅ１の電位は電圧Ｖ_０が維持される。さらに、時刻Ｔ_１１のタイミングの前にスイッチＳＷ３をオンさせ所定の時間経過後にオフさせ電圧検出器ＤＥＴをリセットさせる。このリセット動作により出力電圧はＶｒｅｆと略等しい電圧となる。

続いて、時刻Ｔ_１１のタイミングでスイッチＳＷ２をオンさせると、電圧検出器ＤＥＴの反転入力部が検出電極Ｅ１の電圧Ｖ_０となり、その後、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）と電圧検出器ＤＥＴ内の容量Ｃ５の時定数に従って電圧検出器ＤＥＴの反転入力部は基準電圧Ｖｒｅｆまで低下する。このとき、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）に蓄積されていた電荷が電圧検出器ＤＥＴ内の容量Ｃ５に移動するため、電圧検出器ＤＥＴの出力が上昇する（Ｖｄｅｔ）。電圧検出器ＤＥＴの出力（Ｖｄｅｔ）は、検出電極Ｅ１に指等が近接していないときは、実線で示す波形Ｖ_３となり、Ｖｄｅｔ＝Ｃｘ１×Ｖ_０／Ｃ５となる。指等の影響による容量が付加されたときは、点線で示す波形Ｖ_４となり、Ｖｄｅｔ＝（Ｃｘ１＋Ｃｘ２）×Ｖ_０／Ｃ５となる。

その後、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）の電荷が容量Ｃ５に十分移動した後の時刻Ｔ_３１のタイミングでスイッチＳＷ２をオフさせ、スイッチＳＷ１及びスイッチＳＷ３をオンさせることにより、検出電極Ｅ１の電位を交流矩形波Ｓｇと同電位のローレベルにするとともに電圧検出器ＤＥＴをリセットさせる。なお、このとき、スイッチＳＷ１をオンさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ_０２以前であればいずれのタイミングでもよい。また、電圧検出器ＤＥＴをリセットさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ_１２以前であればいずれのタイミングとしてもよい。以上の動作を所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）で繰り返す。波形Ｖ_３と波形Ｖ_４との差分の絶対値｜ΔＶ｜に基づいて、タッチの有無を測定することができる。なお、検出電極Ｅ１の電位は、図５に示すように、指等が近接していないときはＶ_１の波形となり、指等の影響による容量Ｃｘ２が付加されるときはＶ_２の波形となる。

図６は、検出部４０による指紋検出の仕組みを示す模式図である。合成部４６は、複数の検出電極Ｅ１からの検出信号Ｖｄｅｔを組み合わせて、検出電極Ｅ１にタッチしている物体の形状を示す二次元情報を生成する。具体的には、例えば表面に凹凸を有する外部近接物体（例えば、ヒトの指等）が指紋検出部３０（図１参照）に接触すると、その凹凸によって指紋検出部３０との間で距離に違いが生じるため、凹凸に応じて検出強度の差異が生じる。合成部４６は、この検出強度の差異を色の濃淡（例えば、グレースケール）として表す二次元の画像を生成する。合成部４６を有する検出部４０の出力Ｖｏｕｔは、例えば、上記で説明した二次元情報の出力である。

図６では、分かりやすさを目的として接触又は近接の有無のみを示す２階調検出を例示している。実際には各ブロックにおける検出結果は多階調とすることができる。また、図６では、検出されている外部近接物体が二重丸状の凹凸を有する物体である。ここで、外部近接物体がヒトの指である場合、指紋部分で指紋検出部３０をタッチすると、二次元情報として指紋が現れる。また、合成部４６の機能は、検出部４０以外の構成が有していてもよい。例えば、検出部４０の出力Ｖｏｕｔを座標抽出部４５の出力とし、係る出力Ｖｏｕｔに基づいて外部の構成が二次元情報を生成するようにしてもよい。また、二次元情報の生成に係る構成は、回路等のハードウェアであってもよいし、所謂ソフトウェア処理によってもよい。

次に、指紋検出装置１の構成例を詳細に説明する。図７は、第１の実施形態に係る指紋検出装置の平面図である。図８は、第１の実施形態に係る指紋検出装置の概略断面構造を表す断面図である。なお、図８では、指紋検出装置１が外部の電子機器の筐体１０１に組み込まれた状態の断面図を示している。指紋検出装置１は、例えば液晶表示装置等の表示装置（図示しない）を備える電子機器に組み込まれ、液晶表示装置の画像を表示する表示面の裏面側に配置される。筐体１０１の開口部分に指紋検出装置１が組み込まれ、指紋検出装置１が設けられた部分に指を接触させることで、指紋が検出されるようになっている。なお、以下ではヒトの指の表面凹凸を検出することを指紋検出という。

図７及び図８に示すように、指紋検出装置１は、基板２１と、基板２１に設けられた複数の検出電極２５とを含む。基板２１は、第１面２１ａと、第１面２１ａの反対側の第２面２１ｂとを有する。基板２１の第１面２１ａは、接触又は近接する指の凹凸を検出するための検出面である。図８に示すように、基板２１の第１面２１ａには、基板２１を保護するための保護層２９が設けられていてもよく、第２面２１ｂには保護層５６が設けられていてもよい。基板２１の第２面２１ｂには、さらに制御用ＩＣ１９とフレキシブル基板３６とが設けられている。制御用ＩＣ１９は、図１に示す制御部１１や検出部４０を実装している。検出部４０からの出力Ｖｏｕｔは、フレキシブル基板３６を介して外部の回路に出力される。なお、保護層２９によって基板２１の第１面２１ａが覆われている場合、この保護層２９の表面を検出面と定義づけることもできる。すなわち、指紋検出装置１において、指が直接接触する面のことを検出面としてもよい。また、以下では、検出面に接触している指の指紋のことを単に指紋という場合がある。

基板２１は、ガラス基板を用いることができる。基板２１は、例えば強化ガラスを用いることで、強度を維持しつつ薄くすることができる。強化ガラスとしては、例えばガラスの表面のナトリウム（Ｎａ）イオンをイオン半径の大きいカリウム（Ｋ）イオンと交換することで、表面に圧縮応力層を形成した化学強化ガラスや、加熱したガラス基板に空気を送り急冷することで表面に圧縮応力層を形成した強化ガラスを用いることができる。基板２１は、６面強化ガラスであってもよい。

検出電極２５は、基板２１の第２面２１ｂに設けられる。図７に示すように、検出電極２５は、それぞれ矩形状であり、行列状に複数配置される。検出電極２５は、例えば行方向に５０μｍのピッチで複数配列され、列方向に５０μｍのピッチで複数配列される。なお、行方向の配列ピッチと列方向の配列ピッチとは異なっていてもよい。行列状に配置された検出電極２５により指紋検出部３０が構成される。検出電極２５は、上述した自己静電容量方式の指紋検出の基本原理における検出電極Ｅ１に対応しており、検出電極２５の静電容量変化に基づいて検出面に接触している指紋を検出することが可能となっている。検出電極２５は、例えばモリブデン（Ｍｏ）等の金属材料を用いることができる。検出電極２５は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）又はこれらの合金の少なくとも１つの金属材料を用いてもよい。

検出電極２５が配置された領域が、指紋を検出することが可能な検出領域２１ｃであり、検出領域２１ｃの外側は額縁領域２１ｄである。制御用ＩＣ１９とフレキシブル基板３６とは額縁領域２１ｄに設けられる。また、第２面２１ｂの額縁領域２１ｄには、さらに、ゲートドライバ１２及び検出電極ドライバ１４が設けられていてもよい。

図８に示すように、基板２１の額縁領域２１ｄが筐体１０１（図８参照）の固定部分１０１ａに固定される。基板２１の第１面２１ａは筐体１０１の開口部分に露出する。このとき検出領域２１ｃが開口部分に重畳して配置される。この開口部分から露出する検出面に操作者の指が接触したときに、指紋検出装置１は、指紋を検出することが可能となっている。このように、本実施形態の指紋検出装置１は、第１面２１ａが検出面であり、検出面の反対側の第２面２１ｂに検出電極２５、制御用ＩＣ１９、フレキシブル基板３６が設けられている。このため基板２１を筐体１０１に固定する際に、制御用ＩＣ１９、フレキシブル基板３６の凹凸による制約が少なくなる。つまり、筐体１０１には平板状の第１面２１ａ側が対向することとなるので、筐体１０１の開口部分周りの構造を簡便にして、筐体１０１の加工や指紋検出装置１の筐体１０１への取り付けを容易にすることができる。また、第１面２１ａ側にはフレキシブル基板３６や制御用ＩＣ１９等が設置されておらず、平坦な検出面が存在するだけである。このため、フレキシブル基板３６を回り込ませるための空間や制御用ＩＣ１９を設置するための空間を基板２１と筐体１０１との間に形成する必要がなく、その分だけ検出面を筐体１０１の外側表面に近い位置に設けることができる。この結果、筐体１０１の内側表面よりも筐体１０１の外側表面に近い位置に検出面を設けることができ、この筐体１０１の外側表面と検出面との凹凸差を低減できる。また、制御用ＩＣ１９やフレキシブル基板３６が第２面２１ｂに設けられるので、検出電極２５よりも第１面２１ａ側に、配線などの導体が存在しないため、検出誤差や検出感度の低下を抑制することができる。

次に検出電極２５の構造について詳細に説明する。図９は、検出電極及びスイッチング素子の配置を模式的に示す平面図である。図９に示すように、基板２１の第２面２１ｂに検出電極２５、スイッチング素子Ｔｒ、ゲート線ＧＣＬ、データ線ＳＧＬが設けられている。複数のゲート線ＧＣＬと複数のデータ線ＳＧＬとは、交差するように配線される。ここで、ゲート線ＧＣＬが延在する方向と平行な方向が行方向であり、データ線ＳＧＬが延在する方向と平行な方向が列方向である。ゲート線ＧＣＬは行方向に沿って設けられ、列方向に複数配列されている。データ線ＳＧＬは、列方向に沿って設けられ、行方向に複数配列されている。ゲート線ＧＣＬとデータ線ＳＧＬとで囲まれた領域にそれぞれ検出電極２５が配置される。なお、検出電極２５はそれぞれ矩形状としているが、これに限定されず、菱形形状、多角形状等、他の形状であってもよい。

ゲート線ＧＣＬとデータ線ＳＧＬとが交差する位置の近傍にスイッチング素子Ｔｒが設けられている。スイッチング素子Ｔｒは各検出電極２５に対応して配置される。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成されている。

図１に示すゲートドライバ１２は、ゲート線ＧＣＬを順次選択する。ゲートドライバ１２は、選択されたゲート線ＧＣＬを介して走査信号Ｖｓｃａｎをスイッチング素子Ｔｒに供給する。これにより、検出電極２５のうち１行（１水平ライン）を検出対象の検出電極ブロック２５Ａとして選択する。検出電極ブロック２５Ａは、行方向に配列された複数の検出電極２５を含む。検出電極ドライバ１４は、データ線ＳＧＬを介して検出電極ブロック２５Ａの各検出電極２５に駆動信号Ｖｆを供給する。そして、上述した自己静電容量方式の指紋検出の基本原理に従って、各検出電極２５の静電容量変化に応じた検出信号Ｖｄｅｔを検出部４０が受信する。これにより、検出面をタッチしている指の指紋が検出される。

図９に示すように、検出電極２５を覆うように導電層５１が設けられている。ゲート線ＧＣＬは、検出電極２５の１辺に沿って設けられており、ゲート線ＧＣＬと検出電極２５の１辺との間に導電性の第１配線ＡＳＬ１が設けられている。また、検出電極２５に対して第１配線ＡＳＬ１の反対側に第２配線ＡＳＬ２が設けられている。第１配線ＡＳＬ１及び第２配線ＡＳＬ２は、ゲート線ＧＣＬに沿って設けられている。第１配線ＡＳＬ１及び第２配線ＡＳＬ２は、検出電極ブロック２５Ａに対応して設けられており、複数の検出電極２５と隣り合って連続している。さらに、第１配線ＡＳＬ１及び第２配線ＡＳＬ２に沿って第３配線ＡＳＬ３が設けられている。第３配線ＡＳＬ３は、ゲート線ＧＣＬと重畳して、ゲート線ＧＣＬに沿って設けられる。

ゲート線ＧＣＬ及びデータ線ＳＧＬは、アルミニウム（Ａｌ）又はアルミニウム合金が用いられる。導電層５１、第１配線ＡＳＬ１、第２配線ＡＳＬ２及び第３配線ＡＳＬ３は、例えばモリブデン（Ｍｏ）等の金属材料を用いることができる。又は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）又はこれらの合金の少なくとも１つの金属材料を用いてもよい。

上述のように、ゲート線ＧＣＬは、データ線ＳＧＬ及び検出電極２５とは異なる信号（走査信号Ｖｓｃａｎ）が供給される。このため、ゲート線ＧＣＬと検出電極２５との間の寄生容量、及びゲート線ＧＣＬとデータ線ＳＧＬとの間の寄生容量が大きくなる可能性がある。寄生容量が増大すると、指の接触又は近接による静電容量変化が相対的に小さくなるため、検出感度が低下する可能性が生じる。

本実施形態では、検出電極ドライバ１４が、導電層５１、第１配線ＡＳＬ１、第２配線ＡＳＬ２及び第３配線ＡＳＬ３に対して、駆動信号Ｖｆと同期した同一の波形を有する信号Ｖｓｇｌを供給することにより、検出電極２５とゲート線ＧＣＬとの間の寄生容量が低減される。これにより、検出誤差や検出感度の低下が抑制される。検出電極ドライバ１４とは別に駆動回路を適宜設けて、信号Ｖｓｇｌを供給してもよい。

次に、検出電極２５と各配線及び導電層の構成について詳細に説明する。図１０は、検出電極を拡大して示す平面図である。図１１は、図１０のＸＩ−ＸＩ’線に沿った断面図である。なお、図１１では、図８とは上下方向を逆に、すなわち、基板２１の検出面として構成される第１面２１ａを図の下側に向けて記載している。

図１０及び図１１に示すようにスイッチング素子Ｔｒは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。半導体層６１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。

半導体層６１は、コンタクトホールＨ１を介してデータ線ＳＧＬと電気的に接続される。ここでデータ線ＳＧＬにおいて、半導体層６１と重畳する部分がソース電極６２として機能する。半導体層６１は、平面視でゲート線ＧＣＬと複数回交差するように屈曲している。ゲート線ＧＣＬにおいて半導体層６１と重畳する部分がゲート電極６４として機能する。半導体層６１は、コンタクトホールＨ２を介してドレイン電極６３と電気的に接続される。ドレイン電極６３は、ゲート線ＧＣＬの側方から第１配線ＡＳＬ１と交差して検出電極２５と重畳する位置まで設けられている。ドレイン電極６３は、検出電極２５と重畳する位置でコンタクトホールＨ３を介して検出電極２５と電気的に接続される。

図１１に示すように、基板２１の第２面２１ｂ上には、第３配線ＡＳＬ３と検出電極２５とが設けられている。第３配線ＡＳＬ３と検出電極２５との上に絶縁層５８ａが設けられている。絶縁層５８ａ上には半導体層６１が設けられている。半導体層６１上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上にゲート線ＧＣＬ及び第１配線ＡＳＬ１が設けられている。ゲート線ＧＣＬ及び第１配線ＡＳＬ１の上に絶縁層５８ｃが設けられ、絶縁層５８ｃ上にドレイン電極６３、データ線ＳＧＬ及び導電層５１が設けられる。ドレイン電極６３、データ線ＳＧＬ及び導電層５１の上に平坦化層５９が設けられ、平坦化層５９の上に保護層７７が設けられる。なお、図１１では図示しない第２配線ＡＳＬ２は、ゲート線ＧＣＬ及び第１配線ＡＳＬ１と同層に設けられる。なお、図１１では省略して示すが、保護層２９（図８参照）が設けられている場合、保護層２９に接触している指の指紋が指紋検出装置１により検出される。

本実施形態では、検出電極２５が、ゲート線ＧＣＬよりも基板２１の第２面２１ｂ側に設けられる。検出電極２５とゲート線ＧＣＬとの間には、絶縁層５８ａ、５８ｂが設けられている。つまり、検出面である第１面２１ａには、スイッチング素子Ｔｒよりも検出電極２５の方が近い。検出電極２５と検出面との間には、基板２１、又は基板２１と保護層２９が設けられるのみである。このため、検出電極２５よりも第１面２１ａ側に、配線などの導体が存在せず、かつ、検出面に接触する指と検出電極２５との距離が小さくなるので、検出感度の低下を抑制することが可能である。

図１０に示すように、第３配線ＡＳＬ３は、導電層５１と重畳する位置にタブ部ＡＳＬ３ａが設けられている。タブ部ＡＳＬ３ａは、第１配線ＡＳＬ１と交差しており、検出電極２５と間隔を有して配置される。タブ部ＡＳＬ３ａはコンタクトホールＨ４を介して導電層５１と電気的に接続される。導電層５１は、検出電極２５及び第１配線ＡＳＬ１と重畳して設けられており、コンタクトホールＨ５を介して第１配線ＡＳＬ１と電気的に接続される。図１０に示す例では、２つのコンタクトホールＨ５が設けられているが、１つであってもよく、３つ以上であってもよい。また、導電層５１は、第２配線ＡＳＬ２と重畳して設けられており、コンタクトホールＨ６を介して第２配線ＡＳＬ２と電気的に接続される。

これにより、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１が互いに電気的に接続される。このため、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１のいずれか一つに電位を入れると、残りの全てを同電位にできる。また、これら第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１の間での寄生容量の増大が抑制される。

第１配線ＡＳＬ１は、ゲート線ＧＣＬと検出電極２５との間において、検出電極２５の１辺に沿って設けられる。また、第１配線ＡＳＬ１はゲート線ＧＣＬと同層に設けられている。このため、検出電極２５とゲート線ＧＣＬ間での寄生容量を低減することが可能である。第３配線ＡＳＬ３は、ゲート線ＧＣＬと重畳して設けられている。導電層５１は、検出電極２５とドレイン電極６３とが接続された部分を除いて、検出電極２５と重畳して設けられている。これにより、検出電極２５とゲート線ＧＣＬ間での寄生容量をより低減することが可能である。第３配線ＡＳＬ３は、ゲート線ＧＣＬの幅よりも大きい幅を有している。これに限定されず、ゲート線ＧＣＬと同じ幅、又はゲート線ＧＣＬよりも小さい幅を有していてもよい。

半導体層６１において、ゲート電極６４と重畳する部分にチャネル部が設けられている。第３配線ＡＳＬ３は、チャネル部と重なる位置に設けられ、チャネル部よりも大きい面積を有していることが好ましい。第３配線ＡＳＬ３は、上述の金属材料が用いられており、基板２１よりも光の透過率が小さくなっている。本実施形態では、第３配線ＡＳＬ３を設けているので、第１面２１ａ側から半導体層６１に入射する光が遮光される。

図１１に示す平坦化層５９は、例えば有機平坦化膜である。平坦化層５９の上に設けられた保護層７７は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性導電材料や、酸化シリコン（ＳｉＯ_２）等の無機材料が用いられる。これにより、水分などが平坦化層５９に進入することを抑制して、検出電極２５、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１の腐食の発生を抑制できる。また、保護層７７は、ＩＴＯ等の導電性を有する材料を用いることで、外部から侵入する静電気等の電磁ノイズを遮蔽するシールドとして機能する。

次に本実施形態の指紋検出装置の駆動方法について説明する。図１２は、第１の実施形態に係る指紋検出装置のタイミング波形図である。

図１２に示すように、検出期間Ｐｔ１では、ｎ行目のゲート線ＧＣＬ（ｎ）（図９参照）が選択され、走査信号Ｖｓｃａｎ（ｎ）がオン（高レベル）になる。ｎ行目の検出電極ブロック２５Ａ（ｎ）に対応するスイッチング素子Ｔｒがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ）の各検出電極２５に、データ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、ＳＧＬ（ｍ＋２）を介して駆動信号Ｖｆが供給される。上述した自己静電容量方式の指紋検出の基本原理に基づいて、検出電極ブロック２５Ａ（ｎ）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。

検出期間Ｐｔ１ではゲート線ＧＣＬ（ｎ）以外のゲート線ＧＣＬ（ｎ＋１）、ＧＣＬ（ｎ＋２）、は、走査信号Ｖｓｃａｎがオフ（低レベル）であり、検出電極ブロック２５Ａ（ｎ＋１）及び検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５は、固定された電位が供給されていないフローティング状態となる。このため、検出対象として選択された検出電極ブロック２５Ａ（ｎ）と、選択されていない検出電極ブロック２５Ａ（ｎ＋１）、２５Ａ（ｎ＋２）との間の、検出電極２５同士の寄生容量を抑制することができる。また、検出期間Ｐｔ１では、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１は、信号Ｖｓｇｌが供給される。このため、検出対象として選択された検出電極ブロック２５Ａ（ｎ）の各検出電極２５と、ゲート線ＧＣＬとの間の寄生容量を抑制して、検出感度の低下が抑制される。

次に、検出期間Ｐｔ２では、ｎ＋１行目のゲート線ＧＣＬ（ｎ＋１）が選択され、走査信号Ｖｓｃａｎ（ｎ＋１）がオン（高レベル）になる。ｎ＋１行目の検出電極ブロック２５Ａ（ｎ＋１）のスイッチング素子Ｔｒがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ＋１）の各検出電極２５にデータ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、ＳＧＬ（ｍ＋２）を介して駆動信号Ｖｆが供給され、検出電極ブロック２５Ａ（ｎ＋１）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。

検出期間Ｐｔ２では検出電極ブロック２５Ａ（ｎ）及び検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５は、固定された電位が供給されていないフローティング状態となる。また、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１は、信号Ｖｓｇｌが供給される。

検出期間Ｐｔ３では、ｎ＋２行目のゲート線ＧＣＬ（ｎ＋２）が選択され、走査信号Ｖｓｃａｎ（ｎ＋２）がオン（高レベル）になる。ｎ＋２行目の検出電極ブロック２５Ａ（ｎ＋２）のスイッチング素子Ｔｒがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５にデータ線ＳＧＬ（ｍ）、ＳＧＬ（ｍ＋１）、ＳＧＬ（ｍ＋２）を介して駆動信号Ｖｆが供給され、検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。これを順次繰り返すことで、検出領域２１ｃ全体で検出動作が実行される。

以上説明したように、本実施形態の指紋検出装置１は、第１面２１ａと、第１面２１ａの反対側の第２面２１ｂとを有し、第１面２１ａが、接触又は近接する物体の凹凸を検出するための検出面である基板２１と、基板２１の第２面２１ｂ側に設けられ、静電容量変化に基づいて接触又は近接する指の凹凸を検出するための検出電極２５と、基板２１の第２面２１ｂ側に設けられ、検出電極２５に駆動信号を供給する駆動回路と、を有する。

検出面の反対側の第２面２１ｂに検出電極２５、スイッチング素子Ｔｒ、制御用ＩＣ１９、フレキシブル基板３６が設けられている。このため、基板２１を電子機器の筐体１０１に固定する際に、制御用ＩＣ１９、フレキシブル基板３６等の凹凸による制約が少なくなる。つまり、基板２１の第１面２１ａ側が固定される筐体１０１の構造を簡便にして、加工を容易にすることができる。また、検出電極２５よりも第１面２１ａ側に、ゲート線ＧＣＬ、データ線ＳＧＬ等の導体が存在しないため、検出誤差や検出感度の低下を抑制することができる。

（第２の実施形態）
図１３は、第２の実施形態に係る検出電極を拡大して示す平面図である。図１４は、図１３のＸＩＶ−ＸＩＶ’線に沿った断面図である。

本実施形態では、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３が設けられておらず、検出電極２５を囲む第４配線ＡＳＬ４が設けられている。図１３に示すように、第４配線ＡＳＬ４は、第１部分ＡＳＬ４ａ、第２部分ＡＳＬ４ｂ、第３部分ＡＳＬ４ｃ、第４部分ＡＳＬ４ｄを含む。ゲート線ＧＣＬは、検出電極２５の辺２５ａに沿って設けられており、第１部分ＡＳＬ４ａは、検出電極２５の辺２５ａとゲート線ＧＣＬとの間において、検出電極２５の辺２５ａ及びゲート線ＧＣＬに沿って設けられる。第２部分ＡＳＬ４ｂは、検出電極２５に対して第１部分ＡＳＬ４ａの反対側に設けられ、検出電極２５の辺２５ｂに沿って設けられる。第３部分ＡＳＬ４ｃは、検出電極２５とデータ線ＳＧＬとの間に設けられ、検出電極２５の辺２５ｃに沿って設けられる。第４部分ＡＳＬ４ｄは、検出電極２５に対して第３部分ＡＳＬ４ｃの反対側に設けられ、検出電極２５の辺２５ｄに沿って設けられる。なお、図１３では図示していないが、検出電極２５に対してゲート線ＧＣＬの反対側にも、他のゲート線ＧＣＬが設けられており（図９参照）、第２部分ＡＳＬ４ｂは、ゲート線ＧＣＬと検出電極２５との間に設けられる。

検出電極２５を挟んで設けられた第１部分ＡＳＬ４ａと第２部分ＡＳＬ４ｂとは、第３部分ＡＳＬ４ｃと第４部分ＡＳＬ４ｄとで接続されている。このように第４配線ＡＳＬ４は検出電極２５を囲む枠状となっている。そして、図１３及び図１４に示すように、第４配線ＡＳＬ４は、コンタクトホールＨ７を介して導電層５１と電気的に接続される。なお、図１３では、１つの検出電極２５のみ示しているが、行列状に複数配列された各検出電極２５について、導電層５１と第４配線ＡＳＬ４とが設けられる。図１３に示すように、第２部分ＡＳＬ４ｂは、第３部分ＡＳＬ４ｃ及び第４部分ＡＳＬ４ｄとの接続箇所よりも行方向の外側に延びており、行方向に配列された複数の検出電極２５に対応して連続している。行方向に配列された複数の第４配線ＡＳＬ４は、第２部分ＡＳＬ４ｂにより電気的に接続される。上述した信号Ｖｓｇｌは、第２部分ＡＳＬ４ｂを介して、行方向に配列された複数の第４配線ＡＳＬ４及び導電層５１に供給される。なお、第４配線ＡＳＬ４同士を接続する構造はこれに限定されず、たとえば第１部分ＡＳＬ４ａを延在させてもよいし、第４配線ＡＳＬ４同士を接続する配線を、第３部分ＡＳＬ４ｃ及び第４部分ＡＳＬ４ｄに接続してもよい。

図１４に示すように、検出電極２５は、ゲート線ＧＣＬと同層に設けられている。そして、第４配線ＡＳＬ４は、検出電極２５及びゲート線ＧＣＬと同層に設けられている。すなわち、基板２１の第２面２１ｂに絶縁層５８ａが設けられ、絶縁層５８ａの上に半導体層６１が設けられる。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に、ゲート線ＧＣＬ、検出電極２５及び第４配線ＡＳＬ４が設けられる。ゲート線ＧＣＬ、検出電極２５及び第４配線ＡＳＬ４の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上にデータ線ＳＧＬ、ドレイン電極６３及び導電層５１が設けられる。

第４配線ＡＳＬ４が検出電極２５の周囲を囲んで設けられている。また、第４配線ＡＳＬ４と導電層５１とは電気的に接続されている。このため、検出電極２５は検出面と対向する面を除き、これら第４配線ＡＳＬ４と導電層５１とに包囲されている。第４配線ＡＳＬ４に信号Ｖｓｇｌを供給することにより、第４配線ＡＳＬ４及び導電層５１に信号Ｖｓｇｌが供給される。この結果、検出電極２５とゲート線ＧＣＬとの間の寄生容量をより低減することができる。

また、第４配線ＡＳＬ４と検出電極２５とが同層に設けられているので、第１の実施形態と比較して、配線を形成する工程を１層分省略することができる。これにより、製造工程を簡略化して製造コストを低減することができる。

図１５は、第２の実施形態の変形例に係る検出電極を拡大して示す平面図である。図１５に示すように、本変形例では、第４配線ＡＳＬ４の第１部分ＡＳＬ４ａと第２部分ＡＳＬ４ｂとが設けられており、第３部分ＡＳＬ４ｃ及び第４部分ＡＳＬ４ｄは設けられていない。第１部分ＡＳＬ４ａは、検出電極２５の辺２５ａに沿って、検出電極２５とゲート線ＧＣＬとの間に設けられる。第２部分ＡＳＬ４ｂは、検出電極２５の辺２５ａと反対側の辺２５ｂに沿って、検出電極２５と図示しないゲート線ＧＣＬとの間に設けられる。第２部分ＡＳＬ４ｂは、行方向に配列された複数の検出電極２５に対応して連続している。第１部分ＡＳＬ４ａはコンタクトホールＨ７を介して導電層５１と電気的に接続される。また、第２部分ＡＳＬ４ｂはコンタクトホールＨ８を介して導電層５１と電気的に接続される。これにより、信号Ｖｓｇｌは、第２部分ＡＳＬ４ｂを介して、行方向に配列された複数の導電層５１及び第１部分ＡＳＬ４ａに供給される。

このように、少なくとも検出電極２５とゲート線ＧＣＬとの間に第４配線ＡＳＬ４を設けることで、検出電極２５とゲート線ＧＣＬとの間の寄生容量を低減することができる。

また、第４配線ＡＳＬ４は、図１３に示す、第１部分ＡＳＬ４ａと、第２部分ＡＳＬ４ｂと、第３部分ＡＳＬ４ｃとを設け、第４部分ＡＳＬ４ｄを省いた構成でもよい。

（第３の実施形態）
図１６は、第３の実施形態に係る検出電極を拡大して示す平面図である。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ’線に沿った断面図である。

本実施形態では、第１の実施形態と同様に第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３及び導電層５１が設けられている。図１７に示すように、本実施形態は、ゲート電極６４（ゲート線ＧＣＬ）が半導体層６１よりも基板２１側に設けられた、いわゆるボトムゲート構造である点が異なる。

図１７に示すように、基板２１の第２面２１ｂ上には、第３配線ＡＳＬ３と検出電極２５とが設けられている。第３配線ＡＳＬ３と検出電極２５との上に絶縁層５８ａが設けられている。絶縁層５８ａ上にはゲート線ＧＣＬ及び第１配線ＡＳＬ１が設けられている。ゲート線ＧＣＬ及び第１配線ＡＳＬ１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｃが設けられ、絶縁層５８ｃ上にドレイン電極６３、データ線ＳＧＬ及び導電層５１が設けられる。ドレイン電極６３、データ線ＳＧＬ及び導電層５１の上に平坦化層５９が設けられ、平坦化層５９の上に保護層７７が設けられる。なお、図１７では図示しない第２配線ＡＳＬ２は、ゲート線ＧＣＬ及び第１配線ＡＳＬ１と同層に設けられる。

本実施形態では、検出電極２５は、ゲート線ＧＣＬよりも基板２１の第２面２１ｂ側に設けられる。検出電極２５とゲート線ＧＣＬとの間には絶縁層５８ａが設けられている。つまり、検出面である第１面２１ａには、スイッチング素子Ｔｒよりも検出電極２５の方が近い。検出電極２５と検出面との間には、基板２１、又は基板２１と保護層２９が設けられるのみである。このため、検出電極２５よりも第１面２１ａ側に、配線などの導体が存在せず、かつ、検出面に接触する指と検出電極２５との距離が小さくなるので、検出感度の低下を抑制することが可能である。

また、ゲート線ＧＣＬが半導体層６１よりも基板２１側に配置されるので、第３配線ＡＳＬ３とゲート線ＧＣＬとの距離が短くなる。このため、ゲート線ＧＣＬと検出電極２５との間の寄生容量が低減される。

（第４の実施形態）
図１８は、第４の実施形態に係る検出電極を拡大して示す平面図である。図１９は、図１８のＸＩＸ−ＸＩＸ’線に沿った断面図である。本実施形態では、第２の実施形態と同様に、第１配線ＡＳＬ１、第２配線ＡＳＬ２、第３配線ＡＳＬ３が設けられておらず、検出電極２５を囲む第４配線ＡＳＬ４が設けられている。図１９に示すように、本実施形態は、ゲート電極６４（ゲート線ＧＣＬ）が半導体層６１よりも基板２１側に設けられた、いわゆるボトムゲート構造である。

図１９に示すように、基板２１の第２面２１ｂ上には、ゲート線ＧＣＬ、第４配線ＡＳＬ４及び検出電極２５が設けられている。ゲート線ＧＣＬ、第４配線ＡＳＬ４及び検出電極２５の上に絶縁層５８ａが設けられている。絶縁層５８ａの上に半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂ上にドレイン電極６３、データ線ＳＧＬ及び導電層５１が設けられる。ドレイン電極６３、データ線ＳＧＬ及び導電層５１の上に平坦化層５９が設けられ、平坦化層５９の上に保護層７７が設けられる。

本実施形態では、検出電極２５は、ゲート線ＧＣＬと同層に基板２１の第２面２１ｂに設けられる。このため、検出電極２５は検出面である第１面２１ａに近い位置に配置されるので、接触又は近接する指と検出電極２５との距離が小さくなり、検出感度の低下を抑制することが可能である。

図１８に示すように、第２部分ＡＳＬ４ｂは、第３部分ＡＳＬ４ｃ及び第４部分ＡＳＬ４ｄとの接続箇所よりも行方向の外側に延びており、行方向に配列された複数の検出電極２５に対応して連続している。行方向に配列された複数の第４配線ＡＳＬ４は、第２部分ＡＳＬ４ｂにより電気的に接続される。上述した信号Ｖｓｇｌは、第２部分ＡＳＬ４ｂを介して、行方向に配列された複数の第４配線ＡＳＬ４及び導電層５１に供給される。第４配線ＡＳＬ４が検出電極２５を囲んで設けられているので、検出電極２５とゲート線ＧＣＬとの間の寄生容量を低減することができる。また、ゲート線ＧＣＬ、第４配線ＡＳＬ４及び検出電極２５が同層に設けられているので、積層数が少なくなり、製造工程を簡略化することができる。

なお、本実施形態では、第４配線ＡＳＬ４は、例えば、図１８に示す第１部分ＡＳＬ４ａと、第２部分ＡＳＬ４ｂとを設け、第３部分ＡＳＬ４ｃと、第４部分ＡＳＬ４ｄを省いた構成でもよい。また、第１部分ＡＳＬ４ａと、第２部分ＡＳＬ４ｂと、第３部分ＡＳＬ４ｃとを設け、第４部分ＡＳＬ４ｄを省いた構成でもよい。また、図１９に示すように、基板２１と平坦化層５９との間に絶縁層５８ａと絶縁層５８ｂとが設けられている。本実施形態は、図１４に示すいわゆるトップゲート構造に比べて、絶縁層の数を１層少なくすることができ、指紋検出部３０の薄型化が可能である。

（第５の実施形態）
図２０は、第５の実施形態に係る表示装置の一構成例を示すブロック図である。図２０に示すように、表示装置２は、指紋検出機能付き表示部１０と、制御部１１と、表示用ゲートドライバ１２Ａと、検出用ゲートドライバ１２Ｂと、ソースドライバ１３と、検出電極ドライバ１４と、検出部４０とを備えている。表示装置２は、指紋検出機能付き表示部１０が指紋検出機能を内蔵した表示装置である。指紋検出機能付き表示部１０は、表示素子として液晶表示素子を用いている表示パネル２０と、接触又は近接する指の凹凸を検出する指紋検出部３０とを一体化した装置である。なお、表示パネル２０は、タッチ入力の位置を検出するタッチパネルを一体化し、又は表示パネル２０の上にタッチパネルを装着した装置であってもよい。

表示パネル２０は、表示用ゲートドライバ１２Ａから供給される走査信号Ｖｓｃａｎに従って、１水平ラインずつ順次走査して表示を行う素子である。

表示用ゲートドライバ１２Ａは、制御部１１から供給される制御信号に基づいて、指紋検出機能付き表示部１０の表示駆動の対象となる１水平ラインを順次選択する機能を有している。

ソースドライバ１３は、制御部１１から供給される制御信号に基づいて、指紋検出機能付き表示部１０の、各副画素ＳＰｉｘに画素信号Ｖｐｉｘを供給する回路である。

指紋検出部３０は、検出用ゲートドライバ１２Ｂから供給される走査信号Ｖｓｃａｎに従って、１検出ラインずつ順次走査して検出を行う。指紋検出部３０は、自己静電容量方式の検出原理に基づいて、接触又は近接する指の凹凸を検出することで指紋の形状を検出する。

検出電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、指紋検出部３０の検出駆動の対象となる検出電極２５に駆動信号Ｖｆを供給する回路である。

制御部１１は、外部より供給された映像信号に基づいて、表示用ゲートドライバ１２Ａ、ソースドライバ１３に対してそれぞれ制御信号を供給し、表示動作を制御する回路である。また、制御部１１は、検出用ゲートドライバ１２Ｂ、検出電極ドライバ１４及び検出部４０に対してそれぞれ制御信号を供給し、これらが互いに同期して指紋検出動作するように制御する回路である。制御部１１は、表示動作と指紋検出動作とを独立して制御してもよく、互いに同期して制御してもよい。

次に、表示装置２の構成例を詳細に説明する。図２１は、第５の実施形態に係る表示装置の概略断面構造を表す断面図である。図２１に示すように、表示装置２は、第１基板２１Ａと、第２基板２２と、検出電極２５と、反射電極２８と、液晶層６と、フロントライトユニット４とを備える。

第１基板２１Ａは、第１面２１Ａａと、第１面２１Ａａの反対側の第２面２１Ａｂとを有する。第１基板２１Ａの第１面２１Ａａ側に、検出電極２５が設けられている。検出電極２５は、上述した自己静電容量方式の指紋検出の基本原理に従って、第１基板２１Ａの第２面２１Ａｂに接触する指の指紋を検出することが可能である。第１基板２１Ａの第２面２１Ａｂは、指紋検出部３０が指紋検出を行うための検出面として機能する。

第１基板２１Ａは、ガラス基板を用いることができる。第１基板２１Ａは、例えば強化ガラスを用いることで、強度を維持しつつ薄くすることができる。こうすれば、指紋検出を行うための検出面である第２面２１Ａｂと検出電極２５との距離を小さくして、検出感度を向上させることができる。強化ガラスとしては、例えばガラスの表面のナトリウム（Ｎａ）イオンをイオン半径の大きいカリウム（Ｋ）イオンと交換することで、表面に圧縮応力層を形成した化学強化ガラスや、加熱したガラス基板に空気を送り急冷することで表面に圧縮応力層を形成した強化ガラスを用いることができる。第１基板２１Ａは、６面強化ガラスであってもよい。

第１基板２１Ａの第１面２１Ａａ側に、検出電極２５と対向して反射電極２８が設けられている。第２基板２２は、第１面２２ａと、第１面２２ａと反対側の第２面２２ｂとを有しており、第２基板２２の第２面２２ｂが、第１基板２１Ａの第１面２１Ａａと対向して配置されている。第２基板２２の第２面２２ｂ側に、カラーフィルタ３２及び、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性導電材料が用いられた透光性電極２３が設けられている。透光性電極２３は、図示しない接続部を介して第１基板２１Ａ側に電気的に接続されて、コモン電位Ｖｃｏｍが供給される。また、第２基板２２の第１面２２ａ側に、偏光板や１／４波長板等を含む光学機能層１４５と、フロントライトユニット４とが設けられている。

反射電極２８は、１つの副画素ＳＰｉｘに対応して配置されている。第２基板２２側から入射した外光は、反射電極２８によって反射され、その反射光が液晶層６で変調されることで表示が実現される。第２基板２２の第１面２２ａが表示パネル２０の表示面として機能する。反射電極２８は、例えばアルミニウム（Ａｌ）等の金属材料が用いられる。反射電極２８にＩＴＯを積層することで腐食を抑制する構成を採用可能である。また、反射電極２８に凹凸を形成することで反射光の拡散性を向上させる構成も採用可能である。他方、反射電極２８を鏡面仕上げとすることで反射性を向上させ、輝度向上を図ることも可能である。また、検出電極２５と反射電極２８との間には、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）等のスイッチング素子及び容量素子等の回路素子が、副画素ＳＰｉｘ毎に形成されている。

液晶層６は透光性電極２３と反射電極２８との間に設けられている。液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、透光性電極２３と反射電極２８との間の空隙内に液晶材料が封止されて形成される。

本実施形態の表示パネル２０は、液晶表示（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネルを用いた表示装置である。特に、反射型液晶表示装置が用いられる。反射型液晶表示装置は、モノクロ表示対応の表示装置であってもよいし、カラー表示対応の表示装置であってもよい。カラー表示対応の場合、カラー画像を形成する単位となる１個の表示画素は、複数の副画素（サブピクセル）を含むことになる。より具体的には、カラー表示対応の表示装置では、１個の表示画素は、例えば、赤色（Ｒｅｄ：Ｒ）を表示する副画素、緑色（Ｇｒｅｅｎ：Ｇ）を表示する副画素、青色（Ｂｌｕｅ：Ｂ）を表示する副画素の３つの副画素を含む。なお、１個の画素は、４つ以上の副画素を含んでいてもよく、赤色、緑色、青色以外の色であってもよい。

カラーフィルタ３２は、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色に着色されたカラーフィルタの色領域が周期的に配列されていてもよい。各副画素ＳＰｉｘに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられ、３色の色領域に対応する副画素ＳＰｉｘを１組として画素Ｐｉｘが構成される。カラーフィルタ３２は、第１基板２１Ａと垂直な方向において、液晶層６と対向する。なお、カラーフィルタ３２は、異なる色に着色されていれば、他の色の組み合わせであってもよい。また、カラーフィルタ３２は、３色の組み合わせに限定されず、４色以上の組み合わせであってもよい。

フロントライトユニット４は、第２基板２２の第１面２２ａ側に配置されている。なお、この第１面２２ａは、表示パネル２０の画像を表示させる側の面、つまり、外光が入射する面であり、反射電極２８で反射した光が射出する面である。フロントライトユニット４は、光源１４０と、導光板１４４と、接着部材１４６と、を有する。光源１４０は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）１４２が用いられる。なお、光源１４０として、蛍光管などの他の光源を用いてもよい。導光板１４４は、透明な板状の部材であり、第２基板２２の第１面２２ａに、光学機能層１４５及び接着部材１４６を介して積層されている。導光板１４４は、第２基板２２に対向する面１４４ａに多数の溝が形成されていてもよい。導光板１４４は、光源１４０からの入射光を反射、散乱させることで、第２基板２２に向けて出射させることができる。

第２基板２２に向けて出射された光は、透光性電極２３及び液晶層６を通過し、反射電極２８で反射された後、導光板１４４を通過して観察者の眼に到達する。また、第２基板２２に向けて出射された光は、上述したように、通過する位置の液晶の状態により、遮られる部分と透過する部分とが切り換えられることで、表示面に画像が表示される。

図２２は、基本的な画素回路を示す回路図である。なお、図２２では、表示パネル２０の画素回路を示しており、指紋検出部３０の配線等の回路は省略して示している。図２２に示すように、複数の表示用データ線ＳＧＬｄと、複数の表示用ゲート線ＧＣＬｄとが交差するように配線される。なお、表示用データ線ＳＧＬｄが延在する方向は列方向であり、表示用ゲート線ＧＣＬｄが延在する方向は行方向である。

副画素ＳＰｉｘは、マトリクス状に配列されており、それぞれ表示用スイッチング素子Ｔｒｄ、液晶容量７６Ａ、保持容量７６Ｂとを有する。表示用スイッチング素子Ｔｒｄのソースは表示用データ線ＳＧＬｄに接続され、ゲートは表示用ゲート線ＧＣＬｄに接続され、ドレインは液晶容量７６Ａ及び保持容量７６Ｂの一端に接続されている。

液晶容量７６Ａは、反射電極２８と透光性電極２３との間で発生する容量成分を示している。保持容量７６Ｂは、反射電極２８と透光性電極２３との間に印加された映像表示用の電圧を保持するための容量成分である。

副画素ＳＰｉｘは、表示用ゲート線ＧＣＬｄにより、表示パネル２０の同じ行に属する他の副画素ＳＰｉｘと互いに接続されている。表示用ゲート線ＧＣＬｄは、表示用ゲートドライバ１２Ａと接続され、表示用ゲートドライバ１２Ａから走査信号Ｖｓｃａｎが供給される。また、副画素ＳＰｉｘは、表示用データ線ＳＧＬｄにより、表示パネル２０の同じ列に属する他の副画素ＳＰｉｘと互いに接続されている。表示用データ線ＳＧＬｄは、ソースドライバ１３と接続され、ソースドライバ１３から画素信号Ｖｐｉｘが供給される。

表示用ゲートドライバ１２Ａは、表示用ゲート線ＧＣＬｄを順次走査するように駆動する。表示用ゲートドライバ１２Ａは、表示用ゲート線ＧＣＬｄを介して、走査信号Ｖｓｃａｎ（図１参照）を副画素ＳＰｉｘの表示用スイッチング素子Ｔｒｄのゲートに印加することにより、副画素ＳＰｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。また、ソースドライバ１３は、画素信号Ｖｐｉｘを、表示用データ線ＳＧＬｄを介して、選択された１水平ラインを構成する副画素ＳＰｉｘに供給する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて１水平ラインずつ表示が行われるようになっている。

次に、図２３から図２６を参照して、検出電極２５及び反射電極２８の構成について説明する。図２３は、第５の実施形態に係る表示装置の平面構造を表す平面図である。図２４は、１つの副画素に対応する部分を拡大して示す平面図である。図２５は、図２４のＸＸＶ−ＸＸＶ’線に沿った断面図である。図２６は、図２４のＸＸＶＩ−ＸＸＶＩ’線に沿った断面図である。なお、図２３及び図２４は、第１基板２１Ａの第１面２１Ａａを、第２基板２２側から視た平面図を示している。なお、図２４では、図面を見やすくするために反射電極２８を省略して示している。

図２３に示すように、表示用ゲート線ＧＣＬｄは行方向に沿って設けられ、列方向に間隔を設けて複数配列されている。表示用データ線ＳＧＬｄは列方向に沿って設けられ、行方向に間隔を設けて複数配列されている。検出用ゲート線ＧＣＬｓは、表示用ゲート線ＧＣＬｄと平行に設けられており、行方向に沿い、列方向に間隔を設けて複数配列されている。検出用データ線ＳＧＬｓは、表示用データ線ＳＧＬｄと平行に設けられており、列方向に沿い、行方向に間隔を設けて複数配列されている。表示用ゲート線ＧＣＬｄ、表示用データ線ＳＧＬｄ、検出用ゲート線ＧＣＬｓ及び検出用データ線ＳＧＬｓで囲まれた領域に反射電極２８が配置される。表示用ゲート線ＧＣＬｄ、表示用データ線ＳＧＬｄ、検出用ゲート線ＧＣＬｓ及び検出用データ線ＳＧＬｓで囲まれた領域が、１つの副画素ＳＰｉｘに対応する。反射電極２８は略矩形状であり、行列状に複数配置されている。反射電極２８のそれぞれと重畳して検出電極２５と、保持容量電極７５とが設けられている。つまり、検出電極２５は、反射電極２８に対応して行列状に複数配置されている。

図２４に示すように、表示用ゲート線ＧＣＬｄと表示用データ線ＳＧＬｄとが交差する位置の近傍に表示用スイッチング素子Ｔｒｄが設けられている。表示用スイッチング素子Ｔｒｄは、１つの副画素ＳＰｉｘの反射電極２８に対応する位置に設けられている。また、表示用スイッチング素子Ｔｒｄのドレイン電極７３は、保持容量電極７５と重畳して設けられており、ドレイン電極７３と保持容量電極７５との間に保持容量が形成される。保持容量電極７５は、接続部７５ａを介して、行方向に配列された隣の保持容量電極と接続される。

検出用ゲート線ＧＣＬｓと検出用データ線ＳＧＬｓとが交差する位置の近傍に検出用スイッチング素子Ｔｒｓが設けられている。検出用スイッチング素子Ｔｒｓは、検出電極２５に対応する位置に設けられている。

表示用スイッチング素子Ｔｒｄ及び検出用スイッチング素子Ｔｒｓは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴ素子で構成されている。

検出用ゲートドライバ１２Ｂ（図１参照）は、検出用ゲート線ＧＣＬｓを順次選択する。検出用ゲートドライバ１２Ｂは、選択された検出用ゲート線ＧＣＬｓを介して走査信号Ｖｓｃａｎを検出用スイッチング素子Ｔｒｓに供給する。これにより、検出電極２５のうち１行（１水平ライン）を検出対象の検出電極ブロック２５Ａとして選択する。検出電極ブロック２５Ａは、行方向に配列された複数の検出電極２５を含む。検出電極ドライバ１４（図１参照）は、検出用データ線ＳＧＬｓを介して検出電極ブロック２５Ａの各検出電極２５に駆動信号Ｖｆを供給する。そして、上述した自己静電容量方式の指紋検出の基本原理に従って、各検出電極２５の静電容量変化に応じた検出信号Ｖｄｅｔを検出部４０が受信する。これにより、検出面をタッチしている指の指紋が検出される。

導電性の第５配線ＡＳＬ５は、検出用ゲート線ＧＣＬｓと重畳して、検出用ゲート線ＧＣＬｓに沿って設けられている。第６配線ＡＳＬ６は、表示用ゲート線ＧＣＬｄと重畳して、表示用ゲート線ＧＣＬｄに沿って設けられている。第５配線ＡＳＬ５と第６配線ＡＳＬ６は、行方向に配列された複数の副画素ＳＰｉｘに対応して、連続して設けられている。

図２４に示すように、検出電極２５の周囲を囲む第７配線ＡＳＬ７が設けられている。第７配線ＡＳＬ７は、検出電極２５と検出用ゲート線ＧＣＬｓとの間において、検出用ゲート線ＧＣＬｓに沿う部分と、検出電極２５と表示用ゲート線ＧＣＬｄとの間において、表示用ゲート線ＧＣＬｄに沿う部分とを有する。さらに、検出電極２５及び第７配線ＡＳＬ７を覆って導電層ＡＳＬ８が設けられている。

第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８は、例えばモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、又はこれらの合金の少なくとも１つの金属材料を用いることができる。

上述のように、表示用ゲート線ＧＣＬｄ及び検出用ゲート線ＧＣＬｓは、検出用データ線ＳＧＬｓ及び検出電極２５に供給される駆動信号Ｖｆと異なる信号（走査信号Ｖｓｃａｎ）が供給される。このため、表示用ゲート線ＧＣＬｄと検出電極２５との間の寄生容量、表示用データ線ＳＧＬｄと検出電極２５との間の寄生容量が大きくなる可能性がある。また、検出用ゲート線ＧＣＬｓと検出電極２５との間の寄生容量、及び検出用ゲート線ＧＣＬｓと検出用データ線ＳＧＬｓとの間の寄生容量が大きくなる可能性がある。寄生容量が増大すると、指の接触又は近接による静電容量変化が相対的に小さくなるため、検出感度が低下する可能性が生じる。

本実施形態では、検出電極ドライバ１４が、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８に対して、駆動信号Ｖｆと同期した同一の波形を有する信号Ｖｓｇｌを供給することにより、寄生容量が低減される。これにより、検出誤差や検出感度の低下が抑制される。検出電極ドライバ１４とは別に駆動回路を適宜設けて、信号Ｖｓｇｌを供給してもよい。また、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８を設けているので、指紋検出動作により液晶容量７６Ａが変動することを抑制することができ、表示画像の劣化を抑制することができる。

次に、検出電極２５と各配線及び導電層の構成について詳細に説明する。図２５に示すように検出用スイッチング素子Ｔｒｓは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。半導体層６１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。

半導体層６１は、コンタクトホールＨ１を介して検出用データ線ＳＧＬｓと電気的に接続される。ここで検出用データ線ＳＧＬｓにおいて、半導体層６１と重畳する部分がソース電極６２として機能する。半導体層６１は、平面視で検出用ゲート線ＧＣＬｓと複数回交差するように屈曲している。検出用ゲート線ＧＣＬｓにおいて半導体層６１と重畳する部分がゲート電極６４として機能する。半導体層６１は、コンタクトホールＨ２を介してドレイン電極６３と電気的に接続される。ドレイン電極６３は、第７配線ＡＳＬ７と交差して検出電極２５と重畳している。ドレイン電極６３は、コンタクトホールＨ３を介して検出電極２５と電気的に接続される。

図２５に示すように、基板２１の第１面２１Ａａの上には、第５配線ＡＳＬ５と検出電極２５とが設けられている。第５配線ＡＳＬ５と検出電極２５との上に絶縁層５８ａが設けられている。絶縁層５８ａの上には半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に検出用ゲート線ＧＣＬｓ及び第７配線ＡＳＬ７が設けられている。検出用ゲート線ＧＣＬｓ及び第７配線ＡＳＬ７の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に検出用データ線ＳＧＬｓ、ドレイン電極６３及び導電層ＡＳＬ８が設けられる。検出用データ線ＳＧＬｓ、ドレイン電極６３及び導電層ＡＳＬ８の上に平坦化層５９が設けられ、平坦化層５９の上に反射電極２８が設けられる。

反射電極２８の上に液晶層６を介して透光性電極２３、カラーフィルタ３２、第２基板２２が設けられている。

図２４に示すように、第５配線ＡＳＬ５は、導電層ＡＳＬ８と重畳する位置まで突出するタブ部ＡＳＬ５ａが設けられている。タブ部ＡＳＬ５ａは、コンタクトホールＨ４を介して導電層ＡＳＬ８と電気的に接続されている。これにより、第５配線ＡＳＬ５に上述した信号Ｖｓｇｌが供給されると、タブ部ＡＳＬ５ａを介して導電層ＡＳＬ８に信号Ｖｓｇｌが供給されるようになっている。第７配線ＡＳＬ７は、コンタクトホールＨ５を介して導電層ＡＳＬ８に接続されている。これにより、第５配線ＡＳＬ５に供給された信号Ｖｓｇｌが導電層ＡＳＬ８を介して第７配線ＡＳＬ７に供給される。

半導体層６１において、ゲート電極６４と重畳する部分にチャネル部が設けられている。第５配線ＡＳＬ５は、チャネル部と重なる位置に設けられ、チャネル部よりも大きい面積を有していることが好ましい。第５配線ＡＳＬ５は、上述した金属材料が用いられており、第１基板２１Ａよりも光の透過率が小さくなっているため、第１基板２１Ａ側から半導体層６１に入射する光が遮光される。

次に、反射電極２８と表示用スイッチング素子Ｔｒｄとの接続構造について説明する。図２６に示すように表示用スイッチング素子Ｔｒｄは、半導体層７１、ソース電極７２、ドレイン電極７３及びゲート電極７４を含む。半導体層７１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。半導体層７１は、例えば透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）や低温多結晶シリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）を用いることで、映像表示用の電圧を長時間保持する能力（保持率）が良く、表示品位を向上させることができる。なお、表示用スイッチング素子Ｔｒｄの半導体層７１と、検出用スイッチング素子Ｔｒｓの半導体層６１とは、同じ材料を用いてもよい。

図２４及び図２６に示すように、半導体層７１は、コンタクトホールＨ６を介して表示用データ線ＳＧＬｄと電気的に接続される。ここで表示用データ線ＳＧＬｄにおいて、半導体層７１と重畳する部分がソース電極７２として機能する。半導体層７１は、平面視で表示用ゲート線ＧＣＬｄと複数回交差するように屈曲している。表示用ゲート線ＧＣＬｄにおいて半導体層７１と重畳する部分がゲート電極７４として機能する。半導体層７１は、コンタクトホールＨ７を介してドレイン電極７３と電気的に接続される。ドレイン電極７３は、検出用スイッチング素子Ｔｒｓのドレイン電極６３よりも大きい面積を有しており、保持容量電極７５と重畳している。ドレイン電極７３は、コンタクトホールＨ８を介して反射電極２８と電気的に接続される。

図２６に示すように、基板２１の第１面２１Ａａの上に、第６配線ＡＳＬ６と保持容量電極７５とが設けられている。第６配線ＡＳＬ６と保持容量電極７５との上に絶縁層５８ａが設けられている。絶縁層５８ａの上には半導体層７１が設けられている。半導体層７１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に表示用ゲート線ＧＣＬｄが設けられている。表示用ゲート線ＧＣＬｄの上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に表示用データ線ＳＧＬｄ及びドレイン電極７３が設けられる。表示用データ線ＳＧＬｄ及びドレイン電極７３の上に平坦化層５９が設けられ、平坦化層５９の上に反射電極２８が設けられる。

半導体層７１において、ゲート電極７４と重畳する部分にチャネル部が設けられている。第６配線ＡＳＬ６は、チャネル部と重なる位置に設けられ、チャネル部よりも大きい面積を有していることが好ましい。第６配線ＡＳＬ６を設けているので、例えば第１基板２１Ａ側から半導体層７１に入射する光が遮光される。

図２５及び図２６に示すように、検出電極２５、保持容量電極７５、第５配線ＡＳＬ５及び第６配線ＡＳＬ６は同じ層に設けられている。また、表示用スイッチング素子Ｔｒｄと検出用スイッチング素子Ｔｒｓとは同じ層に設けられている。なお、検出電極２５と保持容量電極７５とは異なる層に設けられていてもよく、表示用スイッチング素子Ｔｒｄと検出用スイッチング素子Ｔｒｓとは異なる層に設けられていてもよい。

本実施形態では、検出電極２５は、検出用ゲート線ＧＣＬｓよりも第１基板２１Ａの第１面２１Ａａ側に設けられる。また、検出電極２５は、表示用ゲート線ＧＣＬｄよりも第１基板２１Ａの第１面２１Ａａ側に設けられる。検出電極２５と検出用ゲート線ＧＣＬｓとの間及び検出電極２５と表示用ゲート線ＧＣＬｄとの間には、絶縁層５８ａ、５８ｂが設けられている。つまり、検出面である第２面２１Ａｂには、検出用スイッチング素子Ｔｒｓ及び表示用スイッチング素子Ｔｒｄよりも検出電極２５の方が近い。検出電極２５と検出面との間には、第１基板２１Ａ又は第１基板２１Ａと保護層が設けられるのみである。このため、検出電極２５よりも第２面２１Ａｂ側に、配線などの導体が存在せず、かつ、検出面に接触する指と検出電極２５との距離が小さくなるので、検出感度の低下を抑制することが可能である。

反射電極２８は、第１基板２１Ａの第１面２１Ａａ側において、第１面２１Ａａに対して検出電極２５より離れた位置に設けられている。このため、第２基板２２の第１面２２ａに画像を表示させることができる。したがって、本実施形態の表示装置２によれば、第１基板２１Ａの第２面２１Ａｂが、接触する指の指紋を検出するための検出面であり、検出電極２５に対して第２面２１Ａｂと反対側の第２基板２２の第１面２２ａが、画像を表示させる表示面として機能する。反射電極２８は、表示面からの光を反射させるべく、非透過に形成されている。このため、反射電極２８と、反射電極２８を形成する第１基板２１Ａとの間には、回路や電極を比較的自由に配置することができる。本実施形態は係る点に着目し、反射電極２８の裏側に検出電極２５等を設けるとともに、表示面とは反対側となる面に検出面を設けている。これにより、本実施形態の表示装置２は、表示面とは反対側の面での指紋の検出が可能となり、表示を実施している最中に指紋の検出も可能となっている。

次に本実施形態の表示装置２の駆動方法について説明する。図２７は、第５の実施形態に係る指紋検出動作の一動作例を示すタイミング波形図である。図２７に示すように、指紋検出動作を行う検出期間Ｐｔ１、Ｐｔ２、Ｐｔ３が時分割で配置されている。

図２７に示すように、検出期間Ｐｔ１では、ｎ行目の検出用ゲート線ＧＣＬｓ（ｎ）（図２３参照）が選択され、走査信号Ｖｓｃａｎ（ｎ）がオン（高レベル）になる。走査信号Ｖｓｃａｎ（ｎ）がオン（高レベル）になると、ｎ行目の検出電極ブロック２５Ａ（ｎ）に対応する検出用スイッチング素子Ｔｒｓがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ）の各検出電極２５に、検出用データ線ＳＧＬｓ（ｍ）、ＳＧＬｓ（ｍ＋１）、ＳＧＬｓ（ｍ＋２）を介して駆動信号Ｖｆが供給される。上述した自己静電容量方式の指紋検出の基本原理に基づいて、検出電極ブロック２５Ａ（ｎ）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。

検出期間Ｐｔ１では検出用ゲート線ＧＣＬｓ（ｎ）以外の検出用ゲート線ＧＣＬｓ（ｎ＋１）、ＧＣＬｓ（ｎ＋２）、は、走査信号Ｖｓｃａｎがオフ（低レベル）であり、検出電極ブロック２５Ａ（ｎ＋１）及び検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５は、固定された電位が供給されていないフローティング状態となる。このため、検出対象として選択された検出電極ブロック２５Ａ（ｎ）と、選択されていない検出電極ブロック２５Ａ（ｎ＋１）、２５Ａ（ｎ＋２）との間の、検出電極２５同士の寄生容量を抑制することができる。また、検出期間Ｐｔ１では、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８は、信号Ｖｓｇｌが供給される。このため、検出対象として選択された検出電極ブロック２５Ａ（ｎ）の各検出電極２５と、検出用ゲート線ＧＣＬｓ等との間の寄生容量を抑制して、検出感度の低下が抑制される。

次に、検出期間Ｐｔ２では、ｎ＋１行目の検出用ゲート線ＧＣＬｓ（ｎ＋１）が選択され、走査信号Ｖｓｃａｎ（ｎ＋１）がオン（高レベル）になる。ｎ＋１行目の検出電極ブロック２５Ａ（ｎ＋１）の検出用スイッチング素子Ｔｒｓがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ＋１）の各検出電極２５に検出用データ線ＳＧＬｓ（ｍ）、ＳＧＬｓ（ｍ＋１）、ＳＧＬｓ（ｍ＋２）を介して駆動信号Ｖｆが供給され、検出電極ブロック２５Ａ（ｎ＋１）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。

検出期間Ｐｔ２では検出電極ブロック２５Ａ（ｎ）及び検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５は、固定された電位が供給されていないフローティング状態となる。また、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８に信号Ｖｓｇｌが供給される。

検出期間Ｐｔ３では、ｎ＋２行目の検出用ゲート線ＧＣＬｓ（ｎ＋２）が選択され、走査信号Ｖｓｃａｎ（ｎ＋２）がオン（高レベル）になる。ｎ＋２行目の検出電極ブロック２５Ａ（ｎ＋２）の検出用スイッチング素子Ｔｒｓがオン（開）となる。これにより検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５に検出用データ線ＳＧＬｓ（ｍ）、ＳＧＬｓ（ｍ＋１）、ＳＧＬｓ（ｍ＋２）を介して駆動信号Ｖｆが供給され、検出電極ブロック２５Ａ（ｎ＋２）の各検出電極２５から検出信号Ｖｄｅｔが検出部４０（図１参照）に出力される。これを順次繰り返すことで、検出面全体で検出動作が実行される。

なお、本実施形態では、表示用ゲートドライバ１２Ａと検出用ゲートドライバ１２Ｂとを、それぞれ独立して駆動させることが可能である。すなわち、本実施形態の表示装置２においては、表示と指紋検出とをそれぞれ独立に駆動させることができるものとなっている。より具体的には、表示用ゲート線ＧＣＬｄ（ｎ）が選択されていない期間に検出期間Ｐｔ１が設けられ、表示用ゲート線ＧＣＬｄ（ｎ＋１）が選択されていない期間に検出期間Ｐｔ２が設けられ、表示用ゲート線ＧＣＬｄ（ｎ＋２）が選択されていない期間に検出期間Ｐｔ３が設けられる。このため、指紋検出動作において検出電極２５に供給される駆動信号Ｖｆによる表示画像の劣化を抑制することができる。

本実施形態において、反射電極２８、検出電極２５、保持容量電極７５等の形状は一例であり、菱形状、平行四辺形状、多角形状等、適宜変更することができる。第５配線ＡＳＬ５及び第６配線ＡＳＬ６は、それぞれ検出用ゲート線ＧＣＬｓ及び表示用ゲート線ＧＣＬｄの幅よりも大きい幅を有している。これに限定されず、検出用ゲート線ＧＣＬｓ及び表示用ゲート線ＧＣＬｄと同じ幅、又は小さい幅を有していてもよい。また、第７配線ＡＳＬ７は検出電極２５の周囲を囲んで連続して設けられているが、これに限定されず、少なくとも検出電極２５と検出用ゲート線ＧＣＬｓとの間、及び検出電極２５と表示用ゲート線ＧＣＬｄとの間に設けられていればよい。

（第６の実施形態）
図２８は、第６の実施形態に係る表示装置の、１つの副画素に対応する部分を拡大して示す平面図である。図２９は、図２８のＸＸＩＸ−ＸＸＩＸ’線に沿った断面図である。本実施形態において、保持容量を形成するための保持容量電極７５が設けられていない。

図２８及び図２９に示すように、表示用スイッチング素子Ｔｒｄと反射電極２８との接続構造は第５の実施形態と同様である。半導体層７１は、コンタクトホールＨ６を介して表示用データ線ＳＧＬｄと電気的に接続される。半導体層７１は、平面視で表示用ゲート線ＧＣＬｄと複数回交差するように屈曲している。半導体層７１は、コンタクトホールＨ７を介してドレイン電極７３と電気的に接続される。ドレイン電極７３は、検出用スイッチング素子Ｔｒｓのドレイン電極６３よりも大きい面積を有している。図２８に示すように、検出電極２５は、検出用ゲート線ＧＣＬｓの近傍から表示用ゲート線ＧＣＬｄの近傍の位置まで設けられている。検出電極２５は、ドレイン電極７３と重畳する部分を含む。ドレイン電極７３は、コンタクトホールＨ８を介して反射電極２８と電気的に接続される。第７配線ＡＳＬ７は、検出電極２５の周囲を囲んで設けられており、検出電極２５と表示用ゲート線ＧＣＬｄとの間において、表示用ゲート線ＧＣＬｄに沿って設けられた部分を含む。

図２９に示すように、基板２１の第１面２１Ａａの上に、第６配線ＡＳＬ６と検出電極２５とが設けられている。第６配線ＡＳＬ６と検出電極２５との上に絶縁層５８ａが設けられている。絶縁層５８ａの上に半導体層７１が設けられている。半導体層７１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に表示用ゲート線ＧＣＬｄ及び第７配線ＡＳＬ７が設けられている。表示用ゲート線ＧＣＬｄ及び第７配線ＡＳＬ７の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に表示用データ線ＳＧＬｄ及びドレイン電極７３が設けられる。表示用データ線ＳＧＬｄ及びドレイン電極７３の上に平坦化層５９が設けられ、平坦化層５９の上に反射電極２８が設けられる。

本実施形態では、ドレイン電極７３は検出電極２５と重畳する部分７３ａを有するので、ドレイン電極７３と検出電極２５との間に保持容量が形成される。これにより、表示画像の劣化を抑制することができる。また、保持容量電極７５が設けられていた領域に検出電極２５を設けることができるので、検出電極２５の面積を大きくすることができ、指紋検出の検出感度を向上させることが可能である。

（第７の実施形態）
図３０は、第７の実施形態に係る表示装置の断面構造を示す断面図である。本実施形態の表示パネル２０は、有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた表示パネルである。

図３０に示すように、表示装置２Ａは、検出電極２５と、表示用スイッチング素子Ｔｒｄと、検出用スイッチング素子Ｔｒｓと、反射層８４と、自発光層８１と、上部電極８２と、下部電極８３と、を有している。検出用スイッチング素子Ｔｒｓ、導電層ＡＳＬ８、表示用スイッチング素子Ｔｒｄの上に平坦化層５９が設けられており、平坦化層５９の上に反射層８４が設けられている。反射層８４の上に絶縁層８６が設けられ、絶縁層８６の上に下部電極８３及び絶縁層８７が設けられている。下部電極８３及び絶縁層８７の上に自発光層８１が設けられ、自発光層８１の上に上部電極８２が設けられている。上部電極８２の上に絶縁層８８、絶縁層８９、カラーフィルタ３２、第２基板２２の順に積層される。なお、図３０は、上述した１つの副画素ＳＰｉｘについての断面構造を示しており、自発光層８１を含む副画素ＳＰｉｘが複数配列される。

下部電極８３は、コンタクトホールＨ９を介して、表示用スイッチング素子Ｔｒｄのドレイン電極７３と電気的に接続される。下部電極８３は、副画素ＳＰｉｘにそれぞれ対応して設けられており、有機発光ダイオードのアノード（陽極）となる導電体である。下部電極８３は、ＩＴＯ等の透光性導電材料が用いられた透光性電極である。自発光層８１は、有機材料を含み、不図示のホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層を含む。上部電極８２は、有機発光ダイオードのカソード（陰極）になる導電体である。上部電極８２は、ＩＴＯ等の透光性導電材料が用いられた透光性電極である。なお、上部電極８２は、これに限定されず、透光性導電材料として、インジウム亜鉛酸化物（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の別の組成を有する導電材料を用いてもよい。或いは、きわめて薄膜に形成することで光透過性を獲得した薄膜金属層を上部電極８２として採用可能である。反射層８４は、自発光層８１の下側に設けられ、自発光層８１からの光を反射する金属光沢のある材料、例えば銀、アルミニウム、金などで形成されている。絶縁層８７は、ダムとよばれ、副画素ＳＰｉｘ同士を区画する絶縁層である。絶縁層８８は、上部電極８２を封止する封止層であり、シリコン酸化物、シリコン窒化物などを用いることができる。絶縁層８９は、絶縁層８７により生じる段差を抑制する平坦化層であり、シリコン酸化物、シリコン窒化物などを用いることができる。

このような構成により、自発光層８１からの光がカラーフィルタ３２を透過して第２基板２２の第１面２２ａから出射して、観察者の眼に到達する。副画素ＳＰｉｘ毎に自発光層８１の点灯量を制御することにより、表示面である第２基板２２の第１面２２ａに画像が表示される。

なお、上述の例に限定されず、下部電極８３がカソード及び上部電極８２がアノードであってもよい。その場合は、下部電極８３に電気的に接続されている表示用スイッチング素子Ｔｒｄの極性を適宜変えることも可能であり、また、キャリア注入層（ホール注入層及び電子注入層）、キャリア輸送層（ホール輸送層及び電子輸送層）、発光層の積層順を適宜変えることも可能である。

本実施形態においても、第１基板２１Ａの第１面２１Ａａに検出電極２５が設けられており、検出電極２５は、検出用スイッチング素子Ｔｒｓのドレイン電極６３と電気的に接続されている。このため、検出電極２５の静電容量変化に基づいて、第１基板２１Ａの第２面２１Ａｂに接触する指の指紋を検出することが可能である。すなわち、第１基板２１Ａの第２面２１Ａｂが指紋検出部３０の検出面であり、検出電極２５に対して検出面と反対側に位置する第２基板２２の第１面２２ａが、表示パネル２０の表示面として機能する。

図３１は、第７の実施形態の変形例に係る表示装置の断面構造を示す断面図である。図３１に示すように、本変形例の表示装置２Ｂは、下部電極８３の上に自発光層８１Ａが設けられ、自発光層８１の上に上部電極８２Ａが設けられている。上部電極８２Ａの上に封止層８８Ａを介して第２基板２２が設けられている。本変形例において、図３０に示すカラーフィルタ３２が設けられていない。

自発光層８１Ａは、副画素ＳＰｉｘごとに異なる発光材料が用いられ、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の光を表示する。赤色（Ｒ）を表示する自発光層８１Ａは、赤色（Ｒ）を表示する副画素ＳＰｉｘに対応して設けられる。緑色（Ｇ）を表示する自発光層８１Ａは、緑色（Ｇ）を表示する副画素ＳＰｉｘに対応して設けられる。青色（Ｂ）を表示する自発光層８１Ａは、青色（Ｂ）を表示する副画素ＳＰｉｘに対応して設けられる。これにより、表示装置２Ｂのカラー表示が実現できる。

本変形例の表示装置２Ｂにおいても、検出電極２５、検出用スイッチング素子Ｔｒｓ、表示用スイッチング素子Ｔｒｄ及びこれらに接続される各種配線の構成は、図３０の表示装置２Ａと同様である。したがって、第１基板２１Ａの第２面２１Ａｂに接触する指の指紋を検出することが可能である。

（第８の実施形態）
図３２は、第８の実施形態に係る指紋検出装置の断面構造を模式的に示す模式断面図である。図３２に示すように、指紋検出装置１Ａは、第１基板２１Ａと、第１検出電極２６と、第２検出電極２７とを有する。第１基板２１Ａは、第１面２１Ａａと、第１面２１Ａａの反対側の第２面２１Ａｂとを有している。第１検出電極２６は、第１基板２１Ａの第１面２１Ａａの上に設けられており、第２検出電極２７は、平坦化層５９を介して第１検出電極２６の上方に設けられている。第２検出電極２７の上に、第２検出電極２７を保護するための保護層５７が設けられていてもよい。

第１検出電極２６は、第２面２１Ａｂに接触する指の指紋を検出するための検出電極である。第２検出電極２７は、第１面２１Ａａ側に設けられる別の検出面Ｓに接触する指の指紋を検出するための検出電極である。本実施形態の指紋検出装置１Ａは、第１基板２１Ａの第１面２１Ａａ及び第２面２１Ａｂの両面で指紋を検出することが可能となっている。

次に、図３３から図３６を参照して、第１検出電極２６及び第２検出電極２７の構成について説明する。図３３は、第８の実施形態に係る指紋検出装置の平面構造を表す平面図である。図３４は、第１検出電極及び第２検出電極を拡大して示す平面図である。図３５は、図３４のＸＸＸＶ−ＸＸＸＶ’線に沿った断面図である。図３６は、図３４のＸＸＸＶＩ−ＸＸＸＶＩ’線に沿った断面図である。

図３３に示すように、第１検出用ゲート線ＧＣＬｓ１は行方向に沿って設けられ、列方向に間隔を設けて複数配列されている。第１検出用データ線ＳＧＬｓ１は列方向に沿って設けられ、行方向に間隔を設けて複数配列されている。第２検出用ゲート線ＧＣＬｓ２は、第１検出用ゲート線ＧＣＬｓ１と平行に設けられており、行方向に沿って設けられ、列方向に間隔を設けて複数配列されている。第２検出用データ線ＳＧＬｓ２は、第１検出用データ線ＳＧＬｓ１と平行に設けられており、列方向に沿って設けられ、行方向に間隔を設けて複数配列されている。第１検出用ゲート線ＧＣＬｓ１、第１検出用データ線ＳＧＬｓ１、第２検出用ゲート線ＧＣＬｓ２及び第２検出用データ線ＳＧＬｓ２で囲まれた領域に第１検出電極２６と、第２検出電極２７とが配置される。第１検出電極２６及び第２検出電極２７は略矩形状であり、互いに重畳して設けられている。重畳する第１検出電極２６及び第２検出電極２７は、行列状に複数配置されている。

第１検出用ゲート線ＧＣＬｓ１と第１検出用データ線ＳＧＬｓ１とが交差する位置の近傍に第１検出用スイッチング素子Ｔｒｓ１が設けられている。第１検出用スイッチング素子Ｔｒｓ１は、１つの第１検出電極２６に対応する位置に設けられている。

第２検出用ゲート線ＧＣＬｓ２と第２検出用データ線ＳＧＬｓ２とが交差する位置の近傍に第２検出用スイッチング素子Ｔｒｓ２が設けられている。第２検出用スイッチング素子Ｔｒｓ２は、１つの第２検出電極２７に対応する位置に設けられている。

第１検出用スイッチング素子Ｔｒｓ１及び第２検出用スイッチング素子Ｔｒｓ２は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ型のＴＦＴ素子で構成されている。

指紋検出装置１Ａは、図１に示す指紋検出部３０と同様に、第１検出用ゲート線ＧＣＬｓ１及び第２検出用ゲート線ＧＣＬｓ２にそれぞれ走査信号Ｖｓｃａｎを供給するためのゲートドライバ（図示しない）と、第１検出用データ線ＳＧＬｓ１及び第２検出用データ線ＳＧＬｓ２に駆動信号Ｖｆを供給するための検出電極ドライバ（図示しない）が設けられる。また、図２に示す検出部４０と同様に、第１検出電極２６及び第２検出電極２７からの検出信号が検出部に供給される。１つのゲートドライバにより走査信号Ｖｓｃａｎを供給してもよい。もしくは、第１検出用ゲート線ＧＣＬｓ１に走査信号Ｖｓｃａｎ１を供給するゲートドライバと、第２検出用ゲート線ＧＣＬｓ２に走査信号Ｖｓｃａｎ２を供給するゲートドライバと、を２つ設けてもよい。検出電極ドライバについても、１つの検出電極ドライバにより駆動信号Ｖｆを供給してもよいし、２つの検出電極ドライバによりそれぞれ駆動信号Ｖｆを供給してもよい。

ゲートドライバは、第１検出用ゲート線ＧＣＬｓ１を順次選択する。ゲートドライバは、選択された第１検出用ゲート線ＧＣＬｓ１を介して走査信号Ｖｓｃａｎを第１検出用スイッチング素子Ｔｒｓ１に供給する。これにより、第１検出電極２６のうち１行（１水平ライン）が検出対象の第１検出電極ブロック２６Ａとして選択される。第１検出電極ブロック２６Ａは、行方向に配列された複数の第１検出電極２６を含む。検出電極ドライバ（図示しない）は、第１検出用データ線ＳＧＬｓ１を介して第１検出電極ブロック２６Ａの各第１検出電極２６に駆動信号Ｖｆを供給する。これにより、第１検出電極２６の静電容量変化に応じて検出信号が第１検出用データ線ＳＧＬｓ１を介して検出部（図示しない）に出力される。

同様に、ゲートドライバは、第２検出用ゲート線ＧＣＬｓ２を順次選択する。ゲートドライバは、選択された第２検出用ゲート線ＧＣＬｓ２を介して走査信号Ｖｓｃａｎを第２検出用スイッチング素子Ｔｒｓ２に供給する。これにより、第２検出電極２７のうち１行（１水平ライン）が検出対象の第２検出電極ブロック２７Ａとして選択される。第２検出電極ブロック２７Ａは、行方向に配列された複数の第２検出電極２７を含む。検出電極ドライバ（図示しない）は、第２検出用データ線ＳＧＬｓ２を介して第２検出電極ブロック２７Ａの各第２検出電極２７に駆動信号Ｖｆを供給する。これにより、第２検出電極２７の静電容量変化に応じて検出信号が第２検出用データ線ＳＧＬｓ２を介して検出部（図示しない）に出力される。このようにして、上述した自己静電容量方式の指紋検出の基本原理に従って接触又は近接する指の指紋が検出される。第１検出電極２６及び第２検出電極２７は、それぞれ上述した自己静電容量方式の指紋検出の基本原理における検出電極Ｅ１に対応する。

図３４に示すように、第５配線ＡＳＬ５は、第１検出用ゲート線ＧＣＬｓ１と重畳して、第１検出用ゲート線ＧＣＬｓ１に沿って設けられている。第６配線ＡＳＬ６は、第２検出用ゲート線ＧＣＬｓ２と重畳して、第２検出用ゲート線ＧＣＬｓ２に沿って設けられている。第５配線ＡＳＬ５と第６配線ＡＳＬ６は、行方向に配列された複数の第１検出電極２６及び第２検出電極２７に対応して、連続して設けられている。

図３４に示すように、第１検出電極２６は、第２検出電極２７よりも小さい面積を有している。第２検出電極２７は第１検出電極２６と重畳しない位置まで突出しており、第１検出電極２６と第１検出用スイッチング素子Ｔｒｓ１との接続部分を除いて、第１検出電極２６の全面を覆っている。第２検出電極２７は、さらに、第７配線ＡＳＬ７、導電層ＡＳＬ８及び導電層ＡＳＬ９と重畳して設けられている。第７配線ＡＳＬ７は、第１検出電極２６の周囲を囲んで設けられている。導電層ＡＳＬ８は、第１検出用スイッチング素子Ｔｒｓ１の接続部分を除いて、第１検出電極２６及び第７配線ＡＳＬ７の全面と重畳する。導電層ＡＳＬ９は、行列状に配置される複数の第１検出電極２６及び複数の第２検出電極２７と重畳して連続して設けられている。

本実施形態では、検出電極ドライバが、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７及び導電層ＡＳＬ８に対して、駆動信号Ｖｆと同期した同一の波形を有する信号Ｖｓｇｌを供給する。これにより、第１検出用ゲート線ＧＣＬｓ１及び第２検出用ゲート線ＧＣＬｓ２と、第１検出電極２６及び第２検出電極２７との間の寄生容量が低減され、検出誤差や検出感度の低下が抑制される。なお、検出電極ドライバとは別に駆動回路を適宜設けて、信号Ｖｓｇｌを供給してもよい。また、第１検出電極２６と第２検出電極２７との層間に導電層ＡＳＬ８が設けられているので、第１検出電極２６と第２検出電極２７との容量結合を抑制して、検出誤差や検出感度の低下が抑制される。これにより、第１検出電極２６の静電容量変化に基づく指紋検出動作と、第２検出電極２７の静電容量変化に基づく指紋検出動作とを独立して行うことができる。

次に、第１検出電極２６、第２検出電極２７、各配線及び導電層の接続構造について説明する。図３５に示すように第１検出用スイッチング素子Ｔｒｓ１の半導体層６１は、コンタクトホールＨ９を介して第１検出用データ線ＳＧＬｓ１と電気的に接続される。半導体層６１は、平面視で第１検出用ゲート線ＧＣＬｓ１と複数回交差するように屈曲している。半導体層６１は、コンタクトホールＨ１０を介してドレイン電極６３と電気的に接続される。ドレイン電極６３は、第７配線ＡＳＬ７と交差して第１検出電極２６と重畳する位置まで延びて、コンタクトホールＨ１１を介して第１検出電極２６と電気的に接続される。このようにして、第１検出電極２６は、第１検出用スイッチング素子Ｔｒｓ１を介して第１検出用データ線ＳＧＬｓ１と電気的に接続される。

図３５に示すように、第１基板２１Ａの第１面２１Ａａの上には、第５配線ＡＳＬ５と第１検出電極２６とが設けられている。第５配線ＡＳＬ５及び第１検出電極２６の上に絶縁層５８ａが設けられている。絶縁層５８ａの上には半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に第１検出用ゲート線ＧＣＬｓ１及び第７配線ＡＳＬ７が設けられている。第１検出用ゲート線ＧＣＬｓ１及び第７配線ＡＳＬ７の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に第１検出用データ線ＳＧＬｓ１、ドレイン電極６３及び導電層ＡＳＬ８が設けられる。第１検出用データ線ＳＧＬｓ１、ドレイン電極６３及び導電層ＡＳＬ８の上に平坦化層５９が設けられ、平坦化層５９の上に導電層ＡＳＬ９が設けられ、導電層ＡＳＬ９の上に絶縁層５８ｄを介して第２検出電極２７が設けられる。第２検出電極２７の上に、第２検出電極２７を保護するための保護層５７及び保護層５５が設けられている。保護層５５の上面が検出面Ｓである。

また、図３５に示すように、第５配線ＡＳＬ５は、コンタクトホールＨ１２を介して導電層ＡＳＬ８と電気的に接続されている。これにより、第５配線ＡＳＬ５に上述した信号Ｖｓｇｌが供給されると、タブ部ＡＳＬ５ａ（図３４参照）を介して導電層ＡＳＬ８に信号Ｖｓｇｌが供給される。なお、第７配線ＡＳＬ７は、コンタクトホールＨ１４を介して導電層ＡＳＬ８に接続されており、導電層ＡＳＬ９はコンタクトホールＨ１３を介して導電層ＡＳＬ８と接続されている。こうすれば、第５配線ＡＳＬ５に供給された信号Ｖｓｇｌが導電層ＡＳＬ８を介して第７配線ＡＳＬ７及び導電層ＡＳＬ９に供給される。

図３６に示すように、第２検出用スイッチング素子Ｔｒｓ２の半導体層７１は、コンタクトホールＨ１５を介して第２検出用データ線ＳＧＬｓ２と電気的に接続される。半導体層７１は、平面視で第２検出用ゲート線ＧＣＬｓ２と複数回交差するように屈曲している。半導体層７１は、コンタクトホールＨ１６を介してドレイン電極７３と電気的に接続される。上述したように、導電層ＡＳＬ９は、行列状に配置される複数の第１検出電極２６及び複数の第２検出電極２７と重畳して連続して設けられている。導電層ＡＳＬ９には開口ＡＳＬ９ａが設けられており、ドレイン電極７３は、開口ＡＳＬ９ａを貫通するコンタクトホールＨ１７を介して第２検出電極２７と電気的に接続される。このようにして、第２検出電極２７は、第２検出用スイッチング素子Ｔｒｓ２を介して第２検出用データ線ＳＧＬｓ２と電気的に接続される。

図３６に示すように、基板２１の第１面２１Ａａの上には、第６配線ＡＳＬ６が設けられている。第６配線ＡＳＬ６の上に絶縁層５８ａが設けられており、絶縁層５８ａの上には半導体層６１が設けられている。半導体層６１の上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に第２検出用ゲート線ＧＣＬｓ２が設けられている。第２検出用ゲート線ＧＣＬｓ２の上に絶縁層５８ｃが設けられ、絶縁層５８ｃの上に第２検出用データ線ＳＧＬｓ２、ドレイン電極７３が設けられる。第２検出用データ線ＳＧＬｓ２、ドレイン電極７３の上に平坦化層５９が設けられ、平坦化層５９の上に導電層ＡＳＬ９、絶縁層５８ｄを介して第２検出電極２７が設けられる。第２検出電極２７の上に、第２検出電極２７を保護するための保護層５７が設けられている。

図３５及び図３６に示すように、第１検出用スイッチング素子Ｔｒｓ１と第２検出用スイッチング素子Ｔｒｓ２とは同層に設けられている。これに限定されず、第１検出用スイッチング素子Ｔｒｓ１と第２検出用スイッチング素子Ｔｒｓ２とは異なる層に設けられていてもよい。また、導電層ＡＳＬ９は、第１検出電極２６と第２検出電極２７との間に配置され、行方向及び列方向に配列された複数の第２検出電極２７と重畳して連続して設けられている。

次に本実施形態の指紋検出装置１Ａの駆動方法について説明する。図３７は、第８の実施形態に係る指紋検出装置の一動作例を示すタイミング波形図である。図３７に示すように指紋検出動作を行う検出期間Ｐｔ１、Ｐｔ２、Ｐｔ３、Ｐｔ４が時分割で配置されている。

図３７に示すように、検出期間Ｐｔ１では、ｎ行目の第１検出用ゲート線ＧＣＬｓ１（ｎ）（図３３参照）が選択され、走査信号Ｖｓｃａｎ１（ｎ）がオン（高レベル）になる。ｎ行目の第１検出電極ブロック２６Ａ（ｎ）に対応する第１検出用スイッチング素子Ｔｒｓ１がオン（開）となる。これにより第１検出電極ブロック２６Ａ（ｎ）の各第１検出電極２６に、第１検出用データ線ＳＧＬｓ１（ｍ）、ＳＧＬｓ１（ｍ＋１）、ＳＧＬｓ１（ｍ＋２）を介して駆動信号Ｖｆが供給される。上述した自己静電容量方式の指紋検出の基本原理に基づいて、第１検出電極ブロック２６Ａ（ｎ）の各第１検出電極２６から検出信号Ｖｄｅｔが検出部に出力される。これにより、第１基板２１Ａの第２面２１Ａｂに接触する指の指紋を検出することができる。

検出期間Ｐｔ１では検出対象として選択されていない第１検出電極ブロック２６Ａ（ｎ＋１）、第２検出電極ブロック２７Ａ（ｎ）及び第２検出電極ブロック２７Ａ（ｎ＋１）は、固定された電位が供給されていないフローティング状態となる。このため、検出対象として選択された第１検出電極ブロック２６Ａ（ｎ）と、選択されていない第１検出電極ブロック２６Ａ（ｎ＋１）、第２検出電極ブロック２７Ａ（ｎ）及び第２検出電極ブロック２７Ａ（ｎ＋１）との間の寄生容量を抑制することができる。

次に、検出期間Ｐｔ２では、ｎ行目の第２検出用ゲート線ＧＣＬｓ２（ｎ）が選択され、走査信号Ｖｓｃａｎ２（ｎ）がオン（高レベル）になる。ｎ行目の第２検出電極ブロック２７Ａ（ｎ）の第２検出用スイッチング素子Ｔｒｓ２がオン（開）となる。これにより第２検出電極ブロック２７Ａ（ｎ）の各第２検出電極２７に第２検出用データ線ＳＧＬｓ２（ｍ）、ＳＧＬｓ２（ｍ＋１）、ＳＧＬｓ２（ｍ＋２）を介して駆動信号Ｖｆが供給され、第２検出電極ブロック２７Ａ（ｎ）の各第２検出電極２７から検出信号Ｖｄｅｔが検出部に出力される。これにより、第１基板２１Ａの第１面２１Ａａ側の検出面Ｓに接触する指の指紋を検出することができる。

検出期間Ｐｔ２では第１検出電極ブロック２６Ａ（ｎ）、２６Ａ（ｎ＋１）及び第２検出電極ブロック２７Ａ（ｎ＋１）は、固定された電位が供給されていないフローティング状態となる。

検出期間Ｐｔ３では、ｎ＋１行目の第１検出用ゲート線ＧＣＬｓ１（ｎ＋１）が選択され、走査信号Ｖｓｃａｎ１（ｎ＋１）がオン（高レベル）になる。ｎ＋１行目の第１検出電極ブロック２６Ａ（ｎ＋１）に対応する第１検出用スイッチング素子Ｔｒｓ１がオン（開）となる。これにより第１検出電極ブロック２６Ａ（ｎ＋１）の各第１検出電極２６に、第１検出用データ線ＳＧＬｓ１（ｍ）、ＳＧＬｓ１（ｍ＋１）、ＳＧＬｓ１（ｍ＋２）を介して駆動信号Ｖｆが供給される。上述した自己静電容量方式の指紋検出の基本原理に基づいて、第１検出電極ブロック２６Ａ（ｎ＋１）の各第１検出電極２６から検出信号Ｖｄｅｔが検出部に出力される。これにより、第１基板２１Ａの第２面２１Ａｂに接触する指の指紋を検出することができる。

次に、検出期間Ｐｔ４では、ｎ＋１行目の第２検出用ゲート線ＧＣＬｓ２（ｎ＋１）が選択され、走査信号Ｖｓｃａｎ２（ｎ＋１）がオン（高レベル）になる。ｎ＋１行目の第２検出電極ブロック２７Ａ（ｎ＋１）の第２検出用スイッチング素子Ｔｒｓ２がオン（開）となる。これにより第２検出電極ブロック２７Ａ（ｎ＋１）の各第２検出電極２７に第２検出用データ線ＳＧＬｓ２（ｍ）、ＳＧＬｓ２（ｍ＋１）、ＳＧＬｓ２（ｍ＋２）を介して駆動信号Ｖｆが供給され、第２検出電極ブロック２７Ａ（ｎ＋１）の各第２検出電極２７から検出信号Ｖｄｅｔが検出部に出力される。これにより、第１基板２１Ａの第１面２１Ａａ側に接触又は近接する指の指紋を検出することができる。これを順次繰り返すことにより、第１基板２１Ａの第１面２１Ａａ側の一方の検出面Ｓ及び第２面２１Ａｂである他方の検出面の全体の指紋検出動作が行われる。

また、検出期間Ｐｔ１―Ｐｔ４において、第５配線ＡＳＬ５、第６配線ＡＳＬ６、第７配線ＡＳＬ７、導電層ＡＳＬ８及び導電層ＡＳＬ９は、信号Ｖｓｇｌが供給される。このため、検出対象として選択された検出電極ブロックの各検出電極と、第１検出用ゲート線ＧＣＬｓ１、第２検出用ゲート線ＧＣＬｓ２等との間の寄生容量を抑制して、検出感度の低下が抑制される。

本実施形態では、検出期間Ｐｔ１、Ｐｔ３では、第１検出電極２６の静電容量変化に基づいて、第１基板２１Ａの第２面２１Ａｂ側に接触又は近接する指の指紋を検出する。検出期間Ｐｔ２、Ｐｔ４では、第２検出電極２７の静電容量変化に基づいて、第１基板２１Ａの第１面２１Ａａ側に接触又は近接する指の指紋を検出する。このように、第１基板２１Ａの第１面２１Ａａ側の指紋検出と第２面２１Ａｂ側の指紋検出とが、時分割で交互に行われるが、これに限定されない。例えば、第１基板２１Ａの第１面２１Ａａ側の指紋検出を複数の期間で連続して実行した後、第１基板２１Ａの第２面２１Ａｂ側の指紋検出を複数の期間で連続して行ってもよい。また、第１基板２１Ａの第１面２１Ａａ側の指紋検出と、第２面２１Ａｂ側の指紋検出を同じ期間に実行してもよい。

（第１変形例）
指紋検出装置１Ａは、図３４に示す構成に限定されない。図３８は、第８の実施形態の第１変形例に係る指紋検出装置の、第１検出電極及び第２検出電極を拡大して示す平面図である。

図３８に示すように、本変形例では、１本の検出用データ線ＳＧＬｓに対応して、第１検出用スイッチング素子Ｔｒｓ１及び第２検出用スイッチング素子Ｔｒｓ２が設けられている。検出用データ線ＳＧＬｓと第１検出用ゲート線ＧＣＬｓ１との交差部分に第１検出用スイッチング素子Ｔｒｓ１が設けられ、検出用データ線ＳＧＬｓと第２検出用ゲート線ＧＣＬｓ２との交差部分に第２検出用スイッチング素子Ｔｒｓ２が設けられている。これにより、第１検出電極２６と、第２検出電極２７とは、共通の検出用データ線ＳＧＬｓを介して駆動信号Ｖｆが供給される。

この場合、図３７に示す駆動方法と同様に、走査信号Ｖｓｃａｎ１、Ｖｓｃａｎ２により、それぞれ第１検出用スイッチング素子Ｔｒｓ１及び第２検出用スイッチング素子Ｔｒｓ２のオンとオフとが切り換えられるので、第１基板２１Ａの第１面２１Ａａ側の指紋検出と第２面２１Ａｂ側の指紋検出とを、時分割で交互に行うことが可能である。また、第１検出用スイッチング素子Ｔｒｓ１及び第２検出用スイッチング素子Ｔｒｓ２を同じ期間でオンの状態にすることで、第１検出電極２６及び第２検出電極２７に同じ駆動信号Ｖｆが供給される。これにより、第１基板２１Ａの第１面２１Ａａ側の指紋検出と、第２面２１Ａｂ側の指紋検出とを、同じ期間に同時に実行することもできる。

（第２変形例）
図３９は、第８の実施形態の第２変形例に係る指紋検出装置の、第１検出電極及び第２検出電極を拡大して示す平面図である。図３９に示すように、本変形例では、１本の検出用ゲート線ＧＣＬｓに対応して、第１検出用スイッチング素子Ｔｒｓ１及び第２検出用スイッチング素子Ｔｒｓ２が設けられている。検出用ゲート線ＧＣＬｓと第１検出用データ線ＳＧＬｓ１との交差部分に第１検出用スイッチング素子Ｔｒｓ１が設けられ、検出用ゲート線ＧＣＬｓと第２検出用データ線ＳＧＬｓ２との交差部分に第２検出用スイッチング素子Ｔｒｓ２が設けられている。これにより、第１検出用スイッチング素子Ｔｒｓ１と、第２検出用スイッチング素子Ｔｒｓ２とは、共通の検出用ゲート線ＧＣＬｓを介して走査信号Ｖｓｃａｎが供給される。

この場合、第１検出用スイッチング素子Ｔｒｓ１と、第２検出用スイッチング素子Ｔｒｓ２とは、同じ走査信号Ｖｓｃａｎにより、オンとオフとが切り換えられる。このため、同じ検出期間に同時に、第１検出電極２６は、第１検出用データ線ＳＧＬｓ１を介して駆動信号Ｖｆが供給され、第２検出電極２７は、第２検出用データ線ＳＧＬｓ２を介して駆動信号Ｖｆが供給される。したがって、本変形例では、第１面２１Ａａ側の一方の検出面Ｓの指紋検出と、第２面２１Ａｂである他方の検出面の指紋検出とが、同じ期間に同時に実行される。

（第９の実施形態）
図４０は、第９の実施形態の表示機器の断面構造を模式的に示す模式断面図である。図４１は、第９の実施形態の表示機器の、指紋検出動作の使用状態を説明するための斜視図である。

本実施形態の表示機器３は、表示装置２と、指紋検出装置１Ａとを備える。表示装置２は、第５の実施形態から第７の実施形態で示した表示装置であり、指紋検出装置１Ａは、第８の実施形態で示した指紋検出装置である。本実施形態の表示機器３は、例えば図４１に示すように、カード型の多機能表示機器として使用することができる。図４０に示すように、表示装置２と、指紋検出装置１Ａとは、共通の第１基板１２１を有している。第１基板１２１は、例えば、フィルム基材１２１Ａと、フィルム基材１２１Ａの上に設けられた樹脂層１２１Ｂとを含むフレキシブル基板を用いることができる。

図４０に示すように、樹脂層１２１Ｂの上面が、第１基板１２１の第１面１２１ａであり、フィルム基材１２１Ａの下面が第１基板１２１の第２面１２１ｂである。第１基板１２１の第１面１２１ａ側に第２基板１２２が設けられている。第２基板１２２と重畳する位置において、第１基板１２１の第１面１２１ａに表示装置２の検出電極１２５が設けられている。第２基板１２２と重畳しない位置において、第１基板１２１の第１面１２１ａに指紋検出装置１Ａの第１検出電極１２６が設けられている。検出電極１２５及び第１検出電極１２６の上に絶縁層１５８及び平坦化層１５９が、この順で積層される。第２基板１２２と重畳する位置において、平坦化層１５９の上に表示装置２の反射電極１２８が設けられる。また、第２基板１２２と重畳しない位置において、平坦化層１５９の上に指紋検出装置１Ａの第２検出電極１２７が設けられる。

このような構成により、表示装置２は第２基板１２２の第１面１２２ａに画像を表示させるとともに、第１基板１２１の第２面１２１ｂ側に接触又は近接する指の指紋を検出することができる。さらに、指紋検出装置１Ａは、第１基板１２１の第１面１２１ａ側に接触又は近接する指の指紋を検出するとともに、第２面１２１ｂ側に接触又は近接する指の指紋を検出することが可能となっている。

表示機器３は、第１基板１２１の平坦化層１５９の上に設けられた制御用ＩＣ１９Ａ及び通信用ＩＣ１９Ｂを有する。制御用ＩＣ１９Ａは、表示装置２の表示動作及び指紋検出動作と、指紋検出装置１Ａの指紋検出動作とを制御する。通信用ＩＣ１９Ｂは、例えば第１基板１２１の上に設けられたコイル１２９を介して、外部のリーダライタとの間で非接触方式の通信を行うために設けられている。

図４０に示すように、表示装置２は、第２基板１２２の第２面１２２ｂ側にタッチ検出電極ＴＤＬを設けて、第２基板１２２の第１面１２２ａに接触又は近接する指の位置を検出するタッチ検出機能を内蔵していてもよい。また、第１基板１２１の上には、第２検出電極１２７、制御用ＩＣ１９Ａ、通信用ＩＣ１９Ｂを保護するための保護層１５７が設けられていてもよい。

図４１に示すように、表示機器３は、カード型の機器であり、一方の面に表示領域１０ａと、表示領域の外側の領域１０ｂに設けられた指紋検出領域１Ａａとを有する。他方の面において、表示領域１０ａと重畳する領域と、指紋検出領域１Ａａと重畳する領域で指紋検出可能となっている。表示機器３が、例えばＩＣチップを搭載して、電子マネー機能や、個人データを保存する機能を有する場合、高度なセキュリティ対策が求められる。このため、表示機器３は、両面側に指をそれぞれ接触させて複数本の指の指紋認証を同時に行い、セキュリティを向上させることができる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

例えば、ゲート線ＧＣＬ及びデータ線ＳＧＬは互いに直交しているが、これに限定されず、行方向又は列方向に対して傾斜して設けられていてもよい。この場合、検出電極２５の形状は、菱形状、又は平行四辺形状等、矩形状以外の形状であってもよい。指紋検出装置の駆動方法は、一例であり、例えば、検出対象となる検出電極以外の検出電極に対して信号Ｖｓｇｌを供給してもよい。

１、１Ａ 指紋検出装置
２、２Ａ 表示装置
３ 表示機器
１１ 制御部
１３ ソースドライバ
１２ ゲートドライバ
１２Ａ 表示用ゲートドライバ
１２Ｂ 検出用ゲートドライバ
１４ 検出電極ドライバ
２０ 表示パネル
２１ 基板
２１Ａ 第１基板
２１ａ、２１Ａａ 第１面
２１ｂ、２１Ａｂ 第２面
２１ｃ 検出領域
２１ｄ 額縁領域
２２ 第２基板
２５ 検出電極
２５Ａ 検出電極ブロック
２５ａ、２５ｂ、２５ｃ、２５ｄ 辺
２６ 第１検出電極
２７ 第２検出電極
２８ 反射電極
３０ 指紋検出部
３６ フレキシブル基板
４０ 検出部
５１ 導電層
７７ 保護層
１０１ 筐体
ＡＳＬ１ 第１配線
ＡＳＬ２ 第２配線
ＡＳＬ３ 第３配線
ＡＳＬ４ 第４配線
ＡＳＬ５ 第５配線
ＡＳＬ６ 第６配線
ＡＳＬ７ 第７配線
ＡＳＬ８、ＡＳＬ９ 導電層
Ｈ１−Ｈ８ コンタクトホール
ＳＧＬ データ線
Ｔｒ スイッチング素子
Ｖｆ 駆動信号
Ｖｄｅｔ 検出信号
Ｖｓｃａｎ 走査信号
６１、７１ 半導体層
６２、７２ ソース電極
６３、７３ ドレイン電極
６４、７４ ゲート電極
Ｔｒｄ 表示用スイッチング素子
Ｔｒｓ 検出用スイッチング素子

Claims (11)

1. 第１面と、前記第１面の反対側の第２面とを有し、前記第１面が、接触又は近接する物体の凹凸を検出するための検出面である基板と、
   前記基板の前記第２面側に設けられ、静電容量変化に基づいて接触又は近接する指の凹凸を検出するための検出電極と、
   前記基板の前記第２面側に設けられ、前記検出電極に駆動信号を供給する駆動回路と、
   前記検出電極に対応する位置に設けられたスイッチング素子と、
   前記スイッチング素子に走査信号を供給するためのゲート線と、
   前記検出電極と前記ゲート線との間に設けられ、導電性を有する第１配線と、を有し、
   前記第１配線は前記駆動信号と同期した信号が供給される
   指紋検出装置。
2. 前記検出電極は前記ゲート線が設けられた層と同じ層に設けられ、又は前記ゲート線よりも前記第２面側に設けられる請求項１に記載の指紋検出装置。
3. 前記第１配線は、前記検出電極の周囲を囲んで設けられる請求項１又は請求項２に記載の指紋検出装置。
4. 前記第１配線は、前記ゲート線と同じ層に設けられる請求項１から請求項３のいずれか１項に記載の指紋検出装置。
5. 前記ゲート線と重畳して、前記ゲート線に沿って設けられた第２配線を有する請求項１に記載の指紋検出装置。
6. 前記第２配線の幅は、前記ゲート線の幅よりも大きい請求項５に記載の指紋検出装置。
7. 前記第２配線は、前記基板よりも光の透過率が小さい請求項５又は請求項６に記載の指紋検出装置。
8. 前記検出電極を覆って、前記検出電極よりも前記第２面から離れた位置に設けられた導電層を有する請求項１から請求項７のいずれか１項に記載の指紋検出装置。
9. 前記第２面側に前記検出電極を覆って平坦化層が設けられており、
   前記平坦化層の上に無機材料を含む保護層が設けられている請求項１から請求項８のいずれか１項に記載の指紋検出装置。
10. 前記無機材料は、透光性導電材料である請求項９に記載の指紋検出装置。
11. 前記基板は、筐体に固定されて、前記筐体に設けられた開口に前記第１面が露出する請求項１から請求項１０のいずれか１項に記載の指紋検出装置。

Images