JP6750680B2

JP6750680B2 - 撮像素子および撮像システム

Info

Publication number: JP6750680B2
Application number: JP2018535563A
Authority: JP
Inventors: 正博壽圓; 高木　徹; 徹高木; 修猿渡; 航船水; 奏太中西
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2016-08-23
Filing date: 2017-08-02
Publication date: 2020-09-02
Anticipated expiration: 2037-08-02
Also published as: CN109644246B; EP3490248B1; CN109644246A; US20190191111A1; TWI727081B; EP3490248A1; EP3490248A4; WO2018037862A1; JPWO2018037862A1; US11057578B2; TW201813062A

Description

本発明は、撮像素子および撮像システムに関する。

従来、複数の画素を有する撮像素子は、駆動パルスを送信するための配線距離が画素毎に異なるため、信号を読み出すタイミングに遅延（スキュー）が生じていた。従来の撮像素子は、駆動制御線の内分点を撮像素子の内部に設けることで、スキューを１／４、または１／１６に低減させていた（例えば、特許文献１参照）。
特許文献１特開２００６−５０５６６号公報

しかしながら、従来の撮像素子では、スキューを十分に低減することができなかった。また、従来の撮像素子では、駆動制御線の配線が複雑となっていた。

本発明の第１の態様においては、複数の光電変換部と、各々が１または複数の光電変換部で構成される複数のブロックに対応して配置され、光電変換部の駆動を指示する駆動光を受光して、対応する光電変換部に駆動信号を出力する複数の受光部とを有する撮像素子を提供する。

本発明の第２の態様においては、第１の態様に係る撮像素子と、複数の受光部と離間して配置され、駆動光を複数の受光部に発光する発光部とを備える撮像システムを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

撮像素子１００の構成の概要を示す。マルチチップ構造を有する撮像素子１００の構成の一例を示す。光電変換基板１０の面方向の断面図の一例を示す。実施例１に係る撮像素子１００の構成の一例を示す。実施例２に係る撮像システム２００の構成の一例を示す。実施例３に係る撮像システム２００の構成の一例を示す。実施例３に係るキャリブレーション計測駆動原理を説明するための図である。発光基板３０の断面図および調整部５０のより詳細な構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、撮像素子１００の構成の概要を示す。本例の撮像素子１００は、光電変換基板１０、受光基板２０、発光基板３０、中間層４０および調整部５０を備える。

光電変換基板１０は、複数の光電変換部１１を有する。一例において、光電変換基板１０は、二次元状に配列されたＮ×Ｍ個の光電変換部１１を有する。本例の光電変換部１１は、二次元面内においてマトリクス状に配列された画素である。光電変換部１１は、受光した光の強度に応じた電荷を生じる。光電変換部１１は、生じた電荷を蓄積して、蓄積した電荷量に応じた信号を出力する。例えば、光電変換部１１は、光電変換素子、光電変換素子が蓄積した蓄積電荷のリセット動作や読み出し動作を行うトランジスタ等の回路を含む。

受光基板２０は、受光した駆動光ＤＬに応じて、蓄積信号ＴＸを光電変換基板１０に出力する。受光基板２０は、一括して駆動光ＤＬを受光することにより、一括パルス駆動される。これにより、受光基板２０は、高精度（低スキュー）の蓄積信号ＴＸを光電変換基板１０に供給できる。蓄積信号ＴＸは、光電変換部１１の光電変換素子が発生した電荷の蓄積時間を制御する。受光基板２０は、光電変換基板１０に積層されて形成されてよい。また、受光基板２０は、光電変換基板１０における受光量を示すアナログ信号の画素信号をデジタル変換するアナログ−デジタル変換（ＡＤＣ）回路を有してもよい。受光基板２０は、各光電変換部１１に対応して配置された複数の受光部２１を有する。

受光部２１は、光電変換部１１又はブロック毎に対応して配置される。本明細書においてブロックとは、任意の個数の光電変換部１１の集合を示す。受光部２１は、受光した駆動光ＤＬに応じて、対応する光電変換部１１に蓄積信号ＴＸを出力し、光電変換部１１の蓄積時間を制御する。例えば、受光部２１が光電変換部１１毎に設けられる場合、Ｎ×Ｍ個の受光部２１がマトリクス状に配列され、対応する光電変換部１１の蓄積時間を制御する。また、受光部２１がブロック毎に設けられる場合、受光部２１がブロックに対応して配置され、対応するブロックに含まれる光電変換部１１の蓄積時間を一括制御する。

発光基板３０は、受光部２１に駆動光ＤＬを照射することにより、受光部２１が蓄積信号ＴＸを出力するタイミングを制御する。発光基板３０は、受光部２１に駆動光ＤＬを一括照射することにより、電気信号を用いて一括駆動するよりも蓄積信号ＴＸのスキューを抑制できる。発光基板３０は、受光部２１に駆動光ＤＬを照射する複数の発光部３１を有する。本例の発光基板３０は、受光基板２０に積層されて形成される。発光基板３０は、撮像素子１００の外部に設けられてもよい。なお、発光基板３０は、光駆動回路および信号処理回路を有してよい。

発光部３１は、受光部２１に対応して設けられ、対応する１又は複数の受光部２１に駆動光ＤＬを発光する。本例の発光部３１は、受光部２１と一対一に対応して設けられるが、受光部２１の数よりも少なくてもよい。例えば、発光部３１が受光部２１と一対一に対応して設けられる場合、受光部２１に対応してマトリクス状に配列される。また、発光部３１が複数の受光部２１に対応して設けられる場合、発光部３１が複数の受光部２１に対応して配置され、対応する複数の受光部２１の駆動を一括制御する。例えば、発光部３１は、近赤外レーザダイオード（ＮＩＲ−ＬＤ）アレイ又は近赤外発光ダイオード（ＮＩＲ−ＬＥＤ）アレイである。

中間層４０は、受光基板２０と発光基板３０との間に配置され、駆動光ＤＬを発光部３１から受光部２１に伝搬する。一例において中間層４０は、透明基板および光ファイバ等の駆動光ＤＬを伝搬する構成を有する。また、受光基板２０および発光基板３０を離間して形成すれば、中間層４０は大気となる。中間層４０は、駆動光ＤＬを拡散して受光部２１に伝搬してもよいし、駆動光ＤＬを平行光に変換して受光部２１に伝搬してもよい。例えば、中間層４０は、光拡散部材で駆動光ＤＬを拡散させることにより、発光部３１の数を少なくしても駆動指令の同時性を保つことができる。

調整部５０は、発光部３１が駆動光ＤＬを発光するタイミングを調整する。例えば、調整部５０は、発光部３１が一括して駆動光ＤＬを発光するように調整する。また、調整部５０は、受光基板２０において駆動光ＤＬが一括で受光されるように調整してもよい。この場合、調整部５０は、受光部２１で駆動光ＤＬを受光するタイミングに基づいたフィードバック信号を対応する発光部３１に入力する。なお、調整部５０は、光電変換部１１又はブロック毎に対応して設けられてよい。

以上の通り、本例の撮像素子１００は、光電変換部１１又はブロック毎に調整された駆動光ＤＬを用いて、蓄積信号ＴＸを供給する。これにより、撮像素子１００は、スキューを低減することができる。

図２は、マルチチップ構造を有する撮像素子１００の構成の一例を示す。本例の撮像素子１００は、光電変換基板１０、受光基板２０および発光基板３０を備える。なお、撮像素子１００は、レンズ１に対応して設けられている。

光電変換基板１０は、複数の光電変換部１１が設けられた画素チップである。受光基板２０は、駆動回路およびＡＤＣ回路を有する駆動チップである。光電変換基板１０用のチップおよび受光基板２０用のチップは、互いに積層して設けられている。例えば、光電変換基板１０および受光基板２０は、光電変換基板１０において光電変換部１１が外光を受光する側の面と、受光基板２０において受光部２１が駆動光ＤＬを受光する側の面とが、互いに反対側となるように積層される。外光とは、光電変換部１１が受光する光を指す。光電変換部１１と受光部２１とは、チップ同士を接続する配線により電気的に接続される。

発光基板３０は、光駆動および信号処理用のチップである。発光基板３０用のチップは、光電変換基板１０および受光基板２０の積層構造と離間して設けられている。この場合、中間層４０は、大気である。発光基板３０は、駆動光ＤＬを受光基板２０に照射することにより、蓄積信号ＴＸを一括駆動させる。また、発光基板３０用のチップは、光電変換基板１０用のチップおよび受光基板２０用のチップに積層して設けられてもよい。例えば、発光基板３０および受光基板２０は、発光基板３０において発光部３１が駆動光ＤＬを発光する側の面と、受光基板２０において受光部２１が駆動光ＤＬを受光する側の面とが、互いに向き合って積層される。

以上の通り、本例の撮像素子１００は、光電変換基板１０および受光基板２０を積層して形成する。これにより、撮像素子１００は、複雑な駆動制御線を設けることなく、スキューを低減することができる。但し、発光基板３０は、光電変換基板１０および受光基板２０に必ずしも積層させる必要はない。

図３は、光電変換基板１０の面方向の断面図の一例を示す。本例の光電変換基板１０は、複数の光電変換部１１が二次元的に配列された画素領域１２を備える。但し、本例の光電変換基板１０は、破線で示された光電変換部１１の周囲を囲む領域である周辺領域１３を有さない。

画素領域１２は、Ｎ×Ｍ個の光電変換部１１がマトリクス状に配列された領域である。画素領域１２には、一例として光電変換部１１およびブロック１４を図示している。ブロック１４は、２×２のマトリクス状に配列された４つの光電変換部１１で構成される。ブロック１４は、偶数個の光電変換部１１で構成されてもよいし、奇数個の光電変換部１１で構成されてもよい。

周辺領域１３には、光電変換基板１０の駆動を走査するための駆動回路、処理回路および出力回路等が設けられる場合がある。この場合、光電変換部１１に対して周辺領域１３から駆動信号を供給するため、周辺領域１３から対応する画素までの配線の長さに応じたスキューが生じていた。例えば、大型センサでは、何らスキュー遅延の対策をしなければ、１００ｎｓ程度のスキューが生じる場合がある。

本例の撮像素子１００は、各層を積層したマルチチップ構造を有し、光電変換部１１又はブロック１４に対応して、受光部２１等の制御回路を積層して配置している。これにより、光電変換部１１又はブロック１４の間で配線距離のばらつきが低減する。また、撮像素子１００は、積層した受光部２１等の制御回路を駆動光ＤＬを用いて一括制御する。これにより、本例の撮像素子１００は、１ｎｓ以下にスキューを低減できる。撮像素子１００は、超精密時間計測の必要な場合に特に有効である。例えば、撮像素子１００は、蛍光観測用、精密光計測用のＴＯＦに用いられる。

以上の通り、撮像素子１００は、複雑な周辺回路を新たに用意することなく、高精度（低スキュー）の蓄積ＴＸパルスを供給できる。撮像素子１００は、光電変換基板１０内でのスキュー補正を、光電変換部１１又はブロック１４毎に行うことができる。また、撮像素子１００は、信号取得後に補正をする場合においても、高精度（低スキュー）の蓄積ＴＸパルスを供給できるので、超高速光源であっても、信号取得後に補正できる程度にスキューを低減できる。

［実施例１］
図４は、実施例１に係る撮像素子１００の構成の一例を示す。同図は、特に、単一の光電変換部１１に対応して受光部２１および発光部３１を配置する場合について図示する。本例の受光部２１は、同期回路２３および遮光部２５を備える。また、発光部３１は、補正部３２および発光アレイ３３を備える。

同期回路２３は、駆動光ＤＬに応じて、蓄積基準信号ＴＸ_{ｇｌｏｂａｌ}と同期した蓄積信号ＴＸを出力する同期回路である。一例において蓄積基準信号ＴＸ_{ｇｌｏｂａｌ}は、光電変換基板１０に共通のクロック信号である。同期回路２３は、光検出回路、バッファ回路およびラッチ回路を備える。同期回路２３は、光電変換部１１毎に設けられてもよく、ブロック１４毎に設けられてもよい。同期回路２３は、光検出回路で駆動光ＤＬを受光し、バッファ回路を介してラッチ回路のリセット端子に信号を入力する。また、セット端子には、蓄積基準信号ＴＸ_{ｇｌｏｂａｌ}が入力される。同期回路２３は、対応する光電変換部１１に蓄積信号ＴＸ_ｉをそれぞれ出力する。なお、受光基板２０は、光電変換基板１０に接合して設けられているので、各画素間において、同期回路２３から光電変換部１１までの配線遅延に差が生じない。また、同期回路２３は、蓄積基準信号ＴＸ_{ｇｌｏｂａｌ}を用いずに、光検出回路で駆動光ＤＬを受光すると蓄積信号ＴＸ_ｉをそのまま出力してもよい。

遮光部２５は、駆動光ＤＬの一部を遮光し、隣接する画素間のクロストークを抑制する。遮光部２５は、光電変換部１１又はブロック１４毎に対応して配置される。遮光部２５は、隣接する画素間のクロストークを抑制するので、受光部２１が対応する発光部３１からの駆動光ＤＬの発光タイミングに合わせられる。本例の遮光部２５は、１段で構成されても、多段で構成されてもよい。本例の遮光部２５は、２段遮光で構成される。

発光アレイ３３は、複数の発光素子が連結される。本例の発光アレイ３３は、ＮＩＲ−ＬＤアレイを有する。発光アレイ３３は、単一の受光部２１に対応して設けられても、複数の受光部２１に対応して設けられてもよい。

補正部３２は、調整部５０から入力された信号に応じて、発光アレイ３３における駆動光ＤＬの発光タイミングを調整する。例えば、補正部３２は、発光アレイ３３が有するＮＩＲ−ＬＤ毎に駆動光ＤＬの発光タイミングを補正する。また、補正部３２は、発光アレイ３３が有する複数のＮＩＲ−ＬＤにおける駆動光ＤＬの発光タイミングを一括して補正してよい。これにより、駆動光ＤＬは、各光電変換部１１に対応する同期回路２３に一括して入力される。

中間層４０は、駆動光ＤＬを透過する透明基材で構成される。例えば、中間層４０は、透過率Ｔ＝０．５程度の材料で形成される。中間層４０を拡散しやすい材料で形成することにより、発光アレイ３３の個数を少なくしてもよい。一例において、中間層４０の材料は、駆動光ＤＬの特性に応じて決定される。撮像素子１００は、中間層４０の材料に応じて、遮光部２５および発光アレイ３３を配置する位置を調整してもよい。例えば、撮像素子１００は、中間層４０に拡散しやすい材料を用いる場合、遮光部２５の開口部を小さくする。また、撮像素子１００は、中間層４０に拡散しにくい材料を用いる場合、遮光部２５の開口部を大きくしてもよい。

撮像素子１００は、発光基板３０を比較的少数のＬＤアレイで構成することにより、蓄積信号ＴＸのスキューを低減できる。例えば、撮像素子１００は、レイアウト管理と出荷設定でスキューを補正すれば、キャリブレーションなしで十ｐｓ以下のオーダーの精度を出せる。なお、撮像素子１００は、裏面照射型（ＢＳＩ：ＢａｃｋＳｉｄｅＩｌｌｕｍｉｎａｔｉｏｎ）と似た構造を有しており、ＢＳＩと同様のプロセスで製造することができる。

［実施例２］
図５は、実施例２に係る撮像システム２００の構成の一例を示す。本例の撮像システム２００は、撮像素子１００に加えて、照明部７０および照明駆動部７５をさらに備える。本例の撮像システム２００は、被写体２に参照光ＲＬを照射して、被写体２からの蛍光などの励起された光、又は反射光を検出する。

発光部３１は、受光基板２０の裏面からの駆動光ＤＬを用いて、複数の受光部２１を一括パルス駆動させる。本例の発光部３１は、受光部２１と離間して配置され、受光部２１の個数よりも少ない個数で構成される。発光部３１の個数を受光部２１の個数に対して少なくすることで、スキューの低減効果が大きくなる。発光部３１は、画素間の等長性を確保できる程度に、受光部２１と離間されていることが好ましい。画素間の等長性とは、駆動光ＤＬの光路長が画素間によらず一定とみなすことができることを指す。本例の撮像素子１００は、受光基板２０に配置された複数の受光部２１に対して単一の発光部３１を備える。但し、撮像素子１００は、複数の発光部３１を備えてもよい。

中間層４０は、駆動光ＤＬを伝達する光伝達部材として、大気又は光ファイバを備える。中間層４０は、受光部２１と発光部３１とを十分に離間させることにより、駆動光ＤＬを平行光として受光部２１に伝搬してもよい。また、中間層４０は、駆動光ＤＬを平行光に変換するためのレンズを備えてもよい。

撮像システム２００は、発光部３１を受光基板２０から離間して設けることにより、撮像チップの構成を簡素化できる。ここで、撮像チップとは、光電変換基板１０を有する画素チップと、当該画素チップに積層されたチップで構成された素子を指す。撮像チップの構成を簡素化することにより、内視鏡撮影などに応用する場合に有効である。また、撮像システム２００は、発光部３１を受光基板２０と離間して設けることにより、撮像チップ自体の発熱を抑えられる。

照明部７０は、被写体２に参照光ＲＬを照射して、被写体２を照明する。また、照明部７０は、被写体２に参照光ＲＬを照射することにより、被写体２を励起してもよい。撮像システム２００は、被写体２に照射された参照光ＲＬを検出することにより、被写体２の画像を撮像する。撮像システム２００は、参照光ＲＬが被写体２を照射している期間にのみ、被写体２の画像を撮像する。参照光ＲＬは、駆動光ＤＬと別波長の光であってよい。

照明駆動部７５は、照明部７０が参照光ＲＬを照射するタイミングを制御する。照明駆動部７５は、調整部５０と同期して、参照光ＲＬを照射するタイミングと、駆動光ＤＬを照射するタイミングを調整してもよい。例えば、照明駆動部７５は、調整部５０が発光部３１に駆動光ＤＬを照射させるタイミングと同時に、照明部７０に参照光ＲＬを照射させる。また、照明駆動部７５は、照明部７０に参照光ＲＬを照射させた直後に、調整部５０に信号を出力して、駆動光ＤＬを照射させてもよい。

本例の撮像システム２００は、受光部２１と発光部３１とを十分に離間することで、スキューを十ｐｓ以下に低減できる。本例の撮像システム２００は、内視鏡撮影に応用し、参照光ＲＬに同期した画像のみを取得してもよい。

［実施例３］
図６は、実施例３に係る撮像システム２００の構成の一例を示す。本例の撮像システム２００は、キャリブレーションにより、光電変換部１１又はブロック毎のばらつき等に起因するスキューを補正する。例えば、キャリブレーションは、撮像した画像から、光電変換部１１毎に時間計測をすることで行われる。本例の撮像システム２００は、参照板３、基準パルス生成部８０およびパルス制御部８５を備える。

基準パルス生成部８０は、スキュー補正用のパルス波ＰＷを参照板３に照射する。パルス波ＰＷは、蓄積信号ＴＸの画素間のスキューをキャリブレーションするために、所定の長さのパルス長を有する。但し、パルス波ＰＷは、パルス長に特に制限はなくキャリブレーションの方法に応じて適宜設定される。

参照板３は、基準パルス生成部８０から入射されたパルス波ＰＷを、レンズ１に向けて反射又は拡散する。参照板３は、キャリブレーション時に合わせて、自動的に挿入されるように構成されてよい。本例の撮像システム２００は、参照板３を介してパルス波ＰＷを受光したときの複数の光電変換部１１の出力信号に基づいて、駆動光ＤＬの発光タイミングを調整する。

パルス制御部８５は、基準パルス生成部８０がパルス波ＰＷを照射するタイミングを制御する。パルス制御部８５は、パルス波ＰＷの照射と、蓄積信号ＴＸが所定の関係を有するように制御する。例えば、パルス制御部８５は、蓄積信号ＴＸの立上がり又は立下りのタイミングに合わせて、パルス波ＰＷを照射する。また、パルス制御部８５は、トリガパルスＰＤＲＳＴの立上がり又は立下りのタイミングに合わせて、パルス波ＰＷを照射してもよい。

図７は、実施例３に係るキャリブレーション計測駆動原理を説明するための図である。本例では、トリガパルスＰＤＲＳＴをキャリブレーションする場合と、蓄積信号ＴＸをキャリブレーションする場合のそれぞれを示す。

トリガパルスＰＤＲＳＴをキャリブレーションする場合、パルス波ＰＷの照射中に、トリガパルスＰＤＲＳＴを出力する。本例では、トリガパルスＰＤＲＳＴの立下りタイミングをキャリブレーションするために、パルス波ＰＷの照射中にトリガパルスＰＤＲＳＴの立下りが含まれるように制御する。撮像システム２００は、トリガパルスＰＤＲＳＴの立下りからパルス波ＰＷの立下りまでの時間を光電変換部１１又はブロック１４毎に計測する。なお、本明細書において、トリガパルスＰＤＲＳＴの立下りからパルス波ＰＷの立下りまでの時間を特に、トリガパルスＰＤＲＳＴのダウン位置情報と称する。

蓄積信号ＴＸをキャリブレーションする場合、パルス波ＰＷの照射中に、蓄積信号ＴＸを出力する。本例では、蓄積信号ＴＸの立下りタイミングをキャリブレーションするために、パルス波ＰＷの照射中に蓄積信号ＴＸの立下りが含まれるように制御する。撮像システム２００は、パルス波ＰＷの立下りから蓄積信号ＴＸの立下りまでの時間を光電変換部１１又はブロック１４毎に計測する。なお、本明細書において、パルス波ＰＷの立下りから蓄積信号ＴＸの立下りまでの時間を特に、蓄積信号ＴＸのダウン位置情報と称する。

図８は、発光基板３０の断面図および調整部５０のより詳細な構成を示す。本例の撮像素子１００は、温度検出部６０を備える。また、調整部５０は、遅延回路、マルチプレクサＭＰＸおよび記憶部５１を備える。

温度検出部６０は、撮像素子１００の温度を検出する。本例の温度検出部６０は、発光基板３０に設けられるが、光電変換基板１０および受光基板２０にそれぞれ設けられてもよい。また、本例の温度検出部６０は、発光基板３０の端部に１つ設けられるが、発光基板３０の面内に複数の温度検出部６０が設けられてもよい。この場合、調整部５０は、各光電変換部１１に対応する温度検出部６０の温度を用いて、駆動光ＤＬを発光するタイミングを光電変換部１１毎に調整してもよい。

調整部５０は、トリガパルスＰＤＲＳＴ又は蓄積信号ＴＸのダウン位置情報を取得する。また、調整部５０は、取得したダウン位置情報を光電変換部１１毎に複数回平均する。調整部５０は、光電変換部１１毎の補正データを算出する。また、調整部５０は、温度検出部６０が検出した温度に基づいて、駆動光ＤＬの発光タイミングを調整する。調整部５０は、光電変換部１１又はブロック１４毎に設けられてもよい。

記憶部５１は、調整部５０が算出した補正データを格納する。例えば、補正データとは、トリガパルスＰＤＲＳＴ又は蓄積信号ＴＸのダウン位置情報である。また、補正データは、温度検出部６０が検出した温度に基づくデータである。撮像素子１００は、予め温度毎の補正データテーブルを格納しておくことにより、温度検出部６０が検出した温度に対応する補正データに基づいて、駆動光ＤＬの発光タイミングを調整してもよい。例えば、記憶部５１は、撮影開始時に格納するデータを更新する。また、記憶部５１は、所定の周期で定期的に更新してもよい。

調整部５０は、複数の遅延回路を有し、蓄積信号ＴＸ_ｉをそれぞれ異なる遅延時間で遅延する。遅延された蓄積信号ＴＸ_ｉは、マルチプレクサＭＰＸに入力されて、記憶部５１に記憶した補正データに応じた蓄積信号ＴＸ_ｏを出力する。これにより、調整部５０は、ダウン位置情報や、温度検出部６０の検出した温度に応じたタイミングで蓄積信号ＴＸを出力する。すなわち、調整部５０は、複数の光電変換部１１又はブロックから同時に信号が出力されるように、蓄積信号ＴＸ_ｉを出力するタイミングを調整する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１・・・レンズ、２・・・被写体、３・・・参照板、１０・・・光電変換基板、１１・・・光電変換部、１２・・・画素領域、１３・・・周辺領域、１４・・・ブロック、２０・・・受光基板、２１・・・受光部、２３・・・同期回路、２５・・・遮光部、３０・・・発光基板、３１・・・発光部、３２・・・補正部、３３・・・発光アレイ、４０・・・中間層、５０・・・調整部、５１・・・記憶部、６０・・・温度検出部、７０・・・照明部、７５・・・照明駆動部、８０・・・基準パルス生成部、８５・・・パルス制御部、１００・・・撮像素子、２００・・・撮像システム

Claims

複数の光電変換部と、
前記複数の光電変換部の駆動を指示する駆動光を発光する複数の発光部と、
各々が１または複数の前記光電変換部で構成される複数のブロックに対応して配置され、前記駆動光を受光して、対応する前記光電変換部に駆動信号を出力する複数の受光部と、
前記複数の受光部で前記駆動光を受光するタイミングに応じたフィードバック信号を対応する前記複数の発光部に入力することにより、前記複数の発光部の各々が前記駆動光を発光するタイミングを調整する調整部と
を有する撮像素子。
前記複数の光電変換部を有する光電変換基板と、
前記光電変換基板に積層され、前記複数の受光部を有する受光基板と
を備え、
前記光電変換基板において前記光電変換部が外光を受光する側の面と、前記受光基板において前記複数の受光部が前記駆動光を受光する側の面とが、互いに反対側となるように積層される
請求項１に記載の撮像素子。
前記受光基板に積層され、前記複数の発光部を有する発光基板を備え、
前記発光基板において前記複数の発光部が前記駆動光を発光する側の面と、前記受光基板において前記複数の受光部が前記駆動光を受光する側の面とが、互いに向き合って積層される
請求項２に記載の撮像素子。
前記複数の発光部は、前記複数の受光部よりも少ない数で設けられる
請求項３に記載の撮像素子。
前記複数の光電変換部は、予め定められた基準被写体に照射された基準パルスを受光し、
前記調整部は、前記複数の光電変換部の出力に基づいて、前記複数の発光部が前記駆動光を発光するタイミングを調整する
請求項２から４のいずれか一項に記載の撮像素子。
前記撮像素子の温度を検出する温度検出部をさらに備え、
前記調整部は、前記温度検出部の検出した温度に基づいて、前記複数の発光部が前記駆動光を発光するタイミングを調整する
請求項２から５のいずれか一項に記載の撮像素子。
前記受光基板は、前記複数の受光部のそれぞれに対応して配置され、前記駆動光の一部を遮光する遮光部をさらに備える
請求項２から６のいずれか一項に記載の撮像素子。
請求項１に記載の撮像素子を備え、
前記複数の発光部は、前記複数の受光部と離間して配置される、
撮像システム。
前記複数の発光部と前記複数の受光部との間に、前記駆動光を前記複数の受光部に伝達する光伝達部材をさらに備える
請求項８に記載の撮像システム。
前記複数の受光部に対して前記複数の発光部のうちの１つが対応する
請求項８または９に記載の撮像システム。