JP6741464B2 - 半導体装置、電池監視システム、及びテスト方法 - Google Patents
半導体装置、電池監視システム、及びテスト方法 Download PDFInfo
- Publication number
- JP6741464B2 JP6741464B2 JP2016089656A JP2016089656A JP6741464B2 JP 6741464 B2 JP6741464 B2 JP 6741464B2 JP 2016089656 A JP2016089656 A JP 2016089656A JP 2016089656 A JP2016089656 A JP 2016089656A JP 6741464 B2 JP6741464 B2 JP 6741464B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- resistance ladder
- test
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Analogue/Digital Conversion (AREA)
Description
従って、コンデンサCに蓄積される電荷の総量は、下記(2)式により得られる。
次に、ステップS102で制御回路40は、上位ビット(第14ビット目(最上位)〜第6ビット目)の変換を順次、行う。
従って、上記(2)式及び(3)式から、電荷保存の法則より、下記(4)式が成り立つ。(4)式から、入力電圧Vxは、下記(5)式により得られる。
Vx={256×vref−512×(ain−Vth)}/512 ・・・(5)
上述した具体例では、上記(5)式より、入力電圧Vx=2Vとなり、比較回路48には、2Vの入力電圧Vxが入力される。入力電圧Vxの方が、閾値電圧Vth(2.5V)よりも小さい(Vx<Vth)ため、比較回路48から出力される信号はHレベルとなる。従って、第14ビット目の変換結果は、「1」となる。
上述した具体例では、上記(6)式より、入力電圧Vx=3.25Vとなる。入力電圧Vxの方が、閾値電圧Vth(2.5V)よりも大きい(Vx>Vth)ため、比較回路48から出力される信号はLレベルとなる。従って、第13ビット目の変換結果は、「0」となる。
上述した具体例の値を用いると、上記(7)式より、入力電圧Vx=2.625Vとなる。入力電圧Vxの方が、閾値電圧Vthよりも大きい(Vx>Vth)ため、比較回路48から出力される信号はLレベルとなる。従って、第12ビット目の変換結果は、「0」となる。
上述した具体例では、上記(8)式より、入力電圧Vx=2.50293Vとなる。入力電圧Vxの方が、閾値電圧Vth(2.5V)よりも大きい(Vx>Vth)ため、比較回路48から出力される信号はLレベルとなる。従って、第5ビット目の変換結果は、「0」となる。
上述した具体例では、上記(9)式より、入力電圧Vx=2.5000488Vとなる。入力電圧Vxの方が、閾値電圧Vth(2.5V)よりも大きい(Vx>Vth)ため、比較回路48から出力される信号はLレベルとなる。従って、第4ビット目の変換結果は、「0」となる。
12 電池セル群
14 電池監視LSI
16 マイクロコンピュータ
30 ADC
32 チップ内制御部
40 制御回路
42 逐次比較レジスタ
44 抵抗ラダー回路
46 MUX
48 比較回路
50、52 テスト回路
C1〜C10 コンデンサ
L1、L2 信号線
R1〜R32 抵抗素子
SWC、SWR スイッチング素子群
SWC1〜C10、SWR1〜SWR31、SWT、SWI、SWG スイッチング素子
Claims (8)
- アナログ信号を複数のビットからなるデジタル信号に変換する半導体装置であって、
各々重み付けされた大きさの容量を備え、前記アナログ信号に応じた電荷を各々蓄積する、互いに並列に接続された複数のコンデンサと、
前記デジタル信号の、所定の下位側の複数のビットの数に応じて基準電圧を分圧した分圧電圧を出力する抵抗ラダー回路と、
前記複数のコンデンサのうち、最も重み付けが小さな1つのコンデンサ以外のコンデンサ各々の一端を、前記基準電圧が供給される第1信号線および、前記アナログ信号が供給される第2信号線のいずれかに切替可能に接続する複数の第1スイッチング素子、及び前記最も重み付けが小さな1つのコンデンサの一端を、前記抵抗ラダー回路及び、前記第2信号線のいずれかに切替可能に接続する第2スイッチング素子を含むスイッチング素子群と、
前記複数のコンデンサ各々の他端に入力端子が電気的に接続され、前記入力端子の電圧と所定の電圧とを比較した比較結果を表す信号を出力する比較回路と、
前記比較回路から出力される信号を、前記デジタル信号のビット数に応じて、順次、記憶する記憶部を有し、かつ前記比較回路の比較結果を前記複数のビットの各々の値とした前記デジタル信号を出力する出力部と、
前記第2信号線と前記抵抗ラダー回路との間に設けられ、前記抵抗ラダー回路の動作状態を検出する場合、前記第2信号線と前記抵抗ラダー回路とを電気的に接続する第1テスト回路と、
前記記憶部の動作状態を検出する場合に、前記記憶部に入力される信号を、前記比較回路から出力される信号から、外部から入力される所定のテスト用の信号に切り替える第2テスト回路と、
を備えた半導体装置。 - 前記アナログ信号を前記デジタル信号に変換する場合、前記第1テスト回路は、前記第2信号線と前記抵抗ラダー回路とを電気的に非接続にする、
請求項1に記載の半導体装置。 - 前記抵抗ラダー回路は、直列に接続された複数の抵抗素子と、
前記抵抗素子同士の間のノード毎に設けられ、前記ノードのいずれかを、前記第2スイッチング素子に選択的に接続する複数の第3スイッチング素子と、
を備える、
請求項1または請求項2に記載の半導体装置。 - 前記第1スイッチング素子及び前記第2スイッチング素子のオン、オフを制御する制御回路をさらに備えた、
請求項1から請求項3のいずれか一項に記載の半導体装置。 - 前記第2信号線と前記抵抗ラダー回路とを前記第1テスト回路により電気的に接続し、前記出力部から出力された前記デジタル信号に基づいて、前記抵抗ラダー回路の動作状態を検出する第1検出部をさらに備えた、
請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記第2テスト回路により前記記憶部に入力される信号を前記所定の信号に切り替え、前記出力部から出力された前記デジタル信号に基づいて、前記記憶部の動作状態を検出する第2検出部をさらに備えた、
請求項1から請求項5のいずれか1項に記載の半導体装置。 - 直列に接続された複数の電池と、
アナログ信号を複数のビットからなるデジタル信号に変換する半導体装置であって、
各々重み付けされた大きさの容量を備え、前記アナログ信号に応じた電荷を各々蓄積する、互いに並列に接続された複数のコンデンサと、
前記デジタル信号の、所定の下位側の複数のビットの数に応じて基準電圧を分圧した分圧電圧を出力する抵抗ラダー回路と、
前記複数のコンデンサのうち、最も重み付けが小さな1つのコンデンサ以外のコンデンサ各々の一端を、前記基準電圧が供給される第1信号線および、前記アナログ信号が供給される第2信号線のいずれかに切替可能に接続する複数の第1スイッチング素子、及び前記最も重み付けが小さな1つのコンデンサの一端を、前記抵抗ラダー回路及び、前記第2信号線のいずれかに切替可能に接続する第2スイッチング素子を含むスイッチング素子群と、
前記複数のコンデンサ各々の他端に入力端子が電気的に接続され、前記入力端子の電圧と所定の電圧とを比較した比較結果を表す信号を出力する比較回路と、
前記比較回路から出力される信号を、前記デジタル信号のビット数に応じて、順次、記憶する記憶部を有し、かつ前記比較回路の比較結果を前記複数のビットの各々の値とした前記デジタル信号を出力する出力部と、
前記第2信号線と前記抵抗ラダー回路との間に設けられ、前記抵抗ラダー回路の動作状態を検出する場合、前記第2信号線と前記抵抗ラダー回路とを電気的に接続する第1テスト回路と、
前記記憶部の動作状態を検出する場合に、前記記憶部に入力される信号を、前記比較回路から出力される信号から、外部から入力される所定のテスト用の信号に切り替える第2テスト回路と、
を含む半導体装置と、
を備えた電池監視システム。 - アナログ信号を複数のビットからなるデジタル信号に変換する半導体装置であって、各々重み付けされた大きさの容量を備え、前記アナログ信号に応じた電荷を各々蓄積する、互いに並列に接続された複数のコンデンサと、前記デジタル信号の、所定の下位側の複数のビットの数に応じて基準電圧を分圧した分圧電圧を出力する抵抗ラダー回路と、前記複数のコンデンサのうち、最も重み付けが小さな1つのコンデンサ以外のコンデンサ各々の一端を、前記基準電圧が供給される第1信号線および、前記アナログ信号が供給される第2信号線のいずれかに切替可能に接続する複数の第1スイッチング素子、及び前記最も重み付けが小さな1つのコンデンサの一端を、前記抵抗ラダー回路及び、前記第2信号線のいずれかに切替可能に接続する第2スイッチング素子を含むスイッチング素子群と、前記複数のコンデンサ各々の他端に入力端子が電気的に接続され、前記入力端子の電圧と所定の電圧とを比較した比較結果を表す信号を出力する比較回路と、前記比較回路から出力される信号を、前記デジタル信号のビット数に応じて、順次、記憶する記憶部を有し、かつ前記比較回路の比較結果を前記複数のビットの各々の値とした前記デジタル信号を出力する出力部と、を備えた半導体装置の前記抵抗ラダー回路及び前記記憶部の動作状態のテスト方法であって、
第1テスト回路により、前記第2信号線と前記抵抗ラダー回路とを電気的に接続し、
前記半導体装置により、前記抵抗ラダー回路から出力された分圧電圧をデジタル信号に変換し、
第1検出部により、前記分圧電圧が変換された前記デジタル信号に基づいて、前記抵抗ラダー回路の動作状態を検出する、
処理を含む第1テストと、
第2テスト回路により、前記記憶部に入力される信号を、前記比較回路から出力される信号から、外部から入力される所定のテスト用の信号に切り替え、
第2検出部により、前記出力部から出力された前記デジタル信号に基づいて、前記記憶部の動作状態を検出する、
処理を含む第2テストと、
を含むテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089656A JP6741464B2 (ja) | 2016-04-27 | 2016-04-27 | 半導体装置、電池監視システム、及びテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016089656A JP6741464B2 (ja) | 2016-04-27 | 2016-04-27 | 半導体装置、電池監視システム、及びテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017200057A JP2017200057A (ja) | 2017-11-02 |
JP6741464B2 true JP6741464B2 (ja) | 2020-08-19 |
Family
ID=60238248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016089656A Active JP6741464B2 (ja) | 2016-04-27 | 2016-04-27 | 半導体装置、電池監視システム、及びテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6741464B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE112655T1 (de) * | 1987-12-14 | 1994-10-15 | Siemens Ag | Kalibrierungsverfahren für redundante a/d-und d/a-umsetzer mit gewichtetem netzwerk. |
JPH08130475A (ja) * | 1994-10-31 | 1996-05-21 | Fujitsu Ltd | アナログ−デジタル変換器 |
JP2011041231A (ja) * | 2009-08-18 | 2011-02-24 | Renesas Electronics Corp | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
JPWO2013161069A1 (ja) * | 2012-04-27 | 2015-12-21 | パナソニックIpマネジメント株式会社 | 太陽電池モジュール及び太陽電池モジュールの製造方法 |
JP6199085B2 (ja) * | 2013-06-12 | 2017-09-20 | ラピスセミコンダクタ株式会社 | 半導体回路、組電池システム、及び診断方法 |
-
2016
- 2016-04-27 JP JP2016089656A patent/JP6741464B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017200057A (ja) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8587262B2 (en) | Assembled battery monitoring apparatus, method for detecting wiring disconnection of assembled battery, and assembled battery system | |
JP6630151B2 (ja) | 半導体装置、電池監視システム、及び半導体装置の診断方法 | |
JP5653454B2 (ja) | バッテリセルタブモニター及び方法 | |
JP5642030B2 (ja) | 地絡検出装置、地絡検出方法、太陽光発電システム、及び地絡検出プログラム | |
JP6228865B2 (ja) | センサ装置の検査方法及びそのセンサ装置 | |
US7956789B2 (en) | Disconnection detecting circuit and disconnection detecting method by using capacitor | |
US8564470B2 (en) | Successive approximation analog-to-digital converter | |
JP2013036975A (ja) | バッテリセルと外部回路とを接続するワイヤの断線の検出 | |
WO2017047084A1 (ja) | 電圧検出回路、異常検出装置、及び電池システム | |
JP6767769B2 (ja) | 半導体装置、電池監視システム、及び検出方法 | |
US8305084B2 (en) | Voltage measuring apparatus for assembled battery | |
JP2002204537A (ja) | 組電池装置 | |
US8242945B2 (en) | Successive approximation type AD converter and test method thereof | |
CN108226646B (zh) | 敏感电阻测量装置及测量方法 | |
US20200326384A1 (en) | Fault detection in hybrid dc-dc power convertors | |
JP2002286766A (ja) | 電圧検出方法及び電圧検出装置 | |
JP6741464B2 (ja) | 半導体装置、電池監視システム、及びテスト方法 | |
CN100459434C (zh) | 具有集成测试电路的数模转换器和确定其过渡周期的方法 | |
JP5208885B2 (ja) | 電池電圧監視装置 | |
JP5561049B2 (ja) | 電池電圧測定装置 | |
JP6621256B2 (ja) | 半導体装置、電池監視装置および電池セルの電圧検出方法 | |
JPH03206728A (ja) | 自己校正方式adコンバータおよびそのテスト方法 | |
JP6507989B2 (ja) | 電池監視装置 | |
CN113075459B (zh) | 静电容量检测装置 | |
KR102368977B1 (ko) | 배터리 관리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6741464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |