JP6721872B2 - 集積回路、回路アセンブリおよびその動作方法 - Google Patents

Description

本発明は、少なくとも１つの電源電圧端子、音声信号に対応するアナログ入力信号を受信する少なくとも１つの入力端子、および少なくとも１つの出力端子を備える集積回路に関し、ここでこの集積回路は、この入力端子で受信された音声信号を増幅し、そしてこれに対応した増幅された信号を、少なくとも１つの出力端子に出力するように構成されている。さらに本発明は、１つの信号源、１つの信号処理デバイス、およびこの信号源とこの信号処理デバイスとの間に配設された１つの増幅器回路を備える回路アセンブリに関する。さらに本発明は、１つの信号源、１つの増幅器、および１つの信号処理デバイスを備える回路アセンブリを動作させるための方法に関する。

集積回路、回路アセンブリ、およびこれらの動作に適合した方法は、一般的に信号処理の分野で知られている。具体的には、このような回路構成は、マイクロフォンまたはこれと類似の変換器から出力される信号を増幅するためのアナログ段で使用することができる。

多くのアプリケーションにおいては、大きなダイナミックレンジを有する信号の処理が必要とされている。たとえば音響的演奏または音響・映像的演奏を可搬装置を用いて録音する場合には、この演奏の静かなパッセージおよび大音量のパッセージが、高音質で録音されなければならない。しかしながら、特にバッテリー駆動のモバイル機器を用いた場合には、処理デバイスのダイナミックレンジはしばしば制限されている。たとえば、その後のデジタル信号処理デバイスのために、アナログ音声信号を変換するために用いられるアナログデジタル変換器のダイナミックレンジは、このバッテリーから得られる電源電圧によって制限され得る。全信号領域に渡って充分な解像度を維持するために、何らかの形態の信号の前処理が使用され得る。たとえば、マイクロフォンから出力されるアナログ信号は、自動利得制御回路を有する増幅器を用いて前段増幅されてよい。このようにして演奏の静かなパッセージを大きな増幅率設定を用いて増幅することができ、より大きな信号振幅となり、一方大音量の演奏部分は、小さな増幅率設定を用いて増幅することができる。

この観点から特許文献１は、本願の図４に示す信号処理ユニットＳＰＵを含むアセンブリを開示している。１つの信号経路ＳＬがアナログ信号入力部ＩＮＡからアナログ信号出力部ＯＵＴＡに繋がっている。この信号経路ＳＬ内において、１つの増幅器ＬＮＡがこのアナログ信号入力部ＩＮＡに供給されるアナログ信号を増幅するために配設されており、そしてこの増幅された信号をこのアナログ信号出力部ＯＵＴＡに導いているこの信号経路ＳＬおよび増幅器ＬＮＡには、この増幅器ＬＮＡの利得を制御する１つの自動利得制御部ＡＧＣがカップリングされている。現在の利得に関する利得情報は、この自動利得制御部ＡＧＣからデジタルまたはアナログ信号として出力され、この信号は利得情報出力部ＤＧＩに供給される。こうして上記の信号処理ユニットＳＰＵは、１つのアナログ信号出力部ＯＵＴＡを備え、そしてさらに上記の利得情報出力部ＤＧＩを備える。

上記の利得情報出力部ＤＧＩに出力される情報は、ここで上記の信号処理ユニットＳＰＵの感度に関する情報が必要となる、上記の増幅されたアナログ信号のさらなる処理のために有用である。しかしながら特許文献１に開示された回路アセンブリは、上記の利得情報を出力するための追加端子を準備することを必要としている。特に高度に集積された回路および微細化された回路設計においては、この追加端子の準備は問題となり得る。さらにこのような回路アセンブリは、上記の必要とする利得情報を供給するための追加端子を準備することができない既存のチップパッケージあるいは回路構成においては、使用することができない。

米国特許出願公開第２０１４０１８５８３２Ａ１号明細書

したがって、本発明の課題は代替のデバイス、システム、および方法を提供することであり、これらは大きなダイナミックレンジを有する信号処理を可能とし、そして既存の回路構成と互換性があるものである。好ましくは、これらは、公知の集積化された増幅器回路の端子の数および形式で与えられるような既存の接続構成と互換性がなければならない。

本発明の第１の態様によれば、１つの集積回路が提供される。この集積回路は、この集積回路の動作用の電源電圧を受け取るように構成されている少なくとも１つの電源電圧端子を備える。この集積回路は、音声信号に対応するアナログ入力信号を受信するように構成された少なくとも１つの入力端子、およびアナログ出力信号を出力するように構成されている少なくとも１つの出力端子を備える。さらにこの集積回路は、この少なくとも１つの入力端子に供給されるアナログ入力信号の信号強度を検出するように構成されている１つの信号強度検出器を備える。この集積回路は、検出された信号強度に基づいて上記の音声信号を増幅し、そしてこれに対応する増幅された信号を上記の少なくとも１つの出力端子に出力するように構成されている。さらにこの集積回路は、上記の少なくとも１つの電源電圧端子または上記の少なくとも１つの出力端子で、この集積回路の増幅率設定を示すように構成されている、１つの信号送信回路を備える。

信号強度検出器を用いて信号強度を検出することによって、音声信号を増幅するために使用される集積回路は、入力信号の信号強度に合わせて設定することができる。この集積回路の内部設定は、たとえば信号処理デバイスのような外部ユニットに、この集積回路の既存の端子、具体的には上記の出力端子または上記の電源電圧端子を用いた信号送信回路によって、信号送信することができる。このようにして追加の端子を準備することを避けることができ、一方音声信号の大きなダイナミックレンジを可能とすることができる。

第１の態様の第１の実施形態によれば、上記の信号送信回路は、１つの信号発生器を備え、そして上記の少なくとも１つの出力端子に接続されている。この信号送信回路は、所定の第１の周波数信号を生成するように、そして、もし上記の集積回路が第１の増幅率設定で動作している場合には、上記の増幅された信号にこの所定の第１の周波数信号を重畳するように構成されている。さらに、この信号送信回路は、もし上記の集積回路が第２の増幅率設定で動作している場合には、上記の増幅された信号に上記の所定の第１の周波数信号を重畳しないように、すなわち上記の増幅された信号に所定の第２の周波数信号を重畳するように構成されている。この実施形態においては、上記の増幅率設定を示すために、上記の集積回路において内部的に生成された追加の周波数信号を供給することを用いることができる。

好ましくは、上記の少なくとも１つの第１の入力端子で受信された上記のアナログ入力信号は、所定の信号帯域幅を有し、そして上記の所定の第１の周波数信号は、この所定の信号帯域幅の外側の周波数、具体的にはこの所定の信号帯域幅の上限より上の周波数を有する。たとえば、上記のアナログ入力信号が２０Ｈｚ〜２０ｋＨｚの領域の音声信号を表す場合、上記の第１の所定の信号は、超音波の領域の音声信号、すなわち２０ｋＨｚより上の音声信号であってよい。

上記の第１の態様の１つの第２の実施形態によれば、上記の信号送信回路は、少なくとも１つの電気的負荷を備え、そして上記の少なくとも１つの電源電圧端子に接続されている。上記の信号送信回路は、もし上記の集積回路が第１の増幅率設定で動作している場合には、１つの所定の第１の電気的負荷を有効にし、そして、もし上記の集積回路が第２の増幅率設定で動作している場合には、この所定の第１の電気的負荷を有効とはせず、すなわち１つの所定の第２の負荷を有効とするように構成されている。この実施形態においては、上記の集積回路の増幅率設定は、インピーダンスの低下あるいはこの集積回路に供給される電源電圧の電圧降下を用いて信号送信することができる。

上記の第１の態様の１つの第３の実施形態によれば、上記の信号送信回路は、１つのオフセット電圧発生器を備え、そして上記の少なくとも１つの信号出力端子に接続されている。この信号送信回路は、１つの所定の第１のオフセット電圧を生成するように、そして、もし上記の集積回路が上記の第１の増幅率設定で動作している場合、上記の増幅された信号にこの所定の第１のオフセット電圧を重畳するように構成されている。もし上記の集積回路が上記の第２の増幅率設定で動作している場合、上記の増幅された信号には、上記の所定の第１のオフセット電圧は重畳されず、すなわち１つの所定の第２のオフセット電圧が重畳されるようになっている。上記の少なくとも１つの出力端子を介して出力されるオフセット電圧は、ハイパスフィルタによって容易に検出およびフィルタリングすることができる。このような、上記の集積回路の増幅率設定の信号送信は、上記のアナログ出力信号を大きく乱すことなく行うことができる。

１つの代替の実施形態によれば、上記の信号送信回路は、上記の集積回路が第１の増幅率設定を用いる動作モードに切り替えられている第１の所定の期間に、この第１の増幅率設定を示す第１の制御信号を出力するように構成されており、そして、上記の集積回路が第２の増幅率設定を用いる動作モードに切り替えられている第２の所定の期間に、この第２の増幅率設定を示す第２の制御信号を出力するように構成されている。第２の代替の実施形態によれば、上記の信号送信回路は、上記の集積回路が第１の増幅率設定を用いて動作している限り、この第１の増幅率を示す上記の第１の制御信号を出力するように構成されており、そして、上記の集積回路が第２の増幅率設定を用いて動作している限り、この第１の制御信号を出力せず、すなわち上記の第２の増幅率を示す第２の制御信号を出力するように構成されている。上記の集積回路が第１または第２の増幅率設定を用いて動作している限り、第１の制御信号および任意に追加として第２の制御信号を生成することによって、上記の集積回路の現在の増幅率設定をいつでも検出することができる。しかしながら、不要な電気エネルギーの消費を制限し、あるいは出力信号の乱れを抑えるために、第１および第２の制御信号は、上記の集積回路の動作モードが以前の状態から変化した時にのみ出力されるようになっていてよい。

上記で説明したように、上記の集積回路は、２つの所定の動作モードの１つで動作してよい。代替として、上記の集積回路は、さらに大きなダイナミックレンジを達成するために、１つの調整可能な増幅器の複数の異なる利得設定の内の１つ、および／または１つのバイアス電圧発生器の複数の異なるマイクロフォンバイアス電圧の内の１つを用いて動作させられてよい。

上記の信号強度検出器は、上記の音声信号の音圧レベルを測定するように構成されていてよい。上記の集積回路は、差動信号源の入力部として構成されている、１つの第１の入力端子および１つの第２の入力端子を備えてよい。さらにこの集積回路は、差動信号処理デバイス用の信号出力部として構成されている、１つの第１の出力端子および１つの第２の出力端子を備えてよい。

本発明の第２の態様によれば、１つの回路アセンブリが開示される。この回路アセンブリは、第１のアナログ信号を供給する１つの信号源と、第２のアナログ信号を処理するように構成されている１つの信号処理デバイスと、１つの信号強度検出器および１つの信号送信回路を備える１つの増幅器回路と、を備える。この増幅器回路は、この信号源とこの信号処理デバイスとの間の信号経路に配設されている。上記の信号強度検出器は、上記の第１のアナログ信号の信号強度を検出するように構成されている。上記の増幅器回路は、この検出された信号強度に基づいて、上記の第１のアナログ信号を増幅するように構成されており、そして上記の第２のアナログ信号に含まれる上記の第１のアナログ信号の増幅されたものを出力するように構成されている。上記の信号送信回路は、上記の第２のアナログ信号に含まれている制御信号を出力することによって、あるいは上記の増幅器回路の電力消費を変更することによって、上記の増幅器回路の増幅率設定を示すように構成されている。

上記の第２の態様による回路アセンブリは、増幅器回路に追加の端子を準備することなく、あるいはこの増幅器回路と信号処理デバイスとの間の追加の接続を準備することなく、信号処理デバイスに増幅率設定を示すことを可能とする。

１つの実施形態によれば、上記の回路アセンブリは、１つの負荷検出回路を備え、この負荷検出回路は外部に、上記の増幅器回路の上記の少なくとも１つの電源電圧端子で接続されている。この負荷検出回路は、上記の増幅器回路の増幅率設定を示す制御信号を上記の信号処理デバイスに供給するように構成されている。外部の負荷検出回路を用いることによって、上記の増幅器回路の電源電圧の電圧降下を検出することができる。このようにして上記の増幅率設定を示す適切な制御信号を、この回路アセンブリの他の部品に供給することができる。

少なくとも１つの実施形態によれば、上記の信号源は、大きなダイナミックレンジのアナログマイクロフォンを備える。少なくとも１つの実施形態によれば、上記の信号処理デバイスは、アナログデジタル変換器，アナログ信号プロセッサ，マイクロコントローラ，デジタル信号プロセッサ，オーディオＣＯＤＥＣ，および電力増幅器、の内の少なくとも１つを備える。

本発明の第３の態様によれば、１つの信号源，１つの増幅器回路，および１つの信号処理デバイスを備える回路アセンブリを動作させるための方法が提供される。この方法は、以下のステップを備える。
−上記の信号源によって供給された信号の信号強度を検出するステップ。
−この検出された信号強度に基づいて、増幅率設定を選択するステップ。
−この増幅率設定に基づいて、上記の供給された信号を増幅し、そしてこの増幅された信号を上記の信号処理デバイスに供給するステップ。
−上記の信号処理デバイスに供給された上記の増幅された信号を変更することによって、あるいは上記の増幅器回路の電力消費を変更することによって、上記の増幅率設定を上記の信号処理デバイスに信号送信するステップ。

上記のステップを用いることによって、追加の端子を準備すること無しに、増幅器回路の増幅率設定を信号処理デバイスに信号送信することができる。

以下の段落では、一組の有利な態様が開示される。各々の態様には、他の態様の中の１つの態様の特徴を参照することを容易にするために番号が付与される。それぞれの態様から生じる特徴は、それらが関係する特定の態様に関連しているだけではなく、それら自身が関連する態様においても関係している。

１．（態様１）集積回路の動作用の電源電圧を受け取るように構成された少なくとも１つの電源電圧端子と、音声信号に対応するアナログ入力信号を受信するように構成された少なくとも１つの入力端子と、アナログ出力信号を出力するように構成された少なくとも１つの出力端子と、少なくとも１つの入力端子に供給されるアナログ入力信号の信号強度を検出するように構成された１つの信号強度検出器であって、集積回路が、検出された当該信号強度に基づいて音声信号を増幅し、そしてこれに対応する増幅された信号を少なくとも１つの出力端子に出力するように構成されている信号強度検出器と、を備え、集積回路が、少なくとも１つの電源電圧端子または少なくとも１つの出力端子で、集積回路の増幅率設定を示すように構成されている、１つの信号送信回路を備える、ことを特徴とする集積回路。

２．（態様２）態様１に記載の集積回路において、信号送信回路は、１つの信号発生器を備え、そして少なくとも１つの出力端子に接続されており、信号送信回路は、所定の第１の周波数信号を生成するように、そして、もし集積回路が第１の増幅率設定で動作している場合には、増幅された信号に当該所定の第１の周波数信号を重畳するように構成されており、そして、もし集積回路が第２の増幅率設定で動作している場合には、増幅された信号に所定の第１の周波数信号を重畳しないように、すなわち増幅された信号に所定の第２の周波数信号を重畳するように構成されている、ことを特徴とする集積回路。

３．（態様３）態様２に記載の集積回路において、少なくとも１つの第１の入力端子で受信されたアナログ入力信号は、所定の信号帯域幅を有し、そして所定の第１の周波数信号は、当該所定の信号帯域幅の外側の周波数、具体的には当該所定の信号帯域幅の上限より上の周波数を有することを特徴とする集積回路。

４．（態様４）態様１に記載の集積回路において、信号送信回路は、少なくとも１つの電気的負荷を備え、そして少なくとも１つの電源電圧端子に接続されており、信号送信回路は、もし集積回路が第１の増幅率設定で動作している場合には、１つの所定の第１の電気的負荷を有効にし、そして、もし上記の集積回路が第２の増幅率設定で動作している場合には、この所定の第１の電気的負荷を有効とはせず、すなわち１つの所定の第２の負荷を有効とするように構成されている、ことを特徴とする集積回路。

５．（態様５）態様１に記載の集積回路において、信号送信回路は、１つのオフセット電圧発生器を備え、そして少なくとも１つの信号出力端子に接続されており、信号送信回路は、１つの所定の第１のオフセット電圧を生成するように、そして、もし集積回路が第１の増幅率設定で動作している場合には、増幅された信号に当該所定の第１のオフセット電圧を重畳するように構成されており、そして、もし集積回路が第２の増幅率設定で動作している場合には、増幅された信号には、所定の第１のオフセット電圧は重畳されず、すなわち１つの所定の第２のオフセット電圧が重畳されるようになっている、ことを特徴とする集積回路。

６．（態様６）態様１乃至５のいずれか１つに記載の集積回路において、信号送信回路は、集積回路が第１の増幅率設定を用いる動作モードに切り替えられている第１の所定の期間に、当該第１の増幅率設定を示す第１の制御信号を出力するように構成されており、そして、集積回路が第２の増幅率設定を用いる動作モードに切り替えられている第２の所定の期間に、当該第２の増幅率設定を示す第２の制御信号を出力するように構成されている、ことを特徴とする集積回路。

７．（態様７）態様１乃至５のいずれか１つに記載の集積回路において、信号送信回路は、集積回路が第１の増幅率設定を用いて動作している限り、当該第１の増幅率を示す第１の制御信号を出力するように構成されており、そして、集積回路が第２の増幅率設定を用いて動作している限り、当該第１の制御信号を出力せず、すなわち当該第２の増幅率を示す第２の制御信号を出力するように構成されている、ことを特徴とする集積回路。

８．（態様８）態様１乃至７のいずれか１つに記載の集積回路において、複数の異なる利得設定の内の１つを用いて動作するように構成されている、１つの調整可能な増幅器をさらに備えることを特徴とする集積回路。

９．（態様９）態様１乃至７のいずれか１つに記載の集積回路において、複数の異なるマイクロフォンバイアス電圧の内の１つを用いて動作するように構成されている１つのバイアス電圧発生器をさらに備えることを特徴とする集積回路。

１０．（態様１０）態様１乃至９のいずれか１つに記載の集積回路において、複数信号強度検出器は、音声信号の音圧レベルを測定するように構成されていることを特徴とする集積回路。

１１．（態様１１）態様１乃至１０のいずれか１つに記載の集積回路において、複数差動信号源の入力部として構成されている、１つの第１の入力端子および１つの第２の入力端子を備えることを特徴とする集積回路。

１２．（態様１２）態様１乃至５のいずれか１つに記載の集積回路において、複数差動信号処理デバイス用の信号出力部として構成されている、１つの第１の出力端子および１つの第２の出力端子を備えることを特徴とする集積回路。

１３．（態様１３）回路アセンブリであって、第１のアナログ信号を供給する１つの信号源と、第２のアナログ信号を処理するように構成されている１つの信号処理デバイスと、１つの信号強度検出器、および１つの信号送信回路を備え、信号源と信号処理デバイスとの間の信号経路に配設されている、１つの増幅器回路と、を備え、信号強度検出器は、第１のアナログ信号の信号強度を検出するように構成されており、増幅器回路は、検出された信号強度に基づいて、第１のアナログ信号を増幅するように構成されており、そして第２のアナログ信号に含まれる第１のアナログ信号の増幅されたものを出力するように構成されており、信号送信回路は、第２のアナログ信号に含まれている制御信号を出力することによって、あるいは増幅器回路の電力消費を変更することによって、増幅器回路の増幅率設定を示すように構成されている、ことを特徴とする回路アセンブリ。

１４．（態様１４）態様１３に記載の回路アセンブリにおいて、１つの負荷検出回路をさらに備え、負荷検出回路は外部に、増幅器回路の少なくとも１つの電源電圧端子で接続されており、負荷検出回路は、増幅器回路の増幅率設定を示す制御信号を信号処理デバイスに供給するように構成されている、ことを特徴とする回路アセンブリ。

１５．（態様１５）態様１３又は１４に記載の回路アセンブリにおいて、信号源は、大きなダイナミックレンジのアナログマイクロフォンを備えることを特徴とする、請求項１３または１４に記載の回路アセンブリ。

１６．（態様１６）態様１３乃至１５のいずれか１つに記載の回路アセンブリにおいて、信号処理デバイスは、アナログデジタル変換器，アナログ信号プロセッサ，マイクロコントローラ，デジタル信号プロセッサ，オーディオＣＯＤＥＣ，および電力増幅器、の内の少なくとも１つを備えることを特徴とする回路アセンブリ。

１７．（態様１７）１つの信号源，１つの増幅器回路，および１つの信号処理デバイスを備える回路アセンブリを動作させるための方法であって、信号源によって供給された信号の信号強度を検出するステップと、検出された信号強度に基づいて、増幅率設定を選択するステップと、増幅率設定に基づいて、供給された信号を増幅し、そして増幅された当該信号を信号処理デバイスに供給するステップと、信号処理デバイスに供給された増幅された信号を変更することによって、あるいは増幅器回路の電力消費を変更することによって、増幅率設定を信号処理デバイスに信号送信するステップと、を備えることを特徴とする方法。

さらなる本発明の有利な実施形態（複数）は、添付の特許請求の範囲およびここに示す好ましい実施形態の以下の詳細な説明で開示される。

本発明の様々な実施形態が、添付した図を参照して以下に説明される。ここでは、異なる実施形態の同様な特徴に関しては、同じ参照記号が用いられている。特に記載が無ければ、１つの実施形態に関して記載される個々の特徴の説明は、これに対応する他の実施形態の特徴に対しても同様に適用されるものである。

第１の実施形態による１つの第１の回路アセンブリの概略図を示す。 図１Ａに示す回路アセンブリ用の第１の信号送信の概略図を示す。 図１Ａに示す回路アセンブリ用の第２の信号送信の概略図を示す。 第２の実施形態による１つの第２の回路アセンブリの概略図を示す。 図２Ａに示す回路アセンブリ用の信号送信の概略図を示す。 第３の実施形態による１つの第３の回路アセンブリの概略図を示す。 図３Ａに示す回路アセンブリ用の信号送信の概略図を示す。 従来技術による１つの信号処理ユニットを示す。

図１Ａに示す本発明の１つの第１の実施形態によれば、１つの追加の高周波数信号が増
幅器回路の１つの出力信号に重畳されている。

図１Ａは、１つの信号源１１０，１つの増幅器を搭載する１つの特定用途向け集積回路（ＡＳＩＣ）１２０，および１つの信号処理デバイス１９０を備える、１つの回路アセンブリ１００を示す。ここに示す実施形態においては、この信号源１１０は、１つの差動マイクロフォン１１２から成っている。このマイクロフォン１１２は、２つの入力端子１２２および１２４を用いてＡＳＩＣ１２０に接続されている。たとえば第１の入力端子１２２は、１つの差動信号ラインの正の入力端子であってよく、そして第２の入力端子１２４は、負の入力端子であってよい。これらの入力端子１２２および１２４を介して供給されるアナログ信号は、１つの増幅器１２６で増幅され、そしてこの増幅器１２６の出力信号が、１つの差動信号出力部の２つの出力端子１３２および１３４に出力される。

ここに記載する実施形態においては、増幅器１２６は、２つの異なる利得設定を有する１つの前段増幅器である。この利得設定は、音圧モニター１３６で構成された信号強度検出器によって生成される制御信号Ｈｉｇｈ＿ＳＰＬに基づいて設定される。もし上記の入力端子１２２および１２４で検出された音圧が、所定の閾値を越える場合、この制御信号Ｈｉｇｈ＿ＳＰＬが上記の増幅器１２６に供給される。もしこの音圧レベルがこの所定の閾値レベルより下であれば、これに対応してこの制御信号は供給されない。この制御信号Ｈｉｇｈ＿ＳＰＬは、１つの論理回路１３８にも供給され、クロック発生器１４０によって供給される高周波数クロック信号をマスキングするためのマスキング信号として用いられる。たとえば、このクロック発生器１４０は、２５ｋＨｚの周波数を有する固定周波数信号を供給することができる。もしこの制御信号Ｈｉｇｈ＿ＳＰＬが上記の論理回路１３８に供給されると、このクロック発生器１４０によって生成される信号が、１つのスイッチ１４２を動作させるために用いられる。このスイッチ１４２は、負の出力端子１３４を、１つの内部抵抗Ｒを介して、ＡＳＩＣ１２０を電気的なグラウンド電位１４６に接続するための１つの端子１４４に接続する。このようにして上記のクロック発生器１４０によって生成されるクロック信号の周波数を有する追加の信号が、上記のＡＳＩＣ１２０によって出力される出力信号に重畳される。

ここで説明する実施形態においては、信号処理デバイス１９０は、１つのアナログデジタル変換器１９２ならびに１つのデジタルＣＯＤＥＣ１９４を備える。このＣＯＤＥＣ１９４によって行われる周波数スペクトル分析に基づいて、上記のＡＳＩＣ１２０の信号送信回路によって生成された追加の信号を検出することができる。このようにしてこの信号処理デバイス１９０は、上記の増幅器１２６の増幅率設定を認識することができ、そしてこれに応じて上記の増幅された信号を処理することができる。

図１Ｂは、上記の制御信号Ｈｉｇｈ＿ＳＰＬの時間に対する信号レベルを、上記のＡＳＩＣ１２０の周波数応答と共に示す。図１Ｂの下側部分から分るように、ｔ1とｔ2との間の期間には、音圧モニター１３６によって大きな音圧レベルが検出されており、周波数ｆ１を有する追加の高周波数信号が出力されている。図１Ｂを参照して説明する実施形態においては、上記の追加の信号は、上記の制御信号Ｈｉｇｈ＿ＳＰＬがｈｉｇｈになっている限り出力される。上記の出力される信号の周波数ｆ１は、マイクロフォン１１２から出力される音声信号の帯域幅より高くなっており、この信号はＡＳＩＣ１９０によって増幅される。このようにして、上記の追加の信号を出力することは、信号処理デバイス１９０に供給される有効な信号を妨害しない。

図１Ｃはもう１つの実施形態による１つの代替の信号送信の概略図を示す。この実施形態においては、同様に上記の制御信号Ｈｉｇｈ＿ＳＰＬがクロック発生器１４０に供給される。この制御信号Ｈｉｇｈ＿ＳＰＬに応じて、クロック発生器１４０は、異なる周波数である、第１の周波数または第２の周波数を有するクロック信号を生成し、それぞれ第１の周波数ｆ１または第２の周波数ｆ２を有する追加の音信号を生じる。さらに、この実施形態による論理回路１３８は、上記の制御信号Ｈｉｇｈ＿ＳＰＬが変化した後の所定の期間のみ、このクロック信号を通過させるように構成されている。これに応じて、時間ｔ２での大音圧に対する低利得設定への切り替え後、周波数ｆ１を有する音信号が、所定の期間上記の出力信号に重畳される。時間ｔ3での小音圧用の高利得設定への切り替え後、周波数ｆ２を有する音信号が、所定の期間上記の出力信号に重畳される。上記の制御信号Ｈｉｇｈ＿ＳＰＬが安定している期間、たとえば時刻ｔ1およびｔ4においては、追加の音信号は上記の出力信号に全く重畳されない。

代替として、不図示の１つの実施形態においては、以前に用いられた同じ周波数を有する１つの第２の音信号が、上記の増幅器１２６を高利得設定に切り替え戻した後に上記の出力信号に重畳される。この実施形態においては、ＡＳＩＣ１２０は、起動の際に所定の正常モード、たとえば高利得設定で動作開始し、そしてこの後、増幅率設定の切り替え毎に、同じ周波数数、たとえば周波数ｆ１を有する１つの音信号を上記の出力信号に重畳する。

図２Ａに示す本発明の１つの第２の実施形態によれば、１つの電流信号が、増幅器回路の通常の消費電流に重畳されている。さらに、調整可能な増幅器の代わりに、この増幅器の増幅率を変更するために、調整可能なバイアス電圧発生器が用いられる。

図２Ａは、１つの増幅器回路および１つの負荷検出回路２８０を搭載する１つの特定用途向け集積回路（ＡＳＩＣ）２２０を備える１つの回路アセンブリ２００を示す。この目的とする機能は、上記の第１の実施形態によるＡＳＩＣ１２０と同様である。しかしながら、図２Ａに示す実施形態においては、シングルエンドトランスデューサ（不図示）から出力される信号が、１つの単一入力端子２２２に供給され、増幅器１２６によって増幅され、そしてこの後の信号処理デバイス（不図示）用に、１つの単一の出力端子２３２に出力される。

さらにＡＳＩＣ２２０は、入力端子２２２に接続されたマイクロフォン（図２Ａには不図示）用のバイアス電圧を発生するための１つのバイアス電圧発生器２２８を備える。マイクロフォンのタイプに依存して、このバイアス電圧は、図２Ａに示すようにバイアス電圧端子２３０を用いて分離して供給することができ、あるいは入力信号に重畳することができ、入力端子２２２を介して供給することができる。増幅器１２６の増幅率を直接変更する代わりに、この実施形態においては、バイアス電圧発生器２２８によって供給されるバイアス電圧が、大音圧レベルを示す制御信号Ｈｉｇｈ＿ＳＰＬに対応して変更される。もし大音圧レベルが検出される場合、低いバイアス電圧がマイクロフォンに供給されて、小さな増幅率設定が生じ、そして小音圧レベルが検出される場合、高いバイアス電圧がマイクロフォンに供給されて、大きな増幅率設定が生じる。

ここで説明する実施形態においては、電源電圧Ｖｄｄは、電源電圧端子２６２を用いて、ＡＳＩＣ２２０に供給される。電源電圧端子２６２に供給されるこの電源電圧Ｖｄｄは、特に、バイアス電圧発生器２２８，増幅器１２６，および音圧モニター１３６に電源供給するために用いられる。図２Ａに示す実施形態においては、音圧モニター１３６によって決定される制御信号Ｈｉｇｈ＿ＳＰＬがバイアス電圧発生器２２８および論理回路２６４に供給されている。この制御信号Ｈｉｇｈ＿ＳＰＬに依存して、選択的に第１のスイッチ２６６または第２のスイッチ２６８が閉じる。この第１のスイッチ２６６を閉じることによって、第１の内部抵抗Ｒ１が、電源電圧端子２６２に接続される。この第２のスイッチ２６８を閉じることによって、第２の内部抵抗Ｒ２が、電源電圧端子２６２に接続される。

負荷検出回路２８０は、１つの検出抵抗Ｒｅｘｔを備える。この検出抵抗Ｒｅｘｔに渡る電圧降下に基づいて、ＡＳＩＣ２２０を通る電流Ｉｄｄが決定される。さらに、もしこのＡＳＩＣ２２０が負荷Ｒ１およびＲ２が機能していない場合の消費電流Ｉｄｄ０を知っていれば、負荷検出回路２８０によって、検出された電流Ｉｄｄに基づいて、これらの負荷Ｒ１およびＲ２の稼働を検出することができる。図２Ａには示されていないが、この負荷検出回路２８０は、ＡＳＩＣ２２０の増幅率設定の情報を必要とするこれ以降のどの処理デバイスに対しても、対応する制御信号を供給する。

図２Ａに示す回路アセンブリ２００の動作は、図２Ｂの信号送信の概略図を用いて最も良く理解することができる。ここで高増幅率を有するモードから低増幅率を有するモードへ遷移した直後、すなわち上記の制御信号Ｈｉｇｈ＿ＳＰＬがローレベルからハイレベルに遷移した直後に、第１の負荷Ｒ１の稼働に対応する第１のピークの動作電流Ｉｄｄ１が、ＡＳＩＣ２２０の入力電流特性に所定の時間幅で示されている。この所定時間経過後、第１の負荷Ｒ１は、論理回路２６４によって、第１のスイッチ２６６を用いて遮断されて、ＡＳＩＣ２２０の電流は、その通常電流Ｉｄｄ０に復帰する。これに続く、高温圧レベルの状態から低音圧レベルの状態への遷移の際には、第２のピークがこのＡＳＩＣ２２０の電流特性に示されている。この時間幅におけるピーク電流はＩｄｄ２に対応する。図２Ｂに示すように、この第２のピークの振幅は第１のピークのものと異なっているので、正確な増幅率設定が負荷検出回路２８０に伝えられてよい。代替として、上記の第１の実施形態について説明したように、周期的なモード変更あるいはモード切り替えをコーディングするために、上記の第２のピークは、上記の第１のピークと同じ振幅を有してよい。これらの追加の負荷Ｒ１およびＲ２は、比較的短時間のみ稼働されるので、これらはこの回路アセンブリ２００のエネルギー効率に大きな影響を及ぼさない。

もちろん上記の追加の負荷Ｒ１は、増幅器１２６が第１の増幅率設定で動作している全期間に対し、有効とされてもよい。この場合第１の増幅率信号を示すために、追加の負荷は全く必要でない。好ましくは信号源１１０の特性が知られているならば、ＡＳＩＣ２２０のエネルギー効率を改善するために、この増幅器があまり使用されない動作モードにおいて上記の追加の負荷が稼働される。

図３Ａに示す本発明の第３の実施形態によれば、ＤＣレベルシフトが増幅器回路の出力信号に加えられる。

図３Ａは、１つの信号源１１０と、１つの増幅器回路および１つの信号処理デバイスを搭載する１つの特定用途向け集積回路（ＡＳＩＣ）３２０と、を備える１つの回路アセンブリ３００を示す。この目的とする機能は、上記の第１の実施形態によるＡＳＩＣ１２０と同様である。

図３Ａに示すＡＳＩＣ３２０は、１つの差動マイクロフォン１１２に接続されている。調整可能な増幅器１２６の増幅率設定を信号送信するために、ＤＣレベルシフトがこのＡＳＩＣ３２０の出力端子１３２および１３４でのコモンモード出力電圧に強制的に加えられる。典型的には、この増幅器回路の出力電圧の中心値は、ミッドレイル電圧となっており、たとえば１．８Ｖの電源電圧Ｖｄｄを有するＡＳＩＣ３２０に対しては０．９Ｖ付近となっている。上記の出力端子１３２および１３４のＤＣ成分をレベルシフトするために、音圧モニタ１３６は、制御信号Ｈｉｇｈ＿ＳＰＬをＤＣレベルシフタ３７２に供給する。ここで説明する実施形態においては、たとえば０．４Ｖのバイアス電圧が、出力端子１３２および１３４での増幅された出力信号に重畳されている。

信号処理デバイス３９０においては、上記のＤＣレベルシフトを検出するために１つのＤＣレベル検出器３９６が用いられてよい。さらにこれに続く減算ユニット３９８は、たとえば出力端子１３２および１３４に出力される信号が従来システムにおける同じような方法で処理することができるように、ＤＣレベルシフタ３７２から出力されるどのようなＤＣ成分も自動的に相殺する。

図３Ｂに示すように、このＤＣレベルシフトは、１つの増幅率設定から別の増幅率設定に遷移した後の短期間に対してのみ供給されてよい。たとえば小音圧レベル用に適した増幅率設定から大音圧レベル用に適した増幅率設定に変更する場合、負のＤＣレベルシフトＶｏ１が所定の期間に対して供給されてよい。この逆に、以前の増幅率設定に戻し切り替えする場合、ＤＣ電圧レベルシフトＶｏ２が供給されてよい。代替として、上述したように、「切り替え」信号が、増幅率設定の変更の際に正または負のオフセットのみを用いて供給されてよく、あるいは特定の増幅率設定が増幅器１２６によって使用されている間は、これに対応する信号送信が行われてよい。

本発明は、２つの異なる増幅率設定、すなわち２つの異なる利得値またはバイアス電圧レベルのみを有する増幅器回路について説明されているが、本発明は、複数のレベルを有する、信号強度検出器およびこれに対応する自動利得回路または自動バイアス制御器にも適用することができる。たとえば各々の増幅率設定は、それぞれ対応する周波数、それぞれ対応する電流信号、またはそれぞれ対応するＤＣレベルシフト、の音を用いて伝えられてよい。さらにアナログの利得設定あるいはマイクロフォンバイアス電圧変更さえも、それぞれ対応する重畳された制御信号、それぞれ対応する電流信号、あるいはそれぞれ対応するＤＣオフセットの周波数、に基づいて指示されてよい。

上記の実施形態は、ＡＳＩＣ１２０，２２０，および３２０を参照して説明されたが、他の集積回路または回路構成が上記の増幅器回路を搭載するために用いられてよい。このような回路のいずれも、１つの電源電圧端子、１つのグラウンド電位端子、１つまたは２つの入力端子、および１つまたは２つの出力端子を備えることのみが必要とされる。こうして４〜６個の出力ピンを有する従来のチップパッケージを、本発明に従って使用することができる。

１００ ： 回路アセンブリ
１１０ ： 信号源
１１２ ： マイクロフォン
１２０ ： ＡＳＩＣ（増幅器回路）
１２２，１２４ ： 入力端子
１２６ ： 増幅器
１３２，１３４ ： 出力端子
１３６ ： 音圧モニター
１３８ ： 論理回路
１４０ ： クロック発生器
１４２ ： スイッチ
１４４ ： グラウンド端子
１４６ ： グラウンド端子
１９０ ： 信号処理デバイス
１９２ ： アナログデジタル変換器（ＡＤＣ）
１９４ ： ＣＯＤＥＣ
２００ ： 回路アセンブリ
２２０ ： ＡＳＩＣ（増幅器回路）
２２２ ： 入力端子
２２８ ： バイアス電圧発生器
２３０ ： バイアス電圧端子
２３２ ： 出力端子
２６２ ： 電源電圧端子
２６４ ： 論理回路
２６６ ： スイッチ
２６８ ： スイッチ
２８０ ： 負荷検出回路
３００ ： 回路アセンブリ
３２０ ： ＡＳＩＣ（増幅器回路）
３７２ ： ＤＣレベルシフタ
３９０ ： 信号処理デバイス
３９６ ： ＤＣレベルシフタ
３９８ ： 減算ユニット

Claims (15)

1. 集積回路であって、
   前記集積回路の動作用の電源電圧（Ｖｄｄ）を受け取るように構成された少なくとも１つの電源電圧端子（２６２）と、
   音声信号に対応するアナログ入力信号を受信するように構成された少なくとも１つの入力端子（１２２，１２４）と、
   アナログ出力信号を出力するように構成された少なくとも１つの出力端子（１３２，１３４）と、
   前記少なくとも１つの入力端子（１２２，１２４）に供給される前記アナログ入力信号の信号強度を検出するように構成された１つの信号強度検出器であって、前記集積回路が、検出された当該信号強度に基づいて前記音声信号を増幅し、そしてこれに対応する増幅された信号を前記少なくとも１つの出力端子（１３２，１３４）に出力するように構成されている信号強度検出器と、
   を備え、
   前記集積回路が、前記少なくとも１つの出力端子（１３２，１３４）で、前記増幅された信号に付加信号を重畳することにより、前記集積回路の増幅率設定を示すように構成されている、１つの信号送信回路を備える、
   ことを特徴とする集積回路。
2. 請求項１に記載の集積回路において、
   前記信号送信回路は、１つの信号発生器を備え、そして前記少なくとも１つの出力端子（１３２，１３４）に接続されており、
   前記信号送信回路は、所定の第１の周波数信号を生成するように、そして、もし前記集積回路が第１の増幅率設定で動作している場合には、前記増幅された信号に当該所定の第１の周波数信号を重畳するように構成されており、そして、もし前記集積回路が第２の増幅率設定で動作している場合には、前記増幅された信号に前記所定の第１の周波数信号を重畳しないように、すなわち前記増幅された信号に所定の第２の周波数信号を重畳するように構成されている、
   ことを特徴とする集積回路。
3. 請求項２に記載の集積回路において、
   前記少なくとも１つの第１の入力端子（１２２，１２４）で受信された前記アナログ入力信号は、所定の信号帯域幅を有し、そして前記所定の第１の周波数信号は、当該所定の信号帯域幅の外側の周波数、具体的には当該所定の信号帯域幅の上限より上の周波数を有することを特徴とする集積回路。
4. 請求項１に記載の集積回路において、
   前記信号送信回路は、１つのオフセット電圧発生器を備え、そして前記少なくとも１つの信号出力端子（１３２，１３４）に接続されており、
   前記信号送信回路は、１つの所定の第１のオフセット電圧を生成するように、そして、もし前記集積回路が前記第１の増幅率設定で動作している場合には、前記増幅された信号に当該所定の第１のオフセット電圧を重畳するように構成されており、そして、もし前記集積回路が前記第２の増幅率設定で動作している場合には、前記増幅された信号には、前記所定の第１のオフセット電圧は重畳されず、すなわち１つの所定の第２のオフセット電圧が重畳されるようになっている、
   ことを特徴とする集積回路。
5. 請求項１乃至４のいずれか１項に記載の集積回路において、
   前記信号送信回路は、前記集積回路が第１の増幅率設定を用いる動作モードに切り替えられている第１の所定の期間に、当該第１の増幅率設定を示す第１の制御信号を出力するように構成されており、そして、前記集積回路が第２の増幅率設定を用いる動作モードに切り替えられている第２の所定の期間に、当該第２の増幅率設定を示す第２の制御信号を出力するように構成されている、
   ことを特徴とする集積回路。
6. 請求項１乃至４のいずれか１項に記載の集積回路において、
   前記信号送信回路は、前記集積回路が第１の増幅率設定を用いて動作している限り、当該第１の増幅率を示す前記第１の制御信号を出力するように構成されており、そして、前記集積回路が第２の増幅率設定を用いて動作している限り、当該第１の制御信号を出力せず、すなわち当該第２の増幅率を示す第２の制御信号を出力するように構成されている、
   ことを特徴とする集積回路。
7. 複数の異なる利得設定の内の１つを用いて動作するように構成されている、１つの調整可能な増幅器（１２６）をさらに備えることを特徴とする、請求項１乃至６のいずれか１項に記載の集積回路。
8. 複数の異なるマイクロフォンバイアス電圧の内の１つを用いて動作するように構成されている１つのバイアス電圧発生器をさらに備えることを特徴とする、請求項１乃至６のいずれか１項に記載の集積回路。
9. 前記信号強度検出器は、前記音声信号の音圧レベルを測定するように構成されていることを特徴とする、請求項１乃至８のいずれか１項に記載の集積回路。
10. 差動信号源（１１０）の入力部として構成されている、１つの第１の入力端子（１２２）および１つの第２の入力端子（１２４）を備えることを特徴とする、請求項１乃至９のいずれか１項に記載の集積回路。
11. 差動信号処理デバイス（１９０、３９０）用の信号出力部として構成されている、１つの第１の出力端子（１３２）および１つの第２の出力端子（１３２，１３４）を備えることを特徴とする、請求項１乃至１０のいずれか１項に記載の集積回路。
12. 回路アセンブリ（１００，３００）であって、
    第１のアナログ信号を供給する１つの信号源（１１０）と、
    第２のアナログ信号を処理するように構成されている１つの信号処理デバイス（１９０，３９０）と、
    １つの増幅器回路（１２０、３２０）と、を備え、
    前記１つの増幅器回路（１２０、３２０）は、１つの信号強度検出器、および１つの信号送信回路を備え、前記信号源（１１０）と前記信号処理デバイス（１９０）との間の信号経路に配設され、
    前記信号強度検出器は、前記第１のアナログ信号の信号強度を検出するように構成されており、
    前記増幅器回路は、検出された前記信号強度に基づいて、前記第１のアナログ信号を増幅するように構成されており、そして前記第２のアナログ信号に含まれる前記第１のアナログ信号の増幅されたものを出力するように構成されており、
    前記信号送信回路は、前記第２のアナログ信号に含まれている制御信号を出力することによって、前記増幅器回路の増幅率設定を示すように構成されている、
    ことを特徴とする回路アセンブリ。
13. 前記信号源（１１０）は、大きなダイナミックレンジのアナログマイクロフォン（１１２）を備えることを特徴とする、請求項１２に記載の回路アセンブリ。
14. 前記信号処理デバイス（１９０，３９０）は、アナログデジタル変換器（１９２），アナログ信号プロセッサ，マイクロコントローラ，デジタル信号プロセッサ，オーディオＣＯＤＥＣ（１９４），および電力増幅器、の内の少なくとも１つを備えることを特徴とする、請求項１２又は１３に記載の回路アセンブリ。
15. １つの信号源（１１０），１つの増幅器回路，および１つの信号処理デバイス（１９０，３９０）を備える回路アセンブリ（１００，３００）を動作させるための方法であって、
    前記信号源（１１０）によって供給された信号の信号強度を検出するステップと、
    検出された前記信号強度に基づいて、増幅率設定を選択するステップと、
    前記増幅率設定に基づいて、前記供給された信号を増幅し、そして増幅された当該信号を前記信号処理デバイス（１９０，３９０）に供給するステップと、
    前記信号処理デバイス（１９０，３９０）に供給された増幅された前記信号に重畳することによって、前記増幅率設定を前記信号処理デバイス（１９０，３９０）に信号送信するステップと、
    を備えることを特徴とする方法。

Images