JP6719589B2 - スイッチングを制御する装置及び方法 - Google Patents

Description

本発明は、包括的には、ハーフブリッジ構成において負荷に電流を提供する第１のパワー半導体スイッチ及び第２のパワー半導体スイッチのスイッチングを制御する方法及び装置に関する。

今日、電力変換装置のスイッチング周波数は上昇している。例えば、ＧａＮ及びＳｉＣなどのようなワイドバンドギャップデバイスは、従来の技術より高速のスイッチング能力を提供する。

例えばハーフブリッジを構成するパワー半導体デバイスのスイッチングは、高い時間精度で行う必要がある。

実際には、ハーフブリッジ構成では、一方のパワー半導体スイッチが、他方のパワー半導体スイッチがオフになる前にオンとなる場合、すなわち、クロスコンダクション（cross-conduction）の場合、スイッチを流れる高電流が、スイッチのうちの少なくとも一方において高レベルの電力損失をもたらす。

クロスコンダクションを回避する１つのあり得る方法は、デッドタイムを導入すること、すなわち、一方のスイッチのターンオンを、他方のスイッチのターンオフに対して遅延させて、両スイッチが短期間オフであるようにすることである。デッドタイムは、通常、最悪のシナリオに基づいて規定される。

デッドタイムの間、電流は、逆導通モードでパワー半導体スイッチのうちの一方を通って流れ、そのパワー半導体スイッチに高レベルの損失をもたらす可能性があり、又は、そのパワー半導体スイッチに損傷を与える可能性がある。

さらに、デッドタイムにより、見かけのデューティサイクルを変更することによってハーフブリッジの制御可能性が低減する可能性がある。

ワイドバンドギャップデバイス技術の未熟性に関する別の問題は、ボディダイオードの導通によるＭＯＳＦＥＴの劣化である。

さらに別の問題は、パルス幅変調方式における低周波数の高調波の導入であり、それは通常、デッドタイムを補償するための高価な電流センサーによって打ち消される。

本発明は、ハーフブリッジ構成の、例えば、ワイドバンドギャップデバイス、シリコンデバイス、ＭＯＳＦＥＴ又はＩＧＢＴのようなパワー半導体スイッチのスイッチング中において、クロスコンダクション及びデッドタイムの両方を防止することを目的とする。

本発明は、ハーフブリッジ構成において負荷に電流を提供する第１のパワー半導体スイッチ及び第２のパワー半導体スイッチのスイッチングを制御する装置であって、
−第１のスイッチの導通状態から非導通状態へのスイッチングの直前に、この第１のスイッチ又は負荷を流れる第１の電流値を取得する手段と、
−第１のスイッチの導通状態から非導通状態へのスイッチングの直前に、この第１のスイッチ又は負荷を流れる第１の電流値を取得する手段と、
−第２のスイッチの非導通状態から導通状態へのスイッチングの間に、取得された第１の電流値を使用して、この第２のスイッチのゲート信号を変更することにより、この第２のスイッチを流れる電流を制限する手段と、
−第２のスイッチの導通状態から非導通状態へのスイッチングの直前に、この第２のスイッチ又は負荷を流れる第２の電流値を取得する手段と、
−第１のスイッチの非導通状態から導通状態へのスイッチングの間に、取得された第２の電流値を使用して、この第１のスイッチのゲート信号を変更することにより、この第１のスイッチを流れる電流を制限する手段と、
を備えることを特徴とする装置に関する。

本発明は、また、ハーフブリッジ構成において負荷に電流を提供する第１のパワー半導体スイッチ及び第２のパワー半導体スイッチのスイッチングを制御する方法であって、
−第１のスイッチの導通状態から非導通状態へのスイッチングの直前に、この第１のスイッチ又は負荷を流れる第１の電流値を取得するステップと、
−取得された第１の電流値を使用して、第２のスイッチの非導通状態から導通状態へのスイッチングの間に、この第２のスイッチのゲート信号を変更することにより、この第２のスイッチを流れる電流を制限するステップと、
−第２のスイッチの導通状態から非導通状態へのスイッチングの直前に、この第２のスイッチ又は負荷を流れる第２の電流値を取得するステップと、
−取得された第２の電流値を使用して、第１のスイッチの非導通状態から導通状態へのスイッチングの間に、この第１のスイッチのゲート信号を変更することにより、この第１のスイッチを流れる電流を制限するステップと、
を含むことを特徴とする方法に関する。

したがって、例えば、第２のスイッチのターンオン及び第１のスイッチのターンオフ中、並びに第１のスイッチのターンオン及び第２のスイッチのターンオフ中、クロスコンダクション電流を防止することができる。

特定の特徴によれば、第１のスイッチを流れる電流を制限する手段は、第２の電流値から導出される第１の基準値を提供する基準モジュールと、第１のスイッチの導通の間にこの第１のスイッチを流れる電流値を検知する電流検知手段と、第１の基準値と第１のスイッチのスイッチング中にこの第１のスイッチを流れる検知された電流値とを結合する第１の比較及び結合モジュールと、整流中にフィードバックを可能とするイネーブルモジュールと、第１のスイッチに提供されるゲート信号に対して第１の比較及び結合モジュールの出力を減じる結合及び増幅モジュールとから構成されている。

したがって、整流中、第１の基準値と第１のスイッチを流れる電流値との差が、第１のスイッチＳａのゲート電圧にフィードバックされ、第１のスイッチＳａを流れる電流は、第１の基準値によって規定される値に制限される。

特定の特徴によれば、第２のスイッチを流れる電流を制限する手段は、第１の電流値から導出される基準値を提供する基準モジュールと、第２のスイッチの導通の間にこの第２のスイッチを流れる電流値を検知する電流検知手段と、第２の基準値と第２のスイッチの導通中にこの第２のスイッチを流れる検知された電流値とを結合する第２の比較及び結合モジュールと、第２のスイッチに提供されるゲート信号に対して第２の比較及び結合モジュールの出力を減じる結合及び増幅モジュールとから構成されている。

したがって、第２の基準値と第２のスイッチを流れる電流値との差が、第２のスイッチＳｂのゲート電圧にフィードバックされ、第２のスイッチＳｂを流れる電流は、第２の基準値によって規定される値に制限される。

特定の特徴によれば、第１の基準値は、パワー半導体Ｓｂの導通状態の全持続時間の０．１％〜５％の間に含まれる、このパワー半導体Ｓｂがオン状態からオフ状態に切り替わる前の時点における、このパワー半導体Ｓｂを流れる電流のイメージ（image（像または形））であり、第２の基準値は、パワー半導体Ｓａの導通状態の全持続時間の０．１％〜５％の間に含まれる、このパワー半導体Ｓａがオン状態からオフ状態に切り替わる前の時点における、このパワー半導体Ｓａを流れる電流のイメージ（image（像または形））である。

したがって、第１の基準値は、第１のスイッチのターンオン中の負荷電流のイメージであり、第２の基準値は、第２のスイッチのターンオン中の負荷電流のイメージである。

第１のスイッチ及び第２のスイッチが導通状態から非導通状態に切り替わる直前に、第１のスイッチを流れる第１の電流値及び第２のスイッチを流れる第２の電流値を取得することにより、基準値は高い精度を有する。

例えば、第１のスイッチの導通中、負荷における電流は、例えば、１アンペア／ミリ秒の割合で１０Ａから２０Ａまで増大する可能性がある。第２の基準値は、Ｓａのターンオフの０．１％前の時点での電流のイメージである場合、Ｓｂのターンオン中の負荷電流の正確な推定に基づいて正確に生成される（１０ｎｓ、１０ｍＡ誤差）。第１の電流及び第２の電流が、パワー半導体Ｓａの導通状態の全持続時間の５％より早く、例えば１０％で取得される場合、基準値は正確でない（１μｓ、１Ａ誤差）。

特定の特徴によれば、第１の電流値は、第１のスイッチの導通状態から非導通状態へのスイッチングの直前にこの第１のスイッチ又は負荷を流れる電流値を検知することによって取得され、第２の電流値は、第２のスイッチの導通状態から非導通状態へのスイッチングの直前にこの第２のスイッチ又は負荷を流れる電流値を検知することによって取得される。

したがって、電流センサーにより、第１の電流値及び第２の電流値を取得することができる。

特定の特徴によれば、第１の基準値は、第１のサンプルホールドデバイスを用いて第２の電流値から導出され、第２の基準値は、第２のサンプルホールドデバイスを用いて第１の電流値から導出される。

したがって、第１の基準値及び第２の基準値は、単純かつ低コストのデバイスで生成される。必要な処理労力は低い。

特定の特徴によれば、第１の電流値は、第２のスイッチの導通の間にこの第２のスイッチ又は負荷を流れる少なくとも２つの電流値を検知することによって取得され、第２の電流値は、第１のスイッチの導通の間にこの第１のスイッチ又は負荷を流れる少なくとも２つの電流値を検知することによって取得される。

したがって、第１の電流値及び第２の電流値は、Ｓｂ及びＳａのターンオン中の負荷における電流値をより正確に表している。

特定の特徴によれば、第１の基準値は、少なくとも２つの電流値を検知することによって取得される第２の電流値から導出され、第２の基準値は、少なくとも２つの電流値を検知することによって取得される第１の電流値から導出される。

したがって、第１の基準値及び第２の基準値は、より高い精度で推定される。

本発明の特徴は、例示の実施形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。

本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムのアーキテクチャの一例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第１の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第２の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第３の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第４の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの第１の基準モジュールのアーキテクチャの第１の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの第２の基準モジュールのアーキテクチャの具現化の第１の例を表す図である。 本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの基準モジュールのアーキテクチャの具現化の第２の例を表す図である。 具現化の第２の例による第１の基準値を決定し転送する基準モジュールによって実行されるアルゴリズムの一例の図である。 具現化の第２の例による第２の基準値を決定し転送する基準モジュールによって実行されるアルゴリズムの一例の図である。

図１は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムのアーキテクチャの一例を表す。

ハーフブリッジのパワー半導体のスイッチングを制御するシステムは、１つの分離及び調整モジュール１１０と、２つの結合及び増幅モジュール１００ａ及び１００ｂと、２つの比較及び結合モジュール１０１ａ及び１０１ｂと、２つの起動モジュール１０５ａ及び１０５ｂと、パワー半導体Ｓａ及びＳｂのスイッチングを制御する２つの基準モジュール１０２ａ及び１０２ｂとを備える。

分離及び調整モジュール１１０は、１つの入力信号ＩＮ、例えば、パルス幅変調信号を受け取る。分離及び調整モジュール１１０は、２つの信号ＩＮａ及びＩＮｂを生成する。分離及び調整モジュール１１０は、入力信号ＩＮから信号ＩＮａ及び／又はＩＮｂを分離し、又は、入力信号ＩＮのレベルシフトを実行することができる。

分離及び調整モジュールは、信号ＩＮａ及び相補的な信号ＩＮｂを提供するために、例えば入力信号ＩＮの反転のような、入力信号ＩＮの調整を実行することができる。したがって、必要なのは単一の入力電圧ＩＮであり、外部でデッドタイムを生成する必要はない。

結合及び増幅モジュール１００ａは、ハーフブリッジのスイッチＳａに提供するべき増幅信号を提供するために、入力信号ＩＮａと比較及び結合モジュール１０１ａによって提供される誤差信号とを結合する。結合モジュール１００ａの例は、図２〜図５に関して開示する。

増幅の目的は、パワー半導体スイッチＳａを高速で駆動するのに十分な強度の信号を生成することである。

２つの信号、すなわち、入力信号及び増幅された誤差信号は、パワー半導体スイッチＳａのゲートを駆動するために、結合され増幅される必要がある。

入力信号及び誤差信号の結合は、種々の方法で実施することができる。

比較及び結合モジュール１０１ａは、スイッチＳａを流れる電流のイメージＩｈｉｇｈを、基準モジュール１０２ａによって提供される第１の基準値に結合する。

イメージＩｈｉｇｈは、図１には図示しない電流センサーによって提供される。電流センサーは、パワー半導体Ｓａが導通しているとき、パワー半導体Ｓａを流れる電流を取り込む。パワー半導体スイッチＳａを流れる電流の測定は、高周波数電流測定手段によって具現化される。実施態様の例としては、例えば、電流変圧器、シャント抵抗器、電流ミラー、及び１０ＭＨｚ〜１０ＧＨｚで動作することができるロゴスキーコイルが挙げられる。

イメージＩｌｏｗは、電流センサーにより、パワー半導体Ｓｂ及び負荷電流Ｉｌｏａｄを通して間接的に提供することができる。すなわち、Ｉｌｏｗ＝Ｉｈｉｇｈ−Ｉｌｏａｄである。

比較及び結合モジュール１０１ａは、測定された電流と第１の基準値との誤差に比例する信号を生成する。比較及び結合モジュール１０１ａは、パワー半導体スイッチのターンオン中に過電流が発生しているか否かを検出することができる。

比較及び結合モジュール１０１ａは、通常、少なくとも１つの数学演算（例えば、差分、加算）を行って、２つの入力信号を結合し、一定のオフセット又は利得を適用することができる。比較及び結合モジュール１０１ａは、離散した出力信号を提供するブール演算子を定義するだけではない。例えば、比較及び結合モジュール１０１ａは、差動演算増幅器とすることができる。差動演算増幅器の出力は、測定された電流値のスケーリングされたイメージと、以下の制御法則によって基準モジュール１０２ａの値によって提供される第１の基準値との差に比例する信号である。
Ｖｇａｔｅａ＝Ｋａ^＊（ａｂｓ（Ｉｔｈｈ）−Ｉｈｉｇｈ）

Ｉｔｈｈは第１の基準値であり、Ｖｇａｔｅａは、比較及び結合モジュール１０１ａの出力における電圧であり、Ｋａは、差動演算増幅器の利得である。Ｋａは、全体的なフィードバックループの利得がパワー半導体スイッチの相互コンダクタンスより大きく、例えば、１０倍〜５０倍大きいが、安定した遷移を維持するのに十分低い、というものである。

制御関数を実行するために単純な利得項で十分であるが、ゲート回路における寄生を補償するために、制御ループに積分項又は微分項を追加することができる。

結合は、少なくとも１つの加算段によって完了することができる。段の例は、インバーター段又は利得段である。

比較及び結合モジュール１０１ａは、起動モジュール１０５ａによる整流中にイネーブルされる。

起動モジュール１０５ａは、信号ＩＮａの立ち上がりエッジを検出し、比較及び結合モジュール１０５に起動信号を送出する。整流が終了した後、例えば、１０ｎｓ〜１μｓに含まれる時間の後、起動モジュール１０５ａは、比較及び結合モジュール１０１ａにディスエーブル信号を送出する。

基準モジュール１０２ａは、比較及び結合モジュール１０１ａに第１の基準値Ｉｔｈｈを提供する。基準モジュール１０２ａの例は、図６ａ及び図７に関して開示する。

第１の基準値Ｉｔｈｈは、ターンオン中のパワー半導体スイッチＳａを流れると予期される電流の最大絶対レベルを規定する。第１の基準値Ｉｔｈｈは、固定値ではなく、ハーフブリッジの動作中に動的に変更／更新される値である。

本発明の具現化の特定のモードによれば、第１の基準値Ｉｔｈｈは、パワー半導体Ｓｂがオン状態からオフ状態に切り替わる直前の、パワー半導体Ｓｂを流れる電流のイメージである。より具体的には、第１の基準値Ｉｔｈｈは、電流が測定されるパワー半導体Ｓｂの導通状態の全持続時間の０．１％〜５％の間に含まれる、パワー半導体Ｓｂがオン状態からオフ状態に切り替わる前の時点での、パワー半導体Ｓｂを流れる電流のイメージである。

結合及び増幅モジュール１００ｂは、ハーフブリッジのスイッチＳｂに増幅信号を提供するために、入力信号ＩＮｂと比較及び結合モジュール１０１ｂによって提供される誤差信号とを結合する。結合モジュール１００ａの例は、図２〜図５に関して開示する。

増幅の目的は、パワー半導体スイッチＳｂを高速で駆動するために十分な強度の信号を生成することである。

２つの信号、すなわち、入力信号及び増幅された誤差信号は、パワー半導体スイッチＳｂのゲートを駆動するために結合され増幅される必要がある。

入力信号及び誤差信号の結合は種々の方法で実施することができる。

比較及び結合モジュール１０１ｂは、スイッチＳｂによりハーフブリッジの出力に接続された負荷に提供される電流のイメージＩｌｏｗを、基準モジュール１０２ｂによって提供される第２の基準に結合する。

イメージＩｌｏｗは、図１に図示しない電流センサーによって提供される。

電流センサーは、パワー半導体Ｓａが導通しているときにパワー半導体Ｓａを流れる電流を取り込む。パワー半導体スイッチＳｂを流れる電流の測定は、高周波数電流測定手段によって具現化される。実施態様の例としては、例えば、電流変圧器、シャント抵抗器、電流ミラー、及び１０ＭＨｚ〜１０ＧＨｚの範囲で動作することができるロゴスキーコイルが挙げられる。

イメージＩｈｉｇｈは、電流センサーにより、パワー半導体Ｓｂ及び負荷電流Ｉｌｏａｄを通して間接的に提供することができる。すなわち、Ｉｈｉｇｈ＝Ｉｌｏｗ＋Ｉｌｏａｄである。

比較及び結合モジュール１０１ｂは、通常、２つの入力信号を結合するために、少なくとも１つの数学演算（例えば、差分、加算）を行い、一定のオフセット又は利得を適用することができる。したがって、比較及び結合モジュール１０１ｂは、離散した出力信号を提供するブール演算子を定義するだけではない。例えば、比較及び結合モジュール１０１ｂは、測定された電流と第２の基準値との誤差に比例する信号を生成する。比較及び結合モジュール１０１ｂは、パワー半導体スイッチＳｂのターンオン中に過電流が発生しているか否かを検出することができる。

比較及び結合モジュール１０１ｂは、差動演算増幅器とすることができる。この差動演算増幅器の出力は、測定された電流値のスケーリングされたイメージと、以下の制御法則によって基準モジュール１０２ｂの値によって提供される第２の基準値との差に比例する信号である。
Ｖｇａｔｅｂ＝Ｋｂ^＊（ａｂｓ（Ｉｔｈｌ）−Ｉｌｏｗ）

Ｉｔｈｌは第２の基準値であり、Ｖｇａｔｅｂは、比較及び結合モジュール１０１ｂの出力における電圧であり、Ｋｂは、差動演算増幅器の利得である。Ｋｂは、全体的なフィードバックループの利得がパワー半導体スイッチの相互コンダクタンスより大きく、例えば、１０倍〜５０倍大きいが、安定した遷移を維持するのに十分低い、というものである。制御関数を実行するために単純な利得項が十分であるが、ゲート回路における寄生を補償するために、制御ループに積分項又は微分項を追加することができる。

結合は、少なくとも１つの加算段によって完了することができる。段の例は、インバーター段又は利得段である。

比較及び結合モジュール１０１ｂは、起動モジュール１０５ｂによる整流中にイネーブルされる。

起動モジュール１０５ｂは、信号ＩＮｂの立ち上がりエッジを検出し、比較及び結合モジュール１０１ｂにイネーブル信号を送出する。整流が終了した後、例えば、１０ｎｓ〜１μｓの範囲に含まれる時間の後、起動モジュール１０５ｂは、比較及び結合モジュール１０１ｂにディスエーブル信号を送出する。

基準モジュール１０２ｂは、比較及び結合モジュール１０１ｂに基準値Ｉｔｈｌを提供する。基準モジュール１０２ｂの例は、図６ｂ及び図７に関して開示する。

第２の基準値Ｉｔｈｈは、ターンオン中のパワー半導体スイッチＳｂを流れると予期される電流の最大絶対レベルを規定する。基準値Ｉｔｈｌは、固定値ではなく、ハーフブリッジの動作中に動的に変更／更新される値である。

本発明の具現化の特定のモードによれば、第２の基準値Ｉｔｈｌは、パワー半導体Ｓａがオン状態からオフ状態に切り替わる直前の、パワー半導体Ｓａを流れる電流のイメージである。より詳細には、第２の基準値Ｉｔｈｌは、電流が測定されるパワー半導体Ｓａの導通状態の全持続時間の０．５１％〜５％の間に含まれる、パワー半導体Ｓａがオン状態からオフ状態に切り替わる前の時点での、パワー半導体Ｓａを流れる電流のイメージである。

パワー半導体スイッチＳａのドレインは、正電源Ｖ＋に接続されており、パワー半導体スイッチＳａのソースは、パワー半導体スイッチＳｂのドレインに接続され、かつ、ハーフブリッジの出力ＯＵＴに接続されている。

パワー半導体スイッチＳｂのソースは、負電源Ｖ−に接続されている。

半導体Ｓａ及びＳｂは、シリコンデバイス、炭化ケイ素デバイス又は窒化ガリウムデバイスとすることができる。例は、電界効果トランジスタ（ＦＥＴ）又はＩＧＢＴである。半導体は、通常、固有に逆導通型である（例えば、ボディダイオード）か、又は、外部の逆並列ダイオードの追加により逆導通型である。図１の例では、ダイオードは表されていないが、必然的に含まれている。

図２は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第１の例を表す。

結合及び増幅モジュール１００ａ及び１００ｂは同一である。

図２において、結合は、抵抗器Ｒ２０によって行われる。

入力信号ＩＮは、増幅器Ａｍ２０によって前置増幅される。増幅器Ａｍ２０の出力は、抵抗器Ｒ２０の第１の端子に接続されており、その値は、増幅器Ａｍ２１の出力インピーダンスより大きい。抵抗器２０の第２の端子は、トランジスタＴ２０及びＴ２１のベースに接続されている。

代替的に、結合は、増幅器Ａｍ２０の出力インピーダンスＲｏｕｔＡｍ２０と増幅器Ａｍ２１の出力インピーダンスＲｏｕｔＡｍ２１とによって、Ｒ２０なしに行われる。例えば、増幅器Ａｍ２０は、１０オームの出力インピーダンスを有し、増幅器Ａｍ２１は、０．１オームの出力インピーダンスを有することができる。

いずれの場合も、関係Ｒ２０＋ＲｏｕｔＡｍ２０＞＞ＲｏｕｔＡｍ２１である。

比較及び結合モジュール１０１によって提供される誤差信号は、増幅器Ａｍ２１によって前置増幅される。増幅器Ａｍ２１の出力は、プッシュプル構成であるトランジスタＴ２０及びＴ２１のベースに接続されている。ＮＰＮトランジスタＴ２０のコレクタは、正電源Ｖｄｄに接続されている。トランジスタＴ２０のエミッタは、ＰＮＰトランジスタＴ２１のエミッタに接続されており、トランジスタＳに接続されている結合及び増幅モジュール１００の出力である。

トランジスタＴ２１のコレクタは、負電源Ｖｓｓに接続されている。

図３は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第２の例を表す。

結合及び増幅モジュール１００ａ及び１００ｂは同一である。

入力信号ＩＮは、増幅器Ａｍ３０によって前置増幅される。増幅器Ａｍ２０の出力は、Ｐ型ＭＯＳＦＥＴトランジスタＴ３０及びＴ３１のゲートに接続されている。

比較及び結合モジュール１０１によって提供される誤差信号は、ＮＰＮバイポーラトランジスタＴ３２によって増幅されるために、トランジスタＴ３２のベースに提供される。トランジスタＴ３２のエミッタは、低ゲート電源Ｖｓｓに接続されている。

トランジスタＴ３２のコレクタは、トランジスタＴ３０及びＴ３１のドレインに接続されている。

ＰＭＯＳトランジスタＴ３０のソースは、高ゲート電源Ｖｄｄに接続されている。トランジスタＴ３０のドレインは、トランジスタＴ３１のドレインに接続されており、トランジスタＳに接続されている結合及び増幅モジュール１００の出力である。

トランジスタＴ３１のソースは、負電源Ｖｓｓに接続されている。

図４は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第３の例を表す。

結合及び増幅モジュール１００ａ及び１００ｂは同一である。

入力信号ＩＮは、通常１０Ω〜１００Ωの範囲の抵抗器Ｒ４０の第１の端子に接続されている。抵抗器Ｒ４０の第２の端子は、増幅器Ａｍ４０の入力に接続され、かつ、ＮＰＮバイポーラトランジスタＴ４０のコレクタに接続されている。

比較及び結合モジュール１０１によって提供される誤差信号は、ＮＰＮバイポーラトランジスタＴ４０によって前置増幅されるために、トランジスタＴ４０のベースに提供される。トランジスタＴ４０のエミッタは、低ゲート電源Ｖｓｓに接続されている。

増幅器Ｔ４０の出力は、トランジスタＳに接続されている結合及び増幅モジュール１００の出力である。

図５は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの結合及び増幅モジュールのアーキテクチャの第４の例を表す。

結合及び増幅モジュール１００ａ及び１００ｂは同一である。

図５において、結合は、抵抗器Ｒ５０及びダイオードＤ５０によって行われる。

入力信号ＩＮは、増幅器Ａｍ５０によって前置増幅される。増幅器Ａｍ２０の出力は、抵抗器Ｒ５０の第１の端子に接続されている。抵抗器Ｒ５０の第２の端子は、ダイオードＤ５０のアノードに接続されており、トランジスタＳに接続されている結合及び増幅モジュール１００の出力である。

結合は、増幅器Ａｍ５０及びＡｍ５１の出力インピーダンスによりＲ５０なしに行うことができる。例えば、増幅器Ａｍ５０は１０オームの出力インピーダンスを有し、増幅器Ａｍ５１は０．１オームの出力インピーダンスを有することができる。

いずれの場合も、関係Ｒ５０＋ＲｏｕｔＡｍ５０＞＞ＲｏｕｔＡｍ５１である。

ダイオードＤ５０のカソードは、増幅器Ａｍ５１の出力に接続されている。ダイオードＤ５０はスイッチとして作用し、すなわち、増幅器Ａｍ５１は、ゲート電圧を引き下げることのみが可能である。

比較及び結合モジュール１０１によって提供される誤差信号は、増幅器Ａｍ２１によって増幅される。

図６ａは、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの第１の基準モジュールのアーキテクチャの第１の例を表す。

第１の基準値Ｉｔｈｈは、ターンオンの間のみパワー半導体スイッチＳａを流れると予期される電流の最大絶対値を規定する。基準値は、固定値ではなく、ハーフブリッジの動作中に動的に変更／更新される値である。

第１の基準値Ｉｔｈｈは、スイッチング事象の直前にサンプリングされる、ターンオフ直前の他方のパワー半導体スイッチＳｂにおける電流のスケーリングされた値の絶対値として規定される。

具現化の第１の例によれば、第１の基準値Ｉｔｈｈは、パワー半導体Ｓｂがオン状態からオフ状態に切り替わる直前にパワー半導体Ｓｂを流れる電流のイメージである。より詳細には、第１の基準値Ｉｔｈｈは、電流が測定されるパワー半導体Ｓｂの導通状態の全持続時間の０．１％〜５％の間に含まれる、パワー半導体Ｓｂがオン状態からオフ状態に切り替わる前の時点での、パワー半導体Ｓｂを流れる電流のイメージである。

第１の基準値を規定する手段は、サンプルホールドデバイスによって実施することができる。サンプルホールドデバイスの入力信号は、例えば、パワー半導体スイッチＳｂを流れる電流のスケーリングされた値である。サンプルホールドデバイスのクロック信号は、信号ＩＮａの立ち上がりエッジ、又はＩＮｂの立ち下りエッジである。

ここで、入力ＩＮａによる基準モジュール１０２ａのサンプリング時間は、結合及び増幅モジュール１００ａにおける入力ＩＮａとＳａへの信号との間の伝播時間より低い、ということに留意しなければならない。

図６ｂは、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの第２の基準モジュールのアーキテクチャの第１の例を表す。

第２の基準値Ｉｔｈｌは、スイッチング事象の直前にサンプリングされる、ターンオフ直前の他方のパワー半導体スイッチＳａにおける電流のスケーリングされた値の絶対値として規定される。第２の基準値を規定する手段は、サンプルホールドデバイスによって実施することができる。サンプルホールドデバイスの入力信号は、例えば、パワー半導体スイッチＳａを流れる電流のスケーリングされた値である。サンプルホールドデバイスのクロック信号は、信号ＩＮｂの立ち上がりエッジ（又は、ＩＮａの立ち下りエッジ）である。

より詳細には、第２の基準値Ｉｔｈｌは、電流が測定されるパワー半導体Ｓａの導通状態の全持続時間の０．１％〜５％の間に含まれる、パワー半導体Ｓａがオン状態からオフ状態に切り替わる前の時点での、パワー半導体Ｓａを流れる電流のイメージである。

ここで、入力ＩＮａによる基準モジュール１０２ｂのサンプリング時間は、結合及び増幅モジュール１００ａにおける入力ＩＮａとＳａへの信号との間の伝播時間より低い、ということに留意しなければならない。

図７は、本発明によるハーフブリッジのパワー半導体のスイッチングを制御するシステムの基準モジュールのアーキテクチャの第２の例を表す。

図７の例では、基準モジュールは、単一モジュールに結合される。

基準モジュール１０２は、例えば、バス７０１によって互いに接続されたコンポーネントと、図８に開示されるようなプログラムによって制御されるプロセッサ７００とに基づくアーキテクチャを有する。

バス７０１は、プロセッサ７００を、読み出し専用メモリＲＯＭ７０２、ランダムアクセスメモリＲＡＭ７０３、及び入出力インターフェースＩ／Ｏ ＩＦ７０５にリンクする。

メモリ７０３は、変数と、図８に開示されるようなアルゴリズムに関連したプログラムの命令とを収容するように意図されたレジスタを含む。

プロセッサ７００は、入出力Ｉ／Ｏ ＩＦ７０５を通して、少なくとも１つの検知された電流Ｉｈｉｇｈ及び／又はＩｌｏｗ又は負荷電流、すなわち入力信号Ｉｎａ及びＩｎｂを受け取り、第１の基準値を比較及び結合モジュール１０１ａに転送し、第２の基準値を比較及び結合モジュール１０１ｂに転送する。

読み出し専用メモリ、又は場合によっては、フラッシュメモリ７０２は、図８に開示されるような、基準モジュール１０２に電源が投入されると、ランダムアクセスメモリ７０３に対するアルゴリズムに関連したプログラムの命令を含む。

基準モジュール１０２は、ＰＣ（パーソナルコンピューター）、ＤＳＰ（デジタル信号プロセッサ）又はマイクロコントローラー等のプログラマブルコンピューティングマシンによる一組の命令又はプログラムの実行によってソフトウェアで実施することもできるし、それ以外にＦＰＧＡ（フィールドプログラマブルゲートアレイ）又はＡＳＩＣ（特定用途向け集積回路）等のマシン又は専用コンポーネントによってハードウェアで実施することもできる。

言い換えれば、基準モジュール１０２は、基準モジュール１０２に、図８に開示するようなアルゴリズムに関連するプログラムを実行させる、回路、又は回路を含むデバイスを含む。プロセッサ８００は、ハーフブリッジの動作状態に関する利用可能な情報（例えば、電圧、周波数、電流値）に基づいて、第１の基準値及び第２の基準値を生成することができる。プロセッサ８００は、それぞれのパワー半導体スイッチのターンオン中の負荷における電流の値を推定することができ、それに従って目標値を生成する。

図８ａは、具現化の第２の例による第１の基準値を決定し転送する基準モジュールによって実行されるアルゴリズムの一例である。

本アルゴリズムは、プロセッサ７００によって実行される一例で開示する。

次のステップＳ８０において、プロセッサ７００は、ＩＮａの立ち上がりエッジが発生したか否かを判断する。

ＩＮａの立ち上がりエッジが発生した場合、プロセッサ７００はステップＳ８１に進む。そうでない場合、プロセッサ７００はステップＳ８０に戻る。

ステップＳ８１において、プロセッサ７００は、スイッチＳａの導通の間、電流Ｉｈｉｇｈの少なくとも２つの値を取得する。例えば、第１の電流は、スイッチＳａの導通時間の最初の１／４の間に取得され、第２の電流は、スイッチＳａの導通時間の第２の１／４の間に取得される。

ステップＳ８２において、プロセッサ７００は、電流Ｉｈｉｇｈの第１の値及び第２の値から、パワー半導体Ｓａがオン状態からオフ状態に切り替わる直前のパワー半導体Ｓｂを流れる電流を決定する。より詳細には、プロセッサ７００は、電流が測定されるパワー半導体Ｓａの導通状態の全持続時間の０．１％〜５％の間に含まれる、パワー半導体Ｓｂがオン状態からオフ状態に切り替わる瞬間に近い時点での、パワー半導体Ｓｂを流れる電流のイメージとして、第１の基準値Ｉｔｈｈを決定する。

プロセッサ７００は、決定した第１の基準値Ｉｔｈｈを記憶する。

次のステップＳ８３において、プロセッサ７００は、ＩＮｂの立ち上がりエッジが発生したか否かを判断する。

ＩＮｂの立ち上がりエッジが発生した場合、プロセッサ７００はステップＳ８３に進む。そうでない場合、プロセッサ７００はステップＳ８２に戻る。

ステップＳ８４において、プロセッサ７００は、第１の基準値Ｉｔｈｈを比較及び結合モジュール１０１ｂに転送し、ステップＳ８０に戻る。

ここで、転送された第１の基準値Ｉｔｈｈが、本アルゴリズムの先行する反復において決定された値である可能性があることに留意しなければならない。

図８ｂは、具現化の第２の例による第２の基準値を決定し転送する基準モジュールによって実行されるアルゴリズムの一例である。

本アルゴリズムは、プロセッサ７００によって実行される一例で開示する。

次のステップＳ８５において、プロセッサ７００は、ＩＮｂの立ち上がりエッジが発生したか否かを判断する。

ＩＮｂの立ち上がりエッジが発生した場合、プロセッサ７００はステップＳ８６に進む。そうでない場合、プロセッサ７００はステップＳ８５に戻る。

ステップＳ８６において、プロセッサ７００は、スイッチＳｂの導通の間、電流Ｉｌｏｗの少なくとも２つの値を取得する。例えば、第１の電流は、スイッチＳｂの導通時間の最初の１／４の間に取得され、第２の電流は、スイッチＳｂの導通時間の第２の１／４の間に取得される。

ステップＳ８７において、プロセッサ７００は、電流Ｉｈｉｇｈの第１の値及び第２の値から、パワー半導体Ｓａがオン状態からオフ状態に切り替わる直前のパワー半導体Ｓａを流れる電流を決定する。より詳細には、プロセッサ７００は、電流が測定されるパワー半導体Ｓｂの導通状態の全持続時間の０．１％〜５％の間に含まれる、パワー半導体Ｓａがオン状態からオフ状態に切り替わる瞬間に近い時点での、パワー半導体Ｓａを流れる電流のイメージとして、第２の基準値Ｉｔｈｌを決定する。

プロセッサ７００は、決定した第２の基準値Ｉｔｈｌを記憶する。

次のステップＳ８８において、プロセッサ７００は、ＩＮａの立ち上がりエッジが発生したか否かを判断する。

ＩＮａの立ち上がりエッジが発生した場合、プロセッサ７００はステップＳ８９に進む。そうでない場合、プロセッサ７００はステップＳ８８に戻る。

ステップＳ８９において、プロセッサ７００は、第２の基準値Ｉｔｈｌを比較及び結合モジュール１０１ａに転送し、ステップＳ８５に戻る。

ここで、転送された第２の基準値Ｉｔｈｌが、本アルゴリズムの先行する反復において決定された値である可能性があることに留意しなければならない。

当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。

Claims (9)

1. ハーフブリッジ構成において負荷に電流を提供する第１のパワー半導体スイッチ及び第２のパワー半導体スイッチのスイッチングを制御する装置であって、
   前記第１のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に、該第１のパワー半導体スイッチ又は前記負荷を流れる第１の電流値を取得する手段と、
   前記第２のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に、該第２のパワー半導体スイッチ又は前記負荷を流れる第２の電流値を取得する手段と、
   前記第１のパワー半導体スイッチの非導通状態から導通状態へのスイッチングの間に、前記第１のパワー半導体スイッチを流れる電流値と前記直前に取得された前記第２の電流値との誤差を使用して、該第１のパワー半導体スイッチのゲート信号を変更することにより、該第１のパワー半導体スイッチを流れる電流を制限する手段と、
   前記第２のパワー半導体スイッチの非導通状態から導通状態へのスイッチングの間に、前記第２のパワー半導体スイッチを流れる電流値と前記直前に取得された前記第１の電流値との誤差を使用して、該第２のパワー半導体スイッチのゲート信号を変更することにより、該第２のパワー半導体スイッチを流れる電流を制限する手段と、
   を備えることを特徴とする、装置。
2. 前記第１のパワー半導体スイッチを流れる電流を制限する前記手段は、前記第２の電流値から導出される第１の基準値を提供する第１の基準モジュールと、前記第１のパワー半導体スイッチの導通の間に該第１のパワー半導体スイッチを流れる電流値を検知する第１の電流検知手段と、前記第１の基準値と前記第１のパワー半導体スイッチのスイッチング中に該第１のパワー半導体スイッチを流れる前記検知された電流値とを結合する第１の比較及び結合モジュールと、前記第１のパワー半導体スイッチに提供される前記ゲート信号に対して前記第１の比較及び結合モジュールの出力を減じる第１の結合及び増幅モジュールとから構成されていることを特徴とする、請求項１に記載の装置。
3. 前記第２のパワー半導体スイッチを流れる電流を制限する前記手段は、前記第１の電流値から導出される第２の基準値を提供する第２の基準モジュールと、前記第２のパワー半導体スイッチの導通の間に該第２のパワー半導体スイッチを流れる電流値を検知する第２の電流検知手段と、前記第２の基準値と前記第２のパワー半導体スイッチのスイッチング中に該第２のパワー半導体スイッチを流れる前記検知された電流値とを結合する第２の比較及び結合モジュールと、前記第２のパワー半導体スイッチに提供される前記ゲート信号に対して前記第２の比較及び結合モジュールの出力を減じる第２の結合及び増幅モジュールとから構成されていることを特徴とする、請求項２に記載の装置。
4. 前記第１の基準値は、前記第２のパワー半導体スイッチの導通状態の全持続時間の０．１％〜５％の間に含まれる、該第２のパワー半導体スイッチがオン状態からオフ状態に切り替わる前の時点における、該第２のパワー半導体スイッチを流れる電流のイメージであり、前記第２の基準値は、第１のパワー半導体スイッチの導通状態の全持続時間の０．１％〜５％の間に含まれる、該第１のパワー半導体スイッチがオン状態からオフ状態に切り替わる前の時点における、該第１のパワー半導体スイッチを流れる電流のイメージであることを特徴とする、請求項３に記載の装置。
5. 前記第１の電流値は、前記第１のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に該第１のパワー半導体スイッチ又は前記負荷を流れる電流値を検知することによって取得され、前記第２の電流値は、前記第２のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に該第２のパワー半導体スイッチ又は前記負荷を流れる電流値を検知することによって取得されることを特徴とする、請求項４に記載の装置。
6. 前記第１の基準値は、第１のサンプルホールドデバイスを用いて前記第２の電流値から導出され、前記第２の基準値は、第２のサンプルホールドデバイスを用いて前記第１の電流値から導出されることを特徴とする、請求項５に記載の装置。
7. 前記第１の電流値は、前記第１のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前において、前記第２のパワー半導体スイッチの導通の間に該第２のパワー半導体スイッチ又は前記負荷を流れる少なくとも２つの電流値を検知することによって取得され、前記第２の電流値は、前記第２のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前において、前記第１のパワー半導体スイッチの導通の間に該第１のパワー半導体スイッチ又は前記負荷を流れる少なくとも２つの電流値を検知することによって取得されることを特徴とする、請求項４に記載の装置。
8. 前記第１の基準値は、少なくとも２つの電流値を検知することによって取得される前記第２の電流値から導出され、前記第２の基準値は、少なくとも２つの電流値を検知することによって取得される前記第１の電流値から導出されることを特徴とする、請求項４に記載の装置。
9. ハーフブリッジ構成において負荷に電流を提供する第１のパワー半導体スイッチ及び第２のパワー半導体スイッチのスイッチングを制御する方法であって、
   前記第１のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に、該第１のパワー半導体スイッチ又は前記負荷を流れる第１の電流値を取得するステップと、
   前記第２のパワー半導体スイッチの導通状態から非導通状態へのスイッチングの直前に、該第２のパワー半導体スイッチ又は前記負荷を流れる第２の電流値を取得するステップと、
   前記第１のパワー半導体スイッチを流れる電流値と前記直前に取得された前記第２の電流値との誤差を使用して、前記第１のパワー半導体スイッチの非導通状態から導通状態へのスイッチングの間に、該第１のパワー半導体スイッチのゲート信号を変更することにより、該第１のパワー半導体スイッチを流れる電流を制限するステップと、
   前記第２のパワー半導体スイッチを流れる電流値と前記直前に取得された前記第１の電流値との誤差を使用して、前記第２のパワー半導体スイッチの非導通状態から導通状態へのスイッチングの間に、該第２のパワー半導体スイッチのゲート信号を変更することにより、該第２のパワー半導体スイッチを流れる電流を制限するステップと、
   を含むことを特徴とする、方法。

Images