JP6710601B2 - Semiconductor element mounting board - Google Patents
Semiconductor element mounting board Download PDFInfo
- Publication number
- JP6710601B2 JP6710601B2 JP2016146243A JP2016146243A JP6710601B2 JP 6710601 B2 JP6710601 B2 JP 6710601B2 JP 2016146243 A JP2016146243 A JP 2016146243A JP 2016146243 A JP2016146243 A JP 2016146243A JP 6710601 B2 JP6710601 B2 JP 6710601B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- mounting
- semiconductor
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 239000000758 substrate Substances 0.000 claims description 97
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子が取り付けられた基板に関し、特に基板に他の部品も取り付けられたものに関する。 The present invention relates to a substrate on which a semiconductor element is attached, and more particularly to a substrate on which other components are attached.
従来、半導体素子が取り付けられた基板に、他の部品も取り付けたものとしては、例えば特許文献1に開示されたようなものがある。特許文献1の技術によれば、主基板にFETなどの半導体素子を実装し、主基板に垂直に立てた立ちプリント基板に、FETを固定するとともに、サージ電圧吸収用のスナバ回路を構成するスナバ抵抗、スナバコンデンサ及びスナバダイオードが取り付けられている。立ちプリント基板には、FETに対する放熱のために、多数の貫通孔が形成されている。立ちプリント基板を主基板に立てるために主基板に形成したスリットに、立ちプリント基板に形成した凸部を挿入してあるが、この挿入時に、これら立ちプリント基板に形成した配線パターンと、主基板に形成した配線パターンとが接続され、スナバ回路とFETとが接続される。また、FETは、主基板上の配線パターンを介して外部の電子回路に接続される。 Conventionally, as a substrate to which a semiconductor element is attached and other components are attached, there is one such as disclosed in Patent Document 1, for example. According to the technique of Patent Document 1, a semiconductor device such as a FET is mounted on a main board, and the FET is fixed to a standing printed circuit board standing upright on the main board, and a snubber circuit for absorbing a surge voltage is formed. A resistor, a snubber capacitor and a snubber diode are attached. A large number of through holes are formed in the standing printed circuit board for heat radiation to the FET. In order to stand the standing printed board on the main board, the convex portion formed on the standing printed board is inserted into the slit formed on the main board.At the time of this insertion, the wiring pattern formed on these standing printed boards and the main board The wiring pattern formed in the above is connected, and the snubber circuit and the FET are connected. Further, the FET is connected to an external electronic circuit via a wiring pattern on the main board.
特許文献1の技術によれば、FETに対する放熱が行われる上に、FETに対する部品の接続も行えるが、主基板にFETを取り付けた上に、立ち基板に部品を取り付ける作業が必要なうえに、この立ちプリント基板を主基板に取り付けねばならず、その組み立て作業が面倒である。更に、主基板に立ちプリント基板を垂直に取り付けているので、大型になり、FETの放熱は、立ちプリント基板の表面と、FETの表面からしか行えず、さらなる放熱効果を得ることが困難であった。 According to the technique of Patent Document 1, heat can be dissipated to the FET, and components can be connected to the FET. However, in addition to mounting the FET on the main substrate and the component mounting on the standing substrate, This standing printed circuit board has to be attached to the main board, and its assembly work is troublesome. Furthermore, since the printed circuit board is mounted vertically on the main circuit board, it becomes large in size, and the heat radiation of the FET can be performed only from the surface of the standing printed circuit board and the surface of the FET, and it is difficult to obtain further heat radiation effect. It was
本発明は、組み立て作業が容易である上に、スペースが小さい箇所にでも半導体素子取付基板を取り付けることができ、放熱効果の高い半導体素子取付基板を提供することを目的とする。 It is an object of the present invention to provide a semiconductor element mounting substrate which is easy to assemble and can be mounted on a semiconductor element mounting substrate even in a small space, and has a high heat dissipation effect.
本発明の一態様の半導体素子取付基板は、半導体素子と基板と端子とを備えている。この半導体素子は、外部の電気回路への接続用の取付部を有している。基板には、半導体素子に接続される部品が取り付けられている。例えば基板の一方の面に部品が取り付けられている。更に、基板には前記半導体素子の前記取付部に対応する貫通孔が形成されている。貫通孔は、例えば基板の厚さ方向に貫通している。前記取付部と対向する面、例えば他方の面における前記貫通孔の周囲に半導体接続パターンが形成されている。また、前記部品を接続している配線パターンを基板に設けることもできる。配線パターンは、基板の一方の面に設け、前記貫通孔の周囲に位置するものを含むことが望ましい。前記半導体素子が前記取付部を前記貫通孔に一致させて配置されている。端子は、前記基板と前記取付部との間に端子の一部が介在し、その一部が前記基板の前記半導体接続パターン及び前記半導体素子の前記取付部に接触している。前記基板の前記取付部と反対側の面から前記基板の前記貫通孔を通過して、前記端子の前記一部を貫通して前記半導体素子の取付部に結合された結合手段によって前記端子は前記基板及び半導体素子に取り付けられ、かつ前記基板から外部に突出している部分を有している。この締結によって、配線パターンと半導体接続パターンとが接続される。前記基板に形成された前記半導体接続パターンは、前記半導体素子の前記取付部の面積よりも大きい面積を有している。 A semiconductor element mounting substrate according to one aspect of the present invention includes a semiconductor element, a substrate, and a terminal. This semiconductor element has a mounting portion for connecting to an external electric circuit. A component connected to the semiconductor element is attached to the substrate. For example, the component is attached to one surface of the substrate. Furthermore, a through hole corresponding to the mounting portion of the semiconductor element is formed in the substrate. The through hole penetrates, for example, in the thickness direction of the substrate. A semiconductor connection pattern is formed around the through hole on the surface facing the mounting portion, for example, the other surface . Also, a wiring pattern connecting the components can be provided on the substrate. It is desirable that the wiring pattern is provided on one surface of the substrate and includes a wiring pattern located around the through hole. The semiconductor element is arranged with the mounting portion aligned with the through hole. Regarding the terminal, a part of the terminal is interposed between the substrate and the mounting portion, and a part of the terminal is in contact with the semiconductor connection pattern of the substrate and the mounting portion of the semiconductor element. The terminal is connected to the mounting portion of the semiconductor element by passing through the through hole of the substrate from a surface opposite to the mounting portion of the substrate and penetrating the part of the terminal to be coupled to the mounting portion of the semiconductor element. It has a portion attached to the substrate and the semiconductor element and protruding from the substrate to the outside. By this fastening, the wiring pattern and the semiconductor connection pattern are connected. The semiconductor connection pattern formed on the substrate has an area larger than the area of the mounting portion of the semiconductor element.
この構成では、基板を介して端子と半導体素子とを取り付けると、半導体素子の取付部と端子との電気的接続が行われる。従って、組み立て作業が容易である。また、半導体接続パターンの面積を取付部の面積よりもを大きくとっているので、半導体素子の放熱効果を高めることができる。端子は基板から外部に突出していることから、端子の形状や面積も適宜設計できるため、半導体素子が発生する熱を、端子を介して効率よく放熱することができる。さらに、基板上に部品が取り付けられているので省スペースを図ることができる。 In this configuration, when the terminal and the semiconductor element are mounted via the substrate, the mounting portion of the semiconductor element and the terminal are electrically connected. Therefore, the assembly work is easy. Moreover, since the area of the semiconductor connection pattern is larger than the area of the mounting portion, the heat dissipation effect of the semiconductor element can be enhanced. Since the terminal protrudes from the substrate to the outside, the shape and area of the terminal can be appropriately designed, so that the heat generated by the semiconductor element can be efficiently radiated through the terminal. Further, since the components are mounted on the board, it is possible to save space.
上記の態様において、前記部品は、前記基板に表面実装することができる。部品を表面実装していると、部品からリード線が突出せず、部品が基板上で中ぶらりにならず、搬送中に振動が加わっても、部品が断線する恐れがない。 In the above aspect, the component can be surface-mounted on the substrate. When the component is surface-mounted, the lead wire does not protrude from the component, the component does not hang on the board, and there is no risk of the component breaking even if vibration is applied during transportation.
さらに、前記半導体素子は、スナバ回路を構成するものとすることができる。例えばダイオードとすることができる。この場合、前記部品は、抵抗やコンデンサからなる前記スナバ回路の部品であり、好ましくは表面実装部品が用いられる。このように構成すると、スナバ回路は、表面実装によって基板に取り付けられているので、部品の基板への取付が容易となり、製造効率を高められる。 Further, the semiconductor element may form a snubber circuit. For example, it can be a diode. In this case, the component is a component of the snubber circuit including a resistor and a capacitor, and preferably a surface mount component is used. According to this structure, the snubber circuit is mounted on the substrate by surface mounting, so that the component can be easily mounted on the substrate and the manufacturing efficiency can be improved.
以上のように、本発明によれば、端子や半導体素子の基板への取り付け作業が容易となり、半導体素子取付基板を省スペースとすることができる。 As described above, according to the present invention, the work of attaching the terminals and the semiconductor element to the substrate is facilitated, and the semiconductor element attachment substrate can be saved in space.
本発明の1実施形態の半導体素子取付基板は、図1(a)乃至(c)に示すように、基板2に、半導体素子、例えば半導体モジュール4を取り付け、この半導体モジュール4の各電極を外部の電気回路に接続するための複数の端子、例えば端子6a、6b、6cに基板2上で半導体モジュール4に取り付け、これら端子6a、6b、6cに、基板2上に設けた別の複数の部品8を基板2上で接続したものである。
As shown in FIGS. 1A to 1C, a semiconductor element mounting substrate according to an embodiment of the present invention mounts a semiconductor element, for example, a
半導体モジュール4は、図2(a)、(b)に示すように概略直方体状のハウジング10内に内蔵したベース12上に、半導体チップ14、具体的にはIGBTやFETのような半導体スイッチング素子チップや直列または並列に接続された複数のダイオードチップが配置されている。それらの複数の電極、この実施形態では3つの電極上にそれぞれリードが接続され、各リードの先端がハウジング10の1つの主表面上に、この主表面と間隔をおいて突出して、取付部16a、16b、16cとして互いに一列に配置されている。これら取付部16a、16b、16cには取付孔18a、18b、18cがそれぞれ形成され、これら取付孔18a、18b、18cに挿通された締結具、例えばボルトが、取付部16a、16b、16cに対応してハウジング10内に形成した凹所17a、17b、17c内に配置した3つのナット19a、19b、19cにそれぞれ螺合する。この半導体モジュール4は、その使用状態において、取付部16a、16b間、取付部16a、16c間に電位差を生じるものである。
As shown in FIGS. 2A and 2B, the
基板2は、図3及び図4に示すように、概略長方形状に形成され、その下縁の両端を切り落とした形状で、図3に示すように、その一方の表面、例えば裏面側に半導体モジュール4が取り付けられている。そのため、図4に示すように、半導体モジュール4の取付部16a乃至16cの取付孔18a乃至18cに対応して、基板2の裏面と、基板2の他方の面、例えば表面とを貫通して、基板2の中央部よりも下部には、貫通孔20a、20b、20cが形成されている。また、基板2の裏面側において、各貫通孔20a乃至20cそれぞれの周囲には、半導体モジュール4の各電極と接続するための半導体素子パターン22a、22b、22cがそれぞれ形成されている。これら半導体素子パターン22a、22b、22cは、取付部16a、16b、16cよりも面積が大きく形成されている。また、図1(b)、(c)に示すように、基板2の表面の貫通孔20a乃至20c周囲には、配線パターン23a乃至23cが後述する導電性のボルト26a乃至26cに対応する大きさに形成されている。
The
図1(a)に示すように、基板2の表面側の中央部から上部には、半導体モジュール4に接続される部品8、例えばスナバ回路を構成する抵抗器やコンデンサやダイオード等が表面実装によって取り付けられている。
As shown in FIG. 1A, a component 8 connected to the
基板2の裏面と半導体モジュール4の各取付部16a乃至16cとの間に、上述した端子6a乃至6cの一端部が挟み込まれている。第1の端子、例えば端子6aは、導電金属性のZ金具状のもので、その一端部が半導体モジュール4の中央にある取付部16aに対応する半導体素子パターン22aに接触しており、端子6aには、貫通孔20aに対応して図5に示すように、貫通孔24aが形成されている。結合手段、例えば図1(b)に示すように導電性のボルト26aが基板2の表面側から基板2の貫通孔20a及び端子6aの貫通孔24aに挿通されて、半導体モジュール4の取付部16aの取付孔18a内に侵入し、ハウジング10の凹所17a内のナット19aに螺合している。これによって、半導体モジュール4の取付部16aは基板2の裏面側で半導体素子接続パターン22aに接続されるとともに、基板2の表面側で配線パターン23aに接続され、部品8とともに回路が構成される。端子6aは、その中途、例えば基板2の下縁に対応する位置付近で、基板2の表面側に向けて折り曲げられており、その折り曲げ部分が、図1(b)に示すように、基板2に形成した空間部、例えば基板2の下縁中央に形成した切り欠き27を通過して基板2の表面よりも更に前方に突出し、その突出部分から下方に伸びた他端部が基板2の下縁よりも下方に位置している。このように、端子6aは、基板2から外部に突出している。この端子6aの突出した他端部に、図1(b)、図5に示すように、貫通ねじ孔28が形成されており、外部の電気回路に半導体モジュール4の中央の電極を接続するための取付金具30が、基板2の表面側で貫通ねじ穴28に重ねて配置され、図1(a)に示すように導電性のボルト32aによって端子6aの他端に取り付けられている。これによって、半導体モジュール4の取付部16aは、外部の電気回路に接続されている。
One ends of the
第2の端子、例えば端子6b及び第3の端子、例えば端子6cは、導電金属性で、端子6aよりも幅広のL字金具状のもので、その一端部が半導体モジュール4において、中央の取付部16aの両側にある取付部16b、16cに対応する半導体素子パターン22b、22cに接触しており、貫通孔20b、20cにそれぞれ対応して図5に示すように貫通孔24b、24cが形成されている。図1(c)に示すように、基板2の貫通孔20b、20c及び端子6b、6cの貫通孔24b、24cに挿通されて、半導体モジュール4の表面側から挿通された導電性のボルト26b、26cが取付部16b、16cの取付孔18b、18c内に侵入し、ハウジング10の凹所17b、17c内のナット19b、19cにそれぞれ螺合している。これによって、半導体モジュール4の取付部16b、16cは基板2の裏面側で半導体素子接続パターン22b、22cに接続されると共に、基板2の表面側で配線パターン23b、23cに接続され、部品8とともに回路を構成している。そして、後述するように、端子6b、6cの他端は基板から下方に向けて、基板2から外部に突出している。このようにして、ボルト26a、26b、26cによって、端子6a、端子6b及び端子6cと、半導体モジュール4の基板2の裏面への取付と接続とが行われている。
The second terminal, for example, the terminal 6b and the third terminal, for example, the terminal 6c, are conductive metal and are L-shaped metal fittings wider than the terminal 6a. The
端子6b、6cは、いずれもそれらの一端部から端子6aよりも広い面積を持ってまっすぐに下方に伸びて、基板2の下縁を通過して、第1の端子6aの下端よりもさらに下方に所定距離だけ伸びて、下端部が基板2の表側に折り曲げられている。これらの折り曲げ部分に、ボルト32b、32b、32c、32cによってブロック34、34、36、36に固定されて、基板2がブロック34、34、36、36上に機械的に支持されている。このように、端子6b、6cは広い面積を持って基板2の外部に突出しているため、半導体モジュール4からの熱が、端子6b、6cの広い面から効率よく放熱される。
Each of the
また、各半導体モジュール4における取付部16a、16b、16cが設けられている面と反対側の面(ベース12側の面)は、図1(b)、(c)に示すように放熱手段、例えばヒートシンク37に取り付けられている。ヒートシンク37は、基板2の上端よりも上部に位置し、基板2の裏面側全域を覆う大きさに形成されている。
Further, the surface of the
端子6aの折り曲げ部分が切り欠き27内にあるので、切り欠き27を形成せずに、基板2の下縁に端子6aの折り曲げ部分を通過させた場合よりも基板2の上下方向に絶縁距離を大きくなっている。
Since the bent portion of the terminal 6a is in the
なお、端子6b、端子6cの両側は、それらの上端が切り落とされて、基板2の切り落とされた下縁と共同して、空間を形成しているが、これは取付金具30が接続されているコード38を、基板2の裏面側に引き出しやすくするためである。
It should be noted that both ends of the
この半導体素子取付基板では、部品8が表面実装されている基板2の裏面側の半導体素子パターン22a、22b、22c上に端子6a、6b、6cと半導体モジュール4の取付部16a、16b、16cを配置して、基板2の表面側からボルト26a、26b、26cで端子6a、6b、6cと半導体モジュール4を基板2に取り付けることができる上に、電気的に接続することができる。このように、ボルト26a、26b、26cの螺合のみによって半導体モジュール4の基板2への取付、半導体モジュール4の端子6a、6b、6cへの接続、部品8の半導体モジュール4の接続が行え、組み立て作業を容易にすることができる。そして、端子6a、6b、6cは、基板2から外部に延在し、且つ端子6aの突出した他端は基板2の表面側に、その両隣の端子6b、6cとは基板2の裏面側に、基板2を挟んで前後に離間していることから、夫々の端子6a、6b、6cの突出した部分の大きさや形状の設計の自由度が増し、その面積を大きくすることができる。そのため、半導体モジュール4の熱を、広い面積を持つ端子6a、6b、6cから効率よく放熱することができる。
In this semiconductor element mounting board, the
また、半導体素子パターン22a、22b、22cは、半導体モジュール4の取付部16a、16b、16cよりも大きな面積を有しているので、半導体モジュール4の放熱効果を高めることができる。
Moreover, since the
また基板2に部品8を面実装しているので、部品8はリードを有さず、基板2上に固定されているので、半導体素子取付基板を使用した装置を搬送する際に、振動が半導体素子取付基板に加わっても、部品のリードの断線による故障が生じない。また、半導体モジュール用のヒートシンク37は、基板2の裏面全域を覆うことが可能な大きさであるので、部品8から放出された熱が、ヒートシンク37によって吸収される。
Further, since the component 8 is surface-mounted on the
上記の各実施形態では、半導体モジュール4には、3つの取付部を有するものを示したが、これに限ったものではなく、少なくとも2つの取付部を有する半導体モジュールを使用することができる。上記の実施形態では、部品8はスナバ回路用のものとしたが、これに限ったものではなく、半導体モジュール4の用途に応じた部品を使用することができる。また、部品8は、基板2の表面側に設けたが、表面側に代えて或いは表面側に加えて裏面側に部品を取り付けることもできる。上記の実施形態では、端子6aはZ金具状のものを、端子6b、6cは、L字金具状のものを使用したが、これらに限ったものではなく、全ての端子が基板2の一方の面に対して取付可能なものであれば、その形状は任意である。
In each of the above embodiments, the
2 基板
4 半導体モジュール(半導体素子)
6a 6b 6c 端子
8 部品
26a 26b 26c ボルト(結合手段)
2
Claims (3)
前記半導体素子に接続される部品が取り付けられ、前記半導体素子の前記取付部に対応する貫通孔を有し、前記取付部と対向する面における前記貫通孔の周囲に半導体接続パターンが形成され、前記半導体素子の前記取付部が前記貫通孔に一致させて配置された基板と、
前記基板と前記取付部との間に一部が介在し、その一部が前記基板の前記半導体接続パターン及び前記半導体素子の前記取付部に接触しており、前記基板の前記取付部と反対側の面から前記基板の前記貫通孔を通過して、前記一部を貫通して前記半導体素子の取付部に結合された結合手段によって前記基板及び半導体素子に取り付けられ、前記基板から外部に突出している部分を有している端子とを、
有し、
前記基板に形成された前記半導体接続パターンは、前記半導体素子の前記取付部の面積よりも大きい面積を有する半導体素子取付基板。 A semiconductor element having a mounting portion for connection to an external electric circuit,
A component to be connected to the semiconductor element is attached, has a through hole corresponding to the attachment portion of the semiconductor element, and a semiconductor connection pattern is formed around the through hole in a surface facing the attachment portion , A substrate in which the mounting portion of the semiconductor element is arranged so as to match the through hole;
A part is interposed between the substrate and the mounting part, and a part of the part is in contact with the semiconductor connection pattern of the substrate and the mounting part of the semiconductor element, and the side opposite to the mounting part of the substrate. From the surface of the substrate through the through hole, is attached to the substrate and the semiconductor element by a coupling means that penetrates the part and is coupled to the mounting portion of the semiconductor element, and protrudes from the substrate to the outside. The terminal that has the
Have,
The semiconductor element mounting substrate , wherein the semiconductor connection pattern formed on the substrate has an area larger than an area of the mounting portion of the semiconductor element.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146243A JP6710601B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor element mounting board |
JP2020078073A JP6903788B2 (en) | 2016-07-26 | 2020-04-27 | Semiconductor element mounting board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016146243A JP6710601B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor element mounting board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020078073A Division JP6903788B2 (en) | 2016-07-26 | 2020-04-27 | Semiconductor element mounting board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018880A JP2018018880A (en) | 2018-02-01 |
JP6710601B2 true JP6710601B2 (en) | 2020-06-17 |
Family
ID=61076310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016146243A Active JP6710601B2 (en) | 2016-07-26 | 2016-07-26 | Semiconductor element mounting board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6710601B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112020005270T5 (en) * | 2019-09-27 | 2022-12-22 | Rohm Co., Ltd. | semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573531B2 (en) * | 1991-05-22 | 1997-01-22 | 三菱電機株式会社 | Large current wiring board |
JP2993278B2 (en) * | 1992-06-26 | 1999-12-20 | 富士電機株式会社 | Semiconductor device |
JPH0729874U (en) * | 1993-11-12 | 1995-06-02 | 株式会社明電舎 | Connection structure of high current printed board |
JP2010104135A (en) * | 2008-10-23 | 2010-05-06 | Hitachi Ltd | Power conversion apparatus and electrical machine system for mobile |
-
2016
- 2016-07-26 JP JP2016146243A patent/JP6710601B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018018880A (en) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164417B2 (en) | Circuit assembly and electrical junction box | |
CN110915312B (en) | Circuit structure and electrical connection box | |
US9165856B2 (en) | Coupling assembly of power semiconductor device and PCB and method for manufacturing the same | |
US9368309B2 (en) | Electronic part and electronic control unit | |
US10652994B2 (en) | Circuit assembly with increased mounting area | |
WO2016132853A1 (en) | Substrate unit | |
WO2017038419A1 (en) | Circuit structure and electrical junction box | |
CN107210592B (en) | Circuit structure | |
US9899818B2 (en) | Circuit assembly and electrical junction box | |
JP6710601B2 (en) | Semiconductor element mounting board | |
CN108353495B (en) | System for an electric circuit and method for fixing a housing on a circuit board | |
RU2008108713A (en) | MOUNTING PANEL FOR ELECTRONIC COMPONENT | |
JP6443265B2 (en) | Mounting board | |
JP4913428B2 (en) | Circuit board structure and electrical junction box | |
JP6903788B2 (en) | Semiconductor element mounting board | |
JP5803961B2 (en) | Substrate spacing member and inverter device | |
JP6732583B2 (en) | Terminal mounting board | |
EP3829272B1 (en) | Printed circuit board | |
JP5975063B2 (en) | Circuit assembly and electrical junction box | |
KR200358282Y1 (en) | Terminal plate for Intelligent Power Module | |
KR20150040459A (en) | Fixing apparatus and electronics equipment having the same | |
CN114977836A (en) | Power conversion device | |
JPH05251839A (en) | Electronic part fitting device | |
JP2015092435A (en) | Screw terminal block for printed board, and printed board mounted with the screw terminal block | |
JP2012230938A (en) | Electronic control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6710601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |