JP6701170B2 - 光電変換素子及び光電変換モジュール - Google Patents

光電変換素子及び光電変換モジュール Download PDF

Info

Publication number
JP6701170B2
JP6701170B2 JP2017506459A JP2017506459A JP6701170B2 JP 6701170 B2 JP6701170 B2 JP 6701170B2 JP 2017506459 A JP2017506459 A JP 2017506459A JP 2017506459 A JP2017506459 A JP 2017506459A JP 6701170 B2 JP6701170 B2 JP 6701170B2
Authority
JP
Japan
Prior art keywords
semiconductor film
amorphous semiconductor
photoelectric conversion
mask
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017506459A
Other languages
English (en)
Other versions
JPWO2016147924A1 (ja
Inventor
輝明 肥後
輝明 肥後
親扶 岡本
親扶 岡本
直城 浅野
直城 浅野
正道 小林
正道 小林
奈都子 藤原
奈都子 藤原
利人 菅沼
利人 菅沼
敏彦 酒井
敏彦 酒井
和也 辻埜
和也 辻埜
柳民 鄒
柳民 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016147924A1 publication Critical patent/JPWO2016147924A1/ja
Application granted granted Critical
Publication of JP6701170B2 publication Critical patent/JP6701170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、光電変換素子及び光電変換モジュールに関する。
太陽光などの光エネルギーを電気エネルギーに変換する光電変換素子は、近年、地球環境問題の観点から、次世代のエネルギー源としての期待が高まっている。光エネルギーを電気エネルギーに変換する効率を向上させるために、光の入射面と反対側である裏面のみに電極が形成されたバックコンタクト構造を有する光電変換素子が知られている（たとえば特開２００５−１０１４２７号公報（特許文献１）参照）。
特開２００５−１０１４２７号公報 特開２０１２−４９３９０号公報
特許文献１に記載された光電変換素子では、半導体基板の裏面に、広い面積を有するｐ型非晶質シリコン膜及びｎ型非晶質シリコン膜が設けられている。ｐ型非晶質シリコン膜及びｎ型非晶質シリコン膜のようにドーパントを有する半導体膜は、低い耐熱性を有する。そのため、広い面積を有するｐ型非晶質シリコン膜及びｎ型非晶質シリコン膜が設けられた特許文献１に記載された光電変換素子は、低い耐熱性を有する。
特許文献２に記載された光電変換モジュールでは、配線材は光電変換素子の端部のみにおいて光電変換素子と電気的に接続されている。そのため、光電変換素子と配線材との機械的な接続強度が低い。
本発明の目的は、向上された耐熱性を有する光電変換素子を提供することである。
本発明の別の目的は、光電変換素子と配線材との機械的な接続強度が向上された光電変換モジュールを提供することである。
本発明の光電変換素子は、半導体基板と、第１の導電型を有する第１の非晶質半導体膜と、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体膜と、第１の電極と、第２の電極とを備える。半導体基板は、第１の面と第１の面と反対側の第２の面とを有する。半導体基板は単結晶半導体基板である。半導体基板は第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第１の非晶質半導体膜は、第１の方向及び第２の方向において、複数の区画に分離される。第２の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第２の非晶質半導体膜は、第１の方向及び第２の方向において、複数の区画に分離される。第１の電極は、第１の非晶質半導体膜の複数の区画のそれぞれの上に設けられる。第２の電極は、第２の非晶質半導体膜の複数の区画のそれぞれの上に設けられる。
本発明の光電変換モジュールは、光電変換素子と、配線シートとを備える。光電変換素子は、半導体基板と、第１の導電型を有する第１の非晶質半導体膜と、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜と、複数の第１の電極と、複数の第２の電極とを含む。半導体基板は、第１の面と第１の面と反対側の第２の面とを有する。半導体基板は、単結晶半導体基板である。半導体基板は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第２の非晶質半導体膜は、半導体基板の第２の面上に設けられる。複数の第１の電極は、第１の非晶質半導体膜上に設けられる。複数の第１の電極は、第１の方向及び第２の方向において互いに分離される。複数の第２の電極は、第２の非晶質半導体膜上に設けられる。複数の第２の電極は、第１の方向及び第２の方向において互いに分離される。光電変換素子は、接合材によって配線シートに機械的に接続される。接合材は、互いに隣り合う複数の第１の電極と配線シートとによって囲まれる領域及び互いに隣り合う複数の第２の電極と配線シートとによって囲まれる領域の少なくとも１つに設けられる。配線シートは、第１の配線と第２の配線とを含む。第１の配線は、複数の第１の電極に電気的に接続される。第２の配線は、複数の第２の電極に電気的に接続される。
本発明の光電変換素子によれば、向上された耐熱性を有する光電変換素子を提供することができる。
本発明の光電変換モジュールによれば、光電変換素子と配線シートとの機械的な接続強度が向上された光電変換モジュールを提供することができる。
（Ａ）は、半導体基板の第２の面側から見た、実施の形態１に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態１に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 実施の形態１に係る光電変換素子の、図１（Ａ）に示す断面線ＩＩ−ＩＩにおける概略断面図である。 実施の形態１に係る光電変換素子の、図１（Ａ）に示す断面線ＩＩＩ−ＩＩＩにおける概略断面図である。 実施の形態１に係る光電変換素子の製造方法における一工程を示す、図１のＩＩ−ＩＩ線に沿う概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図４に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図５に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図６に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図７に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図８の工程に用いられる第１のマスクの概略平面図である。 実施の形態１に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１０に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１１の工程に用いられる第２のマスクの概略平面図である。 実施の形態１に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図１３に示す工程の次工程に用いられる第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態２に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態２に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態２に係る光電変換素子の製造方法に用いられる、第１のマスクの概略平面図である。（Ｂ）は、実施の形態２に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｃ）は、実施の形態２に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態３に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態３に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態３に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｂ）は、実施の形態３に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態４に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態４に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態４に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｂ）は、実施の形態４に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態５に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態５に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態５に係る光電変換素子の製造方法に用いられる、第１のマスクの概略平面図である。（Ｂ）は、実施の形態５に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｃ）は、実施の形態５に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 半導体基板の第２の面側から見た、実施の形態６に係る光電変換素子の模式的な平面図である。 実施の形態６に係る光電変換素子の、図２３に示す断面線ＸＸＩＶ−ＸＸＩＶにおける概略断面図である。 実施の形態６に係る光電変換素子の、図２３に示す断面線ＸＸＶ−ＸＸＶにおける概略断面図である。 実施の形態６に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態７に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態７に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態７に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｂ）は、実施の形態７に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態８に係る光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態８に係る光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態８に係る光電変換素子の製造方法に用いられる、第２のマスクの概略平面図である。（Ｂ）は、実施の形態８に係る光電変換素子の製造方法に用いられる、第３のマスクの概略平面図である。 実施の形態９に係る光電変換モジュールの、図３３（Ａ）に示す断面線ＸＸＸＩ−ＸＸＸＩにおける概略断面図である。 実施の形態９に係る光電変換モジュールの、図３３（Ａ）に示す断面線ＸＸＸＩＩ−ＸＸＸＩＩにおける概略断面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態９に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態９に係る光電変換モジュールが備える光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 配線シートの模式的な平面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における一工程を示す、図３３（Ａ）に示す断面線ＸＸＸＩ−ＸＸＸＩに沿う概略断面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における、図３５の工程に用いられる第１のマスクの概略平面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における、図３５に示す工程の次工程を示す概略断面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における、図３７に示す工程の次工程を示す概略断面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における、図３８の工程に用いられる第２のマスクの概略平面図である。 実施の形態９に係る光電変換モジュールが備える光電変換素子の製造方法における、図３８に示す工程の次工程を示す概略断面図である。 実施の形態１０に係る光電変換モジュールの、図４３（Ａ）に示す断面線ＸＬＩ−ＸＬＩにおける概略断面図である。 実施の形態１０に係る光電変換モジュールの、図４３（Ａ）に示す断面線ＸＬＩＩ−ＸＬＩＩにおける概略断面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態１０に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態１０に係る光電変換モジュールが備える光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 実施の形態１１に係る光電変換モジュールの、図４６（Ａ）に示す断面線ＸＬＩＶ−ＸＬＩＶにおける概略断面図である。 実施の形態１１に係る光電変換モジュールの、図４６（Ａ）に示す断面線ＸＬＶ−ＸＬＶにおける概略断面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態１１に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態１１に係る光電変換モジュールが備える光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 （Ａ）は、実施の形態１１に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第１のマスクの概略平面図である。（Ｂ）は、実施の形態１１に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第２のマスクの概略平面図である。 実施の形態１１に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第３のマスクの概略平面図である。 実施の形態１２に係る光電変換モジュールの、図５１（Ａ）に示す断面線ＸＬＩＸ−ＸＬＩＸにおける概略断面図である。 実施の形態１２に係る光電変換モジュールの、図５１（Ａ）に示す断面線Ｌ−Ｌにおける概略断面図である。 （Ａ）は、半導体基板の第２の面側から見た、実施の形態１２に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。（Ｂ）は、半導体基板の第２の面側から見た、実施の形態１２に係る光電変換モジュールが備える光電変換素子の、第１の電極及び第２の電極を除いた、模式的な平面図である。 実施の形態１３に係る光電変換モジュールの、図５４に示す断面線ＬＩＩ−ＬＩＩにおける概略断面図である。 実施の形態１３に係る光電変換モジュールの、図５４に示す断面線ＬＩＩＩ−ＬＩＩＩにおける概略断面図である。 半導体基板の第２の面側から見た、実施の形態１３に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。 実施の形態１３に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第３のマスクの概略平面図である。 実施の形態１４に係る光電変換モジュールの、図５８に示す断面線ＬＶＩ−ＬＶＩにおける概略断面図である。 実施の形態１４に係る光電変換モジュールの、図５８に示す断面線ＬＶＩＩ−ＬＶＩＩにおける概略断面図である。 半導体基板の第２の面側から見た、実施の形態１４に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。 実施の形態１４に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第３のマスクの概略平面図である。 実施の形態１５に係る光電変換モジュールの、図６２に示す断面線ＬＸ−ＬＸにおける概略断面図である。 実施の形態１５に係る光電変換モジュールの、図６２に示す断面線ＬＸＩ−ＬＸＩにおける概略断面図である。 半導体基板の第２の面側から見た、実施の形態１５に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。 実施の形態１５に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第３のマスクの概略平面図である。 実施の形態１６に係る光電変換モジュールの、図６６に示す断面線ＬＸＩＶ−ＬＸＩＶにおける概略断面図である。 実施の形態１６に係る光電変換モジュールの、図６６に示す断面線ＬＸＶ−ＬＸＶにおける概略断面図である。 半導体基板の第２の面側から見た、実施の形態１６に係る光電変換モジュールが備える光電変換素子の模式的な平面図である。 実施の形態１６に係る光電変換モジュールが備える光電変換素子の製造方法に用いられる第３のマスクの概略平面図である。
（実施の形態１）
図１から図３を参照して、実施の形態１に係る光電変換素子１を説明する。
本実施の形態の光電変換素子１は、半導体基板２と、ｉ型非晶質半導体膜５と、第１の非晶質半導体膜７と、第２の非晶質半導体膜９と、第１の電極１１と、第２の電極１３と、第３の非晶質半導体膜３と、反射防止膜４とを備えている。
半導体基板２は、第１の方向と第１の方向に交差する第２の方向に延在している。本実施の形態では、第１の方向はｘ方向であり、第２の方向はｘ方向に直交するｙ方向である。本明細書において、交差することは直交することに限られない。半導体基板２は、ｎ型またはｐ型の単結晶半導体基板であり得る。本実施の形態では、半導体基板２として、ｎ型単結晶シリコン基板が用いられている。半導体基板２は、第１の面２ａと、第１の面２ａと反対側の第２の面２ｂとを有している。
半導体基板２は、第１の面２ａに凹凸を有する。第１の面２ａ側から光電変換素子１に光は入射する。光の入射面である半導体基板２の第１の面２ａ上の凹凸は、半導体基板２の第１の面２ａにおいて光が反射することを抑制することができる。こうして、より多くの光が光電変換素子１内に入射され得る。光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。
半導体基板２の第１の面２ａ上に第３の非晶質半導体膜３が設けられている。第３の非晶質半導体膜３は、半導体基板２の第１の面２ａ側から入射される光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、第３の非晶質半導体膜３を備える本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。第３の非晶質半導体膜３として、ｉ型非晶質シリコン膜、またはｉ型非晶質シリコン膜とｎ型非晶質シリコン膜との積層膜を例示することができる。なお、本明細書において「ｉ型半導体」は、完全な真性の半導体だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）のｎ型またはｐ型の不純物が混入された半導体も含む。また、本明細書において「非晶質半導体」は、半導体を構成する原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質半導体だけでなく、水素化非晶質シリコンなどの半導体を構成する原子の未結合手が水素で終端された非晶質半導体も含む。
本実施の形態では、第３の非晶質半導体膜３の半導体基板２と反対側の面上に反射防止膜４が設けられている。光の入射面である半導体基板２の第１の面２ａ上の反射防止膜４は、半導体基板２の第１の面２ａにおいて入射光が反射されることを抑制することができる。こうして、より多くの光を光電変換素子１内に入射させることができる。光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。反射防止膜４として、誘電体膜、誘電体多層膜を例示することができる。本実施の形態では、反射防止膜４として、窒化シリコン膜が用いられている。
半導体基板２の第２の面２ｂ上に、第１の非晶質半導体膜７が設けられている。第１の非晶質半導体膜７は、第１の導電型を有する。第１の非晶質半導体膜７は、ｎ型またはｐ型の非晶質半導体膜であり得る。第１の非晶質半導体膜７として、ｐ型非晶質シリコン膜、ｎ型非晶質シリコン膜を例示することができる。本実施の形態では、第１の非晶質半導体膜７として、ｐ型非晶質シリコン膜が用いられている。
本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７は、格子パターンで配列されている。第１の非晶質半導体膜７は、第１の方向及び第２の方向において、複数の区画に分離されている。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７の複数の区画のそれぞれは、第１の丸い角を有する長方形の形状を有してもよい（図１（Ｂ）参照）。第１の非晶質半導体膜７の複数の区画のそれぞれは、円形、多角形または第１の丸い角を有する多角形の形状を有してもよい。円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下であってもよい。
第１の非晶質半導体膜７の複数の区画の間の領域は、第１の非晶質半導体膜７によるキャリアの収集に寄与しない領域である。第２の方向における第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。少数キャリアは、半導体基板２がｎ型単結晶半導体基板である場合には正孔、半導体基板２がｐ型単結晶半導体基板である場合には電子を、それぞれ意味する。キャリアの拡散長は、キャリアが拡散して、キャリアの密度が１／ｅとなる長さを意味する。ここで、ｅは自然対数の底である。
本実施の形態では、第１の非晶質半導体膜７の複数の区画は、第１の方向及び第２の方向において、周期的に配置されている。第１の非晶質半導体膜７の複数の区画は、第１の方向または第２の方向において、周期的に配置されていなくてもよい。本実施の形態では、第１の非晶質半導体膜７の複数の区画は、半導体基板２の第２の面２ｂ上に格子パターンで配置されている。第１の非晶質半導体膜７の複数の区画の配置パターンは、格子パターンに限られず、三角格子パターンや非周期的なパターンであってもよい。
半導体基板２の第２の面２ｂ上に、第２の非晶質半導体膜９が設けられている。第２の非晶質半導体膜９は、第１の導電型とは異なる第２の導電型を有する。第２の非晶質半導体膜９は、ｎ型またはｐ型の非晶質半導体膜であり得る。第２の非晶質半導体膜９として、ｐ型非晶質シリコン膜、ｎ型非晶質シリコン膜を例示することができる。本実施の形態では、第２の非晶質半導体膜９として、ｎ型非晶質シリコン膜が用いられている。
本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９は、格子パターンで配列されている。第２の非晶質半導体膜９は、第１の方向及び第２の方向において、複数の区画に分離されている。半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９の複数の区画のそれぞれは、第２の丸い角を有する長方形の形状を有してもよい（図１（Ｂ）参照）。第２の非晶質半導体膜９の複数の区画のそれぞれは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。円形及び第２の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下であってもよい。
第２の非晶質半導体膜９の複数の区画の間の領域は、第２の非晶質半導体膜９によるキャリアの収集に寄与しない領域である。第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
本実施の形態では、第２の非晶質半導体膜９の複数の区画は、第１の方向及び第２の方向において、周期的に配置されている。第２の非晶質半導体膜９の複数の区画は、第１の方向または第２の方向において、周期的に配置されていなくてもよい。本実施の形態では、第２の非晶質半導体膜９の複数の区画は、半導体基板２の第２の面２ｂ上に格子パターンで配置されている。第２の非晶質半導体膜９の複数の区画の配置パターンは、格子パターンに限られず、三角格子パターンや非周期的なパターンであってもよい。
本実施の形態では、第１の方向において、第１の非晶質半導体膜７の区画と第２の非晶質半導体膜９の区画とが交互に配列されている。第２の方向において、第１の非晶質半導体膜７の複数の区画が配列されている。第２の方向において、第２の非晶質半導体膜９の複数の区画が配列されている。そのため、第１の方向では、第１の非晶質半導体膜７の一つの区画は第２の非晶質半導体膜９の一つの区画と隣り合っているが、第１の非晶質半導体膜７の一つの区画は第１の非晶質半導体膜７の他の区画とは隣り合っていない。第１の方向では、第２の非晶質半導体膜９の一つの区画は第１の非晶質半導体膜７の一つの区画と隣り合っているが、第２の非晶質半導体膜９の一つの区画は第２の非晶質半導体膜９の他の区画とは隣り合っていない。第２の方向では、第１の非晶質半導体膜７の一つの区画は第１の非晶質半導体膜７の他の区画と隣り合っている。第２の方向では、第２の非晶質半導体膜９の一つの区画は第２の非晶質半導体膜９の他の区画と隣り合っている。本実施の形態では、第２の非晶質半導体膜９の各区画は、第１の非晶質半導体膜７の各区画と、同じ形状及び同じ面積を有する。
半導体基板２と第１の非晶質半導体膜７との間、及び、半導体基板２と第２の非晶質半導体膜９との間に、ｉ型非晶質半導体膜５が設けられてもよい。本実施の形態では、ｉ型非晶質半導体膜５として、ｉ型の非晶質シリコン膜が用いられている。ｉ型非晶質半導体膜５も、半導体基板２の第２の面２ｂ上に設けられている。光電変換素子１は、ｉ型非晶質半導体膜５を有していなくてもよい。
第１の方向において、第１の非晶質半導体膜７は、第２の非晶質半導体膜９と接してもよいし、第２の非晶質半導体膜９から離れていてもよい。第１の方向において、第１の非晶質半導体膜７と第２の非晶質半導体膜９との間にも、ｉ型非晶質半導体膜５が設けられてもよい。
第１の非晶質半導体膜７の複数の区画のそれぞれの上に、第１の電極１１が設けられている。半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１のそれぞれは、第３の丸い角部を有する長方形の形状を有してもよい（図１（Ａ）参照）。複数の第１の電極１１のそれぞれは、円形、多角形または第３の丸い角を有する多角形の形状を有してもよい。円形及び第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。本実施の形態では、複数の第１の電極１１は、半導体基板２の第２の面２ｂに格子パターンで配置されている（図１（Ａ）参照）。複数の第１の電極１１の配置パターンは、格子パターンに限られず、三角格子パターンや非周期的なパターンであってもよい。第１の電極１１として、金属電極を例示することができる。本実施の形態では、第１の電極１１として、銀（Ａｇ）が用いられている。本実施の形態では、第１の電極１１は、ｐ電極であってもよい。
第２の方向において互いに隣り合う第１の電極１１の間の距離は、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第１の電極１１の間の距離は、第１の電極１１のそれぞれの第２の方向における長さの、１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第１の電極１１の間の距離は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
第２の非晶質半導体膜９の複数の区画のそれぞれの上に、第２の電極１３が設けられている。半導体基板２の第２の面２ｂ側から見たときに、複数の第２の電極１３のそれぞれは、第４の丸い角部を有する長方形の形状を有してもよい（図１（Ａ）参照）。複数の第２の電極１３のそれぞれは、円形、多角形または第４の丸い角を有する多角形の形状を有してもよい。円形及び第４の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。本実施の形態では、複数の第２の電極１３は、半導体基板２の第２の面２ｂに格子パターンで配置されている（図１（Ａ）参照）。複数の第２の電極１３の配置パターンは、格子パターンに限られず、三角格子パターンや非周期的なパターンであってもよい。第２の電極１３として、金属電極を例示することができる。本実施の形態では、第２の電極１３として、銀（Ａｇ）が用いられている。本実施の形態では、第２の電極１３は、ｎ電極であってもよい。
第２の方向において互いに隣り合う第２の電極１３の間の距離は、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第２の電極１３の間の距離は、第２の電極１３のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第２の電極１３の間の距離は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
本実施の形態では、第１の方向において、第１の電極１１と第２の電極１３とが交互に配列されている。第２の方向において、複数の第１の電極１１が配列されている。第２の方向において、複数の第２の電極１３が配列されている。そのため、第１の方向では、第１の電極１１の一つは第２の電極１３の一つと隣り合っているが、第１の電極１１の一つは他の第１の電極１１とは隣り合っていない。第１の方向では、第２の電極１３の一つは第１の電極１１の一つと隣り合っているが、第２の電極１３の一つは他の第２の電極１３とは隣り合っていない。第２の方向では、第１の電極１１の一つは他の第１の電極１１と隣り合っている。第２の方向では、第２の電極１３の一つは他の第２の電極１３と隣り合っている。本実施の形態では、複数の第１の電極１１のそれぞれは、複数の第２の電極１３のそれぞれと、同じ形状及び同じ面積を有する。
図４から図１４を参照して、本実施の形態に係る光電変換素子１の製造方法の一例について説明する。
図４を参照して、半導体基板２の第１の面２ａに凹凸を形成する。例えば、ｎ型単結晶シリコン基板である半導体基板２の第１の面２ａを水酸化カリウム（ＫＯＨ）を用いて異方性的にエッチングすることによって、半導体基板２の第１の面２ａに凹凸を形成してもよい。
図５を参照して、凹凸が形成された半導体基板２の第１の面２ａ上に、第３の非晶質半導体膜３が形成される。第３の非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図６を参照して、第３の非晶質半導体膜３上に、反射防止膜４が形成される。反射防止膜４の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図７を参照して、半導体基板２の第２の面２ｂ上に、ｉ型非晶質半導体膜５が形成される。ｉ型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図８及び図９を参照して、ｉ型非晶質半導体膜５上に、第１のマスク２１を載置する。第１のマスク２１は、第１の開口部２２を有する。第１のマスク２１の第１の開口部２２は、第１の方向及び第２の方向において複数の区画に分離されている。
第１のマスク２１の第１の開口部２２の複数の区画は、第１の方向において、第１のマスク２１の第１の架橋部２３によって分離されている。第１の方向において互いに隣り合う第１のマスク２１の第１の開口部２２の複数の区画の間の距離は、第１の方向における第１のマスク２１の第１の架橋部２３の幅である。
第１のマスク２１の第１の開口部２２の複数の区画は、第２の方向において、第１のマスク２１の第２の架橋部２４によって分離されている。第２の方向において互いに隣り合う第１のマスク２１の第１の開口部２２の複数の区画の間の距離ｄ3yは、第２の方向における第１のマスク２１の第２の架橋部２４の幅である。第２の方向において互いに隣り合う第１のマスク２１の第１の開口部２２の複数の区画の間の距離ｄ3yは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第１のマスク２１の第２の架橋部２４の幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、３０μｍ以上１ｍｍ以下とすることができる。
第２の方向において互いに隣り合う第１のマスク２１の第１の開口部２２の複数の区画の間の距離ｄ3yは、第１のマスク２１の第１の開口部２２の複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１の第２の架橋部２４の幅は、第１のマスク２１の第１の開口部２２の複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下とすることができる。
第２の方向において互いに隣り合う第１のマスク２１の第１の開口部２２の複数の区画の間の距離ｄ3yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向における第１のマスク２１の第２の架橋部２４の幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
本実施の形態では、第１のマスク２１の第１の開口部２２の複数の区画は、格子パターンで配置されている。第１のマスク２１の第１の開口部２２の複数の区画は、他のパターンで配置されてもよい。第１のマスク２１の第１の開口部２２の複数の区画のそれぞれは、第１の丸い角を有する長方形の形状を有してもよい（図９参照）。第１のマスク２１の第１の開口部２２の複数の区画のそれぞれは、円形、多角形または第１の丸い角を有する多角形の形状を有してもよい。円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１として、メタルマスクを例示することができる。
図１０を参照して、半導体基板２の第２の面２ｂ上の第１のマスク２１の第１の開口部２２が位置する領域に、第１の非晶質半導体膜７が形成される。より特定的には、ｉ型非晶質半導体膜５上の第１のマスク２１の第１の開口部２２が位置する領域に、第１の非晶質半導体膜７が形成される。第１の非晶質半導体膜７の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。その後、第１のマスク２１は除去される。
図１１及び図１２を参照して、第１の非晶質半導体膜７上に、第２のマスク２６を載置する。第２のマスク２６は、第２の開口部２７を有する。第２のマスク２６の第２の開口部２７は、第１の方向及び第２の方向において複数の区画に分離されている。
第２のマスク２６の第２の開口部２７の複数の区画は、第１の方向において、第２のマスク２６の第３の架橋部２８によって分離されている。第１の方向において互いに隣り合う第２のマスク２６の第２の開口部２７の複数の区画の間の距離は、第１の方向における第２のマスク２６の第３の架橋部２８の幅である。
第２のマスク２６の第２の開口部２７の複数の区画は、第２の方向において、第２のマスク２６の第４の架橋部２９によって分離されている。第２の方向において互いに隣り合う第２のマスク２６の第２の開口部２７の複数の区画の間の距離ｄ4yは、第２の方向における第２のマスク２６の第４の架橋部２９の幅である。第２の方向において互いに隣り合う第２のマスク２６の第２の開口部２７の複数の区画の間の距離ｄ4yは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第２のマスク２６の第４の架橋部２９の幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、３０μｍ以上１ｍｍ以下とすることができる。
本実施の形態では、第２の方向において互いに隣り合う第２のマスク２６の第２の開口部２７の複数の区画の間の距離ｄ4yは、第２のマスク２６の第２の開口部２７の複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６の第４の架橋部２９の幅は、第２のマスク２６の第２の開口部２７の複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下とすることができる。
第２の方向において互いに隣り合う第２のマスク２６の第２の開口部２７の複数の区画の間の距離ｄ4yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向における第２のマスク２６の第４の架橋部２９の幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
本実施の形態では、第２のマスク２６の第２の開口部２７の複数の区画は、格子パターンで配置されている。第２のマスク２６の第２の開口部２７の複数の区画は、他のパターンで配置されてもよい。第２のマスク２６の第２の開口部２７の複数の区画のそれぞれは、第２の丸い角を有する長方形の形状を有してもよい（図１２参照）。第２のマスク２６の第２の開口部２７の複数の区画のそれぞれは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。円形及び第２の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。第２のマスク２６として、メタルマスクを例示することができる。
図１３を参照して、半導体基板２の第２の面２ｂ上の第２のマスク２６の第２の開口部２７が位置する領域に、第２の非晶質半導体膜９が形成される。より特定的には、ｉ型非晶質半導体膜５上の第２のマスク２６の第２の開口部２７が位置する領域に、第２の非晶質半導体膜９が形成される。第２の非晶質半導体膜９の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。その後、第２のマスク２６は除去される。
次に、第１の非晶質半導体膜７上に第１の電極１１を形成する。第２の非晶質半導体膜９上に第２の電極１３を形成する。図１４に示される、第３の開口部３２を有する第３のマスク３１を用いて、第１の非晶質半導体膜７及び第２の非晶質半導体膜９上に、それぞれ、第１の電極１１及び第２の電極１３を形成してもよい。
第１の非晶質半導体膜７及び第２の非晶質半導体膜９上に、第３のマスク３１を載置する。第３のマスク３１は、第３の開口部３２を有する。第３のマスク３１の第３の開口部３２は、第１の方向及び第１の方向と交差する第２の方向において複数の区画に分離されている。
第３のマスク３１の第３の開口部３２の複数の区画は、第１の方向において、第３のマスク３１の第５の架橋部３３によって分離されている。第１の方向において互いに隣り合う第３のマスク３１の第３の開口部３２の複数の区画の間の距離は、第１の方向における第３のマスク３１の第５の架橋部３３の幅である。
第３のマスク３１の第３の開口部３２の複数の区画は、第２の方向において、第３のマスク３１の第６の架橋部３４によって分離されている。第２の方向において互いに隣り合う第３のマスク３１の第３の開口部３２の複数の区画の間の距離ｄ5yは、第２の方向における第３のマスク３１の第６の架橋部３４の幅である。第２の方向において互いに隣り合う第３のマスク３１の第３の開口部３２の複数の区画の間の距離ｄ5yは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第３のマスク３１の第６の架橋部３４の幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第３のマスク３１の第３の開口部３２の複数の区画の間の距離ｄ5yは、第３のマスク３１の第３の開口部３２の複数の区画のそれぞれの第２の方向における長さｗ5yの１０００分の１以上１０分の１以下であってもよい。第３のマスク３１の第６の架橋部３４の幅は、第３のマスク３１の第３の開口部３２の複数の区画のそれぞれの第２の方向における長さｗ5yの１０００分の１以上１０分の１以下であってもよい。
第２の方向において互いに隣り合う第３のマスク３１の第３の開口部３２の複数の区画の間の距離ｄ5yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向における第３のマスク３１の第６の架橋部３４の幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
本実施の形態では、第３のマスク３１の第３の開口部３２の複数の区画は、格子パターンで配置されている。第３のマスク３１の第３の開口部３２の複数の区画は、他のパターンで配置されてもよい。第３のマスク３１の第３の開口部３２の複数の区画のそれぞれは、第３の丸い角を有する長方形の形状を有してもよい（図１５参照）。第３のマスク３１の第３の開口部３２の複数の区画のそれぞれは、円形、多角形または第３の丸い角を有する多角形の形状を有してもよい。円形及び第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。第３のマスク３１として、メタルマスクを例示することができる。
それから、半導体基板２の第２の面２ｂ上の第３のマスク３１の第３の開口部３２の領域に、第１の電極１１及び第２の電極１３を形成する。具体的には、第１の非晶質半導体膜７上に第１の電極１１が形成され、第２の非晶質半導体膜９上に第２の電極１３が形成される。第１の電極１１及び第２の電極１３の形成方法は特に限定されないが、たとえばスパッタ法を用いることができる。その後、第３のマスク３１は除去される。こうして、図１（Ａ）から図３に示される本実施の形態の光電変換素子１を得ることができる。
本実施の形態の光電変換素子１及びその製造方法の効果を説明する。
本実施の形態の光電変換素子１は、半導体基板２と、第１の導電型を有する第１の非晶質半導体膜７と、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体膜９と、第１の電極１１と、第２の電極１３とを備える。半導体基板２は、第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する。半導体基板２は、単結晶半導体基板である。半導体基板２は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜７は、半導体基板の第２の面２ｂ上に設けられる。第１の非晶質半導体膜７は、第１の方向及び第２の方向において、複数の区画に分離される。第２の非晶質半導体膜９は、半導体基板２の第２の面２ｂ上に設けられる。第２の非晶質半導体膜９は、第１の方向及び第２の方向において、複数の区画に分離される。第１の電極１１は、第１の非晶質半導体膜７の複数の区画のそれぞれの上に設けられる。第２の電極１３は、第２の非晶質半導体膜９の複数の区画のそれぞれの上に設けられる。
本実施の形態の光電変換素子１では、第１の導電型を有する第１の非晶質半導体膜７と第２の導電型を有する第２の非晶質半導体膜９とは、第２の方向において、複数の区画に分離されている。本実施の形態の光電変換素子１は、第２の方向において、第１の導電型を有する第１の非晶質半導体膜７と第２の導電型を有する第２の非晶質半導体膜９とが形成されていない領域を有する。そのため、本実施の形態の光電変換素子１では、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７及び第２の導電型の第２の非晶質半導体膜９の面積を小さくすることができる。その結果、本実施の形態の光電変換素子１は、向上された耐熱性を有する。
本実施の形態の光電変換素子１では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第１の電極１１が互いに分離されている。そのため、一部の複数の第１の電極１１が第１の非晶質半導体膜７から剥がれても、他の複数の第１の電極１１は、第１の非晶質半導体膜７から剥がれない。本実施の形態の光電変換素子１は、低い故障率を有する。本実施の形態の光電変換素子１では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第２の電極１３が互いに分離されている。そのため、一部の複数の第２の電極１３が第２の非晶質半導体膜９から剥がれても、他の複数の第２の電極１３は、第２の非晶質半導体膜９から剥がれない。本実施の形態の光電変換素子１は、低い故障率を有する。
本実施の形態の光電変換素子１では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７の複数の区画のそれぞれと第２の非晶質半導体膜９の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または第１の丸い角を有する多角形の形状を有してもよい。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された第１の非晶質半導体膜７または第２の非晶質半導体膜９へ移動する。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７の複数の区画のそれぞれと第２の非晶質半導体膜９の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または第１の丸い角を有する多角形の形状を有している。そのため、第１の非晶質半導体膜７または第２の非晶質半導体膜９の特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜７または第２の非晶質半導体膜９の温度上昇に起因して、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が劣化すること、または、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１では、この円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の非晶質半導体膜７または第２の非晶質半導体膜９の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜７または第２の非晶質半導体膜９の温度上昇に起因する、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が劣化すること、または、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換素子１では、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアは、第１の非晶質半導体膜７及び第１の電極１１、または第２の非晶質半導体膜９及び第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換素子１では、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは３０μｍ以上である。そのため、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７及び第２の導電型の第２の非晶質半導体膜９の少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換素子１は、さらに向上された耐熱性を有する。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは１ｍｍ以下である。そのため、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１では、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上である。そのため、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７の面積を小さくすることができる。本実施の形態の光電変換素子１は、さらに向上された耐熱性を有する。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下である。そのため、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１では、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上である。そのため、低い耐熱性を有する第２の導電型の第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換素子１は、さらに向上された耐熱性を有する。第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下である。そのため、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１では、半導体基板２と第１の非晶質半導体膜７との間、及び、半導体基板２と第２の非晶質半導体膜９との間に、ｉ型非晶質半導体膜５をさらに備えてもよい。ｉ型非晶質半導体膜５は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率をさらに向上させることができる。
本実施の形態の光電変換素子１の製造方法は、以下の工程を備える。第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する半導体基板２の第２の面２ｂ上に、第１のマスク２１を用いて、第１の導電型を有する第１の非晶質半導体膜７を形成する。半導体基板２は、単結晶半導体基板である。半導体基板２は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１のマスク２１は、第１の架橋部２３と、第２の架橋部２４と、第１の開口部２２とを有する。第１の開口部２２は、第１の方向において、第１の架橋部２３によって複数の区画に分離される。第１の開口部２２は、第２の方向において、第２の架橋部２４によって複数の区画に分離される。半導体基板２の第２の面２ｂ上に、第３の架橋部２８と第４の架橋部２９と第２の開口部２７を有する第２のマスク２６を用いて、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜９を形成する。第２の開口部２７は、第１の方向において、第３の架橋部２８によって複数の区画に分離される。第２の開口部２７は、第２の方向において、第４の架橋部２９によって複数の区画に分離される。第１の非晶質半導体膜７の複数の区画のそれぞれの上に第１の電極１１を形成する。第２の非晶質半導体膜９の複数の区画のそれぞれの上に第２の電極１３を形成する。
本実施の形態の光電変換素子１の製造方法によれば、第１の非晶質半導体膜７と第２の非晶質半導体膜９とを、第２の方向において、複数の区画に分離することができる。本実施の形態の光電変換素子１の製造方法によれば、第２の方向において、第１の導電型を有する第１の非晶質半導体膜７と第２の導電型を有する第２の非晶質半導体膜９とが形成されていない領域を有する光電変換素子１が得られる。そのため、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７及び第２の導電型の第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換素子１の製造方法によれば、向上された耐熱性を有する光電変換素子１が得られる。
本実施の形態の光電変換素子１の製造方法では、複数の第１の電極１１は、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離されている。一部の複数の第１の電極１１が第１の非晶質半導体膜７から剥がれても、他の複数の第１の電極１１は、第１の非晶質半導体膜７から剥がれない。本実施の形態の光電変換素子１の製造方法によれば、向上された良品率で光電変換素子１が製造され得る。本実施の形態の光電変換素子１の製造方法では、複数の第２の電極１３は、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離されている。一部の複数の第２の電極１３が第２の非晶質半導体膜９から剥がれても、他の複数の第２の電極１３は、第２の非晶質半導体膜９から剥がれない。本実施の形態の光電変換素子１の製造方法によれば、向上された良品率で光電変換素子１が製造され得る。
本実施の形態の光電変換素子１の製造方法によれば、第１の架橋部２３と第２の架橋部２４と第１の開口部２２とを有する第１のマスク２１を用いて、第１の非晶質半導体膜７の複数の区画が形成される。第１のマスク２１は、第１の架橋部２３だけでなく第２の架橋部２４をも有するので、第１の架橋部２３及び第２の架橋部２４によって第１のマスク２１の機械的強度を向上させることができる。そのため、第１のマスク２１を用いて第１の非晶質半導体膜７を形成する際に、第１のマスク２１が撓んで第１の開口部２２が変形することを抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、第１の非晶質半導体膜７がより正確なパターンで形成され得る。本実施の形態の光電変換素子１の製造方法によれば、第３の架橋部２８と第４の架橋部２９と第２の開口部２７とを有する第２のマスク２６を用いて、第２の非晶質半導体膜９の複数の区画が形成される。第２のマスク２６は、第３の架橋部２８だけでなく第４の架橋部２９をも有するので、第３の架橋部２８及び第４の架橋部２９によって第２のマスク２６の機械的強度を向上させることができる。そのため、第２のマスク２６を用いて第２の非晶質半導体膜９を形成する際に、第２のマスク２６が撓んで第２の開口部２７が変形することを抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、第２の非晶質半導体膜９がより正確なパターンで形成され得る。
本実施の形態の光電変換素子１の製造方法では、第１のマスク２１の第１の開口部２２の複数の区画のそれぞれと第２のマスク２６の第２の開口部２７の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有してもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７の複数の区画のそれぞれと第２の非晶質半導体膜９の複数の区画のそれぞれとの少なくとも１つが、円形、多角形または丸い角を有する多角形の形状を有する、第１の非晶質半導体膜７及び第２の非晶質半導体膜９を備える光電変換素子１を製造することができる。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された第１の非晶質半導体膜７または第２の非晶質半導体膜９へ移動する。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７の複数の区画のそれぞれと第２の非晶質半導体膜９の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有している。そのため、第１の非晶質半導体膜７または第２の非晶質半導体膜９の特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜７または第２の非晶質半導体膜９の温度上昇に起因して、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が劣化すること、または、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１の製造方法では、この円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の非晶質半導体膜７または第２の非晶質半導体膜９の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜７または第２の非晶質半導体膜９の温度上昇に起因する、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が劣化すること、または、第１の非晶質半導体膜７もしくは第２の非晶質半導体膜９が半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換素子１の製造方法では、第２の方向における第１のマスク２１の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６の第４の架橋部２９の幅の少なくとも１つは、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。第１のマスク２１及び第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。本実施の形態の光電変換素子１の製造方法によれば、この少数キャリアが、第１の非晶質半導体膜７及び第１の電極１１、または第２の非晶質半導体膜９及び第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換素子１の製造方法では、第２の方向における第１のマスク２１の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６の第４の架橋部２９の幅の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１及び第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを３０μｍ以上とすることができる。低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７及び第２の導電型の第２の非晶質半導体膜９の少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換素子１の製造方法によれば、さらに向上された耐熱性を有する光電変換素子１を製造することができる。また、第２の方向における第１のマスク２１の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６の第４の架橋部２９の幅の少なくとも１つは、３０μｍ以上である。そのため、第１のマスク２１及び第２のマスク２６の少なくとも１つの機械的強度をさらに向上させることができる。第１のマスク２１及び第２のマスク２６の少なくとも１つを用いて第１の非晶質半導体膜７及び第２の非晶質半導体膜９の少なくとも１つを形成する際に、第１のマスク２１及び第２のマスク２６の少なくとも１つが撓んで第１の開口部２２及び第２の開口部２７の少なくとも１つが変形することをさらに抑制することができる。第１の非晶質半導体膜７及び第２の非晶質半導体膜９の少なくとも１つがさらに正確なパターンで形成され得る。さらに、第１のマスク２１及び第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを１ｍｍ以下とすることができる。本実施の形態の光電変換素子１の製造方法によれば、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１の製造方法では、第２の方向における第１のマスク２１の第２の架橋部２４の幅は、第１のマスク２１の第１の開口部２２の複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７の面積を小さくすることができる。本実施の形態の光電変換素子１の製造方法によれば、さらに向上された耐熱性を有する光電変換素子１を製造することができる。また、第２の方向における第１のマスク２１の第２の架橋部２４の幅は、第１のマスク２１の第１の開口部２２の複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上である。そのため、第１のマスク２１の機械的強度をさらに向上させることができる。第１のマスク２１を用いて第１の非晶質半導体膜７を形成する際に、第１のマスク２１が撓んで第１の開口部２２が変形することをさらに抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、第１の非晶質半導体膜７がさらに正確なパターンで形成され得る。さらに、第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下とすることができる。本実施の形態の光電変換素子１の製造方法によれば、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１の製造方法では、第２の方向における第２のマスク２６の第４の架橋部２９の幅は、第２のマスク２６の第２の開口部２７の複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第２の導電型の第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換素子１の製造方法によれば、さらに向上された耐熱性を有する光電変換素子１を製造することができる。また、第２の方向における第２のマスク２６の第４の架橋部２９の幅は、第２のマスク２６の第２の開口部２７の複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上である。そのため、第２のマスク２６の機械的強度をさらに向上させることができる。第２のマスク２６を用いて第２の非晶質半導体膜９を形成する際に、第２のマスク２６が撓んで第２の開口部２７が変形することをさらに抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、第２の非晶質半導体膜９がさらに正確なパターンで形成され得る。さらに、第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下とすることができる。本実施の形態の光電変換素子１の製造方法によれば、光電変換素子１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１の製造方法では、半導体基板２と第１の非晶質半導体膜７との間、及び、半導体基板２と第２の非晶質半導体膜９との間に、ｉ型非晶質半導体膜５を形成することをさらに備えてもよい。ｉ型非晶質半導体膜５は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、光電変換素子１における光エネルギーを電気エネルギーに変換する効率がさらに向上され得る。
本実施の形態の第１の変形例として、半導体基板２、第１の非晶質半導体膜７、第２の非晶質半導体膜９として、それぞれ、ｎ型単結晶シリコン基板、ｎ型非晶質半導体膜、ｐ型非晶質半導体膜が用いられてもよい。本実施の形態の第２の変形例として、半導体基板２、第１の非晶質半導体膜７、第２の非晶質半導体膜９として、それぞれ、ｐ型単結晶シリコン基板、ｐ型非晶質半導体膜、ｎ型非晶質半導体膜が用いられてもよい。本実施の形態の第３の変形例として、半導体基板２、第１の非晶質半導体膜７、第２の非晶質半導体膜９として、それぞれ、ｐ型単結晶シリコン基板、ｎ型非晶質半導体膜、ｐ型非晶質半導体膜が用いられてもよい。
（実施の形態２）
図１５（Ａ）から図１６（Ｃ）を参照して、実施の形態２の光電変換素子１ａ及びその製造方法について説明する。本実施の形態の光電変換素子１ａは、基本的には、図１から図３に示される実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７ａ、第２の非晶質半導体膜９ａ、第１の電極１１ａ、第２の電極１３ａの面積が異なる。
図１５（Ａ）及び図１５（Ｂ）を参照して、本実施の形態の光電変換素子１ａでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ａの面積は、第２の非晶質半導体膜９ａの面積よりも大きい。特定的には、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ａの複数の区画のそれぞれの面積は、第２の非晶質半導体膜９ａの複数の区画のそれぞれの面積よりも大きい。より特定的には、第１の非晶質半導体膜７ａの複数の区画のそれぞれの第１の方向の長さは、第２の非晶質半導体膜９ａの複数の区画のそれぞれの第１の方向の長さよりも大きい。半導体基板２の第２の面２ｂ側から見たときに、第１の電極１１ａの面積は、第２の電極１３ａの面積よりも大きい。特定的には、第１の電極１１ａの第１の方向の長さは、第２の電極１３ａの第１の方向の長さよりも大きい。
本実施の形態の光電変換素子１ａの製造方法の一例は、基本的には、図４から図１４に示される実施の形態１の光電変換素子１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第１のマスク２１ａの第１の開口部２２ａの面積、第２のマスク２６ａの第２の開口部２７ａの面積、第３のマスク３１ａの第３の開口部３２ａの面積が異なる。図１６（Ａ）に示される第１のマスク２１ａを用いて、第１の非晶質半導体膜７ａが形成される。図１６（Ｂ）に示される第２のマスク２６ａを用いて、第２の非晶質半導体膜９ａが形成される。図１６（Ｃ）に示される第３のマスク３１ａを用いて、第１の電極１１ａ及び第２の電極１３ａが形成される。
図１６（Ａ）及び図１６（Ｂ）を参照して、第１のマスク２１ａの第１の開口部２２ａの面積は、第２のマスク２６ａの第２の開口部２７ａの面積よりも大きい。特定的には、第１のマスク２１ａの第１の開口部２２ａの複数の区画のそれぞれの面積は、第２のマスク２６ａの第２の開口部２７ａの複数の区画のそれぞれの面積よりも大きい。より特定的には、第１のマスク２１ａの第１の開口部２２ａの複数の区画のそれぞれの第１の方向の長さは、第２のマスク２６ａの第２の開口部２７ａの複数の区画のそれぞれの第１の方向の長さよりも大きい。第１の開口部２２ａの複数の区画は、第１の方向において第１の架橋部２３ａによって分離され、第２の方向において第２の架橋部２４ａによって分離されている。第２の開口部２７ａの複数の区画は、第１の方向において第３の架橋部２８ａによって分離され、第２の方向において第４の架橋部２９ａによって分離されている。また、図１６（Ｃ）を参照して、第１の電極１１ａに対応する第３のマスク３１ａの第３の開口部３２ａの面積は、第２の電極１３ａに対応する第３のマスク３１ａの第３の開口部３２ａの面積よりも大きい。特定的には、第１の電極１１ａに対応する第３の開口部３２ａの複数の区画のそれぞれの面積は、第２の電極１３ａに対応する第３の開口部３２ａの複数の区画のそれぞれの面積よりも大きい。より特定的には、第１の電極１１ａに対応する第３の開口部３２ａの複数の区画のそれぞれの第１の方向の長さは、第２の電極１３ａに対応する第３の開口部３２ａの複数の区画のそれぞれの第１の方向の長さよりも大きい。第３の開口部３２ａの複数の区画は、第１の方向において第５の架橋部３３ａによって分離され、第２の方向において第６の架橋部３４ａによって分離されている。
本実施の形態の光電変換素子１ａの効果を説明する。本実施の形態の光電変換素子１ａでは、半導体基板２に対する第１の非晶質半導体膜７ａの面積比と、半導体基板２に対する第２の非晶質半導体膜９ａの面積比とを自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型非晶質シリコン膜からなる第１の非晶質半導体膜７ａの面積の割合を大きくすると、光電変換素子１ａにおける電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型非晶質シリコン膜からなる第２の非晶質半導体膜９ａの面積の割合を大きくすると、光電変換素子１ａにおけるパッシベーション性を向上させることができる。その結果、本実施の形態の光電変換素子１ａにより、設計の自由度が向上された光電変換素子１ａを提供することができる。
本実施の形態の光電変換素子１ａの製造方法の効果を説明する。本実施の形態の光電変換素子１ａの製造方法によれば、半導体基板２に対する第１の非晶質半導体膜７ａの面積比と、半導体基板２に対する第２の非晶質半導体膜９ａの面積比とを自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型の第１の非晶質半導体膜７ａの面積の割合を大きくすると、光電変換素子１ａにおける電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型の第２の非晶質半導体膜９ａの面積の割合を大きくすると、光電変換素子１ａにおけるパッシベーション性を向上させることができる。本実施の形態の光電変換素子１ａの製造方法は、光電変換素子１ａの設計の自由度を向上させることができる。
（実施の形態３）
図９、図１７（Ａ）から図１８（Ｂ）を参照して、実施の形態３の光電変換素子１ｂ及びその製造方法について説明する。本実施の形態の光電変換素子１ｂは、基本的には、図１から図３に示される実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７ｂと第２の非晶質半導体膜９ｂとの配置パターンと、第１の電極１１ｂと第２の電極１３ｂとの配置パターンとが異なる。
図１７（Ａ）及び図１７（Ｂ）を参照して、本実施の形態の光電変換素子１ｂでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｂと第２の非晶質半導体膜９ｂとは千鳥パターンで配置される。第１の電極１１ｂと第２の電極１３ｂとは千鳥パターンで配置される。第１の非晶質半導体膜７ｂと第２の非晶質半導体膜９ｂとの配置パターンと、第１の電極１１ｂと第２の電極１３ｂとの配置パターンとは、千鳥パターンに限られない。
本実施の形態の光電変換素子１ｂの製造方法の一例は、基本的には、図４から図１４に示される実施の形態１の光電変換素子１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第２のマスク２６ｂの第２の開口部２７ｂのパターンと、第３のマスク３１ｂの第３の開口部３２ｂのパターンとが異なる。図９に示される第１のマスク２１を用いて、第１の非晶質半導体膜７ｂが形成される。図１８（Ａ）に示される第２のマスク２６ｂを用いて、第２の非晶質半導体膜９ｂが形成される。図１８（Ｂ）に示される第３のマスク３１ｂを用いて、第１の電極１１ｂ及び第２の電極１３ｂが形成される。
図１８（Ａ）を参照して、第２のマスク２６ｂの第２の開口部２７ｂは、実施の形態１の第２のマスク２６の第２の開口部２７が第２の方向に半周期ずらされたパターンを有する。第２のマスク２６ｂの第２の開口部２７ｂは、第１のマスク２１の第１の開口部２２が第１の方向及び第２の方向に半周期ずらされたパターンを有する。第２の開口部２７ｂの複数の区画は、第１の方向において第３の架橋部２８ｂによって分離され、第２の方向において第４の架橋部２９ｂによって分離されている。図１８（Ｂ）を参照して、本実施の形態における第１の電極１１ｂに対応する第３のマスク３１ｂの第３の開口部３２ｂは、実施の形態１における第１の電極１１に対応する第３のマスク３１の第３の開口部３２と同じパターンを有している。本実施の形態における第２の電極１３ｂに対応する第３のマスク３１ｂの第３の開口部３２ｂは、実施の形態１における第２の電極１３に対応する第３のマスク３１の第３の開口部３２が第２の方向に半周期ずらされたパターンを有している。第３の開口部３２ｂの複数の区画は、第１の方向において第５の架橋部３３ｂによって分離され、第２の方向において第６の架橋部３４ｂによって分離されている。
本実施の形態の光電変換素子１ｂによれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｂ及び第２の非晶質半導体膜９ｂ、並びに、第１の電極１１ｂ及び第２の電極１３ｂを、千鳥パターンその他任意のパターンで配置することができる。そのため、本実施の形態の光電変換素子１ｂは、向上された設計の自由度を有する。
本実施の形態の光電変換素子１ｂの製造方法によれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｂ及び第２の非晶質半導体膜９ｂ、並びに、第１の電極１１ｂ及び第２の電極１３ｂを、千鳥パターンその他任意のパターンで配置することができる。そのため、本実施の形態の光電変換素子１ｂの製造方法は、光電変換素子１ｂの設計の自由度を向上させることができる。
（実施の形態４）
図１６（Ａ）、図１９（Ａ）から図２０（Ｂ）を参照して、実施の形態４の光電変換素子１ｃ及びその製造方法について説明する。本実施の形態の光電変換素子１ｃは、基本的には、図１５（Ａ）から図１６（Ｂ）に示される実施の形態２の光電変換素子１ａと同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７ｃと第２の非晶質半導体膜９ｃとの配置パターンと、第１の電極１１ｃと第２の電極１３ｃとの配置パターンが異なる。
図１９（Ａ）及び図１９（Ｂ）を参照して、本実施の形態の光電変換素子１ｃでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｃと第２の非晶質半導体膜９ｃとは千鳥パターンで配置される。第１の電極１１ｃと第２の電極１３ｃとは千鳥パターンで配置される。第１の非晶質半導体膜７ｃと第２の非晶質半導体膜９ｃとの配置パターンと、第１の電極１１ｃと第２の電極１３ｃとの配置パターンとは、千鳥パターンに限られない。
本実施の形態の光電変換素子１ｃの製造方法の一例は、基本的には、実施の形態２の光電変換素子１ａの製造方法と同様の方法を備え、同様の効果を得ることができるが、第２のマスク２６ｃの第２の開口部２７ｃのパターンと、第３のマスク３１ｃの第３の開口部３２ｃのパターンとが異なる。図１６（Ａ）に示される第１のマスク２１ａを用いて、第１の非晶質半導体膜７ｃが形成される。図２０（Ａ）に示される第２のマスク２６ｃを用いて、第２の非晶質半導体膜９ｃが形成される。図２０（Ｂ）に示される第３のマスク３１ｃを用いて、第１の電極１１ｃ及び第２の電極１３ｃが形成される。
図２０（Ａ）を参照して、第２のマスク２６ｃの第２の開口部２７ｃは、実施の形態２の第２のマスク２６ａの第２の開口部２７ａが第２の方向に半周期ずらされたパターンを有する。第２の開口部２７ｃの複数の区画は、第１の方向において第３の架橋部２８ｃによって分離され、第２の方向において第４の架橋部２９ｃによって分離されている。図２０（Ｂ）を参照して、第２の電極１３ｃに対応する第３のマスク３１ｃの第３の開口部３２ｃは、第２の電極１３ａに対応する実施の形態２の第３のマスク３１ａの第３の開口部３２ａが第２の方向に半周期ずらされたパターンを有する。第３の開口部３２ｃの複数の区画は、第１の方向において第５の架橋部３３ｃによって分離され、第２の方向において第６の架橋部３４ｃによって分離されている。
本実施の形態の光電変換素子１ｃによれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｃ及び第２の非晶質半導体膜９ｃ、並びに、第１の電極１１ｃ及び第２の電極１３ｃを、千鳥パターンその他任意のパターンで配置することができる。そのため、本実施の形態の光電変換素子１ｃは、向上された設計の自由度を有する。
本実施の形態の光電変換素子１ｃの製造方法によれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｃ及び第２の非晶質半導体膜９ｃ、並びに、第１の電極１１ｃ及び第２の電極１３ｃを、千鳥パターンその他任意のパターンで配置することができる。そのため、本実施の形態の光電変換素子１ｃの製造方法は、光電変換素子１ｃの設計の自由度を向上させることができる。
（実施の形態５）
図２１（Ａ）から図２２（Ｃ）を参照して、実施の形態５の光電変換素子１ｄ及びその製造方法について説明する。本実施の形態の光電変換素子１ｄは、基本的には、図１から図３に示される実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、本実施の形態の第１の非晶質半導体膜７ｄ、第２の非晶質半導体膜９ｄ、第１の電極１１ｄ、及び第２の電極１３ｄの形状及び配置パターンは、実施の形態１の第１の非晶質半導体膜７、第２の非晶質半導体膜９、第１の電極１１、及び第２の電極１３の形状及び配置パターンと異なる。
半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄは、第１の方向及び第２の方向において、複数の区画に分離されている。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの複数の区画のそれぞれは、円形の形状を有してもよい（図２１（Ｂ）参照）。第１の非晶質半導体膜７ｄの複数の区画のそれぞれは、多角形または第１の丸い角を有する多角形の形状を有してもよい。円形及び第１の丸い角の曲率半径は、１μｍ以上１ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、３０μｍ以上１ｍｍ以下であってもよい。第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xは、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第１の方向における長さｗ1xの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下であってもよい。
第１の非晶質半導体膜７ｄの区画の間の領域は、第１の非晶質半導体膜７ｄによるキャリアの収集に寄与しない領域である。第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
本実施の形態では、第１の非晶質半導体膜７ｄの複数の区画は、第１の方向及び第２の方向において、周期的に配置されている。第１の非晶質半導体膜７ｄの複数の区画は、第１の方向または第２の方向において、周期的に配置されていなくてもよい。本実施の形態では、第１の非晶質半導体膜７ｄの複数の区画は、半導体基板２の第２の面２ｂ上に格子パターンで配置されている。第１の非晶質半導体膜７ｄの複数の区画の配置パターンは、三角格子パターンや非周期的なパターンなどであってもよい。
半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｄは、第１の方向及び第２の方向において、複数の区画に分離されている。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｄの複数の区画のそれぞれは、第２の丸い角を有する正方形の形状を有してもよい（図２１（Ｂ）参照）。第２の非晶質半導体膜９ｄの複数の区画のそれぞれは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。円形及び第２の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2xは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、３０μｍ以上１ｍｍ以下であってもよい。第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2xは、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第１の方向における長さｗ2xの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下であってもよい。
第２の非晶質半導体膜９ｄの区画の間の領域は、第２の非晶質半導体膜９ｄによるキャリアの収集に寄与しない領域である。第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2xは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。
本実施の形態では、第２の非晶質半導体膜９ｄの複数の区画は、第１の方向及び第２の方向において、周期的に配置されている。第２の非晶質半導体膜９ｄの複数の区画は、第１の方向または第２の方向において、周期的に配置されていなくてもよい。本実施の形態では、第２の非晶質半導体膜９ｄの複数の区画は、半導体基板２の第２の面２ｂ上に格子パターンで配置されている。第２の非晶質半導体膜９ｄの複数の区画の配置パターンは、三角格子パターンや非周期的なパターンなどであってもよい。
本実施の形態の光電変換素子１ｄでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの面積は、第２の非晶質半導体膜９ｄの面積よりも大きい。特定的には、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの面積は、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの面積よりも大きい。本実施の形態の光電変換素子１ｄでは、第２の非晶質半導体膜９ｄの１つの区画を取り囲むように、第１の非晶質半導体膜７ｄの複数の区画が配置されている。本実施の形態の光電変換素子１ｄでは、第１の非晶質半導体膜７ｄの１つの区画を取り囲むように、第２の非晶質半導体膜９ｄの複数の区画が配置されている。
第１の非晶質半導体膜７ｄの複数の区画のそれぞれの上に、第１の電極１１ｄが設けられている。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１ｄのそれぞれは、円形の形状を有してもよい（図２１（Ａ）参照）。複数の第１の電極１１ｄのそれぞれは、多角形または第３の丸い角を有する多角形の形状を有してもよい。円形及び第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。本実施の形態では、複数の第１の電極１１ｄは、半導体基板２の第２の面２ｂに格子パターンで配置されている（図２１（Ａ）参照）。複数の第１の電極１１ｄの配置パターンは、三角格子パターンや非周期的なパターンなどであってもよい。
第２の非晶質半導体膜９ｄの複数の区画のそれぞれの上に、第２の電極１３ｄが設けられている。本実施の形態では、半導体基板２の第２の面２ｂ側から見たときに、複数の第２の電極１３のそれぞれは、第４の丸い角部を有する正方形の形状を有してもよい（図２１（Ａ）参照）。複数の第２の電極１３のそれぞれは、円形、多角形または第４の丸い角を有する多角形の形状を有してもよい。円形及び第４の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。本実施の形態では、複数の第２の電極１３ｄは、半導体基板２の第２の面２ｂに格子パターンで配置されている（図２１（Ａ）参照）。複数の第２の電極１３ｄの配置パターンは、三角格子パターンや非周期的なパターンなどであってもよい。
本実施の形態の光電変換素子１ｄの製造方法の一例は、基本的には、実施の形態１の光電変換素子１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第１のマスク２１ｄの第１の開口部２２ｄの形状と、第２のマスク２６ｄの第２の開口部２７ｄの形状と、第３のマスク３１ｄの第３の開口部３２ｄの形状とが異なる。図２２（Ａ）に示される第１のマスク２１ｄを用いて、第１の非晶質半導体膜７ｄが形成される。図２２（Ｂ）に示される第２のマスク２６ｄを用いて、第２の非晶質半導体膜９ｄが形成される。図２２（Ｃ）に示される第３のマスク３１ｄを用いて、第１の電極１１ｄ及び第２の電極１３ｄが形成される。
図２２（Ａ）を参照して、第１のマスク２１ｄは、第１の開口部２２ｄを有する。第１のマスク２１ｄの第１の開口部２２ｄは、第１の方向及び第１の方向と交差する第２の方向において複数の区画に分離されている。
第１のマスク２１ｄの第１の開口部２２ｄの複数の区画は、第１の方向において、第１のマスク２１ｄの第１の架橋部２３ｄによって分離されている。第１の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3xは、第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅である。第１の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3xは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１ｄを用いることによって、第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xを、３０μｍ以上１ｍｍ以下とすることができる。
第１のマスク２１ｄの第１の開口部２２ｄの複数の区画は、第２の方向において、第１のマスク２１ｄの第２の架橋部２４ｄによって分離されている。第２の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3yは、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅である。第２の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3yは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１ｄを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yを、３０μｍ以上１ｍｍ以下とすることができる。
本実施の形態では、第１の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3xは、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第１の方向における長さｗ3xの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１ｄの第１の架橋部２３ｄの幅は、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第１の方向における長さｗ3xの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１ｄを用いることによって、第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xを、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第１の方向における長さｗ1xの１０００分の１以上１０分の１以下とすることができる。
本実施の形態では、第２の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3yは、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１ｄの第２の架橋部２４ｄの幅は、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１ｄを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下とすることができる。
第１の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3xは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１のマスク２１ｄを用いることによって、第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1xを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
第２の方向において互いに隣り合う第１のマスク２１ｄの第１の開口部２２ｄの複数の区画の間の距離ｄ3yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１のマスク２１ｄを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
本実施の形態では、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画は、格子パターンで配置されている。第１のマスク２１ｄの第１の開口部２２ｄの複数の区画は、他のパターンで配置されてもよい。第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれは、円形の形状を有してもよい。第１のマスク２１の第１の開口部２２の複数の区画のそれぞれは、多角形または第１の丸い角を有する多角形の形状を有してもよい。円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
図２２（Ｂ）を参照して、第２のマスク２６ｄは、第２の開口部２７ｄを有する。第２のマスク２６ｄの第２の開口部２７ｄは、第１の方向及び第２の方向において複数の区画に分離されている。
第２のマスク２６ｄの第２の開口部２７ｄの複数の区画は、第１の方向において、第２のマスク２６ｄの第３の架橋部２８ｄによって分離されている。第１の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4xは、第１の方向における第２のマスク２６ｄの第３の架橋部２８ｄの幅である。第１の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4xは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２のマスク２６ｄを用いることによって、第１の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2xを、３０μｍ以上１ｍｍ以下とすることができる。
第２のマスク２６ｄの第２の開口部２７ｄの複数の区画は、第２の方向において、第２のマスク２６ｄの第４の架橋部２９ｄによって分離されている。第２の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4yは、第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅である。第２の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4yは、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅は、例えば、３０μｍ以上１ｍｍ以下であってもよい。第２のマスク２６ｄを用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yを、３０μｍ以上１ｍｍ以下とすることができる。
本実施の形態では、第１の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4xは、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第１の方向における長さｗ4xの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６ｄの第３の架橋部２８ｄの幅は、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第１の方向における長さｗ4xの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６ｄを用いることによって、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2xを、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第１の方向における長さｗ2xの１０００分の１以上１０分の１以下とすることができる。
本実施の形態では、第２の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4yは、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６ｄの第４の架橋部２９ｄの幅は、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６ｄを用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下とすることができる。
第１の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4xは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１の方向における第２のマスク２６ｄの第３の架橋部２８ｄの幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２のマスク２６ｄを用いることによって、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2xを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
第２の方向において互いに隣り合う第２のマスク２６ｄの第２の開口部２７ｄの複数の区画の間の距離ｄ4yは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第２のマスク２６ｄを用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。
本実施の形態では、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画は、格子パターンで配置されている。第２のマスク２６ｄの第２の開口部２７ｄの複数の区画は、他のパターンで配置されてもよい。第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれは、第２の丸い角を有する正方形の形状を有してもよい。第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。円形及び第２の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
第３のマスク３１ｄの第３の開口部３２ｄは、第１の方向及び第２の方向において複数の区画に分離されている。本実施の形態では、第３のマスク３１ｄの第３の開口部３２ｄの複数の区画は、複数の第１の区画と複数の第２の区画とを有している。第３のマスク３１ｄの第３の開口部３２ｄの複数の第１の区画は、複数の第１の電極１１ｄに対応する。第３のマスク３１ｄの第３の開口部３２ｄの複数の第１の区画のそれぞれは、円形の形状を有してもよい。第３のマスク３１ｄの第３の開口部３２ｄの複数の第１の区画は、格子パターンで配置されている。第３のマスク３１ｄの第３の開口部３２ｄの複数の第２の区画は、複数の第２の電極１３ｄに対応する。第３のマスク３１ｄの第３の開口部３２ｄの複数の第２の区画のそれぞれは、第４の丸い角を有する正方形の形状を有してもよい。第３のマスク３１ｄの第３の開口部３２ｄの複数の第２の区画は、格子パターンで配置されている。円形及び第４の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
本実施の形態の光電変換素子１ｄは、実施の形態１の光電変換素子１の効果に加えて、以下の効果を有する。
本実施の形態の光電変換素子１ｄでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの複数の区画のそれぞれと第２の非晶質半導体膜９ｄの複数の区画のそれぞれとの少なくとも１つは、円形、多角形または第１の丸い角を有する多角形の形状を有してもよい。そのため、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの温度上昇に起因して、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが劣化すること、または、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１ｄでは、この円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの温度上昇に起因する、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが劣化すること、または、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換素子１ｄでは、第１の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1x、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2x、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアは、第１の非晶質半導体膜７ｄ及び第１の電極１１ｄ、または第２の非晶質半導体膜９ｄ及び第２の電極１３ｄを通じて効率的に収集され得る。
本実施の形態の光電変換素子１ｄでは、本実施の形態の光電変換素子１では、第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1x、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2x、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1x、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2x、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つは、３０μｍ以上である。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７ｄ及び第２の導電型を有する第２の非晶質半導体膜９ｄの少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換素子１ｄによれば、さらに向上された耐熱性を有する光電変換素子１ｄを提供することができる。第１の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1x、第１の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2x、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つは、１ｍｍ以下である。そのため、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１ｄでは、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上である。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７の面積を小さくすることができる。本実施の形態の光電変換素子１ｄによれば、さらに向上された耐熱性を有する光電変換素子１ｄを提供することができる。第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下である。そのため、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１ｄでは、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上である。そのため、低い耐熱性を有する第１の導電型を有する第２の導電型を有する第２の非晶質半導体膜９ｄの面積を小さくすることができる。本実施の形態の光電変換素子１ｄによれば、さらに向上された耐熱性を有する光電変換素子１ｄを提供することができる。第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下である。そのため、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１ｄでは、半導体基板２に対する第１の非晶質半導体膜７ｄの面積比と、半導体基板２に対する第２の非晶質半導体膜９ｄの面積比とを自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型非晶質シリコン膜からなる第１の非晶質半導体膜７ｄの面積の割合を大きくすると、光電変換素子１ｄにおける電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型非晶質シリコン膜からなる第２の非晶質半導体膜９ｄの面積の割合を大きくすると、光電変換素子１ａにおけるパッシベーション性を向上させることができる。その結果、本実施の形態の光電変換素子１ｄにより、設計の自由度が向上された光電変換素子を提供することができる。
本実施の形態の光電変換素子１ｄによれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄ、第２の非晶質半導体膜９ｄ、第１の電極１１ｄ、及び第２の電極１３ｄの形状及びパターンを、自由に変更することができる。そのため、本実施の形態の光電変換素子１ｄによれば、設計の自由度が向上された光電変換素子を提供することができる。
本実施の形態の光電変換素子１ｄの製造方法は、実施の形態１の光電変換素子１の製造方法の効果に加えて、以下の効果を有する。
本実施の形態の光電変換素子１ｄの製造方法によれば、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれと第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有してもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの複数の区画のそれぞれと第２の非晶質半導体膜９ｄの複数の区画のそれぞれとの少なくとも１つが、円形、多角形または丸い角を有する多角形の形状を有する、第１の非晶質半導体膜７ｄ及び第２の非晶質半導体膜９ｄを備える光電変換素子１ｄを製造することができる。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｄの複数の区画のそれぞれと第２の非晶質半導体膜９ｄの複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有している。そのため、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの温度上昇に起因して、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが劣化すること、または、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換素子１ｄの製造方法では、この円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄの温度上昇に起因する、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが劣化すること、または、第１の非晶質半導体膜７ｄまたは第２の非晶質半導体膜９ｄが半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換素子１ｄの製造方法では、第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅、第１の方向における第２のマスク２６ｄの第３の架橋部２８ｄの幅、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅、及び第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅の少なくとも１つは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第１のマスク２１ｄ及び第２のマスク２６ｄの少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。本実施の形態の光電変換素子１ｄの製造方法によれば、この少数キャリアは、第１の非晶質半導体膜７ｄ及び第１の電極１１ｄ、または第２の非晶質半導体膜９ｄ及び第２の電極１３ｄを通じて効率的に収集され得る。
本実施の形態の光電変換素子１ｄの製造方法では、第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅、第１の方向における第２のマスク２６ｄの第３の架橋部２８ｄの幅、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅、及び第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１ｄ及び第２のマスク２６ｄの少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つを、３０μｍ以上とすることができる。そのため、低い耐熱性を有する第１の導電型の第１の非晶質半導体膜７ｄ及び第２の導電型の第２の非晶質半導体膜９ｄの少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換素子１ｄの製造方法によれば、さらに向上された耐熱性を有する光電変換素子１ｄを製造することができる。また、第１の方向における第１のマスク２１ｄの第１の架橋部２３ｄの幅、第１の方向における第２のマスク２６ｄの第３の架橋部２８ｄの幅、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅、及び第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅の少なくとも１つは、３０μｍ以上である。そのため、第１のマスク２１ｄ及び第２のマスク２６ｄの少なくとも１つを用いて第１の非晶質半導体膜７ｄ及び第２の非晶質半導体膜９ｄの少なくとも１つを形成する際に、第１のマスク２１ｄ及び第２のマスク２６ｄの少なくとも１つが撓んで第１の開口部２２ｄ及び第２の開口部２７ｄの少なくとも１つが変形することを抑制することができる。第１の非晶質半導体膜７ｄ及び第２の非晶質半導体膜９ｄの少なくとも１つがより正確なパターンで形成され得る。さらに、第１のマスク２１ｄ及び第２のマスク２６ｄの少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yの少なくとも１つを、１ｍｍ以下とすることができる。そのため、本実施の形態の光電変換素子１ｄの製造方法によれば、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１ｄの製造方法では、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅は、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上１０分の１以下であってもよい。第１のマスク２１ｄを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７ｄの面積を小さくすることができる。本実施の形態の光電変換素子１ｄの製造方法によれば、さらに向上された耐熱性を有する光電変換素子１ｄを製造することができる。また、第２の方向における第１のマスク２１ｄの第２の架橋部２４ｄの幅は、第１のマスク２１ｄの第１の開口部２２ｄの複数の区画のそれぞれの第２の方向における長さｗ3yの１０００分の１以上である。そのため、第２の架橋部２４ｄによって第１のマスク２１ｄの機械的強度を向上させることができる。第１のマスク２１ｄを用いて第１の非晶質半導体膜７ｄを形成する際に、第１のマスク２１ｄが撓んで第１の開口部２２ｄが変形することを抑制することができる。本実施の形態の光電変換素子１ｄの製造方法によれば、第１の非晶質半導体膜７ｄがより正確なパターンで形成され得る。さらに、第１のマスク２１ｄを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７ｄの複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７ｄの複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下とすることができる。本実施の形態の光電変換素子１ｄの製造方法によれば、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換素子１ｄの製造方法では、第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅は、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上１０分の１以下であってもよい。第２のマスク２６ｄを用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第２の導電型を有する第２の非晶質半導体膜９ｄの面積を小さくすることができる。本実施の形態の光電変換素子１ｄの製造方法によれば、さらに向上された耐熱性を有する光電変換素子１ｄを製造することができる。また、第２の方向における第２のマスク２６ｄの第４の架橋部２９ｄの幅は、第２のマスク２６ｄの第２の開口部２７ｄの複数の区画のそれぞれの第２の方向における長さｗ4yの１０００分の１以上である。そのため、第４の架橋部２９ｄによって第２のマスク２６ｄの機械的強度を向上させることができる。第２のマスク２６ｄを用いて第２の非晶質半導体膜９ｄを形成する際に、第２のマスク２６ｄが撓んで第２の開口部２７ｄが変形することを抑制することができる。本実施の形態の光電変換素子１ｄの製造方法によれば、第２の非晶質半導体膜９ｄがより正確なパターンで形成され得る。さらに、第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９ｄの複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９ｄの複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下とすることができる。そのため、本実施の形態の光電変換素子１ｄの製造方法によれば、光電変換素子１ｄにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（実施の形態６）
図２３から図２５を参照して、実施の形態６の光電変換素子１ｅ及びその製造方法について説明する。本実施の形態の光電変換素子１ｅは、基本的には、図１から図３に示される実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、第１の電極１１ｅの形状及び第２の電極１３ｅの形状が異なる。
本実施の形態の光電変換素子１ｅでは、第１の電極１１ｅは、第２の方向において連続的に形成されており、第２の方向において分離されていない。本実施の形態では、第２の方向において、第１の非晶質半導体膜７ｅの複数の区画が並んでいる。第２の方向における第１の非晶質半導体膜７ｅの複数の区画の間の半導体基板２の第２の面２ｂ上に、ｉ型非晶質半導体膜５が存在する。第１の電極１１ｅと半導体基板２との間にｉ型非晶質半導体膜５が存在するため、第２の方向において連続的に形成された第１の電極１１ｅは、光電変換素子１ｅの特性を大きく低下させない。
本実施の形態の光電変換素子１ｅでは、第２の電極１３ｅは、第２の方向において連続的に形成されており、第２の方向において分離されていない。本実施の形態では、第２の方向において、第２の非晶質半導体膜９ｅの複数の区画が並んでいる。第２の方向における第２の非晶質半導体膜９ｅの複数の区画の間の半導体基板２の第２の面２ｂ上に、ｉ型非晶質半導体膜５が存在する。第２の電極１３ｅと半導体基板２との間にｉ型非晶質半導体膜５が存在するため、第２の方向において連続的に形成された第２の電極１３ｅは、光電変換素子１ｅの特性を大きく低下させない。
本実施の形態の光電変換素子１ｅの製造方法の一例は、基本的には、図４から図１４に示される実施の形態１の光電変換素子１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第３のマスク３１ｅの第３の開口部３２の形状が異なる。本実施の形態では、図２６に示される第３のマスク３１ｅを用いて、第１の電極１１ｅ及び第２の電極１３ｅが形成される。
第３のマスク３１ｅは、第３の開口部３２ｅを有する。第３のマスク３１ｅの第３の開口部３２ｅは、第１の方向において複数の区画に分離されている。より特定的には、第３のマスク３１ｅの第３の開口部３２ｅの複数の区画は、第１の方向において、第３のマスク３１ｅの第５の架橋部３３ｅによって分離されている。
第３のマスク３１ｅの第３の開口部３２ｅの複数の区画のそれぞれは、第２の方向に延在する第３の丸い角を有する長方形の形状を有してもよい。第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。
（実施の形態７）
図１６（Ａ）、図２７（Ａ）から図２８（Ｂ）を参照して、実施の形態７の光電変換素子１ｆ及びその製造方法について説明する。本実施の形態の光電変換素子１ｆは、基本的には、図１５（Ａ）から図１６（Ｃ）に示される実施の形態２の光電変換素子１ａと同様の構成を備え、同様の効果を得ることができるが、第２の非晶質半導体膜９ｆ及び第２の電極１３ｆの配置パターンが異なる。
図２７（Ａ）及び図２７（Ｂ）を参照して、第２の方向における第１の非晶質半導体膜７ｆの複数の区画の周期ｐ11は、第２の方向における第２の非晶質半導体膜９ｆの複数の区画の周期ｐ12よりも小さい。第１の非晶質半導体膜７ｆの複数の区画のそれぞれの第２の方向における長さｗ1yは、第２の非晶質半導体膜９ｆの複数の区画のそれぞれの第２の方向における長さｗ2yはよりも小さい。第２の方向における複数の第１の電極１１ｆの周期は、第２の方向における複数の第２の電極１３ｆの周期よりも小さい。複数の第１の電極１１ｆのそれぞれの第２の方向における長さは、複数の第２の電極１３ｆのそれぞれの第２の方向における長さよりも小さい。
本実施の形態の光電変換素子１ｆの製造方法の一例は、基本的には、実施の形態２の光電変換素子１ａの製造方法と同様の方法を備え、同様の効果を得ることができるが、第２のマスク２６ｆの第２の開口部２７ｆ、第３のマスク３１ｆの第３の開口部３２ｆが異なる。図１６（Ａ）に示される第１のマスク２１ａを用いて、第１の非晶質半導体膜７ｆが形成される。図２８（Ａ）に示される第２のマスク２６ｆを用いて、第２の非晶質半導体膜９ｆが形成される。図２８（Ｂ）に示される第３のマスク３１ｆを用いて、第１の電極１１ｆ及び第２の電極１３ｆが形成される。
図１６（Ａ）及び図２８（Ａ）を参照して、第２の方向における第１のマスク２１ａの第１の開口部２２ａの複数の区画の周期は、第２の方向における第２のマスク２６ｆの第２の開口部２７ｆの複数の区画の周期よりも小さい。第２の方向における第１のマスク２１ａの第１の開口部２２ａの複数の区画のそれぞれの長さｗ3yは、第２の方向における第２のマスク２６ｆの第２の開口部２７ｆの複数の区画のそれぞれの長さｗ4yよりも小さい。第２の開口部２７ｆの複数の区画は、第１の方向において第３の架橋部２８ｆによって分離され、第２の方向において第４の架橋部２９ｆによって分離されている。図２８（Ｂ）を参照して、第１の電極１１ｆに対応する第３のマスク３１ｆの第３の開口部３２ｆの複数の区画の周期は、第２の電極１３ｆに対応する第３のマスク３１ｆの第３の開口部３２ｆの複数の区画の周期よりも小さい。第１の電極１１ｆに対応する第３のマスク３１ｆの第３の開口部３２ｆの複数の区画の第２の方向におけるそれぞれの長さは、第２の電極１３ｆに対応する第３のマスク３１ｆの第３の開口部３２ｆの複数の区画のそれぞれの第２の方向における長さｗ5yよりも小さい。第３の開口部３２ｆの複数の区画は、第１の方向において第５の架橋部３３ｆによって分離され、第２の方向において第６の架橋部３４ｆによって分離されている。
本実施の形態の光電変換素子１ｆ及びその製造方法の効果を説明する。本実施の形態の光電変換素子１ｆでは、第２の方向における第１の非晶質半導体膜７ｆの複数の区画の周期ｐ11は、第２の方向における第２の非晶質半導体膜９ｆの複数の区画の周期ｐ12よりも小さい。例えば、第１の非晶質半導体膜７ｆがｐ型非晶質半導体膜であり、第２の非晶質半導体膜９ｆがｎ型非晶質半導体膜である場合には、第１の非晶質半導体膜７ｆは第２の非晶質半導体膜９ｆよりも低い耐熱性を有するとともに、第２の非晶質半導体膜９ｆは第１の非晶質半導体膜７ｆよりも向上したパッシベーション性を提供する。本実施の形態の光電変換素子１ｆ及びその製造方法によれば、低い耐熱性を有する第１の非晶質半導体膜７ｆの面積をさらに減少させ得る。光電変換素子１ｆは、さらに向上された耐熱性を有する。本実施の形態の光電変換素子１ｆ及びその製造方法によれば、向上したパッシベーション性を有する第２の非晶質半導体膜９ｆの面積を増加させ得る。光電変換素子１ｆは、さらに向上されたパッシベーション性を有する。
（実施の形態８）
図１６（Ａ）、図２９（Ａ）から図３０（Ｂ）を参照して、実施の形態８の光電変換素子１ｇ及びその製造方法について説明する。本実施の形態の光電変換素子１ｇは、基本的には、図１５（Ａ）から図１６（Ｃ）に示される実施の形態２の光電変換素子１ａと同様の構成を備え、同様の効果を得ることができるが、第２の非晶質半導体膜９ｇ及び第２の電極１３ｇの配置パターンが異なる。
図２９（Ａ）及び図２９（Ｂ）を参照して、第２の方向における第１の非晶質半導体膜７ｇの複数の区画の間の間隔ｇ11は、第２の方向における第２の非晶質半導体膜９ｇの複数の区画の間の間隔ｇ12よりも小さい。第２の方向における複数の第１の電極１１ｇの間の間隔は、第２の方向における複数の第２の電極１３ｇの間の間隔よりも小さい。
本実施の形態の光電変換素子１ｇの製造方法の一例は、基本的には、実施の形態２の光電変換素子１ａの製造方法と同様の方法を備え、同様の効果を得ることができるが、第２のマスク２６ｇの第２の開口部２７ｇ、第３のマスク３１ｇの第３の開口部３２ｇが異なる。図１６（Ａ）に示される第１のマスク２１ａを用いて、第１の非晶質半導体膜７ｇが形成される。図３０（Ａ）に示される第２のマスク２６ｇを用いて、第２の非晶質半導体膜９ｇが形成される。図３０（Ｂ）に示される第３のマスク３１ｇを用いて、第１の電極１１ｇ及び第２の電極１３ｇが形成される。
図１６（Ａ）及び図３０（Ａ）を参照して、第２の方向における第１のマスク２１ａの第１の開口部２２ａの複数の区画の間の距離ｄ3yは、第２の方向における第２のマスク２６ｇの第２の開口部２７ｇの複数の区画の間の距離ｄ4yよりも小さい。第２の開口部２７ｇの複数の区画は、第１の方向において第３の架橋部２８ｇによって分離され、第２の方向において第４の架橋部２９ｇによって分離されている。図３０（Ｂ）を参照して、第１の電極１１ｇに対応する第３のマスク３１ｇの第３の開口部３２ｇの複数の区画の間の間隔は、第２の電極１３ｇに対応する第３のマスク３１ｇの第３の開口部３２ｇの複数の区画の間の距離ｄ5yよりも小さい。第３の開口部３２ｇの複数の区画は、第１の方向において第５の架橋部３３ｇによって分離され、第２の方向において第６の架橋部３４ｇによって分離されている。
本実施の形態の光電変換素子１ｇ及びその製造方法の効果を説明する。本実施の形態の光電変換素子１ｇでは、第２の方向における第１の非晶質半導体膜７ｇの複数の区画の間の間隔ｇ11は、第２の方向における第２の非晶質半導体膜９ｇの複数の区画の間の間隔ｇ12よりも小さい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリアが、第１の非晶質半導体膜７及び第１の電極１１を通じてさらに効率的に収集され得る。
（実施の形態９）
図３１から図３４を参照して、実施の形態９に係る光電変換モジュール５１を説明する。
本実施の形態の光電変換モジュール５１は、光電変換素子１ｈと、配線シート４０とを備えている。
本実施の形態の光電変換素子１ｈは、基本的には、図１（Ａ）から図３に示される実施の形態１の光電変換素子１と同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７ｈ及び第２の非晶質半導体膜９ｈの配置パターンが異なる。
半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｈは、第２の方向に延在するストライプ状に配置されている。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｈは、第１の方向において複数の区画に分離され、第１の非晶質半導体膜７の複数の区画のそれぞれは第２の方向に延在する。第１の非晶質半導体膜７ｈの複数の区画は、第１の方向において周期的に配置されてもよいし、周期的に配置されなくてもよい。
半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｈは、第２の方向に延在するストライプ状に配置されている。半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｈは、第１の方向において複数の区画に分離され、第２の非晶質半導体膜９の複数の区画のそれぞれは第２の方向に延在する。第２の非晶質半導体膜９ｈの複数の区画は、第１の方向において周期的に配置されてもよいし、周期的に配置されていなくてもよい。
第１の非晶質半導体膜７ｈの上に、複数の第１の電極１１が設けられる。第１の非晶質半導体膜７ｈの複数の区画のそれぞれの上に、複数の第１の電極１１が設けられてもよい。複数の第１の電極１１は、第１の方向及び第２の方向において互いに分離されている。
第２の非晶質半導体膜９ｈの上に、複数の第２の電極１３が設けられる。第２の非晶質半導体膜９ｈの複数の区画のそれぞれの上に、複数の第２の電極１３が設けられてもよい。複数の第２の電極１３は、第１の方向及び第２の方向において互いに分離されている。
図３４を参照して、配線シート４０は、基材４１と、基材４１上の複数の第１の配線４２と複数の第２の配線４３とを含む。
基材４１として、ポリエステル、ポリエチレンナフタレートまたはポリイミドなどの絶縁性フィルムを例示することができる。
第１の配線４２および第２の配線４３は、それぞれ帯状に形成されている。第１の配線４２の長手方向は、第２の配線４３の長手方向と同じ方向である。第１の配線４２および第２の配線４３は、基材４１上に、互いに間隔を空けて、交互に配置されている。
複数の第１の配線４２の一端および複数の第２の配線４３の一端は、それぞれ、帯状の集電用配線４４に電気的に接続されている。集電用配線４４は、基材４１上に配置されている。集電用配線４４の長手方向は、第１の配線４２長手方向および第２の配線４３の長手方向と交差する。集電用配線４４は、複数の第１の配線４２または複数の第２の配線４３から電流を集める機能を有する。第１の配線４２、第２の配線４３および集電用配線４４としては、導電性材料を用いることができる。この導電性材料として、銅などの金属を例示することができる。
図３１及び図３２を参照して、光電変換素子１ｈは、接合材３８を用いて、配線シート４０に機械的に接続される。光電変換素子１ｈを配線シート４０に機械的に接続することは、例えば、絶縁性の樹脂接着材を用いて光電変換素子１ｈを配線シート４０に接着することであってもよいし、はんだを用いて光電変換素子１ｈを配線シート４０に固着することであってもよい。また、光電変換素子１ｈは、配線シート４０に電気的に接続される。光電変換素子１ｈの複数の第１の電極１１は、配線シート４０の第１の配線４２に電気的に接続される。光電変換素子１ｈの複数の第２の電極１３は、配線シート４０の第２の配線４３に電気的に接続される。
本実施の形態では、接合材３８は、第１の方向において互いに隣り合う第１の電極１１及び第２の電極１３と配線シート４０とによって囲まれる領域に設けられている（図３１参照）。さらに、本実施の形態では、接合材３８は、第２の方向において互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域に設けられている（図３２参照）。本実施の形態では、接合材３８は、第２の方向において互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域に設けられている。接合材３８は、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域の少なくとも１つに設けられていてもよい。接合材３８は、互いに隣り合う第１の電極１１及び第２の電極１３と配線シート４０とによって囲まれる領域に設けられていなくてもよい。
本実施の形態では、接合材３８として、絶縁性の接合材が用いられている。絶縁性の接合材として、絶縁性の樹脂接着剤を例示することができる。第１の電極１１と第２の電極１３とが短絡せず、かつ、第１の配線４２と第２の配線４３とが短絡しなければ、接合材３８として、導電性の接合材を用いてもよい。例えば、第１の電極１１と第２の電極１３との間、及び、第１の配線４２と第２の配線４３との間に電気的に絶縁性を有する堰を設けることによって、導電性の接合材が、第１の電極１１と第２の電極１３とを短絡させること、および、第１の配線４２と第２の配線４３とを短絡させることを防ぐことができる。導電性の接合材として、はんだ、導電性接着剤、異方導電性フィルム（ＡＣＦ）、異方導電性ペースト（ＡＣＰ）を例示することができる。光電変換素子１ｈを配線シート４０に電気的に接続するために用いられる接合材３８として、導電性の接合材と絶縁性の接合材とを併用してもよい。
本実施の形態では、配線シート４０上に複数の光電変換素子１ｈが設けられている。配線シート４０上に設けられる光電変換素子１ｈの個数は１個でもよい。
本実施の形態に係る光電変換モジュール５１の製造方法の一例について説明する。
下記に例示される製造方法により製造された光電変換素子１ｈを用意する。配線シート４０を用意する。配線シート４０は、以下の例示的な方法によって製造されてもよい。基材４１の全面に導電膜を形成する。この導電膜をパターニングすることによって、基材４１上に、配線シート４０の第１の配線４２、第２の配線４３および集電用配線４４が形成される。それから、接合材３８によって、配線シート４０を光電変換素子１ｈに機械的に接続する。光電変換素子１ｈを配線シート４０に電気的に接続する。
本実施の形態では、配線シート４０の第１の配線４２と第２の配線４３との間に接合材３８を設ける。接合材３８は、配線シート４０及び光電変換素子１ｈの少なくとも１つに設けられていればよい。例えば、接合材３８は、配線シート４０の第１の配線４２及び第２の配線４３の上に設けられてもよい。接合材３８は、第１の方向において互いに隣り合う第１の電極１１と第２の電極１３との間に設けられてもよい。接合材３８は、第２の方向において互いに隣り合う複数の第１の電極１１の間に設けられてもよい。接合材３８は、第２の方向において互いに隣り合う複数の第２の電極１３の間に設けられてもよい。
接合材３８によって、配線シート４０が、光電変換素子１ｈの第１の電極１１及び第２の電極１３が形成された面に機械的に接続される。本実施の形態では、接合材３８が、第１の方向において互いに隣り合う第１の電極１１及び第２の電極１３と配線シート４０とによって囲まれる領域だけでなく、第２の方向において互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域と（図３２参照）、第２の方向において互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域にも広がる。そのため、配線シート４０が、向上された機械的な接続強度で、光電変換素子１ｈに機械的に接続される。また、第１の電極１１が第１の配線４２に接触して、第１の電極１１は第１の配線４２に電気的に接続される。第２の電極１３が第２の配線４３に接触して、第２の電極１３は第２の配線４３に電気的に接続される。こうして、本実施の形態に係る光電変換モジュール５１を製造することができる。
図４から図７、図１４及び図３５から図３９を参照して、本実施の形態に係る光電変換モジュール５１が備える光電変換素子１ｈの製造方法の一例について説明する。光電変換素子１ｈの製造方法は、実施の形態１の光電変換素子１の製造方法と同様の工程を備え、同様の効果を得ることができるが、第１のマスク２１ｈの第１の開口部２２ｈの形状、第２のマスク２６ｈの第２の開口部２７ｈの形状、第１の非晶質半導体膜７ｈの形状及び第２の非晶質半導体膜９ｈの配置パターンが異なる。
図４に示す工程により、半導体基板２の第１の面２ａに凹凸が形成される。図５及び図６に示す工程により、半導体基板２の第１の面２ａ上に、第３の非晶質半導体膜３及び反射防止膜４が形成される。図７に示す工程により、半導体基板２の第２の面２ｂ上に、ｉ型非晶質半導体膜５が形成される。
図３５及び図３６を参照して、ｉ型非晶質半導体膜５上に、第１の開口部２２ｈを有する第１のマスク２１ｈを載置する。第１のマスク２１ｈの第１の開口部２２ｈは、第２の方向に延在するストライプ状に配置されている。第１のマスク２１ｈの第１の開口部２２ｈは、第１の架橋部２３ｈによって、第１の方向において複数の区画に分離されている。第１のマスク２１ｈの第１の開口部２２ｈの複数の区画のそれぞれは第２の方向に延在する。第１のマスク２１ｈの第１の開口部２２ｈの複数の区画は、第１の方向において、第１のマスク２１ｈの第１の架橋部２３ｈによって分離されている。
第１のマスク２１ｈの第１の開口部２２ｈの複数の区画のそれぞれは、第１の丸い角を有する長方形の形状を有してもよい（図３６参照）。第１のマスク２１ｈの第１の開口部２２ｈの複数の区画のそれぞれは、円形、多角形または第１の丸い角を有する多角形の形状を有してもよい。円形及び第１の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。第１のマスク２１ｈとして、メタルマスクを例示することができる。
図３７を参照して、半導体基板２の第２の面２ｂ上の第１のマスク２１ｈの第１の開口部２２ｈが位置する領域に、第１の非晶質半導体膜７ｈが形成される。より特定的には、ｉ型非晶質半導体膜５上の第１のマスク２１ｈの第１の開口部２２ｈが位置する領域に、第１の非晶質半導体膜７ｈが形成される。第１の非晶質半導体膜７ｈの形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。その後、第１のマスク２１ｈは除去される。
図３８及び図３９を参照して、第１の非晶質半導体膜７ｈ上に、第２の開口部２７ｈを有する第２のマスク２６ｈを載置する。第２のマスク２６ｈの第２の開口部２７ｈは、第２の方向に延在するストライプ状に配置されている。第２のマスク２６ｈの第２の開口部２７ｈは、第３の架橋部２８ｈによって、第１の方向において複数の区画に分離されている。第２のマスク２６ｈの第２の開口部２７ｈの複数の区画のそれぞれは第２の方向に延在する。第２のマスク２６ｈの第２の開口部２７ｈの複数の区画は、第１の方向において、第２のマスク２６ｈの第３の架橋部２８ｈによって分離されている。
第２のマスク２６ｈの第２の開口部２７ｈの複数の区画のそれぞれは、第２の丸い角を有する長方形の形状を有してもよい（図３９参照）。第２のマスク２６ｈの第２の開口部２７ｈの複数の区画のそれぞれは、円形、多角形または第２の丸い角を有する多角形の形状を有してもよい。円形及び第２の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下、好ましくは、１０μｍ以上１ｍｍ以下であってもよい。第２のマスク２６ｈとして、メタルマスクを例示することができる。
図４０を参照して、半導体基板２の第２の面２ｂ上の第２のマスク２６ｈの第２の開口部２７ｈが位置する領域に、第２の非晶質半導体膜９ｈが形成される。より特定的には、ｉ型非晶質半導体膜５上の第２のマスク２６ｈの第２の開口部２７ｈが位置する領域に、第２の非晶質半導体膜９ｈが形成される。第２の非晶質半導体膜９ｈの形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。その後、第２のマスク２６ｈは除去される。
次に、第１の非晶質半導体膜７ｈ上に複数の第１の電極１１を形成する。第１の非晶質半導体膜７の各区画上に複数の第１の電極１１を形成してもよい。第２の非晶質半導体膜９上に複数の第２の電極１３を形成する。第２の非晶質半導体膜９の各区画上に複数の第２の電極１３を形成してもよい。図１４に示される、第３の開口部３２を有する第３のマスク３１を用いて、第１の非晶質半導体膜７上に複数の第１の電極１１を形成し、第２の非晶質半導体膜９上に複数の第２の電極１３を形成してもよい。その後、第３のマスク３１は除去される。こうして、図３１から図３３に示される本実施の形態の光電変換素子１ｈを得ることができる。
本実施の形態の光電変換モジュール５１及びその製造方法の効果を説明する。
本実施の形態の光電変換モジュール５１は、光電変換素子１ｈと、配線シート４０とを備える。光電変換素子１ｈは、半導体基板２と、第１の導電型を有する第１の非晶質半導体膜７ｈと、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜９ｈと、複数の第１の電極１１と、複数の第２の電極１３とを含む。半導体基板２は、第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する。半導体基板２は、単結晶半導体基板である。半導体基板２は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜７ｈは、半導体基板２の第２の面２ｂ上に設けられる。第２の非晶質半導体膜９ｈは、半導体基板２の第２の面２ｂ上に設けられる。複数の第１の電極１１は、第１の方向及び第２の方向において互いに分離される。複数の第２の電極１３は、第１の方向及び第２の方向において互いに分離される。光電変換素子１ｈは、接合材３８によって配線シート４０に機械的に接続される。接合材３８は、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域の少なくとも１つに設けられる。配線シート４０は、第１の配線４２と第２の配線４３とを含む。第１の配線４２は、複数の第１の電極１１に電気的に接続される。第２の配線４３は、複数の第２の電極１３に電気的に接続される。
本実施の形態の光電変換モジュール５１では、接合材３８は、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域の少なくとも１つに設けられている。そのため、接合材３８による光電変換素子１ｈと配線シート４０との接合面積が広くなる。その結果、本実施の形態の光電変換モジュール５１によれば、光電変換素子１ｈと配線シート４０との機械的な接続強度が向上される。
本実施の形態の光電変換モジュール５１では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第１の電極１１は互いに分離されている。そのため、複数の第１の電極１１の一部が第１の非晶質半導体膜７ｈから剥がれても、複数の第１の電極１１の残りは、第１の非晶質半導体膜７ｈから剥がれない。本実施の形態の光電変換モジュール５１は、低い故障率を有する。本実施の形態の光電変換モジュール５１では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第２の電極１３は互いに分離されている。そのため、複数の第２の電極１３の一部が第２の非晶質半導体膜９ｈから剥がれても、複数の第２の電極１３の残りは、第２の非晶質半導体膜９ｈから剥がれない。本実施の形態の光電変換モジュール５１は、低い故障率を有する。
本実施の形態の光電変換モジュール５１では、半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１のそれぞれと複数の第２の電極１３のそれぞれとの少なくとも１つは、円形、多角形または第３の丸い角を有する多角形の形状を有してもよい。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、第１の電極１１または第２の電極１３へ移動する。半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１のそれぞれと複数の第２の電極１３のそれぞれとの少なくとも１つは、円形、多角形または第３の丸い角を有する多角形の形状を有している。そのため、第１の電極１１または第２の電極１３の特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の電極１１または第２の電極１３の温度上昇に起因して、第１の電極１１もしくは第２の電極１３が劣化すること、または、第１の電極１１もしくは第２の電極１３が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換モジュール５１では、この円形及び第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。このため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の電極１１または第２の電極１３の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の電極１１または第２の電極１３の温度上昇に起因する、第１の電極１１もしくは第２の電極１３が劣化すること、または、第１の電極１１もしくは第２の電極１３が半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換モジュール５１では、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極１３の間の距離の少なくとも１つは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアは、第１の電極１１または第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換モジュール５１では、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極１３の間の距離の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う複数の第１の電極１１の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極１３の間の距離の少なくとも１つは、３０μｍ以上である。そのため、光電変換素子１ｈと配線シート４０との機械的な接続強度がさらに向上され得る。第２の方向において互いに隣り合う複数の第１の電極１１の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極１３の間の距離の少なくとも１つは、１ｍｍ以下である。そのため、本実施の形態の光電変換モジュール５１において、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１では、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離は、複数の第１の電極１１のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う複数の第１の電極１１の間の距離は、複数の第１の電極１１のそれぞれの第２の方向における長さの１０００分の１以上である。そのため、光電変換素子１ｈと配線シート４０との機械的な接続強度がさらに向上され得る。第２の方向において互いに隣り合う複数の第１の電極１１の間の距離は、複数の第１の電極１１のそれぞれの第２の方向における長さの１０分の１以下である。そのため、本実施の形態の光電変換モジュール５１において、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１では、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離は、複数の第２の電極１３のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う複数の第２の電極１３の間の距離は、複数の第２の電極１３のそれぞれの第２の方向における長さの１０００分の１以上である。そのため、光電変換素子１ｈと配線シート４０との機械的な接続強度がさらに向上され得る。第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、複数の第２の電極１３のそれぞれの第２の方向における長さの１０分の１以下である。そのため、本実施の形態の光電変換モジュール５１において、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１では、半導体基板２と第１の非晶質半導体膜７ｈとの間、及び、半導体基板２と第２の非晶質半導体膜９ｈとの間に、ｉ型非晶質半導体膜５をさらに備えてもよい。ｉ型非晶質半導体膜５は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。そのため、本実施の形態の光電変換モジュール５１によれば、光エネルギーを電気エネルギーに変換する効率をさらに向上させることができる。
本実施の形態の光電変換モジュール５１の製造方法は、以下の工程を備える。光電変換素子１ｈを用意する。光電変換素子１ｈは、半導体基板２と、第１の導電型を有する第１の非晶質半導体膜７ｈと、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜９ｈと、複数の第１の電極１１と、複数の第２の電極１３とを含む。半導体基板２は、第１の面２ａと第１の面２ａと反対側の第２の面２ｂとを有する。半導体基板２は、単結晶半導体基板である。半導体基板２は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜７ｈは、半導体基板２の第２の面２ｂ上に設けられる。第２の非晶質半導体膜９ｈは、半導体基板２の第２の面２ｂ上に設けられる。複数の第１の電極１１は、第１の方向及び第２の方向において互いに分離される。複数の第２の電極１３は、第１の方向及び第２の方向において互いに分離される。第１の配線４２と第２の配線４３とを含む配線シート４０を用意する。配線シート４０及び光電変換素子１ｈの少なくとも１つに接合材３８を設ける。接合材３８によって光電変換素子１ｈを配線シート４０に機械的に接続する。接合材３８は、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域の少なくとも１つに設けられる。第１の配線４２を複数の第１の電極１１に電気的に接続する。第２の配線４３を複数の第２の電極１３に電気的に接続する。
本実施の形態の光電変換モジュール５１の製造方法によれば、接合材３８は、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域の少なくとも１つに設けられている。接合材３８による光電変換素子１ｈと配線シート４０との接合面積が広くなる。本実施の形態の光電変換モジュール５１の製造方法によれば、光電変換素子１ｈと配線シート４０との機械的な接続強度が向上され得る。
本実施の形態の光電変換モジュール５１の製造方法によれば、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第１の電極１１は互いに分離されている。そのため、複数の第１の電極１１の一部が第１の非晶質半導体膜７ｈから剥がれても、複数の第１の電極１１の残りは、第１の非晶質半導体膜７ｈから剥がれない。その結果、向上された良品率で光電変換モジュール５１が製造され得る。本実施の形態の光電変換モジュール５１では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第２の電極１３は互いに分離されている。そのため、複数の第２の電極１３の一部が第２の非晶質半導体膜９ｈから剥がれても、複数の第２の電極１３の残りは、第２の非晶質半導体膜９ｈから剥がれない。本実施の形態の光電変換モジュール５１の製造方法によれば、向上された良品率で光電変換モジュール５１が製造され得る。
本実施の形態の光電変換モジュール５１の製造方法では、光電変換素子１ｈを用意することは、第５の架橋部３３と第６の架橋部３４と第３の開口部３２とを有する第３のマスク３１を用いて、複数の第１の電極１１と複数の第２の電極１３とを形成することを含んでもよい。第３の開口部３２は、第１の方向において第５の架橋部３３によって複数の区画に分離され、第２の方向において第６の架橋部３４によって複数の区画に分離されてもよい。第３のマスク３１は、第５の架橋部３３だけでなく第６の架橋部３４をも有する。第５の架橋部３３及び第６の架橋部３４は、第３のマスク３１の機械的強度を向上させることができる。第３のマスク３１を用いて複数の第１の電極１１及び複数の第２の電極１３を形成する際に、第３のマスク３１が撓んで第３の開口部が変形することを抑制することができる。そのため、本実施の形態の光電変換モジュール５１の製造方法によれば、複数の第１の電極１１及び複数の第２の電極１３がより正確なパターンで形成され得る。
本実施の形態の光電変換モジュール５１の製造方法では、第３のマスク３１の第３の開口部３２の複数の区画のそれぞれは、円形、多角形または第３の丸い角を有する多角形の形状を有してもよい。半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）は、半導体基板２の第２の面２ｂ上に形成された複数の第１の電極１１または複数の第２の電極１３へ移動する。本実施の形態の光電変換モジュール５１の製造方法によれば、半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１のそれぞれと複数の第２の電極１３のそれぞれとの少なくとも１つは、円形、多角形または第３の丸い角を有する多角形の形状を有する。そのため、第１の電極１１または第２の電極１３の特定の部分にこのキャリアが集中して、この特定の部分の温度が上昇することを抑制することができる。第１の電極１１または第２の電極１３の温度上昇に起因して、第１の電極１１もしくは第２の電極１３が劣化すること、または、第１の電極１１もしくは第２の電極１３が半導体基板２から剥がれることを抑制することができる。
本実施の形態の光電変換モジュール５１の製造方法では、この円形及び第３の丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。このため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が、第１の電極１１または第２の電極１３の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の電極１１または第２の電極１３の温度上昇に起因する、第１の電極１１もしくは第２の電極１３が劣化すること、または、第１の電極１１もしくは第２の電極１３が半導体基板２から剥がれることをさらに抑制することができる。
本実施の形態の光電変換モジュール５１の製造方法では、第６の架橋部３４の幅は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離を、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。そのため、この少数キャリアは、複数の第１の電極１１または複数の第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換モジュール５１の製造方法では、第６の架橋部３４の幅は、３０μｍ以上１ｍｍ以下であってもよい。第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離を、３０μｍ以上とすることができる。第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、３０μｍ以上とすることができる。そのため、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域が大きくなる。接合材３８による光電変換素子１ｈと配線シート４０との接合面積がさらに広くなる。光電変換素子１ｈと配線シート４０との機械的な接続強度がさらに向上される。また、第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離を、１ｍｍ以下とすることができる。第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、１ｍｍ以下とすることができる。そのため、光電変換モジュール５１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１の製造方法では、第６の架橋部３４の幅は、第３のマスク３１の第３の開口部３２の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離を、複数の第１の電極１１のそれぞれの第２の方向における長さの１０００分の１以上とすることができる。第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、複数の第２の電極１３のそれぞれの第２の方向における長さの１０００分の１以上とすることができる。そのため、互いに隣り合う複数の第１の電極１１と配線シート４０とによって囲まれる領域及び互いに隣り合う複数の第２の電極１３と配線シート４０とによって囲まれる領域が大きくなる。接合材３８による光電変換素子１ｈと配線シート４０との接合面積がさらに広くなる。そのため、光電変換素子１と配線シート４０との機械的な接続強度がさらに向上され得る。また、第６の架橋部３４を有する第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第１の電極１１の間の距離を、複数の第１の電極１１のそれぞれの第２の方向における長さの１０分の１以下とすることができる。第３のマスク３１を用いることによって、第２の方向において互いに隣り合う複数の第２の電極１３の間の距離を、複数の第２の電極１３のそれぞれの第２の方向における長さの１０分の１以下とすることができる。そのため、光電変換モジュール５１において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１の製造方法では、光電変換素子１ｈを用意することは、半導体基板２と第１の非晶質半導体膜７ｈとの間、及び、半導体基板２と第２の非晶質半導体膜９ｈとの間に、ｉ型非晶質半導体膜５を形成することをさらに含んでもよい。ｉ型非晶質半導体膜５は、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリア（電子または正孔）が再結合することを低減することができる。本実施の形態の光電変換モジュール５１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率がさらに向上され得る。
本実施の形態の第１の変形例として、半導体基板２、第１の非晶質半導体膜７ｈ、第２の非晶質半導体膜９ｈとして、それぞれ、ｎ型単結晶シリコン基板、ｎ型非晶質半導体膜、ｐ型非晶質半導体膜が用いられてもよい。本実施の形態の第２の変形例として、半導体基板２、第１の非晶質半導体膜７ｈ、第２の非晶質半導体膜９ｈとして、それぞれ、ｐ型単結晶シリコン基板、ｐ型非晶質半導体膜、ｎ型非晶質半導体膜が用いられてもよい。本実施の形態の第３の変形例として、半導体基板２、第１の非晶質半導体膜７ｈ、第２の非晶質半導体膜９ｈとして、それぞれ、ｐ型単結晶シリコン基板、ｎ型非晶質半導体膜、ｐ型非晶質半導体膜が用いられてもよい。
（実施の形態１０）
図４１から図４３を参照して、実施の形態１０の光電変換モジュール５１ａ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ａは、基本的には、図３１から図３４に示される実施の形態９の光電変換モジュール５１と同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７及び第２の非晶質半導体膜９の形状が異なる。
本実施の形態の光電変換モジュール５１ａは、実施の形態１の光電変換素子１を備える。図４３（Ａ）及び図４３（Ｂ）を参照して、本実施の形態の光電変換素子１は、実施の形態９の光電変換素子１ｈと同様の構成を有するが、本実施の形態の光電変換素子１では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７及び第２の非晶質半導体膜９は、第１の方向のみならず第２の方向においても、複数の区画に分離されている。本実施の形態では、第１の非晶質半導体膜７の複数の区画と、第２の非晶質半導体膜９の複数の区画とは、それぞれ、半導体基板２の第２の面２ｂ上に格子パターンで配置されている。第１の非晶質半導体膜７の複数の区画の配置パターンと、第２の非晶質半導体膜９の複数の区画の配置パターンとは、格子パターンに限られず、三角格子パターンや非周期的なパターンであってもよい。
本実施の形態の光電変換モジュール５１ａの製造方法の一例は、基本的には、実施の形態９の光電変換モジュール５１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第１のマスク２１（図９を参照）の第１の開口部２２の複数の区画の形状と、第２のマスク２６（図１２を参照）の第２の開口部２７の複数の区画の形状とが異なる。本実施の形態では、図９に示される第１のマスク２１を用いて、第１の非晶質半導体膜７が形成される。図１２に示される第２のマスク２６を用いて、第２の非晶質半導体膜９が形成される。
本実施の形態に係る光電変換モジュール５１ａの製造方法の一例は、以下の工程を備える。実施の形態１に示される製造方法によって製造された光電変換素子１を用意する。配線シート４０を用意する。配線シート４０は、実施の形態９に示される方法によって製造されてもよい。それから、接合材３８によって、配線シート４０を光電変換素子１に機械的に接続する。光電変換素子１を配線シート４０に電気的に接続する。
本実施の形態の光電変換モジュール５１ａは、実施の形態９の光電変換モジュール５１の効果に加えて、以下の効果を有する。
本実施の形態の光電変換モジュール５１ａでは、第１の非晶質半導体膜７と第２の非晶質半導体膜９とは、第２の方向において、複数の区画に分離されている。本実施の形態の光電変換モジュール５１ａは、第２の方向において、第１の導電型を有する第１の非晶質半導体膜７と第２の導電型を有する第２の非晶質半導体膜９とが形成されていない領域を有する。低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７及び第２の導電型を有する第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａは、向上された耐熱性を有する。
本実施の形態の光電変換モジュール５１ａでは、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下であってもよい。そのため、この少数キャリアは、第１の非晶質半導体膜７及び複数の第１の電極１１、または第２の非晶質半導体膜９及び複数の第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換モジュール５１ａでは、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、３０μｍ以上である。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７及び第２の導電型を有する第２の非晶質半導体膜９の少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａは、さらに向上された耐熱性を有する。また、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つは、１ｍｍ以下である。そのため、光電変換モジュール５１ａにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１ａでは、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上である。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａは、さらに向上された耐熱性を有する。また、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yは、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下である。そのため、光電変換モジュール５１ａにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１ａでは、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上１０分の１以下であってもよい。第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上である。そのため、低い耐熱性を有する第２の導電型を有する第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａは、さらに向上された耐熱性を有する。また、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yは、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下とする。そのため、光電変換モジュール５１ａにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１ａの製造方法は、実施の形態９の光電変換モジュール５１の製造方法の効果に加えて、以下の効果を有する。
本実施の形態の光電変換モジュール５１ａの製造方法によれば、第１の非晶質半導体膜７及び第２の非晶質半導体膜９を、第２の方向において、複数の区画に分離することができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の方向において、第１の導電型を有する第１の非晶質半導体膜７と第２の導電型を有する第２の非晶質半導体膜９とが形成されていない領域を有する光電変換モジュール５１ａが得られる。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７及び第２の導電型を有する第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａの耐熱性を向上させ得る。
本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の方向における第１のマスク２１（図９参照）の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６（図１２参照）の第４の架橋部２９の幅の少なくとも１つを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下としてもよい。第２の架橋部２４を有する第１のマスク２１及び第４の架橋部２９を有する第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成される少数キャリアの半導体基板２内における拡散長以下とすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、この少数キャリアは、第１の非晶質半導体膜７及び第１の電極１１、または第２の非晶質半導体膜９及び第２の電極１３を通じて効率的に収集され得る。
本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の方向における第１のマスク２１（図９参照）の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６（図１２参照）の第４の架橋部２９の幅の少なくとも１つを、３０μｍ以上１ｍｍ以下としてもよい。第２の架橋部２４を有する第１のマスク２１及び第４の架橋部２９を有する第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを、３０μｍ以上とすることができる。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７及び第２の導電型を有する第２の非晶質半導体膜９の少なくとも１つの面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａの耐熱性をさらに向上させ得る。また、第２の方向における第１のマスク２１の第２の架橋部２４の幅、及び第２の方向における第２のマスク２６の第４の架橋部２９の幅の少なくとも１つは、３０μｍ以上である。そのため、第１のマスク２１及び第２のマスク２６の少なくとも１つの機械的強度を向上させることができる。第１のマスク２１及び第２のマスク２６の少なくとも１つを用いて第１の非晶質半導体膜７及び第２の非晶質半導体膜９の少なくとも１つを形成する際に、第１のマスク２１及び第２のマスク２６の少なくとも１つが撓んで第１の開口部２２及び第２の開口部２７の少なくとも１つが変形することを抑制することができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、第１の非晶質半導体膜７及び第２の非晶質半導体膜９の少なくとも１つがより正確なパターンで形成され得る。さらに、第２の架橋部２４を有する第１のマスク２１及び第４の架橋部２９を有する第２のマスク２６の少なくとも１つを用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1y、及び第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yの少なくとも１つを、１ｍｍ以下とすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の方向における第１のマスク２１（図９参照）の第２の架橋部２４の幅を、第１のマスク２１の第１の開口部２２の第２の方向における長さｗ3yの１０００分の１以上１０分の１以下としてもよい。第２の架橋部２４を有する第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第１の導電型を有する第１の非晶質半導体膜７の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａの耐熱性をさらに向上させ得る。また、第２の方向における第１のマスク２１の第２の架橋部２４の幅は、第１のマスク２１の第１の開口部２２の第２の方向における長さｗ3yの１０００分の１以上である。そのため、第１のマスク２１の機械的強度を向上させることができる。第１のマスク２１を用いて第１の非晶質半導体膜７を形成する際に、第１のマスク２１が撓んで第１の開口部２２が変形することを抑制することができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、第１の非晶質半導体膜７がより正確なパターンで形成され得る。さらに、第２の架橋部２４を有する第１のマスク２１を用いることによって、第２の方向において互いに隣り合う第１の非晶質半導体膜７の複数の区画の間の距離ｇ1yを、第１の非晶質半導体膜７の複数の区画のそれぞれの第２の方向における長さｗ1yの１０分の１以下とすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａにおいて、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の方向における第２のマスク２６（図１２参照）の第４の架橋部２９の幅を、第２のマスク２６の第２の開口部２７の第２の方向における長さｗ4yの１０００分の１以上１０分の１以下としてもよい。第４の架橋部２９を有する第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０００分の１以上とすることができる。そのため、低い耐熱性を有する第２の導電型を有する第２の非晶質半導体膜９の面積を小さくすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａの耐熱性をさらに向上させ得る。また、第２の方向における第２のマスク２６の第４の架橋部２９の幅は、第２のマスク２６の第２の開口部２７の第２の方向における長さｗ4yの１０００分の１以上である。そのため、第２のマスク２６の機械的強度を向上させることができる。第２のマスク２６を用いて第２の非晶質半導体膜９を形成する際に、第２のマスク２６が撓んで第２の開口部２７が変形することを抑制することができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、第２の非晶質半導体膜９がより正確なパターンで形成され得る。さらに、第４の架橋部２９を有する第２のマスク２６を用いることによって、第２の方向において互いに隣り合う第２の非晶質半導体膜９の複数の区画の間の距離ｇ2yを、第２の非晶質半導体膜９の複数の区画のそれぞれの第２の方向における長さｗ2yの１０分の１以下とすることができる。本実施の形態の光電変換モジュール５１ａの製造方法によれば、光電変換モジュール５１ａにおいて、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（実施の形態１１）
図４４から図４８を参照して、実施の形態１１の光電変換モジュール５１ｂ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｂは、基本的には、図３１から図３４に示される実施の形態９の光電変換モジュール５１と同様の構成を備え、同様の効果を得ることができるが、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｉの面積は、第２の非晶質半導体膜９ｉの面積よりも大きい。複数の第１の電極１１ｉの面積は、複数の第２の電極１３ｉの面積よりも大きい。複数の第１の電極１１ｉの各々の面積は、複数の第２の電極１３ｉの各々の面積よりも大きい。
本実施の形態の光電変換モジュール５１ｂは光電変換素子１ｉを備える。図４６（Ａ）及び図４６（Ｂ）を参照して、本実施の形態の光電変換素子１ｉは、実施の形態９の光電変換素子１ｈと同様の構成を有するが、本実施の形態の光電変換素子１ｉでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｉの面積は、第２の非晶質半導体膜９ｉの面積よりも大きい。特定的には、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｉの複数の区画のそれぞれの面積は、第２の非晶質半導体膜９ｉの複数の区画のそれぞれの面積よりも大きい。より特定的には、第１の非晶質半導体膜７ｉの複数の区画のそれぞれの第１の方向の長さは、第２の非晶質半導体膜９ｉの複数の区画のそれぞれの第１の方向の長さよりも大きい。半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１ｉの面積は、複数の第２の電極１３ｉの面積よりも大きい。特定的には、複数の第１の電極１１ｉの各々の面積は、複数の第２の電極１３ｉの各々の面積よりも大きい。より特定的には、複数の第１の電極１１ｉのそれぞれの第１の方向の長さは、複数の第２の電極１３ｉのそれぞれの第１の方向の長さよりも大きい。図４６（Ａ）に示される複数の第１の電極１１ｉは、図１５（Ａ）に示される実施の形態２の複数の第１の電極１１ａと同様の構成を有する。図４６（Ａ）に示される複数の第２の電極１３ｉは、図１５（Ａ）に示される実施の形態２の複数の第２の電極１３ａと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｂの製造方法の一例は、基本的には、実施の形態１の光電変換モジュール５１の製造方法と同様の方法を備え、同様の効果を得ることができるが、光電変換素子１ｉを用意することは、半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｉよりも大きな面積を有する第１の非晶質半導体膜７ｉを形成することを含む。本実施の形態では、図４７（Ａ）に示される第１のマスク２１ｉを用いて、第１の非晶質半導体膜７ｉが形成される。図４７（Ｂ）に示される第２のマスク２６ｉを用いて、第２の非晶質半導体膜９ｉが形成される。図４８に示される第３のマスク３１ｉを用いて、複数の第１の電極１１ｉ及び複数の第２の電極１３ｉが形成される。図４８に示される第３のマスク３１ｉは、図１６（Ｃ）に示される実施の形態２の第３のマスク３１ａと同様の構成を有する。第３のマスク３１ｉの第３の開口部３２ｉの複数の区画は、第１の方向において第５の架橋部３３ｉによって分離され、第２の方向において第６の架橋部３４ｉによって分離されている。
図４７（Ａ）及び図４７（Ｂ）を参照して、第１のマスク２１ｉの第１の開口部２２ｉの面積は、第２のマスク２６ｉの第２の開口部２７ｉの面積よりも大きい。特定的には、第１のマスク２１ｉの第１の開口部２２ｉの複数の区画のそれぞれの面積は、第２のマスク２６ｉの第２の開口部２７ｉの複数の区画のそれぞれの面積よりも大きい。より特定的には、第１のマスク２１ｉの第１の開口部２２ｉの複数の区画のそれぞれの第１の方向の長さは、第２のマスク２６ｉの第２の開口部２７ｉの複数の区画のそれぞれの第１の方向の長さよりも大きい。第１のマスク２１ｉの第１の開口部２２ｉは、第１の架橋部２３ｉによって、第１の方向において複数の区画に分離されている。第２のマスク２６ｉの第２の開口部２７ｉは、第３の架橋部２８ｉによって、第１の方向において複数の区画に分離されている。
図４８を参照して、複数の第１の電極１１ｉに対応する第３のマスク３１ｉの第３の開口部３２ｉの面積は、複数の第２の電極１３ｉに対応する第３のマスク３１ｉの第３の開口部３２ｉの面積よりも大きい。特定的には、複数の第１の電極１１ｉの一つに対応する第３の開口部３２ｉの一つの区画の面積は、複数の第２の電極１３ｉの一つに対応する第３の開口部３２ｉの一つの区画の面積よりも大きい。より特定的には、複数の第１の電極１１ｉの一つに対応する第３の開口部３２ｉの一つの区画の第１の方向の長さは、複数の第２の電極１３ｉの一つに対応する第３の開口部３２ｉの一つの区画の第１の方向の長さよりも大きい。
本実施の形態の光電変換モジュール５１ｂは、実施の形態９の光電変換モジュール５１の効果に加えて、以下の効果を有する。本実施の形態の光電変換モジュール５１ｂでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｉの面積は、第２の非晶質半導体膜９ｉの面積よりも大きい。本実施の形態の光電変換モジュール５１ｂでは、半導体基板２に対する第１の非晶質半導体膜７ｉの面積比と、半導体基板２に対する第２の非晶質半導体膜９ｉの面積比とを自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型非晶質シリコン膜からなる第１の非晶質半導体膜７ｉの面積の割合を大きくすると、光電変換素子１ｂにおける電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型非晶質シリコン膜からなる第２の非晶質半導体膜９ｉの面積の割合を大きくすると、光電変換素子１ｉにおけるパッシベーション性を向上させることができる。本実施の形態の光電変換モジュール５１ｂは、向上された設計の自由度を有する。
本実施の形態の光電変換モジュール５１ｂの製造方法は、実施の形態９の光電変換モジュール５１の製造方法の効果に加えて、以下の効果を有する。本実施の形態の光電変換モジュール５１ｂの製造方法において、光電変換素子１ｉを用意することは、半導体基板２の第２の面２ｂ側から見たときに、第２の非晶質半導体膜９ｉよりも大きな面積を有する第１の非晶質半導体膜７ｉを形成することを含む。本実施の形態の光電変換モジュール５１ｂの製造方法によれば、半導体基板２に対する第１の非晶質半導体膜７ｉの面積比と、半導体基板２に対する第２の非晶質半導体膜９ｉの面積比とを自由に変更することができる。例えば、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｐ型非晶質シリコン膜からなる第１の非晶質半導体膜７ｉの面積の割合を大きくすると、光電変換素子１ｂにおける電流収集を向上させることができる。他方、半導体基板２の第２の面２ｂ側から見たときのｎ型単結晶半導体基板からなる半導体基板２の面積に対するｎ型非晶質シリコン膜からなる第２の非晶質半導体膜９ｉの面積の割合を大きくすると、光電変換素子１ｉにおけるパッシベーション性を向上させることができる。本実施の形態の光電変換モジュール５１ｂの製造方法によれば、光電変換モジュール５１ｂの設計の自由度が向上され得る。
（実施の形態１２）
図４９から図５１（Ｂ）を参照して、実施の形態１２の光電変換モジュール５１ｃ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｃは、基本的には、図２１から図２３（Ｂ）に示される実施の形態１１の光電変換モジュール５１ｂと同様の構成を備え、同様の効果を得ることができるが、第１の非晶質半導体膜７ａ及び第２の非晶質半導体膜９ａの形状が異なる。
本実施の形態の光電変換モジュール５１ｃは、実施の形態２の光電変換素子１ａを備える。図５１を参照して、本実施の形態の光電変換素子１ａは、実施の形態１０の光電変換素子１と同様の構成を有するが、本実施の形態の光電変換素子１ａでは、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ａ及び第２の非晶質半導体膜９ａは、第１の方向のみならず第２の方向においても、複数の区画に分離されている。第１の非晶質半導体膜７ａ及び第２の非晶質半導体膜９ａは、それぞれ、格子パターンで配列されている。
本実施の形態の光電変換モジュール５１ｃの製造方法の一例は、基本的には、実施の形態１１の光電変換モジュール５１ｂの製造方法と同様の方法を備え、同様の効果を得ることができるが、第１のマスク２１ａ（図１６（Ａ）を参照）の第１の開口部２２ａの複数の区画の形状と、第２のマスク２６ａ（図１６（Ｂ）を参照）の第２の開口部２７ａの複数の区画の形状とが異なる。本実施の形態では、図１６（Ａ）に示される第１のマスク２１ａを用いて、第１の非晶質半導体膜７ａが形成される。図１６（Ｂ）に示される第２のマスク２６ａを用いて、第２の非晶質半導体膜９ａが形成される。図１６（Ｃ）に示される第３のマスク３１ａを用いて、複数の第１の電極１１ａ及び複数の第２の電極１３ａが形成される。
本実施の形態に係る光電変換モジュール５１ｃの製造方法の一例は、以下の工程を備える。実施の形態２に示される製造方法によって製造された光電変換素子１ａを用意する。配線シート４０を用意する。配線シート４０は、実施の形態９に示される方法によって製造されてもよい。それから、接合材３８によって、配線シート４０を光電変換素子１ａに機械的に接続する。光電変換素子１ａを配線シート４０に電気的に接続する。
本実施の形態の光電変換モジュール５１ｃは、実施の形態１０の光電変換モジュール５１ａの効果と実施の形態１１の光電変換モジュール５１ｂの効果とを有する。本実施の形態の光電変換モジュール５１ｃの製造方法は、実施の形態１０の光電変換モジュール５１ａの製造方法の効果と実施の形態１１の光電変換モジュール５１ｂの製造方法の効果とを有する。
（実施の形態１３）
図５２から図５５を参照して、実施の形態１３の光電変換モジュール５１ｄ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｄは、基本的には、図３１から図３４に示される実施の形態９の光電変換モジュール５１と同様の構成を備え、同様の効果を得ることができるが、複数の第１の電極１１ｊ及び複数の第２の電極１３ｊの配置パターンが異なる。
本実施の形態の光電変換モジュール５１ｄは、光電変換素子１ｊを備える。図５４を参照して、本実施の形態の光電変換素子１ｊは、実施の形態９の光電変換素子１ｈと同様の構成を有するが、本実施の形態の光電変換素子１ｊでは、半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１ｊと複数の第２の電極１３ｊとは千鳥パターンで配置される。図５４に示される本実施の形態の複数の第１の電極１１ｊは、図１７（Ａ）に示される実施の形態３の複数の第１の電極１１ｂと同様である。図５４に示される本実施の形態の複数の第２の電極１３ｊは、図１７（Ａ）に示される実施の形態３の複数の第２の電極１３ｂと同様である。複数の第１の電極１１ｊと複数の第２の電極１３ｊとは、他の様々なパターンで配置されてもよい。
本実施の形態の光電変換モジュール５１ｄの製造方法の一例は、基本的には、実施の形態９の光電変換モジュール５１の製造方法と同様の方法を備え、同様の効果を得ることができるが、第３のマスク３１ｊの第３の開口部３２ｊのパターンが異なる。本実施の形態では、図５５に示される第３のマスク３１ｊを用いて、複数の第１の電極１１ｊ及び複数の第２の電極１３ｊが形成される。本実施の形態における複数の第１の電極１１ｊに対応する第３のマスク３１ｊの第３の開口部３２ｊは、実施の形態９における複数の第１の電極１１ｈに対応する第３のマスク３１（図１４を参照）の第３の開口部３２と同じパターンを有している。本実施の形態における複数の第２の電極１３ｊに対応する第３のマスク３１ｊの第３の開口部３２ｊは、実施の形態９における複数の第２の電極１３ｈに対応する第３のマスク３１（図１４を参照）の第３の開口部３２が第２の方向に半周期ずらされたパターンを有する。図５５に示される本実施の形態の第３のマスク３１ｊは、図１８（Ｂ）に示される実施の形態３の第３のマスク３１ｂと同様の構成を有する。第３の開口部３２ｊの複数の区画は、第１の方向において第５の架橋部３３ｊによって分離され、第２の方向において第６の架橋部３４ｊによって分離されている。本実施の形態の第１の非晶質半導体膜７ｊ及び第２の非晶質半導体膜９ｊは、それぞれ、実施の形態９の第１の非晶質半導体膜７ｈ及び第２の非晶質半導体膜９ｈと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｄは、実施の形態ｈの光電変換モジュール５１の効果に加えて、以下の効果を有する。本実施の形態の光電変換モジュール５１ｄでは、複数の第１の電極１１ｊ及び複数の第２の電極１３ｊが様々なパターンで配置され得る。光電変換モジュール５１ｄは、向上された設計の自由度を有する。
本実施の形態の光電変換モジュール５１ｄでは、複数の第１の電極１１ｊ及び複数の第２の電極１３ｊは千鳥パターンで配置される。そのため、第２の方向において互いに隣り合う複数の第１の電極１１ｊの間のギャップと、第２の方向において互いに隣り合う複数の第２の電極１３ｊの間のギャップとが、第２の方向においてより均一に分布する。第２の方向において互いに隣り合う複数の第１の電極１１ｊのギャップと、第２の方向において互いに隣り合う複数の第２の電極１３ｊのギャップとには、接合材３８が設けられる。そのため、本実施の形態の光電変換モジュール５１ｄは、第２の方向においてより均一な、光電変換素子１ｊと配線シート４０との機械的な接続強度を有する。
本実施の形態の光電変換モジュール５１ｄの製造方法は、実施の形態９の光電変換モジュール５１の製造方法の効果に加えて、以下の効果を有する。複数の第１の電極１１ｊと複数の第２の電極１３ｊとが様々なパターンで配置され得る。本実施の形態の光電変換モジュール５１ｄの製造方法によれば、光電変換モジュール５１ｄの設計の自由度が向上され得る。
本実施の形態の光電変換モジュール５１ｄの製造方法によれば、複数の第１の電極１１ｊと複数の第２の電極１３ｊとは千鳥パターンで配置される。そのため、第２の方向において互いに隣り合う複数の第１の電極１１ｊの間のギャップと、第２の方向において互いに隣り合う複数の第２の電極１３ｊの間のギャップとが、第２の方向においてより均一に分布する。第２の方向において互いに隣り合う複数の第１の電極１１ｊの間のギャップと、第２の方向において互いに隣り合う複数の第２の電極１３ｊの間のギャップとには、接合材３８が設けられる。そのため、本実施の形態の光電変換モジュール５１ｄの製造方法によれば、光電変換素子１ｊと配線シート４０との機械的な接続強度が第２の方向においてより均一な光電変換モジュール５１ｄを製造することができる。
本実施の形態の光電変換モジュール５１ｄの変形例を説明する。この変形例では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｊ及び第２の非晶質半導体膜９ｊは、第１の方向のみならず第２の方向においても、複数の区画に分離されてもよい。この変形例では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｊ及び第２の非晶質半導体膜９ｊは、千鳥パターンで配列される。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｊ及び第２の非晶質半導体膜９ｊは、他のパターンで配列されてもよい。
（実施の形態１４）
図５６から図５９を参照して、実施の形態１４の光電変換モジュール５１ｅ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｅは、基本的には、図４４から図４６（Ｂ）に示される実施の形態１１の光電変換モジュール５１ｂと同様の構成を備え、同様の効果を得ることができるが、複数の第１の電極１１ｋ及び複数の第２の電極１３ｋの配置パターンが異なる。
本実施の形態の光電変換モジュール５１ｅは、光電変換素子１ｋを備える。図５８を参照して、本実施の形態の光電変換素子１ｋは、実施の形態１１の光電変換素子１ｉと同様の構成を有するが、本実施の形態の光電変換素子１ｋでは、半導体基板２の第２の面２ｂ側から見たときに、複数の第１の電極１１ｋと複数の第２の電極１３ｋとは千鳥パターンで配置される。図５８に示される本実施の形態の複数の第１の電極１１ｋは、図１９（Ａ）に示される実施の形態４の複数の第１の電極１１ｃと同様である。図５８に示される本実施の形態の複数の第２の電極１３ｋは、図１９（Ａ）に示される実施の形態４の複数の第２の電極１３ｃと同様である。複数の第１の電極１１ｋと複数の第２の電極１３ｋとの配置パターンは、千鳥パターンに限られない。本実施の形態の第１の非晶質半導体膜７ｋ及び第２の非晶質半導体膜９ｋは、それぞれ、実施の形態１１の第１の非晶質半導体膜７ｉ及び第２の非晶質半導体膜９ｉと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｅの製造方法の一例は、基本的には、実施の形態１１の光電変換モジュール５１ｂの製造方法と同様の方法を備え、同様の効果を得ることができるが、第３のマスク３１ｋの第３の開口部３２ｋのパターンが異なる。本実施の形態では、図５９に示される第３のマスク３１ｋを用いて、複数の第１の電極１１ｋ及び複数の第２の電極１３ｋが形成される。本実施の形態における複数の第１の電極１１ｋに対応する第３のマスク３１ｋの第３の開口部３２ｋは、実施の形態１１における複数の第１の電極１１ｉに対応する第３のマスク３１ｉ（図４８を参照）の第３の開口部３２ｉと同じパターンを有している。本実施の形態における複数の第２の電極１３ｋに対応する第３のマスク３１ｋの第３の開口部３２ｋは、実施の形態１１における複数の第２の電極１３ｉに対応する第３のマスク３１ｉ（図４８を参照）の第３の開口部３２ｉが第２の方向に半周期ずらされたパターンを有する。第３の開口部３２ｋの複数の区画は、第１の方向において第５の架橋部３３ｋによって分離され、第２の方向において第６の架橋部３４ｋによって分離されている。図５９に示される第３のマスク３１ｋは、図２０（Ｂ）に示される第３のマスク３１ｃと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｅは、実施の形態１１の光電変換モジュール５１ｂの効果と実施の形態１３の光電変換モジュール５１ｄの効果とを有する。本実施の形態の光電変換モジュール５１ｅの製造方法は、実施の形態１１の光電変換モジュール５１ｂの製造方法の効果と実施の形態１３の光電変換モジュール５１ｄの製造方法の効果とを有する。
本実施の形態の光電変換モジュール５１ｅの変形例を説明する。この変形例では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｋ及び第２の非晶質半導体膜９ｋは、第１の方向のみならず第２の方向においても、複数の区画に分離されてもよい。この変形例では、半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｋ及び第２の非晶質半導体膜９ｋは、千鳥パターンで配列される。半導体基板２の第２の面２ｂ側から見たときに、第１の非晶質半導体膜７ｋ及び第２の非晶質半導体膜９ｋは、他のパターンで配列されてもよい。
（実施の形態１５）
図６０から図６３を参照して、実施の形態１５の光電変換モジュール５１ｆ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｆは、基本的には、図４４から図４６（Ｂ）に示される実施の形態１１の光電変換モジュール５１ｂと同様の構成を備え、同様の効果を得ることができるが、複数の第１の電極１１ｍ及び複数の第２の電極１３ｍの配置パターンが異なる。
本実施の形態の光電変換モジュール５１ｆは、光電変換素子１ｍを備える。図６２を参照して、本実施の形態の光電変換素子１ｍは、実施の形態１１の光電変換素子１ｉと同様の構成を有するが、本実施の形態の光電変換素子１ｍでは、第２の方向における複数の第１の電極１１ｍの周期ｐ13は、第２の方向における複数の第２の電極１３ｍの周期ｐ14よりも小さい。複数の第１の電極１１ｆのそれぞれの第２の方向における長さは、複数の第２の電極１３ｆのそれぞれの第２の方向における長さよりも小さい。本実施の形態の第１の非晶質半導体膜７ｍ及び第２の非晶質半導体膜９ｍは、それぞれ、実施の形態１１の第１の非晶質半導体膜７ｉ及び第２の非晶質半導体膜９ｉと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｆの製造方法の一例は、基本的には、実施の形態１１の光電変換モジュール５１ｂの製造方法と同様の方法を備え、同様の効果を得ることができるが、第３のマスク３１ｍの第３の開口部３２ｍのパターンが異なる。図６３を参照して、第１の電極１１ｍに対応する第３のマスク３１ｍの第３の開口部３２ｍの複数の区画の周期は、第２の電極１３ｍに対応する第３のマスク３１ｍの第３の開口部３２ｍの複数の区画の周期よりも小さい。第１の電極１１ｍに対応する第３のマスク３１ｍの第３の開口部３２ｍの複数の区画のそれぞれの第２の方向における長さは、第２の電極１３ｍに対応する第３のマスク３１ｍの第３の開口部３２ｍの複数の区画のそれぞれの第２の方向における長さｗ5yよりも小さい。第３の開口部３２ｍの複数の区画は、第１の方向において第５の架橋部３３ｍによって分離され、第２の方向において第６の架橋部３４ｍによって分離されている。
本実施の形態の光電変換モジュール５１ｆ及びその製造方法の効果を説明する。本実施の形態の光電変換モジュール５１ｆでは、第２の方向における複数の第１の電極１１ｍの周期ｐ13は、第２の方向における複数の第２の電極１３ｍの周期ｐ14よりも小さい。半導体基板２の第２の面２ｂからの平面視における、互いに隣り合う複数の第１の電極１１ｍと配線シート４０とによって囲まれる領域の面積が増加する。接合材３８による光電変換素子１ｍと配線シート４０との接合面積が広くなる。そのため、本実施の形態の光電変換モジュール５１ｆ及びその製造方法によれば、光電変換素子１ｍと配線シート４０との機械的な接続強度がさらに向上される。
複数の第１の電極１１ｍの各々は複数の第２の電極１３ｍの各々よりも広い面積を有する。特に、複数の第１の電極１１ｍ上に接合材３８が設けられない場合には、複数の第１の電極１１ｍが形成される第１の非晶質半導体膜７ｍ上の領域における光電変換素子１ｍと配線シート４０との機械的な接合強度が相対的に低下する。第２の方向における複数の第１の電極１１ｍの周期ｐ13を第２の方向における複数の第２の電極１３ｍの周期ｐ14よりも小さくすることは、第１の非晶質半導体膜７ｍ上の領域における光電変換素子１ｍと配線シート４０との機械的な接合強度が相対的に低下することを防止し得る。
（実施の形態１６）
図６４から図６７を参照して、実施の形態１６の光電変換モジュール５１ｇ及びその製造方法について説明する。本実施の形態の光電変換モジュール５１ｇは、基本的には、図４４から図４６（Ｂ）に示される実施の形態１１の光電変換モジュール５１ｂと同様の構成を備え、同様の効果を得ることができるが、複数の第１の電極１１ｎ及び複数の第２の電極１３ｎの配置パターンが異なる。
本実施の形態の光電変換モジュール５１ｇは、光電変換素子１ｎを備える。図６６を参照して、本実施の形態の光電変換素子１ｎは、実施の形態１１の光電変換素子１ｉと同様の構成を有するが、本実施の形態の光電変換素子１ｎでは、第２の方向における複数の第１の電極１１ｎの間の間隔ｇ13は、第２の方向における複数の第２の電極１３ｎの間の間隔ｇ14よりも小さい。第２の方向における複数の第１の電極１１ｎのそれぞれの長さは、第２の方向における複数の第２の電極１３ｎのそれぞれの長さよりも小さい。本実施の形態の第１の非晶質半導体膜７ｎ及び第２の非晶質半導体膜９ｎは、それぞれ、実施の形態１１の第１の非晶質半導体膜７ｉ及び第２の非晶質半導体膜９ｉと同様の構成を有する。
本実施の形態の光電変換モジュール５１ｇの製造方法の一例は、基本的には、実施の形態１１の光電変換モジュール５１ｂの製造方法と同様の方法を備え、同様の効果を得ることができるが、第３のマスク３１ｎの第３の開口部３２ｎのパターンが異なる。図６７を参照して、第１の電極１１ｎに対応する第３のマスク３１ｎの第３の開口部３２ｎの複数の区画の間の間隔は、第２の電極１３ｎに対応する第３のマスク３１ｎの第３の開口部３２ｎの複数の区画の間の距離ｄ5yよりも小さい。第１の電極１１ｎに対応する第３のマスク３１ｎの第３の開口部３２ｎの複数の区画のそれぞれの第２の方向における長さは、第２の電極１３ｎに対応する第３のマスク３１ｎの第３の開口部３２ｎの複数の区画のそれぞれの第２の方向における長さｗ5yよりも小さい。第３の開口部３２ｎの複数の区画は、第１の方向において第５の架橋部３３ｎによって分離され、第２の方向において第６の架橋部３４ｎによって分離されている。
本実施の形態の光電変換モジュール５１ｇ及びその製造方法の効果を説明する。本実施の形態の光電変換モジュール５１ｇでは、第２の方向における複数の第１の電極１１ｎの間の間隔ｇ13は、第２の方向における複数の第２の電極１３ｎの間の間隔ｇ14よりも小さい。そのため、半導体基板２の第１の面２ａ側から入射する光によって半導体基板２内に生成されるキャリアが、第１の非晶質半導体膜７ｎ及び第１の電極１１ｎを通じてさらに効率的に収集され得る。
［付記］
（１）ここで開示された実施の形態は、半導体基板と、第１の導電型を有する第１の非晶質半導体膜と、第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体膜と、第１の電極と、第２の電極とを備える。半導体基板は、第１の面と第１の面と反対側の第２の面とを有する。半導体基板は単結晶半導体基板である。半導体基板は第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第１の非晶質半導体膜は、第１の方向及び第２の方向において、複数の区画に分離される。第２の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第２の非晶質半導体膜は、第１の方向及び第２の方向において、複数の区画に分離される。第１の電極は、第１の非晶質半導体膜の複数の区画のそれぞれの上に設けられる。第２の電極は、第２の非晶質半導体膜の複数の区画のそれぞれの上に設けられる。ここで開示された実施の形態の光電変換素子は、向上された耐熱性を有する。
ここで開示された実施の形態の光電変換素子では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第１の電極が互いに分離されている。一部の複数の第１の電極が第１の非晶質半導体膜から剥がれても、他の複数の第１の電極は、第１の非晶質半導体膜から剥がれない。そのため、ここで開示された実施の形態の光電変換素子は、低い故障率を有する。ここで開示された実施の形態の光電変換素子では、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第２の電極が互いに分離されている。一部の複数の第２の電極が第２の非晶質半導体膜から剥がれても、他の複数の第２の電極は、第２の非晶質半導体膜から剥がれない。そのため、ここで開示された実施の形態の光電変換素子は、低い故障率を有する。
（２）ここで開示された実施の形態の光電変換素子において、半導体基板の第２の面側から見たときに、第１の非晶質半導体膜の複数の区画のそれぞれと第２の非晶質半導体膜の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有してもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜または第２の非晶質半導体膜の特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜または第２の非晶質半導体膜の温度上昇に起因して、第１の非晶質半導体膜または第２の非晶質半導体膜が劣化すること、または、第１の非晶質半導体膜または第２の非晶質半導体膜が半導体基板から剥がれることを抑制することができる。
（３）ここで開示された実施の形態の光電変換素子において、円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜または第２の非晶質半導体膜の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜または第２の非晶質半導体膜の温度上昇に起因して、第１の非晶質半導体膜または第２の非晶質半導体膜が劣化すること、または、第１の非晶質半導体膜または第２の非晶質半導体膜が半導体基板から剥がれることをさらに抑制することができる。
（４）ここで開示された実施の形態の光電変換素子において、第１の方向において互いに隣り合う第１の非晶質半導体膜の複数の区画の間の距離、第１の方向において互いに隣り合う第２の非晶質半導体膜の複数の区画の間の距離、第２の方向において互いに隣り合う第１の非晶質半導体膜の複数の区画の間の距離、及び第２の方向において互いに隣り合う第２の非晶質半導体膜の複数の区画の間の距離の少なくとも１つは、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアは、第１の非晶質半導体膜及び第１の電極、または第２の非晶質半導体膜及び第２の電極を通じて効率的に収集され得る。
（５）ここで開示された実施の形態の光電変換素子において、第１の方向において互いに隣り合う第１の非晶質半導体膜の複数の区画の間の距離、第１の方向において互いに隣り合う第２の非晶質半導体膜の複数の区画の間の距離、第２の方向において互いに隣り合う第１の非晶質半導体膜の複数の区画の間の距離、及び第２の方向において互いに隣り合う第２の非晶質半導体膜の複数の区画の間の距離の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。ここで開示された実施の形態の光電変換素子は、さらに向上された耐熱性を有する。光電変換素子において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれる。
（６）ここで開示された実施の形態の光電変換素子において、第２の方向において互いに隣り合う第１の非晶質半導体膜の複数の区画の間の距離は、第１の非晶質半導体膜の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。ここで開示された実施の形態の光電変換素子は、さらに向上された耐熱性を有する。光電変換素子において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれる。
（７）ここで開示された実施の形態の光電変換素子において、第２の方向において互いに隣り合う第２の非晶質半導体膜の複数の区画の間の距離は、第２の非晶質半導体膜の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。ここで開示された実施の形態の光電変換素子は、さらに向上された耐熱性を有する。光電変換素子において光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれる。
（８）ここで開示された実施の形態の光電変換素子において、半導体基板の第２の面側から見たときに、第１の非晶質半導体膜の面積は、第２の非晶質半導体膜の面積よりも大きくてもよい。ここで開示された実施の形態の光電変換素子は、向上された設計の自由度を有する。
（９）ここで開示された実施の形態の光電変換素子において、半導体基板の第２の面側から見たときに、第１の非晶質半導体膜及び第２の非晶質半導体膜は、格子パターンまたは千鳥パターンで配置されてもよい。ここで開示された実施の形態の光電変換素子は、向上された設計の自由度を有する。
（１０）ここで開示された実施の形態の光電変換素子において、第２の方向における第１の非晶質半導体膜の複数の区画の周期は、第２の方向における第２の非晶質半導体膜の複数の区画の周期よりも小さくてもよい。ここで開示された実施の形態の光電変換素子は、さらに向上された耐熱性を有する。
（１１）ここで開示された実施の形態の光電変換素子において、第２の方向における第１の非晶質半導体膜の複数の区画の間の間隔は、第２の方向における第２の非晶質半導体膜の複数の区画の間の間隔よりも小さくてもよい。ここで開示された実施の形態の光電変換素子によれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜及び第１の電極を通じてさらに効率的に収集され得る。
（１２）ここで開示された実施の形態の光電変換素子において、半導体基板と第１の非晶質半導体膜との間、及び、半導体基板と第２の非晶質半導体膜との間に、ｉ型非晶質半導体膜をさらに備えてもよい。ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率をさらに向上させることができる。
（１３）ここで開示された実施の形態の光電変換素子の製造方法は、以下の工程を備える。第１の面と第１の面と反対側の第２の面とを有する半導体基板の第２の面上に、第１のマスクを用いて、第１の導電型を有する第１の非晶質半導体膜を形成する。半導体基板は、単結晶半導体基板である。半導体基板は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１のマスクは、第１の架橋部と、第２の架橋部と、第１の開口部とを有する。第１の開口部は、第１の方向において、第１の架橋部によって複数の区画に分離される。第１の開口部は、第２の方向において、第２の架橋部によって複数の区画に分離される。半導体基板の第２の面上に、第３の架橋部と第４の架橋部と第２の開口部を有する第２のマスクを用いて、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜を形成する。第２の開口部は、第１の方向において、第３の架橋部によって複数の区画に分離される。第２の開口部は、第２の方向において、第４の架橋部によって複数の区画に分離される。第１の非晶質半導体膜の複数の区画のそれぞれの上に第１の電極を形成する。第２の非晶質半導体膜の複数の区画のそれぞれの上に第２の電極を形成する。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上された耐熱性を有する光電変換素子が得られる。
ここで開示された実施の形態の光電変換素子の製造方法では、複数の第１の電極は、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離されている。一部の複数の第１の電極が第１の非晶質半導体膜から剥がれても、他の複数の第１の電極は、第１の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上された良品率で光電変換素子が製造され得る。ここで開示された実施の形態の光電変換素子の製造方法では、複数の第２の電極は、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離されている。一部の複数の第２の電極が第２の非晶質半導体膜から剥がれても、他の複数の第２の電極は、第２の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換素子の製造方法、向上された良品率で光電変換素子が製造され得る。
（１４）ここで開示された実施の形態の光電変換素子の製造方法において、第１のマスクの第１の開口部の複数の区画のそれぞれと第２のマスクの第２の開口部の複数の区画のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有してもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜または第２の非晶質半導体膜の特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。第１の非晶質半導体膜または第２の非晶質半導体膜の温度上昇に起因して、第１の非晶質半導体膜または第２の非晶質半導体膜が劣化すること、または、第１の非晶質半導体膜または第２の非晶質半導体膜が半導体基板から剥がれることを抑制することができる。
（１５）ここで開示された実施の形態の光電変換素子の製造方法において、円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜または第２の非晶質半導体膜の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の非晶質半導体膜または第２の非晶質半導体膜の温度上昇に起因して、第１の非晶質半導体膜または第２の非晶質半導体膜が劣化すること、または、第１の非晶質半導体膜または第２の非晶質半導体膜が半導体基板から剥がれることをさらに抑制することができる。
（１６）ここで開示された実施の形態の光電変換素子の製造方法において、第１の方向における第１のマスクの第１の架橋部の幅、第２の方向における第１のマスクの第２の架橋部の幅、第１の方向における第２のマスクの第３の架橋部の幅、及び第２の方向における第２のマスクの第４の架橋部の幅の少なくとも１つは、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。そのため、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアは、第１の非晶質半導体膜及び第１の電極、または第２の非晶質半導体膜及び第２の電極を通じて効率的に収集され得る。
（１７）ここで開示された実施の形態の光電変換素子の製造方法において、第１の方向における第１のマスクの第１の架橋部の幅、第２の方向における第１のマスクの第２の架橋部の幅、第１の方向における第２のマスクの第３の架橋部の幅、及び第２の方向における第２のマスクの第４の架橋部の幅の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。そのため、さらに向上された耐熱性を有するとともに、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれた光電変換素子を製造することができる。
（１８）ここで開示された実施の形態の光電変換素子の製造方法において、第２の方向における第１のマスクの第２の架橋部の距離は、第１のマスクの第１の開口部の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。そのため、さらに向上された耐熱性を有するとともに、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれた光電変換素子を製造することができる。
（１９）ここで開示された実施の形態の光電変換素子の製造方法において、第２の方向における第２のマスクの第４の架橋部の距離は、第２のマスクの第２の開口部の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。そのため、さらに向上された耐熱性を有するとともに、光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれた光電変換素子を製造することができる。
（２０）ここで開示された実施の形態の光電変換素子の製造方法において、第１のマスクの第１の開口部の面積は、第２のマスクの第２の開口部の面積よりも大きくてもよい。そのため、設計の自由度が向上された光電変換素子を製造することができる。
（２１）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板と第１の非晶質半導体膜との間、及び、半導体基板と第２の非晶質半導体膜との間に、ｉ型非晶質半導体膜を形成することをさらに備えてもよい。そのため、光エネルギーを電気エネルギーに変換する効率がさらに向上された光電変換素子を製造することができる。
（２２）ここで開示された実施の形態は、光電変換素子と、配線シートとを備える。光電変換素子は、半導体基板と、第１の導電型を有する第１の非晶質半導体膜と、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜と、複数の第１の電極と、複数の第２の電極とを含む。半導体基板は、第１の面と第１の面と反対側の第２の面とを有する。半導体基板は、単結晶半導体基板である。半導体基板は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第２の非晶質半導体膜は、半導体基板の第２の面上に設けられる。複数の第１の電極は、第１の非晶質半導体膜上に設けられる。複数の第１の電極は、第１の方向及び第２の方向において互いに分離される。複数の第２の電極は、第２の非晶質半導体膜上に設けられる。複数の第２の電極は、第１の方向及び第２の方向において互いに分離される。光電変換素子は、接合材によって配線シートに機械的に接続される。接合材は、互いに隣り合う第１の電極の複数の区画と配線シートとによって囲まれる領域及び互いに隣り合う第２の電極の複数の区画と配線シートとによって囲まれる領域の少なくとも１つに設けられる。配線シートは、第１の配線と第２の配線とを含む。第１の配線は、複数の第１の電極に電気的に接続される。第２の配線は、複数の第２の電極に電気的に接続される。ここで開示された実施の形態の光電変換素子によれば、光電変換素子と配線シートとの機械的な接続強度が向上される。
ここで開示された実施の形態の光電変換モジュールでは、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第１の電極が互いに分離されている。そのため、複数の第１の電極の一部が第１の非晶質半導体膜から剥がれても、複数の第１の電極の残りは、第１の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換モジュールは、低い故障率を有する。ここで開示された実施の形態の光電変換モジュールでは、第１の方向だけでなく、第１の方向と交差する第２の方向においても、複数の第２の電極が互いに分離されている。そのため、複数の第２の電極の一部が第２の非晶質半導体膜から剥がれても、複数の第２の電極の残りは、第２の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換モジュールは、低い故障率を有する。
（２３）ここで開示された実施の形態の光電変換モジュールにおいて、半導体基板の第２の面側から見たときに、複数の第１の電極のそれぞれと複数の第２の電極のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有してもよい。ここで開示された実施の形態の光電変換モジュールによれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の電極または第２の電極の特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。第１の電極または第２の電極の温度上昇に起因して、第１の電極または第２の電極が劣化すること、または、第１の電極または第２の電極が半導体基板から剥がれることを抑制することができる。
（２４）ここで開示された実施の形態の光電変換モジュールにおいて、円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。ここで開示された実施の形態の光電変換モジュールによれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の電極または第２の電極の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の電極または第２の電極の温度上昇に起因して、第１の電極または電極が劣化すること、または、第１の電極または第２の電極が半導体基板から剥がれることをさらに抑制することができる。
（２５）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向において互いに隣り合う複数の第１の電極の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極の間の距離の少なくとも１つは、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。ここで開示された実施の形態の光電変換モジュールによれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアは、第１の電極または第２の電極を通じて効率的に収集され得る。
（２６）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向において互いに隣り合う複数の第１の電極の間の距離、及び第２の方向において互いに隣り合う複数の第２の電極の距離の少なくとも１つは、３０μｍ以上１ｍｍ以下であってもよい。ここで開示された実施の形態の光電変換モジュールは、さらに向上された光電変換素子と配線シートとの機械的な接続強度を有する。ここで開示された実施の形態の光電変換モジュールにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（２７）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向において互いに隣り合う複数の第１の電極の間の距離は、複数の第１の電極のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。ここで開示された実施の形態の光電変換モジュールは、さらに向上された光電変換素子と配線シートとの機械的な接続強度を有する。ここで開示された実施の形態の光電変換モジュールにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（２８）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向において互いに隣り合う複数の第２の電極の間の距離は、複数の第２の電極のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。ここで開示された実施の形態の光電変換モジュールは、さらに向上された光電変換素子と配線シートとの機械的な接続強度を有する。ここで開示された実施の形態の光電変換モジュールにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（２９）ここで開示された実施の形態の光電変換モジュールにおいて、半導体基板の第２の面側から見たときに、第１の非晶質半導体膜の面積は、第２の非晶質半導体膜の面積よりも大きくてもよい。ここで開示された実施の形態の光電変換モジュールは、向上された設計の自由度を有する。
（３０）ここで開示された実施の形態の光電変換モジュールにおいて、半導体基板の第２の面側から見たときに、第１の非晶質半導体膜及び第２の非晶質半導体膜は、ストライプパターン、格子パターンまたは千鳥パターンで配置されてもよい。ここで開示された実施の形態の光電変換モジュールは、向上された設計の自由度を有する。
（３１）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向における複数の第１の電極の周期は、第２の方向における複数の第２の電極の周期よりも小さくてもよい。ここで開示された実施の形態の光電変換モジュールによれば、光電変換素子と配線シートとの機械的な接続強度がさらに向上される。
（３２）ここで開示された実施の形態の光電変換モジュールにおいて、第２の方向における複数の第１の電極の間の間隔は、第２の方向における複数の第２の電極の間の間隔よりも小さくてもよい。ここで開示された実施の形態の光電変換モジュールによれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の非晶質半導体膜及び第１の電極を通じてさらに効率的に収集され得る。
（３３）ここで開示された実施の形態の光電変換モジュールにおいて、半導体基板と第１の非晶質半導体膜との間、及び、半導体基板と第２の非晶質半導体膜との間に、ｉ型非晶質半導体膜をさらに備えてもよい。ここで開示された実施の形態の光電変換モジュールによれば、光エネルギーを電気エネルギーに変換する効率をさらに向上させることができる。
（３４）ここで開示された実施の形態の光電変換モジュールの製造方法は、以下の工程を備える。光電変換素子を用意する。光電変換素子は、半導体基板と、第１の導電型を有する第１の非晶質半導体膜と、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体膜と、複数の第１の電極と、複数の第２の電極とを含む。半導体基板は、第１の面と第１の面と反対側の第２の面とを有する。半導体基板は、単結晶半導体基板である。半導体基板は、第１の方向と第１の方向に交差する第２の方向とに延在する。第１の非晶質半導体膜は、半導体基板の第２の面上に設けられる。第２の非晶質半導体膜は、半導体基板の第２の面上に設けられる。複数の第１の電極は、第１の方向及び第２の方向において互いに分離される。複数の第２の電極は、第１の方向及び第２の方向において互いに分離される。第１の配線と第２の配線とを含む配線シートを用意する。配線シート及び光電変換素子の少なくとも１つに接合材を設ける。接合材によって光電変換素子を配線シートに機械的に接続する。接合材は、互いに隣り合う複数の第１の電極と配線シートとによって囲まれる領域及び互いに隣り合う複数の第２の電極と配線シートとによって囲まれる領域の少なくとも１つに設けられ、さらに、第１の配線を、複数の第１の電極に電気的に接続する。第２の配線を、複数の第２の電極に電気的に接続する。ここで開示された実施の形態の光電変換素子の製造方法によれば、光電変換素子と配線シートとの機械的な接続強度が向上され得る。
ここで開示された実施の形態の光電変換モジュールの製造方法によれば、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離された複数の第１の電極を備える光電変換モジュールを製造することができる。そのため、複数の第１の電極の一部が第１の非晶質半導体膜から剥がれても、複数の第１の電極の残りは、第１の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、向上された良品率で光電変換モジュールが製造され得る。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の方向だけでなく、第１の方向と交差する第２の方向においても互いに分離された複数の第２の電極を備える光電変換モジュールを製造することができる。そのため、複数の第２の電極の一部が第２の非晶質半導体膜から剥がれても、複数の第２の電極の残りは、第２の非晶質半導体膜から剥がれない。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、向上された良品率で光電変換モジュールが製造され得る。
（３５）ここで開示された実施の形態の光電変換モジュールの製造方法において、光電変換素子を用意することは、第１の架橋部（第５の架橋部３３）と第２の架橋部（第６の架橋部３４）と開口部（第３の開口部３２）とを有するマスク（第３のマスク３１）を用いて、複数の第１の電極と複数の第２の電極とを形成することを含んでもよい。開口部（第３の開口部３２）は、第１の方向において、第１の架橋部（第５の架橋部３３）によって複数の区画に分離されてもよい。開口部（第３の開口部３２）は、第２の方向において、第２の架橋部（第６の架橋部３４）によって複数の区画に分離されてもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、マスク（第３のマスク３１）は、第１の架橋部（第５の架橋部３３）だけでなく第２の架橋部（第６の架橋部３４）をも有する。そのため、第１の架橋部（第５の架橋部３３）及び第２の架橋部（第６の架橋部３４）によってマスク（第３のマスク３１）の機械的強度を向上させることができる。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、複数の第１の電極及び複数の第２の電極がより正確なパターンで形成され得る。
（３６）ここで開示された実施の形態の光電変換モジュールの製造方法において、マスク（第３のマスク３１）の開口部（第３の開口部３２）の複数の区画のそれぞれは、円形、多角形または丸い角を有する多角形の形状を有してもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の電極または第２の電極の特定の部分に集中して、この特定の部分の温度が上昇することを抑制することができる。第１の電極または第２の電極の温度上昇に起因して、第１の電極または電極が劣化すること、または、第１の電極または第２の電極が半導体基板から剥がれることが抑制され得る。
（３７）ここで開示された実施の形態の光電変換モジュールの製造方法において、円形及び丸い角の曲率半径は、１μｍ以上１０ｍｍ以下であってもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成されるキャリアが、第１の電極または第２の電極の特定の部分に集中して、この特定の部分の温度が上昇することをさらに抑制することができる。第１の電極または第２の電極の温度上昇に起因して、第１の電極または電極が劣化すること、または、第１の電極または第２の電極が半導体基板から剥がれることがさらに抑制され得る。
（３８）ここで開示された実施の形態の光電変換モジュールの製造方法において、第２の架橋部（第６の架橋部３４）の幅は、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアの半導体基板内における拡散長以下であってもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、半導体基板の第１の面側から入射する光によって半導体基板内に生成される少数キャリアは、第１の非晶質半導体膜及び複数の第１の電極、または第２の非晶質半導体膜及び複数の第２の電極を通じて効率的に収集され得る。
（３９）ここで開示された実施の形態の光電変換モジュールの製造方法において、第２の架橋部（第６の架橋部３４）の幅は、３０μｍ以上１ｍｍ以下であってもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、光電変換素子と配線シートとの機械的な接続強度がさらに向上され得る。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、光電変換モジュールにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（４０）ここで開示された実施の形態の光電変換モジュールの製造方法において、第２の架橋部（第６の架橋部３４）の幅は、マスク（第３のマスク３１）の開口部（第３の開口部３２）の複数の区画のそれぞれの第２の方向における長さの１０００分の１以上１０分の１以下であってもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、光電変換素子と配線シートとの機械的な接続強度がさらに向上され得る。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、光電変換モジュールにおいて光エネルギーを電気エネルギーに変換する効率が過度に低下することが防がれ得る。
（４１）ここで開示された実施の形態の光電変換モジュールの製造方法において、光電変換素子を用意することは、半導体基板の第２の面側から見たときに、第２の非晶質半導体膜よりも大きな面積を有する第１の非晶質半導体膜を形成することを含んでもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、向上された設計の自由度で光電変換モジュールが製造され得る。
（４２）ここで開示された実施の形態の光電変換モジュールの製造方法において、光電変換素子を用意することは、半導体基板と第１の非晶質半導体膜との間、及び、半導体基板と第２の非晶質半導体膜との間に、ｉ型非晶質半導体膜を形成することをさらに含んでもよい。ここで開示された実施の形態の光電変換モジュールの製造方法によれば、光エネルギーを電気エネルギーに変換する効率がさらに向上され得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｍ，１ｎ 光電変換素子、２ 半導体基板、２ａ 第１の面、２ｂ 第２の面、３ 第３の非晶質半導体膜、４ 反射防止膜、５ 非晶質半導体膜、７，７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ，７ｇ，７ｈ，７ｉ，７ｊ，７ｋ，７ｍ，７ｎ 第１の非晶質半導体膜、９，９ａ，９ｂ，９ｃ，９ｄ，９ｅ，９ｆ，９ｇ，９ｈ，９ｉ，９ｊ，９ｋ，９ｍ，９ｎ 第２の非晶質半導体膜、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，１１ｊ，１１ｋ，１１ｍ，１１ｎ 第１の電極、１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１３ｉ，１３ｊ，１３ｋ，１３ｍ，１３ｎ 第２の電極、２１，２１ａ，２１ｄ，２１ｈ，２１ｉ 第１のマスク、２２，２２ａ，２２ｄ，２２ｈ，２２ｉ 第１の開口部、２３，２３ａ，２３ｄ，２３ｈ，２３ｉ 第１の架橋部、２４，２４ａ，２４ｄ 第２の架橋部、２６，２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｆ，２６ｇ，２６ｈ，２６ｉ 第２のマスク、２７，２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｆ，２７ｇ，２７ｈ，２７ｉ 第２の開口部、２８，２８ａ，２８ｂ，２８ｃ，２８ｄ，２８ｆ，２８ｇ，２８ｈ，２８ｉ 第３の架橋部、２９，２９ａ，２９ｂ，２９ｃ，２９ｄ，２９ｆ，２９ｇ 第４の架橋部、３１，３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆ，３１ｇ，３１ｉ，３１ｊ，３１ｋ，３１ｍ，３１ｎ 第３のマスク、３２，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ，３２ｆ，３２ｇ，３２ｉ，３２ｊ，３２ｋ，３２ｍ，３２ｎ 第３の開口部、３３，３３ａ，３３ｂ，３３ｃ，３３ｅ，３３ｆ，３３ｇ，３３ｉ，３３ｊ，３３ｋ，３３ｍ，３３ｎ 第５の架橋部、３４，３４ａ，３４ｂ，３４ｃ，３４ｆ，３４ｇ，３４ｉ，３４ｊ，３４ｋ，３４ｍ，３４ｎ 第６の架橋部、３８ 接合材、４０ 配線シート、４１ 基材、４２ 第１の配線、４３ 第２の配線、４４ 集電用配線、５１，５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ，５１ｆ，５１ｇ 光電変換モジュール。

Claims (11)

  1. 第１の面と前記第１の面と反対側の第２の面とを有する半導体基板を備え、前記半導体基板は単結晶半導体基板であり、前記半導体基板は第１の方向と前記第１の方向に交差する第２の方向とに延在しており、さらに、
    前記半導体基板の前記第２の面上に設けられ、かつ、前記第１の方向に複数に分割された複数の第１列を構成する第１の導電型を有する第１の非晶質半導体膜と、
    前記半導体基板の前記第２の面上に設けられ、かつ、前記第１の方向に複数に分割された複数の第２列を構成する前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体膜と、
    前記第１の非晶質半導体膜上に設けられ、かつ、前記第１の方向及び前記第２の方向にそれぞれ複数配列された複数の第１の電極と、
    前記第２の非晶質半導体膜上に設けられ、かつ、前記第１の方向及び前記第２の方向にそれぞれ複数配列された複数の第２の電極とを備え、
    前記第１列の前記第１の非晶質半導体膜と前記第２列の前記第２の非晶質半導体膜とは前記第１方向に交互に配列され、
    複数の前記第１の電極が、前記第１列の前記第１の非晶質半導体膜に囲まれるように前記第２方向に配列され、かつ、前記第１列の前記第１の非晶質半導体膜に接続され、
    複数の前記第２の電極が、前記第２列の前記第２の非晶質半導体膜に囲まれるように前記第２方向に配列され、かつ、前記第２列の前記第２の非晶質半導体膜に接続された、光電変換素子。
  2. 第１の面と前記第１の面と反対側の第２の面とを有する半導体基板を備え、前記半導体基板は単結晶半導体基板であり、前記半導体基板は第１の方向と前記第１の方向に交差する第２の方向とに延在しており、さらに、
    前記半導体基板の前記第２の面上に設けられ、かつ、前記第１の方向および前記第２の方向にそれぞれ複数に分割された第１の区画である第１の導電型を有する第１の非晶質半導体膜と、
    前記半導体基板の前記第２の面上に設けられ、かつ、前記第１の方向および前記第２の方向にそれぞれ複数に分割された第２の区画である前記第１の導電型とは異なる第２の導電型を有する第２の非晶質半導体膜と、
    前記第１の区画ごとに対応して前記第１の非晶質半導体膜上に区画ごとに１つづつ設けられた金属電極である複数の第１の電極と、
    前記第２の区画ごとに対応して前記第２の非晶質半導体膜上に区画ごとに１つづつ設けられた金属電極である複数の第２の電極とを備え、
    前記第１の区画と前記第２の区画とは前記第１方向に交互に配列され、
    複数の前記第１の電極がそれぞれ対応する前記第１の区画に囲まれるように配列され、かつ、前記第１の区画の前記第１の非晶質半導体膜に接続され、
    複数の前記第２の電極がそれぞれ対応する前記第２の区画に囲まれるように配列され、かつ、前記第２の区画の前記第２の非晶質半導体膜に接続された、光電変換素子。
  3. 前記半導体基板の前記第２の面側から見たときに、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとの少なくとも１つは、円形、多角形または丸い角を有する多角形の形状を有する、請求項１または請求項２に記載の光電変換素子。
  4. 前記半導体基板の前記第２の面側から見たときに、前記第１の非晶質半導体膜の面積は、前記第２の非晶質半導体膜の面積よりも大きい、請求項１から請求項３のいずれか一項に記載の光電変換素子。
  5. 前記半導体基板の前記第２の面側から見たときに、前記複数の第１の電極の面積は、前記複数の第２の電極の面積よりも大きい、請求項１から請求項４のいずれか一項に記載の光電変換素子。
  6. 前記第２の方向における前記複数の第１の電極の周期は、前記第２の方向における前記複数の第２の電極の周期よりも小さい、請求項１から請求項５のいずれか一項に記載の光電変換素子。
  7. 前記第２の方向における前記複数の第１の電極の間の間隔は、前記第２の方向における前記複数の第２の電極の間の間隔よりも小さい、請求項１から請求項６のいずれか一項に記載の光電変換素子。
  8. 前記半導体基板の前記第２の面側から見たときに、前記複数の第１の電極と前記複数の第２の電極とは千鳥パターンで配置される、請求項１から請求項７のいずれか一項に記載の光電変換素子。
  9. 前記半導体基板と前記第１の非晶質半導体膜との間、及び、前記半導体基板と前記第２の非晶質半導体膜との間に、ｉ型非晶質半導体膜をさらに備える、請求項１から請求項８のいずれか一項に記載の光電変換素子。
  10. 前記半導体基板はｎ型であり、
    前記第１の非晶質半導体膜はｐ型であり、
    前記第２の非晶質半導体膜はｎ型である、請求項１から請求項９のいずれか一項に記載の光電変換素子。
  11. 請求項１から請求項１０のいずれか一項に記載の前記光電変換素子と、
    配線シートとを備え、
    前記光電変換素子は、接合材によって前記配線シートに機械的に接続され、
    前記接合材は、前記第１の方向において互いに隣り合う前記第１の電極と前記第２の電極との間に設けられ、さらに、前記第２の方向において互いに隣り合う前記複数の第１の電極の間及び前記第２の方向において互いに隣り合う前記複数の第２の電極の間の少なくとも１つに設けられ、
    前記配線シートは第１の配線と第２の配線とを含み、前記第１の配線は前記複数の第１の電極に電気的に接続され、前記第２の配線は前記複数の第２の電極に電気的に接続される、光電変換モジュール。
JP2017506459A 2015-03-13 2016-03-07 光電変換素子及び光電変換モジュール Active JP6701170B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015050899 2015-03-13
JP2015050674 2015-03-13
JP2015050674 2015-03-13
JP2015050899 2015-03-13
PCT/JP2016/056929 WO2016147924A1 (ja) 2015-03-13 2016-03-07 光電変換素子及び光電変換モジュール

Publications (2)

Publication Number Publication Date
JPWO2016147924A1 JPWO2016147924A1 (ja) 2017-12-28
JP6701170B2 true JP6701170B2 (ja) 2020-05-27

Family

ID=56920075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017506459A Active JP6701170B2 (ja) 2015-03-13 2016-03-07 光電変換素子及び光電変換モジュール

Country Status (3)

Country Link
US (2) US10903379B2 (ja)
JP (1) JP6701170B2 (ja)
WO (1) WO2016147924A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199395B2 (en) * 2003-09-24 2007-04-03 Sanyo Electric Co., Ltd. Photovoltaic cell and method of fabricating the same
JP4511146B2 (ja) 2003-09-26 2010-07-28 三洋電機株式会社 光起電力素子およびその製造方法
FR2914501B1 (fr) 2007-03-28 2009-12-04 Commissariat Energie Atomique Dispositif photovoltaique a structure a heterojonctions interdigitee discontinue
CN101874304B (zh) * 2007-11-22 2012-07-18 夏普株式会社 元件间布线构件、光电转换元件及使用其的光电转换元件连接体和光电转换组件
JP5306352B2 (ja) * 2008-08-22 2013-10-02 三洋電機株式会社 太陽電池モジュール、太陽電池及び太陽電池モジュールの製造方法
JP5261110B2 (ja) * 2008-09-29 2013-08-14 三洋電機株式会社 太陽電池の製造方法及び太陽電池
US8691694B2 (en) * 2009-12-22 2014-04-08 Henry Hieslmair Solderless back contact solar cell module assembly process
JP2012049390A (ja) 2010-08-27 2012-03-08 Sanyo Electric Co Ltd 太陽電池モジュール及びその製造方法
JP2012138533A (ja) 2010-12-28 2012-07-19 Sharp Corp 太陽電池ストリング、および太陽電池モジュール
KR102242269B1 (ko) * 2013-03-15 2021-04-19 선파워 코포레이션 태양 전지의 전도성 향상
JP5576957B2 (ja) 2013-04-01 2014-08-20 シャープ株式会社 太陽電池モジュール
KR102124520B1 (ko) * 2013-10-29 2020-06-18 엘지전자 주식회사 태양 전지 모듈 및 그 제조 방법
KR101627204B1 (ko) * 2013-11-28 2016-06-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9722105B2 (en) * 2014-03-28 2017-08-01 Sunpower Corporation Conversion of metal seed layer for buffer material
KR20160084261A (ko) * 2015-01-05 2016-07-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
US11515439B2 (en) 2022-11-29
JPWO2016147924A1 (ja) 2017-12-28
US20180069139A1 (en) 2018-03-08
WO2016147924A1 (ja) 2016-09-22
US10903379B2 (en) 2021-01-26
US20210098638A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US11538952B2 (en) Solar cell module and method for manufacturing the same
US9640710B2 (en) Solar cell interconnection method using a flat metallic mesh
KR101258968B1 (ko) 태양 전지 및 태양 전지의 제조 방법
EP3525246B1 (en) Solar cell module
EP3157062B1 (en) Solar cell and method for manufacturing solar cell
JP5149376B2 (ja) 太陽電池素子及び太陽電池モジュール
US9842945B2 (en) Photovoltaic module with flexible circuit
US8497419B2 (en) Solar cell module
US20170288081A1 (en) Photovoltaic module
WO2007071064A1 (en) Solar cell with physically separated distributed electrical contacts
EP2605285B1 (en) Photovoltaic device
JP2015207598A (ja) 太陽電池モジュール、太陽電池およびこれに用いられる素子間接続体
US20120118369A1 (en) Solar cell architecture having a plurality of vias with shaped foil via interior
JP6701170B2 (ja) 光電変換素子及び光電変換モジュール
JP7203546B2 (ja) 太陽電池モジュール
WO2021149438A1 (ja) 太陽電池および太陽電池製造方法
KR20150062788A (ko) 태양 전지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6701170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150