JP6697127B2 - Resin-sealed semiconductor device and lead frame - Google Patents
Resin-sealed semiconductor device and lead frame Download PDFInfo
- Publication number
- JP6697127B2 JP6697127B2 JP2019506734A JP2019506734A JP6697127B2 JP 6697127 B2 JP6697127 B2 JP 6697127B2 JP 2019506734 A JP2019506734 A JP 2019506734A JP 2019506734 A JP2019506734 A JP 2019506734A JP 6697127 B2 JP6697127 B2 JP 6697127B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- hole
- groove
- semiconductor device
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、樹脂封止型半導体装置及びリードフレームに関する。 The present invention relates to a resin-sealed semiconductor device and a lead frame.
従来、基板に搭載された半導体チップの電極と、リードフレームとが電気的に接続されている樹脂封止型半導体装置が知られている(例えば、特開2004−146577号公報及び特開2006−202885号公報)。 Conventionally, there is known a resin-sealed semiconductor device in which an electrode of a semiconductor chip mounted on a substrate and a lead frame are electrically connected (for example, JP-A 2004-146577 and 2006-). No. 202885).
特開2004−146577号公報に記載されている半導体装置800(従来の半導体装置800とする。)は、図10に示すように、平板形状に形成された半導体チップ810と、ソース用電極接続片820aを有するソース用リード820と、ゲート用電極接続片830aを有するゲート用リード830と、ソース用電極接続片820aと半導体チップ810とを電気的に接続する複数の突起状端子(バンプ)840と、ゲート用電極接続片830aと半導体チップ810とを電気的に接続する突起状端子(バンプ)850とを備え、半導体チップ810、ソース用電極接続片820a、ゲート用電極接続片830aなどが樹脂封止されてなる半導体装置である。
A
このように構成されている従来の半導体装置800において、ソース用電極接続片820aには厚さ方向に貫通したスリット860が、隣り合う突起状端子840を仕切るように形成されている。
In the
従来の半導体装置800においては、スリット860の存在により、ソース用電極接続片820aの温度が上昇しても、当該ソース用電極接続片820aの熱膨張を抑制できるとともに、樹脂封止する際にスリット860から樹脂を流入させることができるとしている。
In the
一方、特開2006−202885号公報に記載されている半導体装置900(従来の半導体装置900とする。)は、図11に示すように、放熱ブロック910の表面に搭載された半導体チップ920,930と、半導体チップ920に接続された接合部941及び半導体チップ930に接続された接合部942を有する電極接続片940とを有し、これら半導体チップ920,930、接合部941及び接合部942などが樹脂封止されてなる半導体装置である。
On the other hand, a
このような構成となっている従来の半導体装置900において、電極接続片940には、放熱ブロック910に対向する2箇所の位置に第1貫通孔943がそれぞれ設けられているとともに、半導体チップ920,930との接合部941,942に対向する位置に第2貫通孔944がそれぞれ設けられている。
In the
従来の半導体装置900においては、第1貫通孔943が存在していることによって、樹脂封止する際に、樹脂を流入させることができ、また、第2第1貫通孔944が存在していることによって、各接合部941,942の「はんだフィレット」の状態などを目視などで検査可能している。
In the
ところで、電流の均一化や熱応力の緩和を目的として、半導体チップの電極が少なくとも1本の溝によって複数の領域に分割されているものがある(例えば、図12参照。)。 By the way, for the purpose of making the current uniform and alleviating the thermal stress, there is one in which the electrode of the semiconductor chip is divided into a plurality of regions by at least one groove (see, for example, FIG. 12).
このような半導体チップ(IGBTとする。)は、図12(a)及び図12(b)に示すように、エミッタ電極Eは、3本の溝S1,S2,S3によって、5つの領域A1〜A5に分割されている。そして、図12(c)に示すように、これら5つの領域A1〜A5が平板状のエミッタ電極接続片200Eに接続されている。
In such a semiconductor chip (referred to as an IGBT), as shown in FIGS. 12 (a) and 12 (b), the emitter electrode E has five regions A1 through three grooves S1, S2, S3. It is divided into A5. Then, as shown in FIG. 12C, these five regions A1 to A5 are connected to the flat emitter
また、平板状のエミッタ電極Eに平板状のエミッタ電極接続片200Eが接続された状態となると、、図12(d)に示すように、溝(図12(d)においては溝S1,S2のみが示されている。)は、当該溝S1,S2において樹脂の流入口となる側面側端部の開口が微細なものとなるとともに、当該溝S1,S2の上面側の開口が閉塞された状態となるため、溝S1,S2,S3は、樹脂の流入口が微細なパイプ状となってしまう。図12(d)においては図示されていないが、溝S3も同様である。
Further, when the flat plate-shaped emitter electrode E is connected to the flat plate-shaped emitter
このような半導体チップ100を用いて樹脂封止型半導体装置を製造する際には、樹脂封止の際に、樹脂が各領域間の溝S1,S2,S3に安定して流入して行かず、樹脂封止後に形成された樹脂封止体内の溝付近(溝の内部、樹脂の流入口及び樹脂の流出口などを含む)に空洞(気泡)が生じてしまい、高品質な樹脂封止型半導体装置とならないといった課題がある。このような課題は、上記従来の半導体装置800及び従来の半導体装置900に記載されている技術を採用したとしても解消されるものではない。
When manufacturing a resin-encapsulated semiconductor device using such a
そこで、本発明は上記した課題を解決するためになされたものであり、樹脂封止体内の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置を提供するととともに、樹脂封止体の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置とすることができるリードフレームを提供することを目的とする。 Therefore, the present invention has been made to solve the above-mentioned problems, and provides a high-quality resin-sealed semiconductor device in which no cavity exists near the groove in the resin-sealed body, and An object of the present invention is to provide a lead frame capable of being a high quality resin-sealed semiconductor device in which no cavity exists near the groove.
[1]本発明の樹脂封止型半導体装置は、一方の面に形成された平板状の電極が少なくとも1本の溝によって複数領域に分割されている半導体チップと、前記複数領域を覆うようにして前記平板状の電極に接続される平板状の電極接続片とが樹脂封止されてなる樹脂封止型半導体装置であって、前記電極接続片には、前記溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されていることを特徴とする。 [1] The resin-encapsulated semiconductor device of the present invention covers a semiconductor chip in which a plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and the plurality of regions. A resin-sealed semiconductor device in which a flat plate-shaped electrode connecting piece connected to the flat plate-shaped electrode is resin-sealed, wherein the electrode connecting piece has a position facing the groove. A through hole is formed so as to penetrate the electrode connecting piece in the thickness direction.
[2]本発明の樹脂封止型半導体装置においては、前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向に直交する方向の長さが、少なくとも前記溝の幅の長さを有することが好ましい。 [2] In the resin-encapsulated semiconductor device of the present invention, the through hole has a length in a direction orthogonal to a direction along the resin flow path when the resin flows through the groove during resin encapsulation. It is preferable to have at least the width of the groove.
[3]本発明の樹脂封止型半導体装置においては、前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向の長さが、当該樹脂の流路に沿う方向に直交する方向の長さよりも長い長孔形状をなすことが好ましい。 [3] In the resin-encapsulated semiconductor device of the present invention, the through-hole has a length in a direction along the resin flow path when the resin flows through the groove during resin encapsulation. It is preferable that the shape of the long hole is longer than the length in the direction orthogonal to the direction along the road.
[4]本発明の樹脂封止型半導体装置においては、前記溝は、樹脂封止時において前記樹脂が前記半導体チップに流入する際の流入方向に沿って所定間隔を置いて並列配置される2本の溝と、当該並列配置される2本の溝に交差して配置される溝と、を有し、前記貫通孔は、少なくとも、前記並列配置される2本の溝に交差して配置される溝に対向する位置で、かつ、前記並列配置される2本の溝に挟まれた区間に形成されていることが好ましい。 [4] In the resin-encapsulated semiconductor device of the present invention, the grooves are arranged in parallel at predetermined intervals along an inflow direction when the resin flows into the semiconductor chip during resin encapsulation. 2 A plurality of grooves and a groove arranged to intersect the two grooves arranged in parallel, and the through hole is arranged to intersect at least the two grooves arranged in parallel. It is preferable that the groove is formed at a position opposed to the groove formed between the two grooves arranged in parallel.
[5]本発明の樹脂封止型半導体装置においては、前記貫通孔は、第1貫通孔と当該第貫通孔と対をなす第2貫通孔とを有し、当該第1貫通孔及び当該第2貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿って並んで配置されていることが好ましい。 [5] In the resin-encapsulated semiconductor device of the present invention, the through hole has a first through hole and a second through hole that makes a pair with the first through hole, and the first through hole and the first through hole. It is preferable that the two through-holes are arranged side by side along a flow path of the resin when the resin flows through the groove during resin sealing.
[6]本発明の樹脂封止型半導体装置においては、前記半導体チップは複数個存在し、複数個の前記半導体チップの各半導体チップに形成されている前記平板状の電極ごとに、前記平板状の電極接続片が接続されていること前記半導体チップは複数個存在し、当該複数個の半導体チップの各半導体チップに形成されている前記平板状の電極ごとに、前記平板状の電極接続片が接続されていることが好ましい。 [6] In the resin-encapsulated semiconductor device of the present invention, a plurality of the semiconductor chips are present, and the flat plate-shaped electrode is formed for each flat plate-shaped electrode formed on each semiconductor chip of the plurality of semiconductor chips. There are a plurality of semiconductor chips, and the flat plate-shaped electrode connection piece is provided for each flat plate-shaped electrode formed on each semiconductor chip of the plurality of semiconductor chips. It is preferably connected.
[7]本発明のリードフレームは、一方の面に形成された平板状の電極が少なくとも一本の溝によって複数領域に分割されている半導体チップと、前記複数領域を覆うようにして前記平板状の電極に接続される平板状の電極接続片とが樹脂封止されてなる樹脂封止型半導体装置に用いられ、前記電極接続片を有するリードがフレーム部に一体形成されてなるリードフレームであって、前記電極接続片には、前記溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されていることを特徴とする。 [7] A lead frame according to the present invention includes a semiconductor chip in which a flat plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and the flat plate-shaped electrode so as to cover the plurality of regions. A lead frame which is used in a resin-sealed semiconductor device in which a flat plate-shaped electrode connection piece connected to the electrode is sealed with a resin, and leads having the electrode connection piece are integrally formed in a frame portion. Then, the electrode connecting piece is formed with a through hole penetrating in a thickness direction of the electrode connecting piece at a position facing the groove.
[8]本発明のリードフレームにおいては、前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向に直交する方向の長さが、少なくとも前記溝の幅の長さを有していることが好ましい。 [8] In the lead frame of the present invention, the through hole has at least the length of the groove in a direction orthogonal to a direction along a flow path of the resin when the resin flows through the groove during resin sealing. It preferably has a width length.
[9]本発明のリードフレームにおいては、前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向の長さが、当該樹脂の流路に沿う方向に直交する方向の長さよりも長い長孔形状を有することが好ましい。 [9] In the lead frame of the present invention, the through-hole has a length in a direction along the resin flow path when the resin flows through the groove during resin sealing in a direction along the resin flow path. It is preferable to have a long hole shape longer than the length in the direction orthogonal to.
[10]本発明のリードフレームにおいては、前記溝は、樹脂封止時において前記樹脂が前記半導体チップに流入する際の流入方向に沿って所定間隔を置いて並列配置される2本の溝と、当該並列配置される2本の溝に交差して配置される溝と、を有し、前記貫通孔は、少なくとも、前記並列配置される2本の溝に交差して配置される溝に対向する位置で、かつ、前記並列配置される2本の溝に挟まれた区間に形成されていること好ましい。 [10] In the lead frame of the present invention, the grooves are two grooves arranged in parallel at predetermined intervals along the inflow direction when the resin flows into the semiconductor chip during resin sealing. And a groove arranged to intersect the two grooves arranged in parallel, and the through hole faces at least a groove arranged to intersect the two grooves arranged in parallel. It is preferable that it is formed in a position sandwiched between the two grooves that are arranged in parallel at the position.
[11]本発明のリードフレームにおいては、前記貫通孔は、第1貫通孔と当該第貫通孔と対をなす第2貫通孔とを有し、当該第1貫通孔及び当該第2貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿って並んで配置されていることが好ましい。 [11] In the lead frame of the present invention, the through hole has a first through hole and a second through hole that makes a pair with the first through hole, and the first through hole and the second through hole are It is preferable that they are arranged side by side along the flow path of the resin when the resin flows through the groove during resin sealing.
[12]本発明のリードフレームにおいては、前記半導体チップは複数個存在し、当該複数個の半導体チップの各半導体チップに形成されている前記平板状の電極ごとに、前記平板状の電極接続片が接続されていることが好ましい。 [12] In the lead frame of the present invention, a plurality of the semiconductor chips are present, and the flat plate-shaped electrode connection piece is provided for each flat plate-shaped electrode formed on each semiconductor chip of the plurality of semiconductor chips. Are preferably connected.
本発明の樹脂封止型半導体装置によれば、一方の面に形成された平板状の電極が少なくとも1本の溝によって複数領域に分割されている半導体チップと、複数領域を覆うようにして平板状の電極に接続される平板状の電極接続片とが樹脂封止されてなる樹脂封止型半導体装置であって、電極接続片には、溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されている。これにより、樹脂封止時においては、貫通孔は、空気抜き用の孔として機能することとなり、樹脂は溝内を安定して流れるため、樹脂封止体内の溝付近に空洞が発生することを防止できる。その結果、本発明の樹脂封止型半導体装置は、樹脂封止体内の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。 According to the resin-sealed semiconductor device of the present invention, a semiconductor chip in which a plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and a flat plate so as to cover the plurality of regions Is a resin-sealed semiconductor device in which a flat plate-shaped electrode connecting piece connected to a flat electrode is resin-sealed, and the electrode connecting piece has a thickness of the electrode connecting piece at a position facing the groove. A through hole is formed so as to penetrate in the direction. As a result, during resin sealing, the through hole functions as a hole for air venting, and the resin flows stably in the groove, preventing the formation of cavities near the groove inside the resin sealing body. it can. As a result, the resin-encapsulated semiconductor device of the present invention is a high-quality resin-encapsulated semiconductor device in which no cavity exists near the groove inside the resin encapsulation body.
また、本発明のリードフレームによれば、一方の面に形成された平板状の電極が少なくとも一本の溝によって複数領域に分割されている半導体チップと、複数領域を覆うようにして平板状の電極に接続される平板状の電極接続片とが樹脂封止されてなる樹脂封止型半導体装置に用いられ、電極接続片を有するリードがフレーム部に一体形成されてなるリードフレームであって、電極接続片には、溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されている。これにより、樹脂封止時においては、貫通孔は、空気抜き用の孔として機能することとなり、樹脂は溝内を安定して流れるため、樹脂封止体内の溝付近に空洞が発生することを防止できる。その結果、このようなリードフレームを用いた樹脂封止型半導体装置は、樹脂封止体の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。 Further, according to the lead frame of the present invention, a semiconductor chip in which a plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and a plate-shaped electrode that covers the plurality of regions A lead frame which is used in a resin-sealed semiconductor device in which a flat plate-shaped electrode connection piece connected to an electrode is resin-sealed, and a lead having an electrode connection piece is integrally formed in a frame portion, The electrode connecting piece is formed with a through hole penetrating in the thickness direction of the electrode connecting piece at a position facing the groove. As a result, during resin sealing, the through hole functions as a hole for air venting, and the resin flows stably in the groove, preventing the formation of cavities near the groove inside the resin sealing body. it can. As a result, the resin-encapsulated semiconductor device using such a lead frame is a high-quality resin-encapsulated semiconductor device in which no cavity exists near the groove of the resin encapsulant.
以下、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described.
[実施形態1]
実施形態1に係る樹脂封止型半導体装置1は、図1(a)及び図1(b)に示すように、基板10と、当該基板10の一方の面に搭載された半導体チップ20と、当該半導体チップ20の各電極(詳細は後述する。)に接続されたリード31,32,33とを有し、基板10と、半導体チップ20と、リード31,32,33の一部とが樹脂封止体40によって封止された構成となっている。[Embodiment 1]
As shown in FIGS. 1A and 1B, the resin-sealed
実施形態1に係る樹脂封止型半導体装置1に用いられる半導体チップ20は、IGBTであるとする。このため、電極としては、エミッタ電極E、コレクタ電極C及びゲート電極Gを有している。ここで、エミッタ電極Eは、リード31の電極接続片31E(エミッタ電極接続片31Eという。)に接続され、コレクタ電極Cは基板10上の回路パターンに接続されている。なお、コレクタ電極Cは、図1において目視できない位置にあるため、図1においては図示されていない(後述する図3参照。)。また、当該コレクタ電極Cは、基板10の回路パターンを介してリード32のコレクタ電極接続片32Cに接続されている。また、ゲート電極Gは、ワイヤボンディングによってリード33のゲート電極接続片33Gに接続されている。
The
ところで、半導体チップ20は、図12において説明した半導体チップ100と同様に、エミッタ電極Eが溝S1,S2,S3によって5つの領域A1〜A5に分割されたものとなっている。ここで、溝S1,S2は、樹脂封止時において樹脂が半導体チップ20に流入する際の流入方向に沿って所定間隔を置いて並列配置(この場合、平行配置)される溝であり、溝S3は、当該並列配置される2本の溝S1,S2に交差(この場合、直交)して配置される溝である。すなわち、溝S3は樹脂封止時において樹脂が半導体チップ20に流入する際の流入方向に直交する方向に配置されている。
By the way, in the
そして、図1(b)に示すように、エミッタ電極Eの各領域A1〜A5には、当該各領域A1〜A5を覆うように、リード31のエミッタ電極接続片31Eが接続されている。具体的には、リード31のエミッタ電極接続片31Eは、平板状の電極接続片であって、当該平板状の電極接続片がエミッタ電極Eの各領域A1〜A5のほぼ全体を覆うように各領域A1〜A5に接続されている。
Then, as shown in FIG. 1B, the emitter
また、リード31のエミッタ電極接続片31Eには、エミッタ電極Eに形成されている溝S1,S2,S3に対向する位置に、当該エミッタ電極接続片31Eの厚み方向に貫通した貫通孔h11,h12,h13が形成されている。具体的には、貫通孔h11は、溝S1に対向した位置に設けられており、貫通孔h12は、溝S2に対向した位置に設けられており、貫通孔h13は、溝S3に対向した位置に設けられている。なお、貫通孔h11,h12,h13は、それぞれ対応する溝S1,S2,S3において、主に、樹脂封止時における空気抜き用の孔として機能する。
Further, in the emitter
ここで、樹脂封止時における樹脂の流れについて図2を参照して説明する。図2において、溝S1,S2,S3に描かれている破線R1,R2,R3は、各溝S1,S2,S3における樹脂の流路を示している。なお、流路を示す破線R1,R2,R3を以下の説明では、流路R1,R2,R3として説明する。樹脂封止時においては、樹脂は、まずは、溝S1,S2に流入して当該溝S1,S2内を流路R1,R2に沿って矢印方向に流れて行き、その後、樹脂は溝S3にも流入して当該溝S3内を流路R3に沿って矢印方向に流れて行く。 Here, the flow of resin at the time of resin sealing will be described with reference to FIG. In FIG. 2, broken lines R1, R2, R3 drawn in the grooves S1, S2, S3 indicate the resin flow paths in the grooves S1, S2, S3. The broken lines R1, R2, R3 indicating the flow paths will be described as flow paths R1, R2, R3 in the following description. At the time of resin sealing, the resin first flows into the grooves S1 and S2 and flows in the grooves S1 and S2 along the flow paths R1 and R2 in the arrow direction, and thereafter, the resin also flows into the grooves S3. It flows in and flows in the groove S3 along the flow path R3 in the arrow direction.
ところで、エミッタ電極接続片31(図2では図示せず。)が半導体チップ20のエミッタ電極Eに接続された状態となったときには、貫通孔h11,h12,h13は、図2の一点鎖線で示す位置に配置される。すなわち、貫通孔h11及び貫通孔h12は、溝S1及び溝S2に対向する位置に配置されるようにエミッタ電極接続片31Eに形成されている。また、貫通孔h13は、溝S1,S2に交差(この場合、直交)する溝S3に対向する位置で、かつ、溝S1と溝S2とに挟まれた区間の所定位置(位置Pとする。)に配置されるようにエミッタ電極接続片31Eに形成されている。
By the way, when the emitter electrode connecting piece 31 (not shown in FIG. 2) is in a state of being connected to the emitter electrode E of the
貫通孔h11、h12、h13が図2の一点鎖線で示す位置に配置されるようにエミッタ電極31Eに形成されていることによって、樹脂封止時に樹脂が溝S1,S2,S3に流入する際には、溝S1,S2,S3内に溜まっている空気を抜け易くすることができる効果が得られる。特に、溝S3は、他の溝S1,S2に比べて樹脂が遅れて流入してくるため、溝S3内には空気が溜まり易い。しかも、溝S3において溝S1と溝S2とに挟まれた区間には、空気がより溜まり易く、かつ、溜まった空気が抜けにくいものとなる。このことを考慮して、溝S1と溝S2とに挟まれた区間の所定位置(位置P)に貫通孔h13を設けることによって、溝S3において溝S1と溝S2とに挟まれた区間に溜まった空気を確実に抜くことができる。
Since the through holes h11, h12, h13 are formed in the
また、貫通孔h11,h12,h13は、樹脂封止時において樹脂が溝S1,S2,S3を流れる際の樹脂の流路R1,R2,R3に沿う方向に直交する方向の長さD1(図1(b)参照。)が、少なくとも溝S1,S2,S3の幅の長さw1(200μm程度とする。)を有している。なお、実施形態1に係る樹脂封止型半導体装置1においては、樹脂の流路R1,R2,R3に沿う方向に直交する方向の長さD1(横方向長さD1とする。)は、溝S1,S2,S3の幅の長さw1よりもよりもわずかに長い程度とする。
Further, the through holes h11, h12, h13 have a length D1 in the direction orthogonal to the direction along the resin flow paths R1, R2, R3 when the resin flows through the grooves S1, S2, S3 during resin sealing (FIG. 1 (b)) has at least the width w1 (about 200 μm) of the width of the grooves S1, S2, S3. In the resin-encapsulated
これにより、貫通孔h11,h12,h13は、それぞれに対応する溝S1,S2,S3を跨ぐように配置される。すなわち、貫通孔h11を例にとって説明すると、当該貫通孔h11の長手方向中心軸(流路R1に沿った方向の中心軸)を溝S1の長手方向の中心軸(流路R1に沿った中心軸)に対応させるように配置した場合、当該貫通孔h11は、溝S1を跨ぐように配置されることとなる。他の貫通孔h12,h13も同様である。 As a result, the through holes h11, h12, h13 are arranged so as to straddle the corresponding grooves S1, S2, S3. That is, taking the through hole h11 as an example, the central axis in the longitudinal direction of the through hole h11 (the central axis in the direction along the flow path R1) is defined as the central axis in the longitudinal direction of the groove S1 (the central axis along the flow path R1). ), The through hole h11 is arranged so as to straddle the groove S1. The same applies to the other through holes h12 and h13.
また、貫通孔h11,h12,h13は、樹脂の流路R1,R2,R3(図2参照。)に沿う方向の長さD2(縦方向長さD2という。)が、当該樹脂の流路R1,R2,R3に沿う方向に直交する方向の長さ(横方向長さD1)よりも長い長孔形状をなしている。このため、貫通孔h11,h12,h13の平面視形状としては、流路R1,R2,R3に沿った方向に長い形状、すなわち、縦方向に長い形状となる。ここで、縦方向に長い形状としては、「長円形」、「楕円形」、「卵型」及び「長方形」などの形状を例示できるが、実施形態1に係る樹脂封止型半導体装置1においては、長円形状であるとする。なお、実施形態1に係る樹脂封止型半導体装置1においては、縦方向長さD2は横方向長さD1よりもわずかに長い程度とする。
Further, the through holes h11, h12, h13 have a length D2 (referred to as a vertical length D2) in the direction along the resin flow paths R1, R2, R3 (see FIG. 2), and the resin flow path R1. , R2, R3, the long hole shape is longer than the length in the direction orthogonal to the direction (lateral length D1). Therefore, the through holes h11, h12, and h13 have a plan view shape that is long in the direction along the flow paths R1, R2, and R3, that is, a shape that is long in the vertical direction. Here, examples of the shape that is long in the vertical direction include shapes such as “oval”, “oval”, “egg shape”, and “rectangle”, but in the resin-encapsulated
次に、貫通孔h11,h12,h13と溝S1,S2,S3との位置関係について説明する。まず、貫通孔h11,h12と溝S1,S2との位置関係について図3を参照して説明する。なお、図3において、図1及び図2と同一構成要素には同一符号が付されている。図3に示すように、貫通孔h11は溝S1に対向する位置に設けられており、かつ、当該溝S1の幅方向において当該溝S1を跨ぐように設けられている。貫通孔h12も同様に、溝S2に対向する位置に設けられ、かつ、溝S2の幅方向において当該溝S2を跨ぐように設けられている。 Next, the positional relationship between the through holes h11, h12, h13 and the grooves S1, S2, S3 will be described. First, the positional relationship between the through holes h11 and h12 and the grooves S1 and S2 will be described with reference to FIG. In FIG. 3, the same components as those in FIGS. 1 and 2 are designated by the same reference numerals. As shown in FIG. 3, the through hole h11 is provided at a position facing the groove S1, and is provided so as to straddle the groove S1 in the width direction of the groove S1. Similarly, the through hole h12 is also provided at a position facing the groove S2 and so as to straddle the groove S2 in the width direction of the groove S2.
続いて、貫通孔h13と溝S3との位置関係について図4を参照して説明する。なお、図4において、図1、図2及び図3と同一構成要素には同一符号が付されている。図4に示すように、貫通孔h13は、溝S3に対向する位置に設けられ、かつ、溝S3の幅方向において当該溝S3を跨ぐように設けられている。 Next, the positional relationship between the through hole h13 and the groove S3 will be described with reference to FIG. In FIG. 4, the same components as those in FIGS. 1, 2 and 3 are designated by the same reference numerals. As shown in FIG. 4, the through hole h13 is provided at a position facing the groove S3, and is provided so as to straddle the groove S3 in the width direction of the groove S3.
また、図3及び図4においては、図1において図示されていないコレクタ電極Cが示されている。当該コレクタ電極Cは、基板10の一方の面(半導体チップ搭載面)に接続され、回路パターンを介してリード32のコレクタ電極接続32Cに接続されている。なお、コレクタ電極Cと基板10との間、及びエミッタ電極Eとリード31のエミッタ電極接続片31Eとの間には、図3では図示されていないが、実際には、それぞれはんだ層が存在する。また、基板10には、当該基板10の他方の面(半導体チップ20が搭載されている面とは反対側の面)には、放熱パッド50が取り付けられている。
Further, in FIGS. 3 and 4, the collector electrode C not shown in FIG. 1 is shown. The collector electrode C is connected to one surface (semiconductor chip mounting surface) of the
以上説明したように、実施形態1に係る樹脂封止型半導体装置1おいては、図1〜図4に示したように、リード31のエミッタ電極接続片31Eには、エミッタ電極Eに形成されている溝S1,S2,S3に対向する位置に、貫通孔h11,h12,h13が形成されている。このため、実施形態1に係る樹脂封止型半導体装置によれば、次に示すような効果が得られる。
As described above, in the resin-encapsulated
半導体チップ20のエミッタ電極Eには、貫通孔h11,h12,h13(図1、図3及び図4参照。)が形成されているエミッタ電極接続片31Eが接続されていることによって、樹脂封止時においては、貫通孔h11,h12,h13は、空気抜き用の孔として機能することとなり、樹脂は溝S1,S2,S3内を安定して流れるため、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することを防止できる。その結果、実施形態1に係る樹脂封止型半導体装置1は、樹脂封止体40内の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
The emitter electrode E of the
すなわち、リード31のエミッタ電極接続片31Eには、溝S1に対向する位置に貫通孔h11が形成され、溝S2に対向する位置に貫通孔h12が形成され、溝S3に対向する位置に貫通孔h13が形成されている。このため、樹脂封止時においては、当該貫通孔h11,h12,h13は、それぞれ対応する溝S1,S2,S3において空気抜き用の孔として機能することとなり、樹脂が溝S1,S2,S3に流入する際には、溝S1,S2,S3内に溜まっている空気が、貫通孔h11,h12,h13から抜け易くなる。それによって、樹脂は溝S1,S2,S3内を安定して流れるため、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することを防止できる。その結果、実施形態1に係る樹脂封止型半導体装置1は、樹脂封止体40内の溝S1,S2,S3付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
That is, in the emitter
特に、溝S3は、他の溝S1,S2に比べて樹脂が遅れて流入してくるため、溝S3内には空気が溜まり易い。しかも、溝S3において溝S1と溝S2とに挟まれた区間には、空気がより溜まり易く、かつ、溜まった空気が抜けにくいものとなる。このことを考慮して、溝S1と溝S2とに挟まれた区間の所定位置(位置P)に貫通孔h13を設けることによって、溝S3において溝S1と溝S2とに挟まれた区間に溜まった空気を確実に抜くことができる。それによって、樹脂は溝S1,S2だけではなく、溝S3内を安定して流れるため、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することを防止できる。
Particularly, since the resin flows into the groove S3 later than the other grooves S1 and S2, air is likely to be accumulated in the groove S3. Moreover, in the section of the groove S3 sandwiched between the groove S1 and the groove S2, the air is more likely to be accumulated, and the accumulated air is less likely to escape. In consideration of this, by providing the through hole h13 at a predetermined position (position P) in the section sandwiched between the groove S1 and the groove S2, the through hole h13 is accumulated in the section sandwiched between the groove S1 and the groove S2 in the groove S3. You can surely remove the air. As a result, the resin flows stably not only in the grooves S1 and S2 but also in the grooves S3, so that it is possible to prevent cavities from being generated near the grooves S1, S2, and S3 in the
また、実施形態1に係る樹脂封止型半導体装置1においては、貫通孔h11,h12,h13は、横方向長さD1(図1(b)参照。)が、溝S1,S2,S3の幅(図1(b)参照。)の長さw1よりもよりもわずかに長いものとしている。これにより、樹脂封止時においては、貫通孔h11,h12,h13は、空気抜き用の孔としての機能がより高いものとなり、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することをより確実に防止できる。
Further, in the resin-encapsulated
また、実施形態1に係る樹脂封止型半導体装置1においては、貫通孔h11,h12,h13は、縦方向長さD2(図1(b)参照。)が、当該樹脂の流路R1,R2,R3に沿う方向に直交する方向の長さ(横方向長さD1)よりも長い長円形状となっている。これによっても、貫通孔h11,h12,h13は、空気抜き用の孔としての機能がより高いものとなり、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することをより確実に防止できる。
Further, in the resin-encapsulated
次に、実施形態1に係る樹脂封止型半導体装置1に用いられるリードフレームRF1について説明する。
実施形態1に係る樹脂封止型半導体装置1に用いられるリードフレームRF1は、図5に示すように、エミッタ電極接続片31Eを有するリード31と、コレクタ電極接続片32Cを有するリード32と、ゲート電極接続片33Gを有するリード33とを有している。そして、これらリード31,32,33は、フレーム部80(外枠及び個々の部品の連結部を含む)に一体形成されている。なお、フレーム部80は、樹脂封止がなされた後においては、切断された状態となっている。Next, the lead frame RF1 used in the resin-sealed
As shown in FIG. 5, the lead frame RF1 used in the resin-sealed
図5に示すリードフレームRF1において、エミッタ電極接続片31Eには、貫通孔h11,h12,h13が形成されている。当該貫通孔h11,h12,h13については、図1〜図4において説明したため、ここでは、当該貫通孔h11,h12,h13についての説明は省略する。
In the lead frame RF1 shown in FIG. 5, through holes h11, h12, h13 are formed in the emitter
実施形態1に係る樹脂封止型半導体装置1は、このようなリードフレームRF1を用いているため、樹脂封止時においては、貫通孔h11,h12,h13は、空気抜き用の孔として機能することとなり、樹脂は溝S1,S2,S3内を安定して流れるため、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することを防止できる。その結果、実施形態1に係る樹脂封止型半導体装置1は樹脂封止体40の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
Since the resin-encapsulated
[実施形態2]
実施形態2に係る樹脂封止型半導体装置2が、実施形態1に係る樹脂封止型半導体装置1と異なる点は、エミッタ電極接続片31Eには、貫通孔h11,h12,h13に加えて、貫通孔h21,h22,h23が形成されている点である。なお、外観構成を含むその他の構成は、実施形態1に係る樹脂封止型半導体装置1と同様である。このため、実施形態1に係る樹脂封止型半導体装置1と同一構成要素には同一符号を付し、かつ、重複する説明は可能な限り省略する。また、以下の説明においては、貫通孔h11,h12,h13を「第1貫通孔h11,h12,h13」とし、貫通孔h21,h22,h23を「第2貫通孔h21,h22,h23」として説明する。[Embodiment 2]
The resin-sealed
エミッタ電極接続片31Eに設けられている第2貫通孔h21,h22,h23は、第1貫通孔h11,h12,h13と同様に、エミッタ電極接続片31Eの厚み方に貫通した貫通孔である。また、第2貫通孔h21,h22,h23は、図6(b)に示すように、溝S1,S2,S3に対向する位置で、かつ、第1貫通孔h11,h12,h13と対をなすように設けられている。ここで、第1貫通孔h11,h12,h13と対をなす第2貫通孔h21,h22,h23というのは、同じ溝に形成されている貫通孔同士を指している。すなわち、溝S1においては、第1貫通孔h11と第2貫通孔h21とが対をなし、溝S2においては、第1貫通孔h12と第2貫通孔h22とが対をなし、溝S3においては、第1貫通孔h13と第2貫通孔h23とが対をなしている。
The second through holes h21, h22, h23 provided in the emitter
そして、それぞれ対をなす第1貫通孔と第2第1貫通孔とは、樹脂封止時における樹脂の流路R1,R2,R3(図2参照。)に沿って所定間隔を置いた位置に形成されている。例えば、第1貫通孔h11及び第2貫通孔h21においては、第1貫通孔h11は溝S1における流路R1の上流側の位置に形成され、第2貫通孔h12は同じ流路R1において第1貫通孔h11よりも下流側の位置に形成されている。 The first through hole and the second first through hole forming a pair are located at predetermined positions along the resin flow paths R1, R2, R3 (see FIG. 2) at the time of resin sealing. Has been formed. For example, in the first through hole h11 and the second through hole h21, the first through hole h11 is formed at a position on the upstream side of the flow path R1 in the groove S1, and the second through hole h12 is the first in the same flow path R1. It is formed at a position downstream of the through hole h11.
また、第1貫通孔h12及び第2貫通孔h22においては、第1貫通孔h12は溝S2における流路R2の上流側の位置に形成され、第2貫通孔h12は同じ流路R2において第1貫通路h12よりも下流側の位置に形成されている。 In addition, in the first through hole h12 and the second through hole h22, the first through hole h12 is formed at a position on the upstream side of the flow path R2 in the groove S2, and the second through hole h12 is the first in the same flow path R2. It is formed at a position downstream of the through passage h12.
また、第1貫通孔h13及び第2貫通孔h23においては、第1貫通孔h13は溝S3における流路R3の上流側の位置に形成され、第2貫通孔h13は同じ流路R3において第1貫通路h13よりも下流側の位置に形成されている。 Further, in the first through hole h13 and the second through hole h23, the first through hole h13 is formed at a position on the upstream side of the flow path R3 in the groove S3, and the second through hole h13 is the first in the same flow path R3. It is formed at a position downstream of the through passage h13.
このように、第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23は、エミッタ電極接続片31Eにそれぞれが対をなして形成されている。そして、樹脂封止時においては、第1貫通孔h11,h12,h13は、主に、空気抜き用の孔として機能し、第2貫通孔h21,h22,h23は、主に、エミッタ電極E上を流れる樹脂を、それぞれ対応する溝S1,S2,S3内に流入させるための樹脂の流入用の孔として機能する。
Thus, the first through holes h11, h12, h13 and the second through holes h21, h22, h23 are formed in pairs on the emitter
なお、第2貫通孔h21,h22,h23のうち、第2貫通孔h21,h22の平面視形状は、実施形態2に係る樹脂封止型半導体装置2においては、第1貫通孔h11,h12,h13と同様の形状とし、第2貫通孔h23は円形(図6(b)参照。)としているが、当該第2貫通孔h23も第1貫通孔h11,h12,h13と同様の形状(長円形状)としてもよい。また、長円形状をなす第2貫通孔h21,h22の平面視サイズ(横方向長さD1及び縦方向長さD2)は、第1貫通孔h11,h12,h13と同様であるとする。また、円形をなす第2貫通孔h23の平面視サイズ(径)は、この場合、長円形状をなす第2貫通孔h21,h22の横方向長さD1と同じとしている。
In the resin-sealed
また、第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23は、平面視形状が互いに異なるようにしてもよい。例えば、第1貫通孔h11,h12,h13のみを長円形状として、第2貫通孔h21,h22,h23は長円形状以外の形状(例えば、円形)としてもよく、逆に、第2貫通孔h21,h22,h23のみを長円形状として、第1貫通孔h11,h12,h13は長円形状以外の形状(例えば、円形)としてもよい。また、図6に示す第2貫通孔h23のように、特定の貫通孔を他の貫通孔とは異なる形状としてもよい。 In addition, the first through holes h11, h12, h13 and the second through holes h21, h22, h23 may be different in plan view shape from each other. For example, only the first through holes h11, h12, h13 may have an oval shape, and the second through holes h21, h22, h23 may have a shape other than an oval shape (for example, a circular shape). Only h21, h22, and h23 may have an oval shape, and the first through holes h11, h12, and h13 may have a shape other than an oval shape (for example, a circular shape). Further, like the second through hole h23 shown in FIG. 6, the specific through hole may have a different shape from the other through holes.
また、第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23は、平面視サイズが互いに異なるようにしてもよい。例えば、第1貫通孔h11,h12,h13を第2貫通孔h21,h22,h23よりも大きなサイズとしてもよく、逆に、第2貫通孔h21,h22,h23を第1貫通孔h11,h12,h13よりも大きなサイズとしてもよく、特定の貫通孔を他の貫通孔とは異なるサイズとしてもよい。 Further, the first through holes h11, h12, h13 and the second through holes h21, h22, h23 may be different in plan view size from each other. For example, the first through holes h11, h12, h13 may have a larger size than the second through holes h21, h22, h23, and conversely, the second through holes h21, h22, h23 may be replaced by the first through holes h11, h12, The size may be larger than h13, and the specific through hole may be different in size from other through holes.
以上説明したように、実施形態2に係る樹脂封止型半導体装置2においては、図6に示したように、リード31のエミッタ電極接続片31Eには、対をなす貫通孔(第1貫通孔h11と第2貫通孔h21、第1貫通孔h12と第2貫通孔h22、第1貫通孔h13と第2貫通孔h23)同士が、樹脂の流路R1,R2,R3に沿って並んで形成されているため、実施形態1に係る樹脂封止型半導体装置1において得られる効果に加えて、次に示すような効果が得られる。
As described above, in the resin-sealed
すなわち、実施形態2に係る樹脂封止型半導体装置2においては、樹脂封止時においては、第1貫通孔h11,h12,h13が空気抜き用の孔として機能することに加えて、第2貫通孔h21,h22,h23が形成されているため、樹脂は溝S1,S2,S3内を安定して流れることとなり、樹脂封止体40内の溝S1,S2,S3付近に空洞が発生することを防止できるとともに、エミッタ電極接続片31Eの表面上を流れる樹脂をそれぞれの溝S1,S2,S3に確実に流入させることができる。その結果、実施形態2に係る樹脂封止型半導体装置2は、樹脂封止体40の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
That is, in the resin-encapsulated
次に、実施形態2に係る樹脂封止型半導体装置2に用いられるリードフレームRF2について説明する。
実施形態2に係る樹脂封止型半導体装置2に用いられるリードフレームRF2は、図7に示すように、基本的には、実施形態1に係る樹脂封止型半導体装置1において用いられるリードフレームRF1と同じである。リードフレームRF2がリードフレームRF2と異なる点は、リード31のエミッタ電極接続片31Eには、第1貫通孔h11,h12,h13と第2貫通孔h21,h22,h23とが対をなすように形成されている点である。当該第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23については、図6において説明したため、ここでは、当該第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23についての説明は省略する。Next, the lead frame RF2 used in the resin-sealed
The lead frame RF2 used in the resin-sealed
実施形態2に係る樹脂封止型半導体装置2は、このようなリードフレームRF2を用いているため、樹脂封止時においては、第1貫通孔h11,h12,h13が空気抜き用の孔として機能することに加えて、第2貫通孔h21,h22,h23が形成されているため、エミッタ電極接続片31Eの表面上を流れる樹脂をそれぞれの溝S1,S2,S3に、より確実に流入させることができる。その結果、実施形態2に係る樹脂封止型半導体装置2は、樹脂封止体40の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
Since the resin-sealed
[実施形態3]
実施形態3に係る樹脂封止型半導体装置3が、実施形態1に係る樹脂封止型半導体装置1及び実施形態2に係る樹脂封止型半導体装置2と異なる点は、樹脂封止体40内に2個の半導体チップ20,60が搭載されているとともに、リードとしては、リード31,33,34,35,36が設けられている点である。以下、半導体チップ20を第1半導体チップ20とし、半導体チップ60を第2半導体チップ60として説明する。なお、第2半導体チップ60も第1半導体チップ20と同様に、エミッタ電極Eは、溝S1,S2,S3によって領域A1〜A5に分割されているものとする(図12参照。)。[Third Embodiment]
The resin-sealed
第1半導体チップ20は、実施形態1に係る樹脂封止型半導体装置1及び実施形態2に係る樹脂封止型半導体装置2と同様に、エミッタ電極Eにリード31のエミッタ電極接続片31Eが接続され、図示されていないコレクタ電極Cが基板10の回路パターンに接続されており、ゲート電極Gがワイヤボンディングによってリード33のゲート電極接続片33Gに接続されている。また、第1半導体チップ20のコレクタ電極Cは基板10の回路パターンを介してリード35のコレクタ電極接続片35Cに接続されている。
In the
一方、第2半導体チップ60は、基板70上に載置されている。そして、当該第2半導体チップ60のエミッタ電極Eは、リード35のエミッタ電極接続片35Eに接続されている。このため、第1半導体チップ20のコレクタ電極Cと第2半導体チップ60エミッタ電極Eとは、リード35によって共通接続されている。また、第2半導体チップ60のコレクタ電極C(図示せず。)は、基板70の回路パターンに接続されている。そして、当該第2半導体チップ60のコレクタ電極Cは、基板70の回路パターンを介してリード34のコレクタ電極接続片34Cに接続され、第2半導体チップ60のゲート電極Gは、ワイヤボンディングによってリード36のゲート電極接続片36Gに接続されている。
On the other hand, the
また、実施形態3に係る樹脂封止型半導体装置3においては、第1半導体チップ20のエミッタ電極Eに接続されているエミッタ電極接続片31Eには、実施形態2に係る樹脂封止型半導体装置2と同様に、第1貫通孔h11,h12,h13と、第2貫通孔h21,h22,h23とが形成されている。また、第2半導体チップ60エミッタ電極Eに接続されているエミッタ電極接続片35Eにも、実施形態2に係る樹脂封止型半導体装置2と同様に、第1貫通孔h11,h12,h13と、第2貫通孔h21,h22,h23とが形成されている。
Further, in the resin-sealed
ここで、エミッタ電極接続片35Eに形成されている第1貫通孔h11,h12,h13と第2貫通孔h21,h22,h23との位置関係は、エミッタ電極接続片31Eに形成されている第1貫通孔h11,h12,h13と第2貫通孔h21,h22,h23との位置関係と同じであるとする。すなわち、エミッタ電極接続片35Eにおいても、第1貫通孔h11と第2貫通孔h21とが対をなし、当該対をなす第1貫通孔h11と第2貫通孔h21とは同じ溝S1の流路R1に沿って並んで配置され、かつ、第1貫通孔h11は第2貫通孔h21よりも流路R1の上流に位置するように配置されている。
Here, the positional relationship between the first through holes h11, h12, h13 formed in the emitter
同様に、第1貫通孔h12と第2貫通孔h22とが対をなし、当該対をなす第1貫通孔h12と第2貫通孔h22とは同じ溝S2の流路R2に沿って並んで配置され、かつ、第1貫通孔h12は第2貫通孔h22よりも流路R2の上流に位置するように配置されている。 Similarly, the first through hole h12 and the second through hole h22 form a pair, and the first through hole h12 and the second through hole h22 forming the pair are arranged side by side along the flow path R2 of the same groove S2. In addition, the first through hole h12 is arranged so as to be located upstream of the second through hole h22 in the flow path R2.
同様に、第1貫通孔h13と第2貫通孔h23とが対をなし、当該対をなす第1貫通孔h13と第2貫通孔h23とは同じ溝S3の流路R3に沿って並んで配置され、かつ、第1貫通孔h13は第2貫通孔h23よりも流路R3の上流に位置するように配置されている。 Similarly, the first through hole h13 and the second through hole h23 form a pair, and the first through hole h13 and the second through hole h23 forming the pair are arranged side by side along the flow path R3 of the same groove S3. In addition, the first through hole h13 is arranged so as to be located upstream of the second through hole h23 in the flow path R3.
また、エミッタ電極接続片35Eに形成されている第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23の平面視形状は、エミッタ電極接続片31Eに形成されている第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23の平面視形状とそれぞれ同じであるとする。また、エミッタ電極接続片35Eに形成されている第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23の平面視サイズは、エミッタ電極接続片31Eに形成されている第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23の平面視サイズとそれぞれ同じであるとする。
The plan view shapes of the first through holes h11, h12, h13 and the second through holes h21, h22, h23 formed in the emitter
ところで、このように構成されている実施形態3に係る樹脂封止型半導体装置3において、樹脂封止時における樹脂の充填方向は、図8(b)において、白抜き矢印Fで示す方向であるとする。このため、樹脂はx軸に沿って、図示の左方向に流れて行き、第1半導体チップ20及び第2半導体チップ60の部分のみに注目した場合には、第1半導体チップ20及び第2半導体チップ60のエミッタ電極Eにおいて、それぞれのエミッタ電極Eに形成されている溝S1,S2,S3に流入して行く。
By the way, in the resin-encapsulated
具体的には、第1半導体チップ20においては、図8(b)に示すように、樹脂は、溝S1,S2内を流路R1,R2に沿って矢印方向(図示の上方向)に流れて行くとともに、溝S3内を流路R3に沿って矢印方向(図示左方向)に流れて行く。一方、第2半導体チップ60においては、図8(b)に示すように、樹脂は、溝S1,S2内を流路R1,R2に沿って矢印方向(図示の下方向)に流れて行くとともに、溝S3内を流路R3に沿って矢印方向(図示左方向)に流れて行く。
Specifically, in the
以上説明したように、実施形態3に係る樹脂封止型半導体装置3においては、樹脂封止体40内に2個の半導体チップ(第1半導体チップ20及び第2半導体チップ60)が搭載されている樹脂封止型半導体装置であるが、このような樹脂封止型半導体装置においても、エミッタ電極接続片31E及びエミッタ電極接続片35Eには、それぞれ対をなす貫通孔(第1貫通孔h11と第2貫通孔h21、第1貫通孔h12と第2貫通孔h22、第1貫通孔h13と第2貫通孔h23)同士が、それぞれ樹脂の流路R1,R2,R3に沿って並んで配置されている。
As described above, in the resin-sealed
このため、実施形態3に係る樹脂封止型半導体装置3においては、樹脂封止体40内に搭載されている第1半導体チップ20及び第2半導体チップ60のそれぞれのエミッタ電極Eに形成されている溝S1,S2,S3付近に空洞が発生することを防止できるとともに、溝S1,S2,S3に樹脂を確実に流入させることができる。その結果、樹脂封止体40内に複数の半導体チップ(この場合、2個の半導体チップ)が搭載されている樹脂封止型半導体装置であっても、樹脂封止体40の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置となる。
Therefore, in the resin-encapsulated
次に、実施形態3に係る樹脂封止型半導体装置3に用いられるリードフレームRF3について説明する。
Next, the lead frame RF3 used in the resin-sealed
実施形態3に係る樹脂封止型半導体装置3に用いられるリードフレームRF3は、図9に示すように、第1半導体チップ20に対応する側の構成としては、エミッタ電極接続片31Eを有するリード31と、ゲート電極接続片33Gを有するリード33とを有している。一方、第2半導体チップ60に対応する側の構成としては、コレクタ電極接続片34Cを有するリード34と、ゲート電極接続片36Gを有するリード36とを有している。
As shown in FIG. 9, the lead frame RF3 used in the resin-sealed
また、実施形態3に係る樹脂封止型半導体装置3に用いられるリードフレームRF3は、第1半導体チップ20のコレクタ電極Cと第2半導体チップ60のエミッタ電極Eとを共通接続するリード35とがフレーム部80によって連結された構成となっている。なお、リード35は、第1半導体チップ20のコレクタ電極Cに接続するためのコレクタ電極接続片35Cと、第2半導体チップ60のエミッタ電極Eに接続するためのエミッタ電極接続片35Eを有している。そして、これら各リード31,33,34,35,36がフレーム部80に一体形成されている。
In addition, in the lead frame RF3 used in the resin-sealed
図9に示すリードフレームRF3において、エミッタ電極接続片31Eには、第1貫通孔h11,h12,h13と第2貫通孔h21,h22,h23とが対をなすように形成されているとともに、エミッタ電極接続片35Eにおいても、第1貫通孔h11,h12,h13と第2貫通孔h21,h22,h23とが対をなすように形成されている。当該第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23については、図8において説明したため、ここでは、当該第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23についての説明は省略する。
In the lead frame RF3 shown in FIG. 9, the emitter
実施形態3に係る樹脂封止型半導体装置3は、このようなリードフレームRF3を用いているため、樹脂封止時において、樹脂封止体40内に搭載されている第1半導体チップ20及び第2半導体チップ60のそれぞれのエミッタ電極Eに形成されている溝S1,S2,S3付近に空洞が発生することを防止できるとともに、溝S1,S2,S3に樹脂を確実に流入させることができる。その結果、樹脂封止体40内に複数の半導体チップ(この場合、2個の半導体チップ)が搭載されている樹脂封止型半導体装置であっても、樹脂封止体40の溝付近に空洞が存在しない高品質な樹脂封止型半導体装置とすることができる。
Since the resin-encapsulated
なお、本発明は上述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能となるものである。たとえば、下記に示すような変形実施も可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, the following modifications are possible.
(1)上記各実施形態においては、樹脂封止型半導体装置に搭載される半導体チップはIGBTであるとしたが,IGBTに限られるものではなく、平板状の電極が溝によって複数領域に分割されていて、当該複数領域を覆うようにして電極接続片で接続されるような半導体チップであれば、上記各実施形態と同様に実施可能である。 (1) In each of the above embodiments, the semiconductor chip mounted on the resin-sealed semiconductor device is the IGBT, but the semiconductor chip is not limited to the IGBT, and the flat electrode is divided into a plurality of regions by the groove. However, as long as it is a semiconductor chip that is connected by the electrode connecting piece so as to cover the plurality of regions, it can be implemented in the same manner as each of the above embodiments.
(2)上記各実施形態においては、半導体チップの電極が5個の領域に分割されている場合を例示したが、電極の分割数は5個に限られるものではなく、電極が2個以上の領域に分割されている場合であれば適用できる。すなわち、平板状の電極が少なくとも1本の溝によって複数領域に分割されている場合であれば適用できる。 (2) In each of the above-described embodiments, the case where the electrode of the semiconductor chip is divided into five regions is illustrated, but the number of divided electrodes is not limited to five, and the number of electrodes is two or more. It can be applied if it is divided into regions. That is, the present invention can be applied when the plate-shaped electrode is divided into a plurality of regions by at least one groove.
(3)上記実施形態においては、第1貫通孔の形状は長円形としたが、長円形であることに限られるものではなく、例えば、角孔(例えば、長方形又は正方形など)であってもよい。 (3) In the above-described embodiment, the shape of the first through hole is an elliptical shape, but the shape is not limited to an oval shape, and may be, for example, a square hole (for example, a rectangle or a square). Good.
(4)上記実施形態3においては、第1半導体チップ20及び第2半導体チップ60のそれぞれのエミッタ電極接続片31E,35Eは、実施形態2に係る樹脂封止型半導体装置2と同様に、第1貫通孔h11,h12,h13及び第2貫通孔h21,h22,h23が形成されている場合を例示したが、実施形態1に係る樹脂封止型半導体装置1と同様に、第1貫通孔h11,h12,h13のみが形成されているものであってもよい。
(4) In the third embodiment, the emitter
(5) 上記実施形態3においては、半導体チップが2個である場合について説明したが、半導体チップが3個以上である場合にも適用できる。 (5) In the third embodiment, the case where the number of semiconductor chips is two has been described, but the present invention can be applied to the case where the number of semiconductor chips is three or more.
(6)上記各実施形態においては、溝の断面(流路に直交する断面)は角形としたが、角形に限らず、例えば、U字型などであってもよい、 (6) In each of the above-described embodiments, the cross section of the groove (cross section orthogonal to the flow path) is a square, but the cross section is not limited to a square and may be, for example, a U-shape.
1,2,3・・・樹脂封止型半導体装置、10,70・・・基板、20・・・半導体チップ(第1半導体チップ)、60・・・半導体チップ(第2半導体チップ)、31,32,33,34,35,36・・・リード、31E,35E・・・エミッタ電極接続片、32C,34C,35C・・・コレクタ電極接続片、33G,36G・・・ゲート電極接続片、40・・・樹脂封止体、50・・・放熱パッド、A1〜A5・・領域、D1・・・横方向長さ、D2・・・縦方向長さ、E・・・エミッタ電極、C・・・コレクタ電極、G・・・ゲート電極、F・・・樹脂の充填方向、h11,h12,h13・・・第1貫通孔、h21,h22,h23・・・第2貫通孔、R1,R2,R3・・・流路、RF1,RF2,RF3・・・リードフレーム、S1,S2,S3・・・溝,w1・・・溝S1,S2,S3の幅の長さ 1, 2, 3 ... Resin-sealed semiconductor device, 10, 70 ... Substrate, 20 ... Semiconductor chip (first semiconductor chip), 60 ... Semiconductor chip (second semiconductor chip), 31 , 32, 33, 34, 35, 36 ... Lead, 31E, 35E ... Emitter electrode connecting piece, 32C, 34C, 35C ... Collector electrode connecting piece, 33G, 36G ... Gate electrode connecting piece, 40 ... Resin sealing body, 50 ... Heat dissipation pad, A1 to A5 ... Region, D1 ... Horizontal length, D2 ... Vertical length, E ... Emitter electrode, C. ..Collector electrodes, G ... Gate electrodes, F ... Resin filling direction, h11, h12, h13 ... First through holes, h21, h22, h23 ... Second through holes, R1, R2 , R3 ... flow path, RF1, RF2, RF3 ... lead frame , The length of S1, S2, S3 · · · groove, the width of w1 · · · groove S1, S2, S3
Claims (10)
前記電極接続片には、前記溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されており、
前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向に直交する方向の長さが、少なくとも前記溝の幅の長さを有することを特徴とする樹脂封止型半導体装置。 A semiconductor chip in which a plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and a plate-shaped electrode connected to the plate-shaped electrode so as to cover the plurality of regions. A resin-sealed semiconductor device in which a connection piece is resin-sealed,
In the electrode connecting piece, at a position facing the groove, a through hole penetrating in the thickness direction of the electrode connecting piece is formed ,
The through hole is characterized in that the length in the direction orthogonal to the direction along the flow path of the resin when the resin flows through the groove at the time of resin sealing has at least the width of the groove. Resin-sealed semiconductor device.
前記貫通孔は、少なくとも、前記並列配置される2本の溝に交差して配置される溝に対向する位置で、かつ、前記並列配置される2本の溝に挟まれた区間に形成されていることを特徴とする請求項1又は2に記載の樹脂封止型半導体装置。 The groove is divided into two grooves arranged in parallel at a predetermined interval along the inflow direction when the resin flows into the semiconductor chip during resin sealing, and two grooves arranged in parallel. And a groove arranged to intersect,
The through hole is formed at least at a position facing a groove arranged to intersect with the two grooves arranged in parallel, and in a section sandwiched between the two grooves arranged in parallel. resin-encapsulated semiconductor device according to claim 1 or 2, characterized in that there.
前記電極接続片には、前記溝に対向する位置に、当該電極接続片の厚み方向に貫通した貫通孔が形成されており、
前記貫通孔は、樹脂封止時において樹脂が前記溝を流れる際の前記樹脂の流路に沿う方向に直交する方向の長さが、少なくとも前記溝の幅の長さを有していることを特徴とするリードフレーム。 A semiconductor chip in which a plate-shaped electrode formed on one surface is divided into a plurality of regions by at least one groove, and a plate-shaped electrode connected to the plate-shaped electrode so as to cover the plurality of regions. A lead frame used in a resin-sealed semiconductor device in which a connecting piece is resin-sealed, wherein a lead having the electrode connecting piece is integrally formed in a frame portion,
In the electrode connecting piece, at a position facing the groove, a through hole penetrating in the thickness direction of the electrode connecting piece is formed ,
The through-hole has a length in a direction orthogonal to a direction along the flow path of the resin when the resin flows through the groove at the time of resin sealing, at least having a width of the groove. Characteristic lead frame.
前記貫通孔は、少なくとも、前記並列配置される2本の溝に交差して配置される溝に対向する位置で、かつ、前記並列配置される2本の溝に挟まれた区間に形成されていることを特徴とする請求項6又は7に記載のリードフレーム。 The groove is divided into two grooves arranged in parallel at a predetermined interval along the inflow direction when the resin flows into the semiconductor chip during resin sealing, and two grooves arranged in parallel. And a groove arranged to intersect,
The through hole is formed at least at a position facing a groove arranged to intersect with the two grooves arranged in parallel, and in a section sandwiched between the two grooves arranged in parallel. The lead frame according to claim 6 or 7 , wherein
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/007601 WO2019167188A1 (en) | 2018-02-28 | 2018-02-28 | Resin-sealed semiconductor device and lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019167188A1 JPWO2019167188A1 (en) | 2020-04-09 |
JP6697127B2 true JP6697127B2 (en) | 2020-05-20 |
Family
ID=67806077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019506734A Active JP6697127B2 (en) | 2018-02-28 | 2018-02-28 | Resin-sealed semiconductor device and lead frame |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6697127B2 (en) |
WO (1) | WO2019167188A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118514B2 (en) * | 1989-04-24 | 1995-12-18 | 株式会社東芝 | Solder bump type semiconductor device |
JP4190250B2 (en) * | 2002-10-24 | 2008-12-03 | 株式会社ルネサステクノロジ | Semiconductor device |
US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
US8513784B2 (en) * | 2010-03-18 | 2013-08-20 | Alpha & Omega Semiconductor Incorporated | Multi-layer lead frame package and method of fabrication |
CN108292642B (en) * | 2015-11-25 | 2021-04-30 | 三菱电机株式会社 | Power semiconductor device |
-
2018
- 2018-02-28 WO PCT/JP2018/007601 patent/WO2019167188A1/en active Application Filing
- 2018-02-28 JP JP2019506734A patent/JP6697127B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019167188A1 (en) | 2019-09-06 |
JPWO2019167188A1 (en) | 2020-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3640557B2 (en) | Lead frame having heat spread and semiconductor package using the lead frame | |
KR102073579B1 (en) | Semiconductor device, manufacturing method for semiconductor device, and electrode plate | |
US5623163A (en) | Leadframe for semiconductor devices | |
JP2018056369A (en) | Semiconductor device manufacturing method | |
JP6697127B2 (en) | Resin-sealed semiconductor device and lead frame | |
US7638860B2 (en) | Semiconductor device and lead frame | |
WO2017067346A1 (en) | Stacked flip chip packaging structure and manufacturing method therefor | |
JP2000208690A (en) | Lead frame, resin-sealed semiconductor device, and manufacture thereof | |
JP2018157070A (en) | Semiconductor device | |
TWI613776B (en) | Heat sink and chip package having the same | |
JP2018181962A (en) | Semiconductor device | |
JP3934079B2 (en) | Semiconductor device | |
TW201724429A (en) | Semiconductor device manufacturing method | |
JP5062086B2 (en) | Semiconductor device | |
JP5281797B2 (en) | Resin-sealed semiconductor device | |
JP2008227317A (en) | Semiconductor device, wiring board therefor, sealing die and manufacturing method | |
JP2007042709A (en) | Resin sealing mold and resin-sealing electronic component | |
JP7178978B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2024046328A (en) | semiconductor equipment | |
JP2008091758A (en) | Semiconductor device, and manufacturing method thereof | |
JP6171841B2 (en) | Semiconductor device | |
KR100693755B1 (en) | Lead frame structure for manufacturing semiconductor package | |
JP2004042407A (en) | Molding mold for resin-sealing semiconductor device | |
US20200006206A1 (en) | Semiconductor device and method of manufacturing the same | |
KR0163872B1 (en) | Packing structure having bond wire error prevention blocking lead |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6697127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |