JP6694650B2 - Semiconductor light emitting element - Google Patents

Semiconductor light emitting element Download PDF

Info

Publication number
JP6694650B2
JP6694650B2 JP2015172187A JP2015172187A JP6694650B2 JP 6694650 B2 JP6694650 B2 JP 6694650B2 JP 2015172187 A JP2015172187 A JP 2015172187A JP 2015172187 A JP2015172187 A JP 2015172187A JP 6694650 B2 JP6694650 B2 JP 6694650B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
refractive index
semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015172187A
Other languages
Japanese (ja)
Other versions
JP2017050392A (en
Inventor
伊藤 洋平
洋平 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015172187A priority Critical patent/JP6694650B2/en
Publication of JP2017050392A publication Critical patent/JP2017050392A/en
Application granted granted Critical
Publication of JP6694650B2 publication Critical patent/JP6694650B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device.

特許文献1の発光ダイオードは、支持基板の一面にオーミックコンタクト層、第2金属層、第1金属層、絶縁層、p型コンタクト層、p型クラッド層、MQW(Multiple Quantum Well :多重量子井戸)活性層、n型クラッド層およびn型コンタクト層がこの順に積層された半導体層を有すると共に、ODR構造を有している。すなわち、p型コンタクト層と第1金属層との間の絶縁層の一部領域にはコンタクト部が埋設されており、これにより第1金属層とp型コンタクト層とが電気的に接続されている。支持基板の裏面にはp側電極が、またn型コンタクト層上にはリング状のn側電極がそれぞれ設けられている。   The light emitting diode of Patent Document 1 has an ohmic contact layer, a second metal layer, a first metal layer, an insulating layer, a p-type contact layer, a p-type clad layer, and an MQW (Multiple Quantum Well) on one surface of a support substrate. The active layer, the n-type cladding layer, and the n-type contact layer have a semiconductor layer laminated in this order and have an ODR structure. That is, the contact portion is embedded in a partial region of the insulating layer between the p-type contact layer and the first metal layer, and thereby the first metal layer and the p-type contact layer are electrically connected. There is. A p-side electrode is provided on the back surface of the support substrate, and a ring-shaped n-side electrode is provided on the n-type contact layer.

特開2007−221029号公報JP, 2007-221029, A

特許文献1の発明では、ODR構造によって光取り出し効率の向上を図っているものの、未だ光取り出し効率を低下させる要因が残っている。たとえば、ODR構造のコンタクト部がAuZnからなり、その接続対象であるp型コンタクト層がAlGaInP系半導体からなるため、それらの接合部が共晶部となる。当該共晶部は光を吸収する性質を有するため、金属層における光の反射率が低下し、その結果、光取り出し効率の低下を招く。   In the invention of Patent Document 1, although the light extraction efficiency is improved by the ODR structure, there still remains a factor that reduces the light extraction efficiency. For example, since the contact portion of the ODR structure is made of AuZn and the p-type contact layer to be connected to it is made of AlGaInP-based semiconductor, the junction portion thereof becomes the eutectic portion. Since the eutectic portion has a property of absorbing light, the reflectance of light in the metal layer is reduced, and as a result, the light extraction efficiency is reduced.

本発明の目的は、従来に比べて光取り出し効率を向上できる半導体発光素子を提供することである。   An object of the present invention is to provide a semiconductor light emitting device capable of improving the light extraction efficiency as compared with the conventional one.

本発明の一実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、前記金属層と前記半導体層との間の透光導電層であって、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して前記金属層側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含む透光導電層とを含む。 A semiconductor light emitting device according to an embodiment of the present invention includes a substrate, a metal layer on the substrate, a light emitting layer, and a first light emitting layer disposed on the substrate side with respect to the light emitting layer. A semiconductor layer including a conductive type layer and a second conductive type layer disposed on the opposite side of the substrate with respect to the light emitting layer; and a translucent conductive layer between the metal layer and the semiconductor layer, Light transmission including at least a first portion having a refractive index n 1 and a second portion arranged on the metal layer side with respect to the first portion and having a refractive index n 2 lower than the refractive index n 1. And a conductive layer.

この構成によれば、半導体層から金属層へ向かうにしたがって、透光導電層の屈折率が第1部分および第2部分の順に段階的に小さくなっているので、半導体層に近い部分の屈折率を半導体層の屈折率に近づけることができる。これにより、半導体層と透光導電層との界面での屈折率差を小さくできるので、発光層で発生して金属層へ向かう光が透光導電層への入射前に反射することを抑制することができる。そのため、透光導電層における光の透過率が向上し、金属層での反射率を向上させることができる。しかも、相対的に屈折率が低い第2部分が金属層側に配置されているため、金属層で反射した光が透光導電層を通過する際、第2部分から第1部分への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、第1部分と第2部分との境界部で金属層側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子の光取り出し効率を向上させることができる。   With this structure, the refractive index of the translucent conductive layer gradually decreases in the order of the first portion and the second portion from the semiconductor layer toward the metal layer, so that the refractive index of the portion near the semiconductor layer is reduced. Can be close to the refractive index of the semiconductor layer. This can reduce the difference in the refractive index at the interface between the semiconductor layer and the light-transmitting conductive layer, so that the light generated in the light-emitting layer and traveling toward the metal layer is prevented from being reflected before being incident on the light-transmitting conductive layer. be able to. Therefore, the light transmittance of the translucent conductive layer is improved, and the reflectance of the metal layer can be improved. Moreover, since the second portion having a relatively low refractive index is disposed on the metal layer side, when the light reflected by the metal layer passes through the translucent conductive layer, the light is incident from the second portion to the first portion. , From a medium with a small refractive index to a medium with a large refractive index. Therefore, it is possible to suppress the reflection and return to the metal layer side again at the boundary between the first portion and the second portion. As a result, the light extraction efficiency of the semiconductor light emitting device can be improved.

本発明の一実施形態に係る半導体発光素子において、前記第1部分は、前記屈折率nを有する第1透光導電層であり、前記第2部分は、前記屈折率nを有する第2透光導電層であってもよい。
本発明の一実施形態に係る半導体発光素子において、前記第1透光導電層および前記第2透光導電層は、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)およびIZO(酸化インジウム亜鉛)の組み合わせからなっていてもよい。
In the semiconductor light emitting device according to one embodiment of the present invention, the first portion is a first light-transmitting conductive layer having the refractive index n 1 , and the second portion is a second light transmitting conductive layer having the refractive index n 2 . It may be a transparent conductive layer.
In the semiconductor light emitting device according to one embodiment of the present invention, the first light-transmissive conductive layer and the second light-transmissive conductive layer are made of ITO (indium tin oxide), ZnO (zinc oxide) and IZO (indium zinc oxide). It may consist of a combination.

本発明の一実施形態に係る半導体発光素子において、前記第1導電型層は、前記透光導電層に接続され、前記屈折率nよりも高い屈折率nを有するコンタクト層を含んでいてもよい。
この場合、第1導電型のコンタクト層から透光導電層の第1部分を経て第2部分へ向かって、屈折率がn>n>nの関係になっており、第1部分が、コンタクト層と第2部分との間の屈折率差を補う屈折率緩和部として機能する。
In the semiconductor light emitting device according to one embodiment of the present invention, the first conductivity type layer includes a contact layer connected to the translucent conductive layer and having a refractive index n 0 higher than the refractive index n 1. Good.
In this case, the refractive index has a relationship of n 0 > n 1 > n 2 from the first conductive type contact layer to the second part through the first part of the translucent conductive layer, and the first part is , And functions as a refractive index relaxation portion that compensates for the refractive index difference between the contact layer and the second portion.

また、本発明の他の実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、前記金属層と前記半導体層との間の屈折率nを有する透光導電層と、前記透光導電層と前記半導体層との間の絶縁層であって、当該屈折率nよりも高い屈折率nを有する絶縁層とを含み、前記透光導電層は、前記絶縁層を貫通して前記第1導電型層に接続されたコンタクト部を含む。 A semiconductor light emitting device according to another embodiment of the present invention is a substrate, a metal layer on the substrate, a metal layer formed on the metal layer, a light emitting layer, and the light emitting layer disposed on the substrate side. the first conductivity type layer, and a semiconductor layer comprising a second conductivity type layer disposed on the opposite side of the substrate to the light-emitting layer, the refractive index n a between the metal layer and the semiconductor layer And a light-transmitting conductive layer having an insulating layer between the light-transmitting conductive layer and the semiconductor layer, the insulating layer having a refractive index n b higher than the refractive index n a. The layer includes a contact portion penetrating the insulating layer and connected to the first conductivity type layer.

この構成によれば、絶縁層が、半導体層と透光導電層との間の屈折率差を補う屈折率緩和部として機能するので、半導体層に近い部分の屈折率を半導体層の屈折率に近づけることができる。これにより、発光層で発生して金属層へ向かう光が透光導電層への入射前に反射することを抑制することができる。また、透光導電層のコンタクト部と第1導電型層との接合が共晶接合とならないため、当該接合部において光が吸収されることを抑制することができる。そのため、透光導電層における光の透過率が向上し、金属層での反射率を向上させることができる。   According to this configuration, the insulating layer functions as a refractive index relaxation portion that compensates for the refractive index difference between the semiconductor layer and the translucent conductive layer, so that the refractive index of the portion close to the semiconductor layer becomes the refractive index of the semiconductor layer. You can get closer. Thereby, it is possible to suppress the light generated in the light emitting layer and traveling toward the metal layer from being reflected before being incident on the translucent conductive layer. In addition, since the contact between the contact portion of the translucent conductive layer and the first conductivity type layer is not a eutectic junction, it is possible to prevent light from being absorbed at the junction. Therefore, the light transmittance of the translucent conductive layer is improved, and the reflectance of the metal layer can be improved.

しかも、相対的に屈折率が低い透光導電層が金属層側に配置されているため、金属層で反射した光が透光導電層および絶縁層を通過する際に、透光導電層と絶縁層との界面で金属層側に再度反射して戻ってくることを抑制することもできる。さらに、コンタクト部を利用して半導体層に透光導電層を選択的に接続しているので、コンタクト部の配列形態を調節することによって、半導体層の面内に万遍なく電流を流すことができる。その結果、半導体発光素子の光取り出し効率を向上させることができる。   Moreover, since the translucent conductive layer having a relatively low refractive index is disposed on the metal layer side, when the light reflected by the metal layer passes through the translucent conductive layer and the insulating layer, it is insulated from the translucent conductive layer. It is also possible to suppress the reflection and return to the metal layer side again at the interface with the layer. Further, since the translucent conductive layer is selectively connected to the semiconductor layer by utilizing the contact portion, it is possible to flow current evenly in the plane of the semiconductor layer by adjusting the arrangement form of the contact portion. it can. As a result, the light extraction efficiency of the semiconductor light emitting device can be improved.

本発明の他の実施形態に係る半導体発光素子において、前記第1導電型層は、前記コンタクト部に接続され、前記絶縁層の屈折率 よりも高い屈折率nを有するコンタクト層を含んでいてもよい。
この場合、第1導電型のコンタクト層から絶縁層を経て透光導電層へ向かって、屈折率がn の関係になっており、絶縁層が、コンタクト層と透光導電層との間の屈折率差を補う屈折率緩和部として機能する。
In the semiconductor light emitting device according to another embodiment of the present invention, the first conductivity type layer includes a contact layer connected to the contact portion and having a refractive index n 0 higher than a refractive index n b of the insulating layer. You can leave.
In this case, the first conductivity type contact layer toward ToruHikarishirube conductive layer through the insulating layer, the refractive index has become a relation of n 0> n b> n a , the insulating layer, the contact layer and the translucent It functions as a refractive index relaxation portion that compensates for the refractive index difference with the conductive layer.

本発明の他の実施形態に係る半導体発光素子において、前記透光導電層は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
この構成によれば、絶縁層に近い部分の屈折率を絶縁層の屈折率に近づけることができるので、絶縁層と透光導電層との界面での屈折率差を小さくできる。これにより、当該界面での反射を抑制できるので、透光導電層における光の透過率を一層向上することができる。
In the semiconductor light emitting device according to another embodiment of the present invention, the translucent conductive layer may have a refractive index that gradually decreases from the semiconductor layer toward the metal layer.
According to this structure, the refractive index of the portion close to the insulating layer can be made close to the refractive index of the insulating layer, so that the difference in refractive index at the interface between the insulating layer and the light-transmitting conductive layer can be reduced. Thereby, reflection at the interface can be suppressed, so that the light transmittance of the translucent conductive layer can be further improved.

本発明の他の実施形態に係る半導体発光素子において、前記絶縁層は、SiN膜を含んでいてもよく、その場合、前記SiN膜は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
本発明の他の実施形態に係る半導体発光素子において、前記透光導電層は、ITO(酸化インジウムスズ)を含んでいてもよい。
In the semiconductor light emitting device according to another embodiment of the present invention, the insulating layer may include a SiN film, and in that case, the SiN film is gradually formed from the semiconductor layer toward the metal layer. It may have a smaller refractive index.
In the semiconductor light emitting device according to another embodiment of the present invention, the translucent conductive layer may include ITO (indium tin oxide).

本発明の他の実施形態に係る半導体発光素子において、前記絶縁層が、1.9〜2.2の屈折率および3000Å〜3500Åの厚さを有するSiN膜の単層膜からなり、前記透光導電層が、550Å〜650Åの厚さを有するITOの単層膜からなっていてもよい。
このような組み合わせによって、たとえば500nm〜900nmの波長帯域の光の反射率を向上させることができる。
In a semiconductor light emitting device according to another embodiment of the present invention, the insulating layer comprises a single layer film of SiN film having a refractive index of 1.9 to 2.2 and a thickness of 3000Å to 3500Å, The conductive layer may be a single layer film of ITO having a thickness of 550Å to 650Å.
Such a combination can improve the reflectance of light in the wavelength band of 500 nm to 900 nm, for example.

本発明の他の実施形態に係る半導体発光素子において、前記コンタクト部は、前記基板の面内に離散的に配列された複数のコンタクト部を含んでいてもよい。
また、本発明の一実施形態および他の実施形態に係る半導体発光素子では、以下の構成であってもよい。
たとえば、前記コンタクト層は、p型のGaPを含んでいてもよく、前記p型のGaPは、不純物として炭素を含んでいてもよい。
In the semiconductor light emitting device according to another embodiment of the present invention, the contact part may include a plurality of contact parts discretely arranged in a plane of the substrate.
Further, the semiconductor light emitting device according to one embodiment and another embodiment of the present invention may have the following configurations.
For example, the contact layer may include p-type GaP, and the p-type GaP may include carbon as an impurity.

また、前記金属層は、Auを含んでいてもよく、前記基板は、シリコン基板を含んでいてもよい。
また、前記半導体発光素子は、前記半導体層上の表面電極を含んでいてもよく、前記基板の裏面上の裏面電極を含んでいてもよい。
また、前記半導体層の表面は、微細な凹凸形状に形成されていてもよい。
In addition, the metal layer may include Au, and the substrate may include a silicon substrate.
Further, the semiconductor light emitting element may include a front surface electrode on the semiconductor layer, or may include a back surface electrode on the back surface of the substrate.
Further, the surface of the semiconductor layer may be formed in a fine uneven shape.

図1は、本発明の一実施形態に係る半導体発光素子を示す平面図である。FIG. 1 is a plan view showing a semiconductor light emitting device according to an embodiment of the present invention. 図2は、図1のII−II線に沿う断面図である。FIG. 2 is a sectional view taken along the line II-II in FIG. 図3Aは、図1および図2の半導体発光素子の製造工程を示す図である。FIG. 3A is a diagram showing a manufacturing process of the semiconductor light emitting device of FIGS. 1 and 2. 図3Bは、図3Aの次の工程を示す図である。FIG. 3B is a diagram showing a step subsequent to FIG. 3A. 図3Cは、図3Bの次の工程を示す図である。FIG. 3C is a diagram showing a step subsequent to FIG. 3B. 図3Dは、図3Cの次の工程を示す図である。FIG. 3D is a diagram showing a step subsequent to FIG. 3C. 図3Eは、図3Dの次の工程を示す図である。FIG. 3E is a diagram showing a step subsequent to FIG. 3D. 図3Fは、図3Eの次の工程を示す図である。FIG. 3F is a diagram showing a step subsequent to FIG. 3E. 図3Gは、図3Fの次の工程を示す図である。FIG. 3G is a diagram showing a step subsequent to FIG. 3F. 図3Hは、図3Gの次の工程を示す図である。FIG. 3H is a diagram showing a step subsequent to FIG. 3G. 図3Iは、図3Hの次の工程を示す図である。3I is a diagram showing a step subsequent to FIG. 3H. 図4は、本発明の他の実施形態に係る半導体発光素子を示す平面図である。FIG. 4 is a plan view showing a semiconductor light emitting device according to another embodiment of the present invention. 図5は、図4のV−V線に沿う断面図である。FIG. 5 is a sectional view taken along the line VV of FIG. 図6Aは、図4および図5の半導体発光素子の製造工程を示す図である。FIG. 6A is a diagram showing a manufacturing process of the semiconductor light emitting device of FIGS. 4 and 5. 図6Bは、図6Aの次の工程を示す図である。FIG. 6B is a diagram showing a step subsequent to FIG. 6A. 図6Cは、図6Bの次の工程を示す図である。FIG. 6C is a diagram showing a step subsequent to FIG. 6B. 図6Dは、図6Cの次の工程を示す図である。FIG. 6D is a diagram showing a step subsequent to FIG. 6C. 図6Eは、図6Dの次の工程を示す図である。FIG. 6E is a diagram showing a step subsequent to FIG. 6D. 図6Fは、図6Eの次の工程を示す図である。FIG. 6F is a diagram showing a step subsequent to FIG. 6E. 図6Gは、図6Fの次の工程を示す図である。FIG. 6G is a diagram showing a step subsequent to FIG. 6F. 図6Hは、図6Gの次の工程を示す図である。6H is a diagram showing a step subsequent to FIG. 6G. FIG. 図6Iは、図6Hの次の工程を示す図である。6I is a diagram showing a step subsequent to FIG. 6H. FIG. 図6Jは、図6Iの次の工程を示す図である。FIG. 6J is a diagram showing a step subsequent to FIG. 6I. 図7は、図1および図2の半導体発光素子の変形例を示す図である。FIG. 7 is a diagram showing a modification of the semiconductor light emitting device of FIGS. 1 and 2. 図8は、図5に示す絶縁層の変形例を示す図である。FIG. 8 is a diagram showing a modification of the insulating layer shown in FIG. 図9は、本発明の効果を説明するためのグラフである。FIG. 9 is a graph for explaining the effect of the present invention. 図10は、本発明の効果を説明するためのグラフである。FIG. 10 is a graph for explaining the effect of the present invention. 図11は、本発明の効果を説明するためのグラフである。FIG. 11 is a graph for explaining the effect of the present invention. 図12は、本発明の効果を説明するためのグラフである。FIG. 12 is a graph for explaining the effect of the present invention. 図13は、本発明の効果を説明するためのグラフである。FIG. 13 is a graph for explaining the effect of the present invention. 図14は、本発明の効果を説明するためのグラフである。FIG. 14 is a graph for explaining the effect of the present invention. 図15は、本発明の効果を説明するためのグラフである。FIG. 15 is a graph for explaining the effect of the present invention. 図16は、本発明の効果を説明するためのグラフである。FIG. 16 is a graph for explaining the effect of the present invention. 図17は、比較例に係る半導体発光素子の構造を示す図である。FIG. 17 is a diagram showing a structure of a semiconductor light emitting device according to a comparative example. 図18は、参考例に係る半導体発光素子の構造を示す図である。FIG. 18 is a diagram showing a structure of a semiconductor light emitting device according to a reference example. 図19は、実施例、比較例および参考例の輝度を示す図である。FIG. 19 is a diagram showing the luminance of Examples, Comparative Examples and Reference Examples.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体発光素子1を示す平面図である。図2は、図1のII−II線に沿う断面図である。
この半導体発光素子1は、基板2と、基板2上の金属層3と、金属層3上の透光導電層4と、透光導電層4上の本発明の半導体層の一例としてのAlInGaP系半導体積層構造5と、基板2の裏面(AlInGaP系半導体積層構造5と反対側の表面)に接触するように形成されたp側電極6(裏面電極)と、AlInGaP系半導体積層構造5の表面に接触するように形成されたn側電極7(表面電極)とを含む。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a plan view showing a semiconductor light emitting device 1 according to an embodiment of the present invention. FIG. 2 is a sectional view taken along the line II-II in FIG.
This semiconductor light emitting device 1 includes a substrate 2, a metal layer 3 on the substrate 2, a light-transmissive conductive layer 4 on the metal layer 3, and an AlInGaP-based system as an example of the semiconductor layer of the present invention on the light-transmissive conductive layer 4. The semiconductor laminated structure 5, the p-side electrode 6 (back surface electrode) formed so as to contact the back surface of the substrate 2 (the surface opposite to the AlInGaP-based semiconductor laminated structure 5), and the surface of the AlInGaP-based semiconductor laminated structure 5 are formed. And an n-side electrode 7 (front surface electrode) formed so as to be in contact with each other.

基板2は、この実施形態では、シリコン基板で構成されている。むろん、基板2は、たとえば、GaAs(ガリウム砒素)、GaP(リン化ガリウム)等の半導体基板で構成されていてもよい。基板2は、この実施形態では、図1に示すように平面視略正方形状に形成されているが、基板2の平面形状は特に制限されず、たとえば、平面視長方形状であってもよい。また、基板2の厚さは、たとえば、150μm程度であってもよい。   The substrate 2 is composed of a silicon substrate in this embodiment. Of course, the substrate 2 may be formed of a semiconductor substrate such as GaAs (gallium arsenide) or GaP (gallium phosphide). In this embodiment, the substrate 2 is formed in a substantially square shape in plan view as shown in FIG. 1, but the planar shape of the substrate 2 is not particularly limited, and may be rectangular in plan view, for example. Further, the thickness of the substrate 2 may be, for example, about 150 μm.

金属層3は、この実施形態では、AuまたはAuを含む合金で構成されている。金属層3は、Au層およびAu合金層それぞれの単層であってもよいし、これらの層および他の金属層が複数積層された層であってもよい。金属層3は、複数の積層構造である場合、少なくとも透光導電層4との接触面がAu層またはAu合金層(たとえば、AuBeNi等)で構成されていることが好ましい。一例として、(透光導電層4側)Au/Mo/Au/Ti(基板2側)で示される積層構造が挙げられる。さらに、金属層3は、金属層3を構成する複数の金属材料間に明瞭な境界が形成されず、当該複数の金属材料が、たとえば基板2側から順々に分布して構成されていてもよい。一方、この実施形態では、金属層3は、後述するように、成長基板24(後述)と基板2との貼り合わせによって第1金属層26(後述)と第2金属層27(後述)とが接合して形成されるものである。したがって、金属層3を構成するAu層の厚さ方向途中に、当該貼り合わせ工程の際に生じる貼り合わせ面に起因する境界が存在していてもよい。   In this embodiment, the metal layer 3 is made of Au or an alloy containing Au. The metal layer 3 may be a single layer of each of the Au layer and the Au alloy layer, or may be a layer in which a plurality of these layers and other metal layers are laminated. When the metal layer 3 has a plurality of laminated structures, it is preferable that at least the contact surface with the translucent conductive layer 4 is formed of an Au layer or an Au alloy layer (for example, AuBeNi). As an example, a laminated structure shown by (transparent conductive layer 4 side) Au / Mo / Au / Ti (substrate 2 side) can be given. Further, in the metal layer 3, even if a clear boundary is not formed between the plurality of metal materials forming the metal layer 3 and the plurality of metal materials are sequentially distributed from the substrate 2 side, for example. Good. On the other hand, in this embodiment, the metal layer 3 has a first metal layer 26 (described later) and a second metal layer 27 (described later) formed by bonding the growth substrate 24 (described later) and the substrate 2 as described below. It is formed by joining. Therefore, there may be a boundary in the thickness direction of the Au layer forming the metal layer 3 due to the bonding surface generated during the bonding step.

金属層3は、基板2の表面全域を覆うように形成されている。また、金属層3の(総)厚さは、たとえば、0.5μm程度であってもよい。
透光導電層4は、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して金属層3側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含む。この実施形態では、当該第1部分の一例としての第1透光導電層41(屈折率n)と、当該第2部分の一例としての第2透光導電層42(屈折率n)との2層構造で構成されている。透光導電層4は、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって屈折率が段階的に小さくなる構成であれば、たとえば、第2透光導電層42と金属層3との間に、さらに、第3透光導電層(屈折率n<屈折率n)、第4透光導電層(屈折率n<屈折率n)・・・第n透光導電層(屈折率n<屈折率nn−1)を含んでいてもよい。
The metal layer 3 is formed so as to cover the entire surface of the substrate 2. The (total) thickness of the metal layer 3 may be, for example, about 0.5 μm.
The translucent conductive layer 4 is arranged at least on the first portion having a refractive index n 1 and on the metal layer 3 side with respect to the first portion, and has a refractive index n 2 lower than the refractive index n 1 . Including two parts. In this embodiment, a first transparent conductive layer 41 (refractive index n 1 ) as an example of the first portion, and a second transparent conductive layer 42 (refractive index n 2 ) as an example of the second portion are provided. It has a two-layer structure. If the transparent conductive layer 4 has a structure in which the refractive index gradually decreases from the AlInGaP-based semiconductor laminated structure 5 toward the metal layer 3, for example, between the second transparent conductive layer 42 and the metal layer 3. In addition, a third translucent conductive layer (refractive index n 3 <refractive index n 2 ), a fourth translucent conductive layer (refractive index n 4 <refractive index n 3 ) ... The refractive index n n <refractive index n n-1 ) may be included.

第1透光導電層41および第2透光導電層42は、たとえば、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)およびIZO(酸化インジウム亜鉛)の組み合わせからなっていてもよい。これらの材料の屈折率は、たとえば、ITO=1.7〜2.3、ZnO=2.0およびIZO=1.9〜2.4である。組み合わせとしては、たとえば、第1透光導電層41がZnOであり、第2透光導電層42がITOであってもよい。これにより、金属層3と透光導電層4との界面をAu/ITO界面とすることができるため、金属層3と透光導電層4との密着力を十分に確保することができる。   The first transparent conductive layer 41 and the second transparent conductive layer 42 may be made of, for example, a combination of ITO (indium tin oxide), ZnO (zinc oxide) and IZO (indium zinc oxide). The refractive indices of these materials are, for example, ITO = 1.7 to 2.3, ZnO = 2.0 and IZO = 1.9 to 2.4. As a combination, for example, the first transparent conductive layer 41 may be ZnO and the second transparent conductive layer 42 may be ITO. As a result, the interface between the metal layer 3 and the light-transmissive conductive layer 4 can be an Au / ITO interface, so that sufficient adhesion between the metal layer 3 and the light-transmissive conductive layer 4 can be ensured.

また、透光導電層4は、金属層3の表面全域を覆うように形成されている。また、透光導電層4の(総)厚さは、たとえば、600Å程度であってもよい。
AlInGaP系半導体積層構造5は、発光層8と、p型半導体層9と、n型半導体層10とを含む。p型半導体層9は発光層8に対して基板2側に配置されており、n型半導体層10は発光層8に対してn側電極7側に配置されている。こうして、発光層8が、p型半導体層9およびn型半導体層10によって挟持されていて、ダブルヘテロ接合が形成されている。発光層8には、n型半導体層10から電子が注入され、p型半導体層9から正孔が注入される。これらが発光層8で再結合することによって、光が発生するようになっている。
The translucent conductive layer 4 is formed so as to cover the entire surface of the metal layer 3. The (total) thickness of the transparent conductive layer 4 may be, for example, about 600Å.
The AlInGaP-based semiconductor laminated structure 5 includes a light emitting layer 8, a p-type semiconductor layer 9, and an n-type semiconductor layer 10. The p-type semiconductor layer 9 is arranged on the substrate 2 side with respect to the light emitting layer 8, and the n-type semiconductor layer 10 is arranged on the n side electrode 7 side with respect to the light emitting layer 8. Thus, the light emitting layer 8 is sandwiched by the p-type semiconductor layer 9 and the n-type semiconductor layer 10 to form a double heterojunction. Electrons are injected from the n-type semiconductor layer 10 and holes are injected into the light-emitting layer 8 from the p-type semiconductor layer 9. Light is generated by recombining these in the light emitting layer 8.

p型半導体層9は、基板2側から順に、p型GaPコンタクト層11(たとえば0.3μm厚)、p型GaPウィンドウ層12(たとえば1.0μm厚)およびp型AlInPクラッド層13(たとえば0.8μm厚)を積層して構成されている。一方、n型半導体層10は、発光層8の上に、順に、n型AlInPクラッド層14(たとえば0.8μm厚)、n型AlInGaPウィンドウ層15(たとえば1.8μm厚)およびn型GaAsコンタクト層16(たとえば0.3μm厚)を積層して構成されている。   The p-type semiconductor layer 9 includes a p-type GaP contact layer 11 (for example, 0.3 μm thick), a p-type GaP window layer 12 (for example, 1.0 μm thick), and a p-type AlInP clad layer 13 (for example 0 .8 μm thick). On the other hand, the n-type semiconductor layer 10 has an n-type AlInP cladding layer 14 (for example, 0.8 μm thick), an n-type AlInGaP window layer 15 (for example, 1.8 μm thick), and an n-type GaAs contact on the light emitting layer 8 in this order. It is formed by stacking layers 16 (for example, 0.3 μm thick).

p型GaPコンタクト層11およびn型GaAsコンタクト層16は、それぞれp側電極6およびn側電極7とのオーミックコンタクトをとるための低抵抗層である。p型GaPコンタクト層11は、GaPにたとえばp型ドーパントとしてのC(カーボン)を高濃度にドープ(ドーピング濃度は、たとえば、2.0×1019cm−3)することによってp型半導体とされている。C(カーボン)をドーパントとして含むGaPであれば、透光導電層4の材料として使用されるITOと良好なオーミックコンタクトが得られる。また、n型GaAsコンタクト層16は、GaAsにたとえばn型ドーパントとしてのSiを高濃度にドープ(ドーピング濃度は、たとえば、1.0×1018cm−3)することによってn型半導体層とされている。 The p-type GaP contact layer 11 and the n-type GaAs contact layer 16 are low resistance layers for making ohmic contact with the p-side electrode 6 and the n-side electrode 7, respectively. The p-type GaP contact layer 11 is made into a p-type semiconductor by doping GaP with a high concentration of, for example, C (carbon) as a p-type dopant (doping concentration is 2.0 × 10 19 cm −3 ). ing. If GaP contains C (carbon) as a dopant, a good ohmic contact can be obtained with ITO used as the material of the translucent conductive layer 4. The n-type GaAs contact layer 16 is made into an n-type semiconductor layer by doping GaAs with a high concentration of Si as an n-type dopant (the doping concentration is, for example, 1.0 × 10 18 cm −3 ). ing.

p型GaPウィンドウ層12は、GaPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、2.0×1018cm−3)することによってp型半導体とされている。一方、n型AlInGaPウィンドウ層15は、AlInGaPにたとえばn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、1.0×1018cm−3)することによってn型半導体層とされている。 The p-type GaP window layer 12 is made into a p-type semiconductor by doping GaP with Mg as a p-type dopant (the doping concentration is, for example, 2.0 × 10 18 cm −3 ). On the other hand, the n-type AlInGaP window layer 15 is made into an n-type semiconductor layer by doping AlInGaP with, for example, Si as an n-type dopant (doping concentration is 1.0 × 10 18 cm −3 ).

p型AlInPクラッド層13は、AlInPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、5.0×1017cm−3)することによってp型半導体とされている。一方、n型AlInPクラッド層14は、AlInPにn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、5.0×1017cm−3)することによってn型半導体層とされている。 The p-type AlInP cladding layer 13 is made into a p-type semiconductor by doping AlInP with, for example, Mg as a p-type dopant (doping concentration is 5.0 × 10 17 cm −3 ). On the other hand, the n-type AlInP cladding layer 14 is made into an n-type semiconductor layer by doping AlInP with Si as an n-type dopant (doping concentration is, for example, 5.0 × 10 17 cm −3 ).

発光層8は、たとえばInGaPを含むMQW(multiple-quantum well)構造(多重量子井戸構造)を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。
発光層8は、この実施形態では、InGaP層からなる量子井戸層(たとえば5nm厚)とAlInGaP層からなる障壁層(たとえば4nm厚)とを交互に複数周期繰り返し積層して構成された多重量子井戸(MQW:Multiple-Quantum Well)構造を有している。この場合に、InGaPからなる量子井戸層は、Inの組成比が5%以上とされることによって、バンドギャップが比較的小さくなり、AlInGaPからなる障壁層は、バンドギャップが比較的大きくなる。たとえば、量子井戸層(InGaP)と障壁層(AlInGaP)とは交互に10〜40周期繰り返し積層されており、これにより、多重量子井戸構造の発光層8が構成されている。発光波長は、量子井戸層のバンドギャップに対応しており、バンドギャップの調整は、Inの組成比を調整することによって行うことができる。Inの組成比を大きくするほど、バンドギャップが小さくなり、発光波長が大きくなる。この実施形態では、発光波長は、量子井戸層(InGaP層)におけるInの組成を調整することによって、610nm〜680nm(たとえば625nm)とされている。
The light emitting layer 8 has an MQW (multiple-quantum well) structure (multiple quantum well structure) containing, for example, InGaP, and light is generated by recombination of electrons and holes, and the generated light is emitted. It is a layer for amplification.
In this embodiment, the light-emitting layer 8 is a multiple quantum well structure in which a quantum well layer (for example, 5 nm thick) made of an InGaP layer and a barrier layer (for example, 4 nm thick) made of an AlInGaP layer are alternately and repeatedly laminated for a plurality of cycles. (MQW: Multiple-Quantum Well) structure. In this case, the InGaP quantum well layer has a relatively small bandgap when the In composition ratio is 5% or more, and the AlInGaP barrier layer has a relatively large bandgap. For example, the quantum well layers (InGaP) and the barrier layers (AlInGaP) are alternately and repeatedly laminated for 10 to 40 cycles, whereby the light emitting layer 8 having the multiple quantum well structure is formed. The emission wavelength corresponds to the bandgap of the quantum well layer, and the bandgap can be adjusted by adjusting the In composition ratio. As the In composition ratio increases, the band gap decreases and the emission wavelength increases. In this embodiment, the emission wavelength is set to 610 nm to 680 nm (for example, 625 nm) by adjusting the In composition in the quantum well layer (InGaP layer).

図1および図2に示すように、AlInGaP系半導体積層構造5は、その一部が除去されることによって、メサ部17を形成している。より具体的には、AlInGaP系半導体積層構造5の表面から、n型半導体層10、発光層8およびp型半導体層9の一部がAlInGaP系半導体積層構造5の全周に亘ってエッチング除去され、横断面視略四角形状のメサ部17が形成されている。メサ部17の形状は、断面視略四角形状に限らず、たとえば台形状であってもよい。これにより、p型半導体層9のp型GaPウィンドウ層12およびこれよりも基板2側の層が、メサ部17から横方向に引き出された引き出し部18を構成している。図1に示すように、平面視において、メサ部17は引き出し部18に取り囲まれている。   As shown in FIGS. 1 and 2, the AlInGaP-based semiconductor laminated structure 5 has a mesa portion 17 formed by removing a part thereof. More specifically, part of the n-type semiconductor layer 10, the light emitting layer 8 and the p-type semiconductor layer 9 is removed by etching from the surface of the AlInGaP-based semiconductor laminated structure 5 over the entire circumference of the AlInGaP-based semiconductor laminated structure 5. A mesa portion 17 having a substantially rectangular cross section is formed. The shape of the mesa portion 17 is not limited to the substantially square shape in cross section, and may be, for example, a trapezoid. As a result, the p-type GaP window layer 12 of the p-type semiconductor layer 9 and the layer closer to the substrate 2 than the p-type GaP window layer 12 form a lead-out portion 18 that is pulled out laterally from the mesa portion 17. As shown in FIG. 1, the mesa portion 17 is surrounded by the drawer portion 18 in a plan view.

メサ部17の表面には、この実施形態では、微細な凹凸形状19が形成されている。この微細な凹凸形状19によって、AlInGaP系半導体積層構造5から取り出される光を拡散させることができる。この実施形態では、後述するようにn型GaAsコンタクト層16がn側電極7の形状に合わせて選択的に除去されることによってn型AlInGaPウィンドウ層15が露出しており、この露出面に微細な凹凸形状19が形成されている。なお、図1では、明瞭化のため微細な凹凸形状19を省略している。   In this embodiment, a fine concavo-convex shape 19 is formed on the surface of the mesa portion 17. The fine irregularities 19 can diffuse the light extracted from the AlInGaP-based semiconductor laminated structure 5. In this embodiment, as described later, the n-type GaAs contact layer 16 is selectively removed according to the shape of the n-side electrode 7 to expose the n-type AlInGaP window layer 15, and the exposed surface has a fine pattern. The uneven shape 19 is formed. In FIG. 1, the fine concavo-convex shape 19 is omitted for clarity.

裏面電極としてのp側電極6は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(基板2側)Ti/Au/Mo/Auで示される積層構造であってもよい。また、p側電極6は、基板2の裏面全域を覆うように形成されている。
表面電極としてのn側電極7は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(AlInGaP系半導体積層構造5側)Au/Ge/Ni/Auで示される積層構造であってもよい。
In this embodiment, the p-side electrode 6 as the back surface electrode is made of Au or an alloy containing Au. Specifically, a laminated structure represented by (substrate 2 side) Ti / Au / Mo / Au may be used. The p-side electrode 6 is formed so as to cover the entire back surface of the substrate 2.
In this embodiment, the n-side electrode 7 as the surface electrode is made of Au or an alloy containing Au. Specifically, (AlInGaP based semiconductor laminated structure 5 side) may be a laminated structure represented by Au / Ge / Ni / Au.

また、n側電極7は、パッド電極部20と、当該パッド電極部20の周囲に一定の領域を区画するようにパッド電極部20から選択的に枝状に延びる枝状電極部21とを一体的に含む。この実施形態では、平面視において、パッド電極部20がメサ部17の略中央に配置されており、当該パッド電極部20とメサ部17の4つの隅のそれぞれとの間に包囲領域22A,22B,22C,22Dを区画するように枝状電極部21が形成されている。各包囲領域22A〜22Dは、パッド電極部20からメサ部17の各周縁に向かって十字状に延びる枝状電極部21Aと、当該十字型の枝状電極部21に交差してメサ部17の各周縁に沿って延びる枝状電極部21Bと、パッド電極部20によって取り囲まれている。一方、包囲領域22A〜22Dを除く枝状電極部21Bの外側の領域は、メサ部17の外周領域23となっている。   Further, the n-side electrode 7 integrally includes a pad electrode portion 20 and a branch electrode portion 21 that selectively extends in a branch shape from the pad electrode portion 20 so as to partition a certain region around the pad electrode portion 20. Included. In this embodiment, the pad electrode portion 20 is arranged substantially in the center of the mesa portion 17 in a plan view, and the surrounding regions 22A and 22B are provided between the pad electrode portion 20 and each of the four corners of the mesa portion 17. , 22C, 22D are formed so as to partition the branch-shaped electrode portion 21. Each of the surrounding regions 22A to 22D intersects the branch-shaped electrode portion 21A extending in a cross shape from the pad electrode portion 20 toward each peripheral edge of the mesa portion 17 and the cross-shaped branch electrode portion 21 to form the mesa portion 17. It is surrounded by a branch electrode portion 21B extending along each peripheral edge and a pad electrode portion 20. On the other hand, the area outside the branch-shaped electrode portion 21B except the surrounding areas 22A to 22D is the outer peripheral area 23 of the mesa portion 17.

そして、この実施形態では、n型GaAsコンタクト層16がn側電極7と同じ形状を有していることから、包囲領域22A〜22Dおよび外周領域23にn型AlInGaPウィンドウ層15が露出している。
図3A〜図3Iは、図1および図2の半導体発光素子1の製造工程を工程順に示す図である。
Further, in this embodiment, since the n-type GaAs contact layer 16 has the same shape as the n-side electrode 7, the n-type AlInGaP window layer 15 is exposed in the surrounding regions 22A to 22D and the outer peripheral region 23. ..
3A to 3I are views showing a manufacturing process of the semiconductor light emitting device 1 of FIGS. 1 and 2 in the order of processes.

半導体発光素子1を製造するには、たとえば図3Aに示すように、GaAs等からなる成長基板24上に、エピタキシャル成長によってAlInGaP系半導体積層構造5が形成される。成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、AlInGaP系半導体積層構造5は、成長基板24の側から順に、n型AlInGaPエッチングストップ層25、n型GaAsコンタクト層16、n型AlInGaPウィンドウ層15、n型AlInPクラッド層14、発光層8、p型AlInPクラッド層13、p型GaPウィンドウ層12およびp型GaPコンタクト層11を含んでいる。AlInGaP系半導体積層構造5の形成後、たとえば蒸着法によって、透光導電層4が形成される。   To manufacture the semiconductor light emitting device 1, for example, as shown in FIG. 3A, the AlInGaP based semiconductor laminated structure 5 is formed on the growth substrate 24 made of GaAs or the like by epitaxial growth. As the growth method, a known growth method such as a molecular beam epitaxial growth method or a metal organic chemical vapor deposition method can be applied. At this stage, the AlInGaP-based semiconductor laminated structure 5 has the n-type AlInGaP etching stop layer 25, the n-type GaAs contact layer 16, the n-type AlInGaP window layer 15, the n-type AlInP cladding layer 14, and the light emission in order from the growth substrate 24 side. It includes a layer 8, a p-type AlInP cladding layer 13, a p-type GaP window layer 12 and a p-type GaP contact layer 11. After forming the AlInGaP-based semiconductor laminated structure 5, the translucent conductive layer 4 is formed by, for example, an evaporation method.

次に、図3Bに示すように、たとえば蒸着法によって、透光導電層4上に第1金属層26(たとえば1.7μm厚)が形成される。第1金属層26は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。
次の工程は、成長基板24と基板2との貼り合わせ工程である。貼り合わせ工程では、成長基板24上の第1金属層26と基板2上の第2金属層27とが接合される。第2金属層27は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。この第2金属層27は、貼り合わせ前に、たとえば蒸着法によって、基板2の表面(前述のp側電極6が形成される面の反対面)に形成されたものである。
Next, as shown in FIG. 3B, a first metal layer 26 (for example, 1.7 μm thick) is formed on the translucent conductive layer 4 by, for example, a vapor deposition method. The first metal layer 26 is made of Au or an alloy containing Au, and at least the outermost surface is made of an Au layer.
The next step is a step of bonding the growth substrate 24 and the substrate 2 together. In the bonding step, the first metal layer 26 on the growth substrate 24 and the second metal layer 27 on the substrate 2 are bonded. The second metal layer 27 is made of Au or an alloy containing Au, and at least the outermost surface is made of an Au layer. The second metal layer 27 is formed on the surface of the substrate 2 (the surface opposite to the surface on which the p-side electrode 6 is formed) by, for example, an evaporation method before the bonding.

より具体的には、図3Cに示すように、第1および第2金属層26,27同士を向い合せた状態で成長基板24と基板2とを重ね合わせ、第1および第2金属層26,27を接合する。第1および第2金属層26,27の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が10MPa〜20MPaであってもよい。この接合によって、図3Dに示すように、第1および第2金属層26,27が合わさって金属層3が形成される。   More specifically, as shown in FIG. 3C, the growth substrate 24 and the substrate 2 are overlapped with the first and second metal layers 26, 27 facing each other, and the first and second metal layers 26, 27 are stacked. Join 27. The joining of the first and second metal layers 26, 27 may be performed by thermocompression bonding, for example. The conditions for thermocompression bonding may be, for example, a temperature of 250 ° C. to 700 ° C., preferably about 300 ° C. to 400 ° C., and a pressure of 10 MPa to 20 MPa. By this joining, as shown in FIG. 3D, the first and second metal layers 26 and 27 are combined to form the metal layer 3.

次に、図3Dに示すように、たとえばウエットエッチングによって、成長基板24が除去される。ここで、AlInGaP系半導体積層構造5の最表面にn型AlInGaPエッチングストップ層25が形成されていることから、当該ウエットエッチングの際に、半導体発光素子1の特性に寄与するn型GaAsコンタクト層16やn型AlInGaPウィンドウ層15等に影響を与えなくて済む。その後、n型AlInGaPエッチングストップ層25も除去される。   Next, as shown in FIG. 3D, the growth substrate 24 is removed by, for example, wet etching. Since the n-type AlInGaP etching stop layer 25 is formed on the outermost surface of the AlInGaP-based semiconductor laminated structure 5, the n-type GaAs contact layer 16 that contributes to the characteristics of the semiconductor light emitting device 1 during the wet etching. The n-type AlInGaP window layer 15 and the like need not be affected. Then, the n-type AlInGaP etching stop layer 25 is also removed.

次の工程は、n側電極7の形成工程である。この実施形態では、リフトオフ法によってn側電極7が形成される。より具体的には、図3Eに示すように、まず、n側電極7の電極パターンと同一パターンの開口を有するレジスト28が、n型GaAsコンタクト層16上に形成される。次に、たとえば蒸着法によって、AlInGaP系半導体積層構造5上に電極材料膜29が積層される。   The next step is a step of forming the n-side electrode 7. In this embodiment, the n-side electrode 7 is formed by the lift-off method. More specifically, as shown in FIG. 3E, first, a resist 28 having openings having the same pattern as the electrode pattern of the n-side electrode 7 is formed on the n-type GaAs contact layer 16. Next, the electrode material film 29 is laminated on the AlInGaP-based semiconductor laminated structure 5 by, for example, a vapor deposition method.

次に、図3Fに示すように、レジスト28上の電極材料膜29が、レジスト28と共に除去される。これにより、n型GaAsコンタクト層16上に残った電極材料膜29からなるn側電極7が形成される。その後、n側電極7から露出するn型GaAsコンタクト層16がエッチングによって除去される。これにより、n側電極7以外の部分にn型AlInGaPウィンドウ層15が露出することになる。   Next, as shown in FIG. 3F, the electrode material film 29 on the resist 28 is removed together with the resist 28. As a result, the n-side electrode 7 made of the electrode material film 29 remaining on the n-type GaAs contact layer 16 is formed. Then, the n-type GaAs contact layer 16 exposed from the n-side electrode 7 is removed by etching. As a result, the n-type AlInGaP window layer 15 is exposed in a portion other than the n-side electrode 7.

次に、図3Gに示すように、たとえばフロスト処理(ウエットエッチング)等によって、n型AlInGaPウィンドウ層15の表面に微細な凹凸形状19が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。
次に、図3Hに示すように、AlInGaP系半導体積層構造5の周縁部が選択的に除去されることによって、メサ部17および引き出し部18が形成される。メサ部17および引き出し部18の形成は、たとえば、ウエットエッチングによって行ってもよい。
Next, as shown in FIG. 3G, a fine concavo-convex shape 19 is formed on the surface of the n-type AlInGaP window layer 15 by, for example, frosting (wet etching) or the like. The frost process may be performed by dry etching.
Next, as shown in FIG. 3H, the mesa portion 17 and the lead portion 18 are formed by selectively removing the peripheral portion of the AlInGaP-based semiconductor laminated structure 5. The mesa portion 17 and the lead portion 18 may be formed by, for example, wet etching.

次に、図3Iに示すように、たとえば蒸着法によって、基板2の裏面にp側電極6が形成される。以上の工程を経て、半導体発光素子1が得られる。
以上、この半導体発光素子1によれば、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって、透光導電層4の屈折率が第1透光導電層41(屈折率n)および第2透光導電層42(屈折率n<n)の順に段階的に小さくなっているので、AlInGaP系半導体積層構造5に近い部分の屈折率をAlInGaP系半導体積層構造5の屈折率に近づけることができる。
Next, as shown in FIG. 3I, the p-side electrode 6 is formed on the back surface of the substrate 2 by, for example, a vapor deposition method. The semiconductor light emitting device 1 is obtained through the above steps.
As described above, according to the semiconductor light emitting device 1, the refractive index of the light-transmissive conductive layer 4 is the first light-transmissive conductive layer 41 (refractive index n 1 ) and the 2 Since the light-transmissive conductive layer 42 (refractive index n 2 <n 1 ) is gradually reduced in order, the refractive index of the portion close to the AlInGaP-based semiconductor laminated structure 5 is brought close to that of the AlInGaP-based semiconductor laminated structure 5. be able to.

より具体的には、たとえば図2において、透光導電層4をITO(たとえば屈折率nITO=1.89)の単層膜で構成した場合、透光導電層4とp型GaPコンタクト層11(たとえば屈折率nGaP=3.4)との屈折率差(nGaP−nITO)が1.51となる。一方で、この実施形態のように、ITOとGaPとの間の屈折率差を補う屈折率緩和層として、たとえばIZO(たとえば屈折率nIZO=2.4)をITOとGaPとの間に挿入することによって、各層の界面での屈折率差を小さくすることができる。たとえば、IZOを挿入することで、GaP/IZO界面の屈折率差(nGaP−nIZO)を1.0にでき、IZO/ITO界面の屈折率差(nIZO−nITO)を0.51にでき、いずれの場合もGaP/ITO界面を形成した場合に比べて、屈折率差が小さくなっている。これにより、発光層8で発生して金属層3へ向かう光がAlInGaP系半導体積層構造5から透光導電層4へ入射するときに反射することを抑制することができる。そのため、透光導電層4における光の透過率が向上し、金属層3での反射率を向上させることができる。 More specifically, for example, in FIG. 2, when the transparent conductive layer 4 is formed of a single layer film of ITO (for example, refractive index n ITO = 1.89), the transparent conductive layer 4 and the p-type GaP contact layer 11 are formed. (e.g. refractive index n GaP = 3.4) refractive index difference between the (n GaP -n ITO) is 1.51. On the other hand, as in this embodiment, for example, IZO (for example, refractive index n IZO = 2.4) is inserted between ITO and GaP as a refractive index relaxation layer that compensates for the refractive index difference between ITO and GaP. By doing so, the difference in refractive index at the interface between the layers can be reduced. For example, by inserting IZO, refractive index difference between the GaP / IZO interface the (n GaP -n IZO) can be 1.0, the refractive index difference of IZO / ITO interface the (n IZO -n ITO) 0.51 In any case, the difference in refractive index is smaller than that in the case where the GaP / ITO interface is formed. Accordingly, it is possible to suppress the light generated in the light emitting layer 8 and traveling toward the metal layer 3 from being reflected when entering the translucent conductive layer 4 from the AlInGaP-based semiconductor laminated structure 5. Therefore, the light transmittance of the translucent conductive layer 4 is improved, and the reflectance of the metal layer 3 can be improved.

しかも、相対的に屈折率が低い第2透光導電層42が金属層3側に配置されているため、金属層3で反射した光が透光導電層4を通過する際、第2透光導電層42から第1透光導電層41への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、第1透光導電層41と第2透光導電層42との界面で金属層3側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子1の光取り出し効率を向上させることができる。   Moreover, since the second light-transmissive conductive layer 42 having a relatively low refractive index is disposed on the metal layer 3 side, when the light reflected by the metal layer 3 passes through the light-transmissive conductive layer 4, the second light-transmissive conductive layer 42 is transmitted. The incident light from the conductive layer 42 to the first translucent conductive layer 41 is from a medium having a small refractive index to a medium having a large refractive index. Therefore, it is possible to suppress the reflection and return to the metal layer 3 side again at the interface between the first light-transmissive conductive layer 41 and the second light-transmissive conductive layer 42. As a result, the light extraction efficiency of the semiconductor light emitting device 1 can be improved.

なお、上記では、透光導電層4として互いに異なる材料を用いることで屈折率差を設ける例を示した。しかし、ITO、ZnOおよびIZOは、その組成、成膜方法、結晶構造等によって屈折率を変化させることができるので、第1および第2透光導電層41,42として、互いに屈折率が異なる同一材料を用いることもできる。たとえば、屈折率nITOが2.3のITOを第1透光導電層41として使用し、屈折率nITOが1.89のITOを第2透光導電層42として使用してもよい。 Note that, in the above, the example in which the refractive index difference is provided by using different materials for the translucent conductive layer 4 has been shown. However, since ITO, ZnO, and IZO can change the refractive index depending on the composition, film forming method, crystal structure, etc., the first and second translucent conductive layers 41 and 42 have the same refractive index. Materials can also be used. For example, ITO having a refractive index n ITO of 2.3 may be used as the first transparent conductive layer 41, and ITO having a refractive index n ITO of 1.89 may be used as the second transparent conductive layer 42.

図4は、本発明の他の実施形態に係る半導体発光素子30を示す平面図である。図5は、図4のV−V線に沿う断面図である。図4および図5において、前述の図1および図2に示された要素と同じ要素については同一の参照符号を付し、その説明を省略する。
半導体発光素子30では、透光導電層4とAlInGaP系半導体積層構造5との間に絶縁層31が配置されている。
FIG. 4 is a plan view showing a semiconductor light emitting device 30 according to another embodiment of the present invention. FIG. 5 is a sectional view taken along the line VV of FIG. 4 and 5, the same elements as those shown in FIGS. 1 and 2 are designated by the same reference numerals, and the description thereof will be omitted.
In the semiconductor light emitting device 30, the insulating layer 31 is arranged between the translucent conductive layer 4 and the AlInGaP based semiconductor laminated structure 5.

絶縁層31は、この実施形態では、透光導電層4の屈折率nよりも高い屈折率nを有する絶縁材料で構成されている。具体的には、絶縁層31は、SiN膜からなっていてもよく、この実施形態では、絶縁層31はSiNの単層膜で構成されている。SiNの屈折率は、たとえば、SiN膜を成膜するときのガス流量を変えることで簡単に制御できる。たとえば、SiH、NHおよびNを使用してSiN膜を成膜する場合、Siの供給源であるSiHガスの流量を増やせば屈折率を上げることができ、SiHガスの流量を減らせば屈折率を下げることができる。これにより、SiNの屈折率を、たとえば、1.85〜2.4の範囲に制御することができる。すなわち、当該絶縁層31と金属層3との間の透光導電層4の屈折率nを考慮して、絶縁層31の屈折率を調節すればよい。 In this embodiment, the insulating layer 31 is made of an insulating material having a refractive index n b higher than the refractive index n a of the translucent conductive layer 4. Specifically, the insulating layer 31 may be made of a SiN film, and in this embodiment, the insulating layer 31 is made of a single layer film of SiN. The refractive index of SiN can be easily controlled, for example, by changing the gas flow rate when forming the SiN film. For example, when forming the SiN film by using SiH 4, NH 3, and N 2, it is possible to increase the refractive index by increasing the flow rate of the SiH 4 gas is a source of Si, the flow rate of SiH 4 gas If it is reduced, the refractive index can be lowered. As a result, the refractive index of SiN can be controlled within the range of, for example, 1.85 to 2.4. That is, the refractive index n a of ToruHikarishirube conductive layer 4 between the insulating layer 31 and the metal layer 3 in consideration, it may be adjusted to the refractive index of the insulating layer 31.

一方、絶縁層31によって透光導電層4とAlInGaP系半導体積層構造5との間が隔てられることから、透光導電層4は、絶縁層31を貫通するコンタクトホール33を介してp型GaPコンタクト層11に接続されたコンタクト部32を有している。これにより、半導体発光素子30には、ODR(Omni-Directional-Reflector)構造が形成されている。   On the other hand, since the insulating layer 31 separates the translucent conductive layer 4 and the AlInGaP-based semiconductor laminated structure 5 from each other, the translucent conductive layer 4 is connected to the p-type GaP contact through the contact hole 33 penetrating the insulating layer 31. It has a contact portion 32 connected to the layer 11. As a result, the semiconductor light emitting device 30 has an ODR (Omni-Directional-Reflector) structure.

コンタクト部32は、図4に示すように、基板2の面内に離散的に配列されている。たとえば、平面視四角形状のメサ部17内に行列状に配列されていてもよい。
この実施形態では、一対の枝状電極部21Bの外側の各外周領域23に、複数のコンタクト部32からなる外側列321が一列ずつ設けられている。各外側列321において、コンタクト部32は、枝状電極部21Bとの間に等しい間隔を保って枝状電極部21Bに沿って配列されている。
The contact portions 32 are discretely arranged in the plane of the substrate 2 as shown in FIG. For example, they may be arranged in a matrix in the mesa portion 17 having a quadrangular shape in plan view.
In this embodiment, one outer row 321 including a plurality of contact portions 32 is provided in each outer peripheral region 23 outside the pair of branch electrode portions 21B. In each of the outer rows 321, the contact portions 32 are arranged along the branch-shaped electrode portions 21B with the same distance from the branch-shaped electrode portions 21B.

一方、一対の枝状電極部21Bの内側の包囲領域22A〜22Dには、複数のコンタクト部32からなる内側列322が設けられている。内側列322は、たとえば、外側列321と平行に複数列設けられている。この実施形態では、包囲領域22Aと包囲領域22Dとの間を跨るように二列形成され、包囲領域22Bと包囲領域22Cとの間を跨るように二列形成されている。   On the other hand, in the surrounding regions 22A to 22D inside the pair of branch-shaped electrode portions 21B, the inner row 322 including the plurality of contact portions 32 is provided. The inner row 322 is provided in a plurality of rows parallel to the outer row 321, for example. In this embodiment, two rows are formed so as to straddle the surrounding area 22A and the surrounding area 22D, and two rows are formed so as to straddle the surrounding area 22B and the surrounding area 22C.

また、各コンタクト部32は、図5に示すように、AlInGaP系半導体積層構造5に向かうにしたがって先が窄まる断面視テーパ形状であってもよい。
また、透光導電層4は、この実施形態では、ITO、ZnOまたはIZOの単層膜で構成されている。たとえば、絶縁層31および透光導電層4の好ましい組み合わせとしては、絶縁層31が、1.9〜2.2の屈折率nおよび3000Å〜3500Åの厚さを有するSiN膜の単層膜からなり、透光導電層4が、550Å〜650Åの厚さを有するITOの単層膜からなることが挙げられる。このような組み合わせによって、たとえば500nm〜900nmの波長帯域の光の反射率を向上させることができる。むろん、透光導電層4は、絶縁層31よりも低い屈折率を有する範囲内では、前述の実施形態のように、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して金属層3側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含んでいてもよい。つまり、透光導電層4は、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
Further, as shown in FIG. 5, each contact portion 32 may have a tapered cross-sectional shape in which the tip is narrowed toward the AlInGaP-based semiconductor laminated structure 5.
In addition, the translucent conductive layer 4 is composed of a single layer film of ITO, ZnO or IZO in this embodiment. For example, as a preferable combination of the insulating layer 31 and the translucent conductive layer 4, the insulating layer 31 is formed of a single-layer SiN film having a refractive index n b of 1.9 to 2.2 and a thickness of 3000Å to 3500Å. That is, the translucent conductive layer 4 is made of a single layer film of ITO having a thickness of 550Å to 650Å. With such a combination, the reflectance of light in the wavelength band of 500 nm to 900 nm can be improved, for example. Of course, the light-transmitting conductive layer 4 has at least the first portion having the refractive index n 1 and the first portion having the refractive index n 1 within the range having the lower refractive index than the insulating layer 31, as in the above-described embodiment. And a second portion disposed on the metal layer 3 side and having a refractive index n 2 lower than the refractive index n 1 . That is, the translucent conductive layer 4 may have a refractive index that gradually decreases from the AlInGaP-based semiconductor laminated structure 5 toward the metal layer 3.

図6A〜図6Jは、図4および図5の半導体発光素子30の製造工程を工程順に示す図である。
半導体発光素子30を製造するには、たとえば図6Aに示すように、GaAs等からなる成長基板24上に、エピタキシャル成長によってAlInGaP系半導体積層構造5が形成される。成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、AlInGaP系半導体積層構造5は、成長基板24の側から順に、n型AlInGaPエッチングストップ層25、n型GaAsコンタクト層16、n型AlInGaPウィンドウ層15、n型AlInPクラッド層14、発光層8、p型AlInPクラッド層13、p型GaPウィンドウ層12およびp型GaPコンタクト層11を含んでいる。AlInGaP系半導体積層構造5の形成後、たとえばCVD法によって、絶縁層31が形成される。その後、絶縁層31が選択的にエッチングされることによってコンタクトホール33が形成される。
6A to 6J are views showing the manufacturing process of the semiconductor light emitting device 30 of FIGS. 4 and 5 in the order of processes.
To manufacture the semiconductor light emitting device 30, for example, as shown in FIG. 6A, the AlInGaP based semiconductor laminated structure 5 is formed on the growth substrate 24 made of GaAs or the like by epitaxial growth. As the growth method, a known growth method such as a molecular beam epitaxial growth method or a metal organic chemical vapor deposition method can be applied. At this stage, the AlInGaP-based semiconductor laminated structure 5 has the n-type AlInGaP etching stop layer 25, the n-type GaAs contact layer 16, the n-type AlInGaP window layer 15, the n-type AlInP cladding layer 14, and the light emission in order from the growth substrate 24 side. It includes a layer 8, a p-type AlInP cladding layer 13, a p-type GaP window layer 12 and a p-type GaP contact layer 11. After forming the AlInGaP-based semiconductor laminated structure 5, the insulating layer 31 is formed by, for example, the CVD method. After that, the contact hole 33 is formed by selectively etching the insulating layer 31.

次に、図6Bに示すように、たとえば蒸着法によって、絶縁層31上に透光導電層4が形成される。透光導電層4はコンタクトホール33に入り込み、p型GaPコンタクト層11に接続される。
次に、図6Cに示すように、たとえば蒸着法によって、透光導電層4上に第1金属層26(たとえば1.7μm厚)が形成される。第1金属層26は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。
Next, as shown in FIG. 6B, the transparent conductive layer 4 is formed on the insulating layer 31 by, for example, a vapor deposition method. The transparent conductive layer 4 enters the contact hole 33 and is connected to the p-type GaP contact layer 11.
Next, as shown in FIG. 6C, the first metal layer 26 (for example, 1.7 μm thick) is formed on the translucent conductive layer 4 by, for example, an evaporation method. The first metal layer 26 is made of Au or an alloy containing Au, and at least the outermost surface is made of an Au layer.

次の工程は、成長基板24と基板2との貼り合わせ工程である。貼り合わせ工程では、成長基板24上の第1金属層26と基板2上の第2金属層27とが接合される。第2金属層27は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。この第2金属層27は、貼り合わせ前に、たとえば蒸着法によって、基板2の表面(前述のp側電極6が形成される面の反対面)に形成されたものである。   The next step is a step of bonding the growth substrate 24 and the substrate 2 together. In the bonding step, the first metal layer 26 on the growth substrate 24 and the second metal layer 27 on the substrate 2 are bonded. The second metal layer 27 is made of Au or an alloy containing Au, and at least the outermost surface is made of an Au layer. The second metal layer 27 is formed on the surface of the substrate 2 (the surface opposite to the surface on which the p-side electrode 6 is formed) by, for example, an evaporation method before the bonding.

より具体的には、図6Dに示すように、第1および第2金属層26,27同士を向い合せた状態で成長基板24と基板2とを重ね合わせ、第1および第2金属層26,27を接合する。第1および第2金属層26,27の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が10MPa〜20MPaであってもよい。この接合によって、図6Eに示すように、第1および第2金属層26,27が合わさって金属層3が形成される。   More specifically, as shown in FIG. 6D, the growth substrate 24 and the substrate 2 are overlapped with the first and second metal layers 26 and 27 facing each other, and the first and second metal layers 26 and 27 are overlapped with each other. Join 27. The joining of the first and second metal layers 26, 27 may be performed by thermocompression bonding, for example. The conditions for thermocompression bonding may be, for example, a temperature of 250 ° C. to 700 ° C., preferably about 300 ° C. to 400 ° C., and a pressure of 10 MPa to 20 MPa. By this bonding, as shown in FIG. 6E, the first and second metal layers 26 and 27 are combined to form the metal layer 3.

次に、図6Eに示すように、たとえばウエットエッチングによって、成長基板24が除去される。ここで、AlInGaP系半導体積層構造5の最表面にn型AlInGaPエッチングストップ層25が形成されていることから、当該ウエットエッチングの際に、半導体発光素子30の特性に寄与するn型GaAsコンタクト層16やn型AlInGaPウィンドウ層15等に影響を与えなくて済む。その後、n型AlInGaPエッチングストップ層25も除去される。   Next, as shown in FIG. 6E, the growth substrate 24 is removed by, for example, wet etching. Since the n-type AlInGaP etching stop layer 25 is formed on the outermost surface of the AlInGaP-based semiconductor laminated structure 5, the n-type GaAs contact layer 16 that contributes to the characteristics of the semiconductor light emitting element 30 during the wet etching. The n-type AlInGaP window layer 15 and the like need not be affected. Then, the n-type AlInGaP etching stop layer 25 is also removed.

次の工程は、n側電極7の形成工程である。この実施形態では、リフトオフ法によってn側電極7が形成される。より具体的には、図6Fに示すように、まず、n側電極7の電極パターンと同一パターンの開口を有するレジスト28が、n型GaAsコンタクト層16上に形成される。次に、たとえば蒸着法によって、AlInGaP系半導体積層構造5上に電極材料膜29が積層される。   The next step is a step of forming the n-side electrode 7. In this embodiment, the n-side electrode 7 is formed by the lift-off method. More specifically, as shown in FIG. 6F, first, a resist 28 having openings having the same pattern as the electrode pattern of the n-side electrode 7 is formed on the n-type GaAs contact layer 16. Next, the electrode material film 29 is laminated on the AlInGaP-based semiconductor laminated structure 5 by, for example, a vapor deposition method.

次に、図6Gに示すように、レジスト28上の電極材料膜29が、レジスト28と共に除去される。これにより、n型GaAsコンタクト層16上に残った電極材料膜29からなるn側電極7が形成される。その後、n側電極7から露出するn型GaAsコンタクト層16がエッチングによって除去される。これにより、n側電極7以外の部分にn型AlInGaPウィンドウ層15が露出することになる。   Next, as shown in FIG. 6G, the electrode material film 29 on the resist 28 is removed together with the resist 28. As a result, the n-side electrode 7 made of the electrode material film 29 remaining on the n-type GaAs contact layer 16 is formed. Then, the n-type GaAs contact layer 16 exposed from the n-side electrode 7 is removed by etching. As a result, the n-type AlInGaP window layer 15 is exposed in a portion other than the n-side electrode 7.

次に、図6Hに示すように、たとえばフロスト処理(ウエットエッチング)等によって、n型AlInGaPウィンドウ層15の表面に微細な凹凸形状19が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。
次に、図6Iに示すように、AlInGaP系半導体積層構造5の周縁部が選択的に除去されることによって、メサ部17および引き出し部18が形成される。メサ部17および引き出し部18の形成は、たとえば、ウエットエッチングによって行ってもよい。
Next, as shown in FIG. 6H, fine unevenness 19 is formed on the surface of the n-type AlInGaP window layer 15 by, for example, frosting (wet etching). The frost process may be performed by dry etching.
Next, as shown in FIG. 6I, the mesa portion 17 and the lead portion 18 are formed by selectively removing the peripheral portion of the AlInGaP-based semiconductor laminated structure 5. The mesa portion 17 and the lead portion 18 may be formed by, for example, wet etching.

次に、図6Jに示すように、たとえば蒸着法によって、基板2の裏面にp側電極6が形成される。以上の工程を経て、半導体発光素子30が得られる。
以上、この半導体発光素子30によれば、絶縁層31が、AlInGaP系半導体積層構造5と透光導電層4との間の屈折率差を補う屈折率緩和部として機能するので、AlInGaP系半導体積層構造5に近い部分の屈折率を半導体層の屈折率に近づけることができる。
Next, as shown in FIG. 6J, the p-side electrode 6 is formed on the back surface of the substrate 2 by, for example, the vapor deposition method. The semiconductor light emitting device 30 is obtained through the above steps.
As described above, according to the semiconductor light emitting device 30, since the insulating layer 31 functions as a refractive index relaxation portion that compensates for the refractive index difference between the AlInGaP based semiconductor laminated structure 5 and the translucent conductive layer 4, the AlInGaP based semiconductor laminated layer. The refractive index of the portion close to the structure 5 can be made close to that of the semiconductor layer.

より具体的には、たとえば図5において、透光導電層4をITO(たとえば屈折率nITO=1.89)の単層膜で構成した場合、透光導電層4とp型GaPコンタクト層11(たとえば屈折率nGaP=3.4)との屈折率差(nGaP−nITO)が1.51となる。一方で、この実施形態のように、ITOとGaPとの間の屈折率差を補う屈折率緩和層として、たとえばSiN(たとえば屈折率nSiN=2.0)をITOとGaPとの間に挿入することによって、各層の界面での屈折率差を小さくすることができる。たとえば、SiNを挿入することで、GaP/SiN界面の屈折率差(nGaP−nSiN)を1.4にでき、SiN/ITO界面の屈折率差(nSiN−nITO)を0.11にでき、いずれの場合もGaP/ITO界面を形成した場合に比べて、屈折率差が小さくなっている。これにより、発光層8で発生して金属層3へ向かう光がAlInGaP系半導体積層構造5から透光導電層4へ入射するときに反射することを抑制することができる。 More specifically, for example, in FIG. 5, when the transparent conductive layer 4 is formed of a single layer film of ITO (for example, refractive index n ITO = 1.89), the transparent conductive layer 4 and the p-type GaP contact layer 11 are formed. (e.g. refractive index n GaP = 3.4) refractive index difference between the (n GaP -n ITO) is 1.51. On the other hand, as in this embodiment, as a refractive index relaxation layer for compensating for the refractive index difference between ITO and GaP, for example, SiN (for example, refractive index n SiN = 2.0) is inserted between ITO and GaP. By doing so, the difference in refractive index at the interface between the layers can be reduced. For example, by inserting a SiN, refractive index difference between the GaP / SiN interface the (n GaP -n SiN) can be a 1.4, the refractive index difference between the SiN / ITO interface the (n SiN -n ITO) 0.11 In any case, the difference in refractive index is smaller than that in the case where the GaP / ITO interface is formed. Accordingly, it is possible to suppress the light generated in the light emitting layer 8 and traveling toward the metal layer 3 from being reflected when entering the translucent conductive layer 4 from the AlInGaP-based semiconductor laminated structure 5.

しかも、基板2の面内に離散的に配列された複数のコンタクト部32によってODR構造が形成されているため、広い範囲で電流を狭窄することができ、基板2の面内方向に万遍なく光を発生させることができる。また、透光導電層4のコンタクト部32とp型GaPコンタクト層11との接合が共晶接合とならないため、当該接合部において光が吸収されることを抑制することができる。   Moreover, since the ODR structure is formed by the plurality of contact portions 32 that are discretely arranged in the surface of the substrate 2, the current can be confined in a wide range, and the in-plane direction of the substrate 2 is evenly distributed. Light can be generated. Further, since the junction between the contact portion 32 of the translucent conductive layer 4 and the p-type GaP contact layer 11 is not a eutectic junction, it is possible to suppress light absorption at the junction portion.

以上より、透光導電層4における光の透過率が向上し、金属層3での反射率を向上させることができる。
しかも、絶縁層31に対して相対的に屈折率が低い透光導電層4が金属層3側に配置されているため、金属層3で反射した光が透光導電層4から絶縁層31を通過する際、透光導電層4から絶縁層31への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、透光導電層4と絶縁層31との界面で金属層3側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子30の光取り出し効率を向上させることができる。
From the above, the light transmittance of the translucent conductive layer 4 is improved, and the reflectance of the metal layer 3 can be improved.
Moreover, since the translucent conductive layer 4 having a relatively low refractive index with respect to the insulating layer 31 is disposed on the metal layer 3 side, the light reflected by the metal layer 3 passes from the translucent conductive layer 4 to the insulating layer 31. When passing through, the light-transmissive conductive layer 4 enters the insulating layer 31 from a medium having a small refractive index to a medium having a large refractive index. Therefore, it is possible to suppress the reflection and return to the metal layer 3 side again at the interface between the translucent conductive layer 4 and the insulating layer 31. As a result, the light extraction efficiency of the semiconductor light emitting device 30 can be improved.

以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、図1および図2の実施形態において、透光導電層4は、基板2の面内全域に亘って積層構造を有しているが(つまり、積層界面が基板2の面内全域に亘って形成されている)、たとえば、光の取り出しに比較的寄与しない半導体発光素子1の周縁部には積層構造が形成されていなくてもよい。この場合、図7に示すように、第2透光導電層42は、たとえば第1透光導電層41の中央部に埋め込まれ、その底面に積層界面が形成されていてもよい。
Although the embodiments of the present invention have been described above, the present invention can be implemented in other forms.
For example, in the embodiment of FIGS. 1 and 2, the translucent conductive layer 4 has a laminated structure over the entire surface of the substrate 2 (that is, the laminated interface extends over the entire surface of the substrate 2). However, for example, the laminated structure may not be formed in the peripheral portion of the semiconductor light emitting device 1 that does not relatively contribute to the extraction of light. In this case, as shown in FIG. 7, the second light-transmissive conductive layer 42 may be embedded in, for example, the central portion of the first light-transmissive conductive layer 41, and a lamination interface may be formed on the bottom surface thereof.

また、図4および図5の実施形態において、絶縁層31の一例として、厚さ方向に屈折率が一定のSiN膜を挙げたが、たとえば、絶縁層31は、図8に示すように、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。このような構成は、たとえば、SiNの成膜中にSiHガスの流量を段階的に減らしていけばよい。 In addition, in the embodiments of FIGS. 4 and 5, a SiN film having a constant refractive index in the thickness direction is given as an example of the insulating layer 31, but for example, the insulating layer 31 may be formed of AlInGaP as shown in FIG. The refractive index may be gradually reduced from the system semiconductor laminated structure 5 toward the metal layer 3. With such a configuration, for example, the flow rate of the SiH 4 gas may be gradually reduced during the film formation of SiN.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。   In addition, various design changes can be made within the scope of the matters described in the claims.

次に、本発明を実施例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
まず、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって屈折率を段階的に小さくすることによって得られる効果に関して、実測データに基づいて詳細に説明する。
(1)ITOのみ、SiN+ITOおよびSiO+ITOの比較
図9および図10に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。
Next, the present invention will be described based on examples, but the present invention is not limited to the following examples.
First, the effect obtained by gradually decreasing the refractive index from the AlInGaP-based semiconductor laminated structure 5 toward the metal layer 3 will be described in detail based on actual measurement data.
(1) Comparison of ITO only, SiN + ITO, and SiO 2 + ITO With respect to the structure of [Experimental sample] shown in FIGS. 9 and 10, the reflectance from the Au layer was measured by vertically incident light.

図9および図10によると、波長が625nmの光に関してp−GaP層とAu層との間の構造による反射率を比較すると、SiN+ITO(水準3〜6)>ITOのみ(水準1)>SiO+ITO(水準2)であった。すなわち、SiOのようにp−GaPおよびITOよりも屈折率が低い層が、p−GaPとITOとの間に介在すると、高い反射率を得ることが困難であった。これは、光が閉じ込められて反射率が低下したものと考えられる。一方、水準3〜6のように、p−GaP/SiN/ITOの順に段階的に屈折率を小さくするとITOにおける光の透過率が向上し、反射率が上昇することがわかった。 According to FIGS. 9 and 10, comparing the reflectance of the structure between the p-GaP layer and the Au layer with respect to light having a wavelength of 625 nm, SiN + ITO (levels 3 to 6)> ITO only (level 1)> SiO 2 + ITO (level 2). That is, the layer has a lower refractive index than the p-GaP and ITO as SiO 2 is, when interposed between the p-GaP and ITO, it is difficult to obtain a high reflectivity. It is considered that this is because the light is trapped and the reflectance is lowered. On the other hand, it was found that when the refractive index was decreased stepwise in the order of p-GaP / SiN / ITO as in levels 3 to 6, the light transmittance of ITO was improved and the reflectance was increased.

また、水準3および4(ITO=1000Å)、水準5(ITO=2700Å)および水準6(ITO=4000Å)の比較から、ITO膜厚が薄いほど反射率が高いこともわかった。この点、ITO膜厚、SiN膜厚およびSiN屈折率の組み合わせについて、好ましい範囲をさらに検討した。
(2)ITO膜厚の比較(SiN膜なし)
図11に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは4パターン作製し、それぞれITOの厚さdを、631Å、713Å、950Åおよび2774Åとした。
Further, from the comparison of Levels 3 and 4 (ITO = 1000Å), Level 5 (ITO = 2700Å) and Level 6 (ITO = 4000Å), it was found that the thinner the ITO film thickness is, the higher the reflectance is. In this respect, the preferable range was further examined for the combination of the ITO film thickness, the SiN film thickness, and the SiN refractive index.
(2) Comparison of ITO film thickness (without SiN film)
The reflectance from the Au layer was measured by vertically incidenting light on the structure of [Experimental sample] shown in FIG. 11. Four patterns of samples were prepared, and the thickness d of ITO was 631Å, 713Å, 950Å, and 2774Å, respectively.

図11から、ITO膜厚が薄いほど振幅が大きく、厚いほど振幅が小さいことがわかった。また、波長が625nmの光に関しては、ITO=2774Åのサンプルが最も反射率が高かった。この結果から、反射率を向上させるためのITO膜厚の好ましい範囲は、図9および図10で示したSiN膜の挿入状態と、図11で示したSiN膜がない状態との間で相違することがわかった。すなわち、SiN膜を挿入するときには、それに合わせてITO膜厚も変更することが、より好ましい。
(3)SiN膜厚の比較(ITO=950Å)
図12に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは5パターン作製し、それぞれSiN膜の厚さdを、1023Å、2428Å、2980Å、3437Åおよび3944Åとした。また、参考として、SiN膜がないサンプルの反射率も測定した。
From FIG. 11, it was found that the thinner the ITO film, the larger the amplitude, and the thicker the ITO, the smaller the amplitude. Further, regarding light having a wavelength of 625 nm, the sample of ITO = 2774Å had the highest reflectance. From this result, the preferable range of the ITO film thickness for improving the reflectance differs between the inserted state of the SiN film shown in FIGS. 9 and 10 and the state without the SiN film shown in FIG. I understood it. That is, when the SiN film is inserted, it is more preferable to change the ITO film thickness accordingly.
(3) Comparison of SiN film thickness (ITO = 950Å)
The reflectance from the Au layer was measured by vertically injecting light into the structure of [Experimental sample] shown in FIG. Five patterns were prepared for the samples, and the thickness d of the SiN film was set to 1023Å, 2428Å, 2980Å, 3437Å and 3944Å. As a reference, the reflectance of the sample without the SiN film was also measured.

図12から、SiN膜厚が薄いほど振幅が大きく、厚いほど振幅が小さいことがわかった。また、波長が625nmの光に関しては、SiN膜厚が3000Å〜3500Å付近で反射率が高くなることがわかった。
(4)SiN屈折率の比較(ITO=950Å)
図13に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは3パターン作製し、それぞれSiN膜の屈折率nおよび厚さdを、(n=1.995、d=2428Å)、(n=2.261、d=2673Å)および(n=2.396、d=2413Å)とした。
From FIG. 12, it was found that the smaller the SiN film thickness, the larger the amplitude, and the thicker the SiN film, the smaller the amplitude. Further, it was found that the reflectance of light having a wavelength of 625 nm becomes high when the SiN film thickness is around 3000 Å to 3500 Å.
(4) Comparison of SiN refractive index (ITO = 950Å)
The reflectance from the Au layer was measured by vertically injecting light into the structure of [Experimental sample] shown in FIG. Three patterns were prepared for the samples, and the refractive index n and the thickness d of the SiN film were set to (n = 1.995, d = 2428Å), (n = 2.261, d = 2673Å) and (n = 2.396). , D = 2413Å).

図13から、SiN屈折率が高いほど反射率の波形の山が長波長側にシフトする傾向にあることがわかった。そして、波長が625nmの光にピークを合わせるためには、SiN屈折率が1.995〜2.261の範囲にする必要があることがわかる。
(5)SiN膜質とITO膜厚との関係
図14〜図16に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルはSiN膜質に関して3パターンとし、それぞれSiN膜の屈折率nおよび厚さdを、(n=1.995、d=1023Å)、(n=2.008、d=2980Å)および(n=2.02、d=3437Å)とした。さらに、当該各サンプルについて、ITO膜厚が異なるものを3種類作製した。ITO膜厚dは、それぞれ、d=631Å、d=713Åおよびd=950Åとした。
From FIG. 13, it was found that the higher the SiN refractive index, the more the peaks of the reflectance waveform tend to shift to the long wavelength side. Further, it is found that the SiN refractive index needs to be in the range of 1.995 to 2.261 in order to match the peak with light having a wavelength of 625 nm.
(5) Relationship between SiN film quality and ITO film thickness The reflectance from the Au layer was measured by vertically incident light on the structure of [Experimental sample] shown in FIGS. 14 to 16. The sample has three patterns regarding the quality of the SiN film, and the refractive index n and the thickness d of the SiN film are (n = 1.995, d = 1023Å), (n = 2.008, d = 2980Å) and (n = 2). .02, d = 3437Å). Further, three kinds of samples having different ITO film thicknesses were prepared from each sample. The ITO film thickness d was d = 631Å, d = 713Å and d = 950Å, respectively.

図14〜図16のいずれの結果においても、ITO膜厚が薄いほど反射率が高いことがわかった。これは、SiN/ITO積層構造の場合、SiN膜質によらずITO膜厚が薄いほど反射率が高い傾向にあることを示している。
一方、図14〜図16の結果を比較したところ、SiN膜質n=2.008、d=2980ÅおよびITO膜厚d=631Åの組み合わせ(図15)が最も高い反射率(約79%)であった。したがって、SiN膜とITOとを組み合わせる場合には、SiN膜質(屈折率および膜厚)およびITO膜厚を、この数値付近に合わせれば比較的高い反射率を得ることができる。
(6)輝度評価
本願発明者は、さらに、図4および図5の実施形態(SiN/ITO)の構造によって半導体発光素子の輝度がどの程度向上するのかを調べた。他の構造との比較のため、図17の構造(比較例1)および図18の構造(参考例1および2)の輝度も測定した。
In all the results of FIGS. 14 to 16, it was found that the thinner the ITO film thickness, the higher the reflectance. This indicates that in the case of the SiN / ITO laminated structure, the reflectance tends to be higher as the ITO film thickness is smaller regardless of the quality of the SiN film.
On the other hand, comparing the results of FIGS. 14 to 16, the combination of the SiN film quality n = 2.008, d = 2980Å and the ITO film thickness d = 631Å (FIG. 15) has the highest reflectance (about 79%). It was Therefore, when the SiN film and the ITO are combined, a relatively high reflectance can be obtained by adjusting the SiN film quality (refractive index and film thickness) and the ITO film thickness in the vicinity of these values.
(6) Luminance Evaluation The present inventor further investigated to what extent the luminance of the semiconductor light emitting device is improved by the structure of the embodiment (SiN / ITO) of FIGS. 4 and 5. The brightness of the structure of FIG. 17 (Comparative Example 1) and the structure of FIG. 18 (Reference Examples 1 and 2) was also measured for comparison with other structures.

図17の構造は、透光導電層4をITOの単層膜で構成したこと以外は、図2の構造と同じである。一方、図18の構造は、透光導電層4を設けず、p型GaPコンタクト層11(Mgドープ)と金属層3との間にSiO膜(参考例1)またはSiN膜(参考例2)の絶縁層34を介在させ、金属層3を直接p型GaPコンタクト層11に接合したものである。 The structure of FIG. 17 is the same as the structure of FIG. 2 except that the translucent conductive layer 4 is composed of a single layer film of ITO. On the other hand, in the structure of FIG. 18, the translucent conductive layer 4 is not provided, and the SiO 2 film (Reference Example 1) or the SiN film (Reference Example 2) is provided between the p-type GaP contact layer 11 (Mg-doped) and the metal layer 3. The metal layer 3 is directly bonded to the p-type GaP contact layer 11 with the insulating layer 34 of FIG.

各サンプルの輝度の測定結果を図19に示す。図19から明らかなように、実施例1の構造では、比較例1や参考例1および2に比べて、輝度が大幅に向上していることがわかる。   The measurement result of the luminance of each sample is shown in FIG. As is clear from FIG. 19, the structure of Example 1 has significantly improved luminance as compared with Comparative Example 1 and Reference Examples 1 and 2.

1 半導体発光素子
2 基板
3 金属層
4 透光導電層
5 AlInGaP系半導体積層構造
6 p側電極
7 n側電極
8 発光層
9 p型半導体層
10 n型半導体層
11 p型GaPコンタクト層
19 微細な凹凸形状
30 半導体発光素子
31 絶縁層
32 コンタクト部
41 第1透光導電層
42 第2透光導電層
DESCRIPTION OF SYMBOLS 1 Semiconductor light emitting element 2 Substrate 3 Metal layer 4 Light-transmitting conductive layer 5 AlInGaP-based semiconductor laminated structure 6 p-side electrode 7 n-side electrode 8 Light-emitting layer 9 p-type semiconductor layer 10 n-type semiconductor layer 11 p-type GaP contact layer 19 Fine Concavo-convex shape 30 Semiconductor light emitting element 31 Insulating layer 32 Contact portion 41 First light-transmitting conductive layer 42 Second light-transmitting conductive layer

Claims (14)

基板と、
前記基板上の金属層と、
前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、
前記金属層と前記半導体層との間の屈折率nを有する透光導電層と、
前記透光導電層と前記半導体層との間の絶縁層であって、当該屈折率nよりも高い屈折率nを有する絶縁層とを含み、
前記透光導電層は、前記絶縁層を貫通して前記第1導電型層に接続されたコンタクト部を含み、
前記透光導電層は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有している、半導体発光素子。
Board,
A metal layer on the substrate,
A light emitting layer formed on the metal layer, a first conductivity type layer disposed on the substrate side with respect to the light emitting layer, and a second conductivity type disposed on the opposite side of the substrate with respect to the light emitting layer. A semiconductor layer including a layer;
A translucent conductive layer having a refractive index na between the metal layer and the semiconductor layer;
An insulating layer between the translucent conductive layer and the semiconductor layer, the insulating layer having a refractive index n b higher than the refractive index n a ;
The translucent conductive layer includes a contact portion penetrating the insulating layer and connected to the first conductive type layer,
The semiconductor light emitting device, wherein the translucent conductive layer has a refractive index that gradually decreases from the semiconductor layer toward the metal layer.
基板と、
前記基板上の金属層と、
前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、
前記金属層と前記半導体層との間の屈折率nを有する透光導電層と、
前記透光導電層と前記半導体層との間の絶縁層であって、当該屈折率nよりも高い屈折率nを有する絶縁層とを含み、
前記透光導電層は、前記絶縁層を貫通して前記第1導電型層に接続されたコンタクト部を含み、
前記絶縁層は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有しているSiN膜を含む、半導体発光素子。
Board,
A metal layer on the substrate,
A light emitting layer formed on the metal layer, a first conductivity type layer disposed on the substrate side with respect to the light emitting layer, and a second conductivity type disposed on the opposite side of the substrate with respect to the light emitting layer. A semiconductor layer including a layer;
A translucent conductive layer having a refractive index na between the metal layer and the semiconductor layer;
An insulating layer between the translucent conductive layer and the semiconductor layer, the insulating layer having a refractive index n b higher than the refractive index n a ;
The translucent conductive layer includes a contact portion penetrating the insulating layer and connected to the first conductive type layer,
The semiconductor light emitting device, wherein the insulating layer includes a SiN film having a refractive index that gradually decreases from the semiconductor layer toward the metal layer.
前記第1導電型層は、前記コンタクト部に接続され、前記絶縁層の屈折率 よりも高い屈折率nを有するコンタクト層を含む、請求項1または2に記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein the first conductivity type layer includes a contact layer connected to the contact portion and having a refractive index n 0 higher than a refractive index n b of the insulating layer. 前記絶縁層は、SiN膜を含む、請求項1に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein the insulating layer includes a SiN film. 前記SiN膜は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有している、請求項4に記載の半導体発光素子。   The semiconductor light emitting device according to claim 4, wherein the SiN film has a refractive index that gradually decreases from the semiconductor layer toward the metal layer. 前記透光導電層は、ITO(酸化インジウムスズ)を含む、請求項1〜5のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein the translucent conductive layer contains ITO (indium tin oxide). 前記コンタクト部は、前記基板の面内に離散的に配列された複数のコンタクト部を含む、請求項1〜6のいずれか一項に記載の半導体発光素子。   7. The semiconductor light emitting device according to claim 1, wherein the contact portion includes a plurality of contact portions that are discretely arranged in a plane of the substrate. 前記コンタクト層は、p型のGaPを含む、請求項3に記載の半導体発光素子。   The semiconductor light emitting device according to claim 3, wherein the contact layer contains p-type GaP. 前記p型のGaPは、不純物として炭素を含んでいる、請求項8に記載の半導体発光素子。   The semiconductor light emitting device according to claim 8, wherein the p-type GaP contains carbon as an impurity. 前記金属層は、Auを含む、請求項1〜9のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein the metal layer contains Au. 前記基板は、シリコン基板を含む、請求項1〜10のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein the substrate includes a silicon substrate. 前記半導体層上の表面電極を含む、請求項1〜11のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, comprising a surface electrode on the semiconductor layer. 前記基板の裏面上の裏面電極を含む、請求項1〜12のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, further comprising a back surface electrode on the back surface of the substrate. 前記半導体層の表面は、微細な凹凸形状に形成されている、請求項1〜13のいずれか一項に記載の半導体発光素子。   The semiconductor light emitting device according to claim 1, wherein a surface of the semiconductor layer is formed in a fine uneven shape.
JP2015172187A 2015-09-01 2015-09-01 Semiconductor light emitting element Active JP6694650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015172187A JP6694650B2 (en) 2015-09-01 2015-09-01 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015172187A JP6694650B2 (en) 2015-09-01 2015-09-01 Semiconductor light emitting element

Publications (2)

Publication Number Publication Date
JP2017050392A JP2017050392A (en) 2017-03-09
JP6694650B2 true JP6694650B2 (en) 2020-05-20

Family

ID=58280156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015172187A Active JP6694650B2 (en) 2015-09-01 2015-09-01 Semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP6694650B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013112549B4 (en) 2013-11-14 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Process for the production of optoelectronic semiconductor components and optoelectronic semiconductor components
DE102018103169A1 (en) * 2018-02-13 2019-08-14 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component
US11271139B2 (en) 2018-10-12 2022-03-08 Rohm Co., Ltd. Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7364376B2 (en) * 2018-10-12 2023-10-18 ローム株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7360822B2 (en) 2019-06-13 2023-10-13 ローム株式会社 semiconductor light emitting device
JP7373435B2 (en) 2020-03-06 2023-11-02 ローム株式会社 semiconductor light emitting device
JP7046236B1 (en) 2021-01-05 2022-04-01 聯嘉光電股▲ふん▼有限公司 Highly reliable vertical light emitting diode structure that effectively disperses current

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648990B2 (en) * 2010-11-15 2014-02-11 Nec Corporation Optical device
DE102011012298A1 (en) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Composite substrate, composite substrate semiconductor chip and method of manufacturing composite substrates and semiconductor chips
JP5095848B1 (en) * 2011-05-18 2012-12-12 株式会社東芝 Semiconductor light emitting device
KR101795037B1 (en) * 2011-06-10 2017-12-01 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR101863732B1 (en) * 2011-10-11 2018-06-01 엘지이노텍 주식회사 Light Emitting Device
DE102012111573A1 (en) * 2012-11-29 2014-03-13 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device e.g. LED, has an intermediate layer made of transparent conducting oxide (TCO) material and which produces/receives a radiation having predetermined refractive index, during the operation of device
KR20150039518A (en) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
JP2017050392A (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6694650B2 (en) Semiconductor light emitting element
JP5953155B2 (en) Semiconductor light emitting device
JP5095840B2 (en) Semiconductor light emitting device
EP2339654B1 (en) Light emitting diode
US20070114545A1 (en) Vertical gallium-nitride based light emitting diode
JP5661660B2 (en) Semiconductor light emitting device
JP5377725B1 (en) Semiconductor light emitting device
JP2007123517A (en) Semiconductor light-emitting element, and semiconductor light-emitting apparatus
JPWO2013051326A1 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
US10164154B2 (en) Semiconductor light emitting device
TW201637240A (en) Semiconductor light emitting element and method of manufacturing the same
TWI653769B (en) Point source light-emitting diode
KR101812745B1 (en) Light emitting diode and method for fabricating the same
JP6684541B2 (en) Light emitting element
JP2006237467A (en) Semiconductor light emitting element and manufacturing method thereof
JP6650143B2 (en) Semiconductor light emitting device
WO2016152397A1 (en) Nitride semiconductor light emitting element
JP5865870B2 (en) Semiconductor light emitting device
US20160172540A1 (en) Light-emitting device
JP6190591B2 (en) Semiconductor light emitting device
JP2018107321A (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP5398892B2 (en) Semiconductor light emitting device
JP2011124275A (en) Light-emitting device
KR101916369B1 (en) Light emitting diode
JP6189525B2 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200416

R150 Certificate of patent or registration of utility model

Ref document number: 6694650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250