JP6671545B1 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP6671545B1 JP6671545B1 JP2019518004A JP2019518004A JP6671545B1 JP 6671545 B1 JP6671545 B1 JP 6671545B1 JP 2019518004 A JP2019518004 A JP 2019518004A JP 2019518004 A JP2019518004 A JP 2019518004A JP 6671545 B1 JP6671545 B1 JP 6671545B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- duty
- capacitors
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 100
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 238000004804 winding Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 101150110971 CIN7 gene Proteins 0.000 abstract description 46
- 101150110298 INV1 gene Proteins 0.000 abstract description 46
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 46
- 101100286980 Daucus carota INV2 gene Proteins 0.000 abstract description 39
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 abstract description 39
- 238000010586 diagram Methods 0.000 description 43
- 101100420928 Oryza sativa subsp. japonica SE14 gene Proteins 0.000 description 19
- 238000002955 isolation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/497—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by combination of several voltages being out of phase
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
各コンデンサのコンデンサ電圧と、出力電流および出力電圧の少なくとも一方とに基づいて、複数のインバータ回路のオンデューティーを設定することで、定電力制御を可能とする。複数のコンデンサ（Ｃ１、Ｃ２、・・・Ｃｎ）のそれぞれに並列に接続され、各コンデンサのコンデンサ電圧を検出するコンデンサ電圧検出回路（ＶＤ１、ＶＤ２、・・・ＶＤｎ）と、複数のコンデンサの入力端子側と反対側に、複数の前記コンデンサと並列にそれぞれ接続された複数のインバータ回路（ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎ）と、出力電流および出力電圧の少なくとも一方を検出する出力検出器（１００）と、各コンデンサのコンデンサ電圧と出力電流および出力電圧の少なくとも一方とに基づいて、複数のインバータ回路のオンデューティーを設定する制御部（２００）とを備えている。
Description
本願は、電力変換装置に関する。
交流または直流の電源からモータなどの負荷に電力を供給するために、電源と負荷との間には電力変換装置が接続されている。このような電力変換装置として、例えば、入力端子に直流電源が接続され、出力端子に直流で駆動される負荷が接続されるＤＣ−ＤＣコンバータがある。このＤＣ−ＤＣコンバータは、入力端子に供給される直流電圧をインバータ回路で高周波交流電圧に変換し、インバータ回路の出力側に接続されたトランスの一次側に高周波交流電圧を供給し、トランスの二次側に接続された整流回路で高周波交流電圧を直流電圧に変換する。
ＤＣ−ＤＣコンバータでは、トランスの小型化が求められている。トランスの小型化を実現する一つの手段として、インバータ回路のスイッチング周波数を高周波化する手段がある。しかし、インバータ回路のスイッチング周波数を高周波化した場合、インバータ回路での電力損失が増加してＤＣ−ＤＣコンバータの電力変換効率が低下する。
電力変換効率の低下を抑えてインバータ回路のスイッチング周波数を高周波化する方法として、複数のインバータ回路を直列接続する方法がある。複数のインバータ回路を直列接続したＤＣ−ＤＣコンバータでは、複数のインバータ回路を順次スイッチング動作させることで、インバータ回路全体のスイッチング周波数を各インバータ回路のスイッチング周波数の個数倍の周波数とすることができる。その結果、個々のインバータ回路のスイッチング周波数を低くすることができるので、インバータ回路での電力損失は小さくなり、ＤＣ−ＤＣコンバータの電力変換効率の低下を抑えることができる。複数のインバータ回路を直列接続する構成は、出力側に配置されるトランスを小型のトランスで構成できる特徴があるため、ＤＣ−ＤＣコンバータだけでなく他の電力変換装置にも採用されている。複数のインバータ回路を直列接続した電力変換装置では、各インバータ回路の入力側にコンデンサが並列に接続されている。この各コンデンサ電圧が各インバータ回路の入力電圧となる。
しかしながら、複数のインバータ回路を直列接続した電力変換装置では、各インバータ回路の入力電圧（コンデンサ電圧）にばらつきが生じる問題がある。そのため、各インバータ回路の出力電圧にもばらつきが生じる。各インバータ回路のコンデンサ電圧にばらつきが生じると、電圧の高いコンデンサから電圧の低いコンデンサへ流れる無効電力が発生するという課題がある。
このような問題を解決する一つの制御方法として、各インバータ回路の入力電圧を検出し、検出された入力電圧に応じて各インバータ回路のオンデューティーを制御して入力電圧のばらつきを少なくする制御方法が開示されている（例えば、特許文献１参照）。また、別の制御方法として、各インバータ回路の出力電圧を検出し、検出された出力電圧に応じて各インバータ回路のオンデューティーを制御して出力電圧のばらつきを少なくする制御方法が開示されている（例えば、特許文献２参照）。
しかしながら、上述の従来の制御方法を適用した電力変換装置は、装置の内部での無効電力の低減はできるが、装置の外部へ出力する出力電力の変動を抑制することができない。つまり、従来の電力変換装置は、定電力出力制御ができない。
本願の電力変換装置は、
一対の入力端子と、
一対の入力端子間に直列に接続された複数のコンデンサと、
複数のコンデンサのそれぞれに並列に接続され、各コンデンサのコンデンサ電圧を検出するコンデンサ電圧検出回路と、
複数のコンデンサの入力端子側の反対側に、複数のコンデンサと並列にそれぞれ接続された複数のインバータ回路と、
複数のインバータ回路のそれぞれの出力側に接続された複数の一次側巻き線、および複数の一次側巻き線と磁気結合した二次側巻き線を備えたトランスと、
トランスの二次側巻き線に接続された一対の出力端子と、
トランスからの出力電流および出力電圧の少なくとも一方を検出する出力検出器と、
複数のインバータ回路、コンデンサ電圧検出回路および出力検出器に接続された制御部を備えており、
制御部は、
出力電流および出力電圧の少なくとも一方に基づいて複数のインバータ回路の各インバータ回路の個別オンデューティーの合計である全オンデューティーを設定する、または直列に接続された複数のコンデンサの両端電圧の検出値であるリンク電圧検出値および直列に接続された複数のコンデンサの両端電圧の目標値であるリンク電圧目標値に基づいて全オンデューティーを設定すると共に、各コンデンサのコンデンサ電圧およびコンデンサ電圧の指令値並びに全オンデューティーに基づいて各インバータ回路の個別オンデューティーを設定する。
一対の入力端子と、
一対の入力端子間に直列に接続された複数のコンデンサと、
複数のコンデンサのそれぞれに並列に接続され、各コンデンサのコンデンサ電圧を検出するコンデンサ電圧検出回路と、
複数のコンデンサの入力端子側の反対側に、複数のコンデンサと並列にそれぞれ接続された複数のインバータ回路と、
複数のインバータ回路のそれぞれの出力側に接続された複数の一次側巻き線、および複数の一次側巻き線と磁気結合した二次側巻き線を備えたトランスと、
トランスの二次側巻き線に接続された一対の出力端子と、
トランスからの出力電流および出力電圧の少なくとも一方を検出する出力検出器と、
複数のインバータ回路、コンデンサ電圧検出回路および出力検出器に接続された制御部を備えており、
制御部は、
出力電流および出力電圧の少なくとも一方に基づいて複数のインバータ回路の各インバータ回路の個別オンデューティーの合計である全オンデューティーを設定する、または直列に接続された複数のコンデンサの両端電圧の検出値であるリンク電圧検出値および直列に接続された複数のコンデンサの両端電圧の目標値であるリンク電圧目標値に基づいて全オンデューティーを設定すると共に、各コンデンサのコンデンサ電圧およびコンデンサ電圧の指令値並びに全オンデューティーに基づいて各インバータ回路の個別オンデューティーを設定する。
本願の電力変換装置は、出力電流および出力電圧の少なくとも一方に基づいて複数のインバータ回路の各インバータ回路の個別オンデューティーの合計である全オンデューティーを設定する、または直列に接続された複数のコンデンサの両端電圧の検出値であるリンク電圧検出値および直列に接続された複数のコンデンサの両端電圧の目標値であるリンク電圧目標値に基づいて全オンデューティーを設定すると共に、各コンデンサのコンデンサ電圧およびコンデンサ電圧の指令値並びに全オンデューティーに基づいて各インバータ回路の個別オンデューティーを設定しているので、定電力出力制御をおこなうことができる。
以下、本願を実施するための実施の形態に係る電力変換装置について、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしく相当部分を示している。
図１は、実施の形態１に係る電力変換装置の回路図である。本実施の形態の電力変換装置は、電力変換装置の一例としてのＤＣ−ＡＣコンバータである。ＤＣ−ＡＣコンバータは、入力された直流電力を高周波交流電力に変換してトランスの一次側に供給し、トランスの二次側から交流電力を出力する装置である。
図１において、本実施の形態の電力変換装置１は、一対の入力端子１ａおよび１ｂと、一対の出力端子１ｃおよび１ｄとを備えている。入力端子１ａと１ｂとの間には、ｎ個のインバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎが直列に接続されている。また、入力端子１ａと１ｂとの間には、ｎ個のコンデンサＣ１、Ｃ２、・・・Ｃｎが直列に接続されている。ここで、ｎは２以上の自然数である。そして、ｎ個のインバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎとｎ個のコンデンサＣ１、Ｃ２、・・・Ｃｎとはそれぞれ並列に接続されている。さらに、ｎ個のコンデンサＣ１、Ｃ２、・・・Ｃｎには、それらのコンデンサに印加された電圧を検出するｎ個のコンデンサ電圧検出回路ＶＤ１、ＶＤ２・・・ＶＤｎがそれぞれ並列に接続されている。このｎ個のコンデンサ電圧検出回路で検出された各コンデンサ電圧をＶｃ１、Ｖｃ２、・・・Ｖｃｎと表記する。
ｎ個のインバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎの出力側には、絶縁トランスＴＲの一次巻き線が接続されている。絶縁トランスＴＲの一次巻き線は、ｎ個の一次巻き線ＴＲ１１、ＴＲ１２、・・・ＴＲ１ｎに分割されている。インバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎと絶縁トランスＴＲの一次巻き線との接続関係は後述する。
絶縁トランス二次巻き線ＴＲ２は、出力端子１ｃおよび１ｄにそれぞれ接続されている。そして、絶縁トランス二次巻き線ＴＲ２と、出力端子１ｃおよび１ｄとの間には、出力端子１ｃおよび１ｄから出力される電力の出力電流および出力電圧の少なくとも一方を検出する出力検出器１００が接続されている。
ｎ個のインバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎ、ｎ個の電圧検出回路ＶＤ１、ＶＤ２・・・ＶＤｎ、出力検出器１００は、制御器２００に接続されている。この制御器２００は、ｎ個のコンデンサ電圧検出回路ＶＤ１、ＶＤ２・・・ＶＤｎ、出力検出器１００から得られる検出電圧および検出電流の少なくとも一方に基づいて、ｎ個のインバータ回路ＩＮＶ１、ＩＮＶ２、・・・ＩＮＶｎの動作を制御する。
なお、図１において、制御器２００と他の機器との接続関係の図示は、図が煩雑になることを避けるために省略している。
なお、図１において、制御器２００と他の機器との接続関係の図示は、図が煩雑になることを避けるために省略している。
ｎ個のインバータ回路のそれぞれは、４つのスイッチング素子を備えている。例えば、１個目のインバータ回路ＩＮＶ１は、スイッチング素子ＳＥ１１、ＳＥ１２、ＳＥ１３およびＳＥ１４を備えており、ＳＥ１１とＳＥ１２とが直列に接続されており、ＳＷ１３とＳＷ１４とが直列に接続されている。そして、ＳＥ１１とＳＥ１２との直列接続部分と、ＳＷ１３とＳＷ１４との直列接続部分とが並列に接続されている。同様に、ｎ個目のインバータ回路ＩＮＶｎは、スイッチング素子ＳＥｎ１、ＳＥｎ２、ＳＥｎ３およびＳＥｎ４を備えており、ＳＥｎ１とＳＥｎ２とが直列に接続されており、ＳＷｎ３とＳＷｎ４とが直列に接続されている。そして、ＳＥｎ１とＳＥｎ２との直列接続部分と、ＳＷｎ３とＳＷｎ４との直列接続部分とが並列に接続されている。すなわち、各インバータ回路は、フルブリッジ構成のインバータ回路である。また、各スイッチング素子は、例えば半導体スイッチ素子である。なお、各インバータ回路は、フルブリッジ構成のインバータ回路に限ったものではなく、ハーフブリッジ構成のインバータなど直流電力を交流電力に変換できるものであればどのような回路であってもよい。
１個目のインバータ回路ＩＮＶ１のＳＥ１１とＳＥ１２との接続点と、ＳＥ１３とＳＥ１４との接続点とが絶縁トランスＴＲの一次巻き線ＴＲ１１に接続されている。同様に、ｎ個目のインバータ回路ＩＮＶｎのＳＥｎ１とＳＥｎ２との接続点と、ＳＥｎ３とＳＥｎ４との接続点とが絶縁トランスＴＲの一次巻き線ＴＲ１ｎに接続されている。
電力変換装置１の一対の入力端子１ａと１ｂとの間には、外部の直流電流源３００が接続されている。また、一対の出力端子１ｃと１ｄとの間には、外部の負荷４００が接続されているこのように構成された電力変換装置１は、外部の直流電流源３００から入力される電力を交流電力に変換して外部の負荷４００に出力することができる。
つぎに、電力変換装置１の動作について説明する。ｎ個のインバータ回路はすべて同一周波数で動作されるとし、各インバータ回路のスイッチングのタイミングは制御器２００で制御されている。ｎ個のインバータ回路のそれぞれは、４つのスイッチング素子を備えているが、その中で２つずつは同期してオンまたはオフされる。例えば、１個目のインバータ回路ＩＮＶ１では、ＳＥ１１とＳＥ１４とが同期してオンまたはオフされ、ＳＥ１２とＳＥ１３とが同期してオンまたはオフされる。そして、同時にすべてのスイッチング素子がオン状態となることはなく、それぞれのスイッチング素子がオン状態である期間は同じとする。つまり、同一周波数で動作するインバータ回路の１周期をＴとし、１個目のインバータ回路ＩＮＶ１のＳＥ１１とＳＥ１４とが同期してオン状態である期間をＴ１とすると、ＳＥ１２とＳＥ１３とが同期して状態である期間もＴ１となる。同様に、ｎ個目のインバータ回路ＩＮＶｎは、スイッチング素子ＳＥｎ１、とＳＥｎ４とが同期してオンまたはオフされ、ＳＥｎ２とＳＥｎ３とが同期してオンまたはオフされる。ｎ個目のインバータ回路ＩＮＶ１のＳＥｎ１とＳＥｎ４とが同期してオン状態である期間をＴｎとすると、ＳＥｎ２とＳＥｎ３とが同期してオン状態である期間もＴｎとなる。
ここで、オンデューティーを定義する。オンデューティーとは、スイッチング動作において、１周期に対するオン状態となる期間の比率である。ＩＮＶ１のオンデューティーをＤ１、ＩＮＶ２のオンデューティーをＤ２、ＩＮＶｎのオンデューティーをＤｎ、およびＩＮＶ１からＩＮＶｎのすべてのインバータの合計オンデューティーをＤとすると、これらのオンデューティーは、次の式で表すことができる。
Ｄ１＝Ｔ１／Ｔ、Ｄ２＝Ｔ２／Ｔ、・・・Ｄｎ＝Ｔｎ／Ｔ
Ｄ＝Ｄ１＋Ｄ２＋・・・＋Ｄｎ
Ｄ１＝Ｔ１／Ｔ、Ｄ２＝Ｔ２／Ｔ、・・・Ｄｎ＝Ｔｎ／Ｔ
Ｄ＝Ｄ１＋Ｄ２＋・・・＋Ｄｎ
以下、説明を簡素化するために、ｎ＝２の場合の電力変換装置を説明する。
図２は、本実施の形態に係るｎ＝２とした電力変換装置の回路図である。また、図３は、ｎ＝２とした電力変換装置におけるスイッチング動作を示す図である。図３において、上の図はスイッチング素子ＳＥ１１、ＳＥ１２、ＳＥ１３およびＳＥ１４のオン・オフ状態を表し、中央の図はＳＥ２１、ＳＥ２２、ＳＥ２３およびＳＥ２４のオン・オフ状態を表し、下の図は絶縁トランスＴＲの２次巻き線のトランス電圧（ＶＴＲ）を表している。インバータ回路は、フルブリッジ構成のインバータ回路であり、４つのスイッチング素子のオン・オフにより正極性の電圧および負極性の電圧を出力することが可能である。
図２は、本実施の形態に係るｎ＝２とした電力変換装置の回路図である。また、図３は、ｎ＝２とした電力変換装置におけるスイッチング動作を示す図である。図３において、上の図はスイッチング素子ＳＥ１１、ＳＥ１２、ＳＥ１３およびＳＥ１４のオン・オフ状態を表し、中央の図はＳＥ２１、ＳＥ２２、ＳＥ２３およびＳＥ２４のオン・オフ状態を表し、下の図は絶縁トランスＴＲの２次巻き線のトランス電圧（ＶＴＲ）を表している。インバータ回路は、フルブリッジ構成のインバータ回路であり、４つのスイッチング素子のオン・オフにより正極性の電圧および負極性の電圧を出力することが可能である。
１個目のインバータ回路ＩＮＶ１では、ＳＥ１１とＳＥ１４とが同期してオンまたはオフされ、ＳＥ１２とＳＥ１３とが同期してオンまたはオフされる。そして、同時にすべてのスイッチング素子がオン状態となることはなく、ＳＥ１１およびＳＥ１４がオンの状態とＳＥ１２およびＳＥ１３がオンの状態との間には短絡が生じないようにデッドタイムが挿入されている。また、２個目のインバータ回路ＩＮＶ２では、ＳＥ２１とＳＥ２４とが同期してオンまたはオフされ、ＳＥ２２とＳＥ２３とが同期してオンまたはオフされる。そして、同時にすべてのスイッチング素子がオン状態となることはなく、ＳＥ２１およびＳＥ２４がオンの状態とＳＥ２２およびＳＥ２３がオンの状態との間には短絡が生じないようにデッドタイムが挿入されている。
１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、スイッチＳＥ１２、ＳＥ１３がターンオンする。第１のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、２個目のインバータＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。このように、
ｎ＝２とした電力変換装置では、１個目のバータ回路ＩＮＶ１と２個目のインバータ回路ＩＮＶ２とで１周期内を２分割し、１８０度位相をずらして動作させている。インバータ回路の数がｎ個ある電力変換装置では、１周期をｎ分割し、３６０度／ｎ度位相をずらして動作させる。
ｎ＝２とした電力変換装置では、１個目のバータ回路ＩＮＶ１と２個目のインバータ回路ＩＮＶ２とで１周期内を２分割し、１８０度位相をずらして動作させている。インバータ回路の数がｎ個ある電力変換装置では、１周期をｎ分割し、３６０度／ｎ度位相をずらして動作させる。
絶縁トランスＴＲにおいて、１個目のインバータ回路ＩＮＶ１がオン・オフ動作を行っているとき、絶縁トランスＴＲの１次巻線ＴＲ１１に電圧が生じる。このとき、２個目のインバータ回路ＩＮＶ２はオン・オフ動作を行っていないが、絶縁トランスＴＲの１次巻線ＴＲ１１とＴＲ１２とは磁気結合しているため、絶縁トランスＴＲの１次巻線ＴＲ１２にも電圧が生じることになる。
同様に、２個目のインバータ回路ＩＮＶ２がオン・オフ動作を行っているとき、絶縁トランスＴＲの１次巻線ＴＲ１２に電圧が生じる。このとき、第１のインバータ回路ＩＮＶ１はオン・オフ動作を行っていないが、絶縁トランスＴＲの１次巻線ＴＲ１１とＴＲ１２とは磁気結合しているため、絶縁トランスＴＲの１次巻線ＴＲ１１にも電圧が生じることになる。
上述のとおり、トランスＴＲの１次巻線ＴＲ１１およびＴＲ１２には、対応するインバータ回路がスイッチングを行っていないときにも電圧を生じるが、１次巻線ＴＲ１１およびＴＲ１２の巻き数比を揃え、１個目のインバータ回路ＩＮＶ１と２個目のインバータ回路ＩＮＶ２にそれぞれ接続される第１のコンデンサＣ１と第２のコンデンサＣ２の電圧を等しくすれば、例えば、１個目のインバータ回路ＩＮＶ１が動作しているときに、２個目のインバータ回路ＩＮＶ２が電流を引き込むことはない。
このように、インバータ回路が２個で１８０度位相をずらして交互にスイッチングを行うことで、１周期を２個のインバータ回路で時分割して絶縁トランスＴＲに対して交互の電圧を印加することができるため、ＶＴ積が半分となり、絶縁トランスのコアを小さくできる。ｎ個のインバータ回路で交互に動作をさせると、ＶＴ積が１／ｎとなり、絶縁トランスＴＲのコアの小型化がさらに可能になる。ここで、ＶＴ積とは、絶縁トランスの二次側に印加される電圧と、その電圧の周期との積である。
次に、図２に示した電力変換装置の動作について説明する。外部の直流電流源３００から入力された直流電力は、２つのインバータ回路ＩＮＶ１、ＩＮＶ２で交流電力に変換される。この２つのインバータ回路で変換された交流電力は、絶縁トランスＴＲへ入力される。絶縁トランスＴＲの２次側に電力が伝送され、この絶縁トランスＴＲの二次側に接続された外部の負荷４００へ交流電力を出力する。本実施の形態の電力変換装置は、定電力モードと、定電流モードおよび定電圧モードの少なくとも一方のモードとで制御することができる。以下に各モードの制御方法について説明する。
＜定電力モード＞
図４は、定電力モードの制御チャートを示す図である。図２０に示すように、制御器２００は、リンク電圧検出値Ｖｌｉｎｋとリンク電圧目標値Ｖｌｉｎｋ ＊との差分を計算し、ＰＩ制御器に入力する。制御器２００は、ＰＩ制御器の出力値と設計オンデューティーＤｒｅｆとの和を取り、合計オンデューティーＤが決定される。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
＜定電流モード＞
図５は、定電流モードの制御チャートを示す図である。図４に示すように、定電流モードでの出力電流目標値をＩｏｕｔ ＊とし、出力検出器１００で検出される出力電流検出値をＩｏｕｔとすると、制御器２００は、ＩｏｕｔとＩｏｕｔ ＊との差分を計算し、その差分をＰＩ制御器に入力する。さらに、制御器２００は、あらかじめ定められた全インバータ回路の設計オンデューティーＤｒｅｆとＰＩ制御器出力との和を計算して、全インバータ回路の合計オンデューティーＤを算出する。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
図４は、定電力モードの制御チャートを示す図である。図２０に示すように、制御器２００は、リンク電圧検出値Ｖｌｉｎｋとリンク電圧目標値Ｖｌｉｎｋ ＊との差分を計算し、ＰＩ制御器に入力する。制御器２００は、ＰＩ制御器の出力値と設計オンデューティーＤｒｅｆとの和を取り、合計オンデューティーＤが決定される。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
＜定電流モード＞
図５は、定電流モードの制御チャートを示す図である。図４に示すように、定電流モードでの出力電流目標値をＩｏｕｔ ＊とし、出力検出器１００で検出される出力電流検出値をＩｏｕｔとすると、制御器２００は、ＩｏｕｔとＩｏｕｔ ＊との差分を計算し、その差分をＰＩ制御器に入力する。さらに、制御器２００は、あらかじめ定められた全インバータ回路の設計オンデューティーＤｒｅｆとＰＩ制御器出力との和を計算して、全インバータ回路の合計オンデューティーＤを算出する。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
例えば、制御器２００は、出力電流検出値をＩｏｕｔが出力電流目標値をＩｏｕｔ ＊よりも大きい場合、合計オンデューティーＤを小さくし、出力電流検出値をＩｏｕｔが出力電流目標値をＩｏｕｔ ＊よりも小さい場合、合計オンデューティーＤを大きくする。
＜定電圧モード＞
図６は、定電圧モードの制御チャートを示す図である。図５に示すように、定電圧モードでの出力電圧目標値をＶｏｕｔ ＊とし、出力検出器１００で検出される出力電圧検出値をＶｏｕｔとすると、制御器２００は、ＶｏｕｔとＶｏｕｔ ＊との差分を計算し、その差分をＰＩ制御器に入力する。さらに、制御器２００は、あらかじめ定められた全インバータ回路の設計オンデューティーＤｒｅｆとＰＩ制御器出力との和を計算して、全インバータ回路の合計オンデューティーＤを算出する。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
図６は、定電圧モードの制御チャートを示す図である。図５に示すように、定電圧モードでの出力電圧目標値をＶｏｕｔ ＊とし、出力検出器１００で検出される出力電圧検出値をＶｏｕｔとすると、制御器２００は、ＶｏｕｔとＶｏｕｔ ＊との差分を計算し、その差分をＰＩ制御器に入力する。さらに、制御器２００は、あらかじめ定められた全インバータ回路の設計オンデューティーＤｒｅｆとＰＩ制御器出力との和を計算して、全インバータ回路の合計オンデューティーＤを算出する。最後に制御器２００は、算出された全インバータ回路の合計オンデューティーＤに基づいて、各インバータ回路を制御する。
ここで、フィードバック制御としてＰＩ制御を用いた場合について説明したが、Ｐ制御またはＰＩＤ制御を用いてもよい。
また、外部の直流電流源３００が定電流モードで駆動できるものであれば、本実施の形態の電力変換装置は定電力モードでも駆動できる。
制御器２００は、定電流モードあるいは定電力モードで全インバータ回路の合計オンデューティーＤを決定したのちに、各インバータ回路のオンデューティーＤ１、Ｄ２を制御する必要がある。その制御方法について説明する。制御方法として８パターンあるが、どの制御方法を用いてもよい。なお、これらの制御方法は、各インバータ回路のオンデューティーＤ１とＤ２とのバランスを制御する方法であるので、以下バランス制御方法と記す。なお、リンク電圧とは、コンデンサＣ１およびＣ２の電圧の合計である。リンク電圧検出値は、コンデンサ電圧検出回路ＶＤ１およびＶＤ２でそれぞれ測定されたＶｃ１とＶｃ２との合計であり、リンク電圧目標値は、あらかじめ設定された入力電力の直流電圧値である。
＜バランス制御方法１＞
図７は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧目標値Ｖｌｉｎｋ ＊をインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。指令値とコンデンサＣ２の電圧検出値Ｖｃ２との差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータの個数の２で割った値と、ＰＩ制御器の出力との和を取り、２個目のインバータ回路のオンデューティーＤ２が決定される。
図７は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧目標値Ｖｌｉｎｋ ＊をインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。指令値とコンデンサＣ２の電圧検出値Ｖｃ２との差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータの個数の２で割った値と、ＰＩ制御器の出力との和を取り、２個目のインバータ回路のオンデューティーＤ２が決定される。
＜バランス制御方法２＞
図８は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧検出値Ｖｌｉｎｋをインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。指令値とコンデンサＣ２の電圧検出値Ｖｃ２との差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、第２のインバータ回路のオンデューティーＤ２が決定される。
図８は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧検出値Ｖｌｉｎｋをインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。指令値とコンデンサＣ２の電圧検出値Ｖｃ２との差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、第２のインバータ回路のオンデューティーＤ２が決定される。
＜バランス制御方法３＞
図９は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧目標値Ｖｌｉｎｋ ＊をインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。２個目のインバータ回路のオンデューティーＤ２は、合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことで決定される。
図９は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧目標値Ｖｌｉｎｋ ＊をインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。２個目のインバータ回路のオンデューティーＤ２は、合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことで決定される。
＜バランス制御方法４＞
図１０は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧検出値Ｖｌｉｎｋをインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。２個目のインバータ回路のオンデューティーＤ２は、合計オンデューティーから１個目のインバータ回路のオンデューティーを引くことで決定される。
図１０は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。リンク電圧検出値Ｖｌｉｎｋをインバータ回路の個数の２で割った値を指令値とする。指令値とコンデンサＣ１の電圧検出値Ｖｃ１の差分がＰＩ制御器に入力される。合計オンデューティーＤをインバータ回路の個数の２で割った値と、ＰＩ制御器の出力との和を取り、１個目のインバータ回路のオンデューティーＤ１が決定される。２個目のインバータ回路のオンデューティーＤ２は、合計オンデューティーから１個目のインバータ回路のオンデューティーを引くことで決定される。
＜バランス制御方法５＞
図１１は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果を合計オンデューティーＤと積算し、１個目のインバータ回路のオンデューティーＤ１が決定される。コンデンサＣ２の電圧検出値Ｖｃ２をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果が合計オンデューティーＤと積算され、２個目のインバータ回路のオンデューティーＤ２が決定される。
図１１は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果を合計オンデューティーＤと積算し、１個目のインバータ回路のオンデューティーＤ１が決定される。コンデンサＣ２の電圧検出値Ｖｃ２をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果が合計オンデューティーＤと積算され、２個目のインバータ回路のオンデューティーＤ２が決定される。
＜バランス制御方法６＞
図１２は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。コンデンサＣ２の電圧検出値Ｖｃ２をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、２個目のインバータ回路のオンデューティーＤ２が決定される。
図１２は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。コンデンサＣ２の電圧検出値Ｖｃ２をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、２個目のインバータ回路のオンデューティーＤ２が決定される。
＜バランス制御方法７＞
図１３は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことにより、２個目のインバータ回路のオンデューティーＤ２が決定される。
図１３は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧目標値Ｖｌｉｎｋ ＊で割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことにより、２個目のインバータ回路のオンデューティーＤ２が決定される。
＜バランス制御方法８＞
図１４は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことにより、２個目のインバータ回路のオンデューティーＤ２が決定される。
図１４は、各インバータ回路のオンデューティーＤ１、Ｄ２の制御チャートを示す図である。コンデンサＣ１の電圧検出値Ｖｃ１をリンク電圧検出値Ｖｌｉｎｋで割り、その結果が合計オンデューティーＤと積算され、１個目のインバータ回路のオンデューティーＤ１が決定される。合計オンデューティーＤから１個目のインバータ回路のオンデューティーＤ１を引くことにより、２個目のインバータ回路のオンデューティーＤ２が決定される。
このような８つのパターンのバランス制御方法を用いることで、各インバータ回路のオンデューティーＤ１とＤ２とのバランスを制御することができる。その結果、本実施の形態の電力変換装置は、定電力モードと、定電流モードおよび定電圧モードの少なくとも一方のモードとで制御することができる。
次に、スイッチング素子のスイッチングのタイミングのパターンについて説明する。２個のインバータ回路を用いた場合、スイッチングのパターンとして６パターンあるが、どのパターンを用いてもよい。なお、図３に示したパターンをスイッチングパターン１とし、以下にパターン２から６を説明する。
<スイッチングパターン２>
図１５は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
図１５は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
<スイッチングパターン３>
図１６は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
図１６は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
<スイッチングパターン４>
図１７は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
図１７は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
<スイッチングパターン５>
図１８は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
図１８は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
<スイッチングパターン６>
図１９は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
図１９は、このパターンでのスイッチング動作を示す図である。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１とＳＥ１４がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２２、ＳＥ２３がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオンする。１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１２、ＳＥ１３がターンオフ後、２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオンする。２個目のインバータ回路ＩＮＶ２のスイッチＳＥ２１、ＳＥ２４がターンオフ後、１個目のインバータ回路ＩＮＶ１のスイッチＳＥ１１、ＳＥ１４がターンオンする。そして上記動作を繰り返す。
スイッチングパターン１およびスイッチングパターン２は、トランス電圧の周期がインバータ回路の周期Ｔの１／２となるが、イッチングパターン３から６は、トランス電圧の周期がインバータ回路の周期Ｔと同じになる。したがって、絶縁トランスの小型化のためには、スイッチングパターン１およびスイッチングパターン２の方が好ましい。
実施の形態２．
実施の形態１の電力変換装置は、ＤＣ−ＡＣコンバータであった。このＤＣ−ＡＣコンバータは、入力端子に接続される入力源が定電流源であれば、定電力モードでも駆動可能であった。しかし、実際には入力源が定電流源であることは限られている。実施の形態２の電力変換装置は、入力源として交流電圧源（以下、単に交流電源と呼ぶ）を用い、交流電力を直流電力に変換するコンバータ回路をさらに備えたもので、確実に定電力モードで駆動できる。
実施の形態１の電力変換装置は、ＤＣ−ＡＣコンバータであった。このＤＣ−ＡＣコンバータは、入力端子に接続される入力源が定電流源であれば、定電力モードでも駆動可能であった。しかし、実際には入力源が定電流源であることは限られている。実施の形態２の電力変換装置は、入力源として交流電圧源（以下、単に交流電源と呼ぶ）を用い、交流電力を直流電力に変換するコンバータ回路をさらに備えたもので、確実に定電力モードで駆動できる。
図２０は、本実施の形態に係る電力変換装置の回路図である。本実施の形態の電力変換装置は、実施の形態１に示した電力変換装置の入力端子１ａと１ｂとの間に直列に接続されたｎ個のコンデンサＣ１、Ｃ２、・・・Ｃｎの入力端子側に、コンバータ回路ＣＮＶが並列に接続されている。また、制御器２００は、このコンバータ回路ＣＮＶにも接続されている。したがって、本実施の形態の電力変換装置は、ＡＣ−ＡＣコンバータである。
電力変換装置１の一対の入力端子１ａと１ｂとの間には、外部の交流電源５００が接続されている。また、一対の出力端子１ｃと１ｄとの間には、外部の負荷４００が接続されている。このように構成された電力変換装置１は、外部の交流電源５００から入力される交流電力を異なる周波数あるいは異なる電圧の交流電力に変換して外部の負荷４００に出力することができる。
このように構成された電力変換装置の動作について説明する。外部の交流電源５００から入力された交流電力は、コンバータ回路ＣＮＶで直流電力に変換される。この直流電力がｎ個のインバータ回路ＩＮＶ１、・・・ＩＮＶｎで交流電力に変換される。このｎ個のインバータ回路で変換された交流電力は、絶縁トランスＴＲへ入力される。絶縁トランスＴＲの２次側に電力が伝送され、この絶縁トランスＴＲの二次側に接続された外部の負荷４００へ交流電力を出力する。本実施の形態の電力変換装置は、定電力モードで制御することができる。以下にその制御方法について説明する。
＜定電力モード＞
本実施の形態の電力変換装置は、実施の形態１の電力変換装置と同様に定電力モードで制御することができる。実施の形態１の図４に示すように、制御器２００は、リンク電圧検出値Ｖｌｉｎｋとリンク電圧目標値Ｖｌｉｎｋ ＊との差分を計算し、ＰＩ制御器に入力する。制御器２００は、ＰＩ制御器の出力値と設計オンデューティーＤｒｅｆとの和を取り、合計オンデューティーＤが決定される。
本実施の形態の電力変換装置は、実施の形態１の電力変換装置と同様に定電力モードで制御することができる。実施の形態１の図４に示すように、制御器２００は、リンク電圧検出値Ｖｌｉｎｋとリンク電圧目標値Ｖｌｉｎｋ ＊との差分を計算し、ＰＩ制御器に入力する。制御器２００は、ＰＩ制御器の出力値と設計オンデューティーＤｒｅｆとの和を取り、合計オンデューティーＤが決定される。
また、定電力モードにおいて、コンバータ回路ＣＮＶは、力率が１に近づき、かつ交流電源から定電力が入力されるように入力電流を制御する。さらに、インバータ回路ＩＮＶ１、・・・ＩＮＶｎは、リンク電圧検出値Ｖｌｉｎｋがあらかじめ定められたリンク電圧目標値Ｖｌｉｎｋ ＊となるように制御する。
制御器２００は、交流電源５００より入力される入力電流の検出値があらかじめ定められた電流目標値に近づくように、コンバータ回路ＣＮＶの有するスイッチング素子のオンデューティーを決定する。さらに、制御器２００は、上述の定電力モードで全インバータ回路の合計オンデューティーＤが決定したのちに、各インバータ回路のオンデューティーＤ１、Ｄ２を制御する。その方法は、実施の形態１と同様である。
このように構成された電力変換装置は、コンバータ回路を用いてインバータ回路に入力される直流電力を定電流モードにすることができるので、確実に定電力モードで駆動することができる。
また、実施の形態１と同様に、本実施の形態の電力変換装置は、定電流モードおよび定電圧モードでも駆動することができる。
また、実施の形態１と同様に、本実施の形態の電力変換装置は、定電流モードおよび定電圧モードでも駆動することができる。
実施の形態３．
図２１は、実施の形態３に係る電力変換装置の回路図である。本実施の形態の電力変換装置は、実施の形態２に示した電力変換装置の出力端子１ｃと１ｄ絶縁トランスとの二次側巻き線との間に整流回路６００および整流コンデンサ７００を備えている。また、この電力変換装置は、出力検出器に替えて出力電流検出器８００および出力電圧検出器９００を備えている。したがって、本実施の形態の電力変換装置は、ＡＣ−ＤＣコンバータである。
図２１は、実施の形態３に係る電力変換装置の回路図である。本実施の形態の電力変換装置は、実施の形態２に示した電力変換装置の出力端子１ｃと１ｄ絶縁トランスとの二次側巻き線との間に整流回路６００および整流コンデンサ７００を備えている。また、この電力変換装置は、出力検出器に替えて出力電流検出器８００および出力電圧検出器９００を備えている。したがって、本実施の形態の電力変換装置は、ＡＣ−ＤＣコンバータである。
出力電流検出器８００は、整流回路６００と一方の出力端子との間に直列に接続されている。出力電圧検出器９００および整流コンデンサ７００は、整流回路６００と出力端子との間に並列に接続されている。整流回路６００は、ダイオードブリッジで構成されている。絶縁トランスの二次側巻き線ＴＲ２から出力される交流電力は、整流回路６００および整流コンデンサ７００で直流電力に変換されて出力端子から出力される。
このように構成された電力変換装置は、実施の形態２と同様に、定電力モード、定電流モードおよび定電圧モードのいずれのモードでも駆動することができる。
なお、実施の形態１から３で説明した電力変換装置の制御器２００は、ハードウエアの一例を図２２に示すように、プロセッサ２０１と記憶装置２０２とから構成される。記憶装置は、図示していないが、ランダムアクセスメモリなどの揮発性記憶装置と、フラッシュメモリなどの不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクなどの補助記憶装置を具備してもよい。プロセッサ２０１は、記憶装置２０２から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ２０１にプログラムが入力される。また、プロセッサ２０１は、演算結果などのデータを記憶装置２０２の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ 電力変換装置、 １００ 出力検出器、 ２００ 制御器、 ２０１ プロセッサ、 ２０２ 記憶装置、 ３００ 直流電流源、 ４００ 負荷、 ５００ 交流電源、 ６００ 整流回路、 ７００ 整流コンデンサ、 ８００ 出力電流検出器、 ９００ 出力電圧検出器。
Claims (10)
- 一対の入力端子と、
前記一対の入力端子間に直列に接続された複数のコンデンサと、
複数の前記コンデンサのそれぞれに並列に接続され、各コンデンサのコンデンサ電圧を検出するコンデンサ電圧検出回路と、
複数の前記コンデンサの入力端子側と反対側に、複数の前記コンデンサと並列にそれぞれ接続された複数のインバータ回路と、
複数の前記インバータ回路のそれぞれの出力側に接続された複数の一次側巻き線、および前記複数の一次側巻き線と磁気結合した二次側巻き線を備えたトランスと、
前記トランスの二次側巻き線に接続された一対の出力端子と、
前記トランスからの出力電流および出力電圧の少なくとも一方を検出する出力検出器と、
複数の前記インバータ回路、前記コンデンサ電圧検出回路、および前記出力検出器に接続された制御部と
を備えた電力変換装置であって、
前記制御部は、
前記出力電流および前記出力電圧の少なくとも一方に基づいて前記複数のインバータ回路の各インバータ回路の個別オンデューティーの合計である全オンデューティーを設定する、または前記直列に接続された複数のコンデンサの両端電圧の検出値であるリンク電圧検出値および前記直列に接続された複数のコンデンサの両端電圧の目標値であるリンク電圧目標値に基づいて前記全オンデューティーを設定すると共に、前記各コンデンサの前記コンデンサ電圧および前記コンデンサ電圧の指令値並びに前記全オンデューティーに基づいて前記各インバータ回路の個別オンデューティーを設定することを特徴とする電力変換装置。 - 前記直列に接続された複数のコンデンサの前記入力端子側に、前記直列に接続された複数のコンデンサと並列に接続されたコンバータ回路をさらに備え、
前記制御部は、前記コンバータ回路の入力電流を制御する
ことを特徴とする請求項１に記載の電力変換装置。 - 前記トランスの二次側巻き線と前記一対の出力端子との間に、整流回路および整流コンデンサをさらに備え、
前記出力検出器は、前記整流回路と一方の出力端子との間に直列に接続された出力電流検出器および
前記一対の出力端子間に接続された出力電圧検出器を備えた
ことを特徴とする請求項１または２に記載の電力変換装置。 - 前記インバータ回路は、複数のスイッチング素子を有し、正極性の電圧および負極性の電圧を出力するものであり、
前記制御部は、１つの周期において前記インバータ回路が正極性の電圧および負極性の電圧を１回ずつ出力するように前記スイッチング素子を制御する
ことを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。 - 前記制御部は、複数の前記インバータ回路のうち１つの前記インバータ回路が異なる極性の電圧を連続で出力したのち、他の前記インバータ回路が異なる極性の電圧を出力するように前記スイッチング素子を制御する
ことを特徴とする請求項４に記載の電力変換装置。 - 前記制御部は、複数の前記インバータ回路のすべてが一方の極性の電圧を連続で出力したのち、複数の前記インバータ回路のすべてが他方の極性の電圧を出力するように前記スイッチング素子を制御する
ことを特徴とする請求項４に記載の電力変換装置。 - 前記制御部は、
前記トランスの二次側巻き線から出力される電力を定電流モードおよび定電圧モードの少なくとも一つのモードで制御する
ことを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。 - 前記制御部は、
前記出力電流および前記出力電圧の少なくとも一方を一定とするように、前記複数のインバータ回路の前記個別オンデューティーおよび前記全オンデューティーを設定する
ことを特徴とする請求項１から７のいずれか１項に記載の電力変換装置。 - 前記制御部は、
複数の前記コンデンサの個別のコンデンサ電圧の値と複数の前記コンデンサのすべてのコンデンサ電圧の値の合計値を複数の前記コンデンサの個数で割った値との差分値、および前記全オンデューティーを複数の前記コンデンサの個数で割った値に基づいて、前記個別オンデューティーを設定する
ことを特徴とする請求項１から８のいずれか１項に記載の電力変換装置。 - 一対の入力端子と、
前記一対の入力端子間に直列に接続された複数のコンデンサと、
複数の前記コンデンサのそれぞれに並列に接続され、各コンデンサのコンデンサ電圧を検出するコンデンサ電圧検出回路と、
複数の前記コンデンサの入力端子側と反対側に、複数の前記コンデンサと並列にそれぞれ接続された複数のインバータ回路と、
複数の前記インバータ回路のそれぞれの出力側に接続された複数の一次側巻き線、および前記複数の一次側巻き線と磁気結合した二次側巻き線を備えたトランスと、
前記トランスの二次側巻き線に接続された一対の出力端子と、
前記トランスからの出力電流および出力電圧の少なくとも一方を検出する出力検出器と、
複数の前記インバータ回路、前記コンデンサ電圧検出回路、および前記出力検出器に接続された制御部と
を備えた電力変換装置であって、
前記制御部は、
前記出力電流および前記出力電圧の少なくとも一方に基づいて前記複数のインバータ回路の各インバータ回路の個別オンデューティーの合計である全オンデューティーを設定する、または前記直列に接続された複数のコンデンサの両端電圧の検出値であるリンク電圧検出値および前記直列に接続された複数のコンデンサの両端電圧の目標値であるリンク電圧目標値に基づいて前記全オンデューティーを設定すると共に、前記各コンデンサの前記コンデンサ電圧および前記全オンデューティーに基づいて前記各インバータ回路の個別オンデューティーを設定し、
複数の前記コンデンサの個別のコンデンサ電圧の値を複数の前記コンデンサのすべてのコンデンサ電圧の値の合計値で割った値に前記全オンデューティーを乗算した値に基づいて、前記個別オンデューティーを設定することを特徴とする電力変換装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2018/046480 WO2020129142A1 (ja) | 2018-12-18 | 2018-12-18 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6671545B1 true JP6671545B1 (ja) | 2020-03-25 |
| JPWO2020129142A1 JPWO2020129142A1 (ja) | 2021-02-15 |
Family
ID=70000838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019518004A Active JP6671545B1 (ja) | 2018-12-18 | 2018-12-18 | 電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6671545B1 (ja) |
| WO (1) | WO2020129142A1 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191890U (ja) * | 1983-06-06 | 1984-12-19 | 株式会社東芝 | 電力変換装置 |
| JPS61154483A (ja) * | 1984-12-27 | 1986-07-14 | Mitsubishi Electric Corp | 多重インバ−タ装置 |
| JPH05268765A (ja) * | 1992-03-18 | 1993-10-15 | Hirobumi Matsuo | Ｄｃ−ｄｃコンバータ |
| JPH08223940A (ja) * | 1995-02-09 | 1996-08-30 | Hitachi Ltd | 電圧形自励多重変換装置とその電力変換方法 |
| JPH11285250A (ja) * | 1998-03-27 | 1999-10-15 | Shindengen Electric Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2005033967A (ja) * | 2003-07-11 | 2005-02-03 | Origin Electric Co Ltd | 電力変換装置 |
| JP2008099381A (ja) * | 2006-10-10 | 2008-04-24 | Sansha Electric Mfg Co Ltd | アーク溶接用等の電源装置 |
| JP2010193614A (ja) * | 2009-02-18 | 2010-09-02 | Origin Electric Co Ltd | 電力変換装置 |
| JP2016077135A (ja) * | 2014-10-03 | 2016-05-12 | 三菱電機株式会社 | 電力変換装置および制御方法 |
| WO2018020570A1 (ja) * | 2016-07-26 | 2018-02-01 | 三菱電機株式会社 | 共振型電力変換装置 |
-
2018
- 2018-12-18 JP JP2019518004A patent/JP6671545B1/ja active Active
- 2018-12-18 WO PCT/JP2018/046480 patent/WO2020129142A1/ja active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191890U (ja) * | 1983-06-06 | 1984-12-19 | 株式会社東芝 | 電力変換装置 |
| JPS61154483A (ja) * | 1984-12-27 | 1986-07-14 | Mitsubishi Electric Corp | 多重インバ−タ装置 |
| JPH05268765A (ja) * | 1992-03-18 | 1993-10-15 | Hirobumi Matsuo | Ｄｃ−ｄｃコンバータ |
| JPH08223940A (ja) * | 1995-02-09 | 1996-08-30 | Hitachi Ltd | 電圧形自励多重変換装置とその電力変換方法 |
| JPH11285250A (ja) * | 1998-03-27 | 1999-10-15 | Shindengen Electric Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2005033967A (ja) * | 2003-07-11 | 2005-02-03 | Origin Electric Co Ltd | 電力変換装置 |
| JP2008099381A (ja) * | 2006-10-10 | 2008-04-24 | Sansha Electric Mfg Co Ltd | アーク溶接用等の電源装置 |
| JP2010193614A (ja) * | 2009-02-18 | 2010-09-02 | Origin Electric Co Ltd | 電力変換装置 |
| JP2016077135A (ja) * | 2014-10-03 | 2016-05-12 | 三菱電機株式会社 | 電力変換装置および制御方法 |
| WO2018020570A1 (ja) * | 2016-07-26 | 2018-02-01 | 三菱電機株式会社 | 共振型電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020129142A1 (ja) | 2020-06-25 |
| JPWO2020129142A1 (ja) | 2021-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8295069B2 (en) | Power conversion with added pseudo-phase | |
| US9118247B2 (en) | Power conversion with added pseudo-phase | |
| JP6289618B2 (ja) | 電力変換装置 | |
| US9825547B2 (en) | Unidirectional isolated multi-level DC-DC converter and method thereof | |
| KR20160140064A (ko) | 전력 변환 장치 및 이의 동작 방법 | |
| JPH07118915B2 (ja) | 共振型ｄｃ−ｄｃコンバ−タ | |
| WO2017103201A1 (en) | Control circuit and method for controlling a resonant converter and power inverter comprising the resonant converter and the control circuit | |
| US20130286699A1 (en) | Power supplying apparatus, method of operating the same, and solar power generation system including the same | |
| CN111587526A (zh) | Ｄｃ－ｄｃ转换器装置 | |
| JP6388154B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| KR102615119B1 (ko) | 복수의 컨버터 모듈을 구비하는 dc/dc 컨버터 | |
| KR20170064100A (ko) | 고역률 고효율 인터리브드 듀얼-벅 컨버터 및 제어방법 | |
| Rehlaender et al. | Dual interleaved 3.6 kW LLC converter operating in half-bridge, full-bridge and phase-shift mode as a single-stage architecture of an automotive on-board DC-DC converter | |
| JP6671545B1 (ja) | 電力変換装置 | |
| EP1844539A2 (en) | Method and inverter for converting a dc voltage into a 3-phase ac output | |
| KR100439414B1 (ko) | 절연형 디씨/디씨 전력변환기 및 이를 이용한 무정전전원공급 장치 | |
| JP2020108246A (ja) | 制御回路、および、ｄｃ／ｄｃコンバータ装置 | |
| JP2017055496A (ja) | 直列共振型電源装置の制御方法及び制御装置 | |
| JP4433841B2 (ja) | スイッチング電源 | |
| TW201503566A (zh) | 直流對直流轉換器 | |
| Khodabandeh et al. | A single-phase ac to three-phase ac converter with a small link capacitor | |
| CN111416542A (zh) | 半桥式模块化多电平单相逆变器及调制方法 | |
| JP3188994B2 (ja) | 放電灯点灯装置 | |
| JP3403555B2 (ja) | 充電装置 | |
| WO2023127464A1 (ja) | 電力変換システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190402 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200303 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6671545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |