JP6661723B2 - Solid-state imaging device and imaging system using solid-state imaging device - Google Patents

Solid-state imaging device and imaging system using solid-state imaging device Download PDF

Info

Publication number
JP6661723B2
JP6661723B2 JP2018175252A JP2018175252A JP6661723B2 JP 6661723 B2 JP6661723 B2 JP 6661723B2 JP 2018175252 A JP2018175252 A JP 2018175252A JP 2018175252 A JP2018175252 A JP 2018175252A JP 6661723 B2 JP6661723 B2 JP 6661723B2
Authority
JP
Japan
Prior art keywords
gate electrode
imaging device
charge holding
unit
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018175252A
Other languages
Japanese (ja)
Other versions
JP2019024103A (en
Inventor
小林　昌弘
昌弘 小林
雄一郎 山下
雄一郎 山下
裕介 大貫
裕介 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018175252A priority Critical patent/JP6661723B2/en
Publication of JP2019024103A publication Critical patent/JP2019024103A/en
Application granted granted Critical
Publication of JP6661723B2 publication Critical patent/JP6661723B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は固体撮像装置、及び固体撮像装置を用いた撮像システムに関する。特に、画素に電荷保持部を有する固体撮像装置の遮光部に関するものである。   The present invention relates to a solid-state imaging device and an imaging system using the solid-state imaging device. In particular, the present invention relates to a light-shielding portion of a solid-state imaging device having a charge holding portion in a pixel.

ＣＭＯＳイメージセンサに代表されるアクティブピクセル型の固体撮像装置において、グローバル電子シャッター機能を有する固体撮像装置が提案されている。   As an active pixel type solid-state imaging device represented by a CMOS image sensor, a solid-state imaging device having a global electronic shutter function has been proposed.

グローバル電子シャッター機能とは、行列状に配された複数の画素の光電荷蓄積の開始時刻と終了時刻とを全画素で同時に行う機能である。グローバル電子シャッター機能を有する固体撮像装置は、画素に光電変換部と光電変換された電荷を一定時間保持しておく電荷保持部とを有する。グローバル電子シャッター機能を有する固体撮像装置の電荷保持部では、光電荷の蓄積終了後から読み出しまでの期間に電荷を保持する。この時、光電変換部以外で発生した電荷が電荷保持部に混入するとノイズ信号となり画質が劣化する可能性がある。特許文献１には、画素に光電変換部と電荷保持部とを有し、電荷保持部上に遮光部を設けた構成が開示されている。   The global electronic shutter function is a function in which the start time and the end time of photocharge accumulation of a plurality of pixels arranged in a matrix are simultaneously performed for all pixels. A solid-state imaging device having a global electronic shutter function includes a photoelectric conversion unit in a pixel and a charge holding unit that holds the photoelectrically converted charge for a certain period of time. A charge holding unit of a solid-state imaging device having a global electronic shutter function holds charges during a period from the end of accumulation of photocharges to the time of reading. At this time, if the charges generated in parts other than the photoelectric conversion part are mixed into the charge holding part, the signals become noise signals and the image quality may be degraded. Patent Literature 1 discloses a configuration in which a pixel includes a photoelectric conversion unit and a charge holding unit, and a light blocking unit is provided on the charge holding unit.

特開２００８−００４６９２号公報JP 2008-004692 A

特許文献１に記載の構成において、遮光部は配線層を有する層間絶縁膜の上に配されており、斜め光が遮光部の開口から電荷保持部へと入射しやすい。また、素子への電圧の供給などのためコンタクトを設ける場合には、コンタクトのプラグのために遮光部に開口を設ける必要があり、より斜め光が容易に電荷保持部に入射してしまう。このような斜め光によって生じた電荷が電荷保持部で保持している画像形成用の電荷に混入してしまうと、得られる画像の劣化をもたらしてしまう。   In the configuration described in Patent Document 1, the light-shielding portion is disposed on the interlayer insulating film having the wiring layer, and oblique light is likely to enter the charge holding portion from the opening of the light-shielding portion. Further, when a contact is provided for supplying a voltage to the element or the like, it is necessary to provide an opening in the light-shielding portion for a plug of the contact, and oblique light more easily enters the charge holding portion. If the charge generated by such oblique light is mixed with the image forming charge held in the charge holding unit, the obtained image is deteriorated.

そこで、本発明においては、遮光性能を向上させた電荷保持部を有する固体撮像装置、及びそれを用いた撮像システムを提供することを目的とする。   Therefore, an object of the present invention is to provide a solid-state imaging device having a charge holding unit with improved light-shielding performance, and an imaging system using the same.

本発明の固体撮像装置は、半導体基板と、前記半導体基板に配された光電変換部と、前記半導体基板に配され、前記光電変換部で生じた電荷を保持する電荷保持部と、前記半導体基板に配され、前記電荷保持部で保持された電荷が転送されるフローティングディフュージョン部と、前記半導体基板上に配され、前記光電変換部と前記電荷保持部との間に配された第１のゲート電極と、前記半導体基板上に配され、前記電荷保持部と前記フローティングディフュージョン部との間に配された第２のゲート電極と、を有する固体撮像装置において、前記電荷保持部の上と、少なくとも前記第１のゲート電極あるいは前記第２のゲート電極の上とに配された第１の部分と、前記第１のゲート電極と前記第２のゲート電極との間であって、前記半導体基板の表面側に前記第１の部分から延在した第２の部分と、によって構成される遮光部を有する。   A solid-state imaging device according to an aspect of the invention includes a semiconductor substrate, a photoelectric conversion unit disposed on the semiconductor substrate, a charge holding unit disposed on the semiconductor substrate, and holding a charge generated in the photoelectric conversion unit, A floating diffusion portion to which the charges held by the charge holding portion are transferred; and a first gate provided on the semiconductor substrate and arranged between the photoelectric conversion portion and the charge holding portion. An electrode, and a second gate electrode disposed on the semiconductor substrate and disposed between the charge retaining unit and the floating diffusion unit. A first portion disposed on the first gate electrode or the second gate electrode, and between the first gate electrode and the second gate electrode, wherein the semiconductor It has a second portion extending from said first portion on the surface side of the plate, the light shielding portion formed by.

本発明によれば、遮光性能を向上させた電荷保持部を有する固体撮像装置、及びそれを用いた撮像システムを提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the solid-state imaging device which has the charge holding part which improved the light-shielding performance, and the imaging system using the same.

実施例１における固体撮像装置の回路図である。FIG. 2 is a circuit diagram of the solid-state imaging device according to the first embodiment. 実施例１における固体撮像装置の平面模式図及び断面模式図である。FIG. 3 is a schematic plan view and a schematic cross-sectional view of the solid-state imaging device according to the first embodiment. 実施例１を説明するための固体撮像装置の断面模式図である。FIG. 2 is a schematic cross-sectional view of the solid-state imaging device for explaining the first embodiment. 実施例２における固体撮像装置の平面模式図及び断面模式図である。It is a schematic plan view and a schematic sectional view of a solid-state imaging device according to a second embodiment. 実施例３における固体撮像装置の平面模式図及び断面模式図である。9A and 9B are a schematic plan view and a schematic cross-sectional view of a solid-state imaging device according to a third embodiment. 実施例４における固体撮像装置の平面模式図及び断面模式図である。It is a schematic plan view and a schematic sectional view of a solid-state imaging device according to a fourth embodiment.

本発明の固体撮像装置は、半導体基板に配された光電変換部と、電荷保持部と、フローティングディフュージョン部とを有する。そして、半導体基板上の光電変換部と電荷保持部との間には第１のゲート電極が配され、半導体基板上の電荷保持部とフローティングディフュージョン部との間には第２のゲート電極が配される。そして、本発明の固体撮像装置は、電荷保持部の上と、少なくとも第１のゲート電極あるいは第２のゲート電極の上に配された第１の部分を有する遮光部を有する。ここで、遮光部は、第１のゲート電極と第２のゲート電極との間に配され、半導体基板の表面側に第１の部分から延在した第２の部分と、を有する。このような構成によって、斜め光の電荷保持部への入射を抑制し、遮光性能を向上させることが可能となる。   The solid-state imaging device according to the present invention includes a photoelectric conversion unit, a charge holding unit, and a floating diffusion unit provided on a semiconductor substrate. A first gate electrode is arranged between the photoelectric conversion unit and the charge holding unit on the semiconductor substrate, and a second gate electrode is arranged between the charge holding unit and the floating diffusion unit on the semiconductor substrate. Is done. Further, the solid-state imaging device of the present invention has a light-shielding portion having a first portion disposed on the charge holding portion and at least the first gate electrode or the second gate electrode. Here, the light-shielding portion has a second portion disposed between the first gate electrode and the second gate electrode and extending from the first portion on the front surface side of the semiconductor substrate. With such a configuration, it is possible to suppress the oblique light from entering the charge holding unit and improve the light blocking performance.

以下、ある部材と別の部材との接続のための導電体からなるプラグをコンタクトプラグと称する。また、半導体基板の表面から半導体基板の内部へ向かう方向を下方向とし、その反対を上の方向とする。   Hereinafter, a plug made of a conductor for connecting one member to another member is referred to as a contact plug. The direction from the surface of the semiconductor substrate toward the inside of the semiconductor substrate is defined as a downward direction, and the opposite direction is defined as an upward direction.

（実施例１）
本実施例の固体撮像装置について、図１乃至３を用いて説明する。 (Example 1)
The solid-state imaging device according to the present embodiment will be described with reference to FIGS.

まず、図１は本実施例の固体撮像装置の４画素分の回路図を示している。図１において、画素１００は２行２列で配列されている。画素１００は、光電変換部１０１、電荷保持部１０２、第１の転送用トランジスタ１０４、第２の転送用トランジスタ１０５、増幅用トランジスタ１０６、選択用トランジスタ１０７、リセット用トランジスタ１０８と、を含む。更に、画素１００は、不要電荷排出用のオーバーフロードレイン（以下ＯＦＤ）のための第３の転送用トランジスタ１０９を含む。画素１００において、１０３は浮遊拡散部（フローティングディフュージョン部、以下ＦＤ部）を含むノードである。電源線１１０及び電源線１１１は所定の電圧を供給する配線である。電源線１１０はＯＦＤ用のトランジスタ１０９の主電極領域と接続している。電源線１１１は、リセット用トランジスタ及び選択用トランジスタの主電極領域と接続している。ＲＥＳ、ＴＸ１、ＴＸ２、ＳＥＬ、ＴＸ３は各トランジスタのゲート電極にパルスを供給する制御線であり、垂直走査回路（不図示）からパルスが供給される。ＲＥＳはリセット用トランジスタ１０８、ＴＸ１は第１の転送用トランジスタ１０４、ＴＸ２は第２の転送用トランジスタ１０５のゲート電極にパルスを供給する制御線である。ＳＥＬは選択用トランジスタ１０７、ＴＸ３は第３の転送用トランジスタ１０９のゲート電極にパルスを供給する制御線である。ＯＵＴは信号線である。図１に示されているｎやｍは自然数であり、ある行ｎとその隣の行ｎ＋１、ある列ｍとその隣の列ｍ＋１とを示している。信号線ＯＵＴから出力された信号は読み出し回路（不図示）に保持され、増幅や加算等の処理がなされ、固体撮像装置の外部へ信号が出力される。この時、信号の加算等の処理や外部への信号出力を制御する制御信号が水平走査回路（不図示）から供給されうる。また、信号線ＯＵＴには増幅用トランジスタとソースフォロア回路を構成する定電流源が設けられる。図１において、画素１００とは、１つの光電変換部１０１を含む構成であり、光電変換装置の構成における最小の繰り返し単位である。   First, FIG. 1 is a circuit diagram of four pixels of the solid-state imaging device according to the present embodiment. In FIG. 1, the pixels 100 are arranged in two rows and two columns. The pixel 100 includes a photoelectric conversion unit 101, a charge holding unit 102, a first transfer transistor 104, a second transfer transistor 105, an amplification transistor 106, a selection transistor 107, and a reset transistor 108. Further, the pixel 100 includes a third transfer transistor 109 for an overflow drain (hereinafter, OFD) for discharging unnecessary charges. In the pixel 100, reference numeral 103 denotes a node including a floating diffusion portion (floating diffusion portion, hereinafter, FD portion). The power supply line 110 and the power supply line 111 are wirings for supplying a predetermined voltage. The power supply line 110 is connected to a main electrode region of the OFD transistor 109. The power supply line 111 is connected to main electrode regions of the reset transistor and the selection transistor. RES, TX1, TX2, SEL, and TX3 are control lines for supplying a pulse to the gate electrode of each transistor, and a pulse is supplied from a vertical scanning circuit (not shown). RES is a reset transistor 108, TX1 is a control line for supplying a pulse to the gate electrode of the first transfer transistor 104, and TX2 is a control line for supplying a pulse to the gate electrode of the second transfer transistor 105. SEL is a control transistor for supplying a pulse to the gate electrode of the third transfer transistor 109, and TX3 is a control line for supplying a pulse to the gate electrode of the third transfer transistor 109. OUT is a signal line. N and m shown in FIG. 1 are natural numbers, and indicate a certain row n and its adjacent row n + 1, and a certain column m and its adjacent column m + 1. The signal output from the signal line OUT is held in a readout circuit (not shown), subjected to processing such as amplification and addition, and output to the outside of the solid-state imaging device. At this time, a control signal for controlling processing such as addition of signals and signal output to the outside can be supplied from a horizontal scanning circuit (not shown). The signal line OUT is provided with an amplifying transistor and a constant current source forming a source follower circuit. In FIG. 1, a pixel 100 has a configuration including one photoelectric conversion unit 101 and is a minimum repeating unit in the configuration of the photoelectric conversion device.

図１の画素１００における、グローバルシャッターの動作は次のようになる。ある蓄積期間が経過した後に、光電変換部１０１にて生じた電荷は、第１の転送用トランジスタ１０４を介して、電荷保持部１０２へと転送される。電荷保持部１０２にてある蓄積期間の信号電荷を保持している間、光電変換部１０１では再び信号電荷の蓄積が始まる。電荷保持部１０２の信号電荷は第２の転送用トランジスタ１０５を介してＦＤ部を含むノード１０３へと転送され、増幅用トランジスタ１０６から信号として出力される。また、電荷保持部１０２にて信号電荷を保持している間に光電変換部１０１にて生じた電荷が電荷保持部１０２へ混入しないように、第３の転送用トランジスタ１０９によって光電変換部１０１の電荷を排出させる場合もある。リセット用トランジスタ１０８は、電荷保持部１０２から信号電荷が転送される前にＦＤ部を含むノード１０３を所定の電位に設定する（リセット動作）。この時のＦＤ部を含むノード１０３の電位をノイズ信号として増幅用トランジスタ１０６を介して信号線ＯＵＴへ出力する。このノイズ信号と後に出力される信号電荷に基づく信号との差分をとることで、ノイズ信号を除去することが可能となる。   The operation of the global shutter in the pixel 100 of FIG. 1 is as follows. After a certain accumulation period has elapsed, the charge generated in the photoelectric conversion unit 101 is transferred to the charge holding unit 102 via the first transfer transistor 104. While the charge holding unit 102 holds the signal charge for a certain storage period, the photoelectric conversion unit 101 starts to store the signal charge again. The signal charge of the charge holding unit 102 is transferred to the node 103 including the FD unit via the second transfer transistor 105 and output as a signal from the amplifying transistor 106. Further, the third transfer transistor 109 prevents the charge generated in the photoelectric conversion unit 101 from being mixed into the charge holding unit 102 while the signal charge is held in the charge holding unit 102. In some cases, charges are discharged. The reset transistor 108 sets the node 103 including the FD section to a predetermined potential before the signal charge is transferred from the charge holding section 102 (reset operation). At this time, the potential of the node 103 including the FD portion is output to the signal line OUT through the amplifying transistor 106 as a noise signal. By taking the difference between this noise signal and a signal based on the signal charge to be output later, the noise signal can be removed.

図２（ａ）は図１の回路図に対応した固体撮像装置の平面模式図であり、図２（ｂ）は図２（ａ）のＡＢ線における固体撮像装置の断面模式図である。図２（ａ）および図２（ｂ）において、ゲート電極よりも上に配される配線層、絶縁膜などの一部の構成について省略している。   2A is a schematic plan view of the solid-state imaging device corresponding to the circuit diagram of FIG. 1, and FIG. 2B is a schematic cross-sectional view of the solid-state imaging device taken along a line AB in FIG. 2A. In FIGS. 2A and 2B, some components such as a wiring layer and an insulating film provided above the gate electrode are omitted.

図２（ａ）において、画素２００は、図１の画素１００に対応し、２行２列に配されている。ここでは、画素２００の領域を仮想的に矩形に区切っている。画素２００の構成について、４つの画素のうちの１つに着目して説明する。画素２００には、光電変換部２０１と、電荷保持部２０２とが隣接して配されている。光電変換部２０１と、電荷保持部２０２との間には、電荷を転送するための第１の転送用トランジスタのゲート電極２０４が配される。また、本実施例では、平面的に見て、ゲート電極２０４は電荷保持部２０２の全面を覆って延在している。このゲート電極２０４が電荷保持部２０２の上まで配されていることで、電荷保持部２０２への光の入射を低減させることが可能となる。また、電荷保持部２０２の上に配されているゲート電極２０４に供給される電圧を制御することによって、電荷保持部２０２の暗電流を低減することが可能である。なお、第１の転送用トランジスタの主電極領域は、光電変換部２０１と、電荷保持部２０２とを含む。さらに、画素２００には、電荷保持部２０２から電荷を転送する第２の転送用トランジスタのゲート電極２０５と、ＦＤ部２０３と、第３の転送用トランジスタのゲート電極２０９とが配置されている。ゲート電極２０９の隣には主電極領域２０７が配される。主電極領域２０７は、光電変換部で生じた電荷のうち不要な電荷を排出する領域である。ここでゲート電極２０４を第１のゲート電極とし、ゲート電極２０５を第２のゲート電極とする。   In FIG. 2A, the pixels 200 correspond to the pixels 100 in FIG. 1 and are arranged in two rows and two columns. Here, the area of the pixel 200 is virtually divided into rectangles. The structure of the pixel 200 is described focusing on one of the four pixels. In the pixel 200, a photoelectric conversion unit 201 and a charge holding unit 202 are arranged adjacent to each other. A gate electrode 204 of a first transfer transistor for transferring charges is provided between the photoelectric conversion unit 201 and the charge holding unit 202. In the present embodiment, the gate electrode 204 extends over the entire surface of the charge holding unit 202 when viewed in plan. Since the gate electrode 204 is disposed above the charge holding unit 202, it is possible to reduce the incidence of light on the charge holding unit 202. Further, by controlling the voltage supplied to the gate electrode 204 provided on the charge holding portion 202, the dark current of the charge holding portion 202 can be reduced. Note that the main electrode region of the first transfer transistor includes the photoelectric conversion unit 201 and the charge holding unit 202. Further, in the pixel 200, a gate electrode 205 of a second transfer transistor for transferring charges from the charge holding unit 202, an FD unit 203, and a gate electrode 209 of a third transfer transistor are arranged. A main electrode region 207 is provided next to the gate electrode 209. The main electrode region 207 is a region for discharging unnecessary charges among charges generated in the photoelectric conversion unit. Here, the gate electrode 204 is a first gate electrode, and the gate electrode 205 is a second gate electrode.

図２（ａ）において、コンタクトプラグ２０６はＦＤ部２０３と増幅用トランジスタのゲート電極との接続、およびＦＤ部２０３とリセット用トランジスタの主電極領域との接続のために、ＦＤ部２０３に配置されている。コンタクトプラグ２０８は、主電極領域２０７と電源線との接続のために、主電極領域２０７に配置されている。コンタクトプラグ２１３は、第２のゲート電極２０５と制御線との接続のために、第２のゲート電極２０５に配置されている。ここで、図１の画素１００に示される画素が含む他の構成については、図２の領域２１１に配置されているものとする。また、以下の実施例において、信号電荷は電子であり、図１の画素１００の複数のトランジスタがＮ型のＭＯＳトランジスタであるとする。   In FIG. 2A, a contact plug 206 is disposed in the FD section 203 for connection between the FD section 203 and the gate electrode of the amplification transistor and for connection between the FD section 203 and the main electrode region of the reset transistor. ing. Contact plug 208 is arranged in main electrode region 207 for connection between main electrode region 207 and a power supply line. The contact plug 213 is disposed on the second gate electrode 205 for connecting the second gate electrode 205 to a control line. Here, it is assumed that other components included in the pixel 100 shown in FIG. 1 are arranged in the region 211 in FIG. In the following embodiments, it is assumed that the signal charges are electrons and the plurality of transistors of the pixel 100 in FIG. 1 are N-type MOS transistors.

ここで、光電変換部２０２は少なくとも、電荷蓄積部として機能するＮ型の半導体領域を含む。電荷保持部は電荷が蓄積可能なＮ型の半導体領域を有する。ＦＤ部はＮ型の半導体領域を有し、第３の転送用トランジスタの主電極領域２０６はＮ型の半導体領域を有する。また、各素子が配置された活性領域の周囲には、素子分離領域２１０が配置される。素子分離領域２１０にはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）、ＰＮ接合分離などを用いた分離構造が配されている。   Here, the photoelectric conversion unit 202 includes at least an N-type semiconductor region functioning as a charge storage unit. The charge holding portion has an N-type semiconductor region where charges can be stored. The FD portion has an N-type semiconductor region, and the main electrode region 206 of the third transfer transistor has an N-type semiconductor region. Further, an element isolation region 210 is arranged around the active region in which each element is arranged. The element isolation region 210 has an isolation structure using STI (Shallow Trench Isolation), LOCOS (Local Oxidation of Silicon), PN junction isolation, or the like.

図２（ａ）において、複数の画素２００に渡って遮光部２１２が配されている。遮光部２１２は、電荷保持部２０２と、第２のゲート電極２０５の少なくとも一部の上に配されている。本実施例において遮光部２１２は、電荷保持部２０２の上と、第１のゲート電極２０４の上と、第２のゲート電極２０５の上と、素子分離領域２１０の一部の上に配されている。また、図２（ａ）に示すように、遮光部２１２が光電変換部の第１のゲート電極２０４側の一部に延在していてもよい。遮光部２１２は、複数のコンタクトプラグのために複数の開口２１４を有し、ＦＤ部２０３の一部と第２のゲート電極２０５の一部の上には配されていない。遮光部２１２は、光電変換部２０１および他のコンタクトプラグが配される領域を除いて、画素の他の構成の上に配置されていてもよい。ここで、ゲート電極２０４、２０５の材料としてはポリシリコンなど、遮光部の材料としてはタングステン、アルミニウムなどが挙げられる。   In FIG. 2A, a light shielding unit 212 is provided over a plurality of pixels 200. The light shielding unit 212 is provided on the charge holding unit 202 and at least a part of the second gate electrode 205. In the present embodiment, the light shielding portion 212 is disposed on the charge holding portion 202, on the first gate electrode 204, on the second gate electrode 205, and on a part of the element isolation region 210. I have. In addition, as shown in FIG. 2A, the light blocking portion 212 may extend to a part of the photoelectric conversion portion on the first gate electrode 204 side. The light-shielding portion 212 has a plurality of openings 214 for a plurality of contact plugs, and is not provided over a part of the FD part 203 and a part of the second gate electrode 205. The light-shielding portion 212 may be arranged on another configuration of the pixel except for a region where the photoelectric conversion portion 201 and other contact plugs are arranged. Here, the material of the gate electrodes 204 and 205 includes polysilicon and the like, and the material of the light shielding portion includes tungsten and aluminum.

図２（ｂ）は、図２（ａ）のＡＢ線における固体撮像装置の断面模式図である。図２（ｂ）において、表面２２１を有するＰ型の半導体基板２２０に、図２（ａ）の光電変換部２０１を構成するＮ型半導体領域２２２と、半導体基板２２０の表面２２１側に配置されるＰ型半導体領域２２３とが配されている。また、半導体基板２２０に、図２（ａ）の電荷蓄積部２０２を構成するＮ型半導体領域２２４が配される。そして、半導体基板２２０上には、第１のゲート電極２０４と、第２のゲート電極２０５とが配されている。第２のゲート電極２０５の上に、第２のゲート電極２０５と接続するコンタクトプラグ２０６とが配されている。   FIG. 2B is a schematic cross-sectional view of the solid-state imaging device taken along a line AB in FIG. 2B, a P-type semiconductor substrate 220 having a surface 221 is disposed on an N-type semiconductor region 222 constituting the photoelectric conversion unit 201 in FIG. 2A and on the surface 221 side of the semiconductor substrate 220. A P-type semiconductor region 223 is provided. Further, an N-type semiconductor region 224 constituting the charge storage section 202 of FIG. 2A is arranged on the semiconductor substrate 220. Further, a first gate electrode 204 and a second gate electrode 205 are provided on the semiconductor substrate 220. On the second gate electrode 205, a contact plug 206 connected to the second gate electrode 205 is provided.

図２（ｂ）において、図２（ａ）の遮光部２１２は、第１のゲート電極２０４および第２のゲート電極２０５を覆う第１の部分２２５に加えて、第１のゲート電極２０４と第２のゲート電極２０５との間の第２の部分２２６とを有する。第１の部分２２５および第２の部分２２６は、第１の部分２２５の底面２２７よりも第２の部分２２６の底面２２８は半導体基板の表面２２１側に位置するように構成されている。このような構成によって、コンタクトプラグ２０６のための遮光部２１２の開口２１４から入射する光、あるいは入射した光に伴う電荷が電荷保持部２０２や光電変換部２０１に混入することを低減することが可能となる。   In FIG. 2B, the light shielding portion 212 in FIG. 2A includes a first gate electrode 204 and a second gate electrode 205 in addition to a first portion 225 that covers the first gate electrode 204 and the second gate electrode 205. A second portion 226 between the second gate electrode 205 and the second gate electrode 205. The first portion 225 and the second portion 226 are configured such that the bottom surface 228 of the second portion 226 is located closer to the surface 221 of the semiconductor substrate than the bottom surface 227 of the first portion 225. With such a configuration, it is possible to prevent light incident from the opening 214 of the light-shielding portion 212 for the contact plug 206 or charge accompanying the incident light from being mixed into the charge holding portion 202 and the photoelectric conversion portion 201. Becomes

ここで、より詳細に第１の部分２２５と第２の部分２２６の配置を説明する。第１の部分２２５は第１のゲート電極２０４と第２のゲート電極２０５の上を覆い、第１のゲート電極２０４と第２のゲート電極２０５との間にも延在している。第２の部分２２６は、半導体基板２２０の表面２２１の上方から表面２２１を見た際に、各構成の形状を表面２２１に投影してみると、第１のゲート電極２０４と第２のゲート電極２０５との間に配される。そして、半導体基板２２０の表面２２１に対して垂直にとった断面から見ると、第２の部分２２６は、その底面２２８が半導体基板の表面２２１に対して第１のゲート電極２０４と第２のゲート電極２０５の底面２２９と同じ距離となる位置に配置されている。ここで、第２の部分２２６は、少なくとも、第２の部分２２６の底面２２８が第１の部分２２５の底面２２７よりも半導体基板の表面２２１側に位置するように配されていればよい。   Here, the arrangement of the first portion 225 and the second portion 226 will be described in more detail. The first portion 225 covers the first gate electrode 204 and the second gate electrode 205, and also extends between the first gate electrode 204 and the second gate electrode 205. When the shape of each component is projected on the surface 221 when the surface 221 is viewed from above the surface 221 of the semiconductor substrate 220, the second portion 226 has a first gate electrode 204 and a second gate electrode. 205. When viewed from a cross section taken perpendicularly to the surface 221 of the semiconductor substrate 220, the second portion 226 has a bottom surface 228 with the first gate electrode 204 and the second gate electrode 224 with respect to the surface 221 of the semiconductor substrate. It is arranged at the same distance as the bottom surface 229 of the electrode 205. Here, the second portion 226 only needs to be arranged so that at least the bottom surface 228 of the second portion 226 is located closer to the surface 221 of the semiconductor substrate than the bottom surface 227 of the first portion 225.

ここでは、第１の部分２２５と第２の部分２２６とは一体である。よって、遮光部は、第１のゲート電極２０４から第２のゲート電極２０５へと、その間の領域を覆いつつ延在し、その間において半導体基板２２０の表面側に延在しているともいえる。   Here, the first portion 225 and the second portion 226 are integral. Therefore, it can be said that the light-shielding portion extends from the first gate electrode 204 to the second gate electrode 205 while covering a region therebetween, and extends to the surface side of the semiconductor substrate 220 therebetween.

また、図２（ｂ）において遮光部２１２は、ＦＤ部２０３に配されるコンタクトプラグ２０６（不図示）と同一高さに配され、また、遮光部２１２は金属で形成される配線層（不図示）の下に配されている。遮光部２１２を配線層よりも半導体基板の表面２２１側に配することで、より遮光性能を向上させることが可能となる。   In FIG. 2B, the light-shielding portion 212 is disposed at the same height as the contact plug 206 (not shown) disposed in the FD portion 203, and the light-shielding portion 212 is formed of a metal wiring layer (not shown). (Shown). By arranging the light-shielding portion 212 closer to the front surface 221 of the semiconductor substrate than the wiring layer, it is possible to further improve the light-shielding performance.

図２（ｂ）の第２の部分２２６は、以下のように形成可能である。第１のゲート電極２０４と第２のゲート電極２０５とが形成された後、例えば酸化シリコンからなる絶縁膜を、第１のゲート電極２０４および第２のゲート電極２０５を覆い、それらの形状を踏襲するように形成する。ここで、絶縁膜は、第１のゲート電極２０４および第２のゲート電極２０５の形状を踏襲するため、その表面に凹部を有する。その後、絶縁膜上に遮光部となる金属膜を形成することで、絶縁膜の凹部に金属膜が形成される。そして、金属膜の残したい部分以外をエッチング等によって除去することで、遮光部２１２が形成される。   The second portion 226 of FIG. 2B can be formed as follows. After the first gate electrode 204 and the second gate electrode 205 are formed, an insulating film made of, for example, silicon oxide covers the first gate electrode 204 and the second gate electrode 205 and follows their shapes. It is formed so that Here, the insulating film has a concave portion on its surface in order to follow the shapes of the first gate electrode 204 and the second gate electrode 205. After that, a metal film serving as a light-shielding portion is formed over the insulating film, so that the metal film is formed in a concave portion of the insulating film. Then, a portion other than the portion where the metal film is to be left is removed by etching or the like, so that the light shielding portion 212 is formed.

次に、図３を用いて、本実施例の構成について更に説明する。図３（ａ）は図２（ｂ）に示した本実施例の固体撮像装置の断面模式図であり、図３（ｂ）は比較のための固体撮像装置の断面模式図である。図３（ａ）と図３（ｂ）との違いは、図３（ｂ）は第２の部分２２６を有さない点である。   Next, the configuration of this embodiment will be further described with reference to FIG. 3A is a schematic cross-sectional view of the solid-state imaging device of the present embodiment shown in FIG. 2B, and FIG. 3B is a schematic cross-sectional view of a solid-state imaging device for comparison. FIG. 3A is different from FIG. 3B in that FIG. 3B does not include the second portion 226.

図３（ａ）及び図３（ｂ）において、遮光部２１２の開口２１４から同様に斜め光が入射した場合を示している。図３（ｂ）の構成においては、光３０２は電荷蓄積部２０２などの素子に容易に入射してしまうことが分かる。また、光３０２が素子には入射しなかったとしても、半導体基板２２０に入射することで電荷が発生し電荷保持部２０２や光電変換部２０１に混入してしまう。このような電荷が電荷保持部２０２や光電変換部２０１に混入すると、画像信号にノイズが生じてしまう。一方、図３（ａ）においては、第２の部分２２６によって、光３０１の半導体基板３０１へ入射を低減することが可能となる。   FIGS. 3A and 3B show a case where oblique light similarly enters from the opening 214 of the light-shielding portion 212. In the configuration shown in FIG. 3B, it can be seen that the light 302 easily enters the element such as the charge storage unit 202. Even if the light 302 does not enter the element, an electric charge is generated by entering the semiconductor substrate 220 and mixed into the charge holding unit 202 and the photoelectric conversion unit 201. When such charges are mixed into the charge holding unit 202 or the photoelectric conversion unit 201, noise is generated in the image signal. On the other hand, in FIG. 3A, the incidence of the light 301 on the semiconductor substrate 301 can be reduced by the second portion 226.

また、本実施例において遮光部２１２は、電荷保持部２０２の上と、第１のゲート電極２０４の上と、第２のゲート電極２０５の上と、を覆って配置されている。詳細には、それらのコンタクトプラグを除く全面を覆って配置されている。しかし、遮光部は少なくとも第１のゲート電極２０４あるいは第２のゲート電極２０５の電荷保持部２０２側の一部上に配されていればよい。遮光部２１２は電荷保持部２０２のみに配置しようとすると、電荷保持部２０２の第１のゲート電極側の端あるいは第２のゲート電極２０５側の端に遮光部が覆っていない領域が生じてしまうため、ゲート電極の一部上にも配置することが好ましい。しかし、このような場合においても、図３（ｂ）と同様に光の混入が生じる可能性があるため、図３（ａ）のように第２の部分２２６を設けることが望まれている。   Further, in the present embodiment, the light-shielding portion 212 is disposed so as to cover the charge holding portion 202, the first gate electrode 204, and the second gate electrode 205. Specifically, they are arranged so as to cover the entire surface except for those contact plugs. However, the light-shielding portion only needs to be disposed on at least a part of the first gate electrode 204 or the second gate electrode 205 on the charge holding portion 202 side. If the light-shielding portion 212 is arranged only on the charge holding portion 202, a region where the light-shielding portion is not covered occurs at an end of the charge holding portion 202 on the first gate electrode side or an end on the second gate electrode 205 side. Therefore, it is preferable to dispose it on a part of the gate electrode. However, even in such a case, there is a possibility that light may be mixed in as in the case of FIG. 3B. Therefore, it is desired to provide the second portion 226 as shown in FIG. 3A.

以上、本実施例の固体撮像装置によれば、斜め光の電荷保持部への入射を抑制し、遮光性能を向上させることが可能となる。なお、本実施例においては第１のゲート電極と制御線との接続のためのコンタクトプラグはここでは省略しているが同様に遮光部２１２に開口２１４を設けてコンタクトプラグを配することが可能である。また、第１のゲート電極を隣接画素の領域に延在させコンタクトプラグを配置する場所を隣接画素の領域に配してもよい。   As described above, according to the solid-state imaging device of the present embodiment, it is possible to suppress the oblique light from entering the charge holding unit and improve the light blocking performance. In this embodiment, a contact plug for connecting the first gate electrode to the control line is omitted here, but it is possible to provide an opening 214 in the light shielding portion 212 and arrange the contact plug similarly. It is. Further, the first gate electrode may extend in the region of the adjacent pixel, and the place where the contact plug is arranged may be arranged in the region of the adjacent pixel.

（実施例２）
本実施例の固体撮像装置について、図４を用いて説明する。図４（ａ）は固体撮像装置の平面模式図であり、図４（ｂ）は図４（ａ）のＣＤ線における固体撮像装置の断面模式図である。図４（ａ）および図４（ｂ）は、図２（ａ）および図２（ｂ）に対応しており、それらと同一の構成については、同じ符号を付し、説明を省略する。 (Example 2)
The solid-state imaging device according to the present embodiment will be described with reference to FIG. 4A is a schematic plan view of the solid-state imaging device, and FIG. 4B is a schematic cross-sectional view of the solid-state imaging device taken along a line CD in FIG. 4A. FIGS. 4A and 4B correspond to FIGS. 2A and 2B, and the same components are denoted by the same reference numerals and description thereof is omitted.

図４（ａ）において、実施例１との相違点はコンタクトプラグ４０１を有する点である。コンタクトプラグ４０１は遮光部２１２と第１のゲート電極２０４とを電気的に接続する。このような構成によって、コンタクトプラグのための遮光部の開口を設ける必要がないため、より遮光性能を高めることが可能となる。また、このような構成によって、遮光部２１２が第１のゲート電極２０４へ電圧を供給する制御線を兼ねることが可能となり、配線の数を削減することが可能となる。   In FIG. 4A, the difference from the first embodiment is that a contact plug 401 is provided. The contact plug 401 electrically connects the light shielding portion 212 and the first gate electrode 204. With such a configuration, it is not necessary to provide an opening of the light-shielding portion for the contact plug, so that the light-shielding performance can be further improved. Further, with such a structure, the light-blocking portion 212 can also serve as a control line for supplying a voltage to the first gate electrode 204, and the number of wirings can be reduced.

コンタクトプラグ４０１は、図４（ｂ）に示すように、第１のゲート電極２０４と遮光部２１２の第１の部分２２５との間に配置されている。第１のゲート電極２０４と第１の部分２２５との間に、例えば酸化シリコンからなる絶縁膜が配されている。この絶縁膜にコンタクトホールを形成し、導電体を埋め込むことによってコンタクトプラグ４０１が形成される。あるいは、絶縁膜にコンタクトホールを形成した後、遮光部２１２となる金属膜を形成することで、遮光部２１２と同時にコンタクトプラグ４０１を形成することも可能である。この工程は一般の半導体製造技術によって形成可能であるため、詳細な説明は省略する。   The contact plug 401 is disposed between the first gate electrode 204 and the first portion 225 of the light shielding portion 212, as shown in FIG. An insulating film made of, for example, silicon oxide is provided between the first gate electrode 204 and the first portion 225. A contact hole is formed in this insulating film, and a conductor is buried to form a contact plug 401. Alternatively, the contact plug 401 can be formed simultaneously with the light-shielding portion 212 by forming a metal film to be the light-shielding portion 212 after forming a contact hole in the insulating film. Since this step can be formed by a general semiconductor manufacturing technique, a detailed description is omitted.

また、図４（ｂ）に示すように、遮光部２１２は第２の部分２２６を有することで遮光性能を向上させることが可能となる。なお、図４（ｂ）のＮ型半導体領域４０２は図４（ａ）におけるＦＤ領域２０３を構成する。   Further, as shown in FIG. 4B, the light-shielding portion 212 has the second portion 226, so that the light-shielding performance can be improved. Note that the N-type semiconductor region 402 in FIG. 4B constitutes the FD region 203 in FIG.

以上、本実施例の固体撮像装置によれば、斜め光の電荷保持部への入射を抑制し、遮光性能を向上させることが可能となる。また、遮光部と第１のゲート電極とを接続することで、第１のゲート電極のコンタクトプラグのための遮光部の開口を削減することが可能となり、遮光性能を向上させることが可能となる。   As described above, according to the solid-state imaging device of the present embodiment, it is possible to suppress the oblique light from entering the charge holding unit and improve the light blocking performance. Further, by connecting the light shielding portion and the first gate electrode, it is possible to reduce the opening of the light shielding portion for the contact plug of the first gate electrode, and it is possible to improve the light shielding performance. .

（実施例３）
本実施例の固体撮像装置について、図５を用いて説明する。図５（ａ）は固体撮像装置の平面模式図であり、図５（ｂ）は図５（ａ）のＥＦ線における固体撮像装置の断面模式図である。図５（ａ）および図５（ｂ）は、図２（ａ）および図２（ｂ）、図４（ａ）および図４（ｂ）に対応しており、それらと同一の構成については、同じ符号を付し、説明を省略する。 (Example 3)
The solid-state imaging device according to the present embodiment will be described with reference to FIG. FIG. 5A is a schematic plan view of the solid-state imaging device, and FIG. 5B is a schematic cross-sectional view of the solid-state imaging device taken along line EF in FIG. 5A. FIGS. 5 (a) and 5 (b) correspond to FIGS. 2 (a) and 2 (b), FIGS. 4 (a) and 4 (b). The same reference numerals are given and the description is omitted.

図５（ａ）において、実施例２との相違点は図４（ａ）におけるコンタクトプラグ４０１ではなく、コンタクトプラグ５０１を有する点である。コンタクトプラグ５０１は遮光部２１２と第２のゲート電極２０５とを電気的に接続する。このような構成によって、コンタクトプラグのための遮光部の開口を設ける必要がないため、より遮光性能を高めることが可能となる。また、このような構成によって、遮光部２１２が第２のゲート電極２０４へ電圧を供給する制御線を兼ねることが可能となり、配線の数を削減することが可能となる。   5A, the difference from the second embodiment is that a contact plug 501 is provided instead of the contact plug 401 in FIG. 4A. The contact plug 501 electrically connects the light shielding portion 212 and the second gate electrode 205. With such a configuration, it is not necessary to provide an opening of the light-shielding portion for the contact plug, so that the light-shielding performance can be further improved. Further, with such a structure, the light-blocking portion 212 can also serve as a control line for supplying a voltage to the second gate electrode 204, and the number of wirings can be reduced.

図５（ｂ）に示すように、コンタクトプラグ５０１は、実施例２のコンタクトプラグ４０１と同様に、第２のゲート電極２０５と遮光部２１２の第１の部分２２５との間の絶縁膜中に配置されている。この構成は実施例２のコンタクトプラグ４０１と同様であるので詳細な説明は省略する。   As shown in FIG. 5B, the contact plug 501 is formed in the insulating film between the second gate electrode 205 and the first portion 225 of the light shielding portion 212, similarly to the contact plug 401 of the second embodiment. Are located. This configuration is the same as that of the contact plug 401 of the second embodiment, and a detailed description thereof will be omitted.

また、図５（ｂ）においても、遮光部２１２は第２の部分２２６を有することで遮光性能を向上させることが可能である。よって、本実施例の固体撮像装置によれば、斜め光の電荷保持部への入射を抑制し、遮光性能を向上させることが可能となる。また、遮光部と第２のゲート電極とを接続することで、コンタクトプラグのための遮光部の開口を削減することが可能となり、遮光性能を向上させることが可能となる。   Also, in FIG. 5B, the light-shielding portion 212 can improve the light-shielding performance by having the second portion 226. Therefore, according to the solid-state imaging device of the present embodiment, it is possible to suppress the oblique light from entering the charge holding unit and improve the light blocking performance. Further, by connecting the light-shielding portion and the second gate electrode, the opening of the light-shielding portion for the contact plug can be reduced, and the light-shielding performance can be improved.

（実施例４）
本実施例の固体撮像装置について、図６を用いて説明する。図６（ａ）は固体撮像装置の平面模式図であり、図６（ｂ）は図６（ａ）のＧＨ線における固体撮像装置の断面模式図であり、図６（ｃ）は図６（ａ）のＩＪ線における固体撮像装置の断面模式図である。図６（ａ）は図２（ａ）と対応しており、図６（ｂ）および図６（ｃ）は図２（ｂ）に対応している。図６（ａ）〜（ｃ）において、図２（ａ）および図２（ｂ）と同一の構成については、同じ符号を付し、説明を省略する。 (Example 4)
The solid-state imaging device according to the present embodiment will be described with reference to FIG. 6A is a schematic plan view of the solid-state imaging device, FIG. 6B is a schematic cross-sectional view of the solid-state imaging device taken along the line GH in FIG. 6A, and FIG. FIG. 2A is a schematic cross-sectional view of the solid-state imaging device along IJ line. FIG. 6A corresponds to FIG. 2A, and FIGS. 6B and 6C correspond to FIG. 2B. 6A to 6C, the same components as those in FIGS. 2A and 2B are denoted by the same reference numerals, and description thereof will be omitted.

本実施例は、図６（ａ）および図６（ｃ）に示すように、第１のゲート電極２０４が電荷保持部２０２の全面を覆っていない点で実施例１と異なる。第１のゲート電極２０４は、Ｎ型半導体領域２２２の一部およびＮ型半導体領域２２４の一部の上に重なるように配置されている。このような構成において、遮光部２１２は、電荷保持部２０２の上と第２のゲート電極２０５の少なくとも一部の上に配される。さらには、遮光部２１２は、第１のゲート電極２０４の上と、素子分離領域２１０の一部の上とに配される。また、遮光部２１２は第１のゲート電極２０４を覆い、光電変換部２０１の第１のゲート電極２０４側の一部を覆っている。   This embodiment is different from the first embodiment in that the first gate electrode 204 does not cover the entire surface of the charge holding unit 202 as shown in FIGS. 6A and 6C. The first gate electrode 204 is arranged so as to overlap a part of the N-type semiconductor region 222 and a part of the N-type semiconductor region 224. In such a configuration, the light shielding portion 212 is provided on the charge holding portion 202 and on at least a part of the second gate electrode 205. Further, the light-shielding portion 212 is provided on the first gate electrode 204 and on a part of the element isolation region 210. Further, the light-shielding portion 212 covers the first gate electrode 204 and partially covers the photoelectric conversion portion 201 on the first gate electrode 204 side.

このような構成においても、図６（ｂ）に示すように、第１のゲート電極２０４と第２のゲート電極２０５との間に遮光部２１２の第２の部分２２６が配される。第２の部分２２６によって、斜め光の電荷保持部への入射を抑制し、遮光性能を向上させることが可能となる。なお、図６（ａ）における６０１は第１のゲート電極２０４の上に第１のゲート電極２０４と接して配された、第１のゲート電極２０４へ電圧を供給するためのコンタクトプラグである。   Also in such a configuration, as shown in FIG. 6B, the second portion 226 of the light shielding portion 212 is arranged between the first gate electrode 204 and the second gate electrode 205. The second portion 226 makes it possible to suppress the oblique light from entering the charge holding portion and improve the light-shielding performance. Note that reference numeral 601 in FIG. 6A denotes a contact plug disposed on the first gate electrode 204 and in contact with the first gate electrode 204 for supplying a voltage to the first gate electrode 204.

以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれた撮像システムについて例示的に説明する。撮像システムの概念には、スチルカメラやカムコーダ等の撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像システムは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、デジタルデータを処理するプロセッサを含みうる。   Hereinafter, as an application example of the solid-state imaging device according to each of the above embodiments, an imaging system in which the solid-state imaging device is incorporated will be illustratively described. The concept of the imaging system includes not only devices mainly for shooting, such as still cameras and camcorders, but also devices (for example, personal computers and mobile terminals) having an auxiliary shooting function. The imaging system includes the solid-state imaging device according to the present invention exemplified as the above embodiment, and a processing unit that processes a signal output from the solid-state imaging device. The processing unit may include, for example, a processor that processes digital data.

以上述べてきたように、本発明の固体撮像装置によれば、光の入射を抑制することが可能となり、遮光部の遮光性能を向上させることが可能となる。よって、ノイズとなる信号の画像信号への混入を低減することが可能となり、高品質な画像を得ることが可能となる。   As described above, according to the solid-state imaging device of the present invention, the incidence of light can be suppressed, and the light-shielding performance of the light-shielding portion can be improved. Therefore, it is possible to reduce the mixing of a signal that becomes noise into the image signal, and it is possible to obtain a high-quality image.

なお、本発明の固体撮像装置は実施例に限定されるものではなく、トランジスタや半導体領域の導電型を反転させることや、異なる導電型のトランジスタを組み合わせることなども可能である。また、各実施例の構成は適宜組み合わせ可能である。   Note that the solid-state imaging device of the present invention is not limited to the embodiment, and it is also possible to invert the conductivity type of a transistor or a semiconductor region, or to combine transistors of different conductivity types. Further, the configurations of the embodiments can be appropriately combined.

２００ 画素
２０１ 光電変換部
２０２ 電荷保持部
２０３ ＦＤ部
２０４、２０５ ゲート電極
２１２ 遮光部
２１４ 遮光部の開口 200 pixel 201 photoelectric conversion unit 202 charge holding unit 203 FD unit 204, 205 gate electrode 212 light shielding unit 214 opening of light shielding unit

Claims (16)

光電変換部と、
前記光電変換部で生じた電荷を保持する電荷保持部と、
前記電荷保持部で保持された電荷が転送されるフローティングディフュージョン部と、
前記光電変換部と前記電荷保持部との間と、前記電荷保持部の上に配された第１のゲート電極と、
前記電荷保持部と前記フローティングディフュージョン部との間に配された第２のゲート電極と、
前記第１のゲート電極の上に配された第１の部分と、前記第１のゲート電極と前記第２のゲート電極との間に配された第２の部分とを有する金属部と、を有し、
平面視において、前記第１の部分は、前記第１のゲート電極の前記光電変換部側の端部と重複する撮像装置。 A photoelectric conversion unit,
A charge holding unit that holds charges generated in the photoelectric conversion unit,
A floating diffusion unit to which the charge held by the charge holding unit is transferred;
A first gate electrode disposed between the photoelectric conversion unit and the charge holding unit, and disposed on the charge holding unit ;
A second gate electrode disposed between the charge holding unit and the floating diffusion unit;
A metal portion having a first portion disposed on the first gate electrode and a second portion disposed between the first gate electrode and the second gate electrode; Have
The imaging device, wherein in plan view, the first portion overlaps an end of the first gate electrode on the photoelectric conversion unit side. 光電変換部と、
前記光電変換部で生じた電荷を保持する電荷保持部と、
前記電荷保持部で保持された電荷が転送されるフローティングディフュージョン部と、
前記光電変換部と前記電荷保持部との間と、前記電荷保持部の上に配された第１のゲート電極と、
前記電荷保持部と前記フローティングディフュージョン部との間に配された第２のゲート電極と、
前記第２のゲート電極の上に配された第１の部分と、前記第１のゲート電極と前記第２のゲート電極との間に配された第２の部分とを有する金属部と、を有し、
前記第１の部分には開口が形成されている撮像装置。 A photoelectric conversion unit,
A charge holding unit that holds charges generated in the photoelectric conversion unit,
A floating diffusion unit to which the charge held by the charge holding unit is transferred;
A first gate electrode disposed between the photoelectric conversion unit and the charge holding unit, and disposed on the charge holding unit ;
A second gate electrode disposed between the charge holding unit and the floating diffusion unit;
A metal portion having a first portion disposed on the second gate electrode and a second portion disposed between the first gate electrode and the second gate electrode; Have
An imaging device in which an opening is formed in the first portion. コンタクトプラグを有し、
平面視において、前記開口の内側には、前記コンタクトプラグが設けられている請求項２に記載の撮像装置。 Having a contact plug,
The imaging device according to claim 2, wherein the contact plug is provided inside the opening in a plan view. 前記第１の部分は前記第１のゲート電極の上に設けられており、
平面視において、前記第１の部分は、前記第１のゲート電極の前記光電変換部側の端部と重複する請求項２または３に記載の撮像装置。 The first portion is provided on the first gate electrode;
The imaging device according to claim 2, wherein the first portion overlaps an end of the first gate electrode on the photoelectric conversion unit side in a plan view. 前記第２のゲート電極の上に、前記第２のゲート電極へ電圧を供給するためのコンタクトプラグが配されている請求項１または２に記載の撮像装置。   The imaging device according to claim 1, wherein a contact plug for supplying a voltage to the second gate electrode is disposed on the second gate electrode. 前記金属部は、前記第２のゲート電極側の前記金属部と前記コンタクトプラグの隙間から、前記第１のゲート電極と前記第２のゲート電極との間に入射する光を抑制するために設けられている請求項３または５に記載の撮像装置。   The metal portion is provided for suppressing light incident between the first gate electrode and the second gate electrode from a gap between the metal portion on the side of the second gate electrode and the contact plug. The image pickup device according to claim 3, wherein the image pickup device is provided. 前記金属部は、前記第２のゲート電極の上に設けられている部分と、前記第２のゲート電極の上に設けられていない部分とを有する請求項１乃至６のいずれか１項に記載の撮像装置。   7. The metal part has a portion provided on the second gate electrode and a portion not provided on the second gate electrode. 8. Imaging device. 前記金属部はタングステンを有する請求項１乃至７のいずれか１項に記載の撮像装置。   The imaging device according to claim 1, wherein the metal portion includes tungsten. 前記金属部は、前記電荷保持部と、前記第１のゲート電極と、前記第２のゲート電極の上に位置する上面を有しており、前記上面は実質的に平坦である請求項１乃至８のいずれか１項に記載の撮像装置。   The metal part has an upper surface located above the charge holding part, the first gate electrode, and the second gate electrode, and the upper surface is substantially flat. 9. The imaging device according to any one of 8. 前記第１のゲート電極と前記第２のゲート電極の上に設けられた絶縁膜を有し、
前記絶縁膜は、前記第１のゲート電極と前記第２のゲート電極の形状を踏襲した凹部を備え、
前記金属部は前記絶縁膜の凹部に設けられている請求項１乃至９のいずれか１項に記載の撮像装置。 An insulating film provided on the first gate electrode and the second gate electrode;
The insulating film has a concave portion following the shapes of the first gate electrode and the second gate electrode,
The imaging device according to claim 1, wherein the metal portion is provided in a concave portion of the insulating film. 前記光電変換部とは別の光電変換部と、
前記電荷保持部とは別の電荷保持部と、
前記第１のゲート電極とは別の第１のゲート電極と、
前記第２のゲート電極とは別の第２のゲート電極とを有し、
前記金属部は、前記別の第１のゲート電極と、前記別の電荷保持部を覆うように設けられている請求項１乃至１０のいずれか１項に記載の撮像装置。 A photoelectric conversion unit different from the photoelectric conversion unit,
A charge holding unit different from the charge holding unit,
A first gate electrode different from the first gate electrode;
A second gate electrode different from the second gate electrode,
The imaging device according to claim 1, wherein the metal unit is provided to cover the another first gate electrode and the another charge holding unit. 前記金属部は、平面視で前記光電変換部と重複する部分を有する請求項１乃至１１のいずれか１項に記載の撮像装置。   The imaging device according to claim 1, wherein the metal unit has a portion overlapping the photoelectric conversion unit in a plan view. 前記光電変換部と、前記電荷保持部と、前記フローティングディフュージョン部は、半導体基板に配されており、
前記撮像装置は、複数の配線層を有し、
前記金属部は、前記複数の配線層よりも前記半導体基板側に配されている請求項１乃至１２のいずれか１項に記載の撮像装置。 The photoelectric conversion unit, the charge holding unit, and the floating diffusion unit are disposed on a semiconductor substrate,
The imaging device has a plurality of wiring layers,
The imaging device according to claim 1, wherein the metal unit is disposed closer to the semiconductor substrate than the plurality of wiring layers. 前記光電変換部と、前記電荷保持部と、前記フローティングディフュージョン部は、半導体基板に配されており、
前記第１の部分は、前記第１のゲート電極の上から前記第２のゲート電極の上まで延在して配され、
前記第２の部分は、前記第１の部分から前記半導体基板に向かって延在して配されている請求項１乃至１３のいずれか１項に記載の撮像装置。 The photoelectric conversion unit, the charge holding unit, and the floating diffusion unit are disposed on a semiconductor substrate,
The first portion is arranged to extend from above the first gate electrode to above the second gate electrode;
14. The imaging device according to claim 1, wherein the second portion extends from the first portion toward the semiconductor substrate. 15. 前記第１のゲート電極が前記電荷保持部の上に配されている請求項１乃至１４のいずれか１項に記載の撮像装置。   The imaging device according to claim 1, wherein the first gate electrode is disposed on the charge holding unit. 請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置からの出力される信号を処理する処理部と、を有する撮像システム。 An imaging device according to any one of claims 1 to 15,
An imaging system comprising: a processing unit configured to process a signal output from the imaging device.
JP2018175252A 2018-09-19 2018-09-19 Solid-state imaging device and imaging system using solid-state imaging device Active JP6661723B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018175252A JP6661723B2 (en) 2018-09-19 2018-09-19 Solid-state imaging device and imaging system using solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175252A JP6661723B2 (en) 2018-09-19 2018-09-19 Solid-state imaging device and imaging system using solid-state imaging device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016197280A Division JP6407227B2 (en) 2016-10-05 2016-10-05 Solid-state imaging device and imaging system using solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2019024103A JP2019024103A (en) 2019-02-14
JP6661723B2 true JP6661723B2 (en) 2020-03-11

Family

ID=65368635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175252A Active JP6661723B2 (en) 2018-09-19 2018-09-19 Solid-state imaging device and imaging system using solid-state imaging device

Country Status (1)

Country Link
JP (1) JP6661723B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022125A (en) * 1998-07-02 2000-01-21 Sony Corp Solid-state image-pickup device
US7361877B2 (en) * 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
JP4494492B2 (en) * 2008-04-09 2010-06-30 キヤノン株式会社 Solid-state imaging device and driving method of solid-state imaging device
JP5402349B2 (en) * 2009-07-23 2014-01-29 ソニー株式会社 Solid-state imaging device, driving method thereof, and electronic apparatus
JP5546198B2 (en) * 2009-10-09 2014-07-09 キヤノン株式会社 Solid-state imaging device
JP5641287B2 (en) * 2010-03-31 2014-12-17 ソニー株式会社 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus

Also Published As

Publication number Publication date
JP2019024103A (en) 2019-02-14

Similar Documents

Publication Publication Date Title
JP6095258B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
US10700112B2 (en) Solid-state image pickup device image pickup system using solid-state image pickup device and method of manufacturing solid-state image pickup device
US11114487B2 (en) Photoelectric conversion apparatus and imaging system using the same
US8803062B2 (en) Photoelectric conversion device having a light-shielding film
JP5335271B2 (en) Photoelectric conversion device and imaging system using the same
TWI447902B (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP5812692B2 (en) Method for manufacturing solid-state imaging device
US9362319B2 (en) Image pickup device
US20100295107A1 (en) Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP6132891B2 (en) Solid-state imaging device, imaging system using the same, and method for manufacturing solid-state imaging device
JP5241886B2 (en) Photoelectric conversion device and imaging system using the same
JP6661723B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
JP6029698B2 (en) Photoelectric conversion device and imaging system using the same
JP6407227B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
JP6039773B2 (en) Method for manufacturing solid-state imaging device
JP5501503B2 (en) Photoelectric conversion device and imaging system using the same
JP2024063426A (en) Light detection device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R151 Written notification of patent or utility model registration

Ref document number: 6661723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151