JP6654856B2 - Method for manufacturing photoelectric conversion element - Google Patents
Method for manufacturing photoelectric conversion element Download PDFInfo
- Publication number
- JP6654856B2 JP6654856B2 JP2015211033A JP2015211033A JP6654856B2 JP 6654856 B2 JP6654856 B2 JP 6654856B2 JP 2015211033 A JP2015211033 A JP 2015211033A JP 2015211033 A JP2015211033 A JP 2015211033A JP 6654856 B2 JP6654856 B2 JP 6654856B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- conversion element
- gallium oxide
- cigs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 16
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 46
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 6
- DVRDHUBQLOKMHZ-UHFFFAOYSA-N chalcopyrite Chemical compound [S-2].[S-2].[Fe+2].[Cu+2] DVRDHUBQLOKMHZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052951 chalcopyrite Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 206010034960 Photophobia Diseases 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 208000013469 light sensitivity Diseases 0.000 description 8
- 239000000523 sample Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、光電変換素子の製造方法に関し、特に、光電変換部において、ｐ型半導体層の直上に、ｎ型半導体層として、酸化ガリウムなどの、電極からの正孔注入障壁の高いワイドギャップ半導体を設けた光電変換素子の製造方法に関する。 The present invention relates to a method of manufacturing a photoelectric conversion element, in particular, in the photoelectric conversion unit, immediately above the p-type semiconductor layer, the n-type semiconductor layer, such as gallium oxide, high wide-gap of the hole injection barrier from the electrode the method of manufacturing a photoelectric conversion element provided with a semiconductor.
近年、光電変換素子の高解像度化が進み、それに伴って光電変換部の面積が縮小したことにより受光感度低下の問題が顕在化するようになってきている。
カルコパイライト型またはスファレライト型であるＣＩＧＳをｐ型半導体層に用いた光電変換素子は、主に太陽電池として利用されており、高い光吸収係数、高い量子効率およびエネルギー変換効率、光照射による劣化が少ないといった利点を有している。しかし、例えばイメージセンサのように電界印加動作をする素子の場合、暗電流が増大するため充分なＳ／Ｎを得ることが難しかった（例えば、下記非特許文献１、２を参照）。
なお、スファレライト型およびカルコパイライト型とは、II-IV-V2族化合物半導体がとり得る２種類の結晶構造を称するものである。
In recent years, the resolution of the photoelectric conversion element has been increased, and the area of the photoelectric conversion unit has been reduced accordingly, and the problem of the decrease in the light receiving sensitivity has become apparent.
Photoelectric conversion elements using chalcopyrite-type or sphalerite-type CIGS for the p-type semiconductor layer are mainly used as solar cells, and have high light absorption coefficient, high quantum efficiency and energy conversion efficiency, and deterioration due to light irradiation. It has the advantage of being small. However, in the case of an element that performs an electric field application operation, such as an image sensor, it is difficult to obtain a sufficient S / N because the dark current increases (for example, see Non-Patent Documents 1 and 2 below).
Note that the sphalerite type and the chalcopyrite type refer to two types of crystal structures that a II-IV-V2 group compound semiconductor can have.
これに対し、膜構造を工夫することで暗電流を低減する手法が提案されている（例えば、下記特許文献１）。カルコパイライト型またはスファレライト型の化合物半導体をイメージセンサに用いることを目的として、電界印加によって動作させる例は数少なく、ｎ型半導体層としては、既に太陽電池で主流となっている硫化カドミウム（ＣｄＳ）が知られている（例えば、特許文献１を参照）が、これはカドミウムを使用しているので、他の材料を使用したい、という要求がある。また、バンドギャップが２．４ｅＶと狭いため、青色光が吸収されてしまい、可視光イメージセンサとしての利用も好ましくない。 On the other hand, a method of reducing dark current by devising a film structure has been proposed (for example, Patent Document 1 below). In order to use a chalcopyrite-type or sphalerite-type compound semiconductor for an image sensor, there are few examples of operating by applying an electric field. As the n-type semiconductor layer, cadmium sulfide (CdS), which is already mainstream in solar cells, is used. Although it is known (for example, see Patent Document 1), since it uses cadmium, there is a demand to use another material. In addition, since the band gap is as narrow as 2.4 eV, blue light is absorbed, and the use as a visible light image sensor is not preferable.
そこで、本発明者等は、ｎ型半導作層としてワイドギャップｎ型半導体である酸化ガリウム（バンドギャップ４．９ｅＶ）を用いることで、暗電流をある程度低減することに成功している（例えば、特許文献２を参照）。 Therefore, the present inventors have succeeded in reducing the dark current to some extent by using gallium oxide (band gap 4.9 eV), which is a wide gap n-type semiconductor, as the n-type semiconductor layer (for example, And Patent Document 2).
しかしながら、上述した従来技術では、酸化ガリウムのキャリア濃度が低いため、空乏層が酸化ガリウム側に支配的に広がり、必ずしも良好な可視光感度が得られないという課題があった。 However, in the above-described prior art, since the carrier concentration of gallium oxide is low, the depletion layer predominantly spreads to the gallium oxide side, and there is a problem that good visible light sensitivity cannot always be obtained.
本発明は、光電変換素子のｎ型半導体に酸化ガリウムを用いた場合に、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子の製造方法を提供することを目的とするものである。 The present invention, when the n-type semiconductor of a photoelectric conversion element using a gallium oxide, and an object thereof is to provide a manufacturing method of a photoelectric conversion element which can obtain a good visible light sensitivity, even when a low voltage is applied Things.
以上の目的を達成するため、本発明の光電変換素子の製造方法は以下のような構成とされている。 To achieve the above object, a method for manufacturing a photoelectric conversion element of the present invention is configured as follows.
すなわち、本発明に係る光電変換素子の製造方法は、基板上に、下部電極層、カルコパイライト型またはスファレライト型のＣｕＩｎ１−ＸＧａＸ（Ｓｅ１−ｙＳｙ）２からなるｐ型半導体層、酸化ガリウムからなるｎ型半導体層、および上部電極層をこの順に積層形成する光電変換素子の製造方法において、
前記ｎ型半導体層を形成する際には、前記基板を450〜500℃に加熱しつつ、前記酸化ガリウムを成膜することを特徴とするものである。
That is , in the method for manufacturing a photoelectric conversion element according to the present invention, a p-type semiconductor layer composed of a lower electrode layer, a chalcopyrite-type or a sphalerite-type CuIn 1-X Ga X (Se 1-y S y ) 2 is provided on a substrate. A method for manufacturing a photoelectric conversion element in which an n-type semiconductor layer made of gallium oxide and an upper electrode layer are stacked in this order;
In forming the n-type semiconductor layer, the gallium oxide is formed while heating the substrate to 450 to 500 ° C.
本発明の光電変換素子の製造方法によれば、450℃〜500℃で基板加熱しながら酸化ガリウム（Ｇａ２Ｏ３）を成膜することで、室温で成膜した素子と比較し、暗電流を低くできるとともにＳ／Ｎを高くすることができ、かつ、０Ｖまたは０Ｖに近い低い逆バイアス電圧を印加した場合であっても駆動可能な、可視光用の光電変換素子を得ることができる。 According to the method for manufacturing a photoelectric conversion element of the present invention, gallium oxide (Ga 2 O 3 ) is formed while heating a substrate at 450 ° C. to 500 ° C., so that dark current is lower than that of an element formed at room temperature. Can be reduced, the S / N ratio can be increased, and a photoelectric conversion element for visible light that can be driven even when a low reverse bias voltage close to 0 V or 0 V is applied can be obtained.
図１は、本発明の実施形態に係る光電変換素子１０の断面図である。
すなわち、この光電変換素子１０は、負極性の下部電極１ａを備えた基板１の上面に、ＣＩＧＳ層からなるｐ型半導体層２（以下、ＣＩＧＳ層２とも称する）、酸化ガリウム（Ｇａ2Ｏ3）からなるｎ型半導体層３（以下、酸化ガリウム層３とも称する）および透明な電極層４を、この順に積層形成してなり、印加する逆バイアス電圧が０Ｖのとき、ＣＩＧＳ層２と酸化ガリウム層３の境界付近のｐ型半導体層２側の領域において、この境界の全面に沿って、完全空乏層が形成されている。
また、ＣＩＧＳ層２は、カルコパイライト型またはスファレライト型のＣｕＩｎ1-XＧ
ａX（Ｓｅ1-yＳy）2を成膜することにより構成される。ただし、０≦Ｘ，Ｙ≦１ である。
また、上記完全空乏層はＣＩＧＳ内のＣｕ欠陥にＧａが入り込んで生成されたものと考えられる。
FIG. 1 is a sectional view of a photoelectric conversion element 10 according to an embodiment of the present invention.
That is, the photoelectric conversion element 10 includes a p-type semiconductor layer 2 made of a CIGS layer (hereinafter also referred to as a CIGS layer 2), a gallium oxide (Ga 2 O 3) ) And a transparent electrode layer 4 are laminated in this order, and when the reverse bias voltage to be applied is 0 V, the CIGS layer 2 and the gallium oxide are formed. In a region near the boundary of the layer 3 on the p-type semiconductor layer 2 side, a complete depletion layer is formed along the entire surface of the boundary.
The CIGS layer 2 is made of chalcopyrite-type or sphalerite-type CuIn 1-X G
a x (Se 1−y S y ) 2 is formed. However, 0 ≦ X, Y ≦ 1.
Further, it is considered that the above-described complete depletion layer was generated by Ga entering Cu defects in CIGS.
また、本発明の実施形態に係る光電変換素子１０の製造方法においては、酸化ガリウム層３を作製する際には、基板１、下部電極層１ａおよびＣＩＧＳ層２を積層形成したものを350〜500℃に加熱しながら酸化ガリウム層２を成膜するようにしたものである。
これにより、印加する逆バイアス電圧が０Ｖのときでも、従来技術と比較し、暗電流を低くできるとともにＳ／Ｎを高くすることができ、かつ、０Ｖまたは０Ｖに近い低い逆バイアス電圧を印加した場合であっても感度が良好な、可視光用の光電変換素子を得ることができる。
In the method for manufacturing the photoelectric conversion element 10 according to the embodiment of the present invention, when the gallium oxide layer 3 is manufactured, the substrate 1, the lower electrode layer 1a, and the CIGS layer 2 are stacked to form 350 to 500. The gallium oxide layer 2 is formed while being heated to a temperature of ℃.
As a result, even when the applied reverse bias voltage is 0 V, the dark current can be reduced and the S / N can be increased as compared with the related art, and 0 V or a low reverse bias voltage close to 0 V is applied. Even in this case, a visible light photoelectric conversion element having good sensitivity can be obtained.
上記基板１は、下部電極層１ａを、例えば蒸着法などを用いてその上面に形成したものであり、例えばＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い板部材を用いることができる。また、光照射を基板１の上面側（図面の紙面上方側）から行う場合（本実施形態では基本的にはこの態様とされている）には、上述した上部電極層４は透明な部材で形成する必要があるが、基板１や下部電極層１ａは不透明な材料により形成することも可能である。また、電極層４は、例えば金や窒化チタン等からなる薄膜電極を用いることができる。
勿論、基板１、基板１に付設した下部電極層１ａ、および上述した上部電極層４をすべて透明な材料により形成することも可能である。
The substrate 1 has the lower electrode layer 1a formed on the upper surface thereof by using, for example, an evaporation method or the like. For example, a plate member having good flatness made of Si, Ge, sapphire, glass, or the like can be used. In addition, when light irradiation is performed from the upper surface side of the substrate 1 (upper side in the drawing), the above-described upper electrode layer 4 is a transparent member. Although it is necessary to form, the substrate 1 and the lower electrode layer 1a can also be formed of an opaque material. Further, as the electrode layer 4, a thin film electrode made of, for example, gold or titanium nitride can be used.
Of course, the substrate 1, the lower electrode layer 1a attached to the substrate 1, and the above-mentioned upper electrode layer 4 can all be formed of a transparent material.
また、ＣＩＧＳ層２は、 HYPERLINK "http://astamuse.com/ja/keyword/10687490" ワ
イドギャップｐ型半導体であるＣＩＧＳを積層形成したものであり、基板１の上面に、多元蒸着法、三段階法、あるいはスパッタリング法等を用い、膜厚0.5〜３μｍのカルコパ
イライト型またはスファレライト型半導体（ＣｕＩｎ1-xＧａX（Ｓｅ1-yＳy）2）を成膜
することにより形成される。ただし、０≦Ｘ，Ｙ≦１ である。
The CIGS layer 2 is formed by laminating CIGS which is a HYPERLINK "http://astamuse.com/ja/keyword/10687490" wide gap p-type semiconductor. It is formed by forming a chalcopyrite-type or sphalerite-type semiconductor (CuIn 1-x Ga X (Se 1-y S y ) 2 ) with a thickness of 0.5 to 3 μm by using a step method, a sputtering method, or the like. However, 0 ≦ X, Y ≦ 1.
また、酸化ガリウム層３は、さらにＣＩＧＳ層２の上面にスパッタリング法やＰＬＤ（pulsed laser depositionパルスレーザ蒸着）法等を用い、例えば、膜厚０．１〜１μｍ
の酸化ガリウム（Ｇａ2Ｏ3）を成膜することにより形成される。
The gallium oxide layer 3 is further formed on the upper surface of the CIGS layer 2 by a sputtering method, a PLD (pulsed laser deposition) method, or the like, for example, to have a thickness of 0.1 to 1 μm.
Of gallium oxide (Ga 2 O 3 ).
また、上部電極層４は、酸化ガリウム層３の上面に、蒸着法等を用い、ＩＴＯなどの透明導電膜を成膜することにより形成される。 The upper electrode layer 4 is formed by forming a transparent conductive film such as ITO on the upper surface of the gallium oxide layer 3 by using an evaporation method or the like.
次に、本発明の実施形態に係る光電変換素子の製造方法について説明する。
まず、下部電極層１ａを付設したガラス等の基板１の上面に、多元蒸着法、三段階法、あるいはスパッタリング法等を用い、いわゆるＣＩＧＳを膜厚0.5〜3μｍとなるように成膜してｐ型半導体層（ＣＩＧＳ層）２を形成する。
Next, a method for manufacturing a photoelectric conversion element according to an embodiment of the present invention will be described.
First, a so-called CIGS film is formed to a thickness of 0.5 to 3 μm on the upper surface of a substrate 1 made of glass or the like provided with the lower electrode layer 1 a by a multi-source evaporation method, a three-step method, a sputtering method, or the like. A type semiconductor layer (CIGS layer) 2 is formed.
次に、基板１を350〜500℃に加熱しながら、ＣＩＧＳ層２上に酸化ガリウム（Ｇａ2Ｏ3）をスパッタリング法やＰＬＤ（pulsed laser depositionパルスレーザ蒸着）法等を用
い、膜厚0.1〜１μｍとなるように成膜することによりｎ型半導体層（酸化ガリウム層）
３を形成する。
最後に、酸化ガリウム層３の上面に、蒸着法等を用い、透明導電膜からなる上部電極層４を成膜する。
Next, while the substrate 1 is heated to 350 to 500 ° C., gallium oxide (Ga 2 O 3 ) is formed on the CIGS layer 2 by a sputtering method, a PLD (pulsed laser deposition) method, or the like, to a thickness of 0.1 to 500 μm. An n-type semiconductor layer (gallium oxide layer) by forming a film to a thickness of 1 μm
Form 3
Finally, an upper electrode layer 4 made of a transparent conductive film is formed on the upper surface of the gallium oxide layer 3 by using an evaporation method or the like.
ところで、本発明の実施形態に係る光電変換素子においては、印加する逆バイアス電圧が０Ｖのときでも、ＣＩＧＳ層２と酸化ガリウム層３の境界よりもＣＩＧＳ層２側で該境界の全面に沿って、ハッチングで示されるような完全空乏層が生成されている。 By the way, in the photoelectric conversion element according to the embodiment of the present invention, even when the reverse bias voltage to be applied is 0 V, along the entire CIGS layer 2 side from the boundary between the CIGS layer 2 and the gallium oxide layer 3 along the boundary. A complete depletion layer as shown by hatching is generated.
すなわち、このような構成とされていることは、例えば、図２（Ａ）に示す、実施例に係る光電変換素子１０のＥＢＩＣ（Electron Beam Induced Current）像の解析結果から
明らかである。なお、この図２（Ａ）が示すデータは、酸化ガリウム層を450℃で加熱し
ながら作成した場合のものである。すなわち、この解析に処せられる光電変換素子１０のサンプルは、Ｍｏからなる基板１の上面に、下部電極層１ａ、ＣＩＧＳ層２（厚みが1μ
ｍ）、酸化ガリウム層３（厚みが100ｎｍ）およびＩＴＯからなる上部電極層４（厚みが30ｎｍ）を積層してなるものであり、本実施例のＣＩＧＳ層２と酸化ガリウム層３の境界
域よりもＣＩＧＳ層２の領域に入ったところで、この境界の全面に沿った所定厚の領域として完全空乏層（図中ハッチングの領域）が生成されている。
このことは図２（Ａ）を拡大して示す図３（Ａ）の像解析写真により明らかである。
That is, such a configuration is apparent from, for example, an analysis result of an EBIC (Electron Beam Induced Current) image of the photoelectric conversion element 10 according to the embodiment illustrated in FIG. Note that the data shown in FIG. 2A is obtained when the gallium oxide layer is formed while being heated at 450 ° C. That is, a sample of the photoelectric conversion element 10 subjected to this analysis is provided on the upper surface of the substrate 1 made of Mo, with the lower electrode layer 1a and the CIGS layer 2 (having a thickness of
m), a gallium oxide layer 3 (having a thickness of 100 nm) and an upper electrode layer 4 (having a thickness of 30 nm) made of ITO, which are stacked from the boundary region between the CIGS layer 2 and the gallium oxide layer 3 in this embodiment. In the area of the CIGS layer 2 as well, a complete depletion layer (hatched area in the figure) is generated as a region having a predetermined thickness along the entire surface of this boundary.
This is evident from the image analysis photograph of FIG. 3 (A) showing an enlarged view of FIG. 2 (A).
これに対して、図２（Ｂ）に示す、酸化ガリウムを常温で作製した従来技術に係る光電変換素子１０（層構成は上記実施例のものと同様である）のＥＢＩＣ像の解析結果から明らかなように、従来技術のものでも、ＣＩＧＳ層と酸化ガリウム層の境界域よりもＣＩＧＳ層の領域に入ったところには若干の完全空乏層（図中ハッチングの領域）が生成されているものの、極めて離散的であり、該境界に沿う全面に亘って生成されていない。このことは図２（Ｂ）を拡大して示す図３（Ｂ）の像解析写真により明らかである。 On the other hand, the analysis result of the EBIC image of the photoelectric conversion element 10 according to the related art (the layer configuration is the same as that of the above-described embodiment) in which gallium oxide is manufactured at normal temperature shown in FIG. As described above, even in the conventional technology, although a slightly depleted layer (hatched region in the figure) is generated in the region of the CIGS layer rather than the boundary region between the CIGS layer and the gallium oxide layer, It is very discrete and has not been generated over the entire surface along the boundary. This is clear from the image analysis photograph of FIG. 3B, which is an enlarged view of FIG. 2B.
なお、ＥＢＩＣ像の解析とは、以下のようにしてなされる。
すなわち、半導体デバイスに電子線を照射すると、内部に電子正孔対が生成される。次に、pn接合内に生成される電界により、上記電子正孔対は分離され、これにより電流が発生する。EBIC像の輝度（電流値）はpn接合の内部電界強度に比例することになるため、SEM像（電子プローブでサンプル上を走査した時の、電子線誘起電流の変化を可視化した像
）とEBIC像を重ねることで、輝度の変化に基づき空乏層の幅や位置、さらには完全空乏層となっているか否かを解析することができる。
上述したように、EBIC信号量が大きい（輝度が高い）ということは内部電界が強いということを意味し、結局、完全空乏層が形成されていることを示すものである。
The analysis of the EBIC image is performed as follows.
That is, when a semiconductor device is irradiated with an electron beam, electron-hole pairs are generated inside. Next, the electron-hole pairs are separated by an electric field generated in the pn junction, thereby generating a current. Since the brightness (current value) of the EBIC image is proportional to the internal electric field strength of the pn junction, the SEM image (an image that visualizes the change in the electron beam induced current when scanning the sample with an electron probe) and the EBIC By superimposing the images, it is possible to analyze the width and position of the depletion layer based on the change in luminance, and further, whether or not the depletion layer is completely depleted.
As described above, a large EBIC signal amount (high luminance) means that the internal electric field is strong, which indicates that a complete depletion layer is formed.
上述したことから、図３（Ａ）を図３（Ｂ）と比較して分析すると以下のことが結論づけられる。
すなわち、従来技術では、図３（Ｂ）に示すようにEBIC信号量が小さい値となっており（完全空乏層（図中ハッチング領域）となっている領域はごくわずかで離散的である）、また、ＣＩＧＳ層２ではなく酸化ガリウム層３に生成されている。
From the above, when FIG. 3 (A) is compared with FIG. 3 (B) and analyzed, the following can be concluded.
That is, in the prior art, as shown in FIG. 3B, the EBIC signal amount has a small value (the region serving as a completely depleted layer (hatched region in the diagram) is very small and discrete), In addition, it is generated not in the CIGS layer 2 but in the gallium oxide layer 3.
一方、本実施例では、図３（Ａ）に示すように、EBIC信号量が大きい値となっており、完全空乏層がＣＩＧＳ層に広がっている（完全空乏層（図中ハッチング領域）となっている領域は、両層２、３の境界からＣＩＧＳ層２側に入った領域において、上記境界の全面に沿った層状の領域にわたって広がっている）、ことが明らかである。すなわち、ＣＩＧＳ層２には、境界付近において、所定厚み（例えば100nm）の完全空乏層が生成されてい
る。
このような現象は、従来技術では、酸化ガリウム層３とＣＩＧＳ層２のキャリア濃度比が大きく（Ｇａ2Ｏ3<<ＣＩＧＳ）、完全空乏層を含めて空乏層は酸化ガリウム層３側に広がっている（酸化ガリウム３側には広がっていない）ことになるが、本実施例のものではＣＩＧＳ層２内のＣｕ欠陥にＧａが入り込むことで、ｎ型ＣＩＧＳ層が形成され、ｐｎ接合が強化された状態となっていると考えられる。
On the other hand, in the present embodiment, as shown in FIG. 3A, the EBIC signal amount has a large value, and the fully depleted layer extends to the CIGS layer (the fully depleted layer (hatched region in the figure)). It is apparent that the region extending from the boundary between the two layers 2 and 3 into the CIGS layer 2 extends over the layered region along the entire surface of the boundary). That is, in the CIGS layer 2, a complete depletion layer having a predetermined thickness (for example, 100 nm) is generated near the boundary.
In such a phenomenon, in the conventional technology, the carrier concentration ratio between the gallium oxide layer 3 and the CIGS layer 2 is large (Ga 2 O 3 << CIGS), and the depletion layer including the complete depletion layer spreads to the gallium oxide layer 3 side. (Not spread to the gallium oxide 3 side), but in the present embodiment, Ga enters the Cu defects in the CIGS layer 2 to form an n-type CIGS layer and strengthen the pn junction. It is considered that it has been done.
このように、本実施例の光電変換素子１０においては、完全空乏層が酸化ガリウム層３側に支配的に広がるのが防止されて、低電圧印加時でも良好な可視光感度を得ることができるものとなっている。 As described above, in the photoelectric conversion element 10 of the present embodiment, the complete depletion layer is prevented from being predominantly spread to the gallium oxide layer 3 side, and good visible light sensitivity can be obtained even when a low voltage is applied. It has become something.
また、本実施例の光電変換素子１０の製造方法においては、ＣＩＧＳ層２を作製した後に、基板１（実際には、基板１上にＣＩＧＳ層２を成膜してなる積層体）を350〜500℃の範囲の温度に加熱しながら酸化ガリウム層３を成膜するようにしている。
ここで、350〜500℃の範囲の温度とは、この範囲の１点の近傍の温度であってもよいし、この範囲内で変動する温度であってもよい。
この加熱処理により、ＣＩＧＳ内のＣｕ欠陥にＧａが入り込んで、ｎ型ＣＩＧＳ層が形成され、ｐｎ接合が強化された状態となっていると考えられ、これにより、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子を製造することができる。
Further, in the method for manufacturing the photoelectric conversion element 10 of the present embodiment, after the CIGS layer 2 is formed, the substrate 1 (actually, a laminated body formed by forming the CIGS layer 2 on the substrate 1) is 350 to The gallium oxide layer 3 is formed while heating to a temperature in the range of 500 ° C.
Here, the temperature in the range of 350 to 500 ° C. may be a temperature in the vicinity of one point in this range or a temperature fluctuating within this range.
It is considered that by this heat treatment, Ga enters Cu defects in the CIGS to form an n-type CIGS layer and the pn junction is in a strengthened state. A photoelectric conversion element capable of obtaining light sensitivity can be manufactured.
本実施例に係る光電変換素子の製造方法により形成された光電変換素子のサンプルについてＥＢＩＣ解析を行うと、図２（Ａ）および図３（Ａ）の像と同様の結果が得られた。
すなわち、実施例では、EBIC信号量が大きくなるように形成されているので完全空乏層が広がっている領域（完全空乏層（図中ハッチング領域）は、両層２、３の境界からＣＩＧＳ層２側に入った領域において、この境界の全面に亘って広がっていることが明らかである。
When EBIC analysis was performed on a sample of the photoelectric conversion element formed by the method for manufacturing a photoelectric conversion element according to this example, the same results as the images in FIGS. 2A and 3A were obtained.
That is, in the embodiment, since the EBIC signal amount is formed so as to be large, the region where the fully depleted layer is spread (the fully depleted layer (hatched region in the figure) is the CIGS layer 2 from the boundary between the two layers 2 and 3). It is clear that in the region on the side, it extends over the whole of this boundary.
これに対して、酸化ガリウム層を作製する際に、基板を加熱せずに酸化ガリウム層を成膜した従来技術に係る光電変換素子の製造方法においては、その製造方法により形成された光電変換素子のサンプルについてＥＢＩＣ解析を行うと、図２（Ｂ）および図３（Ｂ）の像と同様の結果が得られた。
すなわち、図３（Ｂ）に示すように、従来技術では、EBIC信号量が小さく、ＣＩＧＳ層よりも酸化ガリウム層に空乏層が支配的に広がっていることが明らかである。
On the other hand, in the method of manufacturing a gallium oxide layer according to the related art in which the gallium oxide layer is formed without heating the substrate when the gallium oxide layer is manufactured, the photoelectric conversion element formed by the manufacturing method is used. When the EBIC analysis was performed on the sample No. 2, the same result as the images in FIGS. 2B and 3B was obtained.
That is, as shown in FIG. 3B, in the conventional technique, the EBIC signal amount is small, and it is clear that the depletion layer is more predominantly spread in the gallium oxide layer than in the CIGS layer.
したがって、本実施例の光電変換素子の製造方法においては、完全空乏層が酸化ガリウム層３側に支配的に広がるのが防止され、ＣＩＧＳ層２側において境界に沿った層状に形成され、低電圧印加時でも良好な可視光感度を得ることができる光電変換素子１０を製造することができる。 Therefore, in the method of manufacturing the photoelectric conversion element of the present embodiment, the complete depletion layer is prevented from predominantly spreading on the gallium oxide layer 3 side, and is formed in a layered shape along the boundary on the CIGS layer 2 side. The photoelectric conversion element 10 capable of obtaining good visible light sensitivity even when the voltage is applied can be manufactured.
図４は、ＣＩＧＳ層２をｐ型半導体層として、酸化ガリウム層３をｎ型半導体層として、上述した実施例の光電変換素子の製造方法により形成した光電変換素子１０（図２（Ａ）に示すもの）と、その比較例としての従来技術により製造した光電変換素子との両者について、逆バイアス電圧（Ｖ）と電流（μＡ）の関係を表すグラフを示すものである。また、この図４が示すデータは、酸化ガリウム層を400℃で加熱しながら作成した場合のも
のである。
なお、信号電流値は、波長５５０ｎｍ、強度５０μＷ／ｃｍ2 の光照射条件で行った
ときの電流値である。
FIG. 4 shows a photoelectric conversion element 10 (FIG. 2A) formed by using the CIGS layer 2 as a p-type semiconductor layer and the gallium oxide layer 3 as an n-type semiconductor layer by the method of manufacturing the photoelectric conversion element of the above-described embodiment. FIG. 6 is a graph showing the relationship between the reverse bias voltage (V) and the current (μA) for both the photoelectric conversion element manufactured according to the related art and the comparative example. The data shown in FIG. 4 is obtained when the gallium oxide layer is formed while being heated at 400 ° C.
Note that the signal current value is a current value when light irradiation conditions of a wavelength of 550 nm and an intensity of 50 μW / cm 2 are used.
また、本実施例と従来技術のいずれについても、ＣＩＧＳ層２は多元蒸着法で成膜しており、膜厚は１μｍとした。また本実施例と従来技術のＣＩＧＳの違いを正確に比較するために同じ成膜ロットのサンプルを使用した。
また、本実施例と従来技術のいずれについても、酸化ガリウム層３は、スパッタリング法を用いて膜厚が１００ｎｍとなるまで成膜した。ただし、このときの基板温度は、本実施例のものでは４５０℃としたのに対し、従来技術では室温（25℃）とした。
In both the present example and the prior art, the CIGS layer 2 was formed by a multi-source evaporation method, and the film thickness was 1 μm. In addition, samples of the same film formation lot were used in order to accurately compare the difference between the present embodiment and the CIGS of the prior art.
In both the present example and the prior art, the gallium oxide layer 3 was formed by a sputtering method until the film thickness became 100 nm. However, the substrate temperature at this time was 450 ° C. in the present embodiment, but was room temperature (25 ° C.) in the prior art.
図４のグラフからも明らかなように、本実施例のものでは、暗電流が低減されており、これにより、信号電流から暗電流を差し引いた値（▲印曲線）が増大した。また、逆バイアス電圧が０Ｖの場合において、従来技術のものでは信号電流が僅かであったのに対し、本実施例のものでは、可視光感度を得るのに十分な信号電流が得られた。
一方、従来技術のものでは逆バイアス電圧が増加するのにしたがって急激に増加しており、これにより信号電流から暗電流を差し引いた値（小さい●点線）は所定の値（図４では0.6μＡ）以上とはならない。
As is clear from the graph of FIG. 4, in the case of the present example, the dark current was reduced, and as a result, the value obtained by subtracting the dark current from the signal current (arrow curve) increased. In the case where the reverse bias voltage was 0 V, the signal current was small in the case of the conventional technique, whereas the signal current sufficient for obtaining the visible light sensitivity was obtained in the case of the present embodiment.
On the other hand, in the case of the prior art, the reverse bias voltage increases sharply as the reverse bias voltage increases, whereby the value obtained by subtracting the dark current from the signal current (small dotted line) is a predetermined value (0.6 μA in FIG. 4). That's not all.
さらに、光電変換素子１０の基板温度を室温（25℃、従来技術）、300℃、350℃、400
℃、450℃、500℃、550℃、600℃と変化させて酸化ガリウムを作製し、それぞれの逆バイアス電圧（Ｖ）に対する暗電流（Ａ）の値を測定して暗電流特性を得、図５に示すようなグラフを得た。なお、この図５のデータを得るために用いた光電変換素子１０のサンプルは、前述した図４のデータを得るために用いた光電変換素子１０のサンプルとは製造ロットが互いに異なっている。
この図５から明らかなように、暗電流は基板温度を450〜500℃に設定して作製した場合に最も減少することが明らかである。
Further, the substrate temperature of the photoelectric conversion element 10 is set to room temperature (25 ° C., conventional technology), 300 ° C., 350 ° C., 400 ° C.
Gallium oxide was prepared by changing the temperature to ℃, 450 ℃, 500 ℃, 550 ℃, 600 ℃, and the dark current (A) value was measured for each reverse bias voltage (V) to obtain dark current characteristics. A graph as shown in FIG. 5 was obtained. The sample of the photoelectric conversion element 10 used for obtaining the data of FIG. 5 is different from the sample of the photoelectric conversion element 10 used for obtaining the data of FIG.
As is apparent from FIG. 5, it is clear that the dark current is reduced most when the substrate temperature is set at 450 to 500 ° C.
図６は、ＣＩＧＳ層２をｐ型半導体層とし、酸化ガリウム層３をｎ型半導体層として、上述した実施例に係る光電変換素子の製造方法により形成した光電変換素子１０と、その比較例としての従来技術により製造した光電変換素子との両者について、照射光の波長（ｎｍ）に対する量子効率（％）の関係を表すグラフを示すものである。 FIG. 6 shows a photoelectric conversion element 10 formed by the method of manufacturing a photoelectric conversion element according to the above-described embodiment using the CIGS layer 2 as a p-type semiconductor layer and the gallium oxide layer 3 as an n-type semiconductor layer, and as a comparative example. 2 is a graph showing the relationship between the wavelength (nm) of irradiation light and the quantum efficiency (%) for both the photoelectric conversion elements manufactured according to the prior art.
なお、印加電圧（逆バイアス電圧）０Ｖ、１Ｖの低い電圧に対して、従来技術による光電変換素子では完全空乏層を含めた空乏層が酸化ガリウム層側に支配的に広がり可視光感度が得られない。また、紫外線領域の量子効率も低い。
これに対して、本実施例による光電変換素子は、印加電圧（逆バイアス電圧）が０Ｖであっても、ＣＩＧＳ層２側に完全空乏層が広がり可視光感度が得られており、またその量子効率も従来技術と比較して大幅に増大している。さらに逆バイアス電圧（印加電圧）を１Ｖとした場合には、可視光域（波長400-700nm）の平均量子効率は７４％にも達してい
る。
Note that, with respect to the applied voltage (reverse bias voltage) of 0 V and 1 V, in the photoelectric conversion element according to the conventional technique, the depletion layer including the complete depletion layer is predominantly spread to the gallium oxide layer side, and visible light sensitivity is obtained. Absent. Also, the quantum efficiency in the ultraviolet region is low.
On the other hand, in the photoelectric conversion element according to the present embodiment, even if the applied voltage (reverse bias voltage) is 0 V, the complete depletion layer extends to the CIGS layer 2 side, and visible light sensitivity is obtained. Efficiency has also increased significantly compared to the prior art. Further, when the reverse bias voltage (applied voltage) is 1 V, the average quantum efficiency in the visible light region (wavelength 400 to 700 nm) reaches as high as 74%.
図７は、各基板温度（室温〜600℃）における、波長−量子効率特性を示すグラフであ
る。
すなわち、光電変換素子１０の基板温度を室温（25℃、従来技術）、300℃、350℃、400℃、450℃、500℃、550℃、600℃と変化させて酸化ガリウムを作製し、それぞれの波長
（ｎｍ）に対する量子効率（％）の値を測定して暗電流特性を得、図７に示すようなグラフを得た。
図７から明らかなように、量子効率は基板温度を550〜600℃に設定した場合に最も大きくなることが明らかである。
FIG. 7 is a graph showing wavelength-quantum efficiency characteristics at each substrate temperature (room temperature to 600 ° C.).
That is, gallium oxide was produced by changing the substrate temperature of the photoelectric conversion element 10 to room temperature (25 ° C., conventional technology), 300 ° C., 350 ° C., 400 ° C., 450 ° C., 500 ° C., 550 ° C., and 600 ° C. The dark current characteristic was obtained by measuring the value of the quantum efficiency (%) with respect to the wavelength (nm), and a graph as shown in FIG. 7 was obtained.
As is clear from FIG. 7, it is clear that the quantum efficiency is maximized when the substrate temperature is set at 550 to 600 ° C.
＜変更態様＞
本発明の光電変換素子の製造方法としては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。例えば、上記実施形態においては、上面に電極を付設した基板１の上方に、下部電極層１ａ、ｐ型半導体層（ＣＩＧＳ層）２、ｎ型半導体層（酸化ガリウム層）３および電極層４を、この順に設けるようにしているが、下部電極層１ａとｐ型半導体層２の間や、ｎ型半導体層３と電極層４の間や、電極層４の上面に、他の層を設けてもよい。また、ｎ型半導体層３にバッファ層を含めるようにしてもよい。
<Modification>
As a manufacturing method of a photoelectric conversion element of the present invention is not limited to the above-described embodiments, but can be modified in various manners. For example, in the above embodiment, the lower electrode layer 1a, the p-type semiconductor layer (CIGS layer) 2, the n-type semiconductor layer (gallium oxide layer) 3, and the electrode layer 4 are provided above the substrate 1 provided with electrodes on the upper surface. In this order, another layer is provided between the lower electrode layer 1a and the p-type semiconductor layer 2, between the n-type semiconductor layer 3 and the electrode layer 4, or on the upper surface of the electrode layer 4. Is also good. Further, the n-type semiconductor layer 3 may include a buffer layer.
また、上記基板１としては、上述したようにＳｉ、Ｇｅ、サファイヤ、ガラス等からなる平面性の良い板部材を用いることができる。
また、基板１に付設される電極としては、Ａｕ電極であれば酸化されない等の利点があるが、例えばＩｎ電極等の他の電極を用いることも可能である。
Further, as the substrate 1, as described above, a plate member having good flatness made of Si, Ge, sapphire, glass, or the like can be used.
Further, as an electrode attached to the substrate 1, if it is an Au electrode, there is an advantage that it is not oxidized. For example, another electrode such as an In electrode can be used.
１ 基板
２ ｐ型半導体層（ＣＩＧＳ層）
３ ｎ型半導体層（酸化ガリウム層）
４ 電極層
１０ 光電変換素子
1 substrate 2 p-type semiconductor layer (CIGS layer)
3 n-type semiconductor layer (gallium oxide layer)
4 electrode layer 10 photoelectric conversion element
Claims (1)
前記ｎ型半導体層を形成する際には、前記基板を450〜500℃に加熱しつつ、前記酸化ガリウムを成膜することを特徴とする光電変換素子の製造方法。 On a substrate, a lower electrode layer, p-type semiconductor layer made of CuIn 1-X Ga X (Se 1-y S y) 2 chalcopyrite or sphalerite-type, n-type semiconductor layer formed of gallium oxide, and an upper electrode layer In the method for manufacturing a photoelectric conversion element by laminating in this order,
The method for manufacturing a photoelectric conversion element, wherein, when forming the n-type semiconductor layer, the gallium oxide is formed while heating the substrate to 450 to 500 ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015211033A JP6654856B2 (en) | 2015-10-27 | 2015-10-27 | Method for manufacturing photoelectric conversion element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015211033A JP6654856B2 (en) | 2015-10-27 | 2015-10-27 | Method for manufacturing photoelectric conversion element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017084946A JP2017084946A (en) | 2017-05-18 |
| JP6654856B2 true JP6654856B2 (en) | 2020-02-26 |
Family
ID=58711119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015211033A Active JP6654856B2 (en) | 2015-10-27 | 2015-10-27 | Method for manufacturing photoelectric conversion element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6654856B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108376716A (en) * | 2018-03-01 | 2018-08-07 | 无锡华亿投资有限公司 | A kind of novel oxidized gallium base PIN structural UV photodetector and preparation method thereof |
| CN115036380B (en) * | 2022-04-25 | 2023-12-08 | 西安电子科技大学 | Solar blind ultraviolet detector with pin structure and preparation method thereof |
-
2015
- 2015-10-27 JP JP2015211033A patent/JP6654856B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017084946A (en) | 2017-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jiang et al. | A tailorable polarity-flipping response in self-powered, flexible Sb 2 Se 3/ZnO bilayer photodetectors | |
| US8378444B2 (en) | Photodiode and method of fabricating photodiode | |
| US8592933B2 (en) | Photoelectric conversion device, fabrication method for the same, and solid state imaging device | |
| JP2014017440A (en) | Photoelectric conversion element and image sensor | |
| Acevedo-Luna et al. | Design of thin film solar cells based on a unified simple analytical model | |
| JP5528882B2 (en) | Infrared sensor | |
| KR20190059667A (en) | Avalanche photodetector and image sensor including the same | |
| TW200421603A (en) | Infrared photodetector | |
| JP6673038B2 (en) | Semiconductor crystal substrate, infrared detector, method of manufacturing semiconductor crystal substrate, and method of manufacturing infrared detector | |
| JP6654856B2 (en) | Method for manufacturing photoelectric conversion element | |
| Weiss et al. | Metastable defects decrease the fill factor of solar cells | |
| JP6362257B2 (en) | PHOTOELECTRIC CONVERSION ELEMENT, METHOD FOR PRODUCING PHOTOELECTRIC CONVERSION ELEMENT, LAMINATED SOLID IMAGE PICKUP ELEMENT, AND SOLAR CELL | |
| Zhou et al. | Hybrid graphene heterojunction photodetector with high infrared responsivity through barrier tailoring | |
| JP6463937B2 (en) | Photoelectric conversion element and method for manufacturing photoelectric conversion element | |
| US20110215434A1 (en) | Thin-film photoelectric conversion device and method of manufacturing thin-film photoelectric conversion device | |
| JP7344086B2 (en) | Photoelectric conversion element, its manufacturing method, and stacked image sensor | |
| CN111009586A (en) | Photoelectric device and preparation method thereof | |
| Wang et al. | Nanophotonic, hot-electron avalanche solar-blind ultraviolet detectors with a metal-oxide-semiconductor structure | |
| JP7457508B2 (en) | Solid-state image sensor and its manufacturing method | |
| KR102653400B1 (en) | Transparent Photodectector Device Comprising Zn0/V2O5 n-n Heterojunction and Manufacturing Method Thereof | |
| RU2521156C2 (en) | Semiconductor infrared photodiode | |
| CN105742396A (en) | Zener diode auxiliary type photoconductive detector | |
| Alturkestani | CdTe solar cells: key layers and electrical effects | |
| Padhy | Effects of finger width & finger spacing on the electrical performance of W/CDS based MSM photodetector | |
| JP5731869B2 (en) | Semiconductor UV receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180829 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200131 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6654856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |