JP6648089B2 - 有機発光表示装置およびその駆動装置 - Google Patents

Description

本実施例は、有機発光表示装置およびその駆動装置に関する。

アクティブマトリックスタイプの有機発光表示装置は、自ら発光する有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下、「ＯＬＥＤ」という）を含み、応答速度が速く、発光効率、輝度および視野角が大きいという長所がある。ＯＬＥＤは、アノードとカソードとの間に形成された有機化合物層を含む。有機化合物層は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（Ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＨＴＬ）、発光層（Ｅｍｉｓｓｉｏｎ ｌａｙｅｒ、ＥＭＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＥＴＬ）および電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＥＩＬ）などを含む。ＯＬＥＤのアノードとカソードに駆動電圧が印加されると、正孔輸送層（ＨＴＬ）を通過した正孔と、電子輸送層（ＥＴＬ）を通過した電子が発光層（ＥＭＬ）に移動されて励起子を形成し、その結果、発光層（ＥＭＬ）が可視光を発生することとなる。

有機発光表示装置は、デューティ駆動方法（ｄｕｔｙ ｄｒｉｖｉｎｇ ｍｅｔｈｏｄ）で駆動され得る。このようなデューティ駆動方法を具現するために、各サブピクセルに発光制御信号（以下、「ＥＭ信号」という）を印加しなければならない。ＥＭ信号は、各サブピクセルの点灯時間を定義するオンレベル（ＯＮ ｌｅｖｅｌ）と各サブピクセルの消灯時間を定義するオフレベル（ＯＦＦ ｌｅｖｅｌ）との間でスウィングする交流信号で発生させており、各サブピクセルの点灯時間および消灯時間の比をＥＭ信号のデューティ比（ｄｕｔｙ ｒａｔｉｏ）という。ｐ ｔｙｐｅ ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合、オンレベルは、ローロジックレベル（Ｌｏｗ ｌｏｇｉｃ ｌｅｖｅｌ）であり、オフレベルは、ハイロジックレベル（Ｈｉｇｈ ｌｏｇｉｃ ｌｅｖｅｌ）である。

このようなデューティ駆動方法を具現するために、所望の時間にＥＭ信号をオンレベルとオフレベルにスイッチングできるＥＭ駆動部が必要であり、ＥＭ駆動部は、スキャン信号を順次、発生するシフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）と、シフトレジスタの出力を反転させるインバータ（Ｉｎｖｅｒｔｅｒ）とを含む。

このようなＥＭ駆動部は、表示パネルのベゼル（Ｂｅｚｅｌ）領域に形成され得、ベゼル領域は、表示パネルの縁に配置される非表示領域である。このように、従来の有機発光表示装置は、シフトレジスタとインバータでＥＭ駆動部が構成されるため、ＥＭ駆動部の回路面積が比較的大きいため、表示パネルのベゼル領域が大きくならざるを得ない。これによって、ナローベゼル（Ｎａｒｒｏｗ ｂｅｚｅｌ）の具現が難しくなる。また、回路のレイアウト空間が減少し、回路の具現を難しくする。

本実施例は、前記のような問題点を解決するためのものであり、ＥＭ駆動部の構造を簡素化し、ナローベゼルの具現と容易な回路の具現を可能とする有機発光表示装置およびその駆動装置を提供しようとする。

一実施例は、ピクセルがマトリックス形態に配置された表示パネルを提供する。表示パネルにデータ電圧を供給するデータ駆動部を提供する。データ電圧に同期されるスキャン信号を供給するスキャン駆動部を提供する。データ駆動部とスキャン駆動部の動作タイミングを制御するためのタイミング制御信号を発生させるタイミングコントローラを提供する。タイミングコントローラからのタイミング制御信号によって、ピクセルの点灯および消灯を制御する発光制御信号を発生させ、出力発生を制御するスタートパルスのハイ信号に対応して発光制御信号をハイ電圧レベルで動作させ、スタートパルスのロー信号に対応して発光制御信号をロー電圧レベルで動作させて、発光制御信号の周期と幅を調節するデューティ駆動部を含む有機発光表示装置を提供する。

他の実施例において、発光制御信号によってデューティ駆動区間の間オンオフされるピクセルを有する有機発光表示装置の駆動装置を提供する。ピクセルの点灯および消灯を制御する発光制御信号を発生させ、出力発生を制御するスタートパルスのハイ信号に対応して発光制御信号をハイ電圧レベルで動作させ、スタートパルスのロー信号に対応して発光制御信号をロー電圧レベルで動作させて、発光制御信号の周期と幅を調節するデューティ駆動部を含む有機発光表示装置の駆動装置を提示する。

以上において説明したような本実施例によれば、単一回路構造のＥＭ駆動部を利用してＥＭ信号の周期、パルス幅およびデューティ比を調節することができるので、回路を簡素化することができる。これによって、ＥＭ駆動部が設けられるベゼル領域の大きさを減少させ、回路の具現を容易にする。

また、本実施例によれば、ＥＭ駆動部でデューティ比を調節することができるようになることで、階調の調節が容易になり、表示パネルのムラを改善することができる。また、光学補償に有利であり、フリッカーとモーションブラー現象を改善することができる。

本発明の実施例に係る有機発光表示装置を示すブロック図である。 本発明の実施例に係るサブピクセルの回路図である。 本実施例に係るＥＭ信号の波形図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。 本実施例に係るＥＭ駆動部のシミュレーション結果を示すタイミング図である。

以下、本発明の実施例を、図面を参考にして詳細に説明する。下記に紹介される実施例は、当業者に本発明の思想が十分に伝達され得るようにするために例として提供されるものである。従って、本発明は、以下に説明される実施例に限定されず、他の形状に具体化されることもあり得る。そして、図面において、装置の大きさおよび厚さなどは、便宜のために誇張されて表現されることもあり得る。明細書全体にわたって、同一の参照番号は、同一の構成要素を示す。

本発明の利点および特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば、明確になるだろう。しかし、本発明は、以下において開示される実施例に限定されるものではなく、互いに異なる様々な形状で具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、請求項の範疇により定義されるだけである。明細書全体にわたって、同一の参照符号は、同一の構成要素を指す。図面において、層および領域の大きさおよび相対的な大きさは、説明の明瞭性のために誇張され得る。

素子（ｅｌｅｍｅｎｔ）または層が異なる素子または「上（ｏｎ）」と称されるものは、他の素子または層の真上だけでなく、中間に他の層または他の素子を介在した場合を全て含む。これに対し、素子が「直接に上（ｄｉｒｅｃｔｌｙ ｏｎ）」または「真上」と称されるものは、中間に他の素子または層が介在しないことを示す。

空間的に相対的な用語である「下（ｂｅｌｏｗ、ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図面に示されているように、一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために用いられ得る。空間的に相対的な用語は、図面に示されている方向に加え、使用時または動作時、素子の互いに異なる方向を含む用語と理解されるべきである。例えば、図面に示されている素子をひっくり返した場合、他の素子の「下（ｂｅｌｏｗ、ｂｅｎｅａｔｈ）」と記述された素子は、他の素子の「上（ａｂｏｖｅ）」に置かれ得る。従って、例示的な用語である「下」は、下と上の方向を全て含み得る。

また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を用いることができる。このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語により該当構成要素の本質、順番、順序または個数等が限定されることはない。

図１は、本発明の実施例に係る有機発光表示装置を示すブロック図である。

図１を参照すると、本発明の実施例に係る有機発光表示装置は、表示パネル１００、データ駆動部１０２、スキャン駆動部１０４、ＥＭ駆動部１０６、およびタイミングコントローラ１１０を備える。

データ駆動部１０２は、タイミングコントローラ１１０から受信された入力映像のデータを、タイミングコントローラ１１０の制御下で、ガンマ補償電圧に変換してデータ電圧ＤＡＴＡを発生させ、そのデータ電圧ＤＡＴＡをデータライン１２に出力する。データ電圧ＤＡＴＡは、データライン１２を通してピクセル１０に供給される。

スキャン駆動部１０４は、タイミングコントローラ１１０の制御下で、シフトレジスタ（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を利用してスキャン信号ＳＣＡＮをスキャンライン１４に順次に供給する。スキャン信号ＳＣＡＮは、データ電圧ＤＡＴＡに同期される。スキャン駆動部１０４のシフトレジスタは、ＧＩＰ（Ｇａｔｅ−ｄｒｉｖｅｒ Ｉｎ Ｐａｎｅｌ）工程でピクセルアレイＡＡと共に表示パネル１００の基板上に直接形成され得る。

ＥＭ駆動部１０６は、タイミングコントローラ１１０の制御下で、ＥＭ信号ＥＭをＥＭライン１６に順次に供給してデューティ駆動方法を実現する発光駆動部またはデューティ駆動部である。ＥＭ駆動部１０６は、ＧＩＰ工程でピクセルアレイＡＡと共に表示パネル１００の基板上に直接形成され得る。

ＥＭ駆動部１０６は、オフレベル電圧のスタートパルスＶＳＴとオンレベル電圧のシフトクロックの入力を受けてＥＭ信号ＥＭを出力し、シフトクロックタイミングにＥＭ信号ＥＭをシフトする。シフトクロックは、位相が順次にシフトされるクロックＣＬＫ１〜ＣＬＫ２を含む。ＥＭ駆動部１０６は、スタートパルスが入力される度にＥＭ信号をオフレベルで動作させ、スタートパルスの幅に連動してＥＭ信号の幅が決定される。

図１には、ＥＭ駆動部１０６を一つのブロックで表現したが、ＥＭ駆動部１０６は、各ピクセルラインに対して一つずつ設けられ得る。このような各ＥＭ駆動部１０６は、スタートパルスとシフトクロックの入力を受ける。スタートパルスは、フレーム区間毎にデューティ駆動区間である発光区間内で１回以上トグルされてＥＭ信号ＥＭを反転させる。ここで、ＥＭ信号を発光制御信号ともいう。

タイミングコントローラ１１０は、データ駆動部１０２、スキャン駆動部１０４およびＥＭ駆動部１０６の動作タイミングを制御し、その駆動部１０２、１０４、１０６の動作を同期させる。タイミングコントローラ１１０は、図示しないホストシステムから入力映像のデジタルビデオデータと、それと同期されるタイミング信号を受信する。タイミング信号は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、クロック信号（ＣＬＫ）およびデータイネーブル信号（ＤＥ）などを含む。ホストシステムは、ＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）システム、セットトップボックス、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、フォンシステム（Ｐｈｏｎｅ ｓｙｓｔｅｍ）のいずれか一つであってよい。

タイミングコントローラ１１０は、ホストシステムから受信されたタイミング信号に基づいて、データ駆動部１０２の動作タイミングを制御するためのデータタイミング制御信号、スキャン駆動部１０４の動作タイミングを制御するためのスキャンタイミング制御信号、そしてＥＭ駆動部１０６の動作タイミングを制御するためのＥＭタイミング制御信号を発生する。

スキャンタイミング制御信号とＥＭタイミング制御信号のそれぞれは、スタートパルス（Ｓｔａｒｔ ｐｕｌｓｅ）、シフトクロック（Ｓｈｉｆｔ ｃｌｏｃｋ）などを含む。スタートパルスＶＳＴは、スキャン駆動部１０４とＥＭ駆動部１０６のそれぞれで一番目の出力が発生されるようにするスタートタイミングを定義する。ＥＭ駆動部１０６は、スタートパルスＶＳＴが入力される時に駆動され始めて、一番目のクロックタイミングに一番目の出力信号を発生する。シフトクロックは、ＥＭ駆動部１０６から出力される出力信号のシフトタイミングを定義する。

表示パネル１００は、入力映像が表示されるピクセルアレイ（Ｐｉｘｅｌ ａｒｒａｙ）ＡＡと、ピクセルアレイＡＡ外のベゼル領域ＢＺを含む。ピクセルアレイＡＡは、多数のデータライン１２、多数のスキャンライン１４、および多数のＥＭライン１６を含む。スキャンライン１４とＥＭライン１６は、データライン１２と直交する。ピクセルアレイＡＡの各ピクセル１０は、マトリックス形態に配置される。

一方、本実施例に係る有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）は、各サブピクセルが有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）と、これを駆動するためのトランジスタ（ＤＲＴ：Ｄｒｉｖｉｎｇ Ｔｒａｎｓｉｓｔｏｒ）などの回路素子で構成されている。各サブピクセルを構成する回路素子の種類および個数は、提供機能および設計方式などによって多様に定められ得る。

ピクセルそれぞれは、カラーの具現のために、赤色サブピクセル、緑色サブピクセルおよび青色サブピクセルに分けられる。ピクセルは、白色サブピクセルをさらに含むことができる。サブピクセルは、図２のように、ＯＬＥＤ、駆動ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）Ｍ１、第１スイッチＴＦＴＭ２、第２スイッチＴＦＴＭ３、およびストレージキャパシタＣｓｔを含む。ＴＦＴＭ１、Ｍ２、Ｍ３は、図２において、ｐタイプＭＯＳＦＥＴで例示されたが、これに限定されない。例えば、ＴＦＴＭ１、Ｍ２、Ｍ３は、ｎタイプＭＯＳＦＥＴで具現されてもよい。この場合、スキャン信号ＳＣＡＮと発光制御信号（以下、ＥＭ信号という）ＥＭの位相が反転する。ＴＦＴＭ１、Ｍ２、Ｍ３は、非晶質シリコン（ａ−Ｓｉ）ＴＦＴ、ポリシリコンＴＦＴ、酸化物半導体ＴＦＴのいずれか一つまたはその組み合わせで具現され得る。

ＯＬＥＤのアノードは、第２スイッチＴＦＴＭ２を通して駆動ＴＦＴＭ１に連結される。ＯＬＥＤのカソードは、ＶＳＳ電極に連結され、基底電圧ＶＳＳの供給を受ける。基底電圧は、負極性の低電位直流電圧であってよい。

駆動ＴＦＴＭ１は、ゲート−ソース間電圧によってＯＬＥＤに流れる電流Ｉｏｌｅｄを調節する駆動素子である。駆動ＴＦＴＭ１は、第１スイッチＴＦＴＭ２を通してデータ電圧が供給されるゲート、ＶＤＤラインに供給され、高電位駆動電圧ＶＤＤの供給を受けるソース、および第２スイッチＴＦＴＭ２に連結されたドレインを含む。ストレージキャパシタＣｓｔは、駆動ＴＦＴＭ１のゲート−ソース間に連結される。

第１スイッチＴＦＴＭ２は、スキャン区間の間スキャンライン１４からのスキャン信号ＳＣＡＮに応答してターンオン（ｔｕｒｎ−ｏｎ）されて、データ電圧ＤＡＴＡを駆動ＴＦＴＭ１のゲートに供給し、発光区間であるデューティ駆動区間の間オフ状態を維持するスイッチ素子である。第１スイッチＴＦＴＭ２は、スキャンライン１４に連結されたゲート、データライン１２に連結されたソース、および駆動ＴＦＴＭ１のゲートに連結されたドレインを含む。スキャン信号ＳＣＡＮは、略１水平区間の間スキャンライン１４を通してピクセルに供給される。

第２スイッチＴＦＴＭ３は、ＥＭライン１６からのＥＭ信号ＥＭに応答してＯＬＥＤに流れる電流Ｉｏｌｅｄをスイッチングするスイッチ素子である。第２スイッチＴＦＴＭ３は、スキャン区間の間オフ状態を維持し、デューティ駆動区間の間オンオフされるＥＭ信号ＥＭに応答してターンオンまたはターンオフされ、ＯＬＥＤの電流Ｉｏｌｅｄをスイッチングする。ＥＭ信号ＥＭのデューティ比によってＯＬＥＤの点灯時間と消灯時間が調節され、デューティ駆動方法が具現される。第２スイッチＴＦＴＭ２は、ＥＭラインに連結されたゲート、駆動ＴＦＴＭ１に連結されたソース、およびＯＬＥＤのアノードに連結されたドレインを含む。ＥＭ信号ＥＭは、スキャン区間の間オフレベルで発生し、ＯＬＥＤの電流Ｉｏｌｅｄを遮断する。

ピクセル回路は、図２に限定されないということに注意すべきである。例えば、ピクセル回路には、内部補償のためにスイッチ素子とキャパシタがさらに加えられ得、外部補償のためにセンシング経路がさらに加えられ得る。センシング経路は、一つ以上のスイッチ素子、サンプル＆ホルダー（Ｓａｍｐｌｅ ＆ ｈｏｌｄｅｒ）、ＡＤＣ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）などを含んでピクセルの駆動ＴＦＴあるいはＯＬＥＤの閾電圧をセンシングし、そのセンシング値をデジタルデータに変換して、タイミングコントローラ１１０に伝送する。

有機発光表示装置の１フレーム区間は、図３に示されたように、スキャン区間と、スキャン区間以降、ＥＭ信号ＥＭによってピクセルが点灯および消灯を繰り返すデューティ駆動区間とに分けられる。スキャン区間は、略１水平区間に過ぎないので、１フレーム区間のほとんどがデューティ駆動区間である。本発明は、スキャン区間の間、公知の内部補償方法でＯＬＥＤの電流偏差を補償するために、駆動ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の閾電圧をサンプリングし、その閾電圧だけデータ電圧ＤＡＴＡを補償することができる。

このようなＥＭ信号のデューティ駆動方法によれば、高輝度のフルホワイト（ｆｕｌｌ ｗｈｉｔｅ）輝度でピクセルを発光させ、ＥＭ信号のデューティ比に制御されるＥＭ信号の発光割合を調節して階調を表示する。例えば、ピクセルのフルホワイト輝度が５００ｎｉｔであるとき、そのピクセルが２０％のデューティ比で駆動されると、使用者は、そのピクセルの輝度を１００ｎｉｔの輝度と認知できる。これに対し、ピクセルが８０％のデューティ比で駆動されると、使用者は、そのピクセルの輝度を４００ｎｉｔの輝度と認知できる。

また、デューティ駆動方法によれば、表示パネル１００のムラを改善することができる。表示パネル１００のムラは、工程偏差によりピクセルが不均一な輝度で発光され、ムラのように見える現象である。一般的な表示パネルの駆動方法は、入力データの階調によってピクセルの輝度を可変して階調を表現する。ムラは、ピクセルの輝度によって、より濃く、または薄く見える。従って、このようなムラを補償するために、一般的な駆動方法は、ピクセルの階調値によってムラ補償値を異にしなければならない。これに比べて、デューティ駆動方法は、ピクセルを同一の高輝度で発光させ、ＥＭ信号ＥＭのデューティ比によるピクセルのデューティ比を異にして階調を表示する。従って、デューティ駆動方法でピクセルを駆動すれば、全ての階調でムラが同一の水準で現れるため、ムラがよく見えず、そのムラを補償するためのアルゴリズムが単純になる。

また、このようなデューティ駆動方法は、表示パネル１００の光学補償に有利である。光学補償は、色座標補償、ホワイトバランス（Ｗｈｉｔｅ ｂａｌａｎｃｅ）補償などがある。一般的に、光学補償は、ピクセルの輝度によって異なる補償値に補償される。従って、一般的な駆動方法は、ピクセルの輝度によって光学補償のための補償値を設定しなければならないため、補償値が多くなり、補償アルゴリズムが複雑になる。これに比べて、デューティ駆動方法は、ピクセルを同一の高輝度で発光させ、ＥＭ信号ＥＭのデューティ比によるピクセルのデューティ比を異にして階調を表示する。従って、デューティ駆動方法は、ピクセルを同一の輝度で駆動し、そのピクセルのデューティ比で階調を表現するため、一つのフルホワイト輝度に対する光学補償値だけが必要となり、光学補償アルゴリズムを単純にすることができる。

また、このようなデューティ駆動方法は、画面が周期的にちらつくフリッカー（ｆｌｉｃｋｅｒ）とモーションブラー（ｍｏｔｉｏｎ ｂｌｕｒ）を改善することができる。フリッカーは、ピクセルの駆動周波数が低いとき、さらによく見える。デューティ駆動方法は、ピクセルのデューティ比を高めてピクセルの駆動周波数を高めるため、フリッカーを減らすことができる。ピクセルの駆動周波数が高くなると、ピクセルの応答速度が速くなり、動画でモーションブラー現象が改善される。

図４、図６、図８は、本実施例に係るＥＭ駆動部の回路図である。

本実施例に係るＥＭ駆動部１０６は、図４のような回路構成を有する。各ＥＭ駆動部１０６は、第１〜第１０トランジスタＴ１〜Ｔ１０と、第１〜第３キャパシタＣ１〜Ｃ３を含む。各ＥＭ駆動部１０６を構成するＴＦＴＴ１〜Ｔ１０は、図５において、ｐタイプＭＯＳＦＥＴで例示されたが、これに限定されない。例えば、ＴＦＴＴ１〜Ｔ１０は、ｎタイプＭＯＳＦＥＴで具現されてもよい。この場合、スタートパルスＶＳＴとシフトクロックＣＬＫ１、ＣＬＫ２の位相が反転する。ＴＦＴＴ１〜Ｔ１０は、非晶質シリコン（ａ−Ｓｉ）ＴＦＴ、ポリシリコンＴＦＴ、酸化物半導体ＴＦＴのいずれか一つまたはその組み合わせで具現され得る。ステージＳＴ１〜ＳＴｎを構成するＴＦＴＴ１〜Ｔ１０と、ピクセル回路を構成する各トランジスタは、製造工程を単純化するために、同一タイプのＭＯＳＦＥＴで具現され得る。

ＥＭ駆動部１０６は、スタートパルスＶＳＴがハイ（Ｈｉｇｈ）状態となって始まり、第１および第２クロック信号ＣＬＫ１、ＣＬＫ２は、スタートパルスＶＳＴとは逆位相でロー（Ｌｏｗ）状態で始まる。スタートパルスＶＳＴがオンされると、先ず、第２クロック信号ＣＬＫ２は、スタートパルスＶＳＴと同期され、スタートパルスＶＳＴの逆位相で発生する。その後、第１クロック信号ＣＬＫ１は、第２クロック信号ＣＬＫ２に続いて発生し、第２クロック信号ＣＬＫ２と同様にロー状態で始まる。しかし、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２は、半周期だけ差があるため、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２は、逆位相を有するようになる。

第１トランジスタＴ１は、ゲートがスタートパルス供給端子に連結され、ソースは、第２クロック端子に連結され、ドレインは、第２トランジスタＴ２に連結される。これによって、第１トランジスタＴ１は、スタートパルスＶＳＴに応答してオンオフされ、スタートパルスＶＳＴがハイ状態になると、ターンオフされ、スタートパルスＶＳＴがロー状態になると、ターンオンされる。

第２トランジスタＴ２は、第１トランジスタＴ１と直列に連結され、ゲートが第２クロック端子に連結されて第２クロック信号ＣＬＫ２に応答してオンオフされる。第２トランジスタＴ２のソースは、第１トランジスタＴ１のドレインを通して第２クロック端子と連結され、ドレインは、第１０トランジスタＴ１０のソースに連結される。これによって、第２トランジスタＴ２は、第２クロック信号ＣＬＫ２がローであるとき、ターンオンされ、スタートパルスＶＳＴがローであるとき、第１トランジスタＴ１がターンオンされると、第２クロック端子からの第２クロック信号ＣＬＫ２を第１０トランジスタＴ１０のソースに提供する。

一方、第１トランジスタＴ１と第２トランジスタＴ２との間で分岐されたラインには、第１キャパシタＣ１が連結されており、第１トランジスタＴ１または第２トランジスタＴ２がターンオンされると、第２クロック信号ＣＬＫ２が第１キャパシタＣ１に格納される。

第１キャパシタＣ１は、第１クロック信号ＣＬＫ１がロー信号でＱＢノードＱＢに供給されるとき、Ｑ’ノードがフローティング（ｆｌｏａｔｉｎｇ）されて寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔａｎｃｅ）により、Ｑ’ノードの電圧が上昇し、これによって、第４トランジスタＴ４の電流が減少する現象を防止する。第４トランジスタＴ４の電流が減少すると、ＱＢノードＱＢの電圧が上昇し、これによって、第７トランジスタＴ７と第８トランジスタＴ８を流れる電流が減少し、ＥＭ信号ＥＭの電圧が十分に高くならない。

第３トランジスタＴ３は、そのゲートが第１クロック端子と連結され、第１クロック信号ＣＬＫ１に同期してオンオフされる。第３トランジスタＴ３のソースは、スタートパルスＶＳＴの供給端子に連結され、ドレインは、ＥＭ信号のロー電圧供給端子と連結された第６トランジスタＴ６のゲートに連結される。これによって、第３トランジスタＴ３のオンオフに連動して第６トランジスタＴ６がオンオフされ、第６トランジスタＴ６がターンオンされると、ロー電圧供給端子からのロー電圧がＥＭ出力端に提供されるので、ＥＭ出力端にＥＭ信号のロー信号が出力される。

第４トランジスタＴ４は、そのゲートが第１トランジスタＴ１と第２トランジスタＴ２との間で分岐されたラインに連結され、第１トランジスタＴ１と第２トランジスタＴ２のオンオフに同期してオンオフされる。第４トランジスタＴ４のソースは、第１クロック端子に連結され、ドレインは、第５トランジスタＴ５を通して第７および第８トランジスタＴ７、Ｔ８のゲートに連結されている。これによって、第４トランジスタＴ４がターンオンされると、第１クロック信号ＣＬＫ１を、第５トランジスタＴ５を通して第７および第８トランジスタＴ７、Ｔ８のゲートに伝達し、第７および第８トランジスタＴ７、Ｔ８のオンオフを制御することができる。

第５トランジスタＴ５のゲートとソースは、いずれも第４トランジスタＴ４のドレインに連結され、ドレインは、第７および第８トランジスタＴ７、Ｔ８に連結される。これによって、第４トランジスタＴ４がターンオンされると、第５トランジスタＴ５に第１クロック信号ＣＬＫ１が提供され、第５トランジスタＴ５のオンオフが制御される。第５トランジスタＴ５は、第１クロック信号ＣＬＫ１がローであるとき、ターンオンされるので、第５トランジスタＴ５がターンオンされると、ローの第１クロック信号ＣＬＫ１を第７および第８トランジスタＴ７、Ｔ８に提供することとなる。これによって、第５トランジスタＴ５がターンオンされると、ＱＢノードにローの第１クロック信号ＣＬＫ１が提供されるので、第７および第８トランジスタＴ７、Ｔ８もターンオンされる。

第７および第８トランジスタＴ７、Ｔ８は、相互直列に連結され、第７および第８トランジスタＴ７、Ｔ８のゲートは、いずれも第５トランジスタＴ５のドレインに連結されている。第７および第８トランジスタＴ７、Ｔ８は、いずれもＥＭ信号のハイレベル電圧を供給するハイ電圧供給端子に連結され、第７および第８トランジスタＴ７、Ｔ８がターンオンされると、ハイ電圧供給端子からハイ電圧ＶＧＨがＥＭ出力端を通してＥＭ信号に出力される。第７および第８トランジスタＴ７、Ｔ８が直列に配置されることで、ハイ電圧ＶＧＨの出力に対するスイッチングがより安定になされる。

第９トランジスタＴ９は、ソースとドレインがそれぞれ第５トランジスタＴ５のドレインとハイ電圧供給端子に連結されるように配置され、ゲートが第３トランジスタＴ３と第６トランジスタＴ６との間に連結され、第３トランジスタＴ３のターンオン時、スタートパルスＶＳＴによりオンオフされる。

第２キャパシタＣ２は、第９トランジスタＴ９と並列に連結されており、第７および第８トランジスタＴ７、Ｔ８のターンオン時、第１クロック信号ＣＬＫ１のレベルとハイ電圧ＶＧＨとの差を格納することとなる。

第１０トランジスタＴ１０は、ゲートがＥＭ信号の出力端子に連結され、ＥＭ信号がローであるとき、ターンオンされ、ソースとドレインのうち一端は、第２トランジスタＴ２とロー電圧供給端子に連結され、ソースとドレインのうち他端は、第７トランジスタＴ７と第８トランジスタＴ８との間に連結される。

第３キャパシタＣ３は、第６トランジスタＴ６のゲートと第１０トランジスタＴ１０のゲートを連結するラインに設けられ、第６トランジスタＴ６のターンオン時、第６トランジスタＴ６に流れる電流により充電される。第３キャパシタＣ３は、ロー電圧ＶＧＬがＥＭ出力端子に出力されるとき、ＱノードＱがフローティングされて寄生容量によりＱノードの電圧が上昇し、第６トランジスタＴ６の電流が減少する現象を防止する。

本発明のＥＭ駆動部１０６は、別途のシフトレジスタとインバータを必要とせずにピクセルのデューティ駆動方法を実現する。このＥＭ駆動部１０６は、図５のようにスタートパルスＶＳＴを調節してＥＭ信号ＥＭのデューティ比を調節することができる。ＥＭ信号ＥＭの周期、パルス幅およびデューティ比は、スタートパルスＶＳＴと同一に制御される。

図４乃至図９は、ＥＭ駆動部の回路作動を示す回路図およびタイミング図である。

図４および図５を参照すると、ステップ［１］で、スタートパルスＶＳＴは、ハイ信号を発生させ、これと同時に、第２クロック端子は、ロー信号を発生させる。このとき、第１クロック端子は、ハイ状態を維持する。これによって、第２クロック信号ＣＬＫ２により第２トランジスタＴ２がターンオンされ、Ｑ’ノードにはロー信号が提供される。このとき、Ｑ’ノードがロー状態であるので、第４トランジスタＴ４がターンオンされて第１キャパシタＣ１が充電される。

図６および図７を参照すると、ステップ［２］で、スタートパルスＶＳＴは、ハイ信号を維持し、第１クロック端子は、ロー信号を発生させ、第２クロック端子は、ハイ信号を発生させる。これによって、第１クロック信号ＣＬＫ１がロー状態であるので、第３トランジスタＴ３がターンオンされ、ハイ状態のスタートパルスＶＳＴが第３トランジスタＴ３を通してＱノードに提供されるので、第６トランジスタＴ６は、ターンオフ状態を維持する。

一方、第４トランジスタＴ４は、第１キャパシタＣ１のロー信号充電によりターンオンされ、ロー状態の第１クロック信号ＣＬＫ１を第５トランジスタＴ５に提供する。第５トランジスタＴ５は、ロー状態の第１クロック信号ＣＬＫ１によりターンオンされ、ロー状態の第１クロック信号ＣＬＫ１をＱＢノードに提供する。すると、第７トランジスタＴ７と第８トランジスタＴ８がターンオンされ、ハイ電圧ＶＧＨ端子からのハイレベル電圧が第７トランジスタＴ７と第８トランジスタＴ８を通してＥＭ信号の出力端子に出力される。

このとき、ロー状態の第１クロック信号ＣＬＫ１により第９トランジスタＴ９がターンオンされ、第２キャパシタＣ２には、ハイ電圧ＶＧＨと第１クロック信号ＣＬＫ１のロー電圧との間の差だけの電圧が格納される。

図８および図９を参照すると、ステップ［３］で、スタートパルスＶＳＴは、ロー状態を維持し、第１クロック信号ＣＬＫ１は、ロー状態となり、第２クロック信号ＣＬＫ２は、ハイ状態となる。すると、第３トランジスタＴ３は、第１クロック信号ＣＬＫ１によりターンオンされ、ロー状態のスタートパルスＶＳＴをＱノードに伝達する。これによって、Ｑノードがロー状態となるので、第６トランジスタＴ６がターンオンされ、ロー電圧ＶＧＬ端子からのロー電圧ＶＧＬが第６トランジスタＴ６を通してＥＭ出力端子に出力される。

このとき、ＥＭ出力端子がロー状態となるので、第１０トランジスタＴ１０がターンオンされる。これによって、ロー電圧ＶＧＬ端子からのロー電圧ＶＧＬが第３キャパシタＣ３に格納され、第６トランジスタＴ６を通して安定にロー電圧ＶＧＬが出力される。

一方、第１トランジスタＴ１は、スタートパルスＶＳＴによりターンオンされ、第２クロック端子からのハイ信号を通過させて、Ｑ’ノードにはハイ信号がかかることとなる。これによって、第４トランジスタＴ４は、ターンオフされ、第５トランジスタＴ５のゲートにはハイ信号が提供されるので、第５トランジスタＴ５も、ターンオフされる。第９トランジスタＴ９は、第１クロック端子のロー信号によりターンオンされ、第９トランジスタＴ９の両端の電圧がハイ電圧ＶＧＨ端子から提供されたハイ電圧ＶＧＨと同じになることで、第２キャパシタＣ２の初期化がなされる。

図１０は、本実施例に係るＥＭ駆動部のシミュレーション結果を示すタイミング図である。

図１０に示されたように、ＥＭ信号ＥＭの周期Ｔ、パルス幅およびデューティ比は、スタートパルスＶＳＴにより調節され得る。スタートパルスＶＳＴは、第２クロック信号ＣＬＫ２に同期して上昇または下降する。第１クロック信号ＣＬＫ１は、第２クロック信号ＣＬＫ２と半周期だけ差を持ってオンオフされる。

スタートパルスＶＳＴが第２クロック信号ＣＬＫ２と同期して発生すると、後続する第１クロック信号ＣＬＫ１に同期してＱノードＱの電圧がハイ電圧ＶＧＨに上昇し、ＱＢノードの電圧は、ロー電圧ＶＧＬに下降する。これと同期してＥＭ信号ＥＭがハイ電圧ＶＧＨレベルに上昇する。

スタートパルスＶＳＴが第２クロック信号ＣＬＫ２と同期して下降すると、後続する第１クロック信号ＣＬＫ１に同期してＱノードＱの電圧がロー電圧ＶＧＬに下降し、ＱＢノードの電圧は、ハイ電圧ＶＧＨに上昇する。これと同期してＥＭ信号ＥＭがロー電圧ＶＧＬレベルに下降する。

これによって、スタートパルスＶＳＴのパルス幅Ｗが増加すると、ＥＭ信号ＥＭのパルス幅も増加してピクセルのデューティ比が変更される。

一方、発光区間でスタートパルスＶＳＴが入力される度にＥＭ信号ＥＭがパルスを形成し、ＥＭ信号がハイ電圧ＶＧＨに上昇すると、ピクセルが消灯される。このとき、入力映像の階調が低いほど、ピクセルの消灯回数と消灯時間が長くなる。従って、発光区間の間に発生するスタートパルスＶＳＴの回数は、入力映像データの階調が低いほど多くなる。また、発光区間の間に発生するスタートパルスＶＳＴのパルス幅Ｗが入力映像データの階調が低いほど長く制御され得る。

このように、本発明においては、ＥＭ駆動部だけでＥＭ信号の周期Ｔ、パルス幅およびデューティ比を調節できる回路を開示している。従って、従来装置として備えなければならなかった一対のインバータと一対のシフトレジスタを、一つの回路に単一化させることで、回路を簡素化することができる。これによって、ＥＭ駆動部が設けられるベゼル領域の大きさを減少させ、回路の具現を容易にする。

一方、ＥＭ駆動部でデューティ比を調節することができるようになることで、階調の調節が容易になり、表示パネルのムラを改善することができる。また、光学補償に有利であり、フリッカーとモーションブラー現象を改善することができる。

上述した実施例に説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれ、必ずしも一つの実施例にのみ限定されるものではない。さらに、各実施例において例示された特徴、構造、効果などは、実施例の属する分野における通常の知識を有する者によって他の実施例に対しても組み合わせまたは変形されて実施可能である。従って、このような組み合わせと変形に関連した内容は、本発明の範囲に含まれるものと解釈されるべきである。

また、以上において、実施例を中心に説明したが、これは、単に例示であるだけで、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を外れない範囲で、以上に例示されていない種々の変形と応用が可能であることが分かるだろう。例えば、実施例に具体的に示された各構成要素は、変形して実施できるものである。そして、このような変形と応用に関連した相違点は、添付の請求の範囲において規定する本発明の範囲に含まれるものと解釈されるべきである。

１００ 表示パネル、１１０ タイミングコントローラ、１０２ データ駆動部、１０４ スキャン駆動部、１０６ ＥＭ駆動部、Ｃ１ 第１キャパシタ、Ｃ２ 第２キャパシタ、Ｃ３ 第３キャパシタ、Ｔ１ 第１トランジスタ、Ｔ２ 第２トランジスタ、Ｔ３ 第３トランジスタ、Ｔ４ 第４トランジスタ、Ｔ５ 第５トランジスタ、Ｔ６ 第６トランジスタ、Ｔ７ 第７トランジスタ、Ｔ８ 第８トランジスタ、Ｔ９ 第９トランジスタ、Ｔ１０ 第１０トランジスタ。

Claims (10)

1. ピクセルがマトリックス形態に配置された表示パネル、
   前記表示パネルにデータ電圧を供給するデータ駆動部、
   前記データ電圧に同期されるスキャン信号を前記表示パネルに供給するスキャン駆動部、
   前記データ駆動部と前記スキャン駆動部の動作タイミングを制御するためのタイミング制御信号を発生させるタイミングコントローラ、および
   前記タイミングコントローラからのタイミング制御信号に応じて、前記ピクセルの点灯および消灯を制御する発光制御信号を発生させるデューティ駆動部、を含む有機発光表示装置であって、
   前記タイミング制御信号がスタートパルス信号、第１クロック信号、および第２クロック信号、を含み、前記第１クロック信号と前記第２クロック信号とは逆位相を有し、
   前記発光制御信号の出力は前記第１クロック信号と同期され、
   前記発光制御信号は前記スタートパルス信号のハイ信号に対応してハイ電圧レベルであり、前記スタートパルス信号のロー信号に対応してロー電圧レベルであって、それにより前記発光制御信号の周期と幅を前記スタートパルス信号の周期と幅に基づいて調節し、前記スタートパルス信号が前記スキャン駆動部と前記デューティ駆動部のそれぞれが一番目の出力を発生させるスタートタイミングを定義し、
   前記デューティ駆動部は、
   前記スタートパルス信号が入力されるスタートパルス供給端子に連結されたゲート、および前記第２クロック信号が入力される第２クロック端子に連結されたソースを有する第１ＴＦＴ、
   前記第２クロック端子に連結されたゲート、前記第１ＴＦＴのドレインに連結されたソース、および前記発光制御信号のローレベル電圧を出力するロー電圧端子に連結されたドレインを有する第２ＴＦＴ、
   前記第１クロック信号が入力される第１クロック端子に連結されたゲート、前記スタートパルス供給端子に連結されたソース、およびＱノードに連結されたドレインを有する第３ＴＦＴ、
   前記第１ＴＦＴと前記第２ＴＦＴとの間に連結されたゲート、前記第１クロック端子に連結されたソースおよびＱＢノードに連結されたドレインを有する第４ＴＦＴ、
   前記第４ＴＦＴのドレインと前記ＱＢノードとの間に連結され、前記第１クロック端子に連結されたソースとゲート、および前記ＱＢノードに連結されたドレインを有する第５ＴＦＴ、
   前記第３ＴＦＴのドレインに連結されたゲート、前記ロー電圧端子に連結されたソース、および前記発光制御信号の出力端に連結されたドレインを含み、前記ロー電圧端子からのロー電圧出力を制御する第６ＴＦＴ、および
   前記ＱＢノードに連結されたゲート、前記発光制御信号のハイレベル電圧を出力するハイ電圧端子に連結されたソース、前記発光制御信号の出力端に連結されるドレインを含み、前記ハイ電圧端子からのハイ電圧出力を制御する第７ＴＦＴを含む、有機発光表示装置。
2. 前記デューティ駆動部は、
   前記ハイ電圧端子に連結されるソース、前記第７ＴＦＴに連結されるドレイン、前記ＱＢノードに連結されたゲートを含む第８ＴＦＴ、
   前記第３ＴＦＴのドレインに連結されるゲート、前記ハイ電圧端子と前記第５ＴＦＴのドレインにそれぞれ連結されたソースとドレインを有する第９ＴＦＴ、および
   前記発光制御信号の出力端に連結されたゲート、前記第２ＴＦＴのドレインに連結されたソースまたはドレイン、前記第７ＴＦＴと第８ＴＦＴとの間に連結されたドレインまたはソースを含む第１０ＴＦＴ、をさらに含む、請求項１に記載の有機発光表示装置。
3. 前記デューティ駆動部は、
   前記ハイ電圧端子と前記第５ＴＦＴのドレインとの間に連結され、前記第９ＴＦＴと並列連結された第２キャパシタ、をさらに含む、請求項２に記載の有機発光表示装置。
4. 前記デューティ駆動部は、
   前記Ｑノードと前記第１０ＴＦＴのゲートを連結するラインに設けられた第３キャパシタ、をさらに含む、請求項３に記載の有機発光表示装置。
5. 前記デューティ駆動部は、
   前記第４ＴＦＴのゲートとドレインを連結するラインに設けられた第１キャパシタ、をさらに含む、請求項４に記載の有機発光表示装置。
6. 発光制御信号に応じてデューティ駆動区間の間オンオフされるピクセルを有する有機発光表示装置の駆動装置において、
   タイミングコントローラからのタイミング制御信号に応じて、前記ピクセルの点灯および消灯を制御する発光制御信号を発生させるデューティ駆動部、を含み、
   前記タイミング制御信号がスタートパルス信号、第１クロック信号、および第２クロック信号、を含み、前記第１クロック信号と前記第２クロック信号とは逆位相を有し、
   前記発光制御信号の出力は前記第１クロック信号と同期され、
   前記発光制御信号は前記スタートパルス信号のハイ信号に対応してハイ電圧レベルであり、前記スタートパルス信号のロー信号に対応してロー電圧レベルであって、それにより前記発光制御信号の周期と幅を前記スタートパルス信号の周期と幅に基づいて調節し、前記スタートパルス信号がスキャン駆動部と前記デューティ駆動部のそれぞれが一番目の出力を発生させるスタートタイミングを定義し、
   前記デューティ駆動部は、
   前記スタートパルス信号が入力されるスタートパルス供給端子に連結されたゲート、および前記第２クロック信号が入力される第２クロック端子に連結されたソースを有する第１ＴＦＴ、
   前記第２クロック端子に連結されたゲート、前記第１ＴＦＴのドレインに連結されたソース、および前記発光制御信号のローレベル電圧を出力するロー電圧端子に連結されたドレインを有する第２ＴＦＴ、
   前記第１クロック信号が入力される第１クロック端子に連結されたゲート、前記スタートパルス供給端子に連結されたソース、およびＱノードに連結されたドレインを有する第３ＴＦＴ、
   前記第１ＴＦＴと前記第２ＴＦＴとの間に連結されたゲート、前記第１クロック端子に連結されたソースおよびＱＢノードに連結されたドレインを有する第４ＴＦＴ、
   前記第４ＴＦＴのドレインと前記ＱＢノードとの間に連結され、前記第１クロック端子に連結されたソースとゲート、および前記ＱＢノードに連結されたドレインを有する第５ＴＦＴ、
   前記第３ＴＦＴのドレインに連結されたゲート、前記ロー電圧端子に連結されたソース、および前記発光制御信号の出力端に連結されたドレインを含み、前記ロー電圧端子からのロー電圧出力を制御する第６ＴＦＴ、および
   前記ＱＢノードに連結されたゲート、前記発光制御信号のハイレベル電圧を出力するハイ電圧端子に連結されたソース、前記発光制御信号の出力端に連結されるドレインを含み、前記ハイ電圧端子からのハイ電圧出力を制御する第７ＴＦＴを含む、有機発光表示装置の駆動装置。
7. 前記デューティ駆動部は、
   前記ハイ電圧端子に連結されるソース、前記第７ＴＦＴに連結されるドレイン、前記ＱＢノードに連結されたゲートを含む第８ＴＦＴ、
   前記第３ＴＦＴのドレインに連結されるゲート、前記ハイ電圧端子と前記第５ＴＦＴのドレインにそれぞれ連結されたソースとドレインを有する第９ＴＦＴ、および
   前記発光制御信号の出力端に連結されたゲート、前記第２ＴＦＴのドレインに連結されたソースまたはドレイン、前記第７ＴＦＴと第８ＴＦＴとの間に連結されたドレインまたはソースを含む第１０ＴＦＴ、をさらに含む、請求項６に記載の有機発光表示装置の駆動装置。
8. 前記デューティ駆動部は、
   前記ハイ電圧端子と前記第５ＴＦＴのドレインとの間に連結され、前記第９ＴＦＴと並列連結された第２キャパシタ、をさらに含む、請求項７に記載の有機発光表示装置の駆動装置。
9. 前記デューティ駆動部は、
   前記Ｑノードと前記第１０ＴＦＴのゲートを連結するラインに設けられた第３キャパシタ、をさらに含む、請求項８に記載の有機発光表示装置の駆動装置。
10. 前記デューティ駆動部は、
    前記第４ＴＦＴのゲートとドレインを連結するラインに設けられた第１キャパシタ、をさらに含む、請求項９に記載の有機発光表示装置の駆動装置。

Images